JP3801834B2 - Control method of direct frequency conversion circuit - Google Patents
Control method of direct frequency conversion circuit Download PDFInfo
- Publication number
- JP3801834B2 JP3801834B2 JP2000073952A JP2000073952A JP3801834B2 JP 3801834 B2 JP3801834 B2 JP 3801834B2 JP 2000073952 A JP2000073952 A JP 2000073952A JP 2000073952 A JP2000073952 A JP 2000073952A JP 3801834 B2 JP3801834 B2 JP 3801834B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switching element
- input
- input current
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、直流平滑回路が不要であり、入力交流電流を高力率で正弦波化することが可能であって、N相(例えば単相または三相)の交流入力から任意周波数のM相(例えば単相または三相)交流出力を得る直接リンク形の電源装置、いわゆる直接周波数変換回路の制御方法に関するものである。
【0002】
【従来の技術】
図1は、先願である特願平11−286290号の図23に記載された昇降圧動作可能な三相−三相変換回路である。なお、この回路は、本発明の実施形態が適用される回路でもある。
図1において、12,22,32は直列スイッチ部、C1,C2,C3は入力フィルタコンデンサを兼ねたスナバコンデンサ、13,23,33は三相ブリッジインバータ回路であり、10K,20K,30Kは各直列スイッチ部及び各三相ブリッジインバータ回路からなる交流スイッチ部である。
また、LR,LS,LTはリアクトル、RP,RN,SP,SN,TP,TN,U1〜U3,V1〜V3,W1〜W3,X1〜X3,Y1〜Y3,Z1〜Z3はそれぞれダイオードが逆並列接続されたスイッチング素子、PR1〜PR4,PS1〜PS4,PT1〜PT4はスイッチング素子同士の接続点である。更に、R,S,Tは交流入力端子、U,V,Wは交流出力端子である。
【0003】
この実施形態の降圧時の制御方法は、特開平10−80147号公報に記載された制御方法と同様である。
例えば、RS間の入力線間電圧が正の期間では、U相のインバータ回路13内のスイッチング素子U1,V1,W1とV相のインバータ回路23内のスイッチング素子X2,Y2,Z2とを選択的にオンさせる。つまり、U1,Y2がオンのときには出力端子U,V間に正の電圧を、U1,Z2がオンのときには出力端子U,W間に正の電圧を、V1,X2がオンのときには出力端子U,V間に負の電圧を、V1,Z2がオンのときには出力端子V,W間に正の電圧を、W1,X2がオンのときには出力端子U,W間に負の電圧を、W1,Y2がオンのときには出力端子V,W間に負の電圧を発生させる。このとき、出力周波数に合わせて各出力端子U,V,Wに正負の電圧を振り分けることで、各出力端子U,V,W間に任意周波数の三相交流電圧を発生させる。
RS間の入力線間電圧が負の期間では、U相のインバータ回路13内のスイッチング素子U2,V2,W2とV相のインバータ回路23内のスイッチング素子X1,Y1,Z1とを同様に選択的にオンさせれば、各出力端子U,V,W間に任意周波数の三相交流電圧を発生させることができる。
【0004】
次に、昇圧時の動作を説明する。
直列スイッチ部12,22,32のスイッチング素子RP,RN,SP,SN,TP,TNをそれぞれスイッチングすることで、リアクトルLR,LS,LTにエネルギーを蓄える。例えば、入力線間電圧VRSが正であってスイッチング素子U1,Y2がオンしている時にスイッチング素子RNをオンすることで、入力端子R→リアクトルLR→接続点PR4→スイッチング素子RN→スイッチング素子Y1の逆並列ダイオード→接続点PR2→接続点PS2→スイッチング素子Y2→スイッチング素子SNの逆並列ダイオード→接続点PS4→リアクトルLS→入力端子Sの経路で電流が流れ、リアクトルLR,LSにエネルギーが蓄積される。
【0005】
更に、スイッチング素子RNがオフすると、入力端子R→リアクトルLR→接続点PR4→スイッチング素子RPの逆並列ダイオード→スイッチング素子U1→接続点PR1→出力端子U→負荷→出力端子V→接続点PS2→スイッチング素子Y2→スイッチング素子SNの逆並列ダイオード→接続点PS4→リアクトルLS→入力端子Sの経路で電流が流れ、負荷に電圧が供給される。
よって、出力電圧は入力線間電圧VRSとリアクトルLR,LS両端間の電圧との和になり、入力電圧よりも高い電圧が負荷に供給される。
スイッチング素子RP,SP,SN,TP,TNも同様に制御することにより、リアクトルLR,LS,LTにエネルギーを蓄え、そのエネルギーを負荷に供給して昇圧動作させることが可能である。
【0006】
ここで、コンデンサC1,C2,C3にはリアクトルLR,LS,LTに流れる電流と負荷に供給する電流との差電流が流れる。すなわち、コンデンサC1,C2,C3は入力フィルタコンデンサとスナバコンデンサとの両方の機能を果たしている。
【0007】
これらのコンデンサC1,C2,C3に蓄積されたエネルギーは、各インバータ回路13,23,33の上下アームのスイッチング素子を同時にオンすることで負荷側または入力電源側に回生される。
例えば、スイッチング素子U1,Y1を同時にオンすると、コンデンサC1→スイッチング素子U1→接続点PR1→出力端子U→負荷→出力端子V→接続点PR2→スイッチング素子Y1→コンデンサC1の経路で電流が流れ、コンデンサC1のエネルギーを負荷側に回生することができる。また、スイッチング素子RP,SN,X1を同時にオンすることにより、コンデンサC1→スイッチング素子RP→接続点PR4→リアクトルLR→入力端子R→交流電源→入力端子S→リアクトルLS→接続点PS4→スイッチング素子SN→スイッチング素子X2の逆並列ダイオード→接続点PS1→接続点PR1→スイッチング素子X1→コンデンサC1の経路で電流が流れ、コンデンサC1のエネルギーが入力電源側に回生される。
スナバコンデンサC2,C3に蓄積されたエネルギーも同様な方法によって回生可能である。
【0008】
低力率負荷時やモータ負荷時のように出力電圧と極性が異なる電流は、入力側に接続された異なる直列スイッチ部12,22,32の上下アームのスイッチング素子を同時にオンさせることで、入力側を通る経路で環流させる。
例えば、V相からU相に流れる電流はスイッチング素子RP,SNを同時にオンさせることで、出力端子V→負荷→出力端子U→接続点PR1→スイッチング素子U1の逆並列ダイオード→スイッチング素子RP→接続点PR4→リアクトルLR→入力端子R→交流電源→入力端子S→リアクトルLS→接続点PS4→スイッチング素子SN→スイッチング素子Y2の逆並列ダイオード→接続点PS2→出力端子Vの経路で電流が流れ、入力側を通る経路で環流する。
ここで、リアクトルLR,LSに流れる瞬時電流と負荷側の出力端子V,U間に流れる電流の差分はコンデンサC1,C2,C3に流れ、負荷のエネルギーの一部は一時的にこれらのコンデンサC1,C2,C3に蓄積されるが、その蓄積エネルギーは前述のように入力電源側や負荷側に回生される。
【0009】
次に、図2は、この従来技術における降圧動作時の入力電流含有高調波を低減するための制御方法を示す波形図である。
直接周波数変換回路は大容量の直流平滑コンデンサ等の大きなエネルギー蓄積要素を持たないので、入力電流は出力波形の影響を受けやすく、出力周波数の整数倍の高調波成分を多く含んだ波形となる。また、各交流スイッチ部10K,20K,30Kの直流端子間に挿入されたコンデンサC1,C2,C3に流入する突入電流の影響により、入力電流には高調波成分が含まれる。すなわち、図2に示すように、例えばR相の入力電流IRは出力波形の影響等を受けてリプルを含んだ波形となる。
【0010】
いま、入力電流IRから基本波成分IR’を取り除くと、図2に示す高調波成分IRDが得られる。ここで、高調波成分IRDを補正できるような適宜な大きさの直流バイアス電圧をVAとし、R相電圧VRが正の区間には、この直流バイアス電圧VAにIRDの反転波形を加え、R相電圧VRが負の区間にはVAにIRDをそのまま加えることで、入力電流補正制御波形IEを得る。すなわち、R相電圧VRが正の区間のIEは数式1により、R相電圧が負の区間のIEは数式2により表される。
なお、上記電流量IRD,IEは、実際は電圧量として取り扱われる。
【0011】
【数1】
IE=VA−IRD
【0012】
【数2】
IE=VA+IRD
【0013】
更に、キャリア波形CRと入力電流補正制御波形IEとの大きさを比較して、図1の直列スイッチ部12のスイッチング素子RN,RPに対するPWM制御信号のパルスを作成する。
仮に、VAが零ならば(つまり、R相電圧VRが正の区間ではIRDの反転波形をキャリア波形CRと比較し、R相電圧VRが負の区間ではIRDの波形をそのままキャリア波形CRと比較する場合)、スイッチング素子RN,RPのオン信号は入力電流IRが基本波成分IR’より小さい時にはパルス幅を広げられるが、入力電流IRが基本波成分IR’より大きくなった時にパルス幅を狭くすることができない。
【0014】
そこで、入力電流の補正制御が行える程度の適宜な大きさの直流バイアス電圧VAをIRDに加えれば、図2に示すように入力電流IRの大きさに関わらずスイッチング素子RN,RPの制御信号のパルス幅を変化させることができ、これにより入力電流IRの増加または減少を抑制し、結果的に入力電流IRを正弦波状に補正することが可能となる。
なお、S相やT相の入力電流に関しても、同様の制御によって含有高調波を低減することができる。
【0015】
例えば、上述したような方法で生成される制御信号を用いてスイッチング素子RNをオンオフ制御することにより、入力電流IRの含有高調波を低減させる動作を以下に説明する。
まず、R相からS相に流す電流を増加させる場合において、スイッチング素子U1,Y2がオンしている時にスイッチング素子RNをオンさせると、入力端子R(以下では参照符号のみを記す)→LR→PR4→RN→Y1の逆並列ダイオード→PR2→PS2→Y2→SNの逆並列ダイオード→PS4→LS→Sの経路でリアクトルLR,LSを介して電源短絡し、入力電流を増加させる。また、RNがオフするとR→LR→PR4→RPの逆並列ダイオード→U1→PR1→U→負荷→V→PS2→Y2→SNの逆並列ダイオード→PS4→LS→Sの経路で負荷に電流が転流し、入力電流を減少させる。よって、スイッチング素子RNの制御信号によりR相からS相に流す電流を制御することができ、入力電流の高調波成分を低減することができる。また、その逆方向(S相からR相)に流す入力電流や、その他の相の入力電流についても同様な制御方法で高調波成分を低減させることができる。
【0016】
【発明が解決しようとする課題】
前述したように、スイッチング素子RN,RPの制御信号のパルス幅は入力電流の高調波成分IRDの大きさによって決定される。しかし、含有高調波成分を低減させるように入力電流を増加させる条件が成り立つためには、図1におけるインバータ回路のスイッチング素子(例えばR相からS相に電流を流す場合にX2,Y2,Z2のいずれか)がオンしていなければならない。直列スイッチ部12のスイッチング素子(必要に応じて単に入力側素子という)RNに対する制御信号とインバータ回路のスイッチング素子(同じく単に出力側素子という)X2,Y2,Z2の論理和に対する制御信号が両方ともオン状態である期間が短いと、入力電流を十分に制御することができなくなり、高調波を十分に低減させることができない。
【0017】
例えば、図3は、上述した先願の動作を示す入力側素子RN、出力側素子(X2,Y2,Z2の論理和)に対する制御信号と入力電流及IRとの関係を示すものである。ここで、入力電流IRを増加させるようにスイッチング素子RNがオンしても、図示するように出力側のスイッチング素子X2,Y2,Z2のいずれかがオンしている期間しかIRを増加させることができず、入力電流IRを指令値IR *まで増加させることができない。なお、図3において、OR(X2,Y2,Z2)はスイッチング素子X2,Y2,Z2のいずれかがオンしている期間である。
【0018】
そこで本発明は、入力電流をその指令値に追従させるために増加または減少させるような直列スイッチ部のスイッチング素子に対する制御信号を生成し、入力電流を正弦波に近付けて含有高調波成分を減少させるようにした直接周波数変換回路の制御方法を提供しようとするものである。
【0019】
【課題を解決するための手段】
上記課題を解決するため、請求項1記載の発明は、N相の交流入力電圧を任意周波数のM(N,Mは2以上の整数)相の交流出力電圧に変換する直接周波数変換回路であって、
ダイオードを逆並列接続したスイッチング素子を2個直列に接続してなる直列スイッチ部を、前記ダイオードのカソード側が2M個のスイッチング素子からなるM相ブリッジインバータ回路の正極端子側になるように前記インバータ回路に並列接続し、かつ、前記直列スイッチ部にスナバコンデンサを並列接続して一相分の交流スイッチ部を構成し、この交流スイッチ部をN個設け、
前記直列スイッチ部のダイオード同士の各接続点をリアクトルを介してN相の交流入力端子にそれぞれ接続し、各相のブリッジインバータ回路の交流出力端子のうち、同一相に属するもの同士を一括してM相の交流出力端子にそれぞれ接続し、
ある相の直列スイッチ部のスイッチング素子のオンオフ動作により、当該相及び異なる相の前記ブリッジインバータ回路のオン状態にあるスイッチング素子をそれぞれ介して電流を流すことにより当該相の入力電流を増減制御可能とした直接形周波数変換回路において、
各相の正弦波状の入力電流指令値の瞬時値を中心として正負側に一定の幅を持たせて上下限値を設定し、入力電流検出値が前記上下限値に達した時点でオンオフするように当該相の直列スイッチ部のスイッチング素子に対する制御信号を決定し、この制御信号と他相のブリッジインバータのスイッチング素子に対する制御信号との論理積により当該相の直列スイッチ部のスイッチング素子に対する最終的な制御信号のパルスパターンを決定するものである。
【0021】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
図4は、本発明の参考形態が適用される制御ブロック図である。図において、100は図1と同一構成の直接周波数変換回路の主回路であり、各相の入力電流、例えばR相電流(R相電流検出値)IRは変流器によって検出され、制御回路200内に取り込まれる。ここで、図4では変流器201a及び入力電流検出手段201bを分けて示してあるが、便宜上、これらをまとめて入力電流検出手段201と称する。
【0022】
202は入力電流指令手段であり、各相の入力電流指令値、例えばR相電流指令値IR *が出力される。
R相電流検出値IR及び指令値IR *はヒステリシスコンパレータ203に入力され、R相電圧VRの正負に応じて図1のR相直列スイッチ部12のスイッチング素子RN,RPに対する制御信号を決定する信号が出力されるようになっている。このヒステリシスコンパレータ203はヒステリシス幅Irを有しており、R相電圧VRが正の期間では、IRがIR *−Irと等しくなったらスイッチング素子RNをオンさせ、IRがIR *+Irと等しくなったらスイッチング素子RNをオフさせると共に、R相電圧VRが負の期間では、IRがIR *+Irと等しくなったらスイッチング素子RPをオンさせ、IRがIR *−Irと等しくなったらスイッチング素子RPをオフさせるような出力信号を生成する。
ヒステリシスコンパレータ203の出力信号はパルス分配手段204に入力されており、この分配手段204によりスイッチング素子RN,RPに対する実際の制御信号が生成され、ゲート駆動ユニット205を介して主回路100のR相直列スイッチ部12のスイッチング素子RN,RPに与えられる。
【0023】
図5は、R相電圧VRの正負に応じた入力電流検出値IR及び指令値IR *の瞬時値波形と、スイッチング素子RN,RPに対する制御信号のパルスパターンを示している。前記ヒステリシスコンパレータ203の動作により、R相電圧VRの正負、IRとIR *+Ir,IR *−Irとの大小関係に応じて各スイッチング素子RN,RPに対するパルスパターンは図のようになる。ここで、IR *+Irの波形は請求項における上限値を、IR *−Irの波形は請求項における下限値を形成する。
【0024】
図5に示す入力電流検出値IRは、動作を説明し易くするためにリプルを多く含んだ波形として描いてあるが、前記ヒステリシス幅Irを小さくすることでリプルは減少し、歪みの少ない正弦波状の波形となる。
図5において、R相電圧VRが正の場合には、入力電流検出値IRが下限値のIR *−Irから上限値のIR *+Irまで増加する過程ではスイッチング素子RNに対する制御信号をオン、IRが上限値のIR *+Irから下限値のIR *−Irまで減少する過程ではスイッチング素子RNに対する制御信号をオフとし、R相電圧VRが負の場合には、IRがIR *+IrからIR *−Irまで減少する過程ではスイッチング素子RPに対する制御信号をオン、IRがIR *−IrからIR *+Irまで増加する過程ではスイッチング素子RPに対する制御信号をオフとしている。
【0025】
図1の主回路100の出力側スイッチング素子U1〜U3,V1〜V3、W1〜W3,X1〜X3,Y1〜Y3,Z1〜Z3の制御方法としては、例えばR相について言うと、降圧時には、前記同様にRS間の入力線間電圧が正の期間ではスイッチング素子U1,V1,W1,X2,Y2,Z2を選択的にオンさせる。U1,Y2がオンのときには出力端子U,V間に正の電圧を、U1,Z2がオンのときには出力端子U,W間に正の電圧を、V1,X2がオンのときには出力端子U,V間に負の電圧を、V1,Z2がオンのときには出力端子V,W間に正の電圧を、W1,X2がオンのときには出力端子U,W間に負の電圧を、W1,Y2がオンのときには出力端子V,W間に負の電圧を発生させる。そして、出力周波数に合わせて各出力端子U,V,Wに正負の電圧を振り分けることで、各出力端子U,V,W間に任意周波数の三相交流電圧を発生させる。
RS間の入力線間電圧が負の期間では、スイッチング素子U2,V2,W2,X1,Y1,Z1を同様に選択的にオンさせれば、各出力端子U,V,W間に任意周波数の三相交流電圧を発生させることができる。
【0026】
昇圧時の出力側スイッチング素子、例えばU1,Y2の動作を直列スイッチ部12のスイッチング素子RNの動作と関連させて述べると、例えば、入力線間電圧VRSが正であってスイッチング素子U1,Y2がオンしている時にスイッチング素子RNをオンすると、R→LR→PR4→RN→Y1の逆並列ダイオード→PR2→PS2→Y2→SNの逆並列ダイオード→PS4→LS→Sの経路で電流が流れ、リアクトルLR,LSにエネルギーが蓄積される。
更に、スイッチング素子RNがオフすると、R→LR→PR4→RPの逆並列ダイオード→U1→PR1→U→負荷→V→PS2→Y2→SNの逆並列ダイオード→PS4→LS→Sの経路で電流が流れ、負荷に電圧が供給される。
よって、出力電圧は入力線間電圧とリアクトルLR,LS両端間の電圧との和になり、入力電圧よりも高い電圧が負荷に供給される。
【0027】
次に、図6〜図8は、本形態の動作を説明するために図3と同様な表示形式で図1の入力側素子RN、出力側素子(X2,Y2,Z2の論理和)に対する制御信号と入力電流IR等の波形を示したものである。
まず、図6は入力側素子RNがオンであるときに出力側素子(X2,Y2,Z2のいずれか)がオンする場合である。この図6において、入力電流IRが減少してIR *−Irと等しくなったときに入力側素子RNがオンしても出力側素子(X2,Y2,Z2のすべて)の制御信号がオフ状態であるため、IRは増加しない。しかし、出力側素子(X2,Y2,Z2のいずれか)がオンするとそれ以後、入力電流IRは増加し、IRが上限値のIR *+Irと等しくなったときにRNはオフする。RNがオフすると入力電流IRは負荷側へ転流するので、IRは減少する。
【0028】
このような制御を行わせることで、IRがIR *+Irと等しくなるまで入力側素子RNのオン信号が保持されるので、入力電流を十分に増加させることができる。
よって、図3との比較から分かるように、入力電流IRを指令値IR *に追従させて制御することができ、入力電流IRの高調波成分を従来技術よりも低減させることができる。
ここでは、R相からS相に流す入力電流の制御について説明したが、その逆方向(S相からR相)に流す入力電流や、その他の相の入力電流についても同様な制御方法を適用することで、高調波成分を低減させることができる。
【0029】
図7の場合では、IRがIR *−Irまで低下して入力側素子RNがオンしたときには既に出力側素子(X2,Y2,Z2のいずれか)がオンしているので、それ以後、IRは増加する。そこで、IRがIR *+Irまで増加する前に出力側素子(X2,Y2,Z2のすべて)がオフしてIRが低下しても、次に出力側素子(X2,Y2,Z2のいずれか)がオンしてIRがIR *+Irまで増加するようにRNのオン信号が保持されるので、IRを十分に増加させることができる。
図8の場合では、入力側素子RNがオンの期間は出力側素子(X2,Y2,Z2のいずれか)は常にオン状態なので、RNがオンの期間中はIRを低下させることなく上限値のIR *+Irまで上昇させることができる。
【0030】
以上のように本形態では、ヒステリシスコンパレータ203を用いて入力電流指令値IR *±Irの範囲内で入力電流IRを増減させるように直列スイッチ部のスイッチング素子に対する制御信号を生成するため、図3の例に比べて入力電流IRがその指令値IR *に対して良く追従するようになる。
従って、入力電流指令値IR *の波形が正弦波であれば実際の入力電流IRも正弦波に近づき、含有高調波成分を低減させることができる。
【0031】
次いで、請求項1に記載した発明の実施形態を説明する。
まず、図9は、この実施形態において、前述のヒステリシスコンパレータ203を用いて得た入力側素子RNの制御信号と出力側素子(X2,Y2,Z2の論理和)の制御信号とを論理積手段206に入力し、その出力を入力側素子RNに対する最終的な制御信号RN’とするための構成を示している。このような論理積演算を行うと、RN’は図10や図11に示すような制御信号となる。なお、図10は入力電流IRが減少中に出力側素子(X2,Y2,Z2のいずれか)の制御信号がオンする場合の動作説明図、図11は入力電流IRが増加中に出力側素子(X2,Y2,Z2のすべて)の制御信号がオフする場合の動作説明図である。
【0032】
図10において、出力側素子(X2,Y2,Z2のすべて)の制御信号がオフの期間は、RNがオンになっても、図9の論理によって制御信号RN’はオフのままである。つまり、出力側素子X2,Y2,Z2のすべてがオフの場合、入力電流IRは図1のリアクトルLRやLSを介して電源短絡する経路がないので、この期間はスイッチング素子RNをオンさせても入力電流IRを増加させることはできないため、スイッチング素子RNに与える制御信号RN’をオフとしている。
そして、出力側素子(X2,Y2,Z2のいずれか)の制御信号がオンであり、しかも、制御信号RNがオンである期間だけ制御信号RN’をオンさせることにより、入力電流IRを電源短絡させる経路を確保して入力電流IRを増加させる。
【0033】
次に、図11に示すように、制御信号RN’によりスイッチング素子RNがオンして入力電流IRが増加しているときに出力側素子X2,Y2,Z2のすべてがオフすると、これと同時に制御信号RN’もオフする。それ以後、入力電流IRが減少していき、次に出力側素子X2,Y2,Z2のいずれかがオンすると、入力電流IRがIR *+Irに等しくなるまで増加していき、IRがIR *+Irに等しくなった時点で制御信号RNがオフすると共に制御信号RN’もオフする。
【0034】
ここでは、R相からS相に流す入力電流の制御について説明したが、その逆方向(S相からR相)に流す入力電流や、その他の相の入力電流についても同様な制御方法を適用することで、前述した参考形態と同じ動作を実現することができる。
【0035】
【発明の効果】
以上述べたように本発明によれば、昇降圧形の直接周波数変換回路において、入力電流指令値を中心として一定の幅を持たせた範囲内で入力電流を制御するように直列スイッチ部のスイッチング素子に対する制御信号を生成することにより、入力電流の含有高調波成分を従来技術よりも低減させて歪みのない正弦波状に制御することができる。
【図面の簡単な説明】
【図1】 本発明及び先願の制御方法が適用される直接周波数変換回路の主回路構成図である。
【図2】 図1の動作説明図である。
【図3】 先願における制御信号のパルスパターン及び入力電流を示す図である。
【図4】 本発明の参考形態を実現するための制御ブロック図である。
【図5】 本発明の参考形態における入力電流検出値等の波形と制御信号のパルスパターンを示す図である。
【図6】 本発明の参考形態の動作説明図である。
【図7】 本発明の参考形態の動作説明図である。
【図8】 本発明の参考形態の動作説明図である。
【図9】 請求項1の発明の実施形態における制御信号の作成手段を説明する図である。
【図10】 請求項1の発明の実施形態の動作説明図である。
【図11】 請求項1の発明の実施形態の動作説明図である。
【符号の説明】
R,S,T・・・入力端子
U,V,W・・・出力端子
LR,LS,LT・・・リアクトル
RP,RN,SP,SN,TP,TN,U1〜U3,V1〜V3,W1〜W3,X1〜X3,Y1〜Y3,Z1〜Z3・・・スイッチング素子
C1,C2,C3・・・スナバコンデンサ
PR1〜PR4,PS1〜PS4,PT1〜PT4・・・接続点
12,22,32・・・直列スイッチ部
13,23,33・・・三相ブリッジインバータ回路
10K,20K,30K・・・交流スイッチ部
100・・・主回路
200・・・制御回路
201・・・入力電流検出手段
202・・・入力電流指令手段
203・・・ヒステリシスコンパレータ
204・・・パルス分配手段
205・・・ゲート駆動ユニット[0001]
BACKGROUND OF THE INVENTION
The present invention does not require a DC smoothing circuit, can convert an input AC current into a sine wave with a high power factor, and can generate an M-phase having an arbitrary frequency from an N-phase (for example, single-phase or three-phase) AC input. The present invention relates to a direct link type power supply device that obtains an AC output (for example, single phase or three phase), that is, a control method of a so-called direct frequency conversion circuit.
[0002]
[Prior art]
FIG. 1 shows a three-phase to three-phase conversion circuit capable of a step-up / step-down operation described in FIG. 23 of Japanese Patent Application No. 11-286290, which is a prior application. This circuit is also a circuit to which the embodiment of the present invention is applied.
In FIG. 1, 12, 22, and 32 are series switch sections, C1, C2, and C3 are snubber capacitors that also serve as input filter capacitors, and 13, 23, and 33 are three-phase bridge inverter circuits. 10K, 20K, and 30K are respectively It is an alternating current switch part which consists of a series switch part and each three-phase bridge inverter circuit.
LR, LS, and LT are reactors, RP, RN, SP, SN, TP, TN, U1 to U3, V1 to V3, W1 to W3, X1 to X3, Y1 to Y3, and Z1 to Z3 are respectively diodes reversed. The switching elements PR1 to PR4, PS1 to PS4, and PT1 to PT4 connected in parallel are connection points between the switching elements. Further, R, S, and T are AC input terminals, and U, V, and W are AC output terminals.
[0003]
The control method at the time of step-down of this embodiment is the same as the control method described in JP-A-10-80147.
For example, during the period when the input line voltage between the RSs is positive, the switching elements U1, V1, W1 in the
In the period when the input line voltage between the RSs is negative, the switching elements U2, V2, W2 in the
[0004]
Next, the operation during boosting will be described.
Energy is stored in the reactors LR, LS, and LT by switching the switching elements RP, RN, SP, SN, TP, and TN of the
[0005]
Further, when the switching element RN is turned off, the input terminal R → the reactor LR → the connection point PR4 → the antiparallel diode of the switching element RP → the switching element U1 → the connection point PR1 → the output terminal U → the load → the output terminal V → the connection point PS2 → Current flows through the path of switching element Y2 → antiparallel diode of switching element SN → connection point P S 4 → reactor LS → input terminal S, and voltage is supplied to the load.
Therefore, the output voltage is the sum of the input line voltage VRS and the voltage across the reactors LR and LS, and a voltage higher than the input voltage is supplied to the load.
By similarly controlling the switching elements RP, SP, SN, TP, and TN, it is possible to store energy in the reactors LR, LS, and LT, and supply the energy to a load to perform a boost operation.
[0006]
Here, a difference current between the current flowing through reactors LR, LS, and LT and the current supplied to the load flows through capacitors C1, C2, and C3. That is, the capacitors C1, C2, and C3 function as both an input filter capacitor and a snubber capacitor.
[0007]
The energy accumulated in these capacitors C1, C2, C3 is regenerated to the load side or the input power source side by simultaneously turning on the switching elements of the upper and lower arms of the
For example, when the switching elements U1 and Y1 are turned on at the same time, a current flows through the path of the capacitor C1, the switching element U1, the connection point PR1, the output terminal U, the load, the output terminal V, the connection point PR2, the switching element Y1, and the capacitor C1. The energy of the capacitor C1 can be regenerated to the load side. Further, by simultaneously turning on the switching elements RP, SN, and X1, the capacitor C1 → the switching element RP → the connection point PR4 → the reactor LR → the input terminal R → the AC power source → the input terminal S → the reactor LS → the connection point PS4 → the switching element. A current flows through a path of SN → an antiparallel diode of the switching element X2 → connection point PS1 → connection point PR1 → switching element X1 → capacitor C1, and energy of the capacitor C1 is regenerated to the input power source side.
The energy stored in the snubber capacitors C2 and C3 can also be regenerated by the same method.
[0008]
A current having a polarity different from that of the output voltage, such as a low power factor load or a motor load, can be input by simultaneously turning on the switching elements of the upper and lower arms of different
For example, the current flowing from the V phase to the U phase simultaneously turns on the switching elements RP and SN, so that the output terminal V → the load → the output terminal U → the connection point PR1 → the antiparallel diode of the switching element U1 → the switching element RP → the connection. Current flows in the path of point PR4 → reactor LR → input terminal R → AC power supply → input terminal S → reactor LS → connection point PS4 → switching element SN → reverse parallel diode of switching element Y2 → connection point PS2 → output terminal V It recirculates along the path that passes through the input side.
Here, the difference between the instantaneous current flowing in the reactors LR and LS and the current flowing between the output terminals V and U on the load side flows in the capacitors C1, C2 and C3, and part of the energy of the load is temporarily stored in these capacitors C1. , C2, and C3, the stored energy is regenerated on the input power source side and the load side as described above.
[0009]
Next, FIG. 2 is a waveform diagram showing a control method for reducing input current-containing harmonics during the step-down operation in this prior art.
Since the direct frequency conversion circuit does not have a large energy storage element such as a large-capacity DC smoothing capacitor, the input current is easily affected by the output waveform, and has a waveform including many harmonic components that are an integral multiple of the output frequency. Further, the input current includes harmonic components due to the influence of the inrush current flowing into the capacitors C1, C2, and C3 inserted between the DC terminals of the
[0010]
Now, when the fundamental wave component I R ′ is removed from the input current I R , the harmonic component I RD shown in FIG. 2 is obtained. Here, a direct-current bias voltage having an appropriate magnitude that can correct the harmonic component I RD is V A, and an inverted waveform of I RD is added to the direct-current bias voltage V A during the positive period of the R-phase voltage V R. In addition, I RD is added to V A as it is while the R-phase voltage V R is negative to obtain the input current correction control waveform I E. That is, I E in the interval where the R phase voltage V R is positive is expressed by
The current amounts I RD and I E are actually handled as voltage amounts.
[0011]
[Expression 1]
I E = V A −I RD
[0012]
[Expression 2]
I E = V A + I RD
[0013]
Further, the carrier waveform CR and the input current correction control waveform IE are compared, and a pulse of the PWM control signal for the switching elements RN and RP of the
If, if V A is zero (i.e., the inverted waveform of the I RD is compared with the carrier wave CR a R-phase voltage V R is positive interval, R-phase voltage V R is the waveform of the I RD is negative period as when compared to the carrier wave CR), the switching element RN, oN signal RP is input current I R is the fundamental component I R 'is spread pulse width at the time less than the input current I R is the fundamental component I R' When it becomes larger, the pulse width cannot be reduced.
[0014]
Therefore, if a DC bias voltage V A of an appropriate magnitude that allows correction control of the input current is added to I RD , the switching elements RN and RP of the switching elements RN and RP are irrespective of the magnitude of the input current I R as shown in FIG. The pulse width of the control signal can be changed, thereby suppressing the increase or decrease of the input current I R , and as a result, the input current I R can be corrected in a sine wave shape.
In addition, with respect to the S-phase and T-phase input currents, the contained harmonics can be reduced by the same control.
[0015]
For example, by turning on and off the switching elements RN by using the control signal generated in the manner described above, the operation of reducing the content harmonic of the input current I R below.
First, in the case of increasing the current flowing from the R phase to the S phase, when the switching element RN is turned on while the switching elements U1 and Y2 are turned on, the input terminal R (hereinafter, only the reference numeral is indicated) → LR → The power supply is short-circuited through the reactors LR and LS in the path of PR4 → RN → Y1 antiparallel diode → PR2 → PS2 → Y2 → SN antiparallel diode → PS4 → LS → S to increase the input current. In addition, when RN is turned off, R → LR → PR4 → RP antiparallel diode → U1 → PR1 → U → load → V → PS2 → Y2 → SN antiparallel diode → PS4 → LS → S Commutates and reduces input current. Therefore, the current flowing from the R phase to the S phase can be controlled by the control signal of the switching element RN, and the harmonic component of the input current can be reduced. Further, the harmonic component can be reduced by the same control method for the input current flowing in the opposite direction (from S phase to R phase) and the input current of other phases.
[0016]
[Problems to be solved by the invention]
As described above, the pulse width of the control signal of the switching elements RN and RP is determined by the magnitude of the harmonic component I RD of the input current. However, in order to satisfy the condition for increasing the input current so as to reduce the contained harmonic component, the switching elements of the inverter circuit in FIG. 1 (for example, when current flows from the R phase to the S phase, X2, Y2, Z2 Either) must be on. Both the control signal for the switching element RN of the series switch unit 12 (simply referred to as an input side element if necessary) and the control signal for the logical sum of the switching elements (also simply referred to as output side elements) X2, Y2, Z2 of the inverter circuit If the on-state period is short, the input current cannot be sufficiently controlled, and the harmonics cannot be sufficiently reduced.
[0017]
For example, FIG. 3 shows the relationship between the control signal for the input side element RN and the output side element (logical sum of X2, Y2, and Z2), the input current, and I R showing the operation of the above-mentioned prior application. Here, even if on the switching element RN is to increase the input current I R, so only a period in which one of the switching elements X2, Y2, Z2 on the output side as shown is on increasing the I R The input current I R cannot be increased to the command value I R * . In FIG. 3, OR (X2, Y2, Z2) is a period during which one of the switching elements X2, Y2, Z2 is on.
[0018]
Therefore, the present invention generates a control signal for the switching element of the series switch unit that increases or decreases the input current to follow the command value, and reduces the contained harmonic component by bringing the input current closer to a sine wave. An object of the present invention is to provide a method for controlling the direct frequency conversion circuit.
[0019]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the invention described in
The inverter circuit is configured such that a series switch unit formed by connecting two switching elements each having a diode connected in antiparallel is connected in series so that a cathode side of the diode is a positive terminal side of an M-phase bridge inverter circuit including 2M switching elements. Are connected in parallel, and a snubber capacitor is connected in parallel to the series switch unit to form an AC switch unit for one phase, and N AC switch units are provided,
Each connection point between the diodes of the series switch unit is connected to an N-phase AC input terminal via a reactor, and among the AC output terminals of the bridge inverter circuit of each phase, those belonging to the same phase are collectively Connect to the M phase AC output terminals respectively.
By turning on / off the switching element of the series switch section of a certain phase, it is possible to increase / decrease the input current of that phase by flowing current through the switching element in the ON state of the bridge inverter circuit of the corresponding phase and the different phase. In the direct frequency conversion circuit
Set upper and lower limit values with a certain range on the positive and negative sides around the instantaneous value of the sinusoidal input current command value for each phase, and turn on and off when the input current detection value reaches the upper and lower limit values A control signal for the switching element of the series switch unit of the phase is determined, and a final product for the switching element of the series switch unit of the phase is determined by a logical product of the control signal and the control signal for the switching element of the bridge inverter of the other phase. The pulse pattern of the control signal is determined.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 4 is a control block diagram to which the reference embodiment of the present invention is applied. In the figure, 100 is a main circuit of a direct frequency conversion circuit of FIG. 1 and the same configuration, each phase of the input current, for example, R-phase current (R-phase current detection value) I R is detected by the current transformer, the
[0022]
R-phase current detection value I R and the command value I R * is input to the
The output signal of the
[0023]
FIG. 5 shows an instantaneous value waveform of the input current detection value I R and the command value I R * depending on whether the R-phase voltage V R is positive or negative, and a pulse pattern of a control signal for the switching elements RN and RP. Due to the operation of the
[0024]
Input current detection value I R shown in FIG. 5, but is depicted as containing many waveform ripple in order to facilitate the operation, the ripple by reducing the hysteresis width I r decreases, less distortion It becomes a sine wave waveform.
In FIG. 5, when the R-phase voltage V R is positive, the input current detection value I R increases with respect to the switching element RN in the process of increasing from the lower limit value I R * −I r to the upper limit value I R * + I r . When the control signal is turned on and I R decreases from the upper limit value I R * + I r to the lower limit value I R * −I r, the control signal for the switching element RN is turned off and the R-phase voltage V R is negative. , the oN control signal for the switching element RP in the process of I R decreases from I R * + I r to I R * -I r, I R increases from I R * -I r to I R * + I r In the process, the control signal for the switching element RP is turned off.
[0025]
As a control method of the output side switching elements U1 to U3, V1 to V3, W1 to W3, X1 to X3, Y1 to Y3, and Z1 to Z3 of the
If the switching elements U2, V2, W2, X1, Y1, and Z1 are selectively turned on in the same manner during a period in which the input line voltage between the RSs is negative, an arbitrary frequency is set between the output terminals U, V, and W. A three-phase AC voltage can be generated.
[0026]
The operation of the output side switching elements, for example, U1 and Y2, during boosting will be described in relation to the operation of the switching element RN of the
Further, when the switching element RN is turned off, the path of the R → LR → PR4 → antiparallel diode → U1 → PR1 → U → load RP → V → PS2 → Y2 → → SN anti-parallel diode P S 4 → LS → S Current flows and voltage is supplied to the load.
Therefore, the output voltage is the sum of the input line voltage and the voltage across reactors LR and LS, and a voltage higher than the input voltage is supplied to the load.
[0027]
Then, 6 to 8, to the input side element RN of FIG. 1 in the same display format as Figure 3, (a logical sum of X2, Y2, Z2) output device in order to explain the operation of the shape states shows the control signal and the input current I waveform of R, and the like.
First, FIG. 6 shows a case where the output side element (any one of X2, Y2, and Z2) is turned on when the input side element RN is on. In FIG. 6, even when the input side element RN is turned on when the input current I R decreases and becomes equal to I R * −I r , the control signals of the output side elements (all of X2, Y2, and Z2) are because it is turned off, I R is not increased. However, is turned on thereafter (either X2, Y2, Z2) output device, increases the input current I R, RN is turned off when the I R is equal to I R * + I r of the upper limit value . Since RN is the input current I R and off commutated to the load side, I R decreases.
[0028]
Such control is possible to perform the so I R is held ON signal input device RN until equal to I R * + I r, it is possible to sufficiently increase the input current.
Therefore, as can be seen from the comparison with FIG. 3, the input current I R can be controlled to follow the command value I R *, and the harmonic component of the input current I R can be reduced as compared with the prior art. .
Here, the control of the input current flowing from the R phase to the S phase has been described, but the same control method is applied to the input current flowing in the opposite direction (from the S phase to the R phase) and the input currents of other phases. Thus, harmonic components can be reduced.
[0029]
In the case of FIG. 7, the previously (one of X2, Y2, Z2) output element is turned on when the I R is turned on is input element RN decreased to I R * -I r, thereafter , I R increases. Therefore, I R is I R * + I also output device before increasing to r (X2, Y2, all Z2) is reduced off to I R, then the output-side element (X2, Y2, Z2 since any) is turned to I R oN signal RN to increase until I R * + I r is maintained, it is possible to sufficiently increase the I R.
In the case of FIG. 8, since the period of the input-side element RN is on is a always-on state (either X2, Y2, Z2) output elements, the upper limit value without RN is the duration of the ON to lower the I R Can be increased up to I R * + I r .
[0030]
In this form state as described above, generates a control signal for the switching elements of the series switch unit to increase or decrease the input current I R in the range of the input current command value I R * ± I r by using a
Thus, the input current command value I R * waveform also actual input current I R if a sine wave close to a sine wave, it is possible to reduce the content harmonic components.
[0031]
Next, an embodiment of the invention described in
First, FIG. 9 shows that in this embodiment, the control signal of the input side element RN and the control signal of the output side element (logical sum of X2, Y2, and Z2) obtained by using the
[0032]
In FIG. 10, during the period in which the control signals of the output side elements (all of X2, Y2, and Z2) are off, the control signal RN ′ remains off by the logic of FIG. 9 even if RN is on. That is, if all of the output-side element X2, Y2, Z2 is off, input current I R is because there is no path for power short-circuited via the reactor LR and LS of Figure 1, in this period to turn on the switching element RN since the it is not possible to increase the input current I R, it is set to turn off the control signal RN 'to be supplied to the switching element RN.
Then, the control signal (one of X2, Y2, Z2) output side element is on, moreover, by turning on only the control signal RN 'period control signal RN is on, the power supply input current I R A path to be short-circuited is secured to increase the input current I R.
[0033]
Next, as shown in FIG. 11, when the switching element RN is turned on by the control signal RN ′ and the input current I R is increasing, all of the output side elements X2, Y2, and Z2 are turned off. The control signal RN ′ is also turned off. Thereafter, the input current I R decreases, and then when any of the output side elements X2, Y2, Z2 is turned on, the input current I R increases until it becomes equal to I R * + I r. When R becomes equal to I R * + I r , the control signal RN is turned off and the control signal RN ′ is also turned off.
[0034]
Here, the control of the input current flowing from the R phase to the S phase has been described, but the same control method is applied to the input current flowing in the opposite direction (from the S phase to the R phase) and the input currents of other phases. Thus, the same operation as the reference embodiment described above can be realized.
[0035]
【The invention's effect】
As described above, according to the present invention, in the step-up / step-down direct frequency conversion circuit, the switching of the series switch unit is controlled so as to control the input current within a range having a certain width around the input current command value. By generating a control signal for the element, the contained harmonic component of the input current can be reduced as compared with the prior art and controlled to a sine wave shape without distortion.
[Brief description of the drawings]
FIG. 1 is a main circuit configuration diagram of a direct frequency conversion circuit to which the present invention and the control method of the prior application are applied.
FIG. 2 is an operation explanatory diagram of FIG. 1;
FIG. 3 is a diagram showing a pulse pattern and an input current of a control signal in the prior application.
FIG. 4 is a control block diagram for realizing a reference embodiment of the present invention.
FIG. 5 is a diagram showing a waveform of an input current detection value or the like and a pulse pattern of a control signal in the reference embodiment of the present invention.
FIG. 6 is an operation explanatory diagram of a reference embodiment of the present invention.
FIG. 7 is an operation explanatory diagram of a reference embodiment of the present invention.
FIG. 8 is an operation explanatory diagram of a reference embodiment of the present invention.
FIG. 9 is a diagram for explaining control signal generation means in the embodiment of the invention of
FIG. 10 is an operation explanatory diagram of the embodiment of the first aspect of the present invention.
FIG. 11 is an operation explanatory diagram of the embodiment of the first aspect of the present invention.
[Explanation of symbols]
R, S, T ... Input terminals U, V, W ... Output terminals LR, LS, LT ... Reactors RP, RN, SP, SN, TP, TN, U1-U3, V1-V3, W1 ˜W3, X1 to X3, Y1 to Y3, Z1 to Z3... Switching elements C1, C2, C3... Snubber capacitors PR1 to PR4, PS1 to PS4, PT1 to PT4. ... Series switch
Claims (1)
ダイオードを逆並列接続したスイッチング素子を2個直列に接続してなる直列スイッチ部を、前記ダイオードのカソード側が2M個のスイッチング素子からなるM相ブリッジインバータ回路の正極端子側になるように前記インバータ回路に並列接続し、かつ、前記直列スイッチ部にスナバコンデンサを並列接続して一相分の交流スイッチ部を構成し、この交流スイッチ部をN個設け、
前記直列スイッチ部のダイオード同士の各接続点をリアクトルを介してN相の交流入力端子にそれぞれ接続し、各相のブリッジインバータ回路の交流出力端子のうち、同一相に属するもの同士を一括してM相の交流出力端子にそれぞれ接続し、
ある相の直列スイッチ部のスイッチング素子のオンオフ動作により、当該相及び異なる相の前記ブリッジインバータ回路のオン状態にあるスイッチング素子をそれぞれ介して電流を流すことにより当該相の入力電流を増減制御可能とした直接形周波数変換回路において、
各相の正弦波状の入力電流指令値の瞬時値を中心として正負側に一定の幅を持たせて上下限値を設定し、入力電流検出値が前記上下限値に達した時点でオンオフするように当該相の直列スイッチ部のスイッチング素子に対する制御信号を決定し、この制御信号と他相のブリッジインバータのスイッチング素子に対する制御信号との論理積により当該相の直列スイッチ部のスイッチング素子に対する最終的な制御信号のパルスパターンを決定することを特徴とする直接周波数変換回路の制御方法。 A direct frequency conversion circuit for converting an N-phase AC input voltage into an M-phase AC output voltage having an arbitrary frequency (N and M are integers of 2 or more),
The inverter circuit is configured such that a series switch unit formed by connecting two switching elements each having a diode connected in antiparallel is connected in series so that a cathode side of the diode is a positive terminal side of an M-phase bridge inverter circuit including 2M switching elements. Are connected in parallel, and a snubber capacitor is connected in parallel to the series switch unit to form an AC switch unit for one phase, and N AC switch units are provided,
Each connection point between the diodes of the series switch unit is connected to an N-phase AC input terminal via a reactor, and among the AC output terminals of the bridge inverter circuit of each phase, those belonging to the same phase are collectively Connect to the M phase AC output terminals respectively.
By turning on / off the switching element of the series switch section of a certain phase, it is possible to increase / decrease the input current of that phase by flowing current through the switching element in the ON state of the bridge inverter circuit of the corresponding phase and the different phase. In the direct frequency conversion circuit
Set upper and lower limit values with a certain range on the positive and negative sides around the instantaneous value of the sinusoidal input current command value for each phase, and turn on and off when the input current detection value reaches the upper and lower limit values The control signal for the switching element of the serial switch unit of the phase is determined, and the final product for the switching element of the serial switch unit of the phase is determined by the logical product of the control signal and the control signal for the switching element of the bridge inverter of the other phase. A control method for a direct frequency conversion circuit, wherein a pulse pattern of a control signal is determined .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000073952A JP3801834B2 (en) | 2000-03-13 | 2000-03-13 | Control method of direct frequency conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000073952A JP3801834B2 (en) | 2000-03-13 | 2000-03-13 | Control method of direct frequency conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001258257A JP2001258257A (en) | 2001-09-21 |
JP3801834B2 true JP3801834B2 (en) | 2006-07-26 |
Family
ID=18592090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000073952A Expired - Fee Related JP3801834B2 (en) | 2000-03-13 | 2000-03-13 | Control method of direct frequency conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3801834B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102340251B (en) * | 2010-07-20 | 2014-06-04 | 台达电子工业股份有限公司 | Alternating-current to direct-current converter and control circuit thereof |
-
2000
- 2000-03-13 JP JP2000073952A patent/JP3801834B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001258257A (en) | 2001-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kolar et al. | Review of three-phase PWM AC–AC converter topologies | |
US20060192522A1 (en) | Modulation methods and apparatus for reducing common mode voltages | |
Itoh et al. | A novel five-level three-phase PWM rectifier with reduced switch count | |
WO2014030181A1 (en) | Power conversion device | |
US20140043870A1 (en) | Three phase boost converter to achieve unity power factor and low input current harmonics for use with ac to dc rectifiers | |
Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
CA2844939A1 (en) | Power conversion system and method | |
JP3588932B2 (en) | Power converter, control method therefor, and uninterruptible power supply using this power converter | |
JPH0815394B2 (en) | Connection / control method of multiple coupling inverter device | |
Fang et al. | Current mode Z-source inverter-fed ASD system | |
JPH07163153A (en) | Control method for single-phase three-wire inverter | |
JP3796881B2 (en) | 3-level inverter control method and apparatus | |
JP2004222338A (en) | Power conversion device | |
JP3050314B1 (en) | Power converter | |
JP6016720B2 (en) | Power conversion device and power conversion method | |
JP3801834B2 (en) | Control method of direct frequency conversion circuit | |
JP3666557B2 (en) | Power conversion circuit | |
JP4389415B2 (en) | Control method of direct frequency conversion circuit | |
Lamterkati et al. | Implementation on the dSPACE 1104 of VOC-SVM based anti-windup PI Controller of a three-phase PWM rectifier | |
JP3666565B2 (en) | Direct frequency conversion circuit and control method thereof | |
JP4277360B2 (en) | 3-level inverter controller | |
JP6291882B2 (en) | AC-AC converter | |
JP3246584B2 (en) | AC / DC converter | |
JP3240032B2 (en) | Control method of boost type three-phase full-wave rectifier | |
JPS59127575A (en) | Single-phase/3-phase converter circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |