JP3801779B2

JP3801779B2 - Switching power supply circuit and semiconductor integrated circuit mounting the same

Info

Publication number: JP3801779B2
Application number: JP14632198A
Authority: JP
Inventors: 啓修出水
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-05-27
Filing date: 1998-05-27
Publication date: 2006-07-26
Anticipated expiration: 2018-05-27
Also published as: JPH11341791A

Description

【０００１】
【発明の属する技術分野】
本発明は、過負荷や出力短絡が生じたときに出力電流を制限する過電流保護機能を備えるスイッチング電源回路と、それを実装して成る半導体集積回路とに関する。
【０００２】
【従来の技術】
図１０は、前記過電流保護機能を有する典型的な従来技術のスイッチング電源回路１の電気的構成を示すブロック図である。このスイッチング電源回路１は、降圧チョッパ型であり、後述するコンデンサｃ１，ｃ２、ダイオードｄおよびコイルｌを外付けとして、集積回路化されている。
【０００３】
整流ブリッジ回路などからの、たとえば１２〔Ｖ〕の入力電圧ｖ_INは、入力端子ｐ１から入力され、平滑コンデンサｃ１で平滑化された後、過電流検出回路２を介してパワートランジスタｔｒに与えられる。このパワートランジスタｔｒが導通している期間には、該パワートランジスタｔｒのエミッタに現れた電圧ｖ_OUTによって、コイルｌ、コンデンサｃ２および負荷ｒｌにエネルギが供給される。パワートランジスタｔｒが遮断すると、コイルｌに蓄積されていたエネルギがダイオードｄによって還流されて前記負荷ｒｌに与えられる。
【０００４】
前記負荷ｒｌが接続される出力端子ｐ２からの出力電圧ｖ_Oは、分圧抵抗ｒ１，ｒ２によって分圧されて定電圧制御のために取込まれ、差動アンプ３の反転入力端に入力される。差動アンプ３の非反転入力端には基準電圧源４からの基準電圧ｖｔｈ１が与えられており、差動アンプ３は前記出力電圧ｖ_Oの分圧値ｖ_DIVと前記基準電圧ｖｔｈ１との差に対応した電圧を出力する。差動アンプ３からの出力電圧は、コンパレータ５に閾値電圧として入力され、該コンパレータ５では、発振器６から入力される三角波が前記差動アンプ３からの出力電圧でレベル弁別され、前記出力電圧が低くなる程広いパルス幅のＰＷＭ信号を駆動回路７に出力する。駆動回路７は、前記ＰＷＭ信号に応答してパワートランジスタｔｒのゲートをＯＮ／ＯＦＦ制御し、これによって前記出力電圧ｖ_Oが、前記基準電圧ｖｔｈ１および分圧抵抗ｒ１，ｒ２での分圧比によって決定される所望とする定電圧、たとえば５〔Ｖ〕に制御される。
【０００５】
上述のような定格電流値内の定常動作時には、ＰＷＭ信号電圧およびパワートランジスタｔｒの出力電圧ｖ_OUTは、それぞれ図１１（ａ）および図１１（ｂ）において破線で示すようになる。またこのとき、コイルｌに流れる電流ｉ_Lは、図１１（ｃ）において破線で示すようになっている。
【０００６】
ここで、パワートランジスタｔｒのデューティＤは、該パワートランジスタｔｒのＯＮ時間とＯＦＦ時間とをそれぞれｔ_ON，ｔ_OFFとすると、
Ｄ＝ｔ_ON／（ｔ_ON＋ｔ_OFF）＝（ｖ_O／ｖ_IN）×１００〔％〕 …（１）
である。
【０００７】
前記コンパレータ５に関連してＲＳフリップフロップ回路８が設けられており、このＲＳフリップフロップ回路８は、後述するように過電流検出回路２の検出結果に応答し、過電流が検出されると、コンパレータ５から駆動回路７への前記ＰＷＭ信号をローレベルに立ち下げ、過電流保護動作を行う。また、発振器６からはパワートランジスタｔｒのＯＦＦ時にリセット信号が出力され、前記過電流検出によってＲＳフリップフロップ回路８がセットされても、そのセット状態を解除し、次のＯＮ時に前記ＰＷＭ信号によるパワートランジスタｔｒのＯＮ駆動を可能とする。
【０００８】
したがって、負荷ｒｌが重くなると、前記電流ｉ_Lが図１１（ｃ）において実線で示すように増大し、定格電流値付近に設定される過電流検出回路２による過電流検出レベルｉ_CL、たとえば２〔Ａ〕を超えると、ＲＳフリップフロップ回路８にセット信号が出力され、該ＲＳフリップフロップ回路８はそのセット端子が図１１（ｄ）に示すようにローレベルに変化してセットされる。ＲＳフリップフロップ回路８は、セット端子電圧が一旦ローレベルとなるとラッチがかかり、出力をローレベルに保持する。このときリセット端子電圧は、図１１（ｅ）で示すようにハイレベルのままとなる。
【０００９】
これによって、コンパレータ５から出力される前記ＰＷＭ信号がハイレベルであるにも拘わらず、駆動回路７への入力は、図１１（ａ）において実線で示すようにローレベルにリセットされてパルス幅が狭められてしまい、パワートランジスタｔｒの導通期間も、図１１（ｂ）において実線で示すように狭められてしまう。このようにして、前記過電流時には前記デューティＤが低下されて、前記過電流保護動作が実現される。
【００１０】
前記発振器６からの三角波のレベルが最小値となると、ＲＳフリップフロップ回路８はリセットされて、図１１（ｅ）で示すようにリセット端子電圧がローレベルとなるとともに、図１１（ｄ）で示すようにセット端子電圧がハイレベルとなり、次のＯＮタイミングでのパワートランジスタｔｒのＯＮ駆動が可能とされる。
【００１１】
図１２は、上述のように構成されるスイッチング電源回路１の出力特性を示すグラフである。出力電流値が０から、前記過電流検出レベルｉ_CL、たとえば前記２〔Ａ〕の点ａまでは、出力電圧ｖ_Oが５〔Ｖ〕の一定値のままで、前記デューティＤの増加によって出力電流ｉ_Oの増加が可能となっている。これに対して、前記点ａからは、前記過電流抑制動作によって出力電圧ｖ_Oが低下されて、出力電流ｉ_Oが抑制される。
【００１２】
しかしながら、上述のようなスイッチング電源回路１では、小型化や軽量化などのためにスイッチング周波数を高くしてゆくと、たとえば５０〔ｋＨｚ〕以上で、前記過電流保護動作に不具合が生じる。すなわち、図１１で示すように、過電流検出タイミングから実際にＲＳフリップフロップ８がセットされて前記ＰＷＭ信号がローレベルに立ち下がるまでに時間ｔｄ１を要し、また前記ＰＷＭ信号がローレベルとなってからパワートランジスタｔｒがＯＦＦするまでに時間ｔｄ２を要し、これらの時間ｔｄ１，ｔｄ２の合計時間ｔｄだけ、応答遅れが生じる。
【００１３】
前記遅延時間ｔｄは、たとえば１〔μｓｅｃ〕にも達し、上述のようにスイッチング周波数が高くされてスイッチングパルス幅が短くされると、その影響を無視できなくなってしまう。たとえば、入力電圧ｖ_IN＝４０〔Ｖ〕、出力電圧ｖ_O＝５〔Ｖ〕、コイルｌのインダクタンスｍ＝２００〔μＨ〕とすると、前記遅延時間ｔｄの間にコイル電流ｉ_Lの変化分Δｉは、
Δｉ＝｛−（ｖ_IN−ｖ_O）／ｍ｝×ｔｄ＝０．１７５〔Ａ〕 …（２）
となり、この変化分Δｉだけ、コイル電流ｉ_Lは前記過電流検出レベルｉ_CLを超えてしまう。
【００１４】
したがって、この変化分Δｉが、平均電流、すなわち出力電流ｉ_Oを増大させてしまうことになる。このときの出力特性は、短絡状態（ｖ_O＝０〔Ｖ〕）に近くなる程、エミッタ電流ｉ_Eが増大し、前記図１２に示すように、絶対最大定格値ｉ_MAX、たとえば２．５〔Ａ〕を超えてしまい、垂下特性とならなくなる。このように上記のスイッチング電源回路１では、スイッチング周波数が高くなる程過電流保護機能が確実に動作しなくなるという問題がある。このような問題を解決することができる他の従来技術として、本件出願人は先に特開平７−４６８２８号を提案した。それによるスイッチング電源回路１１を図１３に示す。
【００１５】
このスイッチング電源回路１１において、前述のスイッチング電源回路１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。このスイッチング電源回路１１では、発振器６の発振周波数は、発振周波数変更回路１２からの出力に応答して、たとえば１００〔ｋＨｚ〕から２０〔ｋＨｚ〕に低下可能に構成されている。前記発振周波数の低下は、コンパレータ１３が、前記出力電圧ｖ_Oの分圧値ｖ_DIVと、定電圧源１４からの基準電圧ｖｔｈ２とを比較し、前記分圧値ｖ_DIVが基準電圧ｖｔｈ２より低くなると発振周波数変更回路１２へローレベルの出力を導出し、これに応答して該発振周波数変更回路１２が、発振器６内の三角波を発生させるための定電流源の電流値を低下するなどして実現される。
【００１６】
前記基準電圧ｖｔｈ２は、たとえば０．６〔Ｖ〕であり、これに対して分圧抵抗ｒ１，ｒ２の分圧値は、たとえば１／４である。したがって、図１４で示すように、出力電流ｉ_Oが２〔Ａ〕までは前記デューティ制御によって出力電圧ｖ_Oは定格電圧の５〔Ｖ〕を維持し、出力電流ｉ_Oが増加し、出力電圧ｖ_Oが前記基準電圧ｖｔｈ２に対応した２．４〔Ｖ〕の点ｂより低下すると、発振周波数が前記１００〔ｋＨｚ〕から２０〔ｋＨｚ〕までの範囲で低下される。
【００１７】
このとき、前記ＰＷＭ信号のデューティＤは、前記式１から２０〔％〕となっているので、スイッチングパルス幅は２〔μｓｅｃ〕から１０〔μｓｅｃ〕にまで拡大し、前記遅延時間ｔｄの影響を１／５に軽減することができる。したがって、発振周波数の低下を開始する点ｂから終了する点ｃまでは、過電流検出レベルｉ_CLは、前記２〔Ａ〕の正規の値となっている。
【００１８】
発振周波数が２０〔ｋＨｚ〕に固定される点ｃ以降では、負荷ｒｌが重くなるとスイッチングパルス幅が短くなり、前記遅延時間ｔｄの影響が大きくなって出力電流ｉ_Oが増大してゆく。しかしながら、短絡状態（ｖ_O＝０〔Ｖ〕）で２．２〔Ａ〕であり、２．５〔Ａ〕の前記絶対最大定格値ｉ_MAXを超えることはなく、確実な過電流保護動作を行うことができる。なお、図１４において前記図１２で示すスイッチング電源回路１の出力特性を破線で示す。
【００１９】
【発明が解決しようとする課題】
上述のような従来技術のスイッチング電源回路１１では、出力の短絡時においても、出力電流ｉ_Oを絶対最大定格値ｉ_MAX以下とすることができる。しかしながら、この絶対最大定格値ｉ_MAXは、過電流検出レベルｉ_CLよりもかなり大きく、パワートランジスタｔｒの素子面積に、前記過電流検出レベルｉ_CL、すなわち定格電流値に対応した面積よりも、たとえば５０〔％〕程度の充分な余裕をみて、たとえば前記過電流検出レベルｉ_CLを２〔Ａ〕とすると、素子面積は３〔Ａ〕分の面積とする必要があり、コストが嵩むという問題がある。
【００２０】
またこのため、前記スイッチング電源回路１１は、前記過電流検出レベルｉ_CLが２〔Ａ〕程度の小容量のものであっても、面実装型の小型のパッケージには入らないという問題がある。さらにまた、定格電流値に比べて短絡時の出力電流値が大きく、発熱等の安全上の問題もある。
【００２１】
本発明の目的は、略短絡時における負荷電流の増大を確実に抑制することができるスイッチング電源回路およびそれを実装する半導体集積回路を提供することである。
【００２２】
【課題を解決するための手段】
請求項１の発明に係るスイッチング電源回路は、スイッチング素子の導通による通過電流値が予め定める電流閾値となると前記スイッチング素子を遮断するスイッチングパルス幅制御によって所望とする出力電圧を維持するとともに、電圧検出手段による出力電圧の予め定める第１の値以下の低下検出に応答して、発振周波数変更手段が前記スイッチング素子のスイッチング周波数を低下して、過電流保護を行うようにしたチョッパ型のスイッチング電源回路において、
前記電圧検出手段が前記第１の値よりも低い予め定める第２の値以下に出力電圧が低下したことを検出すると、前記電流閾値を低下させる短絡保護手段を含むことを特徴とする。
【００２３】
上記の構成によれば、定格電流値付近の予め定める電流閾値までは、負荷が重くなる程スイッチングパルス幅が大きくなるパルス幅制御によって、所望とする一定の電圧に出力電圧が維持され、負荷がさらに重くなって出力電圧が前記第１の値以下に低下すると、まず発振周波数変更手段がスイッチング素子のスイッチング周波数を低下して過電流保護動作を行う。しかしながら、短絡などでさらに出力電圧が低下し、第２の値以下となると、短絡保護手段が前記電流閾値を低下させ、スイッチング素子のＯＮ期間が短くなるように、すなわちパルス幅が短くなるように制御を行う。
【００２４】
したがって、前記電流閾値に対する判定遅れ時間およびスイッチング素子の駆動遅れ時間の影響が大きくなるようなスイッチング周波数の高い構成であっても、負荷電流を確実に絶対最大定格値内に抑えることができる。これによって、前記絶対最大定格値を定格電流値に近付けることができ、スイッチング素子の素子面積を必要最小限とし、コストを抑えることができるとともに、小型パッケージに封入することができる。さらにまた、発熱等に対する安全上の負担も軽減することができる。
【００２５】
また、請求項２の発明に係るスイッチング電源回路では、前記発振周波数変更手段は、前記出力電圧が低下する程、大きい分周比で発振器からの発振信号を分周する分周手段であることを特徴とする。
【００２６】
上記の構成によれば、発振周波数変更手段は、出力電圧が低下する程、たとえば１／２，１／４，…というように、大きい分周比で発振器からの発振信号を分周し、スイッチング周波数を低下させる。
【００２７】
したがって、スイッチング周波数をデジタル的に変化するので、アナログ的に連続可変する構成に比べて、スイッチングノイズによる誤動作が少なく、該誤動作に対する余裕を小さくして、前記絶対最大定格値をさらに小さくすることができる。
【００２８】
さらにまた、請求項３の発明に係るスイッチング電源回路では、前記発振周波数変更手段は、前記電圧検出手段によって前記第２の値よりも低い第３の値以下に出力電圧が低下したことが検出されると、発振器からの発振信号を分周する分周手段をさらに備えることを特徴とする。
【００２９】
上記の構成によれば、発振周波数変更手段は、出力電圧の前記第１の値以下への低下に応答して、まずスイッチング周波数を緩やかに低下し、続いて第２の値以下となると、前述のように電流閾値を低下し、さらに第３の値以下への低下に応答して、スイッチング周波数を、所定の分周比、たとえば１／２，１／４等で分周して、一気に低下させる。
【００３０】
したがって、出力短絡時の短絡電流値をさらに小さく抑えることができ、該スイッチング電源回路から電力供給される後段機器の異常に対して、該後段機器の被害を小さく抑えることができる。
【００３１】
また、請求項４の発明に係る半導体集積回路は、前記請求項１〜３のいずれかで示すスイッチング電源回路を実装して構成されることを特徴とする。
【００３２】
前記請求項１〜３で示すスイッチング電源回路は、素子面積を定格電流値に対応した面積近くまで小さくすることができ、上記の構成のように、集積回路化に好都合である。
【００３３】
【発明の実施の形態】
本発明の実施の第１の形態について、図１〜図３に基づいて説明すれば以下の通りである。
【００３４】
図１は、本発明の実施の第１の形態のスイッチング電源回路２１の電気的構成を示すブロック図である。このスイッチング電源回路２１は、たとえば１２〔Ｖ〕の入力電圧Ｖ_INを、５〔Ｖ〕の一定の出力電圧Ｖ_Oで出力する降圧チョッパ型の電源回路であり、後述する平滑コンデンサＣ１、ダイオードＤ、コイルＬおよびコンデンサＣ２を外付けとして、集積回路化されている。
【００３５】
整流ブリッジ回路などからの入力電圧Ｖ_INは、入力端子Ｐ１から入力され、平滑コンデンサＣ１で平滑化された後、過電流検出回路２２を介してパワートランジスタＴＲに与えられる。このパワートランジスタＴＲが導通している期間には、該パワートランジスタＴＲのエミッタに現れた電圧Ｖ_OUTによって、コイルＬ、コンデンサＣ２および負荷ＲＬにエネルギが供給される。パワートランジスタＴＲが遮断すると、コイルＬに蓄積されていたエネルギがダイオードＤによって還流されて前記負荷ＲＬに与えられる。
【００３６】
前記負荷ＲＬが接続される出力端子Ｐ２からの出力電圧Ｖ_Oは、分圧抵抗Ｒ１，Ｒ２によって分圧されて定電圧制御のために取込まれ、差動アンプ２３の反転入力端に入力される。差動アンプ２３の非反転入力端には基準電圧源２４からの基準電圧Ｖｔｈ１が与えられており、差動アンプ２３は前記出力電圧Ｖ_Oの分圧値Ｖ_DIVと前記基準電圧Ｖｔｈ１との差に対応した電圧を出力する。差動アンプ２３からの出力電圧は、コンパレータ２５に閾値電圧として入力され、該コンパレータ２５では、発振器２６から入力される、たとえば１００〔ｋＨｚ〕の三角波が前記差動アンプ２３からの出力電圧でレベル弁別され、前記出力電圧が低くなる程広いパルス幅のＰＷＭ信号を駆動回路２７に出力する。駆動回路２７は、前記ＰＷＭ信号に応答してパワートランジスタＴＲのゲートをＯＮ／ＯＦＦ制御し、これによって前記出力電圧Ｖ_Oが、前記基準電圧Ｖｔｈ１および分圧抵抗Ｒ１，Ｒ２での分圧比によって決定される所望とする定電圧、たとえば前記５〔Ｖ〕に制御される。
【００３７】
前記コンパレータ２５に関連してＲＳフリップフロップ回路２８が設けられており、このＲＳフリップフロップ回路２８は、後述するように過電流検出回路２２の検出結果に応答し、過電流が検出されると、コンパレータ２５から駆動回路２７への前記ＰＷＭ信号をローレベルに立ち下げ、過電流保護動作を行う。また、発振器２６からはパワートランジスタＴＲのＯＦＦ時にリセット信号が出力され、前記過電流検出によってＲＳフリップフロップ回路２８がセットされても、そのセット状態を解除し、次のＯＮ時に前記ＰＷＭ信号によるパワートランジスタＴＲのＯＮ駆動を可能とする。
【００３８】
したがって、負荷ＲＬが重くなり、過電流検出回路２２による過電流検出レベルＩ_CL、たとえば２〔Ａ〕を超えると、ＲＳフリップフロップ回路２８にセット信号が出力され、該ＲＳフリップフロップ回路２８はそのセット端子がローレベルに変化してセットされる。ＲＳフリップフロップ回路２８は、セット端子電圧が一旦ローレベルとなるとラッチがかかり、出力をローレベルに保持する。このときリセット端子電圧は、ハイレベルのままとなる。
【００３９】
これによって、コンパレータ２５から出力される前記ＰＷＭ信号がハイレベルであるにも拘わらず、駆動回路２７への入力はローレベルにリセットされてパルス幅が狭められてしまい、パワートランジスタＴＲの導通期間も狭められてしまう。このようにして、前記過電流時にはパワートランジスタＴＲのデューティが低下されて、過電流保護動作が実現される。
【００４０】
前記発振器２６からの三角波のレベルが最小値となると、ＲＳフリップフロップ回路２８はリセットされてリセット端子電圧がローレベルとなるとともに、セット端子電圧がハイレベルとなり、次のＯＮタイミングでのパワートランジスタＴＲのＯＮ駆動が可能とされる。
【００４１】
また、前記発振器２６の発振周波数は、発振周波数変更回路２９からの出力に応答して、たとえば前記１００〔ｋＨｚ〕から２０〔ｋＨｚ〕に低下可能に構成されている。前記発振周波数の低下は、コンパレータ３０が、前記出力電圧Ｖ_Oの分圧値Ｖ_DIVと、定電圧源３１からの基準電圧Ｖｔｈ２とを比較し、前記分圧値Ｖ_DIVが基準電圧Ｖｔｈ２より低くなると発振周波数変更回路２９へローレベルの出力を導出し、これに応答して該発振周波数変更回路２９が、発振器２６内の三角波を発生させるための定電流源の電流値を低下するなどして実現される。
【００４２】
前記基準電圧Ｖｔｈ２は、たとえば０．６〔Ｖ〕であり、これに対して分圧抵抗Ｒ１，Ｒ２の分圧値は、たとえば１／４である。したがって、出力電流Ｉ_Oが、定格電流値付近に設定される過電流検出レベルＩ_CL、たとえば２〔Ａ〕までは前記デューティ制御によって出力電圧Ｖ_Oは定格電圧の５〔Ｖ〕を維持し、出力電流Ｉ_Oが増加し、出力電圧Ｖ_Oが前記基準電圧Ｖｔｈ２に対応した第１の電圧である２．４〔Ｖ〕より低下すると、発振周波数が前記１００〔ｋＨｚ〕から２０〔ｋＨｚ〕までの範囲で低下される。このとき、前記過電流検出レベルＩ_CLは、前記２〔Ａ〕の正規の値となっている。
【００４３】
注目すべきは、本発明では、さらに短絡保護回路３２が設けられており、この短絡保護回路３２は、前記分圧値Ｖ_DIVが第２の電圧に対応した予め定める基準電圧Ｖｔｈ３以下となると、過電流検出回路２２における電流閾値である前記過電流検出レベルＩ_CLを、たとえば２〔Ａ〕から１．５〔Ａ〕に低下させる。
【００４４】
図２は、上述のように構成されるスイッチング電源回路２１の出力特性を示すグラフである。出力電流Ｉ_Oが点Ａで示す前記過電流検出レベルＩ_CLである２〔Ａ〕までは、出力電圧Ｖ_Oは５〔Ｖ〕の定格電圧が維持され、出力電流Ｉ_Oが前記過電流検出レベルＩ_CLより大きくなると、過電流検出回路２２の検出結果に応答して、ＲＳフリップフロップ回路２８は、前記コンパレータ２５から駆動回路２７への前記ＰＷＭ信号のパルス幅、すなわちデューティを小さくしてゆく。これによって、点Ａ−Ｂ間で示すように、出力電圧Ｖ_Oが低下しつつ、出力電流Ｉ_Oの増加が抑制される。
【００４５】
こうして出力電圧Ｖ_Oの分圧値Ｖ_DIVが前記基準電圧Ｖｔｈ２以下となると、発振周波数変更回路２９は、発振器２６の発振周波数を、１００〔ｋＨｚ〕から２０〔ｋＨｚ〕に徐々に低下させ、これによって点Ｂ−Ｃ間で示すように、出力電流Ｉ_Oおよび出力電圧Ｖ_Oがともに減少する。さらに出力電圧Ｖ_Oの分圧値Ｖ_DIVが基準電圧Ｖｔｈ３以下となると、短絡保護回路３２は前記過電流検出レベルＩ_CLを低下させ、点Ｃ−Ｄ間で示すように出力電流Ｉ_Oおよび出力電圧Ｖ_Oをともに減少させる。これによって、完全短絡時の短絡電流値Ｉ_Sを１．９〔Ａ〕に抑えることができ、前述の図１３で示すスイッチング電源回路１１の値である、２．２〔Ａ〕よりも小さく抑えることができる。なお、この図２において、前記スイッチング電源回路１１の特性を破線で示す。
【００４６】
図３は、前記過電流検出回路２２および短絡保護回路３２と、それに関連する構成を詳細に示す電気回路図である。この図３において、前述の図１に対応する部分には同一の参照符号を付して、その説明を省略する。過電流検出回路２２は、大略的に、検出抵抗ＲＤと、トランジスタＱ１〜Ｑ６，Ｑ１０と、電流調整用の抵抗Ｒ１１と、プルアップ抵抗Ｒ１２とを備えて構成されている。
【００４７】
前記入力端子Ｐ１からパワートランジスタＴＲのコレクタへの電源ライン３３には、直列に検出抵抗ＲＤが介在されている。この検出抵抗ＲＤは、パワートランジスタＴＲを流れる電流Ｉ_OUTを電流／電圧変換して取出し、その検出結果は、トランジスタＱ１，Ｑ２から成るカレントミラー回路によって、接続点３４から出力段のトランジスタＱ１０へ取出される。前記トランジスタＱ１，Ｑ２のコレクタはそれぞれトランジスタＱ３，Ｑ４を介して接地されており、これらのトランジスタＱ３，Ｑ４は、トランジスタＱ５と抵抗Ｒ１１とトランジスタＱ６とから成る定電流回路によって規定される電流Ｉ１に比例した電流Ｉ２，Ｉ３を、それぞれ対応する前記トランジスタＱ１，Ｑ２のコレクタから引抜いている。トランジスタＱ６の素子面積に対して、トランジスタＱ３，Ｑ４の素子面積は、それぞれ１倍および１０倍に形成されている。また、トランジスタＱ５への電源電圧Ｖ_Sは２．８〔Ｖ〕であり、電流調整用の抵抗Ｒ１１の抵抗値は５０〔ｋΩ〕に選ばれている。
【００４８】
したがって、トランジスタＱ５，Ｑ６の電圧降下Ｖ_BEを、たとえば０．６５〔Ｖ〕とすると、電流Ｉ１は、

となる。したがって、Ｉ２＝３０〔μＡ〕、Ｉ３＝３００〔μＡ〕となっている。
【００４９】
また、短絡保護回路３２は、大略的に、トランジスタＱ１１〜Ｑ１９と、定電流源Ｆ１，Ｆ２と、分圧抵抗Ｒ２１，Ｒ２２と、抵抗Ｒ２３とを備えて構成されている。前記出力電圧Ｖ_Oの分圧抵抗Ｒ１，Ｒ２による分圧値Ｖ_DIVは、一方の入力トランジスタＱ１１を介して、差動対を構成する一方のトランジスタＱ１２のベースに与えられる。前記差動対を構成する他方のトランジスタＱ１３のベースには、他方の入力トランジスタＱ１４を介して、前記電圧Ｖ_Sが分圧抵抗Ｒ２１，Ｒ２２で分圧されて与えられる。前記分圧抵抗Ｒ２１，Ｒ２２の抵抗値は、それぞれ４６．４〔ｋΩ〕および３．６〔ｋΩ〕に選ばれており、したがってトランジスタＱ１４のベース電位Ｖ_Aは、０．２〔Ｖ〕となっている。トランジスタＱ１１，Ｑ１４のエミッタには、それぞれ定電流源Ｆ１，Ｆ２から、定電流Ｉ１１，Ｉ１２＝１０〔μＡ〕が与えられている。また前記差動対へは、前記トランジスタＱ５とカレントミラー回路を構成するトランジスタＱ１５によって、前記電流Ｉ１に等しい電流Ｉ１３が与えられている。前記差動対において、トランジスタＱ１２のエミッタ側には抵抗Ｒ２３が介在されており、またこのトランジスタＱ１２のコレクタからの該差動対の出力は、トランジスタＱ１６によって取出される。トランジスタＱ１６はトランジスタＱ１７とカレントミラー回路を構成しており、その素子面積比は１：８とされる。こうしてトランジスタＱ１７で取出された前記差動対の出力は、カレントミラー回路Ｑ１８、Ｑ１９で折り返されて、電流Ｉ１４として前記トランジスタＱ１０のベースに与えられる。
【００５０】
したがって、定格電流値内の通常負荷時には、トランジスタＱ２からのコレクタ電流Ｉ４に対して、Ｉ４＜Ｉ３で、トランジスタＱ４のコレクタがほぼ接地電位となり、トランジスタＱ１０のベースへの電流Ｉ５は流れない。またこのとき、前記分圧値Ｖ_DIVは、Ｖ_O／４＝１．２５〔Ｖ〕で安定しており、トランジスタＱ１１のベース電位がトランジスタＱ１４のベース電位Ｖ_Aよりも高いので、トランジスタＱ１４，Ｑ１３が導通し、トランジスタＱ１１，Ｑ１２が遮断している。このため、トランジスタＱ１６〜Ｑ１９も遮断し、トランジスタＱ１９からトランジスタＱ１０への電流Ｉ１４も０となる。したがって、トランジスタＱ１０は遮断し、前記ＲＳフリップフロップ回路２８のセット端子への出力端子Ｐ３は、プルアップ抵抗Ｒ１２によってハイインピーダンスに維持されている。
【００５１】
これに対して、負荷が重くなってＩ４＞Ｉ３となると、電流Ｉ５が流れ、前記トランジスタＱ１０が導通し、前記出力端子Ｐ３がローレベルとなり、前記過電流保護動作が実現される。
【００５２】
このとき、パワートランジスタＴＲを流れる電流Ｉ_OUTを前記過電流検出レベルＩ_CLとすると、

で表される。
【００５３】
ただし、Ｖ_T＝ｋＴ／ｑ＝２６〔ｍＶ〕、ｋはボルツマン定数であり、Ｔは絶対温度であり、Ｑは素電荷量である。
【００５４】
さらに負荷が重くなってゆくと、出力電圧Ｖ_Oの低下に伴って、分圧値Ｖ_DIVも低下してゆき、Ｖ_DIV＜Ｖ_Aとなると、トランジスタＱ１１，Ｑ１２が導通するとともに、トランジスタＱ１６〜Ｑ１９が導通し、トランジスタＱ１０へ電流Ｉ１４が流れる。この電流Ｉ１４が前記過電流検出回路２２からの電流Ｉ５に加算されることになり、該電流Ｉ１４分だけトランジスタＱ１０が早く過電流検出し、導通してしまう。これによって、過電流検出レベルＩ_CLは、前記分圧値Ｖ_DIV、すなわち出力電圧Ｖ_Oが低くなる程小さくなってゆき、前記図２において点Ｃ−Ｄ間で示すように短絡保護動作を行うことができる。
【００５５】
以上のように本発明に従うスイッチング電源回路２１では、出力電圧Ｖ_Oが定電圧源３１で規定された基準電圧Ｖｔｈ２に対応した第１の電圧である２．４〔Ｖ〕以下となると、図２における点Ｂ−Ｃ間で示すようにスイッチング周波数を低下し、さらに基準電圧Ｖ_Aに対応した第２の電圧である０．８（＝０．２×４）〔Ｖ〕以下となると、図２において点Ｃ−Ｄ間で示すように過電流検出レベルＩ_CLを低下してゆくので、短絡電流値Ｉ_Sを、１．９〔Ａ〕と定格電流値の２〔Ａ〕付近とすることができる。
【００５６】
これによって、パワートランジスタＴＲの素子面積を定格電流値に対応した面積に近付けることができ、素子面積を縮小して低コスト化および省スペース化を図ることができる。また、パワートランジスタＴＲの素子面積が小さくなると、面実装型などの安価な小型パッケージに封入することが可能となる。さらにまた、コイルＬやショットキーダイオードＤなどの外付け部品に、過電流検出レベルＩ_CL以上の大きい定格品を使用する必要が無くなり、該外付け部品のコストも縮小することができる。さらにまた、短絡電流値Ｉ_Sの抑制によって発熱を抑えることができ、安全性を向上することもできる。
【００５７】
本発明の実施の第２の形態について、図４および図５に基づいて説明すれば以下の通りである。
【００５８】
図４は、本発明の実施の第２の形態のスイッチング電源回路４１の電気的構成を示すブロック図である。このスイッチング電源回路４１は、前述のスイッチング電源回路２１に類似し、対応する部分には同一の参照符号を付してその説明を省略する。注目すべきはこのスイッチング電源回路４１では、前記発振周波数変更回路２９に代えて、１／２分周器４２が用いられることである。この１／２分周器４２は、発振器２６とＲＳフリップフロップ回路２８との間に介在されており、前記出力電圧Ｖ_Oの分圧値Ｖ_DIVが基準電圧Ｖｔｈ２以下となると、発振器２６からの発振信号を１／２分周する。
【００５９】
したがって、このスイッチング電源回路４１の出力特性は、図５で示すように、出力電圧Ｖ_Oが前記基準電圧Ｖｔｈ２に対応した２．４〔Ｖ〕以下となると、パワートランジスタＴＲのスイッチング周波数が１／２となり、点Ｃ−Ｄ間で示すように、出力電流Ｉ_Oを一気に抑制する。したがって、スイッチング周波数を出力電圧Ｖ_Oに対応してアナログ的に徐々に変化させてゆく前記発振周波数変更回路２９に比べて、該１／２分周器４２はデジタル的にスイッチング周波数を変化させるので、スイッチングノイズによる誤動作を抑制することができる。これによって、前記誤動作に対する余裕を小さくして、前記絶対最大定格値をさらに小さくすることができる。
【００６０】
本発明の実施の第３の形態について、図６および図７に基づいて説明すれば以下の通りである。
【００６１】
図６は、本発明の実施の第３の形態のスイッチング電源回路５１の電気的構成を示すブロック図である。このスイッチング電源回路５１は、前述のスイッチング電源回路４１に類似し、対応する部分には同一の参照符号を付してその説明を省略する。このスイッチング電源回路５１では、前記１／２分周器４２に代えて、１／４分周器５２が用いられている。したがって、その出力特性は、図７で示すように、出力電圧Ｖ_Oが基準電圧Ｖｔｈ２に対応した２．４〔Ｖ〕以下となると、出力電流Ｉ_Oが大きく減少し、これによって短絡電流値Ｉ_Sを１．４〔Ａ〕まで抑制することができる。
【００６２】
前記出力短絡時は、該スイッチング電源回路４１から電力供給される後段回路が異常状態であるので、このように短絡電流値Ｉ_Sをさらに抑制することによって、前記後段回路の被害を小さく抑えることができる。
【００６３】
本発明の実施の第４の形態について、図８および図９に基づいて説明すれば以下の通りである。
【００６４】
図８は、本発明の実施の第４の形態のスイッチング電源回路６１の電気的構成を示すブロック図である。このスイッチング電源回路６１は、前述のスイッチング電源回路２１，４１に類似しており、すなわち発振周波数変更回路２９と、１／２分周器４２とを併用している。
【００６５】
したがって、その出力特性は、図９で示すようになり、短絡電流値Ｉ_Sを前記スイッチング電源回路５１と同様に１．４〔Ａ〕まで抑制することができ、後段回路の被害を小さく抑えることができる。
【００６６】
【発明の効果】
請求項１の発明に係るスイッチング電源回路は、以上のように、定格電流値付近の予め定める電流閾値までは負荷が重くなる程スイッチングパルス幅が大きくなるパルス幅制御によって所望とする一定の電圧に出力電圧を維持し、負荷がさらに重くなって出力電圧が前記第１の値以下に低下するとスイッチング周波数を低下して過電流保護動作を行うようにしたチョッパ型のスイッチング電源回路において、短絡などでさらに出力電圧が低下し、第２の値以下となると、短絡保護手段が前記電流閾値を低下させ、スイッチング素子のＯＮ期間が短くなるように、すなわちパルス幅が短くなるように制御を行う。
【００６７】
それゆえ、スイッチング周波数の高い構成であっても、負荷電流を確実に絶対最大定格値内に抑えることができ、前記絶対最大定格値を定格電流値に近付けることができ、スイッチング素子の素子面積を必要最小限とし、コストを抑えることができるとともに、小型パッケージに封入することができる。さらにまた、発熱等に対する安全上の負担も軽減することができる。
【００６８】
また、請求項２の発明に係るスイッチング電源回路は、以上のように、前記発振周波数変更手段を、出力電圧が低下する程大きい分周比で発振器からの発振信号を分周する分周手段とする。
【００６９】
それゆえ、スイッチング周波数をデジタル的に変化するので、アナログ的に連続可変する構成に比べて、スイッチングノイズによる誤動作が少なく、該誤動作に対する余裕を小さくして、前記絶対最大定格値をさらに小さくすることができる。
【００７０】
さらにまた、請求項３の発明に係るスイッチング電源回路は、以上のように、出力電圧の前記第１の値以下への低下に応答して、まずスイッチング周波数を緩やかに低下し、続いて第２の値以下となると、前述のように電流閾値を低下し、さらに第３の値以下への低下に応答して、スイッチング周波数を、所定の分周比で分周して、一気に低下させる。
【００７１】
それゆえ、出力短絡時の短絡電流値をさらに小さく抑えることができ、該スイッチング電源回路から電力供給される後段機器の異常に対して、該後段機器の被害を小さく抑えることができる。
【００７２】
また、請求項４の発明に係る半導体集積回路は、以上のように、前記請求項１〜３で示すスイッチング電源回路を実装して構成される。
【００７３】
それゆえ、素子面積を定格電流値に対応した面積近くまで小さくすることができるので、上記の構成のように、集積回路化に好都合である。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態のスイッチング電源回路の電気的構成を示すブロック図である。
【図２】図１で示すスイッチング電源回路の出力特性を示すグラフである。
【図３】図１で示すスイッチング電源回路における過電流検出回路と短絡保護回路との具体的構成を説明するための電気回路図である。
【図４】本発明の実施の第２の形態のスイッチング電源回路の電気的構成を示すブロック図である。
【図５】図４で示すスイッチング電源回路の出力特性を示すグラフである。
【図６】本発明の実施の第３の形態のスイッチング電源回路の電気的構成を示すブロック図である。
【図７】図６で示すスイッチング電源回路の出力特性を示すグラフである。
【図８】本発明の実施の第４の形態のスイッチング電源回路の電気的構成を示すブロック図である。
【図９】図８で示すスイッチング電源回路の出力特性を示すグラフである。
【図１０】典型的な従来技術のスイッチング電源回路の電気的構成を示すブロック図である。
【図１１】図１０で示すスイッチング電源回路の動作を説明するための波形図である。
【図１２】図１０で示すスイッチング電源回路の出力特性を示すグラフである。
【図１３】他の従来技術のスイッチング電源回路の電気的構成を示すブロック図である。
【図１４】図１３で示すスイッチング電源回路の出力特性を示すグラフである。
【符号の説明】
２１スイッチング電源回路
２２過電流検出回路
２３差動アンプ
２４基準電圧源
２５コンパレータ
２６発振器
２７駆動回路
２８ＲＳフリップフロップ回路
２９発振周波数変更回路
３０差動アンプ
３１定電圧源
３２短絡保護回路
４１スイッチング電源回路
４２１／２分周器
５１スイッチング電源回路
５２１／４分周器
６１スイッチング電源回路
Ｃ１平滑コンデンサ
Ｃ２コンデンサ
Ｄダイオード
Ｆ１，Ｆ２定電流源
Ｌコイル
Ｒ１，Ｒ２分圧抵抗
Ｒ２１，Ｒ２２分圧抵抗
ＲＤ検出抵抗
ＲＬ負荷
Ｑ１〜Ｑ６，Ｑ１０〜Ｑ１９トランジスタ
ＴＲパワートランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching power supply circuit having an overcurrent protection function for limiting an output current when an overload or output short circuit occurs, and a semiconductor integrated circuit formed by mounting the switching power supply circuit.
[0002]
[Prior art]
FIG. 10 is a block diagram showing an electrical configuration of a typical conventional switching power supply circuit 1 having the overcurrent protection function. The switching power supply circuit 1 is a step-down chopper type, and is integrated into an integrated circuit with capacitors c1 and c2, a diode d, and a coil l, which will be described later, being externally attached.
[0003]
For example, an input voltage v of 12 [V] from a rectifier bridge circuit, etc. _IN Is input from the input terminal p1, smoothed by the smoothing capacitor c1, and then applied to the power transistor tr via the overcurrent detection circuit 2. During the period in which the power transistor tr is conducting, the voltage v appearing at the emitter of the power transistor tr _OUT Thus, energy is supplied to the coil 1, the capacitor c2, and the load rl. When the power transistor tr is cut off, the energy accumulated in the coil l is returned by the diode d and applied to the load rl.
[0004]
Output voltage v from the output terminal p2 to which the load rl is connected _O Is divided by the voltage dividing resistors r1 and r2, taken in for constant voltage control, and input to the inverting input terminal of the differential amplifier 3. The reference voltage vth1 from the reference voltage source 4 is given to the non-inverting input terminal of the differential amplifier 3, and the differential amplifier 3 is connected to the output voltage v. _O Partial pressure value of _DIV And a voltage corresponding to the difference between the reference voltage vth1. The output voltage from the differential amplifier 3 is input to the comparator 5 as a threshold voltage. In the comparator 5, the triangular wave input from the oscillator 6 is level-discriminated by the output voltage from the differential amplifier 3, and the output voltage is A PWM signal with a wider pulse width is output to the drive circuit 7 as the value decreases. The drive circuit 7 controls ON / OFF of the gate of the power transistor tr in response to the PWM signal, whereby the output voltage v _O Is controlled to a desired constant voltage, for example, 5 [V], determined by the voltage dividing ratio of the reference voltage vth1 and the voltage dividing resistors r1 and r2.
[0005]
During steady operation within the rated current value as described above, the PWM signal voltage and the output voltage v of the power transistor tr _OUT Are indicated by broken lines in FIGS. 11 (a) and 11 (b), respectively. At this time, the current i flowing through the coil l _L Is indicated by a broken line in FIG.
[0006]
Here, the duty D of the power transistor tr is set so that the ON time and the OFF time of the power transistor tr are respectively t _ON , T _OFF Then,
D = t _ON / (T _ON + T _OFF ) = (V _O / V _IN ) X 100 [%] (1)
It is.
[0007]
An RS flip-flop circuit 8 is provided in association with the comparator 5, and this RS flip-flop circuit 8 responds to the detection result of the overcurrent detection circuit 2 as described later, and when an overcurrent is detected, The PWM signal from the comparator 5 to the drive circuit 7 is lowered to a low level to perform an overcurrent protection operation. Further, a reset signal is output from the oscillator 6 when the power transistor tr is turned off, and even if the RS flip-flop circuit 8 is set by the overcurrent detection, the set state is released, and the power by the PWM signal is turned on at the next ON. The transistor tr can be turned on.
[0008]
Therefore, when the load rl becomes heavy, the current i _L Increases as shown by the solid line in FIG. 11C, and the overcurrent detection level i by the overcurrent detection circuit 2 set in the vicinity of the rated current value. _CL For example, when 2 [A] is exceeded, a set signal is output to the RS flip-flop circuit 8, and the set terminal of the RS flip-flop circuit 8 is set to a low level as shown in FIG. 11 (d). The The RS flip-flop circuit 8 is latched once the set terminal voltage becomes low level, and holds the output at low level. At this time, the reset terminal voltage remains at a high level as shown in FIG.
[0009]
As a result, although the PWM signal output from the comparator 5 is at high level, the input to the drive circuit 7 is reset to low level as shown by the solid line in FIG. The conduction period of the power transistor tr is also narrowed as shown by the solid line in FIG. In this way, the duty D is reduced during the overcurrent, and the overcurrent protection operation is realized.
[0010]
When the level of the triangular wave from the oscillator 6 reaches the minimum value, the RS flip-flop circuit 8 is reset, and the reset terminal voltage becomes low level as shown in FIG. 11 (e), as shown in FIG. 11 (d). Thus, the set terminal voltage becomes high level, and the power transistor tr can be turned on at the next ON timing.
[0011]
FIG. 12 is a graph showing output characteristics of the switching power supply circuit 1 configured as described above. From the output current value 0, the overcurrent detection level i _CL For example, up to the point a of 2 [A], the output voltage v _O Is maintained at a constant value of 5 [V], and the output current i increases as the duty D increases. _O Increase is possible. On the other hand, from the point a, the output voltage v is reduced by the overcurrent suppressing operation. _O Is reduced and the output current i _O Is suppressed.
[0012]
However, in the switching power supply circuit 1 as described above, if the switching frequency is increased in order to reduce the size or the weight, for example, the overcurrent protection operation becomes defective at 50 [kHz] or more. That is, as shown in FIG. 11, it takes time td1 from the overcurrent detection timing until the RS flip-flop 8 is actually set and the PWM signal falls to the low level, and the PWM signal becomes the low level. After that, time td2 is required until the power transistor tr is turned off, and a response delay occurs for the total time td of these times td1 and td2.
[0013]
The delay time td reaches 1 [μsec], for example. If the switching frequency is increased and the switching pulse width is shortened as described above, the influence cannot be ignored. For example, the input voltage v _IN = 40 [V], output voltage v _O = 5 [V] and the inductance m of the coil l = 200 [μH], the coil current i during the delay time td _L The change Δi of
Δi = {− (v _IN -V _O ) / M} × td = 0.175 [A] (2)
And the coil current i is increased by this change Δi. _L Is the overcurrent detection level i _CL Will be exceeded.
[0014]
Therefore, this change Δi is the average current, that is, the output current i. _O Will be increased. The output characteristics at this time are short-circuited (v _O = 0 [V]), the emitter current i _E As shown in FIG. 12, the absolute maximum rated value i _MAX For example, it exceeds 2.5 [A] and does not have a drooping characteristic. As described above, the switching power supply circuit 1 has a problem that the overcurrent protection function does not operate reliably as the switching frequency increases. As another prior art capable of solving such a problem, the present applicant has previously proposed JP-A-7-46828. The resulting switching power supply circuit 11 is shown in FIG.
[0015]
The switching power supply circuit 11 is similar to the switching power supply circuit 1 described above, and corresponding portions are denoted by the same reference numerals and description thereof is omitted. The switching power supply circuit 11 is configured such that the oscillation frequency of the oscillator 6 can be lowered from, for example, 100 [kHz] to 20 [kHz] in response to the output from the oscillation frequency changing circuit 12. When the oscillation frequency decreases, the comparator 13 causes the output voltage v _O Partial pressure value of _DIV And the reference voltage vth2 from the constant voltage source 14, and the divided voltage value v _DIV Is lower than the reference voltage vth2, a low level output is derived to the oscillation frequency changing circuit 12, and in response to this, the oscillation frequency changing circuit 12 generates a current value of a constant current source for generating a triangular wave in the oscillator 6 It is realized by lowering.
[0016]
The reference voltage vth2 is, for example, 0.6 [V]. On the other hand, the divided values of the voltage dividing resistors r1, r2 are, for example, 1/4. Therefore, as shown in FIG. _O Up to 2 [A], the output voltage v is controlled by the duty control. _O Maintains the rated voltage of 5 [V] and the output current i _O Increases and the output voltage v _O Decreases from the point b of 2.4 [V] corresponding to the reference voltage vth2, the oscillation frequency is decreased in the range from 100 [kHz] to 20 [kHz].
[0017]
At this time, since the duty D of the PWM signal is 20 [%] from the equation 1, the switching pulse width is expanded from 2 [μsec] to 10 [μsec], and the influence of the delay time td is affected. It can be reduced to 1/5. Accordingly, the overcurrent detection level i from the point b where the oscillation frequency starts decreasing to the point c where it ends is reduced. _CL Is a normal value of 2 [A].
[0018]
After the point c at which the oscillation frequency is fixed at 20 [kHz], when the load rl becomes heavier, the switching pulse width becomes shorter and the influence of the delay time td becomes larger, resulting in an output current i. _O Will increase. However, the short circuit condition (v _O = 0 [V]) and 2.2 [A], the absolute maximum rating value i of 2.5 [A] _MAX Therefore, a reliable overcurrent protection operation can be performed. In FIG. 14, the output characteristics of the switching power supply circuit 1 shown in FIG.
[0019]
[Problems to be solved by the invention]
In the conventional switching power supply circuit 11 as described above, even when the output is short-circuited, the output current i _O Absolute maximum rating value i _MAX It can be as follows. However, this absolute maximum rating value i _MAX Is the overcurrent detection level i _CL Which is much larger than that of the overcurrent detection level i. _CL That is, with a sufficient margin of, for example, about 50% of the area corresponding to the rated current value, for example, the overcurrent detection level i _CL Is 2 [A], the element area needs to be an area of 3 [A], which increases the cost.
[0020]
For this reason, the switching power supply circuit 11 is connected to the overcurrent detection level i. _CL However, even if it has a small capacity of about 2 [A], there is a problem that it does not fit into a small surface mount type package. Furthermore, the output current value at the time of a short circuit is larger than the rated current value, and there is a safety problem such as heat generation.
[0021]
An object of the present invention is to provide a switching power supply circuit capable of reliably suppressing an increase in load current at the time of a substantially short circuit and a semiconductor integrated circuit on which the switching power supply circuit is mounted.
[0022]
[Means for Solving the Problems]
The switching power supply circuit according to the first aspect of the present invention maintains a desired output voltage by switching pulse width control that shuts off the switching element when the passing current value due to the conduction of the switching element reaches a predetermined current threshold, and detects the voltage. A chopper type switching power supply circuit in which the oscillating frequency changing means reduces the switching frequency of the switching element to perform overcurrent protection in response to detection of a decrease in the output voltage below a predetermined first value by the means. In
When the voltage detection means detects that the output voltage has dropped below a predetermined second value lower than the first value, the voltage detection means includes short-circuit protection means for reducing the current threshold.
[0023]
According to the above configuration, up to a predetermined current threshold value near the rated current value, the output voltage is maintained at a desired constant voltage by pulse width control in which the switching pulse width increases as the load becomes heavier. When the output voltage is further reduced to the first value or less, the oscillation frequency changing means first reduces the switching frequency of the switching element to perform the overcurrent protection operation. However, when the output voltage further decreases due to a short circuit or the like and becomes equal to or less than the second value, the short circuit protection means lowers the current threshold so that the ON period of the switching element is shortened, that is, the pulse width is shortened. Take control.
[0024]
Therefore, the load current can be reliably suppressed within the absolute maximum rated value even with a high switching frequency configuration in which the influence of the determination delay time and the switching delay time of the switching element with respect to the current threshold value becomes large. Thus, the absolute maximum rated value can be brought close to the rated current value, the element area of the switching element can be minimized, the cost can be suppressed, and the package can be enclosed in a small package. Furthermore, it is possible to reduce the safety burden on heat generation and the like.
[0025]
Further, in the switching power supply circuit according to the invention of claim 2, the oscillation frequency changing means is a frequency dividing means for dividing the oscillation signal from the oscillator with a large frequency dividing ratio as the output voltage decreases. Features.
[0026]
According to the above configuration, the oscillation frequency changing means divides the oscillation signal from the oscillator with a large division ratio, for example, 1/2, 1/4,. Reduce the frequency.
[0027]
Therefore, since the switching frequency is changed digitally, there is less malfunction due to switching noise compared to a configuration in which analog is continuously variable, the margin for the malfunction can be reduced, and the absolute maximum rating value can be further reduced. it can.
[0028]
Furthermore, in the switching power supply circuit according to the invention of claim 3, the oscillation frequency changing means is detected by the voltage detecting means that the output voltage has dropped below a third value lower than the second value. Then, frequency dividing means for dividing the oscillation signal from the oscillator is further provided.
[0029]
According to the above configuration, the oscillation frequency changing means first gradually decreases the switching frequency in response to a decrease in the output voltage to the first value or less, and then subsequently decreases to the second value or less. In response to the current threshold value being lowered to a third value or less, the switching frequency is divided by a predetermined division ratio, for example, 1/2, 1/4, etc. Let
[0030]
Therefore, the short-circuit current value when the output is short-circuited can be further reduced, and damage to the subsequent-stage device can be suppressed to an abnormality in the subsequent-stage device supplied with power from the switching power supply circuit.
[0031]
According to a fourth aspect of the present invention, there is provided a semiconductor integrated circuit comprising the switching power supply circuit according to any one of the first to third aspects.
[0032]
In the switching power supply circuit shown in the first to third aspects, the element area can be reduced to the area corresponding to the rated current value, which is convenient for integration into the integrated circuit as described above.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
The first embodiment of the present invention will be described below with reference to FIGS.
[0034]
FIG. 1 is a block diagram showing an electrical configuration of a switching power supply circuit 21 according to the first embodiment of the present invention. This switching power supply circuit 21 has an input voltage V of 12 [V], for example. _IN Is a constant output voltage V of 5 [V]. _O Is a step-down chopper type power supply circuit that outputs an integrated circuit with a smoothing capacitor C1, a diode D, a coil L, and a capacitor C2 to be described later.
[0035]
Input voltage V from rectifier bridge circuit etc. _IN Is input from the input terminal P1, smoothed by the smoothing capacitor C1, and then applied to the power transistor TR via the overcurrent detection circuit 22. During the period when the power transistor TR is conducting, the voltage V appearing at the emitter of the power transistor TR. _OUT Thus, energy is supplied to the coil L, the capacitor C2, and the load RL. When the power transistor TR is cut off, the energy stored in the coil L is recirculated by the diode D and applied to the load RL.
[0036]
Output voltage V from the output terminal P2 to which the load RL is connected _O Is divided by the voltage dividing resistors R1 and R2, taken in for constant voltage control, and input to the inverting input terminal of the differential amplifier 23. A reference voltage Vth1 from a reference voltage source 24 is applied to the non-inverting input terminal of the differential amplifier 23, and the differential amplifier 23 outputs the output voltage V _O Partial pressure value V _DIV And a voltage corresponding to the difference between the reference voltage Vth1. The output voltage from the differential amplifier 23 is input to the comparator 25 as a threshold voltage. In the comparator 25, a triangular wave of, for example, 100 [kHz] input from the oscillator 26 is leveled by the output voltage from the differential amplifier 23. A PWM signal having a wider pulse width is output to the drive circuit 27 as the output voltage decreases. The drive circuit 27 controls ON / OFF of the gate of the power transistor TR in response to the PWM signal, whereby the output voltage V _O Is controlled to a desired constant voltage determined by the voltage dividing ratio of the reference voltage Vth1 and the voltage dividing resistors R1 and R2, for example, 5 [V].
[0037]
An RS flip-flop circuit 28 is provided in association with the comparator 25, and this RS flip-flop circuit 28 responds to the detection result of the overcurrent detection circuit 22 and detects an overcurrent, as will be described later. The PWM signal from the comparator 25 to the drive circuit 27 is lowered to a low level to perform an overcurrent protection operation. In addition, a reset signal is output from the oscillator 26 when the power transistor TR is OFF, and even if the RS flip-flop circuit 28 is set by the overcurrent detection, the set state is released and the power by the PWM signal is turned ON at the next ON. The transistor TR can be turned on.
[0038]
Therefore, the load RL becomes heavy and the overcurrent detection level I by the overcurrent detection circuit 22 is increased. _CL For example, when 2 [A] is exceeded, a set signal is output to the RS flip-flop circuit 28, and the set terminal of the RS flip-flop circuit 28 is changed to a low level. The RS flip-flop circuit 28 is latched once the set terminal voltage becomes low level, and holds the output at low level. At this time, the reset terminal voltage remains at a high level.
[0039]
Thereby, although the PWM signal output from the comparator 25 is at a high level, the input to the drive circuit 27 is reset to a low level and the pulse width is narrowed, and the conduction period of the power transistor TR is also reduced. It will be narrowed. In this way, the duty of the power transistor TR is reduced during the overcurrent, and an overcurrent protection operation is realized.
[0040]
When the level of the triangular wave from the oscillator 26 reaches the minimum value, the RS flip-flop circuit 28 is reset, the reset terminal voltage becomes low level, the set terminal voltage becomes high level, and the power transistor TR at the next ON timing. Can be turned on.
[0041]
Further, the oscillation frequency of the oscillator 26 is configured to be lowered from, for example, 100 [kHz] to 20 [kHz] in response to the output from the oscillation frequency changing circuit 29. The decrease in the oscillation frequency is caused by the comparator 30 generating the output voltage V _O Partial pressure value V _DIV Is compared with the reference voltage Vth2 from the constant voltage source 31, and the divided voltage value Vth _DIV Is lower than the reference voltage Vth2, a low-level output is derived to the oscillation frequency changing circuit 29, and in response to this, the oscillation frequency changing circuit 29 generates a current value of a constant current source for generating a triangular wave in the oscillator 26. It is realized by lowering.
[0042]
The reference voltage Vth2 is, for example, 0.6 [V]. On the other hand, the divided value of the voltage dividing resistors R1, R2 is, for example, 1/4. Therefore, the output current I _O Is the overcurrent detection level I set near the rated current value. _CL For example, output voltage V up to 2 [A] is controlled by the duty control. _O Maintains the rated voltage of 5 [V] and the output current I _O Increases and the output voltage V _O Decreases from 2.4 [V] which is the first voltage corresponding to the reference voltage Vth2, the oscillation frequency is decreased in the range from 100 [kHz] to 20 [kHz]. At this time, the overcurrent detection level I _CL Is a normal value of 2 [A].
[0043]
It should be noted that in the present invention, a short-circuit protection circuit 32 is further provided. _DIV Becomes equal to or lower than a predetermined reference voltage Vth3 corresponding to the second voltage, the overcurrent detection level I which is a current threshold value in the overcurrent detection circuit 22 _CL Is reduced from 2 [A] to 1.5 [A], for example.
[0044]
FIG. 2 is a graph showing output characteristics of the switching power supply circuit 21 configured as described above. Output current I _O The overcurrent detection level I indicated by point A _CL Up to 2 [A], the output voltage V _O The rated voltage of 5 [V] is maintained and the output current I _O Is the overcurrent detection level I _CL When it becomes larger, the RS flip-flop circuit 28 decreases the pulse width of the PWM signal from the comparator 25 to the drive circuit 27, that is, the duty in response to the detection result of the overcurrent detection circuit 22. As a result, as shown between points A and B, the output voltage V _O Output current I _O The increase of is suppressed.
[0045]
Thus, the output voltage V _O Partial pressure value V _DIV Becomes less than the reference voltage Vth2, the oscillation frequency changing circuit 29 gradually decreases the oscillation frequency of the oscillator 26 from 100 [kHz] to 20 [kHz]. Output current I _O And output voltage V _O Both decrease. Furthermore, the output voltage V _O Partial pressure value V _DIV Is less than the reference voltage Vth3, the short circuit protection circuit 32 detects the overcurrent detection level I. _CL And the output current I as shown between points CD _O And output voltage V _O Together. As a result, the short-circuit current value I at the time of complete short-circuiting _S Can be suppressed to 1.9 [A], and can be suppressed to less than 2.2 [A], which is the value of the switching power supply circuit 11 shown in FIG. In FIG. 2, the characteristics of the switching power supply circuit 11 are indicated by broken lines.
[0046]
FIG. 3 is an electric circuit diagram showing in detail the overcurrent detection circuit 22 and the short circuit protection circuit 32 and the configuration related thereto. In FIG. 3, parts corresponding to those in FIG. 1 described above are denoted by the same reference numerals and description thereof is omitted. The overcurrent detection circuit 22 is generally configured to include a detection resistor RD, transistors Q1 to Q6, Q10, a current adjustment resistor R11, and a pull-up resistor R12.
[0047]
A detection resistor RD is interposed in series on the power supply line 33 from the input terminal P1 to the collector of the power transistor TR. This detection resistor RD has a current I flowing through the power transistor TR. _OUT The current is converted by current / voltage conversion, and the detection result is extracted from the connection point 34 to the transistor Q10 in the output stage by the current mirror circuit including the transistors Q1 and Q2. The collectors of the transistors Q1 and Q2 are grounded through transistors Q3 and Q4, respectively. These transistors Q3 and Q4 have a current I1 defined by a constant current circuit including a transistor Q5, a resistor R11, and a transistor Q6. Proportional currents I2 and I3 are drawn from the collectors of the corresponding transistors Q1 and Q2, respectively. The element areas of the transistors Q3 and Q4 are formed to be 1 and 10 times the element area of the transistor Q6, respectively. Further, the power supply voltage V to the transistor Q5 _S Is 2.8 [V], and the resistance value of the current adjusting resistor R11 is selected to be 50 [kΩ].
[0048]
Therefore, the voltage drop V of transistors Q5 and Q6. _BE Is 0.65 [V], for example, the current I1 is

It becomes. Therefore, I2 = 30 [μA] and I3 = 300 [μA].
[0049]
Further, the short circuit protection circuit 32 is generally configured to include transistors Q11 to Q19, constant current sources F1 and F2, voltage dividing resistors R21 and R22, and a resistor R23. Output voltage V _O Divided voltage value V by voltage dividing resistors R1 and R2 _DIV Is supplied to the base of one transistor Q12 constituting a differential pair via one input transistor Q11. The base of the other transistor Q13 constituting the differential pair is connected to the voltage V V via the other input transistor Q14. _S Is divided by the voltage dividing resistors R21 and R22. The resistance values of the voltage dividing resistors R21 and R22 are selected to be 46.4 [kΩ] and 3.6 [kΩ], respectively. Therefore, the base potential V of the transistor Q14 is selected. _A Is 0.2 [V]. Constant currents I11 and I12 = 10 [μA] are applied to the emitters of the transistors Q11 and Q14 from the constant current sources F1 and F2, respectively. The differential pair is supplied with a current I13 equal to the current I1 by the transistor Q5 and the transistor Q15 constituting a current mirror circuit. In the differential pair, a resistor R23 is interposed on the emitter side of the transistor Q12, and the output of the differential pair from the collector of the transistor Q12 is taken out by the transistor Q16. The transistor Q16 forms a current mirror circuit with the transistor Q17, and the element area ratio is 1: 8. Thus, the output of the differential pair taken out by the transistor Q17 is turned back by the current mirror circuits Q18 and Q19, and is given to the base of the transistor Q10 as a current I14.
[0050]
Therefore, at the normal load within the rated current value, with respect to the collector current I4 from the transistor Q2, I4 <I3, the collector of the transistor Q4 is almost at the ground potential, and the current I5 to the base of the transistor Q10 does not flow. At this time, the partial pressure value V _DIV Is V _O /4=1.25 [V], and the base potential of the transistor Q11 is equal to the base potential V of the transistor Q14. _A Therefore, the transistors Q14 and Q13 are turned on and the transistors Q11 and Q12 are cut off. Therefore, the transistors Q16 to Q19 are also cut off, and the current I14 from the transistor Q19 to the transistor Q10 is also zero. Therefore, the transistor Q10 is cut off, and the output terminal P3 to the set terminal of the RS flip-flop circuit 28 is maintained at high impedance by the pull-up resistor R12.
[0051]
In contrast, when the load becomes heavy and I4> I3, the current I5 flows, the transistor Q10 becomes conductive, the output terminal P3 becomes low level, and the overcurrent protection operation is realized.
[0052]
At this time, the current I flowing through the power transistor TR _OUT The overcurrent detection level I _CL Then,

It is represented by
[0053]
However, V _T = KT / q = 26 [mV], k is a Boltzmann constant, T is an absolute temperature, and Q is an elementary charge amount.
[0054]
As the load gets heavier, the output voltage V _O As the pressure decreases, the partial pressure value V _DIV Declining, V _DIV <V _A Then, the transistors Q11 and Q12 are turned on, the transistors Q16 to Q19 are turned on, and a current I14 flows to the transistor Q10. This current I14 is added to the current I5 from the overcurrent detection circuit 22, and the transistor Q10 detects an overcurrent earlier by the current I14 and becomes conductive. As a result, the overcurrent detection level I _CL Is the partial pressure value V _DIV That is, the output voltage V _O As the value becomes lower, it becomes smaller, and a short-circuit protection operation can be performed as shown between points CD in FIG.
[0055]
As described above, in the switching power supply circuit 21 according to the present invention, the output voltage V _O Becomes 2.4 [V] or less, which is the first voltage corresponding to the reference voltage Vth2 defined by the constant voltage source 31, the switching frequency is lowered as shown between points BC in FIG. Reference voltage V _A 2 is equal to or lower than 0.8 (= 0.2 × 4) [V], which is a second voltage corresponding to the overcurrent detection level I as shown between points CD in FIG. _CL The short circuit current value I _S 1.9 [A] and around 2 [A] of the rated current value.
[0056]
As a result, the element area of the power transistor TR can be brought close to the area corresponding to the rated current value, and the element area can be reduced to reduce costs and save space. Further, when the element area of the power transistor TR is reduced, it can be enclosed in an inexpensive small package such as a surface mount type. Furthermore, overcurrent detection level I is applied to external components such as coil L and Schottky diode D. _CL It is not necessary to use a large rated product as described above, and the cost of the external parts can be reduced. Furthermore, the short-circuit current value I _S By suppressing the heat generation, heat generation can be suppressed, and safety can be improved.
[0057]
The following describes the second embodiment of the present invention with reference to FIG. 4 and FIG.
[0058]
FIG. 4 is a block diagram showing an electrical configuration of the switching power supply circuit 41 according to the second embodiment of the present invention. The switching power supply circuit 41 is similar to the switching power supply circuit 21 described above, and corresponding portions are denoted by the same reference numerals and description thereof is omitted. It should be noted that this switching power supply circuit 41 uses a 1/2 frequency divider 42 instead of the oscillation frequency changing circuit 29. The 1/2 frequency divider 42 is interposed between the oscillator 26 and the RS flip-flop circuit 28, and the output voltage V _O Partial pressure value V _DIV Becomes equal to or lower than the reference voltage Vth2, the oscillation signal from the oscillator 26 is divided by half.
[0059]
Therefore, the output characteristics of the switching power supply circuit 41 are as shown in FIG. _O Becomes 2.4 [V] or less corresponding to the reference voltage Vth2, the switching frequency of the power transistor TR becomes ½, and as shown between the points CD, the output current I _O Is suppressed at a stretch. Therefore, the switching frequency is set to the output voltage V _O Compared with the oscillation frequency changing circuit 29 that gradually changes in an analog manner in response to the above, the 1/2 frequency divider 42 digitally changes the switching frequency, thereby suppressing malfunction due to switching noise. Can do. Thereby, the margin for the malfunction can be reduced, and the absolute maximum rating value can be further reduced.
[0060]
A third embodiment of the present invention will be described below with reference to FIGS.
[0061]
FIG. 6 is a block diagram showing an electrical configuration of the switching power supply circuit 51 according to the third embodiment of the present invention. The switching power supply circuit 51 is similar to the above-described switching power supply circuit 41, and corresponding portions are denoted by the same reference numerals and description thereof is omitted. In this switching power supply circuit 51, a ¼ frequency divider 52 is used instead of the ½ frequency divider 42. Therefore, as shown in FIG. _O Is less than 2.4 [V] corresponding to the reference voltage Vth2, the output current I _O Is greatly reduced, and thereby the short-circuit current value I _S Can be suppressed to 1.4 [A].
[0062]
When the output is short-circuited, the subsequent circuit supplied with power from the switching power supply circuit 41 is in an abnormal state. _S By further suppressing the damage, it is possible to reduce damage to the subsequent circuit.
[0063]
The following describes the fourth embodiment of the present invention with reference to FIG. 8 and FIG.
[0064]
FIG. 8 is a block diagram showing an electrical configuration of a switching power supply circuit 61 according to the fourth embodiment of the present invention. The switching power supply circuit 61 is similar to the switching

power supply circuits

21 and 41 described above, that is, uses the oscillation frequency changing circuit 29 and the 1/2 frequency divider 42 in combination.
[0065]
Therefore, the output characteristic is as shown in FIG. _S Can be suppressed to 1.4 [A] similarly to the switching power supply circuit 51, and damage to the subsequent circuit can be reduced.
[0066]
【The invention's effect】
As described above, the switching power supply circuit according to the first aspect of the invention has a desired constant voltage by pulse width control in which the switching pulse width increases as the load becomes heavier up to a predetermined current threshold value near the rated current value. In a chopper type switching power supply circuit in which an overcurrent protection operation is performed by lowering the switching frequency when the output voltage is maintained and the load becomes heavier and the output voltage drops below the first value. When the output voltage further falls below the second value, the short-circuit protection means controls the current threshold to be lowered so that the ON period of the switching element is shortened, that is, the pulse width is shortened.
[0067]
Therefore, even in a configuration with a high switching frequency, the load current can be reliably suppressed within the absolute maximum rating value, the absolute maximum rating value can be brought close to the rated current value, and the element area of the switching element can be reduced. It is possible to minimize the necessary cost, and to enclose it in a small package. Furthermore, it is possible to reduce the safety burden on heat generation and the like.
[0068]
In addition, the switching power supply circuit according to the invention of claim 2 is characterized in that, as described above, the oscillation frequency changing means includes frequency dividing means for dividing the oscillation signal from the oscillator with a large frequency dividing ratio as the output voltage decreases. To do.
[0069]
Therefore, since the switching frequency is changed digitally, there is less malfunction due to switching noise than in a configuration that continuously varies analogly, the margin for the malfunction is reduced, and the absolute maximum rating value is further reduced. Can do.
[0070]
Furthermore, in the switching power supply circuit according to the invention of claim 3, in response to the decrease of the output voltage to the first value or less, the switching frequency is first gradually decreased, and then the second When the value is equal to or less than the value, the current threshold is decreased as described above, and in response to the decrease to the third value or less, the switching frequency is divided at a predetermined frequency division ratio to be reduced at once.
[0071]
Therefore, the short-circuit current value when the output is short-circuited can be further reduced, and the damage to the subsequent-stage device can be suppressed to a small extent with respect to an abnormality in the subsequent-stage device supplied with power from the switching power supply circuit.
[0072]
A semiconductor integrated circuit according to a fourth aspect of the present invention is configured by mounting the switching power supply circuit shown in the first to third aspects as described above.
[0073]
Therefore, the element area can be reduced to near the area corresponding to the rated current value, which is convenient for integration as in the above-described configuration.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an electrical configuration of a switching power supply circuit according to a first embodiment of the present invention.
FIG. 2 is a graph showing output characteristics of the switching power supply circuit shown in FIG. 1;
FIG. 3 is an electric circuit diagram for explaining a specific configuration of an overcurrent detection circuit and a short circuit protection circuit in the switching power supply circuit shown in FIG. 1;
FIG. 4 is a block diagram showing an electrical configuration of a switching power supply circuit according to a second embodiment of the present invention.
5 is a graph showing output characteristics of the switching power supply circuit shown in FIG.
FIG. 6 is a block diagram showing an electrical configuration of a switching power supply circuit according to a third embodiment of the present invention.
7 is a graph showing output characteristics of the switching power supply circuit shown in FIG. 6;
FIG. 8 is a block diagram showing an electrical configuration of a switching power supply circuit according to a fourth embodiment of the present invention.
9 is a graph showing output characteristics of the switching power supply circuit shown in FIG.
FIG. 10 is a block diagram showing the electrical configuration of a typical prior art switching power supply circuit.
11 is a waveform chart for explaining the operation of the switching power supply circuit shown in FIG.
12 is a graph showing output characteristics of the switching power supply circuit shown in FIG.
FIG. 13 is a block diagram showing an electrical configuration of another conventional switching power supply circuit.
14 is a graph showing output characteristics of the switching power supply circuit shown in FIG.
[Explanation of symbols]
21 Switching power supply circuit
22 Overcurrent detection circuit
23 Differential amplifier
24 Reference voltage source
25 Comparator
26 Oscillator
27 Drive circuit
28 RS flip-flop circuit
29 Oscillation frequency change circuit
30 differential amplifier
31 Constant voltage source
32 Short-circuit protection circuit
41 Switching power supply circuit
42 1/2 divider
51 Switching power supply circuit
52 1/4 divider
61 Switching power circuit
C1 smoothing capacitor
C2 capacitor
D diode
F1, F2 constant current source
L coil
R1, R2 Voltage divider resistor
R21, R22 Voltage dividing resistor
RD detection resistor
RL load
Q1-Q6, Q10-Q19 Transistor
TR power transistor

Claims

When the passing current value due to the conduction of the switching element becomes a predetermined current threshold value, a desired output voltage is maintained by switching pulse width control for cutting off the switching element, and the output voltage by the voltage detection means is equal to or lower than a predetermined first value. In the chopper type switching power supply circuit in which the oscillation frequency changing means reduces the switching frequency of the switching element to perform overcurrent protection in response to the detection of the decrease in
A switching power supply circuit comprising: a short-circuit protection unit that reduces the current threshold when the voltage detection unit detects that the output voltage has dropped below a predetermined second value lower than the first value. .

2. The switching power supply circuit according to claim 1, wherein the oscillation frequency changing means is a frequency dividing means for dividing an oscillation signal from an oscillator with a larger frequency division ratio as the output voltage is lowered.

The oscillation frequency changing means divides the oscillation signal from the oscillator when the voltage detection means detects that the output voltage has dropped below a third value lower than the second value. The switching power supply circuit according to claim 1, further comprising:

A semiconductor integrated circuit comprising the switching power supply circuit according to any one of claims 1 to 3.