JP3800889B2

JP3800889B2 - Semiconductor device manufacturing method and semiconductor device

Info

Publication number: JP3800889B2
Application number: JP29289399A
Authority: JP
Inventors: 周史小枝; 英一佐藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-10-14
Filing date: 1999-10-14
Publication date: 2006-07-26
Anticipated expiration: 2019-10-14
Also published as: JP2001110977A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置や電子機器の製造方法に係り、特にパッケージ用実装基板に複数の半導体チップを搭載したマルチチップパッケージ（ＭＣＰ）の製造、または電子部品を実装基板に搭載した電子機器の製造に好適な半導体装置の製造方法、半導体装置および電子機器の製造方法、電子機器並びに導電部の接続方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴って１つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージ（ＭＣＰ）とすることにより、半導体装置の高機能化と小型化とが図られている。また、マルチチップパッケージには、複数の半導体チップを平面的に並べた平面型ＭＣＰと、複数の半導体チップを厚み方向に積層した積層型（スタックド）ＭＣＰとがある。そして、平面形ＭＣＰにおいては、平面的に配置した半導体チップ同士を電気的に接続する場合、例えば特開平８−８３５８号公報に記載されているように、一般的に実装基板に形成した導体パターンに半導体チップの端子部をワイヤボンディングし、実装基板の導体パターンを介して半導体チップ同士を相互に電気的に接続するようにしている。
【０００３】
さらに、電子機器を構成している実装基板の一側面（表面）と他側面（裏面）とに形成された導体パターンなどの導電部を相互に電気的に接続する場合、一般に実装基板に貫通孔を形成して貫通孔の壁面に銅メッキなどを施して両者を電気的に接続している。
【０００４】
【発明が解決しようとする課題】
上記したように、従来の半導体装置においては、平面的に配置した半導体チップ同士を電気的に接続する場合、実装基板に設けた導電パターンにワイヤボンディングすることにより行ったおり、高価なワイヤボンディング装置が必要であるとともに、多くの時間を要する。また、従来は、半導体チップなどの電子部品を実装基板に搭載（実装）する場合、一般的に錫と鉛との合金からなる半田を用いて接合している。しかし、近年は、鉛の環境に与える影響が懸念され、半田を使用しない接合方法の開発が強く望まれている。
【０００５】
さらに、実装基板の両側面に設けた導電部を電気的に接続する場合、上記したように、従来は実装基板に形成した貫通孔（スルーホール）を介して行っているが、半田メッキなどを施す必要があり、多くの工数を必要とする。
【０００６】
本発明は、前記従来技術の欠点を解消するためになされたもので、平面的に配置された複数の半導体チップ同士を容易に電気的に接続できるようにすることを目的としている。
【０００７】
また、本発明は、半田を用いずに半導体チップなどの電子部品を実装基板に搭載できるようにすることを目的としている。
【０００８】
さらに、本発明は、電子部品の交換を容易に行えるようにすることを目的としている。
【０００９】
さらに、本発明は、基板の両側に形成した導電部の電気的接続を容易に行えるようにすることを目的としている。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１に係る半導体装置の製造方法は、半導体チップを挟持する複数の挟持爪部を備えるとともに、任意の前記挟持爪部間を電気的に接続する配線パターンが設けられた形状記憶合金からなる連結部材を、平面的に配置した複数の半導体チップ間に配置する工程と、前記連結部材を加熱して形状を回復させて前記挟持爪部によって前記半導体チップを挟持し、前記配線パターンを前記半導体チップの端子部に接触させる工程と、を有することを特徴としている。
【００１１】
このように構成した本発明によれば、形状記憶合金からなる連結部材に設けた挟持爪部によって半導体チップを挟持するだけで半導体チップ同士を容易に電気的に接続することができ、ワイヤボンディングなどを行う必要がなく、工数の削減が図れるとともに、半導体装置の製造コストを低減できる。
【００１２】
また、本発明の第２に係る半導体装置の製造方法は、実装基板の予め定めた位置に半導体チップを配置する工程と、形状記憶合金からなる結合部材を前記実装基板の所定位置に配置する工程と、前記結合部材を加熱して形状を回復させて前記実装基板と前記半導体チップとを挟持して両者を電気的に接続する工程と、を有することを特徴としている。
【００１３】
この第２の半導体装置の製造方法によれば、半導体チップをパッケージ用実装基板などに電気的に接続する場合、形状記憶合金からなる結合部材の形状を回復させて半導体チップと実装基板とを挟持して行うため、環境への影響が懸念される鉛半田を用いる必要がなく、いわゆる環境にやさしい製造方法を提供することができる。
【００１４】
実装基板と半導体チップとの電気的接続は、半導体チップの端子部を実装基板の導体パターンに押圧して行うことができる。この場合、半導体チップは、能動面が実装基板と対面して配置される。また、実装基板と半導体チップとの電気的接続は、結合部材に配線パターンを設け、この配線パターンを半導体チップの端子部と実装基板の導体パターンに押圧して行うことができる。このようにすることにより、実装基板の半導体チップの搭載面と反対側の面に形成した導体パターンに半導体チップの端子部を容易に接続することができる。
【００１５】
本発明の第３に係る半導体装置の製造方法は、実装基板の両面の予め定めた位置に半導体チップを配置する工程と、配線パターンが設けられた形状記憶合金からなる結合部材を前記実装基板の所定位置に配置する工程と、前記結合部材を加熱して形状を回復させて前記各半導体チップの端子部を前記実装基板に押圧して固定し、前記配線パターンを介して前記各半導体チップを相互に電気的に接続する工程と、を有することを特徴としている。この発明によれば、実装基板の両側に配置した半導体チップを容易に電気的に接続することができ、半導体装置の実装効率の向上、多機能化を容易に図ることができる。
【００１６】
そして、本発明に係る半導体装置は、平面的に配置した複数の半導体チップと、これら各半導体チップの間に配置した形状記憶合金からなる連結部材と、この連結部材に形成されて前記半導体チップを挟持する複数の挟持爪部と、これら挟持爪部の任意の挟持爪部間を電気的に接続するとともに、前記半導体チップの端子部と接触して半導体チップ間を電気的に接続する配線パターンと、を有することを特徴としている。
【００１７】
本発明の半導体装置は、配線パターンを有する形状記憶合金からなる連結部材によって半導体チップを挟持することにより、半導体チップ同士を電気的に容易に接続することができ、ワイヤボンディングなどを必要としないため、半導体装置のコストを低減することができる。
【００１８】
連結部材の挟持爪部以外の部分は絶縁膜によって覆い、半導体チップの側面などに接触したとしても、連結部材と半導体チップとが短絡しないようにするとよい。連結部材に挟持される半導体チップは、少なくともいずれかが非能動面を対面させて厚さ方向に積層した一対からなっていてよい。このようにすることにより、半導体チップの実装面積を小さくすることができて小型化を図ることができる。
【００１９】
また、本発明に係る半導体装置は、実装基板と、この実装基板の予め定めた位置に配置した半導体チップと、この半導体チップと前記実装基板とを挟持して半導体チップを実装基板に電気的に接続する形状記憶合金からなる結合部材とを有することを特徴としている。
【００２０】
このように構成した本発明は、半導体チップを固定するために接着剤とを必要とせず、また環境への影響が懸念される鉛半田を使用する必要がなく、いわゆる環境にやさしい半導体装置とすることができる。
【００２１】
結合部材には、半導体チップの端子部と実装基板の導電パターンとを電気的に接続する配線パターンを設けることができる。これにより、半導体チップの端子部を実装基板と対面させる必要がなく、半導体チップの配置の自由度を増すことができる。また、実装基板の半導体チップの搭載面と反対側に導電部を設け、連結部材に配線パターンを設け、半導体チップの端子部の少なくとも１つを、実装基板の半導体チップの搭載面と反対側の面に設けた導電部に配線パターンを介して電気的に接続することにより、回路設計の自由度を増すことができる。さらに、半導体チップを実装基板の両側面に配置し、結合部材には各半導体チップの端子部と接触するとともに、これら半導体チップを電気的に接続する配線パターンを設けることにより、実装基板の両側に配置した半導体チップを容易に電気的に接続することができる。
【００２２】
結合部材は、実装基板に形成した孔を貫通して配置することができる。これにより、半導体チップを実装基板の任意の位置に搭載することが可能となる。そして、実装基板の両側面のそれぞれに導体パターンが形成されている場合、これらの導体パターンを、実装基板を挟持する形状記憶合金からなる接続部材に形成された配線パターンによって電気的に接続するとよい。これにより、実装基板にスルーホールを形成して銅メッキなどを施す必要がなく、実装基板両側の導体パターンの電気的接続を容易に行うことができる。
【００２３】
そして、本発明に係る電子機器の製造方法は、実装基板の予め定めた位置に電子部品を配置する工程と、前記実装基板の所定位置に形状記憶合金からなる結合部材を配置する工程と、前記結合部材を加熱して形状を記憶させ、前記実装基板と前記電子部品とを挟持して前記電子部品を前記実装基板に電気的に接続する工程と、を有することを特徴としている。
【００２４】
このように構成した本発明は、半導体パッケージや抵抗、コンデンサなどの電子部品を鉛半田を使用せずに実装基板に搭載することができ、いわゆる環境にやさしい製造方法を提供することができる。
【００２５】
また、本発明に係る電子機器は、実装基板に電気的に接続した電子部品を備えた電子機器において、前記電子部品を前記実装基板とともに挟持して実装基板に固定する形状記憶合金からなる結合部材を有することを特徴としている。
【００２６】
この発明によれば、鉛半田を使用することなく電子部品の実装を行うことができるばかりでなく、電子部品は、鉛半田による溶融接合と異なり、結合部材によって挟持されているだけであるため、電子機器の故障時における電子部品の交換が容易である。また、電子部品の交換を容易に行えることから、仕様や機能の異なる電子機器に容易に変えることができる。
【００２７】
電子部品を実装基板に複数搭載することができ、結合部材は少なくとも１つの電子部品の端子部を実装基板とともに挟持し、端子部を実装基板の導体パターンに押圧することができる。電子部品の端子部が本体より突出して設けてある場合、これを挟持することにより、電子部品を実装基板に確実に電気的に接続することができる。結合部材は電子部品とともに複数設けてよい。そして、結合部材の少なくとも１つは、電子部品の端子部を実装基板とともに挟持し、端子部の少なくとも１つを実装基板の電子部品を搭載した面と反対側の面に形成した導電部に電気的に接続する配線パターンを有するように形成できる。これにより、電子部品の実装の自由度を大きくすることができる。
【００２８】
電子部品を実装基板の両側面に配置した場合、結合部材は各電子部品の端子部を実装基板とともに挟持し、かつ各電子部品の端子部を電気的に接続する配線パターンを有することができる。これにより、実装基板の両側面に配置した電子部品同士の電気的接続を容易に行うことができる。結合部材は、実装基板に形成した孔を貫通して配置することにより、電子部品を実装基板の任意の位置に配置することができる。そして、実装基板の両側面のそれぞれに導体パターンを形成した場合、、これらの導体パターンを、実装基板を挟持する形状記憶合金からなる接続部材に形成された配線パターンによって電気的に接続し、実装基板に導通用の貫通孔（スルーホール）を形成してメッキ処理をするなどの工程を省略することができる。
【００２９】
さらに、本発明に係る導電部の接続方法は、基板の両側面に形成した導電部を電気的に接続する導電部の接続方法において、配線パターンを有する形状記憶合金からなる接続部材によって前記基板を挟持し、前記配線パータンを介して前記各導電部を電気的に接続することを特徴としている。この本発明によれば、基板の両面に設けた導電部を電気的に接続するために、基板にスルーホールを形成してその壁面に金属メッキを設けるなどの工程を省くことが可能で、両導電部を容易に電気的に接続することができる。
【００３０】
【発明の実施の形態】
本発明に係る半導体装置の製造方法、半導体装置および電子機器の製造方法、電子機器並びに導電部の接続方法の好ましい実施の形態を、添付図面に従って詳細に説明する。
【００３１】
図１は、本発明の第１実施の形態に係る半導体装置の説明図であり、（１）は一部側面図、（２）は連結部材の斜視図、（３）は（２）のＡ方向矢視図である。
【００３２】
図１において、同図（１）に示したように、半導体装置である平面型ＭＣＰを構成する２つの半導体チップ１０、１２が平面的に並べて配置され、これらの半導体チップ１０、１２が形状記憶合金からなる連結部材１４によって結合され、一体化してある。すなわち、連結部材１４は、図１（２）に詳細を示したように、板状の本体部１６の上下部に、半導体チップ１０を挟持する２対の挟持爪部１８ａ、１８ｂ、２０ａ、２０ｂと、半導体チップ１２を挟持する挟持爪部２２ａ、２２ｂ、２４ａ、２４ｂとが設けられていて、これらの挟持爪部１８、２０、２２、２４によって半導体チップ１０、１２を把持して両者を連結する。
【００３３】
また、連結部材１４は、全体が絶縁膜（図示せず）によって覆ってあるとともに、この絶縁膜の上に、同図（３）に示したように、配線パターン２８が形成してある。配線パターン２８は、各挟持爪部の内面側に延在していて、半導体チップ１０、１２の表面（能動面）３０側に設けた端子部であるパッド３２ａ、３４ａと、裏面（非能動面）３６側に設けたパッド３２ｂ、３４ｂと接触するようになっている。そして、配線パターン２８は、例えば挟持爪部１８ａ、２０ａ間を電気的に接続する配線部２８ａ、挟持爪部２２ａ、２４ａ間を接続する配線部２８ｂ、挟持爪部１８ａと挟持爪部２２ａ、２４ａとを接続する配線部２８ｃ、２８ｄなど、任意の挟持爪部間を電気的に接続している。
【００３４】
なお、半導体チップ１０と半導体チップ１２とを電気的に接続する配線パターン、すなわち半導体チップ１０を把持する挟持爪部１８、２０と半導体チップ１２を把持する挟持爪部２２、２４とを電気的に接続する配線パターン２８は、半導体チップ１０側の配線と半導体チップ１２側の配線とが本体部１６に形成した貫通孔３８を介して接続してある。さらに、実施形態の場合、配線パターン２８は、本体部１６に形成されている部分が図示しない絶縁膜によって覆ってあって、挟持爪部１８、２０、２２、２４に形成されている部分だけが露出し、本体部１６が半導体チップ１０、１２の側面と接触しても、半導体チップ１０、１２と短絡しないようにしてある。
【００３５】
このように実施形態においては、形状記憶合金からなる連結部材１４の挟持爪部１８、２０、２２、２４によって半導体チップ１０、１２を把持して両者を一体化するとともに、連結部材１４に設けた配線パターン２８によって相互に電気的に接続されるため、両者を電気的に接続するためにワイヤボンディングなどを必要とせず、両者の電気的接続を容易、迅速に行うことができる。そして、連結部材１４によって結合した半導体チップ１０、１２は、パッケージ基板などに接着剤などによって固着され、基板の端子部との間にワイヤボンディングなどによる配線が行われ、封止されて半導体装置にされる。
【００３６】
なお、前記実施形態においては、挟持爪部１８、２０側の配線パターンと挟持爪部２２、２４側の配線パターンとを貫通孔３８を介して接続した場合について説明したが、貫通穴３８を形成せずに挟持爪部を乗り越えるように回し込んで形成してもよい。
【００３７】
図２は、第１実施形態の応用例を示す平面図である。この応用例においては、６つの半導体チップ４０（４０ａ〜４０ｆ）が平面的並べて配置してある。そして、これらの半導体チップ４０は、形状記憶合金からなる３つの連結部材４２、４４、４６によって相互に連結され、一体化してある。連結部材４２ａは、板状の本体部４２ａがＬ字状に折曲して形成してあり、本体部４２ａが半導体チップ４０ａと半導体チップ４０ｄとの間、および半導体チップ４０ｄと半導体チップ４０ｅとの間に配置してあって、挟持爪部４２ｂによってこれらの半導体チップ４０ａ、４０ｄ、４０ｆを挟持して連結している。
【００３８】
また、連結部材４４は、クランク状に折曲された本体部４４ａが半導体チップ４０ａと半導体チップ４０ｂとの間、半導体チップ４０ｂと半導体チップ４０ｅとの間、および半導体チップ４０ｅと半導体チップ４０ｆとの間に配置してある。そして、連結部材４４の挟持爪部４４ｂが半導体チップ４０ａ、４０ｂ、４０ｅ、４０ｆを把持し、これらの半導体チップを連結している。さらに、連結部材４６は、本体部４６ａがＬ字状に形成してあって、半導体チップ４０ｂと半導体チップ４０ｃとの間、半導体チップ４０ｃと半導体チップ４０ｆとの間に配置してあり、挟持爪部４６ｂがこれらの半導体チップ４０ｂ、４０ｃ、４０ｆを把持して一体化している。
【００３９】
この応用例においては、連結部材４４に配線パターンを形成することにより、半導体チップ４０ａと半導体チップ４０ｅ、半導体チップ４０ｆとのように、隣接していない半導体チップをワイヤボンディングすることなしに電気的に接続することができる。
【００４０】
図３は、上記した連結部材を用いた半導体装置の製造方法の要部を説明する図である。まず、形状記憶合金からなる所定寸方の板材の長手方向に沿った両側の辺部に切れ目を入れ、挟持爪部１８、２０、２２、２４を形成する。その後、ブレス加工によって各挟持爪部１８、２０、２２、２４を本体部１６に対して図３（１）のように折曲し、所定の温度（例えば１２０〜２００℃）に加熱して形状を記憶させる。このとき、各挟持爪部の先端側（少なくとも上側または下側のいずれか一方の挟持爪部の先端側）は、図３（１）に示したように内側（対向する挟持爪部側）にやや傾斜させ、半導体チップを確実に挟持できるようにすることが望ましい。
【００４１】
形状を記憶させた連結部材１４は、上側の挟持爪部１８ａ、２０ａ、２ａ、２４ａを伸ばし、図３（２）に示したように、側面視Ｔ字状にする。その後、下側の挟持爪部１８ｂ、２０ｂの上に半導体チップ１０の一端部を載せ、挟持爪部２２ｂ、２４ｂの上に半導体チップ１２の一端部を載せる。そして、半導体チップ１０、１２を載せた連結部材１４を形状回復温度に加熱する。これにより、連結部材１４は形状を回復し、上側の挟持爪部１８ａ、２０ａ、２２ａ、２４ａが図の２点鎖線に示したように折曲されて半導体チップ１０、１２を挟持する。
【００４２】
図４は、第２実施形態の説明図である。この第２実施形態においては、連結部材１４の挟持爪部１８、２０が一対の半導体チップ５０ａ、５０ｂを挟持し、挟持爪部２２、２４が一対の半導体チップ５０ｃ、５０ｄを挟持している。半導体チップ５０ａ、５０ｂは、非能動面側が対面するように合わされ、能動面５２を外側に向けた状態で積層してあって、各半導体チップ５０ａ、５０ｂの能動面５２に設けた端子部であるパッド５４が挟持爪部１８、２０の内面側に形成した本図に図示しない配線パターンと接触している。また、他方の半導体チップ５０ｃ、５０ｄも能動面５２が外側に向くように積層され、パッド５４が挟持爪部２２、２４に設けた配線パターンに接触している。
【００４３】
このように構成した第２実施形態においては、平面的配置した半導体チップ同士ばかりでなく、上下方向に配置した半導体チップ同士もワイヤなどを用いずに容易に電気的接続を行うことができ、実装効率を向上することができる。なお、第２実施形態においては、一対ずつの半導体チップを挟持する場合について説明したが、いずれか一方が１つの半導体チップであってもよいことは勿論である。
【００４４】
図５は、第３実施形態の一部断面図である。図５において、パーソナルコンピュータなどの電子機器を構成する実装基板６０の一側面６１には、電子部品となる半導体装置であるＤＩＰ（Ｄｕａｌ−ＩｎｌｉｎｅＰａｃｋａｇｅ）６２Ａ、６２Ｂ等が搭載してある。また、実装基板６０の他側面６３には、ＤＩＰ６２Ｂに対応してＤＩＰ６２Ｃが搭載してある。
【００４５】
ＤＩＰ６２Ａは、実装基板６０の縁に近い位置に配設してあって、一方の端子列６２Ａａが形状記憶合金からなるコ字状の結合部材６４ａによって実装基板６０とともに挟持され、実装基板６０の一側面６３に固定されている。コ字状の結合部材６４ａは、内面側に図示しない配線パターンが形成してあって、この配線パターンを介して端子列６２Ａａを、実装基板６０のＤＩＰ６２Ａの搭載面と反対側の他側面６３に設けた導体パターン６６ａに電気的に接続している。また、ＤＩＰ６２Ａの他方の端子列６２Ａｂも形状記憶合金からなる結合部材６４ｂによって実装基板６０とともに挟持され、実装基板６０の一側面６１に設けられた導体パターン６６ｂに押圧されている。すなわち、実装基板６０には、ＤＩＰ６２Ａの端子列６２Ａｂに沿ってスリット状の締結孔６８が設けてあって、この締結孔６８を貫通して配置した結合部材６４ｂが端子列６２Ａａと実装基板と６０とを挟持している。
【００４６】
さらに、実装基板６０の一側面６１と他側面６３とに対応して配置したＤＩＰ６２Ｂ、６２Ｃは、一方の端子列６２Ｂａ、６２Ｃａが締結孔６８を挿通している結合部材６４ｃによって実装基板６０とともに挟持され、実装基板６０に固定されている。また、他方の端子列６２Ｂｂ、６２Ｃｂは、実装基板６０に貫通して形成した締結孔７０を挿通して配置した結合部材６４ｄによって把持され、実装基板６０に押圧、固定されている。そして、結合部材６４ｃ、６４ｄは、いずれも形状記憶合金によってコ字状に形成してあるとともに、内面に配線パターンが形成してある。したがって、ＤＩＰ６２Ｂの端子列６２ＢａとＤＩＰ６２Ｃの端子列６２Ｃａとは結合部材６４ｃによって電気的に接続され、端子列６２Ｂｂと端子列６２Ｃｂとは結合部材６４ｂによって電気的に接続される。
【００４７】
なお、実装基板６０のＤＩＰ６２Ａを配置した側と反対側の縁部には、一側面６１と他側面６３とに導電部である導体パターン６６ｃ、６６ｄが設けてあり、これらの導体パターン６６ｃ、６６ｄがコ字状に形成されるとともに内面に配線パターンを有する形状記憶合金からなる接続部材７２によって電気的に接続してある。この接続部材７２は、実装基板６０に設けた貫通孔に配置することにより、実装基板６０の任意の位置の両面に設けた導体パタンを電気的に接続することができる。また、この場合、接続部材７２をＺ状に形成して貫通孔に配置することもできる。
【００４８】
このように形成した第３実施形態においては、環境への影響が懸念される鉛半田を用いることなく実装基板６０に電子部品であるＤＩＰ６２（６２Ａ〜６２Ｃ）を搭載したり、導体パターン６６ｃ、６６ｄを電気的に接続することができ、鉛を含まないいわゆる環境にやさしい電子機器を得ることができる。しかも、半田による溶融接合でないところから、ＤＩＰの交換を容易に行うことができ、電子機器の修理が容易となるとともに、必要に応じてＤＩＰを交換することにより、仕様や機能の異なった電子機器に容易に変えることができる。
【００４９】
なお、結合部材６４（６４ａ〜６４ｄ）による実装を行う場合、結合部材６４の上端側を折曲してＬ字状にして実装基板６０の締結孔６８、７０などに配置し、結合部材６４を形状記憶回復温度に加熱する。また、実装基板６０の縁部に配置する結合部材６４や実装基板６０の他側（図の下側）面に配置するＤＩＰなどは、実装基板６０に仮固定しておく。
【００５０】
図６は、第４実施形態の説明図であって、ベアチップなどのように本体から突出した端子を有しない電子部品の実装方法を示したものである。図６（１）において、電子機器を構成する実装基板６０の一側面６１には、半導体チップ８０、８２などが搭載してある。半導体チップ８０は、実装基板６０の縁部に配置されているとともに、端子部であるパッド８０ａを設けた能動面が実装基板６０と対面するように配置してある。そして、半導体チップ８０は、形状記憶合金からなるコ字状に形成した結合部材８４によって実装基板６０とともに挟持され、パッド８０ａが実装基板６０の一側面６１に設けた導体パターン６６ｅに押圧されている。
【００５１】
半導体チップ８２は、非能動面が実装基板６０の一側面６１に接するように配置してあって、パッド８２ａ、８２ｂが上向きとなっている。パッド８２ａ、８２ｂは、半導体チップ８２の図の左右方向両側に形成してある。そして、パッド８２ａは、形状記憶合金からなるコ字状の結合部材８８に接触している。結合部材８８は、実装基板６０に形成した締結孔８６を貫通して配置してあって、実装基板６０と半導体チップ８２とを挟持し、図示しない配線パターンによって半導体チップ８２のパッド８２ａを実装基板６０の他側面６３に設けた導体パターン６６ｆに電気的に接続している。
【００５２】
他方のパッド８２ｂは、半導体チップ８２と実装基板６０とを挟持している結合部材９０に接触している。結合部材９０は、形状記憶合金によって形成してあって、半導体基板６０に設けたスリット状の締結孔９２を挿通して配置され、パッド８２ｂの一部を実装基板６０の一側面６１に形成した導体パターン６６ｇに電気的に接続し、パッド８２ｂの一部を実装基板６０の他側面６３に設けた導体パターン６６ｈに電気的に接続している。
【００５３】
すなわち、結合部材９０は、図６（２）に示したように、板状の本体部９０ａの上下端に挟持片９０ｂ、９０ｃが折曲して形成してある。また、本体部９０ａの中央部には、実装基板６０の導体パター６６ｇと接触可能な接続舌片９０ｄが切り起して形成してある。そして、結合部材９０の内面には、パッド８２ｂと導体パターン６６ｇ、６６ｈとを電気的に接続するための配線パターン９０ｅがパッド８２ｂに対応して設けてある。これらの配線パターン９０ｅは、両端部にランド部９０ｆを有していて、パッド９２や導体パターン６６ｇ、６６ｈと確実に接触するようにしてある。また、接続舌片９０ｄに形成した導体パターン９０ｅは、接続舌片９０ｄの基端側が接続舌片９０ｄの上面側に形成され、先端側が接続舌片９０ｄの下側に形成されていて、これらが貫通穴９０ｇを介して接続してある。なお、接続舌片９０ｄは、図６（３）に示したように、本体部９０ａの側部に形成してもよい。この実施形態においても、前記と同様の効果が得られる。
【００５４】
前記第３、第４の実施形態においては、形状記憶合金からなる結合部材を用いて電子機器の実装基板６０にＤＩＰ６２や半導体チップ８０、８２を実装する場合について説明したが、抵抗やコンデンサなどの電子部品についても同様にして搭載することができる。また、前記実施形態においては、電子機器を構成する実装基板に搭載する場合について説明したが、形状記憶合金からなる結合材を用いてパッケージ基板に半導体チップを搭載して半導体装置を形成してもよい。
【００５５】
【発明の効果】
以上に説明したように、本発明によれば、配線パターンを有する形状記憶合金からなる連結材によって半導体チップを挟持することにより、平面的に配置した半導体チップ同士をワイヤボンディングすることなく容易に電気的に接続することができる。
【００５６】
また、本発明によれば、形状記憶合金からなる結合部材によって電子部品と実装基板とを挟持して両者を電気的に接合するようにしているため、環境への影響が懸念される鉛半田を用いずに電子部品を実装することができ、いわゆる環境にやさしい電子機器を得ることができる。しかも、半田による溶融接合でないため、電子部品の交換が容易で、修理等を容易に行えるとともに、仕様や機能の異なる電子機器に容易に変えることができる。
【００５７】
さらに、本発明によれば、基板の両面に設けた導電部を電気的に接続するために、基板にスルーホールを形成してその壁面に金属メッキを設けるなどの工程を省くことが可能で、両導電部を容易に電気的に接続することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の説明図であって、（１）は一部側面図、（２）は連結部材の斜視図、（３）は（２）のＡ方向矢視図である。
【図２】本発明の第１実施形態の応用例を示す図である。
【図３】第１実施形態の製造方法の要部説明図である。
【図４】本発明の第２実施形態の説明図である。
【図５】本発明の第３実施形態の一部断面図である。
【図６】本発明の第４実施形態の説明図であって、（１）は一部断面図、（２）は結合部材の斜視図、（３）は結合部材の他の例を示す斜視図である。
【符号の説明】
１０、１２半導体チップ
１４連結部材
１８ａ、１８ｂ、２０ａ、２０ｂ挟持爪部
２２ａ、２２ｂ、２４ａ、２４ｂ挟持爪部
２８配線パターン
３４ａ、３４ｂ、３６ａ、３６ｂ端子部（パッド）
３８貫通孔
５０ａ〜５０ｄ半導体チップ
５４端子部（パッド）
６０実装基板
６２Ａ〜６２Ｃ電子部品（ＤＩＰ）
６４ａ〜６４ｄ結合部材
６６ａ、６６ｃ、６６ｄ導電部（導体パターン）
６６ｂ導体パターン
６８、７０貫通孔（締結孔）
７２接続部材
８０、８２電子部品（半導体チップ）
８４、８８、９０結合部材
９０ｅ配線パターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device or an electronic device, and particularly, manufacture of a multi-chip package (MCP) in which a plurality of semiconductor chips are mounted on a package mounting substrate, or manufacture of an electronic device in which electronic components are mounted on a mounting substrate. The present invention relates to a method for manufacturing a semiconductor device, a method for manufacturing a semiconductor device and an electronic device, an electronic device, and a method for connecting a conductive portion.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the increase in performance and size of electronic devices, a plurality of semiconductor chips are arranged in one package to form a multi-chip package (MCP), thereby increasing the functionality and size of a semiconductor device. It has been. The multi-chip package includes a planar MCP in which a plurality of semiconductor chips are arranged in a plane and a stacked MCP in which a plurality of semiconductor chips are stacked in the thickness direction. In the planar MCP, when electrically connecting semiconductor chips arranged in a plane, a conductor pattern generally formed on a mounting substrate as described in, for example, JP-A-8-8358. In addition, the terminal portions of the semiconductor chips are wire-bonded so that the semiconductor chips are electrically connected to each other through the conductor pattern of the mounting substrate.
[0003]
Furthermore, when electrically connecting conductive parts such as conductor patterns formed on one side surface (front surface) and the other side surface (back surface) constituting the electronic device to each other, the through hole is generally formed in the mounting substrate. Are formed, and copper plating or the like is applied to the wall surface of the through hole to electrically connect them.
[0004]
[Problems to be solved by the invention]
As described above, in the conventional semiconductor device, when the semiconductor chips arranged in a plane are electrically connected to each other, the bonding is performed by wire bonding to the conductive pattern provided on the mounting substrate. Is necessary and takes a lot of time. Conventionally, when an electronic component such as a semiconductor chip is mounted (mounted) on a mounting substrate, bonding is generally performed using solder made of an alloy of tin and lead. However, in recent years, there is concern about the influence of lead on the environment, and development of a joining method that does not use solder is strongly desired.
[0005]
Furthermore, when electrically connecting the conductive portions provided on both side surfaces of the mounting substrate, as described above, the conventional method is through a through hole (through hole) formed in the mounting substrate. It needs to be applied and requires a lot of man-hours.
[0006]
The present invention has been made to solve the above-described disadvantages of the prior art, and has an object to easily connect a plurality of semiconductor chips arranged in a plane.
[0007]
Another object of the present invention is to make it possible to mount an electronic component such as a semiconductor chip on a mounting board without using solder.
[0008]
Another object of the present invention is to facilitate the replacement of electronic components.
[0009]
Another object of the present invention is to facilitate electrical connection of conductive portions formed on both sides of a substrate.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing a semiconductor device according to a first aspect of the present invention includes a plurality of clamping claws for clamping a semiconductor chip and electrically connects any of the clamping claws. A step of disposing a connecting member made of a shape memory alloy provided with a wiring pattern between a plurality of semiconductor chips arranged in a plane, and heating the connecting member to recover the shape so that the semiconductor is formed by the clamping claws A step of sandwiching the chip and bringing the wiring pattern into contact with the terminal portion of the semiconductor chip.
[0011]
According to the present invention configured as described above, the semiconductor chips can be easily electrically connected to each other simply by clamping the semiconductor chips by the clamping claws provided on the connecting member made of the shape memory alloy, such as wire bonding. Thus, the number of steps can be reduced and the manufacturing cost of the semiconductor device can be reduced.
[0012]
Further, in the method for manufacturing a semiconductor device according to the second aspect of the present invention, the step of arranging the semiconductor chip at a predetermined position of the mounting substrate, and the step of arranging the coupling member made of the shape memory alloy at the predetermined position of the mounting substrate. And a step of heating the coupling member to recover the shape and sandwiching the mounting substrate and the semiconductor chip to electrically connect them.
[0013]
According to the second method for manufacturing a semiconductor device, when a semiconductor chip is electrically connected to a package mounting substrate or the like, the shape of the coupling member made of a shape memory alloy is recovered to sandwich the semiconductor chip and the mounting substrate. For this reason, it is not necessary to use lead solder, which is likely to affect the environment, and a so-called environmentally friendly manufacturing method can be provided.
[0014]
The electrical connection between the mounting substrate and the semiconductor chip can be performed by pressing the terminal portion of the semiconductor chip against the conductor pattern of the mounting substrate. In this case, the semiconductor chip is disposed with the active surface facing the mounting substrate. The electrical connection between the mounting substrate and the semiconductor chip can be performed by providing a wiring pattern on the coupling member and pressing the wiring pattern against the terminal portion of the semiconductor chip and the conductor pattern of the mounting substrate. By doing in this way, the terminal part of a semiconductor chip can be easily connected to the conductor pattern formed in the surface on the opposite side to the mounting surface of the semiconductor chip of a mounting substrate.
[0015]
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device comprising: a step of placing a semiconductor chip at a predetermined position on both sides of a mounting substrate; and a bonding member made of a shape memory alloy provided with a wiring pattern. A step of placing the semiconductor chip in a predetermined position; and heating and recovering the shape of the coupling member to press and fix the terminal portions of the semiconductor chips to the mounting substrate; and the semiconductor chips are connected to each other via the wiring pattern. And a step of electrically connecting to. According to the present invention, the semiconductor chips arranged on both sides of the mounting substrate can be easily electrically connected, so that the mounting efficiency of the semiconductor device can be easily improved and the number of functions can be increased.
[0016]
The semiconductor device according to the present invention includes a plurality of semiconductor chips arranged in a plane, a connecting member made of a shape memory alloy arranged between the semiconductor chips, and the semiconductor chip formed on the connecting member. A plurality of clamping claws to be sandwiched, and a wiring pattern for electrically connecting between any of the clamping claws of the clamping claws, and for electrically connecting the semiconductor chips in contact with the terminal portions of the semiconductor chip It is characterized by having.
[0017]
In the semiconductor device of the present invention, the semiconductor chips can be electrically connected easily by sandwiching the semiconductor chips with a connecting member made of a shape memory alloy having a wiring pattern, and wire bonding or the like is not required. The cost of the semiconductor device can be reduced.
[0018]
A portion other than the clamping claw portion of the connecting member may be covered with an insulating film so that the connecting member and the semiconductor chip are not short-circuited even if they contact the side surface of the semiconductor chip. The semiconductor chips sandwiched between the connecting members may consist of a pair in which at least one of them is stacked in the thickness direction with the non-active surfaces facing each other. By doing in this way, the mounting area of a semiconductor chip can be made small and size reduction can be achieved.
[0019]
The semiconductor device according to the present invention includes a mounting substrate, a semiconductor chip disposed at a predetermined position of the mounting substrate, and the semiconductor chip and the mounting substrate sandwiched between the semiconductor chip and the mounting substrate electrically. And a connecting member made of a shape memory alloy to be connected.
[0020]
The present invention configured as described above does not require an adhesive to fix the semiconductor chip, and does not require the use of lead solder that is concerned about the influence on the environment, so-called an environmentally friendly semiconductor device. be able to.
[0021]
The coupling member can be provided with a wiring pattern that electrically connects the terminal portion of the semiconductor chip and the conductive pattern of the mounting substrate. Thereby, it is not necessary to make the terminal part of a semiconductor chip face a mounting substrate, and the freedom degree of arrangement | positioning of a semiconductor chip can be increased. Also, a conductive portion is provided on the mounting substrate on the opposite side of the mounting surface of the semiconductor chip, a wiring pattern is provided on the connecting member, and at least one of the terminal portions of the semiconductor chip is connected to the mounting substrate on the side opposite to the mounting surface of the semiconductor chip. By electrically connecting to the conductive portion provided on the surface via the wiring pattern, the degree of freedom in circuit design can be increased. Furthermore, semiconductor chips are arranged on both side surfaces of the mounting substrate, and the coupling member is in contact with the terminal portion of each semiconductor chip, and a wiring pattern for electrically connecting these semiconductor chips is provided on both sides of the mounting substrate. The arranged semiconductor chips can be easily electrically connected.
[0022]
The coupling member can be disposed through a hole formed in the mounting substrate. As a result, the semiconductor chip can be mounted at an arbitrary position on the mounting substrate. If conductor patterns are formed on both side surfaces of the mounting board, these conductor patterns may be electrically connected by a wiring pattern formed on a connection member made of a shape memory alloy that sandwiches the mounting board. . Thereby, it is not necessary to form a through hole in the mounting substrate and apply copper plating or the like, and the electrical connection of the conductor patterns on both sides of the mounting substrate can be easily performed.
[0023]
And the manufacturing method of the electronic device which concerns on this invention has the process of arrange | positioning an electronic component in the predetermined position of a mounting board, the process of arrange | positioning the coupling member which consists of shape memory alloys in the predetermined position of the said mounting board, Heating the coupling member to store the shape, and sandwiching the mounting substrate and the electronic component to electrically connect the electronic component to the mounting substrate.
[0024]
The present invention configured as described above can mount electronic components such as a semiconductor package, a resistor, and a capacitor on a mounting board without using lead solder, and can provide a so-called environmentally friendly manufacturing method.
[0025]
The electronic device according to the present invention is a bonding member made of a shape memory alloy that holds the electronic component together with the mounting substrate and fixes the electronic component to the mounting substrate in an electronic device including an electronic component electrically connected to the mounting substrate. It is characterized by having.
[0026]
According to the present invention, not only can electronic components be mounted without using lead solder, but the electronic components are only sandwiched by the coupling members, unlike the fusion bonding by lead solder. It is easy to replace electronic components when an electronic device fails. In addition, since electronic parts can be easily replaced, it can be easily changed to an electronic device having different specifications and functions.
[0027]
A plurality of electronic components can be mounted on the mounting substrate, and the coupling member can sandwich the terminal portion of at least one electronic component together with the mounting substrate and press the terminal portion against the conductor pattern of the mounting substrate. When the terminal portion of the electronic component is provided so as to protrude from the main body, the electronic component can be reliably electrically connected to the mounting substrate by sandwiching the terminal portion. A plurality of coupling members may be provided together with electronic components. Then, at least one of the coupling members sandwiches the terminal portion of the electronic component together with the mounting substrate, and at least one of the terminal portions is electrically connected to the conductive portion formed on the surface of the mounting substrate opposite to the surface on which the electronic component is mounted. It can be formed so as to have a wiring pattern to be connected. Thereby, the freedom degree of mounting of an electronic component can be enlarged.
[0028]
When the electronic components are arranged on both side surfaces of the mounting substrate, the coupling member can have a wiring pattern that sandwiches the terminal portions of the electronic components together with the mounting substrate and electrically connects the terminal portions of the electronic components. Thereby, the electrical connection of the electronic components arranged on both side surfaces of the mounting board can be easily performed. An electronic component can be arrange | positioned in the arbitrary positions of a mounting board | substrate by penetrating and arrange | positioning the hole formed in the mounting board | substrate. When conductor patterns are formed on both side surfaces of the mounting board, these conductor patterns are electrically connected by a wiring pattern formed on a connection member made of a shape memory alloy that sandwiches the mounting board, and mounted. It is possible to omit a process such as forming a through hole (through hole) for conduction in the substrate and performing a plating process.
[0029]
Furthermore, the conductive part connection method according to the present invention is the conductive part connection method for electrically connecting the conductive parts formed on both side surfaces of the substrate, wherein the substrate is attached by a connection member made of a shape memory alloy having a wiring pattern. The conductive parts are sandwiched and electrically connected to each other through the wiring pattern. According to the present invention, in order to electrically connect the conductive portions provided on both surfaces of the substrate, it is possible to omit a process such as forming a through hole in the substrate and providing metal plating on the wall surface. The conductive parts can be easily electrically connected.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of a semiconductor device manufacturing method, a semiconductor device and electronic device manufacturing method, an electronic device, and a conductive portion connecting method according to the present invention will be described in detail with reference to the accompanying drawings.
[0031]
FIG. 1 is an explanatory view of a semiconductor device according to a first embodiment of the present invention, where (1) is a partial side view, (2) is a perspective view of a connecting member, and (3) is A of (2). FIG.
[0032]
In FIG. 1, as shown in FIG. 1A, two semiconductor chips 10 and 12 constituting a planar MCP which is a semiconductor device are arranged side by side in a plane, and these semiconductor chips 10 and 12 are stored in shape memory. They are connected and integrated by a connecting member 14 made of an alloy. That is, as shown in detail in FIG. 1 (2), the connecting member 14 includes two pairs of clamping claws 18a, 18b, 20a, and 20b that sandwich the semiconductor chip 10 between the upper and lower portions of the plate-like main body 16. And holding claw portions 22a, 22b, 24a, 24b for holding the semiconductor chip 12, and holding the semiconductor chips 10, 12 by these holding claw portions 18, 20, 22, 24 to connect them. To do.
[0033]
The connecting member 14 is entirely covered with an insulating film (not shown), and a wiring pattern 28 is formed on the insulating film as shown in FIG. The wiring pattern 28 extends to the inner surface side of each clamping claw portion, and pads 32a and 34a which are terminal portions provided on the front surface (active surface) 30 side of the semiconductor chips 10 and 12, and the rear surface (inactive surface). ) It comes in contact with the pads 32b and 34b provided on the 36 side. The wiring pattern 28 includes, for example, a wiring portion 28a that electrically connects the holding claw portions 18a and 20a, a wiring portion 28b that connects the holding claw portions 22a and 24a, a holding claw portion 18a, and the holding claw portions 22a and 24a. Between the arbitrary clamping claws, such as the wiring portions 28c and 28d for connecting the two.
[0034]
Note that a wiring pattern for electrically connecting the semiconductor chip 10 and the semiconductor chip 12, that is, the holding claw portions 18 and 20 for holding the semiconductor chip 10 and the holding claw portions 22 and 24 for holding the semiconductor chip 12 are electrically connected. In the wiring pattern 28 to be connected, the wiring on the semiconductor chip 10 side and the wiring on the semiconductor chip 12 side are connected through a through hole 38 formed in the main body portion 16. Furthermore, in the case of the embodiment, the wiring pattern 28 has a portion formed in the main body portion 16 covered with an insulating film (not shown), and only a portion formed in the clamping claw portions 18, 20, 22, 24. Even if the main body portion 16 is exposed and contacts the side surfaces of the semiconductor chips 10 and 12, the semiconductor chip 10 and 12 are not short-circuited.
[0035]
As described above, in the embodiment, the semiconductor chips 10 and 12 are gripped by the sandwiching claws 18, 20, 22, and 24 of the connecting member 14 made of a shape memory alloy, and the both are integrated, and the connecting member 14 is provided. Since the wiring patterns 28 are electrically connected to each other, wire bonding or the like is not required to electrically connect the two, and the electrical connection between the two can be easily and quickly performed. Then, the semiconductor chips 10 and 12 coupled by the connecting member 14 are fixed to the package substrate or the like by an adhesive or the like, and wiring by wire bonding or the like is performed between the terminal portions of the substrate and sealed into the semiconductor device. Is done.
[0036]
In the above embodiment, the case where the wiring patterns on the clamping claw portions 18 and 20 side and the wiring pattern on the clamping claw portions 22 and 24 side are connected via the through holes 38 is described. However, the through holes 38 are formed. Alternatively, it may be formed by turning around so as to get over the nail claw.
[0037]
FIG. 2 is a plan view showing an application example of the first embodiment. In this application example, six semiconductor chips 40 (40a to 40f) are arranged in a plane. These semiconductor chips 40 are mutually connected by three connecting members 42, 44, 46 made of a shape memory alloy, and are integrated. The connecting member 42a is formed by bending a plate-like main body portion 42a into an L shape, and the main body portion 42a is formed between the semiconductor chip 40a and the semiconductor chip 40d, and between the semiconductor chip 40d and the semiconductor chip 40e. These semiconductor chips 40a, 40d, and 40f are sandwiched and connected by the clamping claws 42b.
[0038]
Further, the connecting member 44 has a body portion 44a bent in a crank shape between the semiconductor chip 40a and the semiconductor chip 40b, between the semiconductor chip 40b and the semiconductor chip 40e, and between the semiconductor chip 40e and the semiconductor chip 40f. It is arranged between. And the clamping claw part 44b of the connecting member 44 holds the semiconductor chips 40a, 40b, 40e, and 40f and connects these semiconductor chips. Further, the connecting member 46 has a main body 46a formed in an L shape, and is disposed between the semiconductor chip 40b and the semiconductor chip 40c, and between the semiconductor chip 40c and the semiconductor chip 40f. The portion 46b grips and integrates these semiconductor chips 40b, 40c, and 40f.
[0039]
In this application example, by forming a wiring pattern on the connecting member 44, the semiconductor chips 40a, 40e, and 40f, such as the semiconductor chip 40a, the semiconductor chip 40f, and the like can be electrically connected without wire bonding. Can be connected.
[0040]
FIG. 3 is a diagram for explaining a main part of a method for manufacturing a semiconductor device using the connecting member described above. First, the claw portions 18, 20, 22, and 24 are formed by making cuts on both sides along the longitudinal direction of a plate material of a predetermined size made of shape memory alloy. Then, each nail | claw nail | claw part 18,20,22,24 is bent with respect to the main-body part 16 like FIG. 3 (1) by a brace process, and it heats to predetermined temperature (for example, 120-200 degreeC), and shapes Remember. At this time, the front end side (at least the front end side of either the upper or lower nail claw) of each nail claw is on the inside (opposing nail claw side) as shown in FIG. It is desirable that the semiconductor chip be securely clamped by tilting slightly.
[0041]
The connecting member 14 in which the shape is memorized extends the upper clamping claws 18a, 20a, 2a, and 24a so as to have a T-shape as viewed from the side as shown in FIG. Thereafter, one end of the semiconductor chip 10 is placed on the lower clamping claws 18b and 20b, and one end of the semiconductor chip 12 is placed on the clamping claws 22b and 24b. Then, the connecting member 14 on which the semiconductor chips 10 and 12 are placed is heated to the shape recovery temperature. As a result, the shape of the connecting member 14 is restored, and the upper clamping claws 18a, 20a, 22a, 24a are bent as indicated by the two-dot chain lines in the figure to sandwich the semiconductor chips 10, 12.
[0042]
FIG. 4 is an explanatory diagram of the second embodiment. In the second embodiment, the sandwiching claws 18 and 20 of the connecting member 14 sandwich the pair of semiconductor chips 50a and 50b, and the sandwiching claws 22 and 24 sandwich the pair of semiconductor chips 50c and 50d. The semiconductor chips 50a and 50b are terminal portions provided on the active surface 52 of each of the semiconductor chips 50a and 50b. The semiconductor chips 50a and 50b are stacked so that the non-active surfaces face each other and the active surface 52 faces the outside. The pad 54 is in contact with a wiring pattern (not shown) formed on the inner surface side of the sandwiching claw portions 18 and 20. The other semiconductor chips 50c and 50d are also laminated so that the active surface 52 faces outward, and the pads 54 are in contact with the wiring patterns provided on the clamping claws 22 and 24.
[0043]
In the second embodiment configured as described above, not only semiconductor chips arranged in a plane but also semiconductor chips arranged in the vertical direction can be easily electrically connected without using a wire or the like. Efficiency can be improved. In the second embodiment, the case of sandwiching a pair of semiconductor chips has been described, but it is needless to say that either one may be a single semiconductor chip.
[0044]
FIG. 5 is a partial cross-sectional view of the third embodiment. In FIG. 5, DIP (Dual-Inline Package) 62 </ b> A and 62 </ b> B, which are semiconductor devices serving as electronic components, are mounted on one side surface 61 of a mounting substrate 60 that constitutes an electronic device such as a personal computer. A DIP 62C is mounted on the other side surface 63 of the mounting substrate 60 in correspondence with the DIP 62B.
[0045]
The DIP 62A is disposed at a position near the edge of the mounting substrate 60, and one terminal row 62Aa is sandwiched together with the mounting substrate 60 by a U-shaped coupling member 64a made of a shape memory alloy. It is fixed to the side surface 63. The U-shaped coupling member 64a has a wiring pattern (not shown) formed on the inner surface side, and the terminal row 62Aa is connected to the other side surface 63 of the mounting substrate 60 on the opposite side to the mounting surface of the DIP 62A. It is electrically connected to the provided conductor pattern 66a. The other terminal row 62Ab of the DIP 62A is also held together with the mounting substrate 60 by a coupling member 64b made of a shape memory alloy, and is pressed by a conductor pattern 66b provided on one side surface 61 of the mounting substrate 60. That is, the mounting board 60 is provided with slit-like fastening holes 68 along the terminal rows 62Ab of the DIP 62A, and the coupling member 64b disposed through the fastening holes 68 includes the terminal rows 62Aa, the mounting board 60, and the mounting board 60. And pinching.
[0046]
Further, the DIPs 62B and 62C arranged corresponding to the one side surface 61 and the other side surface 63 of the mounting substrate 60 are sandwiched together with the mounting substrate 60 by the coupling member 64c in which one terminal row 62Ba and 62Ca is inserted through the fastening hole 68. And fixed to the mounting substrate 60. The other terminal rows 62 </ b> Bb and 62 </ b> Cb are held by a coupling member 64 d that is disposed through a fastening hole 70 formed so as to penetrate the mounting substrate 60, and are pressed and fixed to the mounting substrate 60. Each of the coupling members 64c and 64d is formed in a U shape by a shape memory alloy, and a wiring pattern is formed on the inner surface. Therefore, the terminal row 62Ba of the DIP 62B and the terminal row 62Ca of the DIP 62C are electrically connected by the coupling member 64c, and the terminal row 62Bb and the terminal row 62Cb are electrically connected by the coupling member 64b.
[0047]
Note that conductive patterns 66c and 66d, which are conductive portions, are provided on one side surface 61 and the other side surface 63 on the edge of the mounting substrate 60 opposite to the side on which the DIP 62A is disposed, and these conductive patterns 66c and 66d are provided. Is electrically connected by a connecting member 72 made of a shape memory alloy having a U-shape and a wiring pattern on the inner surface. By disposing the connection member 72 in a through hole provided in the mounting substrate 60, it is possible to electrically connect conductor patterns provided on both surfaces of the mounting substrate 60 at an arbitrary position. In this case, the connecting member 72 can be formed in a Z shape and disposed in the through hole.
[0048]
In the third embodiment formed as described above, the DIP 62 (62A to 62C), which is an electronic component, is mounted on the mounting board 60 without using lead solder, which is likely to affect the environment, or the conductor patterns 66c and 66d. Can be electrically connected, and so-called environmentally friendly electronic equipment not containing lead can be obtained. In addition, since it is not melt-bonded by soldering, the DIP can be easily replaced, and the electronic device can be easily repaired. The electronic device having different specifications and functions can be obtained by replacing the DIP as necessary. Can be easily changed to.
[0049]
When mounting by the coupling member 64 (64a to 64d), the upper end side of the coupling member 64 is bent into an L shape and disposed in the fastening holes 68 and 70 of the mounting substrate 60, and the coupling member 64 is mounted. Heat to shape memory recovery temperature. Further, the coupling member 64 disposed at the edge of the mounting substrate 60, the DIP disposed on the other side (the lower side in the drawing), and the like are temporarily fixed to the mounting substrate 60.
[0050]
FIG. 6 is an explanatory diagram of the fourth embodiment, and shows a method of mounting an electronic component that does not have a terminal protruding from the main body, such as a bare chip. In FIG. 6A, semiconductor chips 80 and 82 are mounted on one side surface 61 of the mounting substrate 60 constituting the electronic device. The semiconductor chip 80 is disposed at the edge of the mounting substrate 60 and is disposed so that the active surface provided with the pad 80 a serving as a terminal portion faces the mounting substrate 60. The semiconductor chip 80 is held together with the mounting substrate 60 by a U-shaped coupling member 84 made of a shape memory alloy, and the pad 80a is pressed against the conductor pattern 66e provided on one side surface 61 of the mounting substrate 60. .
[0051]
The semiconductor chip 82 is disposed such that the non-active surface is in contact with one side surface 61 of the mounting substrate 60, and the pads 82a and 82b face upward. The pads 82a and 82b are formed on both sides of the semiconductor chip 82 in the left-right direction in the drawing. The pad 82a is in contact with a U-shaped coupling member 88 made of a shape memory alloy. The coupling member 88 is disposed through the fastening hole 86 formed in the mounting substrate 60, sandwiches the mounting substrate 60 and the semiconductor chip 82, and pads 82a of the semiconductor chip 82 are mounted on the mounting substrate by a wiring pattern (not shown). 60 is electrically connected to a conductor pattern 66f provided on the other side 63 of the plate.
[0052]
The other pad 82 b is in contact with the coupling member 90 that sandwiches the semiconductor chip 82 and the mounting substrate 60. The coupling member 90 is formed of a shape memory alloy and is disposed through a slit-like fastening hole 92 provided in the semiconductor substrate 60, and a part of the pad 82 b is formed on one side surface 61 of the mounting substrate 60. The conductor pattern 66g is electrically connected, and a part of the pad 82b is electrically connected to the conductor pattern 66h provided on the other side surface 63 of the mounting substrate 60.
[0053]
That is, as shown in FIG. 6B, the coupling member 90 is formed by bending the sandwiching pieces 90b and 90c at the upper and lower ends of the plate-like main body 90a. In addition, a connecting tongue piece 90d that can come into contact with the conductor pattern 66g of the mounting substrate 60 is formed by cutting and raising at the center of the main body 90a. A wiring pattern 90e for electrically connecting the pad 82b and the conductor patterns 66g and 66h is provided on the inner surface of the coupling member 90 corresponding to the pad 82b. These wiring patterns 90e have land portions 90f at both ends, and are surely in contact with the pads 92 and the conductor patterns 66g and 66h. The conductor pattern 90e formed on the connecting tongue piece 90d has a base end side of the connecting tongue piece 90d formed on the upper surface side of the connecting tongue piece 90d and a distal end side formed on the lower side of the connecting tongue piece 90d. It is connected via a through hole 90g. Note that the connecting tongue piece 90d may be formed on the side portion of the main body 90a as shown in FIG. Also in this embodiment, the same effect as described above can be obtained.
[0054]
In the third and fourth embodiments, the case where the DIP 62 and the semiconductor chips 80 and 82 are mounted on the mounting board 60 of the electronic device using the coupling member made of the shape memory alloy has been described. Electronic components can be mounted in the same manner. In the above-described embodiment, the case where the electronic device is mounted on the mounting substrate has been described. However, a semiconductor device may be formed by mounting a semiconductor chip on a package substrate using a binder made of a shape memory alloy. Good.
[0055]
【The invention's effect】
As described above, according to the present invention, by sandwiching a semiconductor chip with a connecting material made of a shape memory alloy having a wiring pattern, the semiconductor chips arranged in a plane can be easily electrically connected without wire bonding. Can be connected.
[0056]
In addition, according to the present invention, since the electronic component and the mounting substrate are sandwiched by the bonding member made of a shape memory alloy and the both are electrically joined, the lead solder that is concerned about the influence on the environment is used. Electronic components can be mounted without using them, and so-called environmentally friendly electronic devices can be obtained. Moreover, since it is not fusion bonding by solder, electronic parts can be easily replaced, repairs can be easily performed, and electronic devices having different specifications and functions can be easily changed.
[0057]
Furthermore, according to the present invention, in order to electrically connect the conductive portions provided on both sides of the substrate, it is possible to omit a process such as forming a through hole in the substrate and providing metal plating on the wall surface thereof, Both conductive parts can be easily electrically connected.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a first embodiment of the present invention, where (1) is a partial side view, (2) is a perspective view of a connecting member, and (3) is a view in the direction of arrow A in (2). It is.
FIG. 2 is a diagram illustrating an application example of the first embodiment of the present invention.
FIG. 3 is an explanatory diagram of a main part of the manufacturing method of the first embodiment.
FIG. 4 is an explanatory diagram of a second embodiment of the present invention.
FIG. 5 is a partial cross-sectional view of a third embodiment of the present invention.
FIGS. 6A and 6B are explanatory views of a fourth embodiment of the present invention, wherein FIG. 6A is a partial sectional view, FIG. 6B is a perspective view of a coupling member, and FIG. FIG.
[Explanation of symbols]
10, 12 Semiconductor chip
14 Connecting member
18a, 18b, 20a, 20b Claw part
22a, 22b, 24a, 24b Nail claw
28 Wiring pattern
34a, 34b, 36a, 36b Terminal portion (pad)
38 Through hole
50a-50d semiconductor chip
54 Terminal (pad)
60 Mounting board
62A-62C Electronic parts (DIP)
64a to 64d coupling member
66a, 66c, 66d Conductive part (conductor pattern)
66b Conductor pattern
68, 70 Through hole (fastening hole)
72 Connection member
80, 82 Electronic components (semiconductor chips)
84, 88, 90 coupling member
90e wiring pattern

Claims

A plurality of semiconductors each having a plurality of sandwiching claws for sandwiching a semiconductor chip and planarly arranged connecting members made of a shape memory alloy provided with a wiring pattern for electrically connecting any of the sandwiching claws. A step of arranging between the chips, a step of heating the connecting member to recover the shape, holding the semiconductor chip by the holding claw portion, and contacting the wiring pattern to a terminal portion of the semiconductor chip;
A method for manufacturing a semiconductor device, comprising:

A plurality of semiconductor chips arranged in a plane, a connecting member made of a shape memory alloy arranged between these semiconductor chips, a plurality of holding claws formed on the connecting member to hold the semiconductor chip, and A wiring pattern that electrically connects between any nipping claws of the nipping claws and electrically connects between the semiconductor chips in contact with the terminal portions of the semiconductor chip;
A semiconductor device comprising: