JP3800336B2 - Crystal method of polycrystalline silicon layer - Google Patents
Crystal method of polycrystalline silicon layer Download PDFInfo
- Publication number
- JP3800336B2 JP3800336B2 JP2003288454A JP2003288454A JP3800336B2 JP 3800336 B2 JP3800336 B2 JP 3800336B2 JP 2003288454 A JP2003288454 A JP 2003288454A JP 2003288454 A JP2003288454 A JP 2003288454A JP 3800336 B2 JP3800336 B2 JP 3800336B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- polycrystalline silicon
- layer
- amorphous silicon
- crystallizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、多結晶シリコンの結晶方法に関し、特に、多結晶シリコンの結晶過程に種晶(Seed)を提供して多結晶シリコン層の結晶粒子サイズを増大すると共に均一な分布(High Uniformity)を得る結晶方法に関する。 The present invention relates to a method for crystallizing polycrystalline silicon, and more particularly, to provide a seed for the crystallizing process of polycrystalline silicon to increase the crystal grain size of the polycrystalline silicon layer and to achieve a uniform distribution (High Uniformity). It relates to a crystal method to obtain.
一般に、多結晶シリコン薄膜トランジスタ(Poly Silicon Thin Film Transistor)は、主動式マトリックス液晶表示器(Active Matrix Liquid Crystal Display, AMLCD)および主動式マトリックス有機発光表示器(Active Matrix Organic Light Emitting Display, AMOLED)に応用されており、各画素(Pixel)の輝度を制御する基本的な電子部品として、そして周辺駆動回路または制御回路の電子部品として用いられている。 In general, Poly Silicon Thin Film Transistor is applied to Active Matrix Liquid Crystal Display (AMLCD) and Active Matrix Organic Light Emitting Display (AMOLED). It is used as a basic electronic component for controlling the luminance of each pixel (Pixel) and as an electronic component for a peripheral drive circuit or a control circuit.
多結晶シリコン薄膜トランジスタを製作する中で、多結晶シリコン層の結晶は最も重要なステップである。多結晶シリコン薄膜トランジスタの電気特性および均一性はたいていこのステップによって決められる。 In fabricating a polycrystalline silicon thin film transistor, the crystal of the polycrystalline silicon layer is the most important step. The electrical properties and uniformity of polycrystalline silicon thin film transistors are usually determined by this step.
図1(a)及び図1(b)は、従来の薄膜トランジスタ製造プロセスにおける多結晶シリコン層の製造を示している。この従来例では、まずガラス(或いはプラスチック)基板100の上に非晶質シリコン層(Amorphous Silicon Layer) 104を形成し、エクサイマーレーザ(Excimer laser)で非晶質シリコン層104を照射して非晶質シリコン層104を溶融させる。そして、冷却および再結晶を行うことによって、最初の非晶質シリコン層104を多結晶シリコン層104に変える。
図2は、従来のエクサイマーレーザのエネルギー密度および多結晶シリコンの電気特性を示している。図示のように、照射時間が同じであっても、エクサイマーレーザが非晶質シリコン層104を照射して多結晶シリコン層に変えるための出力エネルギーの密度制御範囲は非常に狭い。つまり、エクサイマーレーザのエネルギー密度が高すぎると、非晶質シリコン層104が完全に溶けてしまい、冷却および結晶後に、電気特性(例えば電子遷移率)の低い微結晶シリコン(Microcrystalline Si)となってしまう。逆に、エクサイマーレーザのエネルギー密度が低すぎると、非晶質シリコン層104が殆ど溶けないままであって、冷却および結晶後でも、電気特性が低い非晶質シリコンになっている。
FIG. 2 shows the energy density of a conventional excimer laser and the electrical characteristics of polycrystalline silicon. As shown in the figure, even if the irradiation time is the same, the density control range of the output energy for the excimer laser to irradiate the
更に、エクサイマーレーザ自身も変異性を持っているので、エクサイマーレーザの照射後に形成した多結晶シリコン層104は、多結晶シリコン粒子のサイズが小さすぎて分布が不均一である。その結果、最終的に形成された薄膜トランジスタの電気特性は極めて大きいばらつきが生じる。
Further, since the excimer laser itself has variability, the
即ち、本発明の背景は、次の通りである。つまり、多結晶シリコン層を形成する従来製法のエクサイマーレーザが制御し難いので、多結晶シリコンの結晶粒子サイズが不均一になってしまう。本発明は、上述した課題に着眼してなされたものであり、多結晶シリコンの結晶方法を提供することによって、多結晶シリコンの結晶粒子サイズが小さすぎて分布が不均一であるという問題点を解決しようとする。 That is, the background of the present invention is as follows. That is, since the conventional excimer laser for forming the polycrystalline silicon layer is difficult to control, the crystal grain size of the polycrystalline silicon becomes non-uniform. The present invention has been made in view of the above-mentioned problems. By providing a method for crystallizing polycrystalline silicon, the problem is that the crystal grain size of polycrystalline silicon is too small and the distribution is nonuniform. Try to solve.
上述したように、本発明は、多結晶シリコン層の結晶方法を提供する。この方法は、基板の表面に種晶を形成することと、基板の表面および種晶を覆うように非晶質シリコン層を形成することと、レーザで非晶質シリコン層を照射して非晶質シリコン層を溶融させることとを含んでいる。 As described above, the present invention provides a method for crystallizing a polycrystalline silicon layer. In this method, a seed crystal is formed on the surface of the substrate, an amorphous silicon layer is formed so as to cover the surface of the substrate and the seed crystal, and the amorphous silicon layer is irradiated with a laser to be amorphous. Melting the quality silicon layer.
また、本発明に係る多結晶シリコン層の結晶方法は、基板の表面に第一区域および第二区域を定義することと、第一区域に種晶を形成することと、第一区域および第二区域を覆うように非晶質シリコン層を形成することと、レーザで非晶質シリコン層を照射して非晶質シリコン層を溶融させることとを含んでいる。 The method for crystallizing a polycrystalline silicon layer according to the present invention includes defining a first area and a second area on the surface of the substrate, forming a seed crystal in the first area, and forming the first area and the second area. Forming an amorphous silicon layer to cover the area, and irradiating the amorphous silicon layer with a laser to melt the amorphous silicon layer.
図3(a)乃至図3(i)は、本発明の薄膜トランジスタ製造プロセスにおける多結晶シリコン層の製造を示している。まず、図3(a)に示すように、ガラス(或いはプラスチック)基板200の上に窒化シリコン(SiNx)層204を形成する。(なお、この窒化シリコン層の代わりに金属(Metal)層を形成してもよい)
3A to 3I show the production of a polycrystalline silicon layer in the thin film transistor production process of the present invention. First, as shown in FIG. 3A, a silicon nitride (SiNx)
次に、図3(b)に示すように、マスク206を用いて窒化シリコン層204に所定パターンを形成し、窒化シリコン層204に対してエッチング処理を行う。エッチング処理後にマスク206が移送されると、図3(c)に示すように、ガラス基板200に所定パターンの窒化シリコン層204が現れている。
Next, as shown in FIG. 3B, a predetermined pattern is formed on the
そして、所定パターンの窒化シリコン層204に、図3(d)に示すような非晶質シリコン層208が形成される。その後、非晶質シリコン層208に対するエッチング処理(非等方向性エッチング)を行う。このようなエッチング処理を行った後、残留の非晶質シリコン210は、スペーサ(Spacer)構造となり、図3(e)に示すように窒化シリコン層204の側面に付着している。
Then, an
更に、図3(f)に示すように、再びエッチング処理を行うことによって、所定パターンの窒化シリコン層204を完全に除去する。このように、ガラス基板200の上に残されたのは、窒化シリコン層204の側面に付着した非晶質シリコン210である。これら残留シリコンは、ここで種晶(Seed)と称される。
Further, as shown in FIG. 3F, the
次いで、図3(g)に示すように、再び非晶質シリコン層212を形成してガラス基板200および種晶210を覆うようにする。その後、図3(h)に示すように、パルスレーザ(通常は、エクサイマーレーザ(Excimer laser)を用いて非晶質シリコン層212を照射することによって、非晶質シリコン層212を完全に溶融させる。そして、冷却および再結晶によって、最初の非晶質シリコン層212を多結晶シリコン層212aに変化させる。
Next, as shown in FIG. 3G, an
上述したように、パルスレーザ(pulse laser)のエネルギー密度の制御により、非晶質シリコン層212が完全に溶融されるが、ガラス基板200に種晶210がまだ残っている。従って、結晶中の多結晶シリコン層212aは、種晶210の付近で結晶し始めて両側の横方向に凝結する(矢印で示される方向)。このように完全結晶された後、図3(i)に示すように、多結晶シリコン層212aに結晶接面(Grain Boundary)214が生成される。
As described above, the
図4(a)は、本発明に係る多結晶シリコン層を示す正面図である。断線の部分は種晶210の位置を示している。また、図4(b)は、本発明の多結晶シリコン層に従って完成した薄膜トランジスタの正面図である。なお、多結晶シリコン薄膜トランジスタの製造プロセスに対する説明は、ここで省略する。
FIG. 4 (a) is a front view showing a polycrystalline silicon layer according to the present invention. The broken portion indicates the position of the
従来のパルスレーザ(例えばエクサイマーレーザ)の特性はコントロールしにくいので、過大または過小のレーザエネルギー密度によって、微結晶シリコン層または結晶粒子の分布は、不均一になってしまう。これに対して本発明では、非晶質シリコン層の形成に先立って、基板と非晶質シリコン層との間に種晶を提供しているので、照射時間等の条件が同じであっても、図5に示すようにエクサイマーレーザの出力エネルギー密度の制御可能な範囲が広くなる。なお、非晶質シリコン層が完全に溶けるとき、種晶がまだ完全に溶けていないので、種晶の両側からは先に外側へ結晶し始める。従って、結晶粒子の成長および分布が均一な(High Uniformity)多結晶シリコン層の薄膜を形成することができる。 Since the characteristics of a conventional pulse laser (for example, excimer laser) are difficult to control, the distribution of microcrystalline silicon layers or crystal particles becomes non-uniform due to an excessive or excessive laser energy density. In contrast, in the present invention, since the seed crystal is provided between the substrate and the amorphous silicon layer prior to the formation of the amorphous silicon layer, even if the conditions such as the irradiation time are the same. As shown in FIG. 5, the controllable range of the output energy density of the excimer laser is widened. Note that when the amorphous silicon layer is completely dissolved, the seed crystal is not completely dissolved yet, so that both sides of the seed crystal start to crystallize first. Therefore, a thin film of a polycrystalline silicon layer in which the growth and distribution of crystal grains are uniform (High Uniformity) can be formed.
従来のガラス基板に形成された薄膜トランジスタは、多結晶シリコン層で構成されたゲートチャネルと微結晶シリコン層で構成されたゲートチャネルとを必要としている。そのため、二重式の薄膜トランジスタは、それぞれガラス基板に形成されなければならず、製造プロセスが複雑になり製品の合格率が低い。これに対して本発明では、同じ二重式の薄膜トランジスタは、同時に製作されて完成することが可能である。そして、図6に示すように、ガラス基板を二重式の薄膜トランジスタの分布区域に区画する。本発明によれば、第一区域220に、多結晶シリコン層を形成していなければならないので、種晶(図示せず)をこの第一区域220内に形成することが必要である。なお、第二区域240に、微結晶シリコン層を形成するので、この第二区域240内に種晶を形成する必要がない。そして、これら二つの区域220,240に非晶質シリコン層を形成してパルスレーザで照射する。このように、第一区域220内に種晶が形成されているので、結晶後の第一区域220内には多結晶シリコン層が形成され、第二区域240内には微結晶シリコン層が形成されている。最後に、これら二つの区域内に薄膜トランジスタを同時に形成させる。
A thin film transistor formed on a conventional glass substrate requires a gate channel composed of a polycrystalline silicon layer and a gate channel composed of a microcrystalline silicon layer. Therefore, each of the double-type thin film transistors must be formed on a glass substrate, which complicates the manufacturing process and lowers the product acceptance rate. On the other hand, in the present invention, the same double thin film transistor can be manufactured and completed at the same time. And as shown in FIG. 6, a glass substrate is divided into the distribution area of a double-type thin-film transistor. According to the present invention, since a polycrystalline silicon layer must be formed in the
このように、本発明によれば、多結晶シリコン層の結晶方法が提供されている。基板に非晶質シリコン層を形成する前に種晶(Seed)を提供して結晶を開始する。この際、凝結した多結晶シリコン層は、種晶の両側より外側へ結晶し、結晶粒子サイズが大きくて分布が均一な多結晶シリコン層の薄膜を形成することができる。 Thus, according to the present invention, a method for crystallizing a polycrystalline silicon layer is provided. Before forming the amorphous silicon layer on the substrate, a seed crystal is provided to start the crystal. At this time, the condensed polycrystalline silicon layer is crystallized outward from both sides of the seed crystal, and a thin film of a polycrystalline silicon layer having a large crystal grain size and a uniform distribution can be formed.
上述したのは、本発明の好ましい実施例だけであって、本発明に係る特許請求の範囲を限定するためのものではない。本発明の精神から離脱しないまま行われた変更または修飾も全て、後述する特許請求の範囲に含まれている。 The foregoing is only a preferred embodiment of the present invention and is not intended to limit the scope of the claims of the present invention. All changes or modifications made without departing from the spirit of the invention are within the scope of the following claims.
100 ガラス基板
104 非晶質シリコン層または多結晶シリコン層
200 ガラス基板
204 窒化シリコン層
206 マスク
208 非晶質シリコン層
210 種晶
212 非晶質シリコン層
212a 多結晶シリコン層
214 結晶接面
220 第一区域
240 第二区域
100
Claims (7)
前記被覆層に所定パターンを形成すること、
前記被覆層の所定パターンの側面に非晶質シリコンの側壁構造を形成すること、
前記被覆層の所定パターンを除去することによって、前記基板の表面に少なくとも一つの種晶を形成すること、
前記表面と少なくとも一つの種晶とを覆うように非晶質シリコン層を形成すること、
レーザで非晶質シリコン層を照射しこの非晶質シリコン層を溶融させること、
溶融した非晶質シリコン層を前記種晶により多結晶シリコン層となるように結晶させること、を含むことを特徴とする多結晶シリコン層の結晶化法。 Forming a coating layer on the surface of the substrate;
Forming a predetermined pattern on the covering layer;
Forming a sidewall structure of amorphous silicon on a side surface of the predetermined pattern of the covering layer;
Forming at least one seed crystal on the surface of the substrate by removing a predetermined pattern of the coating layer;
Forming an amorphous silicon layer so as to cover the surface and at least one seed crystal;
Irradiating the amorphous silicon layer with a laser to melt the amorphous silicon layer;
Crystallizing the melted amorphous silicon layer by the seed crystal so as to become a polycrystalline silicon layer, and a method for crystallizing the polycrystalline silicon layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288454A JP3800336B2 (en) | 2003-08-07 | 2003-08-07 | Crystal method of polycrystalline silicon layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288454A JP3800336B2 (en) | 2003-08-07 | 2003-08-07 | Crystal method of polycrystalline silicon layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005057155A JP2005057155A (en) | 2005-03-03 |
JP3800336B2 true JP3800336B2 (en) | 2006-07-26 |
Family
ID=34367100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288454A Expired - Fee Related JP3800336B2 (en) | 2003-08-07 | 2003-08-07 | Crystal method of polycrystalline silicon layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3800336B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI541393B (en) * | 2012-12-28 | 2016-07-11 | 中美矽晶製品股份有限公司 | Seed used for crystalline silicon ingot casting |
CN117711918B (en) * | 2024-02-05 | 2024-04-09 | 中国科学院长春光学精密机械与物理研究所 | Low-temperature polysilicon film and preparation method thereof |
-
2003
- 2003-08-07 JP JP2003288454A patent/JP3800336B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005057155A (en) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
KR100510934B1 (en) | Thin-film transistor and method for manufacturing same | |
JP2004311935A (en) | Method for making single crystal silicon film | |
JP2002203861A (en) | Semiconductor device, liquid crystal display unit, el display unit, manufacturing method of semiconductor thin film and manufacturing method of the semiconductor device | |
US20040106241A1 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
KR100953657B1 (en) | Thin film transistors, fabricating method of the same and organic light emitting diode device using the same | |
JP2005197656A (en) | Method for forming polycrystalline silicon film | |
JP4691331B2 (en) | Method for crystallizing amorphous silicon film | |
KR100623690B1 (en) | Flat Panel Display and Method of fabricating thereof | |
JP3800336B2 (en) | Crystal method of polycrystalline silicon layer | |
JP2007208180A (en) | Laser annealing technique, semiconductor film, semiconductor device, and electro-optical device | |
US7129153B2 (en) | Process for forming polycrystalline silicon layer by laser crystallization | |
US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
WO2019037210A1 (en) | Low temperature polysilicon array substrate, manufacturing method therefor, and display panel using same | |
US9343306B2 (en) | Method of fabricating thin film transistor array substrate having polysilicon with different grain sizes | |
JP2007208174A (en) | Laser annealing technique, semiconductor film, semiconductor device, and electro-optical device | |
JP2007073855A (en) | Method for manufacturing semiconductor thin film, method for manufacturing electron device, and method for manufacturing liquid crystal display device | |
JP4881197B2 (en) | Crystallization pattern and method for crystallizing amorphous silicon using the same | |
KR101075261B1 (en) | Fabricating method of polycrystalline silicon thin film | |
KR100599966B1 (en) | Method for fabricating polysilicon thin film transistor | |
JP2005039224A (en) | Laser recrystallization method for active layer of low-temperature polycrystalline silicon thin-film-transistor | |
US7014708B2 (en) | Method of forming a thin film transistor by utilizing a laser crystallization process | |
JP2006024753A (en) | Thin-film transistor, manufacturing method thereof, manufacturing method of semiconductor device, and display device | |
JP2007142027A (en) | Manufacturing method of indicating device | |
KR20050122895A (en) | Semiconductor device and method fabricating thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |