JP2005039224A - Laser recrystallization method for active layer of low-temperature polycrystalline silicon thin-film-transistor - Google Patents

Laser recrystallization method for active layer of low-temperature polycrystalline silicon thin-film-transistor Download PDF

Info

Publication number
JP2005039224A
JP2005039224A JP2004175244A JP2004175244A JP2005039224A JP 2005039224 A JP2005039224 A JP 2005039224A JP 2004175244 A JP2004175244 A JP 2004175244A JP 2004175244 A JP2004175244 A JP 2004175244A JP 2005039224 A JP2005039224 A JP 2005039224A
Authority
JP
Japan
Prior art keywords
thin film
active layer
silicon
layer
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004175244A
Other languages
Japanese (ja)
Other versions
JP3942100B2 (en
Inventor
Seihatsu Yo
葉清發
Tenfu Chin
陳添富
Seichu Ra
羅正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Chiao Tung University NCTU
Original Assignee
National Chiao Tung University NCTU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Chiao Tung University NCTU filed Critical National Chiao Tung University NCTU
Priority to JP2004175244A priority Critical patent/JP3942100B2/en
Publication of JP2005039224A publication Critical patent/JP2005039224A/en
Application granted granted Critical
Publication of JP3942100B2 publication Critical patent/JP3942100B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laser recrystallization method for an active layer of a low-temperature polycrystalline silicon thin-film-transistor. <P>SOLUTION: A silicon spacer (poly-spacer) is formed on the side wall of an active layer of a thin-film-transistor by Anisotropic Plasma Etching with single directivity. A laser transverse direction recrystallization mechanism is provided by the silicon spacer (poly-spacer), and after laser recrystallization is carried out, the shrinkage phenomena or exfoliation phenomena of the active layer are prevented. According to the present invention, an excessive mask is not required but silicon crystal grains in a channel can be enlarged. This allows an element property and the degree of element uniformity to be enhanced, and an effect for saving a process cost to simultaneously be attained. This technique will turn into an important technique in future for a low-temperature polycrystalline silicon thin-film-transistor (LTPS-TFTs) area. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法に関し、特に、余計なマスクが必要せず、チャンネル内のシリコン結晶粒を拡大でき、これにより、素子特性や素子均一度が向上され、同時に、工程コストの節約という効果が達成できる方法に関する。 The present invention relates to a laser recrystallization method of a low-temperature polycrystalline silicon thin film transistor active layer, and in particular, an extra mask is not required and silicon crystal grains in a channel can be enlarged, thereby improving device characteristics and device uniformity. At the same time, it relates to a method that can achieve the effect of saving process costs.

一般に、従来のアモルファスシリコン薄膜トランジスタ液晶ディスプレイ(a-si TFT LCD)の価額が下落することだけでなく、低温多結晶シリコン(LTPS)薄膜トランジスタ液晶ディスプレイは、小寸法での応用領域が拡大され、当該低温多結晶シリコンの薄膜トランジスタ液晶ディスプレイには、分析度、亮度、寸法、及び電磁障害等の各方面において有利であるため、例えば、パーソナル携帯情報機器や、デジタルカメラ、携帯電話等の移動端末設備において高い占有率を得ている。 In general, not only does the price of conventional amorphous silicon thin film transistor liquid crystal displays (a-si TFT LCDs) fall, but low temperature polycrystalline silicon (LTPS) thin film transistor liquid crystal displays have expanded their application area in small dimensions, Polycrystalline silicon thin-film transistor liquid crystal displays are advantageous in various aspects such as analysis, brightness, dimensions, and electromagnetic interference, and are therefore high in mobile terminal equipment such as personal portable information devices, digital cameras, and mobile phones. Occupancy rate is gained.

従来のレーザーアニール低温混晶シリコン薄膜トランジスタ(LTPS-TFTs)の製造ステップにおいて、先ず、レーザー再結晶してからトランジスタ能動層を形成するため、そのシリコン結晶粒の大きさが、薄膜の厚さによって制限されて、拡大できず、また、大きさが不均一であるシリコン結晶粒がトランジスタ能動層内に散在するため、素子同士の電気特性が異なり、均一性が悪くなるが、トランジスタ能動層を形成してからレーザー再結晶をすれば、能動層には、シリコン薄膜全体が溶融されることによる表面張力で、収縮現象(Surface
Tension induced Shrinkage)が発生するから、この方法は低温混晶シリコン薄膜トランジスタLTPS-TFTsの製造上に適用できない。
In the conventional laser annealing low-temperature mixed crystal silicon thin film transistor (LTPS-TFTs) manufacturing steps, first, the transistor active layer is formed after laser recrystallization, so the size of the silicon crystal grain is limited by the thickness of the thin film. In other words, the silicon crystal grains that cannot be enlarged and are non-uniform in size are scattered in the transistor active layer, so that the electrical characteristics of the elements are different and the uniformity is deteriorated, but the transistor active layer is formed. Then, if laser recrystallization is performed, the active layer has a surface tension caused by the melting of the entire silicon thin film.
This method cannot be applied to the production of low temperature mixed crystal silicon thin film transistors LTPS-TFTs.

また、薄膜トランジスタ (TFT)やシリコン絶縁層上のMOS電界効果トランジスタ(SOI-MOSFET)等の素子の能動層下方に熱伝達効率が比較的に悪い絶縁層が設けられるため、素子が大電流で稼動される時、能動層の温度が瞬間に上昇するとともに、能動層内においてのキャリアの移動率が降下するので、関係する技術者により、チャンネル幅Wを、多数の小さいチャンネル幅Wiを並列に変更することで自然発熱効果(Self-heating
Effect)を改善しょうという方法が提出され、図7は、従来の、自然発熱効果(Self-heating Effect)を解決する方式である。
In addition, since an insulating layer with relatively poor heat transfer efficiency is provided below the active layer of devices such as thin film transistors (TFTs) and MOS field effect transistors (SOI-MOSFETs) on silicon insulating layers, the devices can operate at high currents. when it is, the temperature of the active layer is increased at the moment, since the descent movement of the carrier is in the active layer, by a technician involved, the channel width W, in parallel a large number of small channel widths W i Natural heat generation effect (Self-heating)
FIG. 7 shows a conventional method for solving the spontaneous heating effect (Self-heating Effect).

本発明の主な目的は、低温混晶シリコン薄膜トランジスタ(LTPS-TFTs)の電界効果キャリア移動率を向上して、素子同士の差異を減少できる方法を提供し、この方法により、トランジスタを製造する時、チャンネル幅が小さければ、チャンネル内のシリコン結晶粒が大きくなり、これで画素を駆動するトランジスタを製作すれば、ディスプレイの分析度が大幅に向上でき、また、レーザー再結晶のプロセスウィンドー(process window)が広くなるとともに、混晶シリコン薄膜トランジスタの電気特性を改善し、且つ、素子同士の差異を縮小して、均一性と収量を向上せしめることにある。 The main object of the present invention is to provide a method capable of improving the field effect carrier mobility of low-temperature mixed crystal silicon thin film transistors (LTPS-TFTs) and reducing the difference between the devices, and when this method is used to manufacture a transistor. If the channel width is small, the silicon crystal grains in the channel will be large, and if the transistor that drives the pixel is manufactured, the resolution of the display can be greatly improved, and the process window for laser recrystallization (process The window is widened, the electrical characteristics of the mixed crystal silicon thin film transistor are improved, and the difference between the elements is reduced to improve the uniformity and yield.

本発明の他の目的は、連続波長(continuous wave, CW)エキシマーやエキシマー(Excimer)レーザーアニールした後溶融したシリコンに横方向への再結晶をトリガーさせるメカニズムを有するものを提供し、これにより、工程に余計なマスクを必要とせず、大幅に電界効果キャリア移動率を向上して素子特性を改善し、また、厚いシリコンスペーサー(poly-spacer)は、能動層がレーザー照射されることにより、収縮や変形することを防止でき、また、高エネルギーレーザーで、ドッグボーン形状(dog-bone shape)である能動層に対して、ソース-ドレイン(Source-Drain)の方向で走査すれば、トランジスタチャンネル内にいて、独自のシリコン結晶粒の状況が得られ、そして、高性能(high performance)と高均一度(good uniformity)である混晶シリコン薄膜トランジスタが製造でき、本発明により、チャンネル幅Wが比較的に大きい素子を実現する時、多数の小さいチャンネル幅Wiを並列することにより、各電流のニーズを満足でき、これにより、やや大きいシリコン結晶粒をチャンネルに保持しながら、素子の自然発熱効果(Self-heating Effect)を改善できる。 Another object of the present invention is to provide a mechanism having a mechanism for triggering lateral recrystallization in molten silicon after continuous wave (CW) excimer or excimer laser annealing. No extra mask is required for the process, field effect carrier mobility is greatly improved and device characteristics are improved, and thick silicon spacer (poly-spacer) shrinks when the active layer is irradiated with laser If the high energy laser is used to scan the dog-bone-shaped active layer in the source-drain direction, the transistor channel can be used. In addition, a unique silicon crystal grain condition is obtained, and a mixed crystal silicon thin film transistor with high performance and good uniformity is obtained. Register can be produced by the present invention, when the channel width W to achieve a large element relatively, by parallel multiple smaller channel widths W i, can satisfy the needs of each current, thereby slightly larger silicon The self-heating effect of the device can be improved while holding the crystal grains in the channel.

上記の目的を達成するため、本発明は、
基板を提供するステップ1と、
当該基板上にバッファ酸化層(Buffer Oxide)を形成するステップ2と、
当該バッファ酸化層(Buffer Oxide)上にアモルファスシリコン薄膜層(amorphous silicon)を堆積するステップ3と、
さらに、当該アモルファスシリコン薄膜層(amorphous silicon)上に低温酸化層(Low
Temperature Oxide)を堆積し、当該低温酸化層(Low Temperature Oxide)が後工程において、シリコン薄膜ドライエッチングのストッパー層や、レーザーアニールする時熱の発散を防止する保温層、及び再結晶後シリコンスペーサー(silicon-spacer)を除去するハードマスク(Hard Mask)とされるステップ4と、
その後、フォトレジスト層(Photoresist)をハードマスクとし、異方性プラズマエッチングで、低温酸化層を完全にエッチング除去してから、下方にあるアモルファスシリコン薄膜層を局部的にエッチング除去するステップ5と、
フォトレジスト層を除去して、更に、もう一つのアモルファスシリコン薄膜層を堆積する時、元の下方にあるアモルファスシリコン薄膜が、当該アモルファスシリコン薄膜と相互に接続し、また、異方性プラズマエッチングで、能動層の縁にシリコンスペーサーを形成し、続いて、アモルファスシリコン薄膜能動層の連続波長レーザーやエキシマーレーザー再結晶を行うと、能動層のシリコン結晶粒を拡大し、最後に、異方性プラズマエッチングで、シリコンスペーサーと能動層の上方にある低温酸化層を、完全に除去するステップ6と、を有する。
In order to achieve the above object, the present invention provides:
Providing a substrate, step 1;
Step 2 of forming a buffer oxide layer (Buffer Oxide) on the substrate;
Depositing amorphous silicon thin film layer (amorphous silicon) on the buffer oxide layer (Buffer Oxide);
Furthermore, a low-temperature oxide layer (Low) is formed on the amorphous silicon thin film layer (amorphous silicon).
Temperature Oxide) is deposited, and the low temperature oxide layer (Low Temperature Oxide) is used as a stopper for silicon thin film dry etching, a heat retaining layer to prevent heat dissipation during laser annealing, and a silicon spacer after recrystallization ( Step 4, which is regarded as a hard mask for removing silicon-spacer,
Thereafter, the photoresist layer (Photoresist) is used as a hard mask, and the low-temperature oxide layer is completely etched away by anisotropic plasma etching, and then the amorphous silicon thin film layer below is locally etched away,
When the photoresist layer is removed and another amorphous silicon thin film layer is deposited, the amorphous silicon thin film underneath is connected to the amorphous silicon thin film, and anisotropic plasma etching is performed. When the silicon spacer is formed on the edge of the active layer, and then the continuous wavelength laser or excimer laser recrystallization of the amorphous silicon thin film active layer is performed, the silicon crystal grains of the active layer are expanded, and finally the anisotropic plasma Etching to completely remove the low temperature oxide layer above the silicon spacer and the active layer.

本発明によれば、余計なマスクを必要とせず、チャンネル内のシリコン結晶粒を拡大でき、これにより、素子特性や素子均一度が向上され、同時に、工程コストの節約という効果が達成できる。   According to the present invention, it is possible to enlarge the silicon crystal grains in the channel without requiring an extra mask, thereby improving device characteristics and device uniformity, and at the same time achieving the effect of saving process costs.

図1乃至7は、本発明の成形の垂直電流方向の断面概念図、本発明のトランジスタの対向位置から見る上面図、本発明のSEM(Scanning Electron Microscope)図、本発明において、連続波長(continuous wave, CW)レーザー再結晶を使用する時の能動層図形方位とレーザー走査方向の概念図、及び従来の、比較的に大きいチャンネル幅トランジスタの自然発熱効果(Self-heating
Effect)を解決する方法の概念図である。図示のように、本発明の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法には、
基板1を提供するステップ1と、
当該基板1上にバッファ酸化層2(Buffer Oxide)を形成するステップ2と、
当該バッファ酸化層2(Buffer Oxide)上にアモルファスシリコン薄膜層3(amorphous
silicon)を堆積するステップ3と、
さらに、当該アモルファスシリコン薄膜層3上に低温酸化層4(Low
Temperature Oxide)を堆積し、当該低温酸化層4が後工程において、シリコン薄膜ドライエッチング(Anisotropic Plasma Etching)のストッパー層や、レーザーアニールする時熱の発散を防止する保温層、或いは再結晶後シリコンスペーサー(silicon-spacer)を除去するハードマスク(Hard Mask)とされるステップ4と、
その後、フォトレジスト層(Photoresist)5をハードマスクとし、異方性プラズマエッチング8で、低温酸化層4を完全にエッチング除去してから、下方にあるアモルファスシリコン薄膜層3を局部的にエッチング除去するステップ5と、
フォトレジスト層5を除去して、更に、もう一つのアモルファスシリコン薄膜層3aを堆積する時、元の下方にあるアモルファスシリコン薄膜3が、当該アモルファスシリコン薄膜3aと相互に接続し、また、異方性プラズマエッチング8で、能動層の縁にシリコンスペーサーを形成し、続いて、アモルファスシリコン薄膜能動層の連続波長レーザーやエキシマーレーザー再結晶9を行うと、能動層のシリコン結晶粒を拡大し、最後に、異方性プラズマエッチング8で、シリコンスペーサー7と能動層の上方にある低温酸化層4を、完全に除去するステップ6と、を有する。
FIGS. 1 to 7 are a conceptual diagram of a cross section in the vertical current direction of the molding of the present invention, a top view as viewed from the opposite position of the transistor of the present invention, a scanning electron microscope (SEM) diagram of the present invention, and a continuous wavelength (continuous) in the present invention. Wave, CW) Conceptual diagram of active layer pattern orientation and laser scanning direction when using laser recrystallization, and the self-heating effect of conventional relatively large channel width transistors (Self-heating)
It is a conceptual diagram of the method of solving Effect. As shown in the drawing, the laser recrystallization method of the low-temperature polycrystalline silicon thin film transistor active layer of the present invention includes:
Providing step 1 and substrate 1;
Step 2 of forming a buffer oxide layer 2 (Buffer Oxide) on the substrate 1;
Amorphous silicon thin film layer 3 (amorphous) on the buffer oxide layer 2 (Buffer Oxide)
step 3 for depositing silicon)
Further, the low-temperature oxide layer 4 (Low
Temperature Oxide) is deposited, and the low-temperature oxide layer 4 is used as a stopper layer for silicon thin film dry etching (Anisotropic Plasma Etching), a heat insulating layer for preventing heat dissipation during laser annealing, or a silicon spacer after recrystallization. (Step 4), which is a hard mask for removing (silicon-spacer),
Thereafter, the low-temperature oxide layer 4 is completely removed by anisotropic plasma etching 8 using the photoresist layer 5 as a hard mask, and then the amorphous silicon thin film layer 3 below is locally removed by etching. Step 5 and
When the photoresist layer 5 is removed and another amorphous silicon thin film layer 3a is deposited, the amorphous silicon thin film 3 under the original is interconnected with the amorphous silicon thin film 3a and is anisotropic. In the plasma etching 8, silicon spacers are formed on the edge of the active layer, followed by continuous wavelength laser or excimer laser recrystallization 9 of the active layer of the amorphous silicon thin film. And a step 6 of completely removing the silicon spacer 7 and the low-temperature oxide layer 4 above the active layer by anisotropic plasma etching 8.

以上のように、当該シリコンスペーサーには、混晶シリコン薄膜(polycrystalline silicon film)とアモルファスシリコン薄膜(amorphous silicon film)とからなるスペーサー(spacer)が含まれることができる。また、当該ステップ6で製作されたシリコンスペーサーには、薄膜トランジスタ(TFT)と、シリコン絶縁層上のMOS電界効果トランジスタ(SOI-MOSFET)の能動層のエッジ(能動層エッジを充填することを含む)とが含まれ、また、この方法が、高、低温工程と問わず適用できる。また、当該ステップ6で、シリコンスペーサーのシリコン絶縁層上のMOS電界効果トランジスタ(SOI-MOSFET)の能動層のエッジを製作してから、レーザー再結晶し、このシリコンスペーサーの主な目的は、温度ラダーを作って、シリコン薄膜横方向再結晶させる。また、当該ステップ6で、薄膜トランジスタの能動層の側壁に覆われるシリコンスペーサー材料は、誘電体(例えば、Oxide、Nitride、Metal oxide…等)や金属(例えば、アルミウムAl、タングステンW、モリブデンMo、クロミウムCr…)等の材料に代えても良く、最後に、選択的に、シリコンスペーサーを除去(或いはそのまま残して)してから、後の工程を続行する。また、当該ステップ6では、まず、能動層に対して、エキシマーレーザーアニール(ELA)や、固相成長(SPC)、或いは金属誘起固相成長(MILC)等の方法で能動層を再結晶させた後、薄膜トランジスタ或いはシリコン絶縁層上のMOS電界効果トランジスタ(SOI-MOSFET)の能動層のエッジに、シリコンスペーサーを製作してもよい。 As described above, the silicon spacer may include a spacer composed of a mixed crystalline silicon film and an amorphous silicon film. In addition, the silicon spacer manufactured in Step 6 includes the thin film transistor (TFT) and the active layer edge of the MOS field effect transistor (SOI-MOSFET) on the silicon insulating layer (including filling the active layer edge). In addition, this method can be applied to both high and low temperature processes. In step 6, the edge of the active layer of the MOS field effect transistor (SOI-MOSFET) on the silicon insulating layer of the silicon spacer is fabricated and then laser recrystallized. The main purpose of this silicon spacer is to Make a ladder and recrystallize the silicon thin film laterally. In step 6, the silicon spacer material covered with the sidewall of the active layer of the thin film transistor may be a dielectric (eg, Oxide, Nitride, Metal oxide, etc.) or a metal (eg, aluminum Al, tungsten W, molybdenum Mo, chromium). The material may be replaced with a material such as Cr ...). Finally, after the silicon spacer is selectively removed (or left as it is), the subsequent process is continued. In step 6, the active layer is first recrystallized from the active layer by a method such as excimer laser annealing (ELA), solid phase growth (SPC), or metal induced solid phase growth (MILC). Later, a silicon spacer may be fabricated on the edge of the active layer of the thin film transistor or the MOS field effect transistor (SOI-MOSFET) on the silicon insulating layer.

当該シリコンスペーサー7が、能動層アモルファスシリコン薄膜層3のエッジに製作された後、高エネルギー連続波長レーザーで、ドッグボーン形状(dog-bone shape)である能動層に対して再結晶させること、或いはエキシマー(Excimer)レーザーアニールで再結晶9させることにより、能動層に温度ラダーを作り、シリコン結晶粒を拡大し(図3を参照のこと)、
図4には、ゲート10(Gate)と、ソース11(Source)、ドレイン12(Drain)の相対位置であり、図から分かるように、このような工程では、当該シリコンスペーサー7が能動層(アモルファスシリコン薄膜層3)全体の周縁を囲むようにし、後の異方性プラズマエッチング8では、完全にシリコンスペーサー7を除去できない場合、シリコンスペーサー7の結晶特性がよくないから、残されるシリコンスペーサー7がトランジスタの電気特性に影響を与えず、電圧によるシリコンスペーサー7の導通が難しく、電流に有利である。
After the silicon spacer 7 is fabricated at the edge of the active layer amorphous silicon thin film layer 3, it can be recrystallized with respect to the active layer having a dog-bone shape with a high energy continuous wavelength laser, or By recrystallizing 9 by excimer laser annealing, a temperature ladder is created in the active layer, and the silicon crystal grains are expanded (see Fig. 3).
FIG. 4 shows the relative positions of the gate 10 (Gate), the source 11 (Source), and the drain 12 (Drain). As can be seen from FIG. 4, in this process, the silicon spacer 7 is an active layer (amorphous). If the silicon thin film layer 3) surrounds the entire periphery and the subsequent anisotropic plasma etching 8 cannot completely remove the silicon spacer 7, the crystalline characteristics of the silicon spacer 7 are not good. It does not affect the electrical characteristics of the transistor, it is difficult to conduct the silicon spacer 7 by voltage, which is advantageous for current.

図5は、エキシマーレーザー再結晶により得た多結晶粒(Poly-Si Grains)がチャンネルにおいての分布状況であり、これにより、本発明によれば、トランジスタのチャンネルにおいて、比較的に大きいシリコン結晶粒が得られ、その理由は、レーザー照射された後、比較的に薄いチャンネル領域全体が溶融されるが、比較的に厚いシリコンスペーサー7が部分的に溶融され、全体が溶融される領域においては、シリコンスペーサー7が種(seed)とされて、内側への再結晶をトリガーするためであり、また、図5から分かるように、当該能動層のエッジには収縮(Shrinkage)変形現象が発生しないので、この方法は、シリコン薄膜全体が溶融された後、表面張力による収縮効果(Shrinkage
Effect)を有効に抑制し、図6は、この方法において、連続波長レーザーをもって再結晶させる時の能動層図形方位とレーザー走査方向の最も良い状況であり、また、図7は、従来の、自然発熱効果を解決する方法であり、本発明においては、更に上記の方法を利用することにより、比較的に大きいチャンネル幅Wを、多数の小さいチャンネル幅Wiを並列に変更することで、各電流のニーズを満足でき、これにより、やや大きいシリコン結晶粒をチャンネルに保持しながら、素子の自然発熱効果を改善できる。
FIG. 5 shows the distribution of polycrystal grains (Poly-Si Grains) obtained by excimer laser recrystallization in a channel. According to the present invention, relatively large silicon grains are obtained in a transistor channel. The reason for this is that, after laser irradiation, the entire relatively thin channel region is melted, but in the region where the relatively thick silicon spacer 7 is partially melted and the entire region is melted, This is because the silicon spacer 7 is used as a seed to trigger inward recrystallization, and as can be seen from FIG. 5, no shrinkage deformation phenomenon occurs at the edge of the active layer. In this method, after the entire silicon thin film is melted, the shrinkage effect due to surface tension (Shrinkage
FIG. 6 shows the best situation of the active layer figure orientation and the laser scanning direction when recrystallizing with a continuous wavelength laser in this method, and FIG. This method solves the heat generation effect. In the present invention, by using the above-described method, a relatively large channel width W is changed in parallel with a large number of small channel widths W i. Therefore, the natural heat generation effect of the element can be improved while holding a slightly large silicon crystal grain in the channel.

以上の詳しい説明によれば、本技術をよく分かるものが、本発明が確実に前記の目的を達成することを了解するので、特許法の規定に従って、特許の出願を提出する。 According to the above detailed description, those who understand this technology well understand that the present invention achieves the above-mentioned object, so file an application for a patent in accordance with the provisions of the Patent Law.

以上の説明は、ただ、本発明のよりよい実施例であり、本発明の実施範囲を制限するものではなく、また、本発明の特許請求の範囲や明細書内容に従って等価修正や変更も、本発明の請求範囲に含まれている。 The above description is merely a better embodiment of the present invention, and does not limit the scope of the present invention. Equivalent modifications and changes may be made in accordance with the scope of the claims and the contents of the present invention. It is included in the claims of the invention.

本発明の成形の垂直電流方向の断面概念図である。It is a section conceptual diagram of the perpendicular current direction of fabrication of the present invention. 図1に続く、本発明の成形の垂直電流方向の断面概念図である。FIG. 2 is a conceptual cross-sectional view in the vertical current direction of the molding of the present invention continued from FIG. 1. 図2に続く、本発明の成形の垂直電流方向の断面概念図である。FIG. 3 is a conceptual cross-sectional view in the vertical current direction of the molding of the present invention continued from FIG. 2. 発明のトランジスタの対向位置から見る上面図である。It is a top view seen from the opposing position of the transistor of invention. 本発明のSEM(ScanningElectron Microscope)図である。It is a SEM (Scanning Electron Microscope) figure of the present invention. 本発明において、連続波長(continuouswave, CW)レーザー再結晶を使用する時の能動層図形方位とレーザー走査方向の概念図である。In this invention, it is a conceptual diagram of an active layer figure orientation and a laser scanning direction when using continuous wave (continuouswave, CW) laser recrystallization. 従来の、比較的に大きいチャンネル幅トランジスタの自然発熱効果(Self-heatingEffect)を解決する方法の概念図である。It is a conceptual diagram of a conventional method for solving a spontaneous heating effect (Self-heating Effect) of a relatively large channel width transistor.

符号の説明Explanation of symbols

1 基板
2 バッファ酸化層
3、3a アモルファスシリコン薄膜層
4 低温酸化層
5 フォトレジスト層
7 シリコンスペーサー
8 異方性プラズマエッチング
9 アモルファスシリコン薄膜能動層の連続波長レーザーやエキシマーレーザー再結晶
10 ゲート
11 ソース
12 ドレイン
1 Board
2 Buffer oxide layer 3, 3a Amorphous silicon thin film layer
4 Low temperature oxide layer
5 Photoresist layer
7 Silicone spacer
8 Anisotropic plasma etching 9 Continuous wavelength laser or excimer laser recrystallization of active layer of amorphous silicon thin film 10 Gate 11 Source 12 Drain

Claims (8)

基板を提供するステップ1と、
当該基板上にバッファ酸化層(Buffer Oxide)を形成するステップ2と、
当該バッファ酸化層(Buffer Oxide)上にアモルファスシリコン薄膜層(amorphous silicon)を堆積するステップ3と、
さらに、当該アモルファスシリコン薄膜層(amorphous silicon)上に低温酸化層(Low
Temperature Oxide)を堆積し、当該低温酸化層(Low Temperature Oxide)が後工程において、シリコン薄膜ドライエッチングのストッパー層や、レーザーアニールする時、熱の発散を防止する保温層、或いは再結晶後シリコンスペーサー(poly-spacer)を除去するハードマスク(Hard Mask)とされるステップ4と、
その後、フォトレジスト層(Photoresist)をハードマスクとし、異方性プラズマエッチングで、低温酸化層を完全にエッチング除去してから、下方にあるアモルファスシリコン薄膜層を局部的にエッチング除去するステップ5と、
フォトレジスト層を除去して、更に、もう一つのアモルファスシリコン薄膜層を堆積する時、元の下方にあるアモルファスシリコン薄膜が、当該アモルファスシリコン薄膜と相互に接続し、また、異方性プラズマエッチングで、能動層の縁にシリコンスペーサーを形成し、続いて、アモルファスシリコン薄膜能動層の連続波長レーザーやエキシマーレーザー再結晶を行うと、能動層のシリコン結晶粒を拡大し、最後に、異方性プラズマエッチングで、シリコンスペーサーと能動層の上方にある低温酸化層を、完全に除去するステップ6と、を有する、
ことを特徴とする、低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。
Providing a substrate, step 1;
Step 2 of forming a buffer oxide layer (Buffer Oxide) on the substrate;
Depositing amorphous silicon thin film layer (amorphous silicon) on the buffer oxide layer (Buffer Oxide);
Furthermore, a low-temperature oxide layer (Low) is formed on the amorphous silicon thin film layer (amorphous silicon).
Temperature Oxide) is deposited, and the low-temperature oxide layer is used as a stopper layer for silicon thin film dry etching in the post-process, a heat insulating layer that prevents heat dissipation when laser annealing, or a silicon spacer after recrystallization. (Step 4) used as a hard mask to remove (poly-spacer),
Thereafter, the photoresist layer (Photoresist) is used as a hard mask, and the low-temperature oxide layer is completely etched away by anisotropic plasma etching, and then the amorphous silicon thin film layer below is locally etched away,
When the photoresist layer is removed and another amorphous silicon thin film layer is deposited, the amorphous silicon thin film underneath is connected to the amorphous silicon thin film, and anisotropic plasma etching is performed. When the silicon spacer is formed on the edge of the active layer, and then the continuous wavelength laser or excimer laser recrystallization of the amorphous silicon thin film active layer is performed, the silicon crystal grains of the active layer are expanded, and finally the anisotropic plasma Etching to completely remove the low temperature oxide layer above the silicon spacer and active layer by etching, and
A method for laser recrystallization of a low-temperature polycrystalline silicon thin film transistor active layer, characterized in that:
当該シリコンスペーサーには、混晶シリコン薄膜(polycrystalline silicon film)とアモルファスシリコン薄膜(amorphous silicon film)とからなるスペーサー(spacer)が含まれている、ことを特徴とする、請求項1記載の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。 2. The low-temperature multi-layer according to claim 1, wherein the silicon spacer includes a spacer composed of a polycrystalline silicon film and an amorphous silicon film. Laser recrystallization method of crystalline silicon thin film transistor active layer. 当該ステップ6で製作されたシリコンスペーサーには、更に、薄膜トランジスタ(TFT)と、シリコン絶縁層上のMOS電界効果トランジスタ(SOI-MOSFET)の能動層のエッジとが含まれる、ことを特徴とする、請求項1記載の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。 The silicon spacer manufactured in step 6 further includes a thin film transistor (TFT) and an edge of an active layer of a MOS field effect transistor (SOI-MOSFET) on a silicon insulating layer. A method for laser recrystallization of a low-temperature polycrystalline silicon thin film transistor active layer according to claim 1. 当該ステップ6で、シリコンスペーサーのシリコン絶縁層上のMOS電界効果トランジスタ(SOI-MOSFET)の能動層のエッジを製作してから、レーザー再結晶し、このシリコンスペーサーの主な目的は、温度ラダーを作って、シリコン薄膜横方向再結晶させるためである、ことを特徴とする、請求項1記載の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。 In step 6, the edge of the active layer of the MOS field effect transistor (SOI-MOSFET) on the silicon insulating layer of the silicon spacer is fabricated and then laser recrystallized. The main purpose of this silicon spacer is to create a temperature ladder. The method for laser recrystallization of a low-temperature polycrystalline silicon thin film transistor active layer according to claim 1, wherein the method is for producing and recrystallizing a silicon thin film laterally. 当該ステップ6で、薄膜トランジスタの能動層の側壁に覆われるシリコンスペーサーは、誘電体(例えば、Oxide、Nitride、Metal oxide…等)や金属(例えば、アルミウムAl、タングステンW、モリブデンMo、クロミウムCr…)等の材料に代えても良い、ことを特徴とする、請求項1記載の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。 In step 6, the silicon spacer covered with the sidewall of the active layer of the thin film transistor is a dielectric (eg, Oxide, Nitride, Metal oxide ...) or metal (eg, aluminum Al, tungsten W, molybdenum Mo, chromium Cr ...). 2. The method of laser recrystallization of a low-temperature polycrystalline silicon thin film transistor active layer according to claim 1, wherein the material may be replaced with a material such as 当該誘電体は、酸化物(Oxide)、窒化物(Nitride)、及び金属酸化物(Metal oxide)から選ばれる、ことを特徴とする、請求項5記載の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。 6. The laser reactivation of a low-temperature polycrystalline silicon thin film transistor active layer according to claim 5, wherein the dielectric is selected from an oxide, a nitride, and a metal oxide. Crystal method. 当該金属は、アルミウム(Al)、タングステン(W)、モリブデン(Mo)、クロミウム(Cr)から選ばれる、ことを特徴とする、請求項5記載の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。 6. The laser recrystallization method of a low-temperature polycrystalline silicon thin film transistor active layer according to claim 5, wherein the metal is selected from aluminum (Al), tungsten (W), molybdenum (Mo), and chromium (Cr). . 当該ステップ6では、まず、能動層に対して、エキシマーレーザーアニール(ELA)や、固相成長(SPC)、或いは金属誘起固相成長(MILC)等の方法で能動層を再結晶させた後、薄膜トランジスタ或いはシリコン絶縁層上のMOS電界効果トランジスタ(SOI-MOSFET)の能動層のエッジに、シリコンスペーサーを製作してもよい、ことを特徴とする、請求項1記載の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。 In Step 6, the active layer is first recrystallized from the active layer by a method such as excimer laser annealing (ELA), solid phase growth (SPC), or metal induced solid phase growth (MILC). 2. The low-temperature polycrystalline silicon thin film transistor active layer according to claim 1, wherein a silicon spacer may be formed on an edge of the active layer of the thin film transistor or the MOS field effect transistor (SOI-MOSFET) on the silicon insulating layer. Laser recrystallization method.
JP2004175244A 2003-06-23 2004-06-14 Laser recrystallization method of low temperature polycrystalline silicon thin film transistor active layer Expired - Fee Related JP3942100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004175244A JP3942100B2 (en) 2003-06-23 2004-06-14 Laser recrystallization method of low temperature polycrystalline silicon thin film transistor active layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003177842 2003-06-23
JP2004175244A JP3942100B2 (en) 2003-06-23 2004-06-14 Laser recrystallization method of low temperature polycrystalline silicon thin film transistor active layer

Publications (2)

Publication Number Publication Date
JP2005039224A true JP2005039224A (en) 2005-02-10
JP3942100B2 JP3942100B2 (en) 2007-07-11

Family

ID=34220120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175244A Expired - Fee Related JP3942100B2 (en) 2003-06-23 2004-06-14 Laser recrystallization method of low temperature polycrystalline silicon thin film transistor active layer

Country Status (1)

Country Link
JP (1) JP3942100B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015188542A1 (en) * 2014-06-10 2015-12-17 京东方科技集团股份有限公司 Low temperature polysilicon thin film transistor manufacturing method and array substrate manufacturing method
WO2017020358A1 (en) * 2015-08-04 2017-02-09 深圳市华星光电技术有限公司 Low-temperature polycrystalline silicon thin film transistor and manufacture method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190111722A (en) * 2018-03-23 2019-10-02 잉 홍 Method of semiconductor device
WO2019182262A1 (en) 2018-03-23 2019-09-26 홍잉 Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015188542A1 (en) * 2014-06-10 2015-12-17 京东方科技集团股份有限公司 Low temperature polysilicon thin film transistor manufacturing method and array substrate manufacturing method
WO2017020358A1 (en) * 2015-08-04 2017-02-09 深圳市华星光电技术有限公司 Low-temperature polycrystalline silicon thin film transistor and manufacture method thereof

Also Published As

Publication number Publication date
JP3942100B2 (en) 2007-07-11

Similar Documents

Publication Publication Date Title
US6410373B1 (en) Method of forming polysilicon thin film transistor structure
US7338845B2 (en) Fabrication method of a low-temperature polysilicon thin film transistor
US7615384B2 (en) Semiconductor display device and method of manufacturing the same
US20100129970A1 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
KR20030064654A (en) Semiconductor device and method of manufacturing the same
JP2005303299A (en) Electronic device and method of manufacturing the same
TWI322446B (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
US5580801A (en) Method for processing a thin film using an energy beam
TW594884B (en) Laser re-crystallization method of low temperature polysilicon thin film transistor
JP3942100B2 (en) Laser recrystallization method of low temperature polycrystalline silicon thin film transistor active layer
US20050224876A1 (en) [structure of ltps-tft and method of fabricating channel layer thereof]
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
US7115449B2 (en) Method for fabrication of polycrystalline silicon thin film transistors
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
US8884304B2 (en) Thin film transistor array substrate having polysilicon
KR101338104B1 (en) Method of fabricating tft array substrate
US9515103B2 (en) LTPS TFT substrate structure and method of forming the same
KR101075261B1 (en) Fabricating method of polycrystalline silicon thin film
US20050000408A1 (en) Process for forming polycrystalline silicon layer by laser crystallization
US7014708B2 (en) Method of forming a thin film transistor by utilizing a laser crystallization process
JPH09260286A (en) Manufacture of semiconductor device
KR100966431B1 (en) Method of fabricating liquid crystal display device for improving crystallization characteristics
KR100418217B1 (en) Method of manufacturing for poly-Silicone Thin Film Transistor
JP2007220948A (en) Thin-film semiconductor device, and its manufacturing method
JP2004241486A (en) Semiconductor crystallizing method and manufacturing method of thin film transistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060703

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees