JP3799977B2 - 直流定電流回路及びコンデンサの絶縁抵抗測定装置 - Google Patents
直流定電流回路及びコンデンサの絶縁抵抗測定装置 Download PDFInfo
- Publication number
- JP3799977B2 JP3799977B2 JP2000274399A JP2000274399A JP3799977B2 JP 3799977 B2 JP3799977 B2 JP 3799977B2 JP 2000274399 A JP2000274399 A JP 2000274399A JP 2000274399 A JP2000274399 A JP 2000274399A JP 3799977 B2 JP3799977 B2 JP 3799977B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- constant current
- current
- fet
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、電流制御用ＦＥＴ（電界効果トランジスタ）を備えた直流定電流回路及びコンデンサの絶縁抵抗測定装置（以下、適宜「絶縁抵抗測定装置」と略称する）に関し、特に耐圧の高い直流定電流回路及び該直流定電流回路が配設されたコンデンサの絶縁抵抗測定装置に関する。
【０００２】
【従来の技術】
図４は従来のコンデンサの絶縁抵抗測定装置３１の電気回路図である。この従来の絶縁抵抗測定装置３１においては、直流定電流回路３２が、駆動電源３３から直流の印加電圧ＶＢの供給を受けて、絶縁抵抗の測定対象であるコンデンサＣに直流の一定電流を流す一方、コンデンサＣを流れる一定電流Ｉｓを電流計Ａで測定するとともに、コンデンサＣの両端の直流電圧Ｖｓを電圧計Ｖで測定して、コンデンサＣの絶縁抵抗ＲｓであるＶｓ／Ｉｓを求めるようにしている。なお、求めた絶縁抵抗Ｒｓが規格値以上であれば、そのコンデンサＣは良品と判定される。
【０００３】
また、絶縁抵抗測定装置３１の定電流回路３２においては、出力電流が一定電流Ｉｓとなるように電流制御を実行する電流制御用ＦＥＴ３４が配設されている。電流制御用ＦＥＴ３４は、ドレイン３４Ｄが駆動電源３３に接続される一方、ソース３４Ｓが電流検出用抵抗素子ＲＧに接続されるとともに、ゲート３４Ｇには予め定められた直流の一定電流Ｉｓに対応する基準電圧Ｖｇが印加されており、電流検出用抵抗素子ＲＧの両端の検出電圧Ｖｈが、基準電圧Ｖｇと等しくなるようにＦＥＴ３４が動作することにより電流制御が行われるように構成されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の絶縁抵抗測定装置３１の場合、定電流回路３２の耐圧が十分でないという問題がある。図５に示すように、定電流回路３２の出力電流が一定電流Ｉｓに達するまでの初期の線型領域ＡＲａでは印加電圧の増加に伴って出力電流が徐々に増加するが、出力電流が一定電流Ｉｓに達した後の制御領域ＡＲｂでは印加電圧ＶＢが増加しても出力電流は一定電流Ｉｓのままである。したがって、負荷であるコンデンサＣの状況によっては印加電圧ＶＢの大部分が電流制御用ＦＥＴ３４にかかることがあり、定電流回路３２の耐圧はＦＥＴ３４の耐圧で支配されることになるが、ＦＥＴ３４の耐圧（耐電圧）は１．５ｋＶ程度と、それほど高くはないのが一般的である。
【０００５】
一方、測定対象のコンデンサＣが耐圧５〜６ｋＶの非積層型である場合、あるいは積層型の中高圧セラミックコンデンサである場合等では、絶縁抵抗測定用の一定電流Ｉｓを流すためには印加電圧ＶＢを相当高くする必要がある。しかし、印加電圧ＶＢが高くなると、１．５ｋＶ程度の耐圧のＦＥＴ３４では、破壊してしまうおそれがあり、定電流回路３２の耐圧は必ずしも十分とはいえないのが実情である。
【０００６】
他方、図６に示すように、定電流回路３２と同一構成の二つの定電流回路ユニット３５Ａ，３５Ｂを２個、直列に接続した直流定電流回路３６の場合、ＦＥＴ３４も直列に接続されることになるので、一見、耐圧性能を向上させることができるように考えられる。
【０００７】
しかしながら、定電流回路３６の場合、両定電流回路ユニット３５Ａ，３５Ｂの一定電流Ｉｓの値は、回路素子の特性のばらつきなどにより、厳密には同一とはならないことから、印加電圧が二つの定電流回路ユニット３５Ａ，３５Ｂのそれぞれに分配されず、いずれか一方に集中してかかることになるため、ＦＥＴ３４は破壊されてしまう。
【０００８】
すなわち、例えば、定電流回路ユニット３５Ａの一定電流Ｉｓが３０ｍＡ，定電流回路ユニット３５Ｂの一定電流Ｉｓが３１ｍＡとし、かつ、印加電圧ＶＢが１個のＦＥＴ３４の耐圧より高く、２個のＦＥＴ３４の耐圧より低い範囲にあるとした場合において、定電流回路３６に印加電圧ＶＢがかかると、先ず定電流回路ユニット３５Ａが３０ｍＡの一定電流Ｉｓの電流制御を開始するので、一定電流Ｉｓが３１ｍＡである定電流回路ユニット３５Ｂは電流制御に入ることができない。その結果、図７(ａ)に示すように、定電流回路ユニット３５ＡのインピーダンスはＲＡΩとなる一方、定電流回路ユニット３５ＢのインピーダンスはＲＡΩと比べると実質的に０Ωとなり、印加電圧ＶＢは大部分が定電流回路ユニット３５Ａに集中してかかることになるため、ＦＥＴ３４は直ちに破壊されて短絡状態となる。
【０００９】
そして、定電流回路ユニット３５ＡのＦＥＴ３４が破壊されると、図７（ｂ）に示すように、定電流回路ユニット３５Ｂが３１ｍＡの一定電流Ｉｓで電流制御を開始して、定電流回路ユニット３５ＢのインピーダンスはＲＢΩとなる一方、定電流回路ユニット３５ＡのインピーダンスはＦＥＴ３４の短絡でＲＢΩと比べると実質的に０Ωとなるため、印加電圧ＶＢは大部分が定電流回路ユニット３５Ｂに集中してかかり、もう一方のＦＥＴ３４も直ちに破壊されてしまうことになる。
【００１０】
このように、定電流回路ユニット３５Ａ，３５Ｂのそれぞれの一定電流Ｉｓの間に僅かでも差があると、各ＦＥＴ３４が破壊されて直流定電流回路３６は故障してしまうことになる。
【００１１】
本願発明は、上記問題点を解決するものであり、耐圧を十分に向上させることが可能な直流定電流回路及び該直流定電流回路を備えたコンデンサの絶縁抵抗測定装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本願発明（請求項１）の直流定電流回路は、
(ａ)出力電流が予め定められた直流の一定電流となるように電流制御を実行する電流制御用ＦＥＴ（電界効果トランジスタ）と、(ｂ)前記ＦＥＴと並列に接続され、前記ＦＥＴのドレイン・ソース間の電圧が予め定められた所定電圧以上になると導通して、前記ＦＥＴの電流制御を強制的に解除する電流制御解除用ＦＥＴ（電界効果トランジスタ）とを備えた定電流回路ユニットが、複数個、前記電流制御用ＦＥＴのドレイン・ソースの同一極性どうしが接続されないように向きを揃えて順次直列に接続されていることを特徴としている。
【００１３】
本願発明（請求項１）の直流定電流回路の場合、複数個ある各定電流回路ユニットにおいては、電流制御用ＦＥＴが電流制御を行って、出力電流を予め定められた直流の一定電流とする機能を発揮するが、同一構成であっても各回路ユニットの一定電流の値は完全に同一ではなくて、回路素子のばらつきなどに起因する差が存在する。したがって、直流定電流回路に印加電圧がかかると、最初に電流制御を始める一定電流の値が最も小さい定電流回路ユニット（以下、「最小定電流回路ユニット」ともいう）に、印加電圧の大部分がかかるはずであるが、実際はそうはならず、この最小定電流回路ユニットでは、電流制御用ＦＥＴのドレイン・ソース間の電圧が予め定められた所定電圧以上になると、電流制御解除用ＦＥＴが導通して電流制御用ＦＥＴの電流制御が解除されると同時に、出力電流が増大する。
【００１４】
そして、最小定電流回路ユニットの出力電流の増大を受けて、一定電流の値が次に小さい定電流回路ユニットが電流制御を始める。このとき、これら両回路ユニットにかかる電圧を考えると、最小定電流回路ユニットには、電流制限解除時にかかっていた所定電圧Ｖｎに近い電圧がかかるとともに、一定電流の値が次に小さい定電流回路ユニットには（印加電圧ＶＢ−略所定電圧Ｖｎ）の電圧がかかり、印加電圧ＶＢが両回路ユニットに分配されて印加される。
【００１５】
なお、一定電流の値が次に小さい定電流回路ユニットでも、電流制御用ＦＥＴのドレイン・ソース間の電圧が所定電圧Ｖｎ以上になると、電流制御解除用ＦＥＴが導通して電流制御用ＦＥＴの電流制御が解除されると同時に、出力電流が増大し、さらに一定電流の値が３番目に小さい定電流回路ユニット以下のユニットでも同様のことが繰り返されることになる。
【００１６】
このように、本願発明（請求項１）の直流定電流回路の場合、各回路ユニットにかかる電圧は、電流制御解除が起こる所定電圧Ｖｎに近い電圧以上にはならず、印加電圧ＶＢが特定の回路ユニットに集中することなく、全回路ユニットに分配されて印加され、回路は故障することなく正常に動作する。なお、本願発明の直流定電流回路において、所定電圧Ｖｎは、ＦＥＴの耐圧に見合った適当な値に設定されることはいうまでもない。
【００１７】
一方、請求項１の直流定電流回路の耐圧は、直列に接続された定電流回路ユニットの個数倍であるから、（１個の定電流回路ユニットの耐圧×直列接続する定電流回路ユニットの数）＞（直流定電流回路として必要な耐圧）の関係を満たすように、直列接続する定電流回路ユニットの数を設定することにより、直流定電流回路に十分な耐圧を持たせることができる。
【００１８】
さらに、請求項１の直流定電流回路の各定電流回路ユニットでは、電流制御用素子及び電流制御解除用素子としてのＦＥＴが、耐圧が高くても、高速で十分な電流を流すことが可能な素子であることから、短時間のうちに印加電圧の全回路ユニットへの分配を済ますことが可能になり、ＦＥＴが破壊したり、回路に大きな負担がかかったりすることを防止することができる。
なお、ＦＥＴとしては、耐圧が高くても、高速で十分な電流を流すことが可能で、短時間のうちに印加電圧の全回路ユニットへの分配を済ますことが可能なパワーＭＯＳタイプのＦＥＴが特に好適である。
【００１９】
また、本願発明（請求項２）の直流定電流回路は、前記電流制御用ＦＥＴのソースに電流検出用抵抗素子が接続されるとともに、ゲートに予め定められた一定電流に対応した基準電圧が印加され、前記電流検出用抵抗素子の両端の検出電圧と前記基準電圧との電圧差にしたがって、前記電流制御用ＦＥＴが電流制御を実行することを特徴としている。
【００２０】
請求項２の直流定電流回路では、電流検出用抵抗素子の両端の検出電圧Ｖｈが基準電圧Ｖｇ（又は基準電圧Ｖｇに一定のバイアス電圧αを加えた電圧）と等しくなる〔Ｖｈ＝Ｖｇ（又はＶｈ＝Ｖｇ＋α）〕ように電流制御用ＦＥＴが動作するので、電流検出用抵抗素子を抵抗値Ｒｇとし、電流制御により一定電流Ｉｓが流れるとした場合、Ｖｈ＝Ｉｓ・Ｒｇであることから、Ｉｓ＝Ｖｇ／Ｒｇ又はＩｓ＝（Ｖｇ＋α）／Ｒｇとなり、一定電流Ｉｓが、事実上、電流検出用抵抗素子の抵抗値Ｒｇと基準電圧Ｖｇだけで決まることになるため、一定電流Ｉｓの値を極めて簡単に設定することが可能になる。
【００２１】
また、本願発明（請求項３）の直流定電流回路は、前記電流制御用ＦＥＴのドレイン・ソース間の電圧が所定電圧に達したときに、分圧点の電圧（分圧出力）が電流制御解除用ＦＥＴの導通開始電圧に達する分圧回路が、前記電流制御解除用ＦＥＴのドレイン・ソース間に並列に接続されているとともに、前記分圧点が前記電流制御解除用ＦＥＴのゲートに接続されていることを特徴としている。
【００２２】
請求項３の直流定電流回路では、電流制御用ＦＥＴのドレイン・ソース間の電圧が所定電圧Ｖｎに達すると、電流制御解除用ＦＥＴに並列接続されている分圧回路が、電流制御解除用ＦＥＴのゲートに導通開始電圧Ｖｍを与えるので、電流制御解除用ＦＥＴが導通し、電流制御用ＦＥＴの電流制御が解除されると同時に出力電流が増大する。この分圧回路は抵抗素子の組み合わせなどの簡潔な構成のものであることから、電流制御解除用ＦＥＴを導通させるための回路を簡単に実現することが可能になる。
【００２３】
さらに、本願発明（請求項４）のコンデンサの絶縁抵抗測定装置は、コンデンサに絶縁抵抗測定用の電流として直流の一定電流を流す定電流回路を備えたコンデンサの絶縁抵抗測定装置において、前記定電流回路として、請求項１記載の直流定電流回路を備えていることを特徴としている。
【００２４】
請求項４の絶縁抵抗測定装置では、上述のように、請求項１の直流定電流回路が十分な耐圧を有しているので、コンデンサの絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になり、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【００２５】
さらに、本願発明（請求項５）のコンデンサの絶縁抵抗測定装置は、コンデンサに絶縁抵抗測定用の電流として直流の一定電流を流す定電流回路を備えたコンデンサの絶縁抵抗測定装置において、前記定電流回路として、請求項２記載の直流定電流回路を備えていることを特徴としている。
【００２６】
請求項５の絶縁抵抗測定装置では、上述のように、請求項２の直流定電流回路が十分な耐圧を有しているとともに、一定電流Ｉｓの値の設定が極めて簡単であることから、コンデンサの絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になり、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【００２７】
さらに、本願発明（請求項６）のコンデンサの絶縁抵抗測定装置は、コンデンサに絶縁抵抗測定用の電流として直流の一定電流を流す定電流回路を備えたコンデンサの絶縁抵抗測定装置において、前記定電流回路として、請求項３記載の直流定電流回路を備えていることを特徴としている。
【００２８】
請求項６の絶縁抵抗測定装置では、上述のように、請求項３の直流定電流回路が十分な耐圧を有しているとともに、電流制御解除用ＦＥＴを導通させるための回路を簡単に実現することができるので、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【００２９】
【発明の実施の形態】
以下、本願発明の実施の形態を示してその特徴とするところをさらに詳しく説明する。
図１は本願発明の一実施形態にかかる直流定電流回路を具備するコンデンサの絶縁抵抗測定装置の電気回路の構成を示す図である。
【００３０】
この実施形態の絶縁抵抗測定装置１は、図１に示すように、複数個の定電流回路ユニット３が、後述の電流制御用ＦＥＴ５のドレイン・ソースの同一極性どうしが接続されないように向きを揃えて順次直列に接続された直流定電流回路２と、この直流定電流回路２に直流の印加電圧ＶＢを供給する駆動電源４とを備えており、直流定電流回路２に駆動電源４からの印加電圧ＶＢがかかるのに伴って、絶縁抵抗測定対象のコンデンサＣに直流の一定電流Ｉｓが絶縁抵抗測定用の電流として流れるように構成されている。
【００３１】
また、絶縁抵抗測定装置１は、さらに、コンデンサＣに流れる一定電流Ｉｓを測定する電流計Ａ、コンデンサＣの両端の直流電圧Ｖｓを測定する電圧計Ｖを備えており、電流計Ａで測定された一定電流Ｉｓと電圧計Ｖで測定された直流電圧ＶｓからコンデンサＣの絶縁抵抗ＲｓであるＶｓ／Ｉｓを求めるように構成されている。なお、求められた絶縁抵抗Ｒｓが規格値以上であれば、コンデンサＣは良品であると判定される。
【００３２】
測定対象のコンデンサＣとしては、耐圧数百Ｖ〜６ｋＶ程度の非積層型や積層型の中高圧セラミックコンデンサが例示されるが、絶縁抵抗測定装置１の測定対象であるコンデンサＣは、中高圧セラミックコンデンサ以外の低圧や高圧コンデンサであってもよい。
【００３３】
なお、絶縁抵抗測定装置１は、さらに、測定した絶縁抵抗Ｒｓが規格値以上であるか否かを判定する判定手段や判定結果を表示する表示手段を備えた構成とすることも可能である。また、絶縁抵抗測定装置１は、電流計Ａや電圧計Ｖを内蔵せず、測定の際に外付けで配備されるように構成することも可能である。
【００３４】
一方、直流定電流回路２を構成する各定電流回路ユニット３は、出力電流が予め定められた直流の一定電流Ｉｓとなるように電流制御を実行するパワーＭＯＳタイプの電流制御用ＦＥＴ５と、このＦＥＴ５と並列に接続されているとともに、ＦＥＴ５のドレイン・ソース間の電圧が予め定められた所定電圧Ｖｎ以上になると、導通してＦＥＴ５の電流制御を強制的に解除する電流制御解除用ＦＥＴ６とを備えた構成を有している。
【００３５】
各定電流回路ユニット３においては、図２に示すように、電流制御用ＦＥＴ５は、ドレイン５Ｄの側が駆動電源４（図１）との接続側となっており、ソース５Ｓには電流検出用抵抗素子７が接続されているとともに、ゲート５Ｇには予め定められた一定電流に対応した基準電圧Ｖｇが印加されており、電流検出用抵抗素子７の両端の検出電圧Ｖｈと基準電圧Ｖｇとの電圧差にしたがって、電流制御用ＦＥＴ５が電流制御を実行するように構成されている。すなわち、各定電流回路ユニット３においては、検出電圧Ｖｈと基準電圧Ｖｇ（又は基準電圧Ｖｇに一定のバイアス電圧αを加えた電圧）が等しくなる〔Ｖｈ＝Ｖｇ（又はＶｇ＋α）〕ように電流制御用ＦＥＴ５が動作する。
【００３６】
なお、電流検出用抵抗素子７を抵抗値Ｒｇとすると、Ｖｈ＝Ｉｓ・Ｒｇであることから、Ｉｓ＝Ｖｇ／Ｒｇ、又はＩｓ＝（Ｖｇ＋α）／Ｒｇとなり、一定電流Ｉｓが、事実上、電流検出用抵抗素子７の抵抗値Ｒｇと基準電圧Ｖｇだけで決まることになるため、一定電流Ｉｓの値を極めて簡単に設定することが可能になる。
【００３７】
なお、各電流制御用ＦＥＴ５のゲート５Ｇに与えられる基準電圧Ｖｇは、電池により供給されてもよいし、定電圧ダイオードなどから構成される基準電圧発生回路などにより供給されてもよい。
【００３８】
また、電流制御用ＦＥＴ５のドレイン５Ｄ・ソース５Ｓ間の電圧が所定電圧Ｖｎに達したときに、分圧出力が電流制御解除用ＦＥＴ６の導通開始電圧Ｖｍに達する分圧回路８が、電流制御解除用ＦＥＴ６のドレイン６Ｄ・ソース６Ｓ間に並列に接続されているとともに、分圧回路８の分圧点８ａが電流制御解除用ＦＥＴ６のゲート６Ｇに接続されている。なお、分圧回路８は、抵抗素子９ａ、９ｂからなり、分圧回路８に所定電圧Ｖｎがかかったときに、分圧点８ａの電圧が導通開始電圧Ｖｍとなるように抵抗素子９ａ、９ｂの分圧比が設定されている。
【００３９】
したがって、電流制御用ＦＥＴ５のドレイン５Ｄ・ソース５Ｓ間の電圧が所定電圧Ｖｎに達したとき、分圧回路８が電流制御解除用ＦＥＴ６のゲート６Ｇに導通開始電圧Ｖｍを与え、電流制御解除用ＦＥＴ６を導通させて電流制御用ＦＥＴ５の電流制御を解除する。この電流制御用ＦＥＴ５の電流制御の解除に伴って、定電流回路ユニット３では出力電流が増大する。なお、電流制御解除用ＦＥＴ６は導通開始電圧Ｖｍ以下の電圧では完全に遮断状態となる特性を有するものが用いられている。
【００４０】
また、各定電流回路ユニット３は、図３に示すように印加電圧がかかった場合、出力電流が一定電流Ｉｓに達するまでの初期の線型領域ＡＲａにおいては、印加電圧の増加に伴って出力電流が徐々に増加し、出力電流が一定電流Ｉｓに達した後の制御領域ＡＲｂにおいては、印加電圧ＶＢが増加した場合、出力電流が一定電流Ｉｓのままで推移するが、電流制御解除用ＦＥＴ６のドレイン６Ｄ・ソース６Ｓ間の電圧が所定電圧Ｖｎに達して電流制御が解除された状態（降伏状態）になった後は、再び線型領域ＡＲｃとなり、印加電圧の増加に伴って出力電流が徐々に増加する電圧・電流特性となる。
【００４１】
次に、絶縁抵抗測定装置１の直流定電流回路２の回路動作について説明する。
直流定電流回路２においては、各定電流回路ユニット３が同一構成であっても、各回路ユニット３の一定電流Ｉｓの値は必ずしも完全に同一にはならず、回路素子のばらつきなどに起因する差が存在する。したがって、直流定電流回路２に印加電圧がかかると、最初に電流制御を始める一定電流Ｉｓの値が最も小さい定電流回路ユニット（最小定電流回路ユニット）３に、印加電圧ＶＢの大部分がかかるはずであるが実際はそうはならず、この最小定電流回路ユニット３では、電流制御用ＦＥＴ５のドレイン５Ｄ・ソース５Ｓ間の電圧が所定電圧Ｖｎ以上になると、電流制御解除用ＦＥＴ６のゲート６Ｇの電圧を規定している分圧回路８の分圧点８ａの電圧が導通開始電圧Ｖｍとなり、直ちに電流制御解除用ＦＥＴ６が導通して電流制御用ＦＥＴ５の電流制御が解除され、線型領域ＡＲｃに移行すると同時に、出力電流が増大する。
【００４２】
そして、最小定電流回路ユニット３の出力電流の増大を受けて、一定電流の値が次に小さい定電流回路ユニット３が電流制御を始める。このとき、両回路ユニット３，３にかかる電圧は、最小定電流回路ユニット３においては、電流制限解除が起こったときにかかっていた所定電圧Ｖｎに近い電圧であり、一定電流の値が次に小さい定電流回路ユニット３においては、（印加電圧ＶＢ−略所定電圧Ｖｎ）の電圧であって、印加電圧ＶＢは、両回路ユニット３，３に分配されて印加されることになる。また、一定電流の値が次に小さい定電流回路ユニット３においても、電流制御用ＦＥＴ５のドレイン５Ｄ・ソース５Ｓ間の電圧が所定電圧Ｖｎ以上になると、電流制御解除用ＦＥＴ６が導通して電流制御用ＦＥＴ５の電流制御が解除されると同時に、出力電流が増大し、さらに一定電流の値が３番目に小さい定電流回路ユニット３以下の回路ユニットでも、同様の動作が繰り返される。
【００４３】
その結果、直流定電流回路２においては、各回路ユニット３の印加電圧は、電流制御解除が起こる所定電圧Ｖｎに近い電圧以上になることはなく、印加電圧ＶＢが特定の回路ユニットに集中せず、全回路ユニットに分配されて印加され、回路は故障することなく正常に動作する。なお、所定電圧Ｖｎは、ＦＥＴ５，６の耐圧に見合った適当な値が設定される。
【００４４】
一方、直流定電流回路２の耐圧は、直列に接続された定電流回路ユニット３の個数倍であるから、（１個の定電流回路ユニット３の耐圧×直列接続する定電流回路ユニット３の数）＞（直流定電流回路２として必要な耐圧）の関係を満たすように、直列接続する定電流回路ユニット３の数を設定することにより、直流定電流回路２に十分な耐圧を持たせることができる。したがって、本願発明の直流定電流回路２において直列接続されている定電流回路ユニット３の個数は、２個以上であればよく、特定の数に限られるものではない。
【００４５】
さらに、定電流回路ユニット３の、電流制御用素子及び電流制御解除用素子としてのＦＥＴ５，６は、耐圧が高くても高速で十分な電流を流すことが可能な素子であるため、短時間のうちに、印加電圧ＶＢの全回路ユニット３への分配を済ますことが可能で、ＦＥＴ５，６が破壊したり、回路に大きな負担がかかったりすることを防止することができる。
【００４６】
また、上述のように、直流定電流回路２が十分な耐圧を有することから、この直流定電流回路２を用いた絶縁抵抗測定装置１においては、測定対象であるコンデンサＣに、絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になる。
【００４８】
さらに、直流定電流回路２が一定電流Ｉｓの値の設定が極めて簡単で、しかも、電流制御解除用ＦＥＴ６を導通させるための回路が、簡単に実現することが可能な構成を有しているので、測定対象であるコンデンサＣに、絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になる。
【００４９】
なお、本願発明は、上記実施形態に限られるものではなく、例えば、ＦＥＴ５として、パワーＭＯＳタイプ以外のＦＥＴを用いることが可能である。
【００５０】
本願発明はさらにその他の点においても上記実施形態に限定されるものではなく、直流定電流回路が組み込まれる装置の種類なども含めて、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
【００５１】
【発明の効果】
上述のように、本願発明（請求項１）の直流定電流回路は、(ａ)出力電流が予め定められた直流の一定電流となるように電流制御を実行する電流制御用ＦＥＴと、(ｂ)電流制御用ＦＥＴと並列に接続され、該ＦＥＴのドレイン・ソース間の電圧が予め定められた所定電圧以上になると導通して、該ＦＥＴの電流制御を強制的に解除する電流制御解除用ＦＥＴとを備えた定電流回路ユニットを、複数個、電流制御用ＦＥＴのドレイン・ソースの同一極性どうしが接続されないように向きを揃えて順次直列に接続するようにしているので、各々の定電流回路ユニットにかかる電圧が電流制御解除の起こる所定電圧以上にならないようにして、印加電圧が特定の回路ユニットに集中するのを防止するとともに、印加電圧が全回路ユニットにできるだけ均等に分配されるようにして、直流定電流回路全体の耐圧性能を向上させることが可能になる。
【００５２】
さらに、電流制御用素子及び電流制御解除用素子として、ＦＥＴを用いており、耐圧が高くても高速で十分な電流が流せるので、短時間のうちに印加電圧の全回路ユニットへの分配印加を済ませることが可能になり、ＦＥＴが破壊したり、回路に大きな負担がかかったりすることを防止することができる。
【００５３】
また、本願発明（請求項２）の直流定電流回路のように、電流制御用ＦＥＴのソースに電流検出用抵抗素子を接続するとともに、ゲートに予め定められた一定電流に対応した基準電圧を印加し、電流検出用抵抗素子の両端の検出電圧と基準電圧との電圧差にしたがって、電流制御用ＦＥＴに電流制御を実行させるようにした場合、一定電流が電流検出用抵抗素子の抵抗値と基準電圧だけで決まることになるため、一定電流の値を極めて簡単に設定することが可能になり、本願発明をより実効あらしめることができる。
【００５４】
また、本願発明（請求項３）の直流定電流回路のように、電流制御用ＦＥＴのドレイン・ソース間の電圧が所定電圧に達したときに、分圧点の電圧（分圧出力）が電流制御解除用ＦＥＴの導通開始電圧に達する分圧回路を、電流制御解除用ＦＥＴのドレイン・ソース間に並列に接続するとともに、分圧点を電流制御解除用ＦＥＴのゲートに接続するようにした場合、分圧回路が抵抗素子の組み合わせなどの簡潔な構成のものであることから、電流制御解除用ＦＥＴを導通させるための回路を簡単に実現することが可能になる。
【００５５】
さらに、本願発明（請求項４）のコンデンサの絶縁抵抗測定装置は、定電流回路として、十分な耐圧を有する請求項１の直流定電流回路を備えているので、コンデンサの絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になり、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【００５６】
また、本願発明（請求項５）のコンデンサの絶縁抵抗測定装置は、定電流回路として、十分な耐圧を有するとともに一定電流の値の設定が極めて容易な請求項２の直流定電流回路を備えているので、コンデンサの絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になり、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【００５７】
また、本願発明（請求項６）のコンデンサの絶縁抵抗測定装置は、定電流回路として、十分な耐圧を有するとともに、電流制御解除用ＦＥＴを導通させるための回路を簡単に実現することが可能な請求項３の直流定電流回路を備えているので、コンデンサの絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になり、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【図面の簡単な説明】
【図１】 本願発明の一実施形態にかかる直流定電流回路を具備するコンデンサの絶縁抵抗測定装置の電気回路の構成を示す図である。
【図２】 本願発明の一実施形態にかかる定電流回路ユニットの構成を示す電気回路図である。
【図３】 本願発明の一実施形態にかかる定電流回路ユニットの印加電圧−出力電流の関係を示すグラフである。
【図４】 従来のコンデンサの絶縁抵抗測定装置の電気回路図である。
【図５】 従来の直流定電流回路の印加電圧−出力電流の関係を示すグラフである。
【図６】 参考例の直流定電流回路の構成を示す電気回路図である。
【図７】 参考例の直流定電流回路の回路動作を示す模式図である。
【符号の説明】
１ コンデンサの絶縁抵抗測定装置
２ 直流定電流回路
３ 定電流回路ユニット
４ 駆動電源
５ 電流制御用ＦＥＴ
５Ｄ ドレイン
５Ｓ ソース
５Ｇ ゲート
６ 電流制御解除用ＦＥＴ
６Ｄ ドレイン
６Ｓ ソース
６Ｇ ゲート
７ 電流検出用抵抗素子
８ 分圧回路
８ａ 分圧点
９ａ，９ｂ 抵抗素子
Ａ 電流計
Ｃ コンデンサ
Ｉｓ 一定電流
Ｖ 電圧計
Ｖｇ 基準電圧
Ｖｎ 所定電圧
Ｖｍ 導通開始電圧
【発明の属する技術分野】
本願発明は、電流制御用ＦＥＴ（電界効果トランジスタ）を備えた直流定電流回路及びコンデンサの絶縁抵抗測定装置（以下、適宜「絶縁抵抗測定装置」と略称する）に関し、特に耐圧の高い直流定電流回路及び該直流定電流回路が配設されたコンデンサの絶縁抵抗測定装置に関する。
【０００２】
【従来の技術】
図４は従来のコンデンサの絶縁抵抗測定装置３１の電気回路図である。この従来の絶縁抵抗測定装置３１においては、直流定電流回路３２が、駆動電源３３から直流の印加電圧ＶＢの供給を受けて、絶縁抵抗の測定対象であるコンデンサＣに直流の一定電流を流す一方、コンデンサＣを流れる一定電流Ｉｓを電流計Ａで測定するとともに、コンデンサＣの両端の直流電圧Ｖｓを電圧計Ｖで測定して、コンデンサＣの絶縁抵抗ＲｓであるＶｓ／Ｉｓを求めるようにしている。なお、求めた絶縁抵抗Ｒｓが規格値以上であれば、そのコンデンサＣは良品と判定される。
【０００３】
また、絶縁抵抗測定装置３１の定電流回路３２においては、出力電流が一定電流Ｉｓとなるように電流制御を実行する電流制御用ＦＥＴ３４が配設されている。電流制御用ＦＥＴ３４は、ドレイン３４Ｄが駆動電源３３に接続される一方、ソース３４Ｓが電流検出用抵抗素子ＲＧに接続されるとともに、ゲート３４Ｇには予め定められた直流の一定電流Ｉｓに対応する基準電圧Ｖｇが印加されており、電流検出用抵抗素子ＲＧの両端の検出電圧Ｖｈが、基準電圧Ｖｇと等しくなるようにＦＥＴ３４が動作することにより電流制御が行われるように構成されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の絶縁抵抗測定装置３１の場合、定電流回路３２の耐圧が十分でないという問題がある。図５に示すように、定電流回路３２の出力電流が一定電流Ｉｓに達するまでの初期の線型領域ＡＲａでは印加電圧の増加に伴って出力電流が徐々に増加するが、出力電流が一定電流Ｉｓに達した後の制御領域ＡＲｂでは印加電圧ＶＢが増加しても出力電流は一定電流Ｉｓのままである。したがって、負荷であるコンデンサＣの状況によっては印加電圧ＶＢの大部分が電流制御用ＦＥＴ３４にかかることがあり、定電流回路３２の耐圧はＦＥＴ３４の耐圧で支配されることになるが、ＦＥＴ３４の耐圧（耐電圧）は１．５ｋＶ程度と、それほど高くはないのが一般的である。
【０００５】
一方、測定対象のコンデンサＣが耐圧５〜６ｋＶの非積層型である場合、あるいは積層型の中高圧セラミックコンデンサである場合等では、絶縁抵抗測定用の一定電流Ｉｓを流すためには印加電圧ＶＢを相当高くする必要がある。しかし、印加電圧ＶＢが高くなると、１．５ｋＶ程度の耐圧のＦＥＴ３４では、破壊してしまうおそれがあり、定電流回路３２の耐圧は必ずしも十分とはいえないのが実情である。
【０００６】
他方、図６に示すように、定電流回路３２と同一構成の二つの定電流回路ユニット３５Ａ，３５Ｂを２個、直列に接続した直流定電流回路３６の場合、ＦＥＴ３４も直列に接続されることになるので、一見、耐圧性能を向上させることができるように考えられる。
【０００７】
しかしながら、定電流回路３６の場合、両定電流回路ユニット３５Ａ，３５Ｂの一定電流Ｉｓの値は、回路素子の特性のばらつきなどにより、厳密には同一とはならないことから、印加電圧が二つの定電流回路ユニット３５Ａ，３５Ｂのそれぞれに分配されず、いずれか一方に集中してかかることになるため、ＦＥＴ３４は破壊されてしまう。
【０００８】
すなわち、例えば、定電流回路ユニット３５Ａの一定電流Ｉｓが３０ｍＡ，定電流回路ユニット３５Ｂの一定電流Ｉｓが３１ｍＡとし、かつ、印加電圧ＶＢが１個のＦＥＴ３４の耐圧より高く、２個のＦＥＴ３４の耐圧より低い範囲にあるとした場合において、定電流回路３６に印加電圧ＶＢがかかると、先ず定電流回路ユニット３５Ａが３０ｍＡの一定電流Ｉｓの電流制御を開始するので、一定電流Ｉｓが３１ｍＡである定電流回路ユニット３５Ｂは電流制御に入ることができない。その結果、図７(ａ)に示すように、定電流回路ユニット３５ＡのインピーダンスはＲＡΩとなる一方、定電流回路ユニット３５ＢのインピーダンスはＲＡΩと比べると実質的に０Ωとなり、印加電圧ＶＢは大部分が定電流回路ユニット３５Ａに集中してかかることになるため、ＦＥＴ３４は直ちに破壊されて短絡状態となる。
【０００９】
そして、定電流回路ユニット３５ＡのＦＥＴ３４が破壊されると、図７（ｂ）に示すように、定電流回路ユニット３５Ｂが３１ｍＡの一定電流Ｉｓで電流制御を開始して、定電流回路ユニット３５ＢのインピーダンスはＲＢΩとなる一方、定電流回路ユニット３５ＡのインピーダンスはＦＥＴ３４の短絡でＲＢΩと比べると実質的に０Ωとなるため、印加電圧ＶＢは大部分が定電流回路ユニット３５Ｂに集中してかかり、もう一方のＦＥＴ３４も直ちに破壊されてしまうことになる。
【００１０】
このように、定電流回路ユニット３５Ａ，３５Ｂのそれぞれの一定電流Ｉｓの間に僅かでも差があると、各ＦＥＴ３４が破壊されて直流定電流回路３６は故障してしまうことになる。
【００１１】
本願発明は、上記問題点を解決するものであり、耐圧を十分に向上させることが可能な直流定電流回路及び該直流定電流回路を備えたコンデンサの絶縁抵抗測定装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本願発明（請求項１）の直流定電流回路は、
(ａ)出力電流が予め定められた直流の一定電流となるように電流制御を実行する電流制御用ＦＥＴ（電界効果トランジスタ）と、(ｂ)前記ＦＥＴと並列に接続され、前記ＦＥＴのドレイン・ソース間の電圧が予め定められた所定電圧以上になると導通して、前記ＦＥＴの電流制御を強制的に解除する電流制御解除用ＦＥＴ（電界効果トランジスタ）とを備えた定電流回路ユニットが、複数個、前記電流制御用ＦＥＴのドレイン・ソースの同一極性どうしが接続されないように向きを揃えて順次直列に接続されていることを特徴としている。
【００１３】
本願発明（請求項１）の直流定電流回路の場合、複数個ある各定電流回路ユニットにおいては、電流制御用ＦＥＴが電流制御を行って、出力電流を予め定められた直流の一定電流とする機能を発揮するが、同一構成であっても各回路ユニットの一定電流の値は完全に同一ではなくて、回路素子のばらつきなどに起因する差が存在する。したがって、直流定電流回路に印加電圧がかかると、最初に電流制御を始める一定電流の値が最も小さい定電流回路ユニット（以下、「最小定電流回路ユニット」ともいう）に、印加電圧の大部分がかかるはずであるが、実際はそうはならず、この最小定電流回路ユニットでは、電流制御用ＦＥＴのドレイン・ソース間の電圧が予め定められた所定電圧以上になると、電流制御解除用ＦＥＴが導通して電流制御用ＦＥＴの電流制御が解除されると同時に、出力電流が増大する。
【００１４】
そして、最小定電流回路ユニットの出力電流の増大を受けて、一定電流の値が次に小さい定電流回路ユニットが電流制御を始める。このとき、これら両回路ユニットにかかる電圧を考えると、最小定電流回路ユニットには、電流制限解除時にかかっていた所定電圧Ｖｎに近い電圧がかかるとともに、一定電流の値が次に小さい定電流回路ユニットには（印加電圧ＶＢ−略所定電圧Ｖｎ）の電圧がかかり、印加電圧ＶＢが両回路ユニットに分配されて印加される。
【００１５】
なお、一定電流の値が次に小さい定電流回路ユニットでも、電流制御用ＦＥＴのドレイン・ソース間の電圧が所定電圧Ｖｎ以上になると、電流制御解除用ＦＥＴが導通して電流制御用ＦＥＴの電流制御が解除されると同時に、出力電流が増大し、さらに一定電流の値が３番目に小さい定電流回路ユニット以下のユニットでも同様のことが繰り返されることになる。
【００１６】
このように、本願発明（請求項１）の直流定電流回路の場合、各回路ユニットにかかる電圧は、電流制御解除が起こる所定電圧Ｖｎに近い電圧以上にはならず、印加電圧ＶＢが特定の回路ユニットに集中することなく、全回路ユニットに分配されて印加され、回路は故障することなく正常に動作する。なお、本願発明の直流定電流回路において、所定電圧Ｖｎは、ＦＥＴの耐圧に見合った適当な値に設定されることはいうまでもない。
【００１７】
一方、請求項１の直流定電流回路の耐圧は、直列に接続された定電流回路ユニットの個数倍であるから、（１個の定電流回路ユニットの耐圧×直列接続する定電流回路ユニットの数）＞（直流定電流回路として必要な耐圧）の関係を満たすように、直列接続する定電流回路ユニットの数を設定することにより、直流定電流回路に十分な耐圧を持たせることができる。
【００１８】
さらに、請求項１の直流定電流回路の各定電流回路ユニットでは、電流制御用素子及び電流制御解除用素子としてのＦＥＴが、耐圧が高くても、高速で十分な電流を流すことが可能な素子であることから、短時間のうちに印加電圧の全回路ユニットへの分配を済ますことが可能になり、ＦＥＴが破壊したり、回路に大きな負担がかかったりすることを防止することができる。
なお、ＦＥＴとしては、耐圧が高くても、高速で十分な電流を流すことが可能で、短時間のうちに印加電圧の全回路ユニットへの分配を済ますことが可能なパワーＭＯＳタイプのＦＥＴが特に好適である。
【００１９】
また、本願発明（請求項２）の直流定電流回路は、前記電流制御用ＦＥＴのソースに電流検出用抵抗素子が接続されるとともに、ゲートに予め定められた一定電流に対応した基準電圧が印加され、前記電流検出用抵抗素子の両端の検出電圧と前記基準電圧との電圧差にしたがって、前記電流制御用ＦＥＴが電流制御を実行することを特徴としている。
【００２０】
請求項２の直流定電流回路では、電流検出用抵抗素子の両端の検出電圧Ｖｈが基準電圧Ｖｇ（又は基準電圧Ｖｇに一定のバイアス電圧αを加えた電圧）と等しくなる〔Ｖｈ＝Ｖｇ（又はＶｈ＝Ｖｇ＋α）〕ように電流制御用ＦＥＴが動作するので、電流検出用抵抗素子を抵抗値Ｒｇとし、電流制御により一定電流Ｉｓが流れるとした場合、Ｖｈ＝Ｉｓ・Ｒｇであることから、Ｉｓ＝Ｖｇ／Ｒｇ又はＩｓ＝（Ｖｇ＋α）／Ｒｇとなり、一定電流Ｉｓが、事実上、電流検出用抵抗素子の抵抗値Ｒｇと基準電圧Ｖｇだけで決まることになるため、一定電流Ｉｓの値を極めて簡単に設定することが可能になる。
【００２１】
また、本願発明（請求項３）の直流定電流回路は、前記電流制御用ＦＥＴのドレイン・ソース間の電圧が所定電圧に達したときに、分圧点の電圧（分圧出力）が電流制御解除用ＦＥＴの導通開始電圧に達する分圧回路が、前記電流制御解除用ＦＥＴのドレイン・ソース間に並列に接続されているとともに、前記分圧点が前記電流制御解除用ＦＥＴのゲートに接続されていることを特徴としている。
【００２２】
請求項３の直流定電流回路では、電流制御用ＦＥＴのドレイン・ソース間の電圧が所定電圧Ｖｎに達すると、電流制御解除用ＦＥＴに並列接続されている分圧回路が、電流制御解除用ＦＥＴのゲートに導通開始電圧Ｖｍを与えるので、電流制御解除用ＦＥＴが導通し、電流制御用ＦＥＴの電流制御が解除されると同時に出力電流が増大する。この分圧回路は抵抗素子の組み合わせなどの簡潔な構成のものであることから、電流制御解除用ＦＥＴを導通させるための回路を簡単に実現することが可能になる。
【００２３】
さらに、本願発明（請求項４）のコンデンサの絶縁抵抗測定装置は、コンデンサに絶縁抵抗測定用の電流として直流の一定電流を流す定電流回路を備えたコンデンサの絶縁抵抗測定装置において、前記定電流回路として、請求項１記載の直流定電流回路を備えていることを特徴としている。
【００２４】
請求項４の絶縁抵抗測定装置では、上述のように、請求項１の直流定電流回路が十分な耐圧を有しているので、コンデンサの絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になり、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【００２５】
さらに、本願発明（請求項５）のコンデンサの絶縁抵抗測定装置は、コンデンサに絶縁抵抗測定用の電流として直流の一定電流を流す定電流回路を備えたコンデンサの絶縁抵抗測定装置において、前記定電流回路として、請求項２記載の直流定電流回路を備えていることを特徴としている。
【００２６】
請求項５の絶縁抵抗測定装置では、上述のように、請求項２の直流定電流回路が十分な耐圧を有しているとともに、一定電流Ｉｓの値の設定が極めて簡単であることから、コンデンサの絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になり、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【００２７】
さらに、本願発明（請求項６）のコンデンサの絶縁抵抗測定装置は、コンデンサに絶縁抵抗測定用の電流として直流の一定電流を流す定電流回路を備えたコンデンサの絶縁抵抗測定装置において、前記定電流回路として、請求項３記載の直流定電流回路を備えていることを特徴としている。
【００２８】
請求項６の絶縁抵抗測定装置では、上述のように、請求項３の直流定電流回路が十分な耐圧を有しているとともに、電流制御解除用ＦＥＴを導通させるための回路を簡単に実現することができるので、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【００２９】
【発明の実施の形態】
以下、本願発明の実施の形態を示してその特徴とするところをさらに詳しく説明する。
図１は本願発明の一実施形態にかかる直流定電流回路を具備するコンデンサの絶縁抵抗測定装置の電気回路の構成を示す図である。
【００３０】
この実施形態の絶縁抵抗測定装置１は、図１に示すように、複数個の定電流回路ユニット３が、後述の電流制御用ＦＥＴ５のドレイン・ソースの同一極性どうしが接続されないように向きを揃えて順次直列に接続された直流定電流回路２と、この直流定電流回路２に直流の印加電圧ＶＢを供給する駆動電源４とを備えており、直流定電流回路２に駆動電源４からの印加電圧ＶＢがかかるのに伴って、絶縁抵抗測定対象のコンデンサＣに直流の一定電流Ｉｓが絶縁抵抗測定用の電流として流れるように構成されている。
【００３１】
また、絶縁抵抗測定装置１は、さらに、コンデンサＣに流れる一定電流Ｉｓを測定する電流計Ａ、コンデンサＣの両端の直流電圧Ｖｓを測定する電圧計Ｖを備えており、電流計Ａで測定された一定電流Ｉｓと電圧計Ｖで測定された直流電圧ＶｓからコンデンサＣの絶縁抵抗ＲｓであるＶｓ／Ｉｓを求めるように構成されている。なお、求められた絶縁抵抗Ｒｓが規格値以上であれば、コンデンサＣは良品であると判定される。
【００３２】
測定対象のコンデンサＣとしては、耐圧数百Ｖ〜６ｋＶ程度の非積層型や積層型の中高圧セラミックコンデンサが例示されるが、絶縁抵抗測定装置１の測定対象であるコンデンサＣは、中高圧セラミックコンデンサ以外の低圧や高圧コンデンサであってもよい。
【００３３】
なお、絶縁抵抗測定装置１は、さらに、測定した絶縁抵抗Ｒｓが規格値以上であるか否かを判定する判定手段や判定結果を表示する表示手段を備えた構成とすることも可能である。また、絶縁抵抗測定装置１は、電流計Ａや電圧計Ｖを内蔵せず、測定の際に外付けで配備されるように構成することも可能である。
【００３４】
一方、直流定電流回路２を構成する各定電流回路ユニット３は、出力電流が予め定められた直流の一定電流Ｉｓとなるように電流制御を実行するパワーＭＯＳタイプの電流制御用ＦＥＴ５と、このＦＥＴ５と並列に接続されているとともに、ＦＥＴ５のドレイン・ソース間の電圧が予め定められた所定電圧Ｖｎ以上になると、導通してＦＥＴ５の電流制御を強制的に解除する電流制御解除用ＦＥＴ６とを備えた構成を有している。
【００３５】
各定電流回路ユニット３においては、図２に示すように、電流制御用ＦＥＴ５は、ドレイン５Ｄの側が駆動電源４（図１）との接続側となっており、ソース５Ｓには電流検出用抵抗素子７が接続されているとともに、ゲート５Ｇには予め定められた一定電流に対応した基準電圧Ｖｇが印加されており、電流検出用抵抗素子７の両端の検出電圧Ｖｈと基準電圧Ｖｇとの電圧差にしたがって、電流制御用ＦＥＴ５が電流制御を実行するように構成されている。すなわち、各定電流回路ユニット３においては、検出電圧Ｖｈと基準電圧Ｖｇ（又は基準電圧Ｖｇに一定のバイアス電圧αを加えた電圧）が等しくなる〔Ｖｈ＝Ｖｇ（又はＶｇ＋α）〕ように電流制御用ＦＥＴ５が動作する。
【００３６】
なお、電流検出用抵抗素子７を抵抗値Ｒｇとすると、Ｖｈ＝Ｉｓ・Ｒｇであることから、Ｉｓ＝Ｖｇ／Ｒｇ、又はＩｓ＝（Ｖｇ＋α）／Ｒｇとなり、一定電流Ｉｓが、事実上、電流検出用抵抗素子７の抵抗値Ｒｇと基準電圧Ｖｇだけで決まることになるため、一定電流Ｉｓの値を極めて簡単に設定することが可能になる。
【００３７】
なお、各電流制御用ＦＥＴ５のゲート５Ｇに与えられる基準電圧Ｖｇは、電池により供給されてもよいし、定電圧ダイオードなどから構成される基準電圧発生回路などにより供給されてもよい。
【００３８】
また、電流制御用ＦＥＴ５のドレイン５Ｄ・ソース５Ｓ間の電圧が所定電圧Ｖｎに達したときに、分圧出力が電流制御解除用ＦＥＴ６の導通開始電圧Ｖｍに達する分圧回路８が、電流制御解除用ＦＥＴ６のドレイン６Ｄ・ソース６Ｓ間に並列に接続されているとともに、分圧回路８の分圧点８ａが電流制御解除用ＦＥＴ６のゲート６Ｇに接続されている。なお、分圧回路８は、抵抗素子９ａ、９ｂからなり、分圧回路８に所定電圧Ｖｎがかかったときに、分圧点８ａの電圧が導通開始電圧Ｖｍとなるように抵抗素子９ａ、９ｂの分圧比が設定されている。
【００３９】
したがって、電流制御用ＦＥＴ５のドレイン５Ｄ・ソース５Ｓ間の電圧が所定電圧Ｖｎに達したとき、分圧回路８が電流制御解除用ＦＥＴ６のゲート６Ｇに導通開始電圧Ｖｍを与え、電流制御解除用ＦＥＴ６を導通させて電流制御用ＦＥＴ５の電流制御を解除する。この電流制御用ＦＥＴ５の電流制御の解除に伴って、定電流回路ユニット３では出力電流が増大する。なお、電流制御解除用ＦＥＴ６は導通開始電圧Ｖｍ以下の電圧では完全に遮断状態となる特性を有するものが用いられている。
【００４０】
また、各定電流回路ユニット３は、図３に示すように印加電圧がかかった場合、出力電流が一定電流Ｉｓに達するまでの初期の線型領域ＡＲａにおいては、印加電圧の増加に伴って出力電流が徐々に増加し、出力電流が一定電流Ｉｓに達した後の制御領域ＡＲｂにおいては、印加電圧ＶＢが増加した場合、出力電流が一定電流Ｉｓのままで推移するが、電流制御解除用ＦＥＴ６のドレイン６Ｄ・ソース６Ｓ間の電圧が所定電圧Ｖｎに達して電流制御が解除された状態（降伏状態）になった後は、再び線型領域ＡＲｃとなり、印加電圧の増加に伴って出力電流が徐々に増加する電圧・電流特性となる。
【００４１】
次に、絶縁抵抗測定装置１の直流定電流回路２の回路動作について説明する。
直流定電流回路２においては、各定電流回路ユニット３が同一構成であっても、各回路ユニット３の一定電流Ｉｓの値は必ずしも完全に同一にはならず、回路素子のばらつきなどに起因する差が存在する。したがって、直流定電流回路２に印加電圧がかかると、最初に電流制御を始める一定電流Ｉｓの値が最も小さい定電流回路ユニット（最小定電流回路ユニット）３に、印加電圧ＶＢの大部分がかかるはずであるが実際はそうはならず、この最小定電流回路ユニット３では、電流制御用ＦＥＴ５のドレイン５Ｄ・ソース５Ｓ間の電圧が所定電圧Ｖｎ以上になると、電流制御解除用ＦＥＴ６のゲート６Ｇの電圧を規定している分圧回路８の分圧点８ａの電圧が導通開始電圧Ｖｍとなり、直ちに電流制御解除用ＦＥＴ６が導通して電流制御用ＦＥＴ５の電流制御が解除され、線型領域ＡＲｃに移行すると同時に、出力電流が増大する。
【００４２】
そして、最小定電流回路ユニット３の出力電流の増大を受けて、一定電流の値が次に小さい定電流回路ユニット３が電流制御を始める。このとき、両回路ユニット３，３にかかる電圧は、最小定電流回路ユニット３においては、電流制限解除が起こったときにかかっていた所定電圧Ｖｎに近い電圧であり、一定電流の値が次に小さい定電流回路ユニット３においては、（印加電圧ＶＢ−略所定電圧Ｖｎ）の電圧であって、印加電圧ＶＢは、両回路ユニット３，３に分配されて印加されることになる。また、一定電流の値が次に小さい定電流回路ユニット３においても、電流制御用ＦＥＴ５のドレイン５Ｄ・ソース５Ｓ間の電圧が所定電圧Ｖｎ以上になると、電流制御解除用ＦＥＴ６が導通して電流制御用ＦＥＴ５の電流制御が解除されると同時に、出力電流が増大し、さらに一定電流の値が３番目に小さい定電流回路ユニット３以下の回路ユニットでも、同様の動作が繰り返される。
【００４３】
その結果、直流定電流回路２においては、各回路ユニット３の印加電圧は、電流制御解除が起こる所定電圧Ｖｎに近い電圧以上になることはなく、印加電圧ＶＢが特定の回路ユニットに集中せず、全回路ユニットに分配されて印加され、回路は故障することなく正常に動作する。なお、所定電圧Ｖｎは、ＦＥＴ５，６の耐圧に見合った適当な値が設定される。
【００４４】
一方、直流定電流回路２の耐圧は、直列に接続された定電流回路ユニット３の個数倍であるから、（１個の定電流回路ユニット３の耐圧×直列接続する定電流回路ユニット３の数）＞（直流定電流回路２として必要な耐圧）の関係を満たすように、直列接続する定電流回路ユニット３の数を設定することにより、直流定電流回路２に十分な耐圧を持たせることができる。したがって、本願発明の直流定電流回路２において直列接続されている定電流回路ユニット３の個数は、２個以上であればよく、特定の数に限られるものではない。
【００４５】
さらに、定電流回路ユニット３の、電流制御用素子及び電流制御解除用素子としてのＦＥＴ５，６は、耐圧が高くても高速で十分な電流を流すことが可能な素子であるため、短時間のうちに、印加電圧ＶＢの全回路ユニット３への分配を済ますことが可能で、ＦＥＴ５，６が破壊したり、回路に大きな負担がかかったりすることを防止することができる。
【００４６】
また、上述のように、直流定電流回路２が十分な耐圧を有することから、この直流定電流回路２を用いた絶縁抵抗測定装置１においては、測定対象であるコンデンサＣに、絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になる。
【００４８】
さらに、直流定電流回路２が一定電流Ｉｓの値の設定が極めて簡単で、しかも、電流制御解除用ＦＥＴ６を導通させるための回路が、簡単に実現することが可能な構成を有しているので、測定対象であるコンデンサＣに、絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になる。
【００４９】
なお、本願発明は、上記実施形態に限られるものではなく、例えば、ＦＥＴ５として、パワーＭＯＳタイプ以外のＦＥＴを用いることが可能である。
【００５０】
本願発明はさらにその他の点においても上記実施形態に限定されるものではなく、直流定電流回路が組み込まれる装置の種類なども含めて、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
【００５１】
【発明の効果】
上述のように、本願発明（請求項１）の直流定電流回路は、(ａ)出力電流が予め定められた直流の一定電流となるように電流制御を実行する電流制御用ＦＥＴと、(ｂ)電流制御用ＦＥＴと並列に接続され、該ＦＥＴのドレイン・ソース間の電圧が予め定められた所定電圧以上になると導通して、該ＦＥＴの電流制御を強制的に解除する電流制御解除用ＦＥＴとを備えた定電流回路ユニットを、複数個、電流制御用ＦＥＴのドレイン・ソースの同一極性どうしが接続されないように向きを揃えて順次直列に接続するようにしているので、各々の定電流回路ユニットにかかる電圧が電流制御解除の起こる所定電圧以上にならないようにして、印加電圧が特定の回路ユニットに集中するのを防止するとともに、印加電圧が全回路ユニットにできるだけ均等に分配されるようにして、直流定電流回路全体の耐圧性能を向上させることが可能になる。
【００５２】
さらに、電流制御用素子及び電流制御解除用素子として、ＦＥＴを用いており、耐圧が高くても高速で十分な電流が流せるので、短時間のうちに印加電圧の全回路ユニットへの分配印加を済ませることが可能になり、ＦＥＴが破壊したり、回路に大きな負担がかかったりすることを防止することができる。
【００５３】
また、本願発明（請求項２）の直流定電流回路のように、電流制御用ＦＥＴのソースに電流検出用抵抗素子を接続するとともに、ゲートに予め定められた一定電流に対応した基準電圧を印加し、電流検出用抵抗素子の両端の検出電圧と基準電圧との電圧差にしたがって、電流制御用ＦＥＴに電流制御を実行させるようにした場合、一定電流が電流検出用抵抗素子の抵抗値と基準電圧だけで決まることになるため、一定電流の値を極めて簡単に設定することが可能になり、本願発明をより実効あらしめることができる。
【００５４】
また、本願発明（請求項３）の直流定電流回路のように、電流制御用ＦＥＴのドレイン・ソース間の電圧が所定電圧に達したときに、分圧点の電圧（分圧出力）が電流制御解除用ＦＥＴの導通開始電圧に達する分圧回路を、電流制御解除用ＦＥＴのドレイン・ソース間に並列に接続するとともに、分圧点を電流制御解除用ＦＥＴのゲートに接続するようにした場合、分圧回路が抵抗素子の組み合わせなどの簡潔な構成のものであることから、電流制御解除用ＦＥＴを導通させるための回路を簡単に実現することが可能になる。
【００５５】
さらに、本願発明（請求項４）のコンデンサの絶縁抵抗測定装置は、定電流回路として、十分な耐圧を有する請求項１の直流定電流回路を備えているので、コンデンサの絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になり、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【００５６】
また、本願発明（請求項５）のコンデンサの絶縁抵抗測定装置は、定電流回路として、十分な耐圧を有するとともに一定電流の値の設定が極めて容易な請求項２の直流定電流回路を備えているので、コンデンサの絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になり、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【００５７】
また、本願発明（請求項６）のコンデンサの絶縁抵抗測定装置は、定電流回路として、十分な耐圧を有するとともに、電流制御解除用ＦＥＴを導通させるための回路を簡単に実現することが可能な請求項３の直流定電流回路を備えているので、コンデンサの絶縁抵抗の測定に必要な直流の一定電流を流すことが可能になり、例えば、非積層型あるいは積層型の中高圧セラミックコンデンサの絶縁抵抗を精度よく測定することが可能になる。
【図面の簡単な説明】
【図１】 本願発明の一実施形態にかかる直流定電流回路を具備するコンデンサの絶縁抵抗測定装置の電気回路の構成を示す図である。
【図２】 本願発明の一実施形態にかかる定電流回路ユニットの構成を示す電気回路図である。
【図３】 本願発明の一実施形態にかかる定電流回路ユニットの印加電圧−出力電流の関係を示すグラフである。
【図４】 従来のコンデンサの絶縁抵抗測定装置の電気回路図である。
【図５】 従来の直流定電流回路の印加電圧−出力電流の関係を示すグラフである。
【図６】 参考例の直流定電流回路の構成を示す電気回路図である。
【図７】 参考例の直流定電流回路の回路動作を示す模式図である。
【符号の説明】
１ コンデンサの絶縁抵抗測定装置
２ 直流定電流回路
３ 定電流回路ユニット
４ 駆動電源
５ 電流制御用ＦＥＴ
５Ｄ ドレイン
５Ｓ ソース
５Ｇ ゲート
６ 電流制御解除用ＦＥＴ
６Ｄ ドレイン
６Ｓ ソース
６Ｇ ゲート
７ 電流検出用抵抗素子
８ 分圧回路
８ａ 分圧点
９ａ，９ｂ 抵抗素子
Ａ 電流計
Ｃ コンデンサ
Ｉｓ 一定電流
Ｖ 電圧計
Ｖｇ 基準電圧
Ｖｎ 所定電圧
Ｖｍ 導通開始電圧
Claims (6)
- (ａ)出力電流が予め定められた直流の一定電流となるように電流制御を実行する電流制御用ＦＥＴと、(ｂ)前記ＦＥＴと並列に接続され、前記ＦＥＴのドレイン・ソース間の電圧が予め定められた所定電圧以上になると導通して、前記ＦＥＴの電流制御を強制的に解除する電流制御解除用ＦＥＴとを備えた定電流回路ユニットが、複数個、前記電流制御用ＦＥＴのドレイン・ソースの同一極性どうしが接続されないように向きを揃えて順次直列に接続されていることを特徴とする直流定電流回路。
- 前記電流制御用ＦＥＴのソースに電流検出用抵抗素子が接続されるとともに、ゲートに予め定められた一定電流に対応した基準電圧が印加され、前記電流検出用抵抗素子の両端の検出電圧と前記基準電圧との電圧差にしたがって、前記電流制御用ＦＥＴが電流制御を実行することを特徴とする請求項１記載の直流定電流回路。
- 前記電流制御用ＦＥＴのドレイン・ソース間の電圧が所定電圧に達したときに、分圧点の電圧（分圧出力）が電流制御解除用ＦＥＴの導通開始電圧に達する分圧回路が、前記電流制御解除用ＦＥＴのドレイン・ソース間に並列に接続されているとともに、前記分圧点が前記電流制御解除用ＦＥＴのゲートに接続されていることを特徴とする請求項１又は請求項２記載の直流定電流回路。
- コンデンサに絶縁抵抗測定用の電流として直流の一定電流を流す定電流回路を備えたコンデンサの絶縁抵抗測定装置において、前記定電流回路として、請求項１記載の直流定電流回路を備えていることを特徴とするコンデンサの絶縁抵抗測定装置。
- コンデンサに絶縁抵抗測定用の電流として直流の一定電流を流す定電流回路を備えたコンデンサの絶縁抵抗測定装置において、前記定電流回路として、請求項２記載の直流定電流回路を備えていることを特徴とするコンデンサの絶縁抵抗測定装置。
- コンデンサに絶縁抵抗測定用の電流として直流の一定電流を流す定電流回路を備えたコンデンサの絶縁抵抗測定装置において、前記定電流回路として、請求項３記載の直流定電流回路を備えていることを特徴とするコンデンサの絶縁抵抗測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000274399A JP3799977B2 (ja) | 2000-09-11 | 2000-09-11 | 直流定電流回路及びコンデンサの絶縁抵抗測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000274399A JP3799977B2 (ja) | 2000-09-11 | 2000-09-11 | 直流定電流回路及びコンデンサの絶縁抵抗測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002082131A JP2002082131A (ja) | 2002-03-22 |
| JP3799977B2 true JP3799977B2 (ja) | 2006-07-19 |
Family
ID=18760160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000274399A Expired - Lifetime JP3799977B2 (ja) | 2000-09-11 | 2000-09-11 | 直流定電流回路及びコンデンサの絶縁抵抗測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3799977B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102818935A (zh) * | 2011-06-09 | 2012-12-12 | 三星电机株式会社 | 保护电路和包括该保护电路的绝缘电阻测量装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5109061B2 (ja) * | 2007-02-07 | 2012-12-26 | 株式会社ワイディー・メカトロソリューションズ | 電流制限回路 |
| RU2499266C2 (ru) | 2008-05-23 | 2013-11-20 | Фишер Контролз Интернешнел Ллс | Схема обнаружения различных значений напряжения на базе оптрона |
-
2000
- 2000-09-11 JP JP2000274399A patent/JP3799977B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102818935A (zh) * | 2011-06-09 | 2012-12-12 | 三星电机株式会社 | 保护电路和包括该保护电路的绝缘电阻测量装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002082131A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5406611B2 (ja) | 絶縁状態検出装置 | |
| US7561404B2 (en) | Biased-MOSFET active bridge | |
| US9595821B2 (en) | Failure detection for switch devices | |
| JP2017523636A (ja) | 電界効果トランジスタ及びその故障検出装置 | |
| US8040647B2 (en) | System and method for protection against loss of battery in reverse battery protected devices | |
| WO2008155729A1 (en) | Esd protection circuit | |
| GB2322488A (en) | Battery monitor and circuit breaker | |
| CN104701311A (zh) | 静电保护电路以及半导体集成电路装置 | |
| JPS62247268A (ja) | 電流検出回路 | |
| US20160214485A1 (en) | Interlock Switching Circuit for Protecting an Electrical On-Board Power Supply | |
| JP3799977B2 (ja) | 直流定電流回路及びコンデンサの絶縁抵抗測定装置 | |
| JP2009075957A (ja) | 電源回路および半導体装置 | |
| US20150145443A1 (en) | Autonomous Battery Balancing | |
| KR20160033061A (ko) | 과전류 보호 회로 및 방법 | |
| CN110166031B (zh) | 半导体装置 | |
| JP6948572B2 (ja) | 車載用の電圧検出回路 | |
| KR101251831B1 (ko) | 보호 회로 및 이를 포함하는 절연 저항 측정 장치 | |
| JPH06508980A (ja) | 回路保護装置 | |
| US9979184B2 (en) | Protection circuit for output device | |
| JP4423765B2 (ja) | 負荷駆動装置 | |
| JP6642074B2 (ja) | スイッチング素子の駆動装置 | |
| CN105683043B (zh) | 一种用来防止供电模块的上游短路的保护设备 | |
| TW201735172A (zh) | 用於選擇性切換的系統及方法 | |
| JP3627649B2 (ja) | 電流制御型素子用駆動装置 | |
| BR112017027927B1 (pt) | Arranjo de circuito para monitorar um diodo de roda livre, uso do arranjo de circuito e método para o monitoramento de um diodo de roda livre |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3799977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |