JP3794822B2 - コード拡散方式における受信装置 - Google Patents
コード拡散方式における受信装置 Download PDFInfo
- Publication number
- JP3794822B2 JP3794822B2 JP11807398A JP11807398A JP3794822B2 JP 3794822 B2 JP3794822 B2 JP 3794822B2 JP 11807398 A JP11807398 A JP 11807398A JP 11807398 A JP11807398 A JP 11807398A JP 3794822 B2 JP3794822 B2 JP 3794822B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- code
- circuit
- demodulated
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、コード拡散方式における受信装置に関し、高周波の受信信号を直接復調することで、従来の高周波の受信信号を処理する回路部分をできるだけ少なくした受信装置に関する。
【０００２】
【従来の技術】
スペクトル拡散通信の一つである符号分割多元接続（ＣＤＭＡ：Code Division Multiple Access ）は、携帯電話の通信や高速データ通信等において、限られた周波数の中でより多くのチャネルを生成することができる通信方式として注目されている。このＣＤＭＡ通信システムにおける２つの通信ユニット間での通信は、通信チャネルの周波数帯上で送信データ信号を固有の拡散コードにより拡散して行われる。その結果、通信される信号は、他の通信される信号と同じ周波数帯にあっても、固有の拡散コードによって分離される。即ち、受信側で、送信された信号を拡散コードで逆拡散することにより、もとの送信データ信号が通信チャネルから取り出される。また、更に拡散コードで拡散された送信信号は、４相位相シフトキーイング等のデジタル変調されて送信される。４相位相シフトキーイング等のデジタル変調を行うことにより、送信波の周波数帯をできるだけ狭くし、且つ同一通信チャネル上の他の送信波との干渉を低減することが可能になる。
【０００３】
上記の通り、コード拡散処理と４相位相シフトキーイング等は、全てデジタル信号で処理されるので、近年においては、これらの処理をデジタル・シグナル・プロセッサにより行うのが一般的になっている。
【０００４】
図１は、従来のコード拡散方式における受信装置の例を示す図である。この従来例では、受信アンテナ１０により受信された通信信号を、バンドパスフィルタ２を通過させることで、通信チャネルの周波数帯の信号を取り出し、ローノイズアンプ３で増幅する。そして、乗算器４でその増幅された信号に局部周波数ｆL を持つ信号Ｌｏ１を乗算することで、キャリア周波数ｆR から中間周波数ｆM に落とす。乗算した結果、周波数は、ｆR −ｆL とｆR ＋ｆL になり、更にバンドパスフィルタ５を通過させて、中間周波数ｆM ＝ｆR −ｆL の信号６が生成される。
【０００５】
その後、第二の局部周波数Ｌｏ２のπ／２ずれた信号を、乗算器７，８で乗算することで、直交検波（直交復調）が行われる。即ち、送信側で直交変調が行われた通信信号に対して、π／２ずれた第二の局部周波数Ｌｏ２を持つ信号を乗算することで、ベースバンド周波数のＩ成分の信号とＱ成分の信号とが生成される。それぞれの信号は、ＡＤコンバータ５６，５８によりデジタル信号に変換されて、デジタル・シグナル・プロセッサ７０に入力される。デジタル・シグナル・プロセッサ７０では、コード拡散されたベースバンドの信号が、拡散コードにより逆拡散（コード相関）され、そして、元の送信されたデジタル信号に戻される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の従来例では、拡散コードによる逆拡散処理が最終段のデジタル・シグナル・プロセッサ７０で行われるので、そのデジタル・シグナル・プロセッサ７０に至るまでの回路では、同じ周波数帯にある他のチャネルの信号を含んだ信号を処理する必要があり、そのダイナミックレンジを広くする必要がある。特に、チャネル数を増やして多重度を高くとる程に、所要のダイナミックレンジが広くなると共に、信号の帯域幅も広くなる。その為、受信アンテナ１からデジタル・シグナル・プロセッサ７０までのアナログ回路のダイナミックレンジを十分広くする必要があり、大きなＳＮ比が要求される。
【０００７】
更に、拡散コードによる逆拡散処理（コード相関）は高速のデジタル処理が要求される。特に、多重度が高くなる程、この高速デジタル処理の要求が高くなり、デジタル・シグナル・プロセッサ７０の消費電力の増加を招く。かかる点は、携帯通信端末等では、消費電力節約の要請があり、デジタル・シグナル・プロセッサの動作速度を十分高速にできないことと相反する。
【０００８】
そこで、本発明の目的は、アナログ回路のダイナミックレンジを広くする必要がないコード拡散通信方式の受信装置を提供することにある。
【０００９】
更に、本発明の別の目的は、拡散コードによる逆拡散処理（コード相関）にデジタル処理を利用しないコード拡散通信方式の受信装置を提供することにある。
【００１０】
更に、本発明の別の目的は、高周波の受信信号に対して直接、コード逆拡散と直交復調することが可能なコード拡散方式における受信装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成する為に、本発明は、コード拡散通信方式の受信装置において、コード拡散、直交変調、周波数変調が施された信号を受信する受信部と、拡散コードを直交変調し、該直交変調された複素信号またはその逆数信号にローカル周波数信号を乗じた復調信号を生成する復調信号生成部と、前記受信手段が受信した受信信号の極性を、前記復調信号の位相タイミングに応答して検出し、前記検出された極性に従って前記コード拡散が施される前の信号を検出する復調回路とを有することを特徴とする。
【００１２】
上記発明によれば、受信装置において、送信側での処理と同様にして拡散コードを直交変調してローカル周波数信号で変調した復調信号を生成し、その復調信号の位相タイミングに応答して、受信した高周波受信信号の極性を検出することで、ベースバンドの送信データ信号を検出することができる。従って、高周波の受信信号の最初の部分でコード逆拡散（コード相関）と直交復調が同時にされ、従来の高周波アナログ信号を処理する回路を格段に減らすことができる。
【００１３】
更に、上記の本発明において、前記復調回路は、前記受信信号が入力され、前記復調信号の位相タイミングに応答して前記受信信号のピーク値の極性を検出するデルタ・アナログデジタルコンバータと、該デルタ・アナログデジタルコンバータの出力を積分するカウンタとを有することを特徴とする。
【００１４】
更に、上記の発明において、前記デルタ・アナログデジタルコンバータは、前記受信信号が入力される入力容量と、前記入力容量に接続されたコンパレータと、前記コンパレータの出力を前記入力容量に遅延して負帰還するフィードバックループとを有し、前記コンパレータは、前記復調信号の位相タイミングに応答して前記出力の負帰還値と入力される受信信号との和の極性を検出して２値の出力を生成し、前記カウンタは、前記出力に応じてカウントアップまたはカウントダウンすることを特徴とする。
【００１５】
上記のデルタ・アナログデジタルコンバータを利用することにより、復調信号の位相タイミングに応答して行われる高周波の受信信号の極性の検出が、コンパレータの感度の高い領域での動作を通じて行われるので、高周波の受信信号の極性の検出を行うことが可能になる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面に従って説明する。しかしながら、本発明の技術的範囲がその実施の形態に限定されるものではない。
【００１７】
図２は、コード拡散方式の送信側の構成例を示す図である。本発明の対象である受信装置の理解を容易にする為に、まず送信側の構成例を説明する。
【００１８】
まず、送信されるデータ８０に対して、送信チャネルに固有の拡散コード８１をＥＯＲゲート８２で合成することで、コード拡散が行われる。即ち、送信データの１，０に対して、複数ビット長の拡散コード８１がＥＯＲゲート８２で合成されることで、コード拡散された信号８３は、送信データの１，０をそれぞれ極性が反転した拡散コード８１に置き換えたビット列の信号となる。このコード拡散されたビット列のデータ８３が、直交変調の為に、直並列変換回路８４及び直交変換部９０により、例えば２ビット列毎に４つのシンボル点のデータに変換される。更に、フィルタ９１，９２，及びＤＡコンバータ９３，９４を介して、２ビット列が４つの並列データｕs 、ｕc に変換される。これらのデータｕs 、ｕc に、任意の中間周波数を持つローカル信号Ｌｏ３とそれからπ／２ずれた信号とがそれぞれ乗算器８５，８６で乗算され、それぞれＩ成分信号とＱ成分信号とが生成される。このＩ成分信号とＱ成分信号とが合成器８７で合成され、さらに搬送波周波数に上げる為に、ローカル信号Ｌｏ４が乗算器８８で乗算さし、送信アンテナ８９から送信される。
【００１９】
この様に、送信側では、送信データ８０に対して拡散コード８１によりコード拡散が行われ、更にそのビット列に対してデジタル変調である直交変調が行われる。しかも、ローパスフィルタ９１，９２は、ハーフネクィスト特性を有し、直交変調後のシンボル点間の移動の周波数以外のノイズを除去する。
【００２０】
図３は、本実施の形態例のコード拡散方式の受信装置の構成例を示す図である。図２に示した送信装置において送信データ信号に対しコード拡散され、直交変調され、そして周波数変調された高周波信号ＲＦが、受信装置のアンテナ１で受信される。受信信号は、バンドパスフィルタ２により使用周波数帯以外の信号を除去され、ノーノイズ・アンプ３により増幅される。その高周波受信信号ＲＦが、復調回路１０に供給される。復調回路１０では、復調信号ＳＬｏの位相タイミングに応答して、受信信号ＲＦのピーク値の極性が検出される。
【００２１】
一方、復調信号生成回路６２は、拡散コードを直交変調して複素数信号を生成するデジタルシグナルプロセッサ１００と、その出力であるデジタルのＩ信号とＱ信号とをアナログ信号に変換するデジタルアナログ・コンバータ２５，２７を有する。アナログ信号に変換されたＩ信号２８とＱ信号３０に対して、ローカル周波数信号Ｌｏ及びそれから位相がπ／２だけずれた信号が乗算器３２，３４でそれぞれ乗算される。即ち、送信側と同様にローカル周波数信号Ｌｏにより周波数変調されることになる。そして、高周波に変調されたＩ信号４０とＱ信号４２とが、加算器４４により合成される。合成された信号４６は、π／２シフト回路４８によりその位相がπ／２だけシフトされ、変調信号ＳＬｏが生成される。
【００２２】
受信信号ＲＦのキャリア周波数の検出と、拡散コードのタイミングの検出とが、キャリアリカバリ・タイミングリカバリ回路６４にて行われる。そこで検出されたキャリア周波数に応じて、ローカル周波数Ｌｏが生成される。また、デジタルシグナルプロセッサ１００は、検出されたタイミングに応じて、送信側と位相同期した拡散コードを生成する。従って、変調信号ＳＬｏは、受信信号ＲＦの拡散コードの位相と同期し、且つ受信信号ＲＦを同じ高い周波数または所定の関係の高い周波数を有する。
【００２３】
復調回路１０は、デルタ・アナログデジタルコンバータ１１と積分用のカウンタ１２を有する。デルタ・アナログデジタルコンバータ１１は、復調信号ＳＬｏの位相タイミングに応答して、受信信号ＲＦのピーク値の極性を検出する。例えば、デルタ・アナログデジタルコンバータ１１では、受信信号ＲＦのピーク値が正か負かの極性が、１または０の検出信号として出力される。そして、その検出信号が、積分機能を有するカウンタ１２によりカウントされる。このカウンタ１２は、後述する通り、拡散コードの周期内におけるデルタ・ＡＤコンバータの検出信号をカウントし、そのカウント値が別のデジタルシグナルプロセッサ６０に供給される。このデジタルシグナルプロセッサ６０内で、ベースバンドの受信データ信号が生成される。
【００２４】
図４は、復調信号生成回路の構成例を示す図である。図４は、一部図３と重複し、図３に示された引用番号が対応する部分に与えられる。図４に示された復調信号生成回路６２では、拡散コード発生回路１６が、送受信局間に割り当てられた拡散コードであって、送信側の拡散コード信号と位相が一致した拡散コード信号１７を生成する。前述のキャリアリカバリ・タイミングリカバリ回路６４が、拡散コード信号の位相を変化させた時に受信信号が最も強くなる時の位相を検出する等の通常の方式によりタイミングを検出する。そして、この拡散コード発生回路１６は、その検出されたタイミングに応じて、送信側と位相が一致した拡散コード信号１７を生成する。
【００２５】
更に、変調信号生成回路６２では、直並列変換回路１８により、例えば拡散コード１７の２ビット列が直並列変換され、直交変換回路１９に供給される。この処理は、直交変調の処理と同じである。
【００２６】
そして、直交変換回路１９が、上記の２ビット列の信号を４つのシンボル点に変換し、そのシンボル点の座標のＩ成分の信号２０とＱ成分の信号２２を生成する。これらの信号２０，２２が、ローパスフィルタ２４，２６を通過する。このローパスフィルタ２４，２６は、例えばＲＲＣＯＳ（Root Raised Cosine) 等のハーフナイクィストフィルタ（Nyquest Filter) で構成され、直並列変換された結果生成された４つのシンボル点の間を移動する信号の高周波成分を除去する。言い換えれば、シンボル点を移動する周期以外の周波数の信号ノイズが除去される。このローパスフィルタ２４，２６は、直交変換回路１９の入力側に設けられても良い。
【００２７】
そのローパスフィルタを通過した信号は、ノーマライズ回路２３により振幅を一定にされ、ＤＡコンバータ２５，２７によりアナログ信号２８，３０に変換される。このアナログのＩ成分信号２８，Ｑ成分信号３０に、図３で説明した通り、局部発振回路により生成されたローカル周波数信号Ｌｏが乗算器３２，３４で乗じられる。Ｉ成分信号２８とＱ成分信号３０とに、π／２シフト回路３８により位相がπ／２ずらされた局部発振周波数信号Ｌｏが乗算されることで、Ｉ信号４０とＱ信号４２とが生成される。この局部発振周波数信号Ｌｏは、受信された信号４３の搬送波信号と同じまたは所定の関係の周波数を有し、局部発振周波数信号Ｌｏが乗じられることにより、搬送波信号と同じまたは所定の関係の周波数帯のＩ信号４０とＱ信号４２とが生成される。
【００２８】
図４のＤＡコンバータ２５，２７より前段の回路が、図３に示された、デジタルシグナルプロセッサ１００内で実現される。
【００２９】
図５は、復調回路１０の具体的構成例を示す図である。復調回路１０は、図３に示した通り、デルタ・アナログデジタルコンバータ１１とその出力を積分するカウンタ１２とを有する。デルタ・アナログデジタルコンバータ１１は、受信信号ＲＦが供給される入力容量１１０と、入力容量１１０に接続されたコンパレータ１１４と、遅延回路１２０と、デジタル・アナログコンバータ１２２と加算器１１２とを有する。コンパレータ１１４は、復調信号ＳＬｏをサンプリング信号として利用して、その信号の位相タイミングに応答して、入力信号Ｓ１を所定の閾値電圧と比較し比較結果をデジタル信号で出力する。コンパレータの出力Ｓ２は、遅延回路１２０とＤＡコンバータ１２２及び加算器１１２により負帰還され、そのアナログ電圧が、入力容量１１０に蓄積される。
【００３０】
従って、デルタ・アナログデジタルコンバータ１１は、入力信号Ｓ１と所定の閾値と比較し、比較結果であるその差分を入力側に負帰還する。そして、その差分が入力容量１１０に蓄積される。即ち、コンパレータ１１４の出力Ｓ２にＨレベルが多くなると、それに応じて入力容量１１０にＨレベルに対応するアナログ値が負帰還されて蓄積され、高周波の受信信号ＲＦの高周波成分と蓄積された入力容量１１０のチャージレベルの和が、入力信号Ｓ１としてコンパレータ１１４に入力される。その結果、出力Ｓ２にＨレベルが多くなると、入力信号Ｓ１の全体のレベルが引き下げられる。一方、出力Ｓ２にＬレベルが多くなると、入力信号Ｓ１の全体のレベルが引き上げられる。こうすることにより、入力信号Ｓ１の検出される信号レベルを常にコンパレータ１１４のダイナミックレンジの中央部に維持することができ、高精度の比較動作を可能にする。コンパレータ１１４は、機能的には、入力信号Ｓ１と所定の図示しない閾値とを比較する比較回路１１６と、その比較結果を、復調信号ＳＬｏの位相タイミングに応答してラッチするラッチ回路１１８とを有する。尚、ラッチ回路１１８により、１周期分の遅延機能が実現されるときは、遅延回路１２０は不要である。
【００３１】
また、コンパレータ１１４のデジタル出力Ｓ２は、Ｈレベルの時にカウンタ１２をインクリメントし、Ｌレベルの時にディクリメントする。そして、カウンタ１２は、拡散コードの１周期の期間中にインクリメントまたはディクリメントした積分値を出力する。
【００３２】
図６は、別の実施の形態例の受信装置の構成を示す図である。局間の送信に利用された拡散コードを生成し、直交変調してＩ成分信号２８とＱ成分信号３０とを生成するデジタルシグナルプロセッサ１００とその出力段のＤＡコンバータ２５，２７は、図３の例と同様である。また、生成されたＩ成分信号２８にローカル周波数信号Ｌｏである信号Ｌｏｉを乗算し、Ｑ成分信号３０にローカル周波数信号Ｌｏと位相がπ／２ずれたローカル周波数信号Ｌｏｑを乗算して、それぞれ周波数変調された復調信号ＳＬｏｉ，ＳＬｏｑとが生成されることも図３の例と同じである。
【００３３】
図６の例では、これらのＩ成分側の復調信号ＳＬｏｉをＩ成分側の復調回路１０Ｉに供給し、更にＱ成分側の復調信号ＳＬｏｑをＱ成分側の復調回路１０Ｑに供給する。それら２つの復調回路１０Ｉ，１０Ｑには、高周波の受信信号ＲＦが供給され、上記の復調信号ＳＬｏｉ，ＳＬｏｑをサンプリング信号として、その受信信号ＲＦの極性が検出される。それぞれの復調回路で検出されたベースバンドの送信データ信号のＩ成分５０とＱ成分５２とが、それぞれシリアル・パラレル変換回路５６，５８でパラレルに変換され、ＤＳＰ６０に供給される。ＤＳＰ６０内で、これらのＩ成分５０とＱ成分５２とが合成され、送信データ信号が生成される。
【００３４】
次に、図３、図４及び図５に示された構成の受信装置を利用して、受信信号ＲＦが直接復調される原理について、図７〜図１０を参照して説明する。
【００３５】
図７は、送信側の変調を説明する図である。図７に示された参照番号は、図２の送信装置の参照番号を利用する。ここでは、一例として、送信データ８０が「０１００１１」の場合で、拡散コード８１が任意の１５ビットのビット列の場合で説明する。送信データ８０と拡散コード８１とがＥＯＲ回路８２により合成され、その出力にコード拡散されたデータ列８２が生成される。即ち、送信データ信号８０が「１」なら１５ビットの拡散コード８１に変換され、送信データ信号８０が「０」なら極性を反転させた１５ビットの拡散コードに変換される。従って、ＥＯＲ回路８２の出力信号のコード拡散されたデータ列８２は、送信データ８０の極性が変化する毎に、その極性が反転することになる。
【００３６】
そして、図２に示されたシリアル・パラレル変換回路８４により、２ビット列に変換され、図２の直交変換部９０にて図８に示された４つのシンボル点に変換される。図８は、２ビット列を４つのシンボル点に変換する例を示す図である。コード拡散されたデータ列８２が、２ビット列毎に分けられ、それぞれ対応するシンボル点に変換される。このシンボル点におけるＩ成分信号とＱ成分信号とが、図２におけるｕｃ，ｕｓ信号となる。この直交変調された信号ｕｃ，ｕｓに、π／２ずつずれたローカル周波数信号Ｌｏ３を乗算することで、周波数変調が行われる。そして、それらの周波数変調された信号が合成されて、アンテナ８９から送信される。
【００３７】
図９は、変調信号ＳＬｏを説明する図である。図中の参照番号は、図４に示された参照番号と同じである。変調信号ＳＬｏの生成も送信データをコード拡散した信号に対するのと同様にして行われる。拡散コード１７は、ここでも同様に１５ビットのビット列である。受信装置側では、前記した通り受信信号から使用された拡散コードを検出することができる。そして、シリアル・パラレル変換回路１８と直交変換回路１９で、同様に２ビットのビット列が４つのシンボル点に変換され、そのＩ成分信号２０とＱ成分信号２２とが生成される。そして、送信キャリア信号と同じまたは所定の関係の周波数をもつローカル周波数信号Ｌｏｉ，Ｌｏｑを乗じることで、周波数変調されて、それぞれの復調信号ＳＬｏｉ，ＳＬｏｑが生成される。
【００３８】
図１０は、図５に示したデルタ・ＡＤコンバータ１１内の動作を説明する為の図である。図中の参照番号は、図５の参照番号と同じである。図１０には、擬似的に受信信号ＲＦが示される。受信信号ＲＦは、送信データ「０１０」が拡散コードに変換されて生成されているので、送信データ１と０とでその極性が反転する。それに対して、図３に示された通り、復調信号ＳＬｏｉ，ＳＬｏｑを合成した信号４６は、送信データ１に対応する拡散コードに対する受信信号ＲＦと同じ位相関係を有する。そして、図３では、この信号４６の位相をπ／２だけずらして、復調信号ＳＬｏが生成される。この復調信号ＳＬｏの位相タイミングが、デルタ・ＡＤコンバータ１１のサンプリングタイミングとなる。ここでの例では、デルタ・ＡＤコンバータ１１の比較タイミングは、復調信号ＳＬｏのゼロクロス点（位相角０°）である。即ち、信号４６より９０°ずれたタイミング（図１０中ＳＬｏで示されるサンプリング点）で、コンパレータ１１４は比較動作する。即ち、受信信号ＲＦのピーク値が正か負かの比較が、コンパレータ１１４にて行われるのである。
【００３９】
その場合のコンパレータ１１４の出力Ｓ２と、入力Ｓ１との関係が、図１０に示される。データが０の場合は、復調信号ＳＬｏと受信信号ＲＦとが逆極性である。従って、復調信号ＳＬｏのサンプリング点での受信信号ＲＦのピーク値は負であるので、コンパレータ１１４の出力Ｓ２は、最初、出力「０」（Ｌレベル）が多く出力される。従って、その出力が負帰還されて入力容量１１０に積分される。それに伴い、コンパレータ１１４の入力Ｓ１のレベルは徐々に上昇し、その下側のピーク値がゼロ近傍となる。従って、その後は、コンパレータ１１４の出力Ｓ２は、０と１の出力がほぼ同数となる。コンパレータ１１４の出力に応じて、積分用のカウンタ１２がインクリメントまたはディクリメントされる。受信データが０の時は、図１０の例ではカウンタ１２が頻繁にディクリメントされる。従って、１周期後のカウンタ１２の出力を見ることにより、受信データが０であることを検出することができる。
【００４０】
一方、受信データが０から１に変化すると、その受信信号ＲＦは、復調信号４６と同じ位相関係を有する。従って、復調信号４６をπ／２だけずらしたサンプリング用の復調信号ＳＬｏのゼロクロス点は、受信信号ＲＦの高い側のピーク値と同期する。従って、コンパレータ１１４において、データが０から１に変化した時に出力「１」（Ｈレベル）が多く生成される。その出力が入力側に負帰還されて入力容量１１０に蓄積されるので、入力信号Ｓ１のレベルは徐々に下がる。そして、入力信号Ｓ１のピーク値は、ほぼゼロ近傍となる。このコンパレータ１１４の出力Ｓ２に応じてカウンタ１２がインクリメントまたはディクリメントされるので、その周期の最後にカウンタ１２の値を参照することで、受信データが「１」であることが検出される。
【００４１】
図１１〜図１２は、本発明者によるシミュレーション結果を示す図である。このシミュレーションでは、上記と同様に送信データが「０１００１１」に対して、所定の１５ビット列の拡散コードを使用した。そのシミュレーションにおける受信信号ＲＦ（図１１）と、変調信号ＳＬｏ（図１２）と、逆複素数の変調信号ＳＬｏ（図１３）と、コンパレータ１１４の入力信号Ｓ１（図１４）と、カウンタ１５の出力（図１５）とがそれぞれ示される。図１４に示された入力信号Ｓ１は、図１０で説明した通り、送信データ「０１００１１」に対して正、負、正、正、負、負となる。そして、コンパレータ１１４の出力Ｓ２によりインクリメントまたはディクリメントされたカウンタの出力は、図１５に示される通り、データ０では負、データ１では正となっていることが理解される。
【００４２】
図３において、復調信号ＳＬｏの位相が、π／２シフト回路４８によりπ／２シフトされている。しかしながら、かかるπ／２シフト回路４８は、ローカル周波数信号ＬｏｉとＬｏｑの位相関係を、受信信号のキャリア信号のＩ成分信号ＣｉとＱ成分信号Ｃｑの位相に応じて適宜設定することにより、不要になる。
【００４３】
図１６は、キャリア信号と復調信号生成回路のローカル周波数信号との位相関係の例を示す図である。図１６（１）は、上記のπ／２シフト回路４８を不要にすることができるキャリア信号Ｃｉ，Ｃｑとローカル周波数信号Ｌｏｉ，Ｌｏｑとの位相関係を示す。この例では、送信信号のキャリア信号のＩ成分信号ＣｉがＱ成分信号Ｃｑより９０°位相が進んだ関係である。それに対して、図３または図４に示されるローカル周波数信号Ｌｏｉ，Ｌｏｑは、キャリア信号Ｃｑ，Ｃｉよりそれぞれ位相が１８０°進んだ関係になる。
【００４４】
更に、図４に示した復調信号生成回路において、拡散コード１７を直交変調した信号をそのまま復調信号Ｓｌｏｉ，ＳＬｏｑとして利用した。しかしながら、例えば、直交変換回路１９あるいはノーマライズ回路２３にて、その複素数の逆数を求めて、その逆数から復調信号を求めることもできる。
【００４５】
図１６（２）は、拡散コードを直交変調してその逆複素数を利用した場合の、キャリア信号Ｃｉ，Ｃｑとローカル周波数信号Ｌｏｉ，Ｌｏｑとの位相関係を示す。図示される通り、図１６（１）に比較すると、ローカル周波数信号Ｌｏｉ，Ｌｏｑの位相関係が逆になり、それぞれ対応するキャリア信号の成分と位相が９０°進み、及び９０°遅れている。かかる関係にすることで、拡散コードを直交変調してその逆数を利用しても、サンプル信号として適正な位相タイミングを有する復調信号ＳＬｏを生成することができる。
【００４６】
図１６の位相関係は、一例にすぎない。キャリア信号Ｃｉ，Ｃｑの位相関係に応じて、ローカル周波数信号Ｌｏｉ，Ｌｏｑの位相関係を種々変更して、所望の復調信号が生成されることは、当業者には自明である。
【００４７】
図１７は、デルタ・ＡＤコンバータ１１の詳細回路図である。この例では、デルタ・ＡＤコンバータ１１は、受信信号ＲＦとその反転信号ＲＦＢを生成する反転回路４と、両信号ＲＦ，ＲＦＢがそれぞれ入力される入力容量１１０，１１０Ｂと、それらの反転信号を入力するコンパレータ１１６と、その出力を保持するラッチ回路１１８を有する。コンパレータ１１６自体もラッチ機能を有し、コンパレータ１１６とラッチ回路１１８は、マスタースレーブのラッチ回路の構成となる。スレーブ回路としてラッチ回路１１８を設けることで、１クロック遅延機能をもたせることができる。そして、それぞれのコンパレータ１１６とラッチ回路１１８は、復調信号ＳＬｏとその反転信号ＳＬｏＢとによりその動作が制御される。そして、ラッチ回路１１８の出力Ｑ１，Ｑ１Ｂとが、負帰還され、電流源１５２〜１５４を制御するトランジスタ１５０，１５１を制御する。例えば、出力Ｑ１がＨレベル（出力１）なら、トランジスタ１５０が導通し、電流源１５２により入力容量１１０から電荷が引き抜かれて、コンパレータ１１６への入力レベルが引き下げられる。逆に、出力Ｑ１がＬレベル（出力０）なら、トランジスタ１５１が導通し、電流源１５３により入力容量１１０に電荷が蓄積されて、コンパレータ１１６への入力レベルが引き上げられる。
【００４８】
図１８は、コンパレータ１１６の具体的な回路図である。図示される通り、このコンパレータ１１６は、高速動作が可能なＨＥＭＴトランジスタの回路で実現されることが好ましい。
【００４９】
図１８に示されたコンパレータ回路は、高速比較を可能にするＤラッチ回路機能を有する。サンプリングクロック信号として復調信号ＳＬｏとその反転信号ＳＬｏＢとが使用される。入力信号Ｓ１，Ｓ１Ｂは、差動回路を構成するトランジスタ１２０と１２１のゲートにそれぞれ供給される。これらのトランジスタ１２０，１２１には、電源ＶDD側にデプレッション型の負荷トランジスタ１２２，１２３が接続される。また、復調信号ＳＬｏは、トランジスタ１２０，１２１の共通ソース側に接続された電流源トランジスタ１２４のゲートに接続される。
【００５０】
今、復調信号ＳＬｏが位相角０°を通過するタイミングで、その反転信号ＳＬｏＢは復調信号ＳＬｏＢより低くなる。従って、電流源トランジスタ１３２に接続されるトランジスタ１２４，１２８，１３１のうち、トランジスタ１２４，１２８が導通する。その結果、差動回路を構成するトランジスタ１２０，１２１のいずれか一方が導通する。例えば、入力信号Ｓ１がその反転信号Ｓ１Ｂよりも高い場合は、トランジスタ１２０が導通し、ノードｎ１のレベルを引き下げる。一方、トランジスタ１２１が非導通となり、ノードｎ２のレベルが引き上げられる。ノードｎ１，ｎ２のレベルは、ソースフォロワートランジスタ１３６，１３７により出力Ｑ，ＱＢをそれぞれＨ、Ｌレベルにする。
【００５１】
その後、復調信号ＳＬｏとその反転信号ＳＬｏＢの極性が反転すると（位相角１８０°）、トランジスタ１３１が導通し、ラッチ回路を構成するトランジスタ１２９，１３０のうち、Ｈレベルの出力Ｑが供給されるトランジスタ１２９が導通して、ノードｎ１（Ｌレベル）とノードｎ２（Ｈレベル）の状態がラッチされる。
【００５２】
トランジスタ１３３，１３４と抵抗ｒ１，ｒ２と、追加の差動回路を構成するトランジスタ１２６，１２７，１２８とは、コモンフィードバック回路を構成する。この回路により、出力Ｑ，ＱＢのレベルを安定させることができる。即ち、上記の例で説明すると、出力ＱがＨレベル、出力ＱＢがＬレベルになると、その信号がトランジスタ１２６と１２７に正帰還される。その結果、トランジスタ１２６が導通し、出力ＱのＨレベルが高くなりすぎることが防止される。同様に、トランジスタ１２７が非導通となり、出力ＱＢのＬレベルが低くなりすぎることが防止される。
【００５３】
図１９は、図６の実施の形態例に示された復調回路１０Ｉ，１０Ｑを示す図である。高周波の入力信号ＲＦに対して、Ｉ成分信号５０とＱ成分信号５２を生成する２系統の復調回路が示される。これらの復調回路は、図５と同じ構成であり、それぞれ同じ参照番号が与えられる。Ｉ成分側とＱ成分側のコンパレータ１１４に供給される復調信号ＳＬｏは、π／２シフト回路１２４によりそれぞれπ／２ずつ位相がずれている。
【００５４】
図２０は、図１９の復調回路の変形例である。この例では、コンパレータ１１４の出力が、カウンタ１２に与えられ、デジタルのＩ成分信号５０とＱ成分信号５２とが生成される。また、コンパレータ１１４の出力は、ＤＡコンバータ１２６と積分回路１２７で構成されるアナログカウンタに供給され、アナログのＩ成分信号とＱ成分信号とが生成される。
【００５５】
図２１は、デルタ・ＡＤコンバータの別の構成を示す図である。図２１には、図１７と同様に、受信信号ＲＦとその逆相信号ＲＦＢとが入力され、復調信号ＳＬｏとその逆相信号ＳＬｏＢとがサンプリング信号として使用される。また、コンパレータ１１６とラッチ回路１１８、及び入力容量１１０は、図１７の場合と同じである。
【００５６】
図２１に示されたデルタ・ＡＤコンバータは、第１に、入力信号Ｓ１が入力バッファ１５０を介してコンパレータ１１６に供給される。図１８に示される通り、入力信号Ｓ１、Ｓ１Ｂは、差動回路を構成するトランジスタ１２０，１２１のゲートに供給される。また、入力信号Ｓ１、Ｓ１Ｂは、出力信号Ｓ２が負帰還され比較的大きな振幅を有する。従って、入力信号Ｓ１、Ｓ１Ｂが直接トランジスタ１２０，１２１のゲートに接続されると、大きな振幅に伴いＨＥＭＴなどのＭＥＳＦＥＴに固有のゲート電流が発生する。このゲート電流により入力容量１１０の電荷がリークすることは避けなければならない。そこで、入力バッファ１５０を設けて、ゲート電流が発生しても、入力容量１１０の電荷がリークしないようにする。
【００５７】
図２２は、かかる入力バッファ１５０の具体的な回路図である。この回路では、入力端子Ｉｎがデプレッション型のトランジスタ１６０，１６１を介して出力端子Ｏｕｔに接続される。トランジスタ１６２は電流源である。反転入力端子に対しても、同様にデプレッション型のトランジスタ１６５，１６６，１６７が設けられる。かかる入力バッファ回路１５０では、入力端子Ｉｎの電圧の変動が、そのまま出力端子Ｏｕｔに伝えられる。但し、出力端子Ｏｕｔからゲート電流が流れても、入力端子Ｉｎから流れることはなく、入力容量１１０からの電荷のリークの問題は回避される。
【００５８】
図２１にもどり、図２１のデルタ・ＡＤコンバータのフィードバックループは、抵抗ｒ１０、容量１５４の帰還回路をもつ増幅回路１５２、及び抵抗ｒ１４で構成される。増幅回路１５２のゲインを大きくすることにより、アナログ的にイマジナリーショートとなり、フィードバックループとして適している。
【００５９】
図２３は、デルタ・ＡＤコンバータの別の構成を示す図である。この例では、図２１と同様に入力バッファ１５０を設けて、コンパレータ１１６のゲート電流による入力容量１１０の電荷のリークを防止する。更に、図２３の例では、フィードバックループに、チャージポンプ回路ＣＰが利用される。このチャージポンプ回路ＣＰは、図中に具体的に示される通り、逆相のタイミング信号Ｃ，ＣＢを利用して、トランジスタ１７０，１７１を交互に導通させる。出力信号Ｓ２がＨレベルであれば、トランジスタ１７０が導通したときに容量Ｃｐにチャージが充電され、その後に導通するトランジスタ１７２経由で、容量Ｃｐのチャージが入力側に転送される。この様に、図２３に示されたフィードバックループは、デジタル出力をアナログ値に変換して、入力側の入力容量１１０にフィードバックする。
【００６０】
図２４は、本実施の形態例の送受信器の構成を示す図である。この例には、拡散コードを生成するＤＳＰ１００と、送信側の回路２００と、受信側の回路３００と、送信側の増幅回路の歪みを補正する為に送信信号を監視して復調する補正回路４００とが設けられる。この送受信器は、ＤＳＰ１００により拡散コードの生成と直交変調とが行われる。従って、送信側の回路２００に供給するＩ成分信号とＱ成分信号の生成に加えて、受信側の回路３００のコンパレータ１１４に与える復調信号ＳＬｏの生成の為のＩ成分信号及びＱ成分信号と、補正回路４００のコンパレータ４１４に与える復調信号ＳＬｏの生成の為のＩ成分信号及びＱ成分信号とを生成する。尚、図中、復調信号ＳＬｏを生成する復調信号生成回路は省略しているが、図３に示された回路６２と同等である。
【００６１】
補正回路４００は、送信側の回路２００の出力をカップリング素子４０２を利用した容量結合により受信し、送信側の回路２００のプリアンプ２０１，メインアンプ２０２により発生する歪みの程度を検出する。そのために、補正回路４００は、受信回路と同様に、入力容量４１０、復調信号ＳＬｏの位相タイミングで受信信号の極性を検出するコンパレータ４１４、その負帰還回路、及びカウンタ４１２を有する。従って、送信される信号を直接復調し、検出された送信データ信号がＤＳＰ１００に供給される。ＤＳＰ１００は、その送信データ信号から増幅器の歪みを検出し、その歪みを補正するように生成するＩ成分信号とＱ成分信号とを、それぞれＤＡコンバータ９３，９４に供給する。
【００６２】
ＤＳＰ１００は、補正回路４００から供給された信号と送信しようとする信号とを比較し、それらの振幅の誤差と位相の誤差を検出し、送信しようとする信号を補正する。この補正回路については、別途、本出願人により特願平９−２４１４５７号にて出願した明細書に説明されている。
【００６３】
受信側の回路３００は、前述した通りである。アンテナ１側に設けられた減衰器ＡＴＴとゲインコントロールアンプＧＣＡの制御が、それぞれＤＳＰ１００からの制御信号により行われる。即ち、受信側回路３００により検出された受信データ信号を監視して、最適なレベルが受信側回路３００に供給される様に、減衰器とゲインコントロールアンプとが制御される。
【００６４】
【発明の効果】
以上説明した通り、本発明によれば、受信装置内の高周波の受信信号を処理する為の高周波回路を大幅に簡略することができ、低消費電力、小型化、高信頼、低コストの設計が可能になる。特に、本発明によれば、受信された高周波信号に対してコード相関と直交復調とを直接行うことができる。また、その受信回路の原理を利用して送信側に送信信号を監視する補正回路を簡単に形成することもできる。
【００６５】
本発明によれば、復調回路をデルタ・アナログ・デジタルコンバータとラッチ回路及びカウンタで構成することができ、低雑音のＨＥＭＴなどにより集積化することも可能になる。
【図面の簡単な説明】
【図１】従来のコード拡散方式における受信装置の例を示す図である。
【図２】コード拡散方式の送信側の構成例を示す図である。
【図３】本実施の形態例のコード拡散方式の受信装置の構成例を示す図である。
【図４】復調信号生成回路の構成例を示す図である。
【図５】復調回路１０の具体的構成例を示す図である。
【図６】別の実施の形態例の受信装置の構成を示す図である。
【図７】送信側の変調を説明する図である。
【図８】送信側の変調を説明する図である。
【図９】変調信号ＳＬｏを説明する図である。
【図１０】図５に示したデルタ・ＡＤコンバータ内の動作を説明する為の図である。
【図１１】シミュレーションにおける受信信号ＲＦ
【図１２】シミュレーションにおける変調信号ＳＬｏ
【図１３】シミュレーションにおける逆複素数の変調信号ＳＬｏ
【図１４】シミュレーションにおけるコンパレータ１１４の入力信号Ｓ１
【図１５】シミュレーションにおけるカウンタ１５の出力
【図１６】キャリア信号と復調信号との位相関係を示す図である。
【図１７】デルタ・ＡＤコンバータ１１の詳細回路図である。
【図１８】コンパレータ１１６の具体的な回路図である。
【図１９】図６の実施の形態例に示された復調回路１０Ｉ，１０Ｑを示す図である。
【図２０】図１９の復調回路の変形例である。
【図２１】デルタ・ＡＤコンバータの別の構成を示す図である。
【図２２】入力バッファ１５０の具体的な回路図である。
【図２３】デルタ・ＡＤコンバータの別の構成を示す図である。
【図２４】本実施の形態例の送受信器の構成を示す図である。
【符号の説明】
１ 受信アンテナ
２ バントパスフィルタ
３ ローノイズアンプ
１０ 復調回路
１１ デルタ・アナログ・デジタル・コンバータ
１２ カウンタ
６２ 復調信号生成回路
ＳＬｏ 復調信号
ＲＦ 受信信号
【発明の属する技術分野】
本発明は、コード拡散方式における受信装置に関し、高周波の受信信号を直接復調することで、従来の高周波の受信信号を処理する回路部分をできるだけ少なくした受信装置に関する。
【０００２】
【従来の技術】
スペクトル拡散通信の一つである符号分割多元接続（ＣＤＭＡ：Code Division Multiple Access ）は、携帯電話の通信や高速データ通信等において、限られた周波数の中でより多くのチャネルを生成することができる通信方式として注目されている。このＣＤＭＡ通信システムにおける２つの通信ユニット間での通信は、通信チャネルの周波数帯上で送信データ信号を固有の拡散コードにより拡散して行われる。その結果、通信される信号は、他の通信される信号と同じ周波数帯にあっても、固有の拡散コードによって分離される。即ち、受信側で、送信された信号を拡散コードで逆拡散することにより、もとの送信データ信号が通信チャネルから取り出される。また、更に拡散コードで拡散された送信信号は、４相位相シフトキーイング等のデジタル変調されて送信される。４相位相シフトキーイング等のデジタル変調を行うことにより、送信波の周波数帯をできるだけ狭くし、且つ同一通信チャネル上の他の送信波との干渉を低減することが可能になる。
【０００３】
上記の通り、コード拡散処理と４相位相シフトキーイング等は、全てデジタル信号で処理されるので、近年においては、これらの処理をデジタル・シグナル・プロセッサにより行うのが一般的になっている。
【０００４】
図１は、従来のコード拡散方式における受信装置の例を示す図である。この従来例では、受信アンテナ１０により受信された通信信号を、バンドパスフィルタ２を通過させることで、通信チャネルの周波数帯の信号を取り出し、ローノイズアンプ３で増幅する。そして、乗算器４でその増幅された信号に局部周波数ｆL を持つ信号Ｌｏ１を乗算することで、キャリア周波数ｆR から中間周波数ｆM に落とす。乗算した結果、周波数は、ｆR −ｆL とｆR ＋ｆL になり、更にバンドパスフィルタ５を通過させて、中間周波数ｆM ＝ｆR −ｆL の信号６が生成される。
【０００５】
その後、第二の局部周波数Ｌｏ２のπ／２ずれた信号を、乗算器７，８で乗算することで、直交検波（直交復調）が行われる。即ち、送信側で直交変調が行われた通信信号に対して、π／２ずれた第二の局部周波数Ｌｏ２を持つ信号を乗算することで、ベースバンド周波数のＩ成分の信号とＱ成分の信号とが生成される。それぞれの信号は、ＡＤコンバータ５６，５８によりデジタル信号に変換されて、デジタル・シグナル・プロセッサ７０に入力される。デジタル・シグナル・プロセッサ７０では、コード拡散されたベースバンドの信号が、拡散コードにより逆拡散（コード相関）され、そして、元の送信されたデジタル信号に戻される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の従来例では、拡散コードによる逆拡散処理が最終段のデジタル・シグナル・プロセッサ７０で行われるので、そのデジタル・シグナル・プロセッサ７０に至るまでの回路では、同じ周波数帯にある他のチャネルの信号を含んだ信号を処理する必要があり、そのダイナミックレンジを広くする必要がある。特に、チャネル数を増やして多重度を高くとる程に、所要のダイナミックレンジが広くなると共に、信号の帯域幅も広くなる。その為、受信アンテナ１からデジタル・シグナル・プロセッサ７０までのアナログ回路のダイナミックレンジを十分広くする必要があり、大きなＳＮ比が要求される。
【０００７】
更に、拡散コードによる逆拡散処理（コード相関）は高速のデジタル処理が要求される。特に、多重度が高くなる程、この高速デジタル処理の要求が高くなり、デジタル・シグナル・プロセッサ７０の消費電力の増加を招く。かかる点は、携帯通信端末等では、消費電力節約の要請があり、デジタル・シグナル・プロセッサの動作速度を十分高速にできないことと相反する。
【０００８】
そこで、本発明の目的は、アナログ回路のダイナミックレンジを広くする必要がないコード拡散通信方式の受信装置を提供することにある。
【０００９】
更に、本発明の別の目的は、拡散コードによる逆拡散処理（コード相関）にデジタル処理を利用しないコード拡散通信方式の受信装置を提供することにある。
【００１０】
更に、本発明の別の目的は、高周波の受信信号に対して直接、コード逆拡散と直交復調することが可能なコード拡散方式における受信装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成する為に、本発明は、コード拡散通信方式の受信装置において、コード拡散、直交変調、周波数変調が施された信号を受信する受信部と、拡散コードを直交変調し、該直交変調された複素信号またはその逆数信号にローカル周波数信号を乗じた復調信号を生成する復調信号生成部と、前記受信手段が受信した受信信号の極性を、前記復調信号の位相タイミングに応答して検出し、前記検出された極性に従って前記コード拡散が施される前の信号を検出する復調回路とを有することを特徴とする。
【００１２】
上記発明によれば、受信装置において、送信側での処理と同様にして拡散コードを直交変調してローカル周波数信号で変調した復調信号を生成し、その復調信号の位相タイミングに応答して、受信した高周波受信信号の極性を検出することで、ベースバンドの送信データ信号を検出することができる。従って、高周波の受信信号の最初の部分でコード逆拡散（コード相関）と直交復調が同時にされ、従来の高周波アナログ信号を処理する回路を格段に減らすことができる。
【００１３】
更に、上記の本発明において、前記復調回路は、前記受信信号が入力され、前記復調信号の位相タイミングに応答して前記受信信号のピーク値の極性を検出するデルタ・アナログデジタルコンバータと、該デルタ・アナログデジタルコンバータの出力を積分するカウンタとを有することを特徴とする。
【００１４】
更に、上記の発明において、前記デルタ・アナログデジタルコンバータは、前記受信信号が入力される入力容量と、前記入力容量に接続されたコンパレータと、前記コンパレータの出力を前記入力容量に遅延して負帰還するフィードバックループとを有し、前記コンパレータは、前記復調信号の位相タイミングに応答して前記出力の負帰還値と入力される受信信号との和の極性を検出して２値の出力を生成し、前記カウンタは、前記出力に応じてカウントアップまたはカウントダウンすることを特徴とする。
【００１５】
上記のデルタ・アナログデジタルコンバータを利用することにより、復調信号の位相タイミングに応答して行われる高周波の受信信号の極性の検出が、コンパレータの感度の高い領域での動作を通じて行われるので、高周波の受信信号の極性の検出を行うことが可能になる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面に従って説明する。しかしながら、本発明の技術的範囲がその実施の形態に限定されるものではない。
【００１７】
図２は、コード拡散方式の送信側の構成例を示す図である。本発明の対象である受信装置の理解を容易にする為に、まず送信側の構成例を説明する。
【００１８】
まず、送信されるデータ８０に対して、送信チャネルに固有の拡散コード８１をＥＯＲゲート８２で合成することで、コード拡散が行われる。即ち、送信データの１，０に対して、複数ビット長の拡散コード８１がＥＯＲゲート８２で合成されることで、コード拡散された信号８３は、送信データの１，０をそれぞれ極性が反転した拡散コード８１に置き換えたビット列の信号となる。このコード拡散されたビット列のデータ８３が、直交変調の為に、直並列変換回路８４及び直交変換部９０により、例えば２ビット列毎に４つのシンボル点のデータに変換される。更に、フィルタ９１，９２，及びＤＡコンバータ９３，９４を介して、２ビット列が４つの並列データｕs 、ｕc に変換される。これらのデータｕs 、ｕc に、任意の中間周波数を持つローカル信号Ｌｏ３とそれからπ／２ずれた信号とがそれぞれ乗算器８５，８６で乗算され、それぞれＩ成分信号とＱ成分信号とが生成される。このＩ成分信号とＱ成分信号とが合成器８７で合成され、さらに搬送波周波数に上げる為に、ローカル信号Ｌｏ４が乗算器８８で乗算さし、送信アンテナ８９から送信される。
【００１９】
この様に、送信側では、送信データ８０に対して拡散コード８１によりコード拡散が行われ、更にそのビット列に対してデジタル変調である直交変調が行われる。しかも、ローパスフィルタ９１，９２は、ハーフネクィスト特性を有し、直交変調後のシンボル点間の移動の周波数以外のノイズを除去する。
【００２０】
図３は、本実施の形態例のコード拡散方式の受信装置の構成例を示す図である。図２に示した送信装置において送信データ信号に対しコード拡散され、直交変調され、そして周波数変調された高周波信号ＲＦが、受信装置のアンテナ１で受信される。受信信号は、バンドパスフィルタ２により使用周波数帯以外の信号を除去され、ノーノイズ・アンプ３により増幅される。その高周波受信信号ＲＦが、復調回路１０に供給される。復調回路１０では、復調信号ＳＬｏの位相タイミングに応答して、受信信号ＲＦのピーク値の極性が検出される。
【００２１】
一方、復調信号生成回路６２は、拡散コードを直交変調して複素数信号を生成するデジタルシグナルプロセッサ１００と、その出力であるデジタルのＩ信号とＱ信号とをアナログ信号に変換するデジタルアナログ・コンバータ２５，２７を有する。アナログ信号に変換されたＩ信号２８とＱ信号３０に対して、ローカル周波数信号Ｌｏ及びそれから位相がπ／２だけずれた信号が乗算器３２，３４でそれぞれ乗算される。即ち、送信側と同様にローカル周波数信号Ｌｏにより周波数変調されることになる。そして、高周波に変調されたＩ信号４０とＱ信号４２とが、加算器４４により合成される。合成された信号４６は、π／２シフト回路４８によりその位相がπ／２だけシフトされ、変調信号ＳＬｏが生成される。
【００２２】
受信信号ＲＦのキャリア周波数の検出と、拡散コードのタイミングの検出とが、キャリアリカバリ・タイミングリカバリ回路６４にて行われる。そこで検出されたキャリア周波数に応じて、ローカル周波数Ｌｏが生成される。また、デジタルシグナルプロセッサ１００は、検出されたタイミングに応じて、送信側と位相同期した拡散コードを生成する。従って、変調信号ＳＬｏは、受信信号ＲＦの拡散コードの位相と同期し、且つ受信信号ＲＦを同じ高い周波数または所定の関係の高い周波数を有する。
【００２３】
復調回路１０は、デルタ・アナログデジタルコンバータ１１と積分用のカウンタ１２を有する。デルタ・アナログデジタルコンバータ１１は、復調信号ＳＬｏの位相タイミングに応答して、受信信号ＲＦのピーク値の極性を検出する。例えば、デルタ・アナログデジタルコンバータ１１では、受信信号ＲＦのピーク値が正か負かの極性が、１または０の検出信号として出力される。そして、その検出信号が、積分機能を有するカウンタ１２によりカウントされる。このカウンタ１２は、後述する通り、拡散コードの周期内におけるデルタ・ＡＤコンバータの検出信号をカウントし、そのカウント値が別のデジタルシグナルプロセッサ６０に供給される。このデジタルシグナルプロセッサ６０内で、ベースバンドの受信データ信号が生成される。
【００２４】
図４は、復調信号生成回路の構成例を示す図である。図４は、一部図３と重複し、図３に示された引用番号が対応する部分に与えられる。図４に示された復調信号生成回路６２では、拡散コード発生回路１６が、送受信局間に割り当てられた拡散コードであって、送信側の拡散コード信号と位相が一致した拡散コード信号１７を生成する。前述のキャリアリカバリ・タイミングリカバリ回路６４が、拡散コード信号の位相を変化させた時に受信信号が最も強くなる時の位相を検出する等の通常の方式によりタイミングを検出する。そして、この拡散コード発生回路１６は、その検出されたタイミングに応じて、送信側と位相が一致した拡散コード信号１７を生成する。
【００２５】
更に、変調信号生成回路６２では、直並列変換回路１８により、例えば拡散コード１７の２ビット列が直並列変換され、直交変換回路１９に供給される。この処理は、直交変調の処理と同じである。
【００２６】
そして、直交変換回路１９が、上記の２ビット列の信号を４つのシンボル点に変換し、そのシンボル点の座標のＩ成分の信号２０とＱ成分の信号２２を生成する。これらの信号２０，２２が、ローパスフィルタ２４，２６を通過する。このローパスフィルタ２４，２６は、例えばＲＲＣＯＳ（Root Raised Cosine) 等のハーフナイクィストフィルタ（Nyquest Filter) で構成され、直並列変換された結果生成された４つのシンボル点の間を移動する信号の高周波成分を除去する。言い換えれば、シンボル点を移動する周期以外の周波数の信号ノイズが除去される。このローパスフィルタ２４，２６は、直交変換回路１９の入力側に設けられても良い。
【００２７】
そのローパスフィルタを通過した信号は、ノーマライズ回路２３により振幅を一定にされ、ＤＡコンバータ２５，２７によりアナログ信号２８，３０に変換される。このアナログのＩ成分信号２８，Ｑ成分信号３０に、図３で説明した通り、局部発振回路により生成されたローカル周波数信号Ｌｏが乗算器３２，３４で乗じられる。Ｉ成分信号２８とＱ成分信号３０とに、π／２シフト回路３８により位相がπ／２ずらされた局部発振周波数信号Ｌｏが乗算されることで、Ｉ信号４０とＱ信号４２とが生成される。この局部発振周波数信号Ｌｏは、受信された信号４３の搬送波信号と同じまたは所定の関係の周波数を有し、局部発振周波数信号Ｌｏが乗じられることにより、搬送波信号と同じまたは所定の関係の周波数帯のＩ信号４０とＱ信号４２とが生成される。
【００２８】
図４のＤＡコンバータ２５，２７より前段の回路が、図３に示された、デジタルシグナルプロセッサ１００内で実現される。
【００２９】
図５は、復調回路１０の具体的構成例を示す図である。復調回路１０は、図３に示した通り、デルタ・アナログデジタルコンバータ１１とその出力を積分するカウンタ１２とを有する。デルタ・アナログデジタルコンバータ１１は、受信信号ＲＦが供給される入力容量１１０と、入力容量１１０に接続されたコンパレータ１１４と、遅延回路１２０と、デジタル・アナログコンバータ１２２と加算器１１２とを有する。コンパレータ１１４は、復調信号ＳＬｏをサンプリング信号として利用して、その信号の位相タイミングに応答して、入力信号Ｓ１を所定の閾値電圧と比較し比較結果をデジタル信号で出力する。コンパレータの出力Ｓ２は、遅延回路１２０とＤＡコンバータ１２２及び加算器１１２により負帰還され、そのアナログ電圧が、入力容量１１０に蓄積される。
【００３０】
従って、デルタ・アナログデジタルコンバータ１１は、入力信号Ｓ１と所定の閾値と比較し、比較結果であるその差分を入力側に負帰還する。そして、その差分が入力容量１１０に蓄積される。即ち、コンパレータ１１４の出力Ｓ２にＨレベルが多くなると、それに応じて入力容量１１０にＨレベルに対応するアナログ値が負帰還されて蓄積され、高周波の受信信号ＲＦの高周波成分と蓄積された入力容量１１０のチャージレベルの和が、入力信号Ｓ１としてコンパレータ１１４に入力される。その結果、出力Ｓ２にＨレベルが多くなると、入力信号Ｓ１の全体のレベルが引き下げられる。一方、出力Ｓ２にＬレベルが多くなると、入力信号Ｓ１の全体のレベルが引き上げられる。こうすることにより、入力信号Ｓ１の検出される信号レベルを常にコンパレータ１１４のダイナミックレンジの中央部に維持することができ、高精度の比較動作を可能にする。コンパレータ１１４は、機能的には、入力信号Ｓ１と所定の図示しない閾値とを比較する比較回路１１６と、その比較結果を、復調信号ＳＬｏの位相タイミングに応答してラッチするラッチ回路１１８とを有する。尚、ラッチ回路１１８により、１周期分の遅延機能が実現されるときは、遅延回路１２０は不要である。
【００３１】
また、コンパレータ１１４のデジタル出力Ｓ２は、Ｈレベルの時にカウンタ１２をインクリメントし、Ｌレベルの時にディクリメントする。そして、カウンタ１２は、拡散コードの１周期の期間中にインクリメントまたはディクリメントした積分値を出力する。
【００３２】
図６は、別の実施の形態例の受信装置の構成を示す図である。局間の送信に利用された拡散コードを生成し、直交変調してＩ成分信号２８とＱ成分信号３０とを生成するデジタルシグナルプロセッサ１００とその出力段のＤＡコンバータ２５，２７は、図３の例と同様である。また、生成されたＩ成分信号２８にローカル周波数信号Ｌｏである信号Ｌｏｉを乗算し、Ｑ成分信号３０にローカル周波数信号Ｌｏと位相がπ／２ずれたローカル周波数信号Ｌｏｑを乗算して、それぞれ周波数変調された復調信号ＳＬｏｉ，ＳＬｏｑとが生成されることも図３の例と同じである。
【００３３】
図６の例では、これらのＩ成分側の復調信号ＳＬｏｉをＩ成分側の復調回路１０Ｉに供給し、更にＱ成分側の復調信号ＳＬｏｑをＱ成分側の復調回路１０Ｑに供給する。それら２つの復調回路１０Ｉ，１０Ｑには、高周波の受信信号ＲＦが供給され、上記の復調信号ＳＬｏｉ，ＳＬｏｑをサンプリング信号として、その受信信号ＲＦの極性が検出される。それぞれの復調回路で検出されたベースバンドの送信データ信号のＩ成分５０とＱ成分５２とが、それぞれシリアル・パラレル変換回路５６，５８でパラレルに変換され、ＤＳＰ６０に供給される。ＤＳＰ６０内で、これらのＩ成分５０とＱ成分５２とが合成され、送信データ信号が生成される。
【００３４】
次に、図３、図４及び図５に示された構成の受信装置を利用して、受信信号ＲＦが直接復調される原理について、図７〜図１０を参照して説明する。
【００３５】
図７は、送信側の変調を説明する図である。図７に示された参照番号は、図２の送信装置の参照番号を利用する。ここでは、一例として、送信データ８０が「０１００１１」の場合で、拡散コード８１が任意の１５ビットのビット列の場合で説明する。送信データ８０と拡散コード８１とがＥＯＲ回路８２により合成され、その出力にコード拡散されたデータ列８２が生成される。即ち、送信データ信号８０が「１」なら１５ビットの拡散コード８１に変換され、送信データ信号８０が「０」なら極性を反転させた１５ビットの拡散コードに変換される。従って、ＥＯＲ回路８２の出力信号のコード拡散されたデータ列８２は、送信データ８０の極性が変化する毎に、その極性が反転することになる。
【００３６】
そして、図２に示されたシリアル・パラレル変換回路８４により、２ビット列に変換され、図２の直交変換部９０にて図８に示された４つのシンボル点に変換される。図８は、２ビット列を４つのシンボル点に変換する例を示す図である。コード拡散されたデータ列８２が、２ビット列毎に分けられ、それぞれ対応するシンボル点に変換される。このシンボル点におけるＩ成分信号とＱ成分信号とが、図２におけるｕｃ，ｕｓ信号となる。この直交変調された信号ｕｃ，ｕｓに、π／２ずつずれたローカル周波数信号Ｌｏ３を乗算することで、周波数変調が行われる。そして、それらの周波数変調された信号が合成されて、アンテナ８９から送信される。
【００３７】
図９は、変調信号ＳＬｏを説明する図である。図中の参照番号は、図４に示された参照番号と同じである。変調信号ＳＬｏの生成も送信データをコード拡散した信号に対するのと同様にして行われる。拡散コード１７は、ここでも同様に１５ビットのビット列である。受信装置側では、前記した通り受信信号から使用された拡散コードを検出することができる。そして、シリアル・パラレル変換回路１８と直交変換回路１９で、同様に２ビットのビット列が４つのシンボル点に変換され、そのＩ成分信号２０とＱ成分信号２２とが生成される。そして、送信キャリア信号と同じまたは所定の関係の周波数をもつローカル周波数信号Ｌｏｉ，Ｌｏｑを乗じることで、周波数変調されて、それぞれの復調信号ＳＬｏｉ，ＳＬｏｑが生成される。
【００３８】
図１０は、図５に示したデルタ・ＡＤコンバータ１１内の動作を説明する為の図である。図中の参照番号は、図５の参照番号と同じである。図１０には、擬似的に受信信号ＲＦが示される。受信信号ＲＦは、送信データ「０１０」が拡散コードに変換されて生成されているので、送信データ１と０とでその極性が反転する。それに対して、図３に示された通り、復調信号ＳＬｏｉ，ＳＬｏｑを合成した信号４６は、送信データ１に対応する拡散コードに対する受信信号ＲＦと同じ位相関係を有する。そして、図３では、この信号４６の位相をπ／２だけずらして、復調信号ＳＬｏが生成される。この復調信号ＳＬｏの位相タイミングが、デルタ・ＡＤコンバータ１１のサンプリングタイミングとなる。ここでの例では、デルタ・ＡＤコンバータ１１の比較タイミングは、復調信号ＳＬｏのゼロクロス点（位相角０°）である。即ち、信号４６より９０°ずれたタイミング（図１０中ＳＬｏで示されるサンプリング点）で、コンパレータ１１４は比較動作する。即ち、受信信号ＲＦのピーク値が正か負かの比較が、コンパレータ１１４にて行われるのである。
【００３９】
その場合のコンパレータ１１４の出力Ｓ２と、入力Ｓ１との関係が、図１０に示される。データが０の場合は、復調信号ＳＬｏと受信信号ＲＦとが逆極性である。従って、復調信号ＳＬｏのサンプリング点での受信信号ＲＦのピーク値は負であるので、コンパレータ１１４の出力Ｓ２は、最初、出力「０」（Ｌレベル）が多く出力される。従って、その出力が負帰還されて入力容量１１０に積分される。それに伴い、コンパレータ１１４の入力Ｓ１のレベルは徐々に上昇し、その下側のピーク値がゼロ近傍となる。従って、その後は、コンパレータ１１４の出力Ｓ２は、０と１の出力がほぼ同数となる。コンパレータ１１４の出力に応じて、積分用のカウンタ１２がインクリメントまたはディクリメントされる。受信データが０の時は、図１０の例ではカウンタ１２が頻繁にディクリメントされる。従って、１周期後のカウンタ１２の出力を見ることにより、受信データが０であることを検出することができる。
【００４０】
一方、受信データが０から１に変化すると、その受信信号ＲＦは、復調信号４６と同じ位相関係を有する。従って、復調信号４６をπ／２だけずらしたサンプリング用の復調信号ＳＬｏのゼロクロス点は、受信信号ＲＦの高い側のピーク値と同期する。従って、コンパレータ１１４において、データが０から１に変化した時に出力「１」（Ｈレベル）が多く生成される。その出力が入力側に負帰還されて入力容量１１０に蓄積されるので、入力信号Ｓ１のレベルは徐々に下がる。そして、入力信号Ｓ１のピーク値は、ほぼゼロ近傍となる。このコンパレータ１１４の出力Ｓ２に応じてカウンタ１２がインクリメントまたはディクリメントされるので、その周期の最後にカウンタ１２の値を参照することで、受信データが「１」であることが検出される。
【００４１】
図１１〜図１２は、本発明者によるシミュレーション結果を示す図である。このシミュレーションでは、上記と同様に送信データが「０１００１１」に対して、所定の１５ビット列の拡散コードを使用した。そのシミュレーションにおける受信信号ＲＦ（図１１）と、変調信号ＳＬｏ（図１２）と、逆複素数の変調信号ＳＬｏ（図１３）と、コンパレータ１１４の入力信号Ｓ１（図１４）と、カウンタ１５の出力（図１５）とがそれぞれ示される。図１４に示された入力信号Ｓ１は、図１０で説明した通り、送信データ「０１００１１」に対して正、負、正、正、負、負となる。そして、コンパレータ１１４の出力Ｓ２によりインクリメントまたはディクリメントされたカウンタの出力は、図１５に示される通り、データ０では負、データ１では正となっていることが理解される。
【００４２】
図３において、復調信号ＳＬｏの位相が、π／２シフト回路４８によりπ／２シフトされている。しかしながら、かかるπ／２シフト回路４８は、ローカル周波数信号ＬｏｉとＬｏｑの位相関係を、受信信号のキャリア信号のＩ成分信号ＣｉとＱ成分信号Ｃｑの位相に応じて適宜設定することにより、不要になる。
【００４３】
図１６は、キャリア信号と復調信号生成回路のローカル周波数信号との位相関係の例を示す図である。図１６（１）は、上記のπ／２シフト回路４８を不要にすることができるキャリア信号Ｃｉ，Ｃｑとローカル周波数信号Ｌｏｉ，Ｌｏｑとの位相関係を示す。この例では、送信信号のキャリア信号のＩ成分信号ＣｉがＱ成分信号Ｃｑより９０°位相が進んだ関係である。それに対して、図３または図４に示されるローカル周波数信号Ｌｏｉ，Ｌｏｑは、キャリア信号Ｃｑ，Ｃｉよりそれぞれ位相が１８０°進んだ関係になる。
【００４４】
更に、図４に示した復調信号生成回路において、拡散コード１７を直交変調した信号をそのまま復調信号Ｓｌｏｉ，ＳＬｏｑとして利用した。しかしながら、例えば、直交変換回路１９あるいはノーマライズ回路２３にて、その複素数の逆数を求めて、その逆数から復調信号を求めることもできる。
【００４５】
図１６（２）は、拡散コードを直交変調してその逆複素数を利用した場合の、キャリア信号Ｃｉ，Ｃｑとローカル周波数信号Ｌｏｉ，Ｌｏｑとの位相関係を示す。図示される通り、図１６（１）に比較すると、ローカル周波数信号Ｌｏｉ，Ｌｏｑの位相関係が逆になり、それぞれ対応するキャリア信号の成分と位相が９０°進み、及び９０°遅れている。かかる関係にすることで、拡散コードを直交変調してその逆数を利用しても、サンプル信号として適正な位相タイミングを有する復調信号ＳＬｏを生成することができる。
【００４６】
図１６の位相関係は、一例にすぎない。キャリア信号Ｃｉ，Ｃｑの位相関係に応じて、ローカル周波数信号Ｌｏｉ，Ｌｏｑの位相関係を種々変更して、所望の復調信号が生成されることは、当業者には自明である。
【００４７】
図１７は、デルタ・ＡＤコンバータ１１の詳細回路図である。この例では、デルタ・ＡＤコンバータ１１は、受信信号ＲＦとその反転信号ＲＦＢを生成する反転回路４と、両信号ＲＦ，ＲＦＢがそれぞれ入力される入力容量１１０，１１０Ｂと、それらの反転信号を入力するコンパレータ１１６と、その出力を保持するラッチ回路１１８を有する。コンパレータ１１６自体もラッチ機能を有し、コンパレータ１１６とラッチ回路１１８は、マスタースレーブのラッチ回路の構成となる。スレーブ回路としてラッチ回路１１８を設けることで、１クロック遅延機能をもたせることができる。そして、それぞれのコンパレータ１１６とラッチ回路１１８は、復調信号ＳＬｏとその反転信号ＳＬｏＢとによりその動作が制御される。そして、ラッチ回路１１８の出力Ｑ１，Ｑ１Ｂとが、負帰還され、電流源１５２〜１５４を制御するトランジスタ１５０，１５１を制御する。例えば、出力Ｑ１がＨレベル（出力１）なら、トランジスタ１５０が導通し、電流源１５２により入力容量１１０から電荷が引き抜かれて、コンパレータ１１６への入力レベルが引き下げられる。逆に、出力Ｑ１がＬレベル（出力０）なら、トランジスタ１５１が導通し、電流源１５３により入力容量１１０に電荷が蓄積されて、コンパレータ１１６への入力レベルが引き上げられる。
【００４８】
図１８は、コンパレータ１１６の具体的な回路図である。図示される通り、このコンパレータ１１６は、高速動作が可能なＨＥＭＴトランジスタの回路で実現されることが好ましい。
【００４９】
図１８に示されたコンパレータ回路は、高速比較を可能にするＤラッチ回路機能を有する。サンプリングクロック信号として復調信号ＳＬｏとその反転信号ＳＬｏＢとが使用される。入力信号Ｓ１，Ｓ１Ｂは、差動回路を構成するトランジスタ１２０と１２１のゲートにそれぞれ供給される。これらのトランジスタ１２０，１２１には、電源ＶDD側にデプレッション型の負荷トランジスタ１２２，１２３が接続される。また、復調信号ＳＬｏは、トランジスタ１２０，１２１の共通ソース側に接続された電流源トランジスタ１２４のゲートに接続される。
【００５０】
今、復調信号ＳＬｏが位相角０°を通過するタイミングで、その反転信号ＳＬｏＢは復調信号ＳＬｏＢより低くなる。従って、電流源トランジスタ１３２に接続されるトランジスタ１２４，１２８，１３１のうち、トランジスタ１２４，１２８が導通する。その結果、差動回路を構成するトランジスタ１２０，１２１のいずれか一方が導通する。例えば、入力信号Ｓ１がその反転信号Ｓ１Ｂよりも高い場合は、トランジスタ１２０が導通し、ノードｎ１のレベルを引き下げる。一方、トランジスタ１２１が非導通となり、ノードｎ２のレベルが引き上げられる。ノードｎ１，ｎ２のレベルは、ソースフォロワートランジスタ１３６，１３７により出力Ｑ，ＱＢをそれぞれＨ、Ｌレベルにする。
【００５１】
その後、復調信号ＳＬｏとその反転信号ＳＬｏＢの極性が反転すると（位相角１８０°）、トランジスタ１３１が導通し、ラッチ回路を構成するトランジスタ１２９，１３０のうち、Ｈレベルの出力Ｑが供給されるトランジスタ１２９が導通して、ノードｎ１（Ｌレベル）とノードｎ２（Ｈレベル）の状態がラッチされる。
【００５２】
トランジスタ１３３，１３４と抵抗ｒ１，ｒ２と、追加の差動回路を構成するトランジスタ１２６，１２７，１２８とは、コモンフィードバック回路を構成する。この回路により、出力Ｑ，ＱＢのレベルを安定させることができる。即ち、上記の例で説明すると、出力ＱがＨレベル、出力ＱＢがＬレベルになると、その信号がトランジスタ１２６と１２７に正帰還される。その結果、トランジスタ１２６が導通し、出力ＱのＨレベルが高くなりすぎることが防止される。同様に、トランジスタ１２７が非導通となり、出力ＱＢのＬレベルが低くなりすぎることが防止される。
【００５３】
図１９は、図６の実施の形態例に示された復調回路１０Ｉ，１０Ｑを示す図である。高周波の入力信号ＲＦに対して、Ｉ成分信号５０とＱ成分信号５２を生成する２系統の復調回路が示される。これらの復調回路は、図５と同じ構成であり、それぞれ同じ参照番号が与えられる。Ｉ成分側とＱ成分側のコンパレータ１１４に供給される復調信号ＳＬｏは、π／２シフト回路１２４によりそれぞれπ／２ずつ位相がずれている。
【００５４】
図２０は、図１９の復調回路の変形例である。この例では、コンパレータ１１４の出力が、カウンタ１２に与えられ、デジタルのＩ成分信号５０とＱ成分信号５２とが生成される。また、コンパレータ１１４の出力は、ＤＡコンバータ１２６と積分回路１２７で構成されるアナログカウンタに供給され、アナログのＩ成分信号とＱ成分信号とが生成される。
【００５５】
図２１は、デルタ・ＡＤコンバータの別の構成を示す図である。図２１には、図１７と同様に、受信信号ＲＦとその逆相信号ＲＦＢとが入力され、復調信号ＳＬｏとその逆相信号ＳＬｏＢとがサンプリング信号として使用される。また、コンパレータ１１６とラッチ回路１１８、及び入力容量１１０は、図１７の場合と同じである。
【００５６】
図２１に示されたデルタ・ＡＤコンバータは、第１に、入力信号Ｓ１が入力バッファ１５０を介してコンパレータ１１６に供給される。図１８に示される通り、入力信号Ｓ１、Ｓ１Ｂは、差動回路を構成するトランジスタ１２０，１２１のゲートに供給される。また、入力信号Ｓ１、Ｓ１Ｂは、出力信号Ｓ２が負帰還され比較的大きな振幅を有する。従って、入力信号Ｓ１、Ｓ１Ｂが直接トランジスタ１２０，１２１のゲートに接続されると、大きな振幅に伴いＨＥＭＴなどのＭＥＳＦＥＴに固有のゲート電流が発生する。このゲート電流により入力容量１１０の電荷がリークすることは避けなければならない。そこで、入力バッファ１５０を設けて、ゲート電流が発生しても、入力容量１１０の電荷がリークしないようにする。
【００５７】
図２２は、かかる入力バッファ１５０の具体的な回路図である。この回路では、入力端子Ｉｎがデプレッション型のトランジスタ１６０，１６１を介して出力端子Ｏｕｔに接続される。トランジスタ１６２は電流源である。反転入力端子に対しても、同様にデプレッション型のトランジスタ１６５，１６６，１６７が設けられる。かかる入力バッファ回路１５０では、入力端子Ｉｎの電圧の変動が、そのまま出力端子Ｏｕｔに伝えられる。但し、出力端子Ｏｕｔからゲート電流が流れても、入力端子Ｉｎから流れることはなく、入力容量１１０からの電荷のリークの問題は回避される。
【００５８】
図２１にもどり、図２１のデルタ・ＡＤコンバータのフィードバックループは、抵抗ｒ１０、容量１５４の帰還回路をもつ増幅回路１５２、及び抵抗ｒ１４で構成される。増幅回路１５２のゲインを大きくすることにより、アナログ的にイマジナリーショートとなり、フィードバックループとして適している。
【００５９】
図２３は、デルタ・ＡＤコンバータの別の構成を示す図である。この例では、図２１と同様に入力バッファ１５０を設けて、コンパレータ１１６のゲート電流による入力容量１１０の電荷のリークを防止する。更に、図２３の例では、フィードバックループに、チャージポンプ回路ＣＰが利用される。このチャージポンプ回路ＣＰは、図中に具体的に示される通り、逆相のタイミング信号Ｃ，ＣＢを利用して、トランジスタ１７０，１７１を交互に導通させる。出力信号Ｓ２がＨレベルであれば、トランジスタ１７０が導通したときに容量Ｃｐにチャージが充電され、その後に導通するトランジスタ１７２経由で、容量Ｃｐのチャージが入力側に転送される。この様に、図２３に示されたフィードバックループは、デジタル出力をアナログ値に変換して、入力側の入力容量１１０にフィードバックする。
【００６０】
図２４は、本実施の形態例の送受信器の構成を示す図である。この例には、拡散コードを生成するＤＳＰ１００と、送信側の回路２００と、受信側の回路３００と、送信側の増幅回路の歪みを補正する為に送信信号を監視して復調する補正回路４００とが設けられる。この送受信器は、ＤＳＰ１００により拡散コードの生成と直交変調とが行われる。従って、送信側の回路２００に供給するＩ成分信号とＱ成分信号の生成に加えて、受信側の回路３００のコンパレータ１１４に与える復調信号ＳＬｏの生成の為のＩ成分信号及びＱ成分信号と、補正回路４００のコンパレータ４１４に与える復調信号ＳＬｏの生成の為のＩ成分信号及びＱ成分信号とを生成する。尚、図中、復調信号ＳＬｏを生成する復調信号生成回路は省略しているが、図３に示された回路６２と同等である。
【００６１】
補正回路４００は、送信側の回路２００の出力をカップリング素子４０２を利用した容量結合により受信し、送信側の回路２００のプリアンプ２０１，メインアンプ２０２により発生する歪みの程度を検出する。そのために、補正回路４００は、受信回路と同様に、入力容量４１０、復調信号ＳＬｏの位相タイミングで受信信号の極性を検出するコンパレータ４１４、その負帰還回路、及びカウンタ４１２を有する。従って、送信される信号を直接復調し、検出された送信データ信号がＤＳＰ１００に供給される。ＤＳＰ１００は、その送信データ信号から増幅器の歪みを検出し、その歪みを補正するように生成するＩ成分信号とＱ成分信号とを、それぞれＤＡコンバータ９３，９４に供給する。
【００６２】
ＤＳＰ１００は、補正回路４００から供給された信号と送信しようとする信号とを比較し、それらの振幅の誤差と位相の誤差を検出し、送信しようとする信号を補正する。この補正回路については、別途、本出願人により特願平９−２４１４５７号にて出願した明細書に説明されている。
【００６３】
受信側の回路３００は、前述した通りである。アンテナ１側に設けられた減衰器ＡＴＴとゲインコントロールアンプＧＣＡの制御が、それぞれＤＳＰ１００からの制御信号により行われる。即ち、受信側回路３００により検出された受信データ信号を監視して、最適なレベルが受信側回路３００に供給される様に、減衰器とゲインコントロールアンプとが制御される。
【００６４】
【発明の効果】
以上説明した通り、本発明によれば、受信装置内の高周波の受信信号を処理する為の高周波回路を大幅に簡略することができ、低消費電力、小型化、高信頼、低コストの設計が可能になる。特に、本発明によれば、受信された高周波信号に対してコード相関と直交復調とを直接行うことができる。また、その受信回路の原理を利用して送信側に送信信号を監視する補正回路を簡単に形成することもできる。
【００６５】
本発明によれば、復調回路をデルタ・アナログ・デジタルコンバータとラッチ回路及びカウンタで構成することができ、低雑音のＨＥＭＴなどにより集積化することも可能になる。
【図面の簡単な説明】
【図１】従来のコード拡散方式における受信装置の例を示す図である。
【図２】コード拡散方式の送信側の構成例を示す図である。
【図３】本実施の形態例のコード拡散方式の受信装置の構成例を示す図である。
【図４】復調信号生成回路の構成例を示す図である。
【図５】復調回路１０の具体的構成例を示す図である。
【図６】別の実施の形態例の受信装置の構成を示す図である。
【図７】送信側の変調を説明する図である。
【図８】送信側の変調を説明する図である。
【図９】変調信号ＳＬｏを説明する図である。
【図１０】図５に示したデルタ・ＡＤコンバータ内の動作を説明する為の図である。
【図１１】シミュレーションにおける受信信号ＲＦ
【図１２】シミュレーションにおける変調信号ＳＬｏ
【図１３】シミュレーションにおける逆複素数の変調信号ＳＬｏ
【図１４】シミュレーションにおけるコンパレータ１１４の入力信号Ｓ１
【図１５】シミュレーションにおけるカウンタ１５の出力
【図１６】キャリア信号と復調信号との位相関係を示す図である。
【図１７】デルタ・ＡＤコンバータ１１の詳細回路図である。
【図１８】コンパレータ１１６の具体的な回路図である。
【図１９】図６の実施の形態例に示された復調回路１０Ｉ，１０Ｑを示す図である。
【図２０】図１９の復調回路の変形例である。
【図２１】デルタ・ＡＤコンバータの別の構成を示す図である。
【図２２】入力バッファ１５０の具体的な回路図である。
【図２３】デルタ・ＡＤコンバータの別の構成を示す図である。
【図２４】本実施の形態例の送受信器の構成を示す図である。
【符号の説明】
１ 受信アンテナ
２ バントパスフィルタ
３ ローノイズアンプ
１０ 復調回路
１１ デルタ・アナログ・デジタル・コンバータ
１２ カウンタ
６２ 復調信号生成回路
ＳＬｏ 復調信号
ＲＦ 受信信号
Claims (6)
- コード拡散通信方式の受信装置において、
コード拡散、直交変調、周波数変調が施された信号を受信する受信部と、
拡散コードを直交変調し、該直交変調された複素信号またはその逆数信号にローカル周波数信号を乗じた復調信号を生成する復調信号生成部と、
前記受信部が受信した受信信号の極性を、前記復調信号の位相タイミングに応答して検出し、前記検出された極性に従って前記コード拡散が施される前の信号を検出する復調回路とを有することを特徴とする受信装置。 - 請求項１において、
前記復調回路は、
前記受信信号が入力され、前記復調信号の位相タイミングに応答して前記受信信号のピーク値の極性を検出するデルタ・アナログデジタルコンバータと、該デルタ・アナログデジタルコンバータの出力を積分するカウンタとを有することを特徴とする受信装置。 - 請求項２において、
前記デルタ・アナログデジタルコンバータは、前記受信信号が入力される入力容量と、前記入力容量に接続されたコンパレータと、前記コンパレータの出力を前記入力容量に遅延して負帰還するフィードバックループとを有し、前記コンパレータは、前記復調信号の位相タイミングに応答して前記出力の負帰還値と入力される受信信号との和の極性を検出して２値の出力を生成し、前記カウンタは、前記出力に応じてカウントアップまたはカウントダウンすることを特徴とする受信装置。 - 請求項１において、
前記復調信号生成部は、
送信側と位相同期した拡散コードを生成する拡散コード生成部と、
該拡散コードを直並列変換して複数のシンボル点に変換する直並列変換部と、
該変換されたシンボル点のＩ成分とＱ成分とに、π／２だけ位相がずれた前記ローカル周波数信号を乗じる乗算器とを有することを特徴とする受信装置。 - 請求項１において、
前記復調信号のサンプリングタイミングの位相は、前記受信信号の＋９０°または−９０°であることを特徴とする受信装置。 - コード拡散通信方式の送信装置において、
コード拡散、直交変調、周波数変調を施した信号を送信する送信部と、
前記送信される高周波信号を容量結合により受信するカップリング部と、拡散コードを直交変調し、該直交変調された複素信号またはその逆数信号にローカル周波数信号を乗じた復調信号を生成する復調信号生成部と、前記カップリングが受信した受信信号の極性を、前記復調信号の位相タイミングに応答して検出し、前記検出された極性に従って前記コード拡散前の信号を検出する送信信号監視回路とを有することを特徴とする送信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11807398A JP3794822B2 (ja) | 1998-04-28 | 1998-04-28 | コード拡散方式における受信装置 |
| US09/145,288 US6240122B1 (en) | 1997-09-02 | 1998-09-02 | Receiving apparatus of code spread communication type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11807398A JP3794822B2 (ja) | 1998-04-28 | 1998-04-28 | コード拡散方式における受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11313006A JPH11313006A (ja) | 1999-11-09 |
| JP3794822B2 true JP3794822B2 (ja) | 2006-07-12 |
Family
ID=14727342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11807398A Expired - Fee Related JP3794822B2 (ja) | 1997-09-02 | 1998-04-28 | コード拡散方式における受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794822B2 (ja) |
-
1998
- 1998-04-28 JP JP11807398A patent/JP3794822B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11313006A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6557718B2 (ja) | 万能の復調能力を備えた対数増幅器 | |
| JP4718075B2 (ja) | ダイレクトコンバージョン送受信機の干渉を補償する装置および方法 | |
| Elahi et al. | I/Q mismatch compensation using adaptive decorrelation in a low-IF receiver in 90-nm CMOS process | |
| US20090201974A1 (en) | Methods and apparatus for spread spectrum modulation and demodulation | |
| EP1336246B1 (en) | Direct conversion receiver | |
| KR19990042181A (ko) | 코드분할 다중접속 시스템에서 파일럿 심벌을 이용한 동기식 이중 채널 큐피에스케이 송수신기의 구조 | |
| WO2002067519A1 (en) | Quadrature oscillator with feedback phase mismatch correction | |
| TW201445944A (zh) | 使用對數檢波器放大器（ｌｄａ）解調器之低功耗雜訊不敏感通訊頻道 | |
| US8755461B2 (en) | Local wireless signal transmitting/receiving apparatus and method using digital radio frequency processing technology | |
| Ye et al. | 26.2 An Ultra-Low-Power receiver using transmitted-reference and shifted limiters for in-band interference resilience | |
| US20230327694A1 (en) | System and method for a frequency selective receiver | |
| US6240122B1 (en) | Receiving apparatus of code spread communication type | |
| US5883920A (en) | Spread spectrum receiving apparatus with battery saving function | |
| US7760819B2 (en) | Digital wireless receiver | |
| EP1157455B1 (en) | Fm demodulator using a differentiator | |
| Lopacinski et al. | A study of barker spreading codes for high-speed PSSS wireless systems | |
| JP3794822B2 (ja) | コード拡散方式における受信装置 | |
| Ding et al. | A 3.5-GHz 0.24-nJ/b 100-Mb/s fully balanced FSK receiver with sideband energy detection | |
| US20220345165A1 (en) | Spectrum-compressing receiver and reception method for non-contiguous carrier aggregation | |
| US20100098134A1 (en) | Method and apparatus for using a spread spectrum intermediate frequency channel within an electronic device | |
| US10193586B1 (en) | Direct conversion receiver with correction for second order distortion in RF mixer | |
| TWI400876B (zh) | Transmitter IQ offset autonomous compensation method and device | |
| Wang et al. | Simple DC removers for digital FM direct-conversion receiver | |
| Vasanthi et al. | Energy efficient AQ-DBPSK based RF transceiver for wireless sensor networks | |
| KR101078949B1 (ko) | Ｂｐｓｋ 수신기와 위상 천이기를 이용한 ｑｐｓｋ 복조 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |