JP3792240B2 - Wobble signal demodulation circuit and optical disc apparatus - Google Patents
Wobble signal demodulation circuit and optical disc apparatus Download PDFInfo
- Publication number
- JP3792240B2 JP3792240B2 JP2004226729A JP2004226729A JP3792240B2 JP 3792240 B2 JP3792240 B2 JP 3792240B2 JP 2004226729 A JP2004226729 A JP 2004226729A JP 2004226729 A JP2004226729 A JP 2004226729A JP 3792240 B2 JP3792240 B2 JP 3792240B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- optical disc
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
本発明は、ウォブル信号復調回路及び光ディスク装置に係り、さらに詳しくは、光ディスクから得られるウォブル信号を位相復調するウォブル信号復調回路及び該ウォブル信号復調回路を備える光ディスク装置に関する。 The present invention relates to a wobble signal demodulating circuit and an optical disc apparatus, and more particularly to a wobble signal demodulating circuit for phase demodulating a wobble signal obtained from an optical disc and an optical disc apparatus including the wobble signal demodulating circuit.
近年、デジタル技術の進歩及びデータ圧縮技術の向上に伴い、音楽、映画、写真及びコンピュータソフトなどのユーザデータを記録するための媒体として、CD(compact disc)や、CDの約7倍相当のデータをCDと同じ直径のディスクに記録可能としたDVD(digital versatile disc)などの光ディスクが注目されるようになり、その低価格化とともに、光ディスクをデータ記録の対象媒体とする光ディスク装置が普及するようになった。 In recent years, with the advancement of digital technology and the improvement of data compression technology, CD (compact disc) and data equivalent to about 7 times that of CD are used as media for recording user data such as music, movies, photos and computer software. An optical disk such as a DVD (digital versatile disc) that enables recording on a disk having the same diameter as that of a CD has been attracting attention, and an optical disk apparatus that uses the optical disk as a data recording medium is becoming popular with a reduction in price. Became.
一般的に、DVD+R(DVD+recordable)等の追記型光ディスクやDVD+RW(DVD+rewritable)等の書き換え可能型光ディスクでは、あらかじめ製造時にトラックを蛇行(ウォブリング)させ、その蛇行形状を変調することにより情報を付加している(例えば、特許文献1参照)。例えば、DVD+R及びDVD+RW(以下、便宜上「DVD+系」ともいう)では位相変調方式が用いられている。 Generally, in a recordable optical disc such as DVD + R (DVD + recordable) and a rewritable optical disc such as DVD + RW (DVD + rewritable), information is added by modulating the meandering shape by wobbling a track in advance during manufacture. (For example, refer to Patent Document 1). For example, the phase modulation method is used in DVD + R and DVD + RW (hereinafter also referred to as “DVD + system” for convenience).
そこで、例えばDVD+系に対応した光ディスク装置では、光ディスクへのアクセスの際に、光源から出射されトラックで反射した戻り光束から蛇行形状に対応したウォブル信号を検出し、該ウォブル信号からクロック信号などを生成するとともに、該クロック信号に同期してウォブル信号を位相復調し、前記情報を取得している。DVD+系では、トラックに付加されている前記情報として特に重要なものはアドレス情報である。光ディスク装置では、ユーザデータを記録する際に、アドレス情報及びクロック信号などに基づいて記録位置の制御を行なっている。なお、ウォブル信号を位相復調する回路を備えた種々の装置が提案されている(例えば、特許文献2〜特許文献5参照)。また、電子カメラや衛星放送受信機においても位相復調は行なわれている(例えば、特許文献6及び特許文献7参照)。
Therefore, for example, in an optical disk device compatible with the DVD + system, when accessing the optical disk, a wobble signal corresponding to a meandering shape is detected from a return light beam emitted from a light source and reflected by a track, and a clock signal or the like is detected from the wobble signal. In addition, the information is obtained by phase-demodulating the wobble signal in synchronization with the clock signal. In the DVD + system, address information is particularly important as the information added to the track. In the optical disk apparatus, when recording user data, the recording position is controlled based on address information and a clock signal. Various devices having a circuit for demodulating the phase of a wobble signal have been proposed (see, for example,
通常、ウォブル信号からアドレス情報を取得するための回路には各種フィルタが用いられている。これらのフィルタは低コスト化のために汎用部品で構成されている。そのため、フィルタの周波数応答特性にばらつきがあり、位相復調された信号の品質にばらつきを生じることとなる。今後、記録速度が高速化すると、ノイズ要因が多様化するとともに、ノイズレベルの許容値が低下し、位相復調された信号の品質のばらつきに起因して、アドレス情報を正しく取得できない場合が発生することが予想され、それにより記録品質の低下を招くおそれがある。そこで、位相復調精度の更なる向上が要求されることとなる。 Usually, various filters are used in a circuit for acquiring address information from a wobble signal. These filters are composed of general-purpose parts for cost reduction. For this reason, the frequency response characteristics of the filter vary, and the quality of the phase demodulated signal varies. If the recording speed increases in the future, noise factors will diversify, and the allowable value of the noise level will decrease, resulting in cases where address information cannot be acquired correctly due to variations in the quality of the phase demodulated signal. As a result, the recording quality may be degraded. Therefore, further improvement of the phase demodulation accuracy is required.
本発明は、かかる事情の下になされたもので、その第1の目的は、ウォブル信号を精度良く位相復調することができるウォブル信号復調回路を提供することにある。 The present invention has been made under such circumstances, and a first object thereof is to provide a wobble signal demodulating circuit capable of accurately phase-demodulating a wobble signal.
また、本発明の第2の目的は、記録品質に優れた記録を行うことができる光ディスク装置を提供することにある。 A second object of the present invention is to provide an optical disc apparatus capable of recording with excellent recording quality.
本発明は、トラックが蛇行して形成された光ディスクの記録面からの反射光に基づいて取得され、所定の基本周波数を有する搬送波部と所定の情報が付加された位相変調波部とを含むウォブル信号を位相復調するウォブル信号復調回路であって、前記基本周波数近傍の中心周波数を有し、前記ウォブル信号から前記搬送波部の信号を抽出するバンドパスフィルタと、前記バンドパスフィルタの中心周波数を前記光ディスクの回転の線速度に応じた周波数調整信号に基づいて調整する周波数調整回路と、前記抽出された搬送波部の信号から第1のクロック信号を生成する第1の信号生成回路と、前記搬送波部の信号又は第1のクロック信号から前記第1のクロック信号と周波数は等しいが位相が異なる第2のクロック信号を生成する第2の信号生成回路と、前記複数のクロック信号のいずれかを選択的に出力するスイッチと、前記周波数調整回路による前記バンドパスフィルタの中心周波数調整後に、前記スイッチが前記第2のクロック信号を選択して前記第1のクロック信号の位相を前記光ディスクの回転の線速度に応じた位相調整信号に基づいて調整する位相調整回路と、前記スイッチに選択された第1のクロック信号に同期して前記ウォブル信号における前記位相変調波部を位相復調する変調波復調回路と、を備えるウォブル信号復調回路である。 The present invention relates to a wobble including a carrier wave part having a predetermined fundamental frequency and a phase modulation wave part to which predetermined information is added, obtained based on reflected light from a recording surface of an optical disk formed by meandering tracks. A wobble signal demodulating circuit for phase demodulating a signal, having a center frequency near the fundamental frequency, and extracting a signal of the carrier wave portion from the wobble signal, and a center frequency of the band pass filter as the center frequency A frequency adjustment circuit that adjusts based on a frequency adjustment signal corresponding to the linear velocity of rotation of the optical disc, a first signal generation circuit that generates a first clock signal from the extracted carrier signal, and the carrier unit Or a second signal for generating a second clock signal having the same frequency but a different phase from the first clock signal. And a switch that selectively outputs one of the plurality of clock signals, and after the center frequency adjustment of the bandpass filter by the frequency adjustment circuit, the switch selects the second clock signal and a phase adjusting circuit for adjusting, based on the first position phase adjustment signal to the phase of the clock signal corresponding to the linear velocity of rotation of the optical disk, the wobble signal in synchronization with a first clock signal selected in the switch And a modulated wave demodulating circuit for phase demodulating the phase modulated wave section.
別の面から見た本発明は、光ディスクに対して、データの記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、前記光ディスクの記録面からの反射光に基づいて得られるウォブル信号における所定の情報が含まれる位相変調波部を位相復調する本発明のウォブル信号復調回路と、前記周波数調整信号を生成し、前記ウォブル信号復調回路に出力する周波数調整信号生成手段と、前記ウォブル信号復調回路の出力信号から位置情報を取得し、該位置情報に基づいて記録開始位置を決定し、前記光ディスクにデータを記録するデータ記録手段と、前記スイッチを切替えて前記複数のクロック信号のそれぞれを用いた場合の前記位相復調の結果から前記第1のクロック信号と前記ウォブル信号との位相のずれを判定する判定手段と、を備え、前記位相調整回路は、更に前記位相のずれの判定に応じても前記第1の信号生成回路で生成する前記第1のクロック信号の位相を調整する光ディスク装置である。 Another aspect of the present invention is an optical disc apparatus that records at least one of data recording, reproduction, and erasing with respect to an optical disc, and is a wobble signal obtained based on reflected light from the recording surface of the optical disc. The wobble signal demodulating circuit of the present invention for phase demodulating a phase modulation wave part including predetermined information in the above, a frequency adjusting signal generating means for generating the frequency adjusting signal and outputting it to the wobble signal demodulating circuit, and the wobble signal Position information is obtained from the output signal of the demodulation circuit, a recording start position is determined based on the position information, and data recording means for recording data on the optical disc; Judgment of determining a phase shift between the first clock signal and the wobble signal from the result of the phase demodulation when used Includes a stage, the said phase adjustment circuit is a further optical disk device that adjust the phase of said first clock signal generated by said first signal generating circuits according to the determination of the deviation of the phase .
本発明によれば、光ディスクの記録面からの反射光に基づいて取得されたウォブル信号は、搬送波部の基本周波数近傍の中心周波数を有するバンドパスフィルタにより搬送波部の信号が抽出される。そして、第1の信号生成回路によりバンドパスフィルタで抽出された搬送波部から第1のクロック信号が生成され、この第1のクロック信号に同期して変調波復調回路により位相変調波部が位相復調される。ここでは、バンドパスフィルタの中心周波数は、周波数調整回路によって光ディスクの回転の線速度に応じた周波数調整信号に基づいて調整されているために、例えば光ディスクの回転の線速度が大きくなり、基本周波数が高くなっても、バンドパスフィルタの出力信号の劣化を防止することができ、ウォブル信号に含まれている搬送波成分を精度良く抽出することが可能となる。従って、第1のクロック信号の精度が向上し、その結果としてウォブル信号を精度良く位相復調することが可能となる。 According to the present invention, from the wobble signal acquired based on the reflected light from the recording surface of the optical disc, the signal of the carrier wave portion is extracted by the bandpass filter having the center frequency near the fundamental frequency of the carrier wave portion. Then, the first clock signal is generated from the carrier wave portion extracted by the band-pass filter by the first signal generation circuit, and the phase modulation wave portion is phase demodulated by the modulation wave demodulation circuit in synchronization with the first clock signal. Is done. Here, the center frequency of the bandpass filter is adjusted based on the frequency adjustment signal corresponding to the linear velocity of rotation of the optical disk by the frequency adjustment circuit, so that, for example, the linear velocity of rotation of the optical disk increases, and the fundamental frequency Even if the frequency becomes higher, it is possible to prevent the output signal of the bandpass filter from deteriorating and to accurately extract the carrier wave component contained in the wobble signal. Therefore, the accuracy of the first clock signal is improved, and as a result, the phase of the wobble signal can be accurately demodulated.
また、周波数は等しいが互いに位相が異なる第1及び第2のクロック信号を用いてそれぞれ得られる位相復調の結果から、第1のクロック信号とウォブル信号との位相のずれを判定し、このずれを解消若しくは低減するように第1のクロック信号の周波数を調整するので、位相復調の実行に用いるクロック信号(第1のクロック信号)の位相ずれを調整し、この点でもウォブル信号を精度良く位相復調することが可能となる。 In addition, the phase shift between the first clock signal and the wobble signal is determined from the phase demodulation results obtained using the first and second clock signals having the same frequency but different phases, and this shift is determined. Since the frequency of the first clock signal is adjusted so as to be eliminated or reduced, the phase shift of the clock signal (first clock signal) used for execution of phase demodulation is adjusted, and also in this respect, the wobble signal is phase demodulated with high accuracy. It becomes possible to do.
さらに、位相調整回路が、周波数調整回路によるバンドパスフィルタの中心周波数調整後に、スイッチが第2のクロック信号を選択して第1のクロック信号の位相を光ディスクの回転の線速度に応じた位相調整信号に基づいて調整するので、バンドパスフィルタの調整により発生する搬送波成分の位相ずれも調整でき、効率的にウォブル信号の復調を行うことができる。 Further, after the phase adjustment circuit adjusts the center frequency of the bandpass filter by the frequency adjustment circuit, the switch selects the second clock signal and adjusts the phase of the first clock signal in accordance with the linear velocity of the rotation of the optical disk. Since the adjustment is performed based on the signal, the phase shift of the carrier wave component generated by the adjustment of the bandpass filter can be adjusted, and the wobble signal can be demodulated efficiently.
以下、本発明の一参考形態を図1〜図15に基づいて説明する。図1には、本発明の一参考形態に係る光ディスク装置20の概略構成が示されている。
Hereinafter, one embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a schematic configuration of an
この図1に示される光ディスク装置20は、光ディスク15を回転駆動するためのスピンドルモータ22、光ピックアップ装置23、レーザコントロール回路24、エンコーダ25、モータドライバ27、再生信号処理回路28、サーボコントローラ33、バッファRAM34、バッファマネージャ37、インターフェース38、フラッシュメモリ39、CPU40及びRAM41などを備えている。なお、図1における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。また、本実施形態では、一例としてDVD+Rの規格に準拠した情報記録媒体が光ディスク15に用いられるものとする。
The
光ディスク15の記録面には、スパイラル状の案内溝としてのグルーブ(Gとする)が形成されている。一般に光ディスクでは、レーザ光の入射方向からみたときに、凸形状となる部分をグルーブG、凹形状となる部分をランド(Lとする)と呼んでいる。そして、グルーブGが情報記録用のトラックであり、グルーブGにデータが記録される。また、グルーブGは、一例として図2に示されるように、蛇行(ウォブリング)している。
On the recording surface of the
DVD+Rの規格によると、トラックの蛇行形状はADIPユニットと搬送波によって決定される。ADIPユニットには種々の情報が含まれている。また、搬送波は記録用の基準クロック信号や位相復調用のタイミングクロック信号などを生成するのに用いられる。本実施形態では、搬送波とADIPユニットとから構成される基本単位を情報フレームと呼ぶこととする。また、情報フレームにおける搬送波の部分を搬送波部と呼ぶこととする。1つの情報フレームの大きさは、図3に示されるように、搬送波の1周期(ウォブル周期ともいう)分の大きさを1ウォブルとすると、93ウォブル(ウォブル番号Nw=0〜92)である。そして、ウォブル番号Nw=0〜7がADIPユニット、ウォブル番号Nw=8〜92が搬送波部である。データが記録される領域であるデータ・ゾーンにおけるADIPユニットは、同期情報が含まれている領域(以下「同期情報部」という)とアドレス情報が含まれている領域(以下「ADIP情報部」という)とから構成されている。そして、ウォブル番号0〜3が同期情報部、ウォブル番号4〜7がADIP情報部である。すなわち、同期情報部の大きさは4ウォブル、ADIP情報部の大きさは4ウォブルである。上記各情報部はそれぞれ位相変調(PSK:Phase Shift Keying)されている。
According to the DVD + R standard, the meandering shape of a track is determined by an ADIP unit and a carrier wave. Various information is included in the ADIP unit. The carrier wave is used to generate a reference clock signal for recording, a timing clock signal for phase demodulation, and the like. In this embodiment, a basic unit composed of a carrier wave and an ADIP unit is referred to as an information frame. Also, a carrier wave part in the information frame is called a carrier wave part. As shown in FIG. 3, the size of one information frame is 93 wobbles (wobble number Nw = 0 to 92) when the size of one cycle (also referred to as wobble cycle) of the carrier wave is 1 wobble. . The wobble numbers Nw = 0 to 7 are ADIP units, and the wobble numbers Nw = 8 to 92 are carrier parts. An ADIP unit in a data zone, which is an area where data is recorded, includes an area including synchronization information (hereinafter referred to as “synchronization information section”) and an area including address information (hereinafter referred to as “ADIP information section”). ). The
ADIP情報部は、4ウォブルで1ビットのデータを表している。データが「0」のときは、図4(A)に示されるように、前方の2ウォブルを搬送波部と同位相とし、後方の2ウォブルを搬送波部と逆位相とする。一方、データが「1」のときは、図4(B)に示されるように、前方の2ウォブルを搬送波部と逆位相とし、後方の2ウォブルを搬送波部と同位相とする。なお、アドレスデータを得るには51ビットのデータが必要である。 The ADIP information part represents 1-bit data with 4 wobbles. When the data is “0”, as shown in FIG. 4A, the front two wobbles have the same phase as the carrier part, and the rear two wobbles have the opposite phase to the carrier part. On the other hand, when the data is “1”, as shown in FIG. 4 (B), the front two wobbles have the opposite phase to the carrier part and the rear two wobbles have the same phase as the carrier part. Note that 51-bit data is required to obtain address data.
同期情報部は、次の情報フレームにおけるADIP情報部にデータの先頭ビットが格納されているときには、図5(A)に示されるように、ワード同期(word sync)情報、すなわち4ウォブル全てを搬送波部と逆位相とする。また、ADIP情報部にデータが格納されているときには、図5(B)に示されるように、ビット同期(bit sync)情報、すなわち先頭の1ウォブルを搬送波部と逆位相とし、残りの3ウォブルを搬送波部と同位相とする。従って、図6に示されるように、52個の情報フレームから1つのアドレスデータが得られる。 When the first bit of data is stored in the ADIP information part in the next information frame, the synchronization information part carries the word sync information, that is, all four wobbles as a carrier wave as shown in FIG. The phase is opposite to the part. Further, when data is stored in the ADIP information part, as shown in FIG. 5B, bit sync information, that is, the first one wobble is set in the opposite phase to the carrier part, and the remaining three wobbles Are in phase with the carrier. Therefore, as shown in FIG. 6, one address data is obtained from 52 information frames.
光ピックアップ装置23は、トラックが形成された光ディスク15の記録面にレーザ光を照射するとともに、記録面からの反射光を受光するための装置である。この光ピックアップ装置23は、一例として図7に示されるように、光源ユニット51、コリメートレンズ52、ビームスプリッタ54、対物レンズ60、検出レンズ58、受光器PD、及び駆動系(フォーカシングアクチュエータ、トラッキングアクチュエータ及びシークモータ(いずれも図示省略))などを備えている。
The
光源ユニット51は、波長が660nmのレーザ光を発光する光源としての半導体レーザLDを含んで構成されている。なお、本実施形態では、光源ユニット51から出射されるレーザ光の光束の最大強度出射方向を+X方向とする。
The
コリメートレンズ52は、光源ユニット51の+X側に配置され、光源ユニット51から出射された光束を略平行光とする。
The collimating
ビームスプリッタ54は、コリメートレンズ52の+X側に配置され、コリメートレンズ52で略平行光とされた光束をそのまま透過させる。また、ビームスプリッタ54は、光ディスク15の記録面で反射され、前記対物レンズ60を介して入射する光束(戻り光束)を−Z方向に分岐する。
The
対物レンズ60は、ビームスプリッタ54の+X側に配置され、ビームスプリッタ54を透過した光束を光ディスク15の記録面に集光する。
The
検出レンズ58は、ビームスプリッタ54の−Z側に配置され、ビームスプリッタ54で−Z方向に分岐された戻り光束を前記受光器PDの受光面に集光する。受光器PDは複数の受光素子を含んで構成され、ウォブル信号情報、再生データ情報、フォーカスエラー情報及びトラックエラー情報などを含む信号を再生信号処理回路28に出力する。
The
フォーカシングアクチュエータ(図示省略)は、対物レンズ60の光軸方向であるフォーカス方向(ここではX軸方向)に対物レンズ60を微少駆動するためのアクチュエータである。
The focusing actuator (not shown) is an actuator for minutely driving the
トラッキングアクチュエータ(図示省略)は、トラックの接線方向に直交する方向であるトラッキング方向(ここではZ軸方向)に対物レンズ60を微少駆動するためのアクチュエータである。
The tracking actuator (not shown) is an actuator for minutely driving the
シークモータ(図示省略)は、スレッジ方向(ここではZ軸方向)に光ピックアップ装置自体を駆動するためのモータである。 The seek motor (not shown) is a motor for driving the optical pickup device itself in the sledge direction (here, the Z-axis direction).
再生信号処理回路28は、図8に示されるように、I/Vアンプ28a、サーボ信号検出回路28b、ウォブル信号検出回路28c、RF信号検出回路28d、デコーダ28e、クロック信号生成回路28f、変調波復調回路としての復調信号生成回路28g、アドレス復号回路28h及び調整回路28iなどから構成されている。なお、図8における矢印は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
As shown in FIG. 8, the reproduction
I/Vアンプ28aは、受光器PDからの電流信号を電圧信号に変換するとともに、所定のゲインで増幅する。サーボ信号検出回路28bは、I/Vアンプ28aの出力信号に基づいてサーボ信号(フォーカスエラー信号及びトラックエラー信号など)を検出する。ここで検出されたサーボ信号はサーボコントローラ33に出力される。ウォブル信号検出回路28cは、I/Vアンプ28aの出力信号に基づいてウォブル信号(Swbとする)を検出する。ここで検出されたウォブル信号Swbは、クロック信号生成回路28f、及び復調信号生成回路28gに出力される。RF信号検出回路28dは、I/Vアンプ28aの出力信号に基づいてRF信号(Srfとする)を検出する。ここで検出されたRF信号Srfは、デコーダ28eに出力される。
The I /
デコーダ28eは、RF信号Srfに対して復号処理及び誤り検出処理等を行い、誤りが検出されたときには誤り訂正処理を行った後、再生データとしてバッファマネージャ37を介してバッファRAM34に格納する。なお、RF信号にはアドレスデータが含まれており、デコーダ28eは、RF信号から抽出したアドレスデータをCPU40に出力する。
The
クロック信号生成回路28fは、ウォブル信号Swbに基づいて基準クロック信号(Wckとする)及びタイミングクロック信号(Stimとする)を生成する。ここではクロック信号生成回路28fは、一例として図9に示されるように、バンドパスフィルタとしてのバンドパスフィルタ(BPF)回路f1及び信号生成回路としてのPLL(Phase Locked Loop)回路f2を備えている。このバンドパスフィルタ回路f1は、ウォブル信号Swbから搬送波成分を抽出する。なお、バンドパスフィルタ回路f1の中心周波数はCPU40から設定される。また、PLL回路f2はバンドパスフィルタ回路f1の出力信号に同期した基準クロック信号Wck及びタイミングクロック信号Stimを生成する。ここで生成された基準クロック信号Wckはエンコーダ25に出力され、タイミングクロック信号Stimは調整回路28iに出力される。なお、基準クロック信号Wckの周期はウォブル信号Swbの周期の1/32である。また、タイミングクロック信号Stimの周期はウォブル信号Swbと同じである。
The clock
調整回路28iは、一例として図9に示されるように、中心周波数調整回路i1、及び位相調整回路i2を有している。この中心周波数調整回路i1はCPU40からの周波数調整信号に応じて上記バンドパスフィルタ回路f1の中心周波数を調整する。また、位相調整回路i2はCPU40からの位相調整信号に応じて上記タイミングクロック信号Stimの位相を調整する。ここで位相調整されたタイミングクロック信号Stimは調整タイミングクロック信号Stim'として復調信号生成回路28gに出力される。
As an example, the adjustment circuit 28i includes a center frequency adjustment circuit i1 and a phase adjustment circuit i2, as shown in FIG. The center frequency adjustment circuit i1 adjusts the center frequency of the bandpass filter circuit f1 according to the frequency adjustment signal from the
復調信号生成回路28gは、調整タイミングクロック信号Stim'に同期してウォブル信号Swbを位相復調し、復調信号を生成する。ここで生成された復調信号はアドレス復号回路28hに出力される。ここでは復調信号生成回路28gは、一例として図9に示されるように、ハイパスフィルタ(HPF)g1、ローパスフィルタ(LPF)g2、乗算器g3、積分回路g4、サンプルホールド回路(S/H回路)g5、制御信号生成回路g6、低域検出回路g7、及びサイン波生成回路g8などから構成されている。
The demodulated
ハイパスフィルタg1は、ウォブル信号Swbに含まれる低周波ノイズをほぼ除去する。そして、上記ローパスフィルタg2は、ハイパスフィルタg1の出力信号に含まれる高周波ノイズをほぼ除去する。従って、ローパスフィルタ回路g2の出力信号Sg2は、ウォブル信号Swbに含まれる低周波ノイズと高周波ノイズとがそれぞれほぼ除去された信号となる(図10の信号Sg2参照)。 The high pass filter g1 substantially removes low frequency noise included in the wobble signal Swb. The low-pass filter g2 substantially removes high-frequency noise contained in the output signal of the high-pass filter g1. Therefore, the output signal Sg2 of the low-pass filter circuit g2 is a signal from which the low frequency noise and the high frequency noise included in the wobble signal Swb are substantially removed (see the signal Sg2 in FIG. 10).
サイン波生成回路g8は、調整タイミングクロック信号Stim'に基づいて、調整タイミングクロック信号Stim'と同じ周波数のサイン波信号Sg8を生成する(図10の信号Sg8参照)。ここで生成されたサイン波信号Sg8は乗算器g3及び制御信号生成回路g6に出力される。 Based on the adjustment timing clock signal Stim ′, the sine wave generation circuit g8 generates a sine wave signal Sg8 having the same frequency as the adjustment timing clock signal Stim ′ (see the signal Sg8 in FIG. 10). The sine wave signal Sg8 generated here is output to the multiplier g3 and the control signal generation circuit g6.
乗算器g3は、ローパスフィルタg2の出力信号Sg2とサイン波信号Sg8とを乗算する。乗算器g3の出力信号Sg3は、信号Sg2と信号Sg8とが同位相の場合には正の信号となり、信号Sg2と信号Sg8とが逆位相の場合には負の信号となる(図10の信号Sg3参照)。乗算器g3での乗算結果は信号Sg3として積分回路g4及び低域検出回路g7に出力される。 The multiplier g3 multiplies the output signal Sg2 of the low pass filter g2 and the sine wave signal Sg8. The output signal Sg3 of the multiplier g3 becomes a positive signal when the signal Sg2 and the signal Sg8 are in phase, and becomes a negative signal when the signal Sg2 and the signal Sg8 are in opposite phases (the signal in FIG. 10). See Sg3). The multiplication result in the multiplier g3 is output as a signal Sg3 to the integration circuit g4 and the low frequency detection circuit g7.
制御信号生成回路g6は、サイン波信号Sg8に基づいて、積分回路g4にリセットを指示するリセット信号Srst及びサンプルホールド回路g5にサンプリングを指示するサンプリング信号Sshを生成する。ここでは、リセット信号Srstとして、サイン波の1周期における開始タイミングに同期したパルス信号が出力される(図10の信号Srst参照)。また、サンプリング信号Sshとしては、積分回路g4がリセットされる前にサンプリングを行なう必要があるため、リセット信号Srstよりも立ち上がりが若干早いパルス信号が出力される(図10の信号Ssh参照)。ここで生成されたリセット信号Srstは積分回路g4に出力され、サンプリング信号Sshはサンプルホールド回路g5に出力される。 Based on the sine wave signal Sg8, the control signal generation circuit g6 generates a reset signal Srst instructing the integration circuit g4 to reset and a sampling signal Ssh instructing the sampling and holding circuit g5 to perform sampling. Here, a pulse signal synchronized with the start timing in one cycle of the sine wave is output as the reset signal Srst (see signal Srst in FIG. 10). As the sampling signal Ssh, since it is necessary to perform sampling before the integration circuit g4 is reset, a pulse signal that rises slightly faster than the reset signal Srst is output (see signal Ssh in FIG. 10). The reset signal Srst generated here is output to the integration circuit g4, and the sampling signal Ssh is output to the sample hold circuit g5.
積分回路g4は、制御信号生成回路g6からのリセット信号Srstの立ち上がりタイミングでリセットされ、サイン波信号Sg8の周期毎に乗算器c24の出力信号Sg3を積分する(図10の信号Sg4参照)。積分回路g4からの信号Sg4はサンプルホールド回路g5に出力される。 The integration circuit g4 is reset at the rising timing of the reset signal Srst from the control signal generation circuit g6, and integrates the output signal Sg3 of the multiplier c24 every cycle of the sine wave signal Sg8 (see signal Sg4 in FIG. 10). The signal Sg4 from the integrating circuit g4 is output to the sample and hold circuit g5.
サンプルホールド回路g5は、制御信号生成回路g6からのサンプリング信号Sshに同期して積分回路g4の出力信号Sg4に対するサンプリングを行なう。ここではサンプリング信号Sshの立ち上がりタイミングで信号Sg4をサンプリングしている(図10の信号Sdm参照)。サンプルホールド回路g5からの信号は復調信号Sdmとしてアドレス復号回路28h及びCPU40に出力される。
The sample hold circuit g5 samples the output signal Sg4 of the integration circuit g4 in synchronization with the sampling signal Ssh from the control signal generation circuit g6. Here, the signal Sg4 is sampled at the rising timing of the sampling signal Ssh (see the signal Sdm in FIG. 10). The signal from the sample hold circuit g5 is output to the
低域検出回路g7は、乗算器g3の出力信号Sg3における低レベル領域を検出する(図10の信号Sg7参照)。低域検出回路g7からの信号Sg7はアドレス復号回路28hに出力される。
The low-frequency detection circuit g7 detects a low-level region in the output signal Sg3 of the multiplier g3 (see signal Sg7 in FIG. 10). The signal Sg7 from the low frequency detection circuit g7 is output to the
図20は、図9の回路の他の構成例であって、本発明の一実施形態を示す回路図である。図20において、図9と同一符号の回路要素などは前述の図9の説明と同様であり、詳細な説明は省略する。図20の回路が図9のものと相違するのは、まず、調整タイミングクロック信号Stim'からサイン波生成回路g8でサイン波信号Sg8を生成する他に、調整タイミングクロック信号Stim'からコサイン波生成回路g8´でコサイン波信号Sg8´も生成することである。コサイン波信号Sg8´はサイン波信号Sg8と周波数は同じで位相が異なる信号であり、この例では両者は90°位相が異なる。また、スイッチSは、サイン波信号Sg8とコサイン波信号Sg8´とを選択的に切替えて乗算器g3に出力することができる。このスイッチSの切替えは、CPU40が出力する制御信号により行う。また、位相調整回路i2は、CPU40が出力する制御信号により、その生成する調整タイミングクロック信号Stim'の位相を調整する。この調整により、サイン波信号Sg8とコサイン波信号Sg8´の位相も調整される。すなわち、サイン波信号Sg8の位相が(θ+α)°であるとすると、コサイン波信号Sg8´の位相は、(θ+α+90)°となる。ここで、αは位相調整回路i2で行われる調整タイミングクロック信号Stim'の位相の調整分であり、可変の値である。すなわち、位相調整回路i2及びサイン波生成回路g8により第1の信号生成回路を実現して、第1のクロック信号としてサイン波信号Sg8を生成し、位相調整回路i2及びコサイン波生成回路g8´により第2の信号生成回路を実現して、第2のクロック信号としてコサイン波信号Sg8´を生成する。
FIG. 20 is another circuit configuration example of the circuit of FIG. 9, and is a circuit diagram showing an embodiment of the present invention. 20 , circuit elements having the same reference numerals as those in FIG. 9 are the same as those in FIG. 9, and a detailed description thereof will be omitted. The circuit of FIG. 20 differs from that of FIG. 9 in that a sine wave signal Sg8 is first generated from the adjustment timing clock signal Stim ′ by the sine wave generation circuit g8, and a cosine wave is generated from the adjustment timing clock signal Stim ′. The circuit g8 ′ also generates a cosine wave signal Sg8 ′. The cosine wave signal Sg8 ′ is a signal having the same frequency and a different phase as the sine wave signal Sg8. In this example, both are 90 ° out of phase. In addition, the switch S can selectively switch between the sine wave signal Sg8 and the cosine wave signal Sg8 ′ and output it to the multiplier g3. The switch S is switched by a control signal output from the
次に、図20のような構成の回路を用いて、光ディスク装置20が実行する処理について説明する。
Next, by using a circuit configuration as shown in FIG. 20, a description will be given of a process the
図21は、図20のような構成の回路を用いてCPU40が実行する処理のフローチャートである。まず、CPU40は、所定のタイミングでCPU40からスイッチSに信号を出力して、乗算器g3に入力する信号をサイン波信号Sg8からコサイン波信号Sg8´に切換える(ステップS1)。このときに、ローパスフィルタg2からの出力信号Sg2とサイン波生成回路g8からの出力信号Sg8の位相が揃っている場合には、各信号は図22のようになる。したがって、CPU40に入力される信号Sdmは、ほぼ0(0に近い値)となる。この場合、CPU40は位相はずれていないと判断し(判定手段)(ステップS2のN)、スイッチSをコサイン波信号Sg8´からサイン波信号Sg8に切換えるよう指示する(ステップS3)。
一方、出力信号Sg2と出力信号Sg8の位相がずれている場合には(判定手段)(ステップS2のY)、各信号は図23のとおりとなる。この場合、CPU40に入力される信号Sdmは、図22の場合と比較すると大きな値となる。この値に応じて、CPU40は、位相調整回路i2に対し位相調整信号を出力し、出力信号Sg2と出力信号Sg8の位相ずれを無くすように(図22の状態になるように)調整する(調整手段)(ステップS4)。すなわち、前述の“α”の値を調整する。この調整後、CPU40は、スイッチSに出力をコサイン波信号Sg8´からサイン波信号Sg8に切換えるよう指示する(ステップS5)。
Figure 21 is a flowchart of processing CPU40 is performed using a circuit configuration as shown in FIG. 20. First, the
On the other hand, if the phase of the output signal Sg2 and the output signal Sg8 is shifted (determination means) (Y in step S2), the respective signal is shown in Figure 23. In this case, the signal Sdm is inputted to the
なお、図5の例では位相変調部(位相変調情報の“1”の部分)を示しているが、位相変調部以外のモノトーン波部分で位相ずれ調整を行うようにすれば、位相の遅れ又は進みに応じてSdmの符号が決まってくる。したがって、CPU40は、この符号(+,−)に応じて位相を遅らせるように調整するか進ませるように調整するかを一意的に決めることができ、位相調整回路i2の位相調整を短期間で行うことができる。
In the example of FIG. 5, the phase modulation unit (the “1” portion of the phase modulation information) is shown. However, if the phase shift adjustment is performed in the monotone wave portion other than the phase modulation unit, the phase delay or The sign of Sdm is determined according to the progress. Therefore, the
図8に戻り、前記アドレス復号回路28hは、低域検出回路g7の出力信号Sg7に基づいて、復調信号Sdmにおける同期情報部に対応する部分(以下、便宜上「同期情報信号」ともいう)を監視するための同期検出信号(図11参照)を生成する。この同期信号は、低域検出回路g7の出力信号Sg7が+レベルから−レベルに変化する際のゼロクロス位置に対応して、信号レベルが0(ローレベル)から1(ハイレベル)あるいは1から0に変化する。そして、アドレス復号回路28hは同期情報信号を検知すると、該同期情報信号に格納されている同期情報が前記ワード同期情報であるか前記ビット同期情報であるかを判別し、ビット同期情報であれば、ADIP情報部に対応する部分(以下、便宜上「ADIP情報信号」ともいう)を抽出する。さらに、アドレス復号回路28hは、抽出したADIP情報信号が所定量(ここでは、51ビット分)に達すると各ADIP情報信号からアドレスデータを復号する。ここで復号されたアドレスデータは、アドレス信号SadとしてCPU40に出力される。
Returning to FIG. 8, the
図1に戻り、前記サーボコントローラ33は、サーボ信号検出回路28bからのフォーカスエラー信号に基づいてフォーカスずれを補正するためのフォーカス制御信号を生成するとともに、トラックエラー信号に基づいてトラックずれを補正するためのトラッキング制御信号を生成する。ここで生成された各制御信号は、サーボオンのときにモータドライバ27に出力され、サーボオフのときには出力されない。サーボオン及びサーボオフはCPU40によって設定される。
Returning to FIG. 1, the
モータドライバ27は、上記フォーカス制御信号に基づいて前記フォーカシングアクチュエータの駆動信号を光ピックアップ装置23に出力し、上記トラッキング制御信号に基づいて前記トラッキングアクチュエータの駆動信号を光ピックアップ装置23に出力する。すなわち、サーボ信号検出回路28b、サーボコントローラ33及びモータドライバ27によってトラッキング制御及びフォーカス制御が行われる。また、モータドライバ27は、CPU40からの制御信号に基づいてスピンドルモータ22及び前記シークモータの駆動信号をそれぞれ出力する。
The
バッファRAM34は、光ディスク15に記録するデータ(記録用データ)、及び光ディスク15から再生したデータ(再生データ)などが一時的に格納されるバッファ領域と、各種プログラム変数などが格納される変数領域とを有している。
The
バッファマネージャ37は、バッファRAM34へのデータの入出力を管理する。そして、バッファRAM34のバッファ領域に蓄積されたデータ量が所定量になるとCPU40に通知する。
The
エンコーダ25は、CPU40の指示に基づいてバッファRAM34に蓄積されている記録用データをバッファマネージャ37を介して取り出し、データ変調及びエラー訂正コードの付加などを行ない、光ディスク15への書き込み信号を生成する。ここで生成された書き込み信号は、前記基準クロック信号Wckとともにレーザコントロール回路24に出力される。
The
レーザコントロール回路24は、光ディスク15に照射されるレーザ光のパワーを制御する。例えば記録の際には、記録条件、半導体レーザLDの発光特性、エンコーダ25からの書き込み信号及び基準クロック信号Wckなどに基づいて半導体レーザLDの駆動信号が生成される。
The
インターフェース38は、ホストとの双方向の通信インターフェースであり、一例としてATAPI(AT Attachment Packet Interface)の規格に準拠している。
The
フラッシュメモリ39はプログラム領域とデータ領域とを備えており、プログラム領域には、CPU40にて解読可能なコードで記述されたプログラムが格納されている。データ領域には、半導体レーザLDの発光特性に関する情報、光ピックアップ装置23のシーク動作に関する情報(以下「シーク情報」ともいう)、記録条件、線速度毎の前記バンドパスフィルタ回路f1の中心周波数などが格納されている。
The
CPU40は、フラッシュメモリ39のプログラム領域に格納されているプログラムに従って上記各部の動作を制御するとともに、制御に必要なデータなどをバッファRAM34の変数領域及びRAM41に保存する。なお、CPU40には不図示のA/D変換器及びD/A変換器が併設されており、アナログ信号はA/D変換器を介してCPU40に入力されるようになっている。また、CPU40からの信号はD/A変換器を介してアナログ回路に出力されるようになっている。
The
<調整量の取得処理>
次に、前述のように構成される光ディスク装置20の製造工程、調整工程及び検査工程のうちの少なくともいずれかの工程で実施される、バンドパスフィルタ回路f1の中心周波数の最適な調整量(以下「最適周波数調整量」ともいう)、及び前記タイミングクロック信号Stimの位相の最適な調整量(以下「最適位相調整量」ともいう)を取得する処理(以下「最適調整量取得処理」という)について図12を用いて説明する。図12のフローチャートは、CPU40によって実行される一連の処理アルゴリズムに対応している。最適調整量取得処理要求が検知されると、図12のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、最適調整量取得処理がスタートする。なお、ここでは、光ディスク装置20では種々の線速度での記録及び再生が可能であるものとする。
<Adjustment amount acquisition processing>
Next, the optimum adjustment amount (hereinafter referred to as the center frequency) of the band-pass filter circuit f1, which is performed in at least one of the manufacturing process, the adjustment process, and the inspection process of the
最初のステップ401では、最初の線速度として基準線速度(1.2〜1.4m/sec)を設定する。
In the
次のステップ403では、フラッシュメモリ39のデータ領域を参照し、設定された線速度に対応した中心周波数をバンドパスフィルタ回路f1に設定する。
In the next step 403, referring to the data area of the
次のステップ405では、予め設定されている初期値を周波数調整量(Fとする)にセットし、その周波数調整量Fの情報を含む周波数調整信号を中心周波数調整回路i1に出力する。これにより、バンドパスフィルタ回路f1の中心周波数が周波数調整量Fの値に応じて調整される。また、ループカウンタ(nfとする)に初期値1をセットする。
In the
次のステップ407では、バンドパスフィルタ回路f1の出力信号の振幅を取得する。そして、その取得結果をそのときの周波数調整量Fの値に対応付けてRAM41に保存する。
In the
次のステップ409では、ループカウンタnfの値が予め設定されている値Nf(≧2)以上であるか否かを判断する。ここではnf=1なので、ステップ409での判断は否定され、ステップ411に移行する。 In the next step 409, it is determined whether or not the value of the loop counter nf is equal to or greater than a preset value Nf (≧ 2). Since nf = 1 here, the determination at step 409 is denied and the routine proceeds to step 411.
このステップ411では、予め設定されている変分ΔFを周波数調整量Fに加算して周波数調整量Fの値を更新した後、該更新された周波数調整量Fの情報を含む周波数調整信号を中心周波数調整回路i1に出力する。これにより、バンドパスフィルタ回路f1の中心周波数が更新された周波数調整量Fの値に応じて調整される。また、ループカウンタnfに1を加算する。そして、前記ステップ407に戻る。 In step 411, a preset variation ΔF is added to the frequency adjustment amount F to update the value of the frequency adjustment amount F, and then the frequency adjustment signal including information on the updated frequency adjustment amount F is centered. Output to the frequency adjustment circuit i1. As a result, the center frequency of the bandpass filter circuit f1 is adjusted according to the updated value of the frequency adjustment amount F. Also, 1 is added to the loop counter nf. Then, the process returns to step 407.
以下、ステップ409での判断が肯定されるまで、ステップ407→409→411の処理を繰り返す。
Thereafter, the processing in
ループカウンタnfの値がNf以上になると、ステップ409での判断は肯定され、ステップ413に移行する。このステップ413では、RAM41に保存している振幅の複数の取得結果から振幅の最大値(最大振幅)を求め、その最大振幅に対応する周波数調整量Fの値(Fxとする)を抽出し、最適周波数調整量とする(図13参照)。
If the value of the loop counter nf becomes equal to or greater than Nf, the determination at step 409 is affirmed and the routine proceeds to step 413. In this step 413, the maximum value (maximum amplitude) of the amplitude is obtained from a plurality of acquisition results of the amplitude stored in the
次のステップ415では、値Fxをそのときの線速度に対応付けてフラッシュメモリ39のデータ領域に格納する。
In the next step 415, the value Fx is stored in the data area of the
次のステップ417では、予め設定されている初期値を位相調整量(Pとする)にセットし、位相調整量Pの情報を含む位相調整信号を位相調整回路i2に出力する。これにより、位相調整回路i2にてタイミングクロック信号Stimの位相が位相調整量Pの値に応じて調整される。また、ループカウンタ(npとする)に初期値1をセットする。
In the next step 417, a preset initial value is set to the phase adjustment amount (P), and a phase adjustment signal including information on the phase adjustment amount P is output to the phase adjustment circuit i2. Thus, the phase of the timing clock signal Stim is adjusted according to the value of the phase adjustment amount P by the phase adjustment circuit i2. Also, an
次のステップ419では、サンプルホールド回路g5の出力信号、すなわち、復調信号Sdmの信号レベルの絶対値を取得する。そして、その取得結果をそのときの位相調整量Pの値に対応付けてRAM41に保存する。
In the next step 419, the output signal of the sample hold circuit g5, that is, the absolute value of the signal level of the demodulated signal Sdm is acquired. Then, the acquisition result is stored in the
次のステップ421では、ループカウンタnpの値が予め設定されている値Np(≧2)以上であるか否かを判断する。ここではnp=1なので、ステップ421での判断は否定され、ステップ423に移行する。
In the
このステップ423では、予め設定されている変分ΔPを位相調整量Pに加算して位相調整量Pの値を更新した後、該更新した位相調整量Pの情報を含む位相調整信号を位相調整回路i2に出力する。これにより、位相調整回路i2にてタイミングクロック信号Stimの位相が更新された位相調整量Pの値に応じて調整される。また、ループカウンタnpに1を加算する。そして、前記ステップ419に戻る。
In this step 423, a preset variation ΔP is added to the phase adjustment amount P to update the value of the phase adjustment amount P, and then the phase adjustment signal including the information on the updated phase adjustment amount P is phase-adjusted. and outputs it to the
以下、ステップ421での判断が肯定されるまで、ステップ419→421→423の処理を繰り返す。
Thereafter, the processing in steps 419 → 421 → 423 is repeated until the determination in
ループカウンタnpの値がNp以上になると、ステップ421での判断は肯定され、ステップ425に移行する。このステップ425では、RAM41に保存している絶対値の複数の取得結果から絶対値の最大値を求め、その最大値に対応する位相調整量Pの値(Pxとする)を抽出し、最適位相調整量とする。
When the value of the loop counter np becomes equal to or greater than Np, the determination at
次のステップ427では、値Pxをそのときの線速度に対応付けてフラッシュメモリ39のデータ領域に格納する。
In the
次のステップ429では、未設定の線速度があるか否かを判断する。そして、未設定の線速度があれば、ここでの判断は肯定されステップ431に移行する。このステップ431では、次の線速度を設定する。そして、上記ステップ403に戻る。
In the
一方、上記ステップ429において、未設定の線速度がなければ、ステップ429での判断は否定され、最適調整量取得処理を終了する。
On the other hand, if there is no unset linear velocity in
<記録処理>
次に、ホストからの記録要求コマンドを受信したときの光ディスク装置20における処理(記録処理)について図14を用いて簡単に説明する。図14のフローチャートは、CPU40によって実行される一連の処理アルゴリズムに対応し、ホストから記録要求コマンドを受信すると、図14のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、記録処理がスタートする。なお、ここでは記録処理の途中で線速度は変更されないものとする。
<Recording process>
Next, processing (recording processing) in the
最初のステップ501では、記録速度に対応した線速度(以下、便宜上「記録線速度」ともいう)に基づいてスピンドルモータ22の回転を制御するための制御信号を生成し、モータドライバ27に出力するとともに、ホストから記録要求コマンドを受信した旨を再生信号処理回路28に通知する。また、ホストから受信したデータ(記録用データ)のバッファRAM34への蓄積をバッファマネージャ37に指示する。
In the first step 501, a control signal for controlling the rotation of the
次のステップ503では、フラッシュメモリ39のデータ領域から、上記記録線速度に対応したバンドパスフィルタ回路f1の中心周波数を抽出し、バンドパスフィルタ回路f1に設定する。
In the next step 503, the center frequency of the bandpass filter circuit f1 corresponding to the recording linear velocity is extracted from the data area of the
次のステップ505では、フラッシュメモリ39のデータ領域から、記録線速度に対応した最適周波数調整量を抽出し、該最適周波数調整量の情報を含む周波数調整信号を中心周波数調整回路i1に出力する。これにより、バンドパスフィルタ回路f1の中心周波数が最適周波数調整量に応じて調整される。
In the next step 505, an optimum frequency adjustment amount corresponding to the recording linear velocity is extracted from the data area of the
次のステップ507では、フラッシュメモリ39のデータ領域から、記録線速度に対応した最適位相調整量を抽出し、該最適位相調整量の情報を含む位相調整信号を位相調整回路i2に出力する。これにより、位相調整回路i2にてタイミングクロック信号Stimの位相が最適位相調整量に応じて調整される。
In the next step 507, an optimum phase adjustment amount corresponding to the recording linear velocity is extracted from the data area of the
次のステップ509では、光ディスク15が前記記録線速度で回転していることを確認すると、サーボコントローラ33に対してサーボオンを設定する。これにより、前述の如く、トラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は記録処理が終了するまで随時行われる。
In the
次のステップ511では、記録速度に基づいてOPC(Optimum Power Control)を行い、最適な記録パワーを取得する。すなわち、記録パワーを段階的に変化させつつ、PCA(Power Calibration Area)と呼ばれる試し書き領域に所定のデータを試し書きした後、それらのデータを順次再生し、例えばRF信号から検出されたアシンメトリの値が予め実験等で求めた目標値とほぼ一致する場合を最も高い記録品質であると判断し、そのときの記録パワーを最適な記録パワーとする。 In the next step 511, OPC (Optimum Power Control) is performed based on the recording speed to obtain an optimum recording power. That is, while changing the recording power stepwise, predetermined data is trial-written in a trial writing area called PCA (Power Calibration Area), and then the data is sequentially reproduced. For example, the asymmetry detected from the RF signal When the value almost coincides with a target value obtained in advance through experiments or the like, it is determined that the recording quality is the highest, and the recording power at that time is set as the optimum recording power.
次のステップ513では、アドレス復号回路28hからのアドレス信号Sadに基づいて現在のアドレスを取得する。
In the next step 513, the current address is acquired based on the address signal Sad from the
次のステップ515では、現在のアドレスと記録要求コマンドから抽出した目標アドレスとの差分(アドレス差)を算出する。
次のステップ517では、アドレス差に基づいてシークが必要であるか否かを判断する。ここでは、前記シーク情報の一つとしてフラッシュメモリ39に格納されている所定の閾値を参照し、アドレス差が閾値を越えていれば、ここでの判断は肯定され、ステップ519に移行する。
In the next step 515, a difference (address difference) between the current address and the target address extracted from the recording request command is calculated.
In the
このステップ519では、アドレス差に応じたシークモータの制御信号をモータドライバ27に出力する。これによりシークモータが駆動し、シーク動作が行なわれる。そして、前記ステップ513に戻る。
In this step 519, a seek motor control signal corresponding to the address difference is output to the
なお、前記ステップ517において、アドレス差が閾値を越えていなければ、ステップ517での判断は否定され、ステップ521に移行する。このステップ521では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ523に移行する。
If it is determined in
このステップ523では、アドレス復号回路28hからのアドレス信号Sadに基づいて現在のアドレスを取得する。そして、前記ステップ521に戻る。
In step 523, the current address is acquired based on the address signal Sad from the
以下、前記ステップ521での判断が肯定されるまで、ステップ521→523の処理を繰り返し行う。
Thereafter, the processing of
現在のアドレスが目標アドレスと一致すれば、前記ステップ521での判断は肯定されこのステップ525では、エンコーダ25に書き込みを許可する。これにより、記録用データは、エンコーダ25、レーザコントロール回路24及び光ピックアップ装置23を介して光ディスク15に書き込まれる。記録用データがすべて書き込まれると、所定の終了処理を行った後、記録処理を終了する。
If the current address matches the target address, the determination in
<再生処理>
さらに、ホストから再生要求コマンドを受信したときの光ディスク装置20における処理(再生処理)について図15を用いて説明する。図15のフローチャートは、CPU40によって実行される一連の処理アルゴリズムに対応し、ホストから再生要求コマンドを受信すると、図15のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、再生処理がスタートする。
<Reproduction processing>
Further, processing (reproduction processing) in the
最初のステップ701では、再生速度に対応する線速度(以下、便宜上「再生線速度」ともいう)に基づいてスピンドルモータ22の回転を制御するための制御信号を生成し、モータドライバ27に出力するとともに、ホストから再生要求コマンドを受信した旨を再生信号処理回路28に通知する。
In the first step 701, a control signal for controlling the rotation of the
次のステップ703では、光ディスク15が前記再生線速度で回転していることを確認すると、サーボコントローラ33に対してサーボオンを設定する。これにより、前述の如くトラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は再生処理が終了するまで随時行われる。また、トラックのアドレスデータはRF信号に基づいて随時デコーダ28eからCPU40に出力される。
In the next step 703, when it is confirmed that the
次のステップ705では、デコーダ28eからのアドレスデータに基づいて現在のアドレスを取得する。
In the
次のステップ707では、現在のアドレスと再生要求コマンドから抽出した目標アドレスとの差分(アドレス差)を算出する。 In the next step 707, a difference (address difference) between the current address and the target address extracted from the reproduction request command is calculated.
次のステップ709では、前記ステップ517と同様にして、シークが必要であるか否かを判断する。シークが必要であれば、ここでの判断は肯定され、ステップ711に移行する。このステップ711では、アドレス差に応じたシークモータの制御信号をモータドライバ27に出力する。そして、前記ステップ705に戻る。
In the
一方、前記ステップ709において、シークが必要でなければ、ここでの判断は否定され、ステップ713に移行する。このステップ713では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ715に移行する。
On the other hand, in
このステップ715では、デコーダ28eからのアドレスデータに基づいて現在のアドレスを取得する。そして、前記ステップ713に戻る。以下、前記ステップ713での判断が肯定されるまで、ステップ713→715の処理を繰り返し行う。
In this step 715 , the current address is acquired based on the address data from the
現在のアドレスが目標アドレスと一致すれば、前記ステップ713での判断は肯定され、ステップ717に移行する。このステップ717では、再生信号処理回路28に読み取りを指示する。これにより、再生信号処理回路28にて再生データが取得され、バッファRAM34に格納される。この再生データはセクタ単位でバッファマネージャ37及びインターフェース38を介してホストに転送される。そして、ホストから指定されたデータの再生がすべて終了すると、所定の終了処理を行った後、再生処理を終了する。
If the current address matches the target address, the determination at
以上の説明から明らかなように、本実施形態に係る光ディスク装置20では、クロック信号生成回路28f、調整回路28i、及び復調信号生成回路28g、特に復調信号生成回路28gによって、ウォブル信号復調回路が実現されている。また、フラッシュメモリ39によって、位相調整用メモリ及び周波数調整用メモリが実現されている。また、光ピックアップ装置23、CPU40及び該CPU40によって実行されるプログラムとによって、データ記録手段が実現されている。また、CPU40及び該CPU40によって実行されるプログラムとによって、位相調整信号生成手段及び周波数調整信号生成手段が実現されている。しかしながら、本発明がこれに限定されるものではないことは勿論である。すなわち、上記実施形態は一例に過ぎず、上記のCPU40によるプログラムに従う処理によって実現した各手段の少なくとも一部をハードウェアによって構成することとしても良いし、あるいは全てをハードウェアによって構成することとしても良い。
As is apparent from the above description, in the
以上説明したように、本実施形態に係る光ディスク装置20によると、クロック信号生成回路28fにおけるバンドパスフィルタ回路f1の中心周波数は、中心周波数調整回路i1により光ディスクの回転の線速度に応じて、バンドパスフィルタ回路f1の出力信号の振幅が最大となるように調整される。これにより、例えば記録速度が高速化されても、バンドパスフィルタ回路f1の出力信号の劣化を防止することができ、ウォブル信号Swbに含まれている搬送波成分を精度良く抽出することが可能となる。従って、PLL回路f2ではタイミングクロック信号を精度良く生成することができ、その結果としてウォブル信号Swbに含まれている位相変調波部の復調精度を向上させることが可能となる。また、PLL回路f2では基準クロック信号を精度良く生成することが可能となる。
As described above, according to the
また、バンドパスフィルタ回路f1を汎用部品で構成することができるため、部品コストを低減することが可能である。さらに、バンドパスフィルタ回路f1におけるフィルタ特性の設計値からのずれ許容度を大きくすることができるため、調整工程を簡素化することが可能である。 In addition, since the bandpass filter circuit f1 can be formed of general-purpose components, the component cost can be reduced. Furthermore, since the tolerance of deviation from the design value of the filter characteristics in the bandpass filter circuit f1 can be increased, the adjustment process can be simplified.
PLL回路f2で生成されたタイミングクロック信号Stimの位相は、位相調整回路i2により光ディスクの回転の線速度に応じて、復調信号生成回路28gから出力される信号のレベルの絶対値が最大となるように調整される。これにより、例えば記録速度が高速化されても、乗算器g3の出力信号の劣化を防止することができ、同期情報を精度良く検出することが可能となる。そして、その結果としてADIP情報部を精度良く復調することができる。すなわち、アドレス情報を精度良く取得することができる。そして、基準クロック信号が精度良く生成され、かつアドレスデータが精度良く取得されるため、結果として記録品質に優れた記録を行うことができる。
The phase of the timing clock signal Stim generated by the PLL circuit f2 is such that the absolute value of the level of the signal output from the demodulated
なお、上記実施形態では、バンドパスフィルタ回路f1の出力信号の振幅がCPU40で取得される場合について説明したが、これに限らず、例えば図16に示されるように、前記バンドパスフィルタ回路f1の出力信号の振幅を検出する振幅検出回路i3を前記調整回路28iに設けても良い。この振幅検出回路i3での検出結果はCPU40に出力される。
In the above-described embodiment, the case where the amplitude of the output signal of the bandpass filter circuit f1 is acquired by the
また、上記実施形態では、バンドパスフィルタ回路f1の出力信号の振幅が最大となるときの周波数調整値を最適周波数調整値とする場合について説明したが、これに限らず、例えば前記バンドパスフィルタ回路f1の出力信号のジッタが最小となるときの周波数調整値を最適周波数調整値としても良い。この場合には、一例として図17に示されるように、前記バンドパスフィルタ回路f1の出力信号のジッタを検出するジッタ検出回路i4を前記調整回路28iに設け、そのジッタ検出回路i4での検出結果をCPU40に出力しても良い。
Moreover, although the said embodiment demonstrated the case where the frequency adjustment value when the amplitude of the output signal of the band pass filter circuit f1 became the maximum was made into the optimal frequency adjustment value, it is not restricted to this, For example, the said band pass filter circuit The frequency adjustment value when the jitter of the output signal of f1 is minimized may be set as the optimum frequency adjustment value. In this case, as shown in FIG. 17 as an example, a jitter detection circuit i4 for detecting the jitter of the output signal of the bandpass filter circuit f1 is provided in the adjustment circuit 28i, and the detection result in the jitter detection circuit i4. May be output to the
そこで、この場合には、前記ステップ407では、前記バンドパスフィルタ回路f1の出力信号の振幅を取得する代わりに、ジッタ検出回路i4を介して前記バンドパスフィルタ回路f1の出力信号のジッタを取得することとなる。また、前記ステップ413では、RAM41に保存しているジッタの複数の取得結果からジッタの最小値を求め、その最小値に対応する周波数調整量Fの値を抽出し(図18参照)、最適周波数調整量とすることとなる。
Therefore, in this case, in
上記実施形態では、バンドパスフィルタ回路f1の出力信号の振幅を実測した結果に基づいて最適周波数調整値を取得する場合について説明したが、これに限らず、例えばシミュレーションや理論計算などにより最適周波数調整値を取得しても良い。 In the above embodiment, the case where the optimum frequency adjustment value is acquired based on the result of actually measuring the amplitude of the output signal of the bandpass filter circuit f1 is described. However, the present invention is not limited to this, and the optimum frequency adjustment is performed by simulation or theoretical calculation, for example. A value may be acquired.
上記実施形態では、復調信号Sdmの信号レベルを実測した結果に基づいて最適位相調整値を取得する場合について説明したが、これに限らず、例えばシミュレーションや理論計算などにより最適位相調整値を取得しても良い。 In the above embodiment, the case where the optimal phase adjustment value is acquired based on the result of actually measuring the signal level of the demodulated signal Sdm has been described. However, the present invention is not limited to this, and the optimal phase adjustment value is acquired by, for example, simulation or theoretical calculation. May be.
上記実施形態では、光ディスク装置20の製造工程、調整工程及び検査工程のうちの少なくともいずれかの工程で、前記最適調整量取得処理が行われる場合について説明したが、これに限らず例えばホストからの要求に応じて行っても良い。
In the above-described embodiment, the case where the optimum adjustment amount acquisition process is performed in at least one of the manufacturing process, the adjustment process, and the inspection process of the
上記実施形態において、記録の途中で線速度が変更された場合には、新たな線速度に対応して前記中心周波数、最適周波数調整量、及び最適位相調整量が設定される。 In the above embodiment, when the linear velocity is changed in the middle of recording, the center frequency, the optimum frequency adjustment amount, and the optimum phase adjustment amount are set corresponding to the new linear velocity.
上記実施形態において、指定された線速度に対応する最適周波数調整量がフラッシュメモリ39のデータ領域に格納されていないときは、フラッシュメモリ39のデータ領域に格納されている異なる線速度に対応する最適周波数調整量を参照して近似演算又は補間演算などの所定の演算を行い、指定された線速度での最適周波数調整量を推定しても良い。
In the above embodiment, when the optimum frequency adjustment amount corresponding to the designated linear velocity is not stored in the data area of the
上記実施形態において、指定された線速度に対応する最適位相調整量がフラッシュメモリ39のデータ領域に格納されていないときは、フラッシュメモリ39のデータ領域に格納されている異なる線速度に対応する最適位相調整量を参照して近似演算又は補間演算などの所定の演算を行い、指定された線速度での最適位相調整量をそれぞれ推定しても良い。
In the above embodiment, when the optimum phase adjustment amount corresponding to the designated linear velocity is not stored in the data area of the
上記実施形態では、最適周波数調整量がCPU40から出力される場合について説明したが、これに限らず、例えば図19に示されるように、最適周波数調整量と線速度との関係が格納されたメモリi5を前記調整回路28iに設け、前記中心周波数調整回路i1が、CPU40からの線速度情報に基づいて、対応する最適周波数調整量をメモリi5から抽出しても良い。この場合に、メモリi5に最適位相調整量と線速度との関係を格納し、前記位相調整回路i2が、CPU40からの線速度情報に基づいて対応する最適位相調整量をメモリi5から抽出しても良い。
In the above embodiment, the case where the optimum frequency adjustment amount is output from the
上記実施形態では、線速度毎に最適周波数調整量及び最適位相調整量を取得しているが、温度変動が大きい場合には、例えば光ピックアップ装置23の近傍に温度センサを設け、更に温度毎に最適周波数調整量及び最適位相調整量の少なくとも一方を取得しても良い。
In the above embodiment, the optimum frequency adjustment amount and the optimum phase adjustment amount are acquired for each linear velocity. However, when the temperature fluctuation is large, for example, a temperature sensor is provided in the vicinity of the
上記実施形態では、光ディスク15がDVD+Rの規格に準拠する場合について説明したが、本発明がこれに限定されるものではなく、例えばDVD+RWであっても良い。また、上記実施形態では、光ディスク装置としてデータの記録及び再生が可能な光ディスク装置について説明したが、これに限らず、データの記録、再生及び消去のうち、少なくともデータの記録が可能な光ディスク装置であれば良い。
In the above embodiment, the case where the
上記実施形態では、前記光ピックアップ装置23が1つの半導体レーザを備える場合について説明したが、これに限らず、例えば互いに異なる波長の光束を発光する複数の半導体レーザを備えていても良い。この場合に、例えば波長が約405nmの光束を発光する半導体レーザ、波長が約660nmの光束を発光する半導体レーザ及び波長が約780nmの光束を発光する半導体レーザの少なくとも1つを含んでいても良い。すなわち、光ディスク装置が互いに異なる規格に準拠した複数種類の光ディスクに対応する光ディスク装置であっても良い。
In the above embodiment, the case where the
上記実施形態では、前記インターフェース38がATAPIの規格に準拠する場合について説明したが、これに限らず、例えばATA(AT Attachment)、SCSI(Small Computer System Interface)、USB(Universal Serial Bus)1.0、USB2.0、IEEE1394、IEEE802.3、シリアルATA及びシリアルATAPIのうちのいずれかの規格に準拠しても良い。
In the above embodiment, the case where the
15 光ディスク
20 光ディスク装置
39 位相調整用メモリ、周波数調整用メモリ
f1 バンドパスフィルタ
f2 信号生成回路
i1 周波数調整回路
i2 位相調整回路、第1及び第2の信号生成回路
g8 第1の信号生成回路
g8´ 第2の信号生成回路
S スイッチ
15
Claims (18)
前記基本周波数近傍の中心周波数を有し、前記ウォブル信号から前記搬送波部の信号を抽出するバンドパスフィルタと、
前記バンドパスフィルタの中心周波数を前記光ディスクの回転の線速度に応じた周波数調整信号に基づいて調整する周波数調整回路と、
前記抽出された搬送波部の信号から第1のクロック信号を生成する第1の信号生成回路と、
前記搬送波部の信号又は第1のクロック信号から前記第1のクロック信号と周波数は等しいが位相が異なる第2のクロック信号を生成する第2の信号生成回路と、
前記複数のクロック信号のいずれかを選択的に出力するスイッチと、
前記周波数調整回路による前記バンドパスフィルタの中心周波数調整後に、前記スイッチが前記第2のクロック信号を選択して前記第1のクロック信号の位相を前記光ディスクの回転の線速度に応じた位相調整信号に基づいて調整する位相調整回路と、
前記スイッチに選択された第1のクロック信号に同期して前記ウォブル信号における前記位相変調波部を位相復調する変調波復調回路と、
を備えるウォブル信号復調回路。 Phase demodulation of a wobble signal obtained based on the reflected light from the recording surface of an optical disk formed by meandering tracks and including a carrier wave portion having a predetermined fundamental frequency and a phase modulation wave portion to which predetermined information is added A wobble signal demodulating circuit,
A bandpass filter having a center frequency near the fundamental frequency and extracting the signal of the carrier wave portion from the wobble signal;
A frequency adjustment circuit that adjusts the center frequency of the bandpass filter based on a frequency adjustment signal corresponding to the linear velocity of rotation of the optical disc;
A first signal generation circuit for generating a first clock signal from the extracted carrier signal;
A second signal generation circuit for generating a second clock signal having the same frequency but a different phase from the first clock signal from the carrier wave signal or the first clock signal;
A switch that selectively outputs one of the plurality of clock signals;
After the center frequency adjustment of the band-pass filter according to the frequency adjustment circuit, position phase adjustment in which the switch corresponding to the phase of the second of said first select the clock signal of the clock signal to the linear velocity of rotation of the optical disc A phase adjustment circuit for adjusting based on the signal;
A modulation wave demodulating circuit that phase-demodulates the phase modulation wave part in the wobble signal in synchronization with the first clock signal selected by the switch;
A wobble signal demodulation circuit comprising:
前記光ディスクの記録面からの反射光に基づいて得られるウォブル信号における所定の情報が含まれる位相変調波部を位相復調する請求項1〜3のいずれかの一項に記載のウォブル信号復調回路と、
前記周波数調整信号を生成し、前記ウォブル信号復調回路に出力する周波数調整信号生成手段と、
前記ウォブル信号復調回路の出力信号から位置情報を取得し、該位置情報に基づいて記録開始位置を決定し、前記光ディスクにデータを記録するデータ記録手段と、
前記スイッチを切替えて前記複数のクロック信号のそれぞれを用いた場合の前記位相復調の結果から前記第1のクロック信号と前記ウォブル信号との位相のずれを判定する判定手段と、
を備え、
前記位相調整回路は、更に前記位相のずれの判定に応じても前記第1の信号生成回路で生成する前記第1のクロック信号の位相を調整する光ディスク装置。 An optical disc apparatus that records at least one of data recording, reproduction, and erasing with respect to an optical disc,
The wobble signal demodulation circuit according to any one of claims 1 to 3, wherein a phase modulation wave section including predetermined information in a wobble signal obtained based on reflected light from a recording surface of the optical disc is phase-demodulated. ,
A frequency adjustment signal generating means for generating the frequency adjustment signal and outputting it to the wobble signal demodulation circuit;
Data recording means for acquiring position information from an output signal of the wobble signal demodulation circuit, determining a recording start position based on the position information, and recording data on the optical disc;
A determination means for determining a phase shift between the first clock signal and the wobble signal from a result of the phase demodulation when each of the plurality of clock signals is used by switching the switch;
With
The phase adjustment circuit further optical disc apparatus that adjust the phase of said first clock signal generated by said first signal generating circuits according to the determination of the deviation of the phase.
前記光ディスクの記録面からの反射光に基づいて得られるウォブル信号における所定の情報が含まれる位相変調波部を位相復調する請求項4に記載のウォブル信号復調回路と、
前記周波数調整信号を生成し、前記ウォブル信号復調回路に出力する周波数調整信号生成手段と、
前記位相調整信号を生成し、前記位相調整回路に出力する位相調整信号生成手段と、
前記ウォブル信号復調回路の出力信号から位置情報を取得し、該位置情報に基づいて記録開始位置を決定し、前記光ディスクにデータを記録するデータ記録手段と、
を備える光ディスク装置。 An optical disc apparatus that records at least one of data recording, reproduction, and erasing with respect to an optical disc,
The wobble signal demodulating circuit according to claim 4, wherein the wobble signal demodulating circuit demodulates a phase modulation wave part including predetermined information in a wobble signal obtained based on reflected light from a recording surface of the optical disc;
A frequency adjustment signal generating means for generating the frequency adjustment signal and outputting it to the wobble signal demodulation circuit;
A phase adjustment signal generating means for said generating a phase adjustment signal, and outputs to the phase adjusting circuit,
Data recording means for acquiring position information from an output signal of the wobble signal demodulation circuit, determining a recording start position based on the position information, and recording data on the optical disc;
An optical disc device comprising:
装置。 The phase adjustment signal generation means, when the phase adjustment amount corresponding to the designated linear velocity is not stored in the phase adjustment memory, the phases corresponding to different linear velocities stored in the phase adjustment memory. 10. The optical disc apparatus according to claim 7, wherein a predetermined calculation is performed with reference to the adjustment amount, and the phase adjustment signal is generated based on the calculation result.
18. The optical disc apparatus according to claim 5, wherein the optical disc is an optical disc conforming to a DVD + R or DVD + RW standard.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226729A JP3792240B2 (en) | 2004-08-03 | 2004-08-03 | Wobble signal demodulation circuit and optical disc apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226729A JP3792240B2 (en) | 2004-08-03 | 2004-08-03 | Wobble signal demodulation circuit and optical disc apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003348378A Division JP3792223B2 (en) | 2003-09-02 | 2003-10-07 | Optical disk device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116148A JP2005116148A (en) | 2005-04-28 |
JP3792240B2 true JP3792240B2 (en) | 2006-07-05 |
Family
ID=34545210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004226729A Expired - Fee Related JP3792240B2 (en) | 2004-08-03 | 2004-08-03 | Wobble signal demodulation circuit and optical disc apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3792240B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010287286A (en) | 2009-06-12 | 2010-12-24 | Funai Electric Co Ltd | Optical disk apparatus |
-
2004
- 2004-08-03 JP JP2004226729A patent/JP3792240B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005116148A (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005032290A (en) | Information recording medium and optical disk drive | |
US6212141B1 (en) | Information recording apparatus and method | |
JP3597189B1 (en) | Wobble signal demodulation method, wobble signal demodulation circuit, and optical disk device | |
JP3734485B2 (en) | Optical disk device | |
JP4717925B2 (en) | Optical recording / reproducing method and system, and program | |
JP3792240B2 (en) | Wobble signal demodulation circuit and optical disc apparatus | |
JP3734487B2 (en) | Wobble signal demodulation circuit and optical disc apparatus | |
JP3792223B2 (en) | Optical disk device | |
WO2005024804A1 (en) | Wobble signal demodulating circuit and optical disc | |
JP3752498B2 (en) | Correction value acquisition method, program, recording medium, and optical disc apparatus | |
JP2009289314A (en) | Optical disc device and optical disc playback method | |
JP3853813B2 (en) | Signal processing method, signal processing circuit, and optical disc apparatus | |
US20050201230A1 (en) | Wobble signal demodulating method, wobble signal demodulating circuit and optical disk apparatus | |
JP2005116141A (en) | Wobble signal demodulating circuit and optical disk system | |
JP3948731B2 (en) | Optical disc and optical disc apparatus | |
JP4493717B2 (en) | Optical recording / reproducing method and system, and program | |
KR100599389B1 (en) | Recognition Effectiveness Improvement Method of Written DVD-R/RW Disk | |
JP2005116027A (en) | Method and device for deciding recording power, and optical disk device | |
JP3615751B1 (en) | Push-pull signal generation apparatus and optical disc apparatus | |
JP3566717B1 (en) | Optical disk drive | |
JP2005092952A (en) | Recording condition setting method, recording method, program and recording medium, and optical disk device | |
JP2004288251A (en) | Optical disk recording/reproducing device | |
JP2005004889A (en) | Signal correction method, wobble signal correction circuit and optical disk drive | |
JPWO2007148387A1 (en) | Optical recording / reproducing method and system, and program | |
KR20080102525A (en) | Method and apparatus for controlling recording in optical disc apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |