JP3788564B2

JP3788564B2 - Melody sound generator

Info

Publication number: JP3788564B2
Application number: JP23302999A
Authority: JP
Inventors: 幸弘今井
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1999-08-19
Filing date: 1999-08-19
Publication date: 2006-06-21
Anticipated expiration: 2019-08-19
Also published as: JP2001060989A

Description

【０００１】
【発明の属する技術分野】
この発明は、ディジタル携帯電話並びにＰＨＳの着信音や保留音、更には玩具等に内蔵される簡易メロディ音を発生するメロディ音発生装置に関するものである。
【０００２】
【従来の技術】
近年、ディジタル携帯電話やＰＨＳが急速に普及しており、ユーザーに着信があったことを知らせる着信音等として、メロディ音を利用するメロディ音発生装置を搭載した携帯電話等が多く用いられている。
【０００３】
上記した携帯電話等に内蔵されているメロディ音発生装置として、印加される電圧により圧電振動子を振動させることで、ビジー・トーンなどの各種単一音階からなる音を発生するといった圧電ブザーを用いるものがある。この圧電ブザーを用いたメロディ音発生装置では、単一音階データ発生カウンタにより単一音階の音階データ（ディジタルデータ）が発生され、このディジタルデータはクロック信号に同期して、ディジタル・アナログ変換器（以下、「Ｄ／Ａ変換器」という。）に取り込まれる。そして、ディジタルデータはアナログ信号に変換され、このアナログ信号に基づき印加される電圧に応じて圧電振動子が振動することでメロディ音が発生される。このような圧電ブザーは、Ｄ／Ａ変換器からの単一音階周波数正弦波により駆動された場合、発生音量が小さい。そこで、通常、圧電ブザーを用いて大きな音量を得るために、Ｄ／Ａ変換器から矩形波を出力して、圧電ブザーを駆動している。
【０００４】
Ｄ／Ａ変換器から矩形波を出力するには、単一音階周波数の音階ディジタルデータが、中心値より小さければＤ／Ａ変換器の最小値を、中心以上であればＤ／Ａ変換器の最大値をＤ／Ａ変換器が出力するように、Ｄ／Ａ変換器への入力ディジタルデータを変換している。
【０００５】
【発明が解決しようとする課題】
しかしながら、このクロック信号は、単一音階の周波数とは無関係に予め決められた一定の周波数を以て発生されている。このため、ディジタルデータは、単一音階の周波数とは無関係に予め決められた一定の周期で、Ｄ／Ａ変換器に取り込まれ、単一音階の１周期におけるディジタルデータは、単一音階の周期とクロック信号の周期との関係によって、不均一な回数だけＤ／Ａ変換器に取り込まれる。このようにディジタルデータが不均一にＤ／Ａ変換器に取り込まれると、上記したように、Ｄ／Ａ変換器から矩形波を出力する場合に、Ｄ／Ａ変換器の出力の変化点が揺らぎ、音質が悪くなるという問題があった。
【０００６】
この発明は、上述した従来の問題点に鑑みなされたものにして、Ｄ／Ａ変換器に与えられるクロック信号の周波数を単一音階の周波数の整数倍にすることで、単一音階の１周期におけるディジタルデータを、単一音階の周波数に係わらず均等な回数だけＤ／Ａ変換器に取り込み、メロディ音の音質を向上させることを目的とする。
【０００７】
【課題を解決するための手段】
この発明のメロディ音発生装置は、所定の単一音階に基づく音階データを発生する単一音階データ発生手段と、前記単一音階の周波数に対して整数倍の周波数でクロック信号を発生するクロック信号発生手段と、当該クロック信号発生手段で発生されるクロック信号に同期して前記単一音階データ発生手段で発生された音階データを取り込み、ディジタルデータとしての音階データをアナログ信号に変換するディジタル・アナログ変換手段と、当該ディジタル・アナログ変換手段の出力に基づいて圧電振動子を振動させてメロディ音を発生する圧電ブザー手段と、を備えることを特徴とする。
【０００８】
前記クロック信号発生手段は単一音階の周波数に対して２倍の周波数でクロック信号を発生するとよい。
【０００９】
上記のように構成することで、単一音階データ発生手段で発生された単一音階の１周期におけるディジタルデータは、単一音階の周波数に係わらず均等な回数だけディジタル・アナログ変換手段に取り込まれる。クロック信号の周波数が、単一音階の周波数の２倍であれば、単一音階の１周期におけるディジタルデータは、必ず２回だけディジタル・アナログ変換手段に取り込まれる。そして、ディジタル・アナログ変換手段で変換されたアナログ信号に基づき、圧電ブザー手段から単一音階からなるメロディ音が発生される。これにより、メロディ音の音質を向上させることができる。また、圧電ブザー手段によりメロディ音を発生させるため、消費電力を抑えることができる。
【００１０】
また、この発明のメロディ音発生装置は、所定の単一音階に基づく音階データを発生する単一音階データ発生手段と、所定の音階に基づき所定ビットからなる音階データを音階データ発生手段により複数発生し、この複数の音階データの最上位ビットをそれぞれ加算して複数音階データを作成する複数音階データ作成手段と、前記単一音階データ発生手段で発生される単一音階データあるいは前記複数音階データ作成手段で作成される複数音階データのいずれかを選択する音階データ選択手段と、所定の周波数でクロック信号を発生するクロック信号発生手段と、当該クロック信号発生手段で発生されるクロック信号に同期して前記音階データ選択手段により選択された単一音階データあるいは複数音階データのいずれかを取り込み、ディジタルデータとしての音階データをアナログ信号に変換するディジタル・アナログ変換手段と、当該ディジタル・アナログ変換手段の出力に基づいて圧電振動子を振動させてメロディ音を発生する圧電ブザー手段と、を備え、前記音階データ選択手段により単一音階データが選択されると、前記クロック信号発生手段は単一音階の周波数に対して整数倍の周波数でクロック信号を発生することを特徴とする。
【００１１】
このように構成することで、音階データ選択手段により単一音階データが選択されると、単一音階データ発生手段で発生された単一音階の１周期におけるディジタルデータは、単一音階の周波数に係わらず均等な回数だけディジタル・アナログ変換手段に取り込まれる。これにより、メロディ音の音質を向上させることができる。
【００１２】
また、複数の音階からなる音を、メロディ音として発生することもできる。この場合において、音階の特徴を最も大きく反映する最上位ビットが加算されて得られるアナログ信号によりメロディ音が発生されることで、聴覚上高音質の音をメロディ音として発生できる。また、十分な音量を得ることができる。
【００１３】
【発明の実施の形態】
以下、この発明の実施の形態を、図１乃至図４に基づいて説明する。ここで、この実施の形態においては、ユーザーによって、単一音階からなるメロディ音、或いは主旋律音及びコードからなるメロディ音のいずれを発生させるかを選択できるメロディ音発生装置について説明する。
【００１４】
図１は、この発明に係るメロディ音発生装置を、携帯電話やＰＨＳに適用した場合の回路構成図である。このメロディ音発生装置は、音階データ発生回路１、メロディ音データ作成回路２、シーケンス制御回路３、テンキー４、Ｄ／Ａ変換器６、７、スピーカ８、圧電ブザー９、音声符号化／復号化装置１０（以下、「音声ＣＯＤＥＣ１０」という。）、送信回路１１、セレクタ１３、単一音階データ発生回路１４及びサンプリングクロック発生回路１５から構成される。
【００１５】
音階データ発生回路１は、主旋律音の音階データ及びコードを構成する音階データを発生するものであり、図２に示すように、波形メモリ１０１、アドレス発生器１０２及びゲイン調整回路１０３から構成される。一般に、携帯電話等に利用される音階データとして１４ビットからなるディジタルデータが利用されていることを踏まえて、本実施形態では、上記主旋律音の音階データ及びコードを構成する音階データはいずれも１４ビットからなるディジタルデータとして扱うが、本発明の実施に際しては、これに限定されるものではなく、変更して実施しても問題ない。
【００１６】
上記した波形メモリ１０１は、単一の正弦波形の１周期分のデータを記憶している。アドレス発生器１０２は、後述するシーケンス制御回路３からの命令に基づいて、波形メモリ１０１に記憶された単一の正弦波データを、周波数の異なる正弦波データ（１４ビット）、即ち音階データとしてゲイン調整回路１０３に送ることができるように、波形メモリ１０１のアドレスを指定する。ここで、音階データはビットが上位である程、重みが大きくなっており、最上位ビットの重みが最も大きくなっている。このため、最上位ビットが音階の特徴を最も大きく反映しており、後述するように、この最上位ビットを加算して得られたメロディ音データに基づきメロディ音を発生させることで、要求される音階にほぼ等しい音階を圧電ブザー９で発生させることができる。即ち、このようにして得られるメロディ音データが後述するＤ／Ａ変換器７により変換されて得られるアナログ信号には、後述するように、不要な音の周波数成分も含まれるが、この周波数は必要な音の周波数の整数倍であることが多いため、聴覚上極めて高音質の音をメロディ音として発生できる。ゲイン調整回路１０３は、波形メモリ１０１から送られてきた音階データのゲインを調整するものであり、ゲイン調整をすることによって、メロディ音の音量を調整することができ、音量が減衰していくようなメロディ音を発生することが可能になる。
【００１７】
メロディ音データ作成回路２は、上記音階データ発生回路１より発生された複数の音階データに基づいて、複数音階からなるメロディ音データを作成するものであり、図３に示すように、音階データ保持レジスタ２０１、セレクタ２０２、加算器２０３及び２０４から構成される。この音階データ保持レジスタ２０１は、後述するシーケンス制御回路３の指示により、ゲイン調整回路１０３から送られた主旋律音の音階データ及びこれに伴うコードを構成する音階のデータを一時的に保持する。保持された音階データの所定ビットは、シーケンス制御回路３の指示によりセレクタ２０２を介して、後述する加算器２０３或いは２０４に送られる。ここで、保持された音階データがセレクタ２０２を介して加算器２０３に送られる場合には、音階データの全ビット（１４ビット）が送られる。一方、保持された音階データがセレクタ２０２を介して加算器２０４に送られる場合には、音階データの最上位ビットのみが送られる。
【００１８】
加算器２０３は音階データの全ビットを加算してメロディ音データを作成するものであり、作成されたメロディ音データはスピーカ８に接続されるＤ／Ａ変換器６で取り込まれる、或いは送信回路１１に接続される音声ＣＯＤＥＣ１０へ送られる。また、加算器２０４は音階データの最上位ビットを加算してメロディ音データを作成するものであり、作成されたメロディ音データは圧電ブザー９に接続されるＤ／Ａ変換器７で取り込まれる。ここで、圧電ブザー９からメロディ音を発生させる場合には、音階データ発生回路１より発生された複数の音階データの最上位ビットのみを加算することとしているのは、以下の理由による。一般に、後述する圧電ブザー９は低消費電力である利点を有する反面、スピーカ８に比べて、発生する音量が小さい。特に、滑らかな波形によって圧電ブザー９を駆動させると、音量の少なさは顕著になる。そこで十分な音量を得るため、段階を持たせたアナログ信号に基づき、圧電ブザー９を駆動させることとしている。即ち、上記のように、音階データの重みが最も大きい最上位ビットのみを加算することで、波形に段階を持たせることができ、これにより十分な音量を得ることができる。
【００１９】
なお、音階データ保持レジスタ２０１に保持されるデータの所定ビットを、セレクタ２０２により、加算器２０３或いは２０４のいずれかに選択して与えることとしているのは以下の理由による。圧電ブザー９は、低消費電力であるが、スピーカ８に比べると、発生音量等が少ない。また、スピーカ８は、比較的大きな音量を出すことはできるが、振動板をマグネットで駆動する必要があるため、消費電力は多くなる。そこで、それぞれの用途に応じて、この実施の形態においては、テンキー４等を用いてユーザーがスピーカ８又は圧電ブザー９を選択することにより、セレクタ２０２が音階データ保持レジスタ２０１に保持されるデータの所定ビットを加算器２０３、Ｄ／Ａ変換器６を介してスピーカ８に与えるか、加算器２０４、Ｄ／Ａ変換器７を介して圧電ブザー９に与えるか選択して切り換えることができるように構成している。なお、本実施形態におけるスピーカ８は、受話側スピーカとしても使用され、特に図示しないが、マグネット、振動板及びその駆動アンプ等を備える。
【００２０】
シーケンス制御回路３は、テンキー４を介して入力された制御手順等に基づいて、上述した音階データ発生回路１、メロディ音データ作成回路２をシーケンス制御するとともに、後述するセレクタ１３、単一音階データ発生回路１４及びサンプリングクロック発生回路１５をシーケンス制御するものである。
【００２１】
具体的には、ユーザーにより主旋律音及びコードをメロディ音として発生させることが選択されている場合、主旋律音の音階データとコードを構成する音階データとを発生すべき旨の指示を、音階データ発生回路１に対して行う。ここで、シーケンス制御回路３は、メロディ音の主旋律音の音階と、コードを構成する音階の一つとが一致するときは、本実施形態ではその一致する音階のうち主旋律音の音階のデータのみをメロディ音データとして発生するように、音階データ発生回路１を制御する。従って、主旋律音の位相とコードの位相とが一致するために音量が２倍になったり、或いは両者の位相が１８０度ずれることにより音量がゼロになるなど、不自然な音が発生してしまうという不合理性を回避することができる。
【００２２】
また、このシーケンス制御回路３は、メロディ音データ作成回路２を構成する音階データ保持レジスタ２０１に保持される音階データのビット中で、どれだけのビットを加算器２０３、或いは加算器２０４に送るかを、音階データ保持レジスタ２０１に指示する。具体的には、上述したように、加算器２０３に送る場合には、音階データ保持レジスタ２０１に保持される音階データの全ビットを送るように指示し、加算器２０４に送る場合には、音階データ保持レジスタ２０１に保持される音階データの最上位ビットのみを送るように指示する。また、シーケンス制御回路３は、このような複数音階からなる音階データを加算器２０３に送るか、或いは加算器２０４に送るかの選択について、セレクタ２０２を制御する。
【００２３】
ここで、複数音階からなる音階データを、加算器２０３を介して後述するＤ／Ａ変換器６へ送る場合には、シーケンス制御回路３は、サンプリングクロック発生回路１５に対し、予め決められた一定の周波数でクロック信号を発生させるように指示する。なお、後述するように、このクロック信号はＤ／Ａ変換器６へ送られ、Ｄ／Ａ変換器６はこのクロック信号に同期にして、メロディ音データ作成回路２で作成されたメロディ音データのサンプリングをする。即ち、メロディ音データを取り込む。
【００２４】
これに対して、複数音階からなる音階データを、加算器２０４を介して後述するＤ／Ａ変換器７へ送る場合には、シーケンス制御回路３は、メロディ音データ作成回路２で作成されたメロディ音データをＤ／Ａ変換器７へ送ることができるように、後述するセレクタ１３を制御する。このとき、シーケンス制御回路３は、サンプリングクロック発生回路１５に対し、予め決められた一定の周波数でクロック信号を発生させるように指示する。なお、後述するように、このクロック信号はＤ／Ａ変換器７へ送られ、Ｄ／Ａ変換器７はこのクロック信号に同期にして、メロディ音データ作成回路２で作成されたメロディ音データのサンプリングする、即ちメロディ音データを取り込む。
【００２５】
一方、ユーザーにより単一音階からなる音をメロディ音として発生させることが選択されている場合、シーケンス制御回路３は、単一音階のデータを発生すべき旨の指示を後述する単一音階データ発生回路１４に対して行う。また、単一音階の周波数に関するデータを、サンプリングクロック発生回路１５に対して送るよう指示する。このとき、シーケンス制御回路３は、単一音階データ発生回路１４で発生された単一音階のデータを後述するＤ／Ａ変換器７へ送るべく、後述するセレクタ１３を制御する。
【００２６】
テンキー４は、通常は相手側の電話番号等を入力するものであるが、特に本実施形態においては、このテンキー４を所定の手続きに従って操作することにより、ユーザーは単一音階からなるメロディ音を発生させるか、或いは主旋律音及びコードからなるメロディ音を発生させるか、のいずれかを選択できる。また、本実施形態では、テンキー４を所定の手続きに従って操作することにより、ユーザーは自分の好むメロディ音を作成することが可能である。具体的には、単一音階或いは主旋律音については、ユーザーが音階を逐一指定する。一方、メロディ音を構成するコードを指定するときは、所定の手続きに従って、コード指定することにより、コードを構成する和音等のプログラムを行う。従って、ユーザーはコードを構成する音階を逐一指定する必要がなく、容易にコードの和音データ等をプログラムすることができ、ユーザーがメロディを作成する作業を軽減できる。
【００２７】
また、主旋律音及びコードからなるメロディ音を発生させる場合には、このテンキー４を所定の手続きに従って操作することにより、メロディ音の発生先の変更を指示できる。即ち、スピーカ８よりメロディ音を発生させたり、送信回路１１へ音階データを送るか、或いは圧電ブザー９よりメロディ音を発生するかを選択し、その選択に従ってセレクタ２０２が切り換えられる。なお、本実施形態では、単一音階からなるメロディ音については、図１に示すように、圧電ブザー９によってのみ発生させるものとして説明するが、Ｄ／Ａ変換器６を介してスピーカ８で発生させたり、或いは音声ＣＯＤＥＣ１０を介して送信回路１１に出力しても問題ない。この場合、後述する単一音階データ発生回路１４の単一音階データ発生カウンタ１４１は、１ビットからなる単一音階のデータを発生するが、メロディ音の発生先に応じて、この１ビットデータを後述するデータ拡張回路１４２により適切なビットに拡張すればよい。
【００２８】
Ｄ／Ａ変換器６は、後述するサンプリングクロック発生回路１５で発生されたクロック信号に同期して、メロディ音データ作成回路２の加算器２０３から取り込んだディジタルデータとしてのメロディ音データをアナログ信号へ変換するものである。このアナログ信号はメロディ音データのビット数に応じた段階レベルにより表され、加算器２０３から送られてくるメロディ音データのビット数が多いため、この段階レベルも多くなり極めて滑らかな波形になる。そして、このアナログ信号へ変換されたメロディ音データはスピーカ８に与えられ、このスピーカ８を介して着信音や保留音として発生される。これによってユーザーに着信があったこと等を告知する。
【００２９】
Ｄ／Ａ変換器７は、後述するサンプリングクロック発生回路１５で発生されたクロック信号に同期して、メロディ音データ作成回路２の加算器２０４で加算された複数の音階からなるディジタルデータとしてのメロディ音データを取り込み、所定段階からなるアナログ信号へ変換する。或いは、サンプリングクロック発生回路１５で発生されたクロック信号に同期して、単一音階データ発生回路１４で発生されたディジタルデータとしての単一音階のデータを取り込み、所定段階アナログ信号へ変換する。これらのアナログ信号の段階レベルは、加算器２０４から送られてきたメロディ音データ、或いは単一音階データ発生回路１４から送られてきた単一音階のデータのビット数に応じたものとなるが、この具体例については後述する。
【００３０】
ここで、加算器２０４から送られてきたメロディ音データの取り得る値は、後に具体的に説明するように、メロディ音を構成する音の数に１を足したパターンある。従って、このメロディ音データをＤ／Ａ変換器７により変換すると、そのアナログ信号の段階レベルはメロディ音を構成する音の数に１を足したものとなり、上記Ｄ／Ａ変換器６により変換されて得られるアナログ信号の段階レベルより遙に小さくなる。このため、圧電ブザー９から十分な音量でメロディ音を発生させることができる。また、単一音階データ発生回路１４の後述する単一音階データ発生カウンタ１４１は１ビットのデータを発生するが、後述するデータ拡張回路１４２により、Ｄ／Ａ変換器７が対応できるビットに拡張され、Ｄ／Ａ変換器７で取り込まれる。従って、Ｄ／Ａ変換器７により変換されて得られるアナログ信号の段階レベルについても、上記Ｄ／Ａ変換器６により変換されて得られるアナログ信号の段階レベルより遙に小さくなる。これにより、十分な音量のメロディ音が圧電ブザー９から発生される。
【００３１】
また、加算器２０４から送られてきたメロディ音データは、音階データの最上位ビットのみを加算することに基づいて得られるものであるため、全ビットを加算して得られるものに比べると、不要な音の周波数成分を多く含んでしまう。不要な周波数成分は雑音の原因ともなり得るが、このアナログ信号は重み付けが最も大きい最上位ビットが加算されることに基づいて得られるものであり、このアナログ信号に含まれる不要な音の周波数成分は、必要とされる音の周波数の整数倍であるものが多い。そのため、ユーザーが音として聴いたときの違和感は少ない。従って、かかる特性を利用したメロディ音発生装置は、複数の音階からなる音を聴覚上極めて高音質のメロディ音として発生できる。また、単一音階データ発生回路１４から送られてきた単一音階のデータについても、後述するように、単一音階データ発生カウンタ１４１により発生された１ビットデータが、データ拡張回路１４２により拡張されるため、不要な音の周波数成分を多く含んでしまう。しかし、この場合についても、不要な音の周波数成分は、必要とされる音の周波数の整数倍であるものが多く、メロディ音発生装置は、単一音を聴覚上極めて高音質のメロディ音として発生できる。
【００３２】
圧電ブザー９は、電圧を印加することにより圧電振動子９２を振動させて音を発生するものである。この圧電ブザー９は、具体的には圧電振動子駆動回路９１及び圧電振動子９２を備える。圧電振動子駆動回路９１はＤ／Ａ変換器７から、所定の段階レベルからなるアナログ信号を受け、このアナログ信号の段階レベルに応じた所定電圧を発生させ、圧電振動子９２に与える。そして、圧電振動子９２は、与えられた所定電圧と同一の周波数で振動し、その周波数に対応する所定の音色を発生する。
【００３３】
単一音階データ発生回路１４は、図４に示すように、シーケンス制御回路１４０、単一音階データ発生カウンタ１４１及びデータ拡張回路１４２から構成され、所定の周波数を有する単一音階のデータを発生するとともに、後述するサンプリングクロック発生回路１５に対して単一音階の周波数に関するデータを与える。具体的には、上述したシーケンス制御回路３の指示を受けて、シーケンス制御回路１４０は、単一音階データ発生カウンタ１４１に対して単一音階のデータを発生するように指示する。これにより、単一音階データ発生カウンタ１４１は、２値データ（１ビット）を単一音階の周波数に応じた一定の周期で発生する。ここで、２値データとしているのは、上記メロディ音データ作成回路２において、音階データの最上位ビットのみを加算していることに対応するものである。そして、単一音階データ発生カウンタ１４１で発生された１ビットデータは、データ拡張回路１４２で所定ビットからなるデータに拡張される。ここで所定ビットとは、上述したＤ／Ａ変換器７が対応できるビットである。例えば、Ｄ／Ａ変換器７が２ビット対応のものであり、単一音階データ発生カウンタ１４１が発生した１ビットデータが「１」であれば、データ拡張回路１４２はそのデータを２ビットデータ「１１」に拡張し、単一音階データ発生カウンタ１４１が発生した１ビットデータが「０」であれば、データ拡張回路１４２はそのデータを２ビットデータ「００」に拡張する。また、例えば、音量のゲイン調整をする場合には、単一音階データ発生カウンタ１４１が発生した１ビットデータが「１」であれば、データ拡張回路１４２はそのデータを２ビットデータ「１０」に拡張し、単一音階データ発生カウンタ１４１が発生した１ビットデータが「０」であれば、データ拡張回路１４２はそのデータを２ビットデータ「０１」に拡張するようにしてもよい。
【００３４】
また、シーケンス制御回路１４０は、サンプリングクロック発生回路１５に対して、単一音階の周波数に関するデータを与える。このサンプリングクロック発生回路１５は、単一音階の周波数に関するデータを得て、単一音階の周波数に対して、整数倍の周波数でクロック信号を発生する。ここで整数倍の周波数とは、単一音階の周波数の２倍、３倍等の周波数をいう。具体的には、単一音階の周波数が１ＫＨｚであれば、クロック信号は、例えばその２倍の２ＫＨｚの周波数で発生される。特に、単一音階の周期の始点と、クロック信号の周期の始点を一致させるとよい。これによれば、単一音階においてＤ／Ａ変換器７により取り込まれる音階データは、単一音階の周波数に係わらず常に１周期における同一点のものとなる。このため、メロディ音の音質をより向上させることができる。この発生されたクロック信号は、Ｄ／Ａ変換器７へ与えられる。Ｄ／Ａ変換器７は、この与えられたクロック信号に同期して、単一音階データ発生回路１４から発生された単一音階のデータをセレクタ１３を介してサンプリング、即ち単一音階のデータを取り込み、取り込んだディジタルデータをアナログ信号へ変換して圧電ブザー９へ送る。圧電ブザー９はこのアナログ信号に基づいて、単一音階からなるメロディ音を発生する。
【００３５】
次に、この実施形態におけるメロディ音発生装置における動作を説明する。
【００３６】
まず、単一音階データ発生回路１４で発生された単一音階のデータが、Ｄ／Ａ変換器７を介して圧電ブザー９に与えられ、単一音階からなるメロディ音を発生する場合について説明する。このとき、セレクタ１３は、シーケンス制御回路３により、単一音階データ発生回路１４で発生された単一音階のデータが、Ｄ／Ａ変換器７を介して圧電ブザー９に与えられるように切り換えられている。なお、前提として、シーケンス制御回路３には、ユーザーがテンキー４を所定の手続きに従って操作したことに基づいて、メロディ音としての単一音を発生させるための制御手順が記憶されている。
【００３７】
そして、着信等がある旨をユーザーに対してメロディ音によって告知するときは、シーケンス制御回路１４０は、シーケンス制御回路３の指示を受けて、単一音階データ発生カウンタ１４１に対して単一音階のデータを発生するように指示する。これにより、単一音階データ発生カウンタ１４１は、１ビットで示される単一音階のデータを単一音階の周波数に応じて発生し、このデータはデータ拡張回路１４２で所定のビットに拡張される。例えば、Ｄ／Ａ変換器７が２ビット対応のものであり、上述したように、１ビットで示される単一音階のデータが「１」であれば、「１１」に拡張される。また、１ビットで示される単一音階のデータが「０」であれば、「００」に拡張される。或いは、音量のゲインを行う場合には、１ビットで示される単一音階のデータ「１」は、例えば「１０」に拡張される。１ビットで示される単一音階のデータ「０」は、例えば「０１」に拡張される。
【００３８】
このとき、シーケンス制御回路１４０は、サンプリングクロック発生回路１５に対して、単一音階の周波数に関するデータを与える。サンプリングクロック発生回路１５は、与えられた周波数に関するデータに基づき、単一音階の周波数に対して所定の倍数、例えば２倍の周波数でクロック信号を発生する。具体的には、単一音階の周波数が１ＫＨｚであれば、サンプリングクロック発生回路１５はその２倍の２ＫＨｚでクロック信号を発生する。また、単一音階の周波数が１．５ＫＨｚであれば、サンプリングクロック発生回路１５はその２倍の３ＫＨｚでクロック信号を発生する。ここで、このクロック信号の周期の始点は、単一音階の周期の始点と一致させている。そして、このクロック信号は、Ｄ／Ａ変換器７に与えられる。Ｄ／Ａ変換器７は与えられたクロック信号に同期して、データ拡張回路１４２で拡張された単一音階のデータを、セレクタ１３を介して取り込む。そのため、クロック信号の周波数が単一音階の周波数の２倍であれば、単一音階の１周期において、必ず２つのデータがＤ／Ａ変換器７に取り込まれる。即ち、単一音階の１周期のデータの中で、データが全くＤ／Ａ変換器７に取り込まれなかったり、１つのデータしか取り込まれなかったり、或いは３つのデータが取り込まれたりすることはない。即ち、単一音階データ発生回路１４で発生された単一音階の１周期におけるディジタルデータは、単一音階の周波数に係わらず均等な回数だけＤ／Ａ変換器７に取り込まれる。
【００３９】
ディジタルデータとしてのメロディ音データを得たＤ／Ａ変換器７は、上記２ビットからなるメロディ音データを４段階レベルからなるアナログ信号に変換する。具体的には、メロディ音データが上記のように「１１」（十進数では３に相当）であれば、段階レベルを３にし、メロディ音データが上記のように「００」（十進数では０に相当）であれば、段階レベルを０にする。このようにアナログ信号の段階レベルを４つの段階レベルのいずれかにする。
【００４０】
このようにして所定の段階レベル、本実施形態では４段階レベルのアナログ信号に変換されたメロディ音データが、圧電ブザー９に与えられる。圧電ブザー９における圧電振動子駆動回路９１は、Ｄ／Ａ変換器７から与えられる４段階レベルからなるアナログ信号に基づいて所定値の電圧を発生し、圧電振動子９２に与える。圧電振動子９２は、与えられた電圧と同一の周波数で振動し、その周波数に対応する所定の音色を発生する。
【００４１】
このように、単一音階の１周期におけるディジタルデータは、単一音階の周波数に係わらず均等な回数だけＤ／Ａ変換器７に取り込まれ、このＤ／Ａ変換器７で変換されたアナログ信号に基づき圧電ブザー９からメロディ音が発生されるため、メロディ音の音質を向上させることができる。特に、本実施形態では、クロック信号の周期の始点を、単一音階の周期の始点と一致させているため、Ｄ／Ａ変換器７により取り込まれる音階データは、単一音階の周波数に係わらず常に１周期における同一点のものとなっている。このため、メロディ音の音質をより向上させることができる。また、単一音階からなるメロディ音は、低消費電力の圧電ブザー９から発生されるため、消費電力を抑えることができる。
【００４２】
次に、メロディ音データ作成回路２で作成された複数音階からなるメロディ音データが、Ｄ／Ａ変換器７を介して圧電ブザー９に与えられ、主旋律音及びコードからなるメロディ音を発生する場合について説明する。ここでは、ユーザーは圧電ブザー９よりメロディ音を発生させるようにテンキー４を用いて指示しているものとして説明する。従って、セレクタ２０２は、メロディ音データ作成回路２の音階データ保持レジスタ２０１からの出力が、加算器２０４に与えられるように、シーケンス制御回路３により切換えられている。また、セレクタ１３は、メロディ音データ作成回路２で作成されたメロディ音データが、Ｄ／Ａ変換器７を介して圧電ブザー９に与えられるように、シーケンス制御回路３により切換えられている。さらに、サンプリングクロック発生回路１５は、予め決められた一定の周波数でクロック信号をＤ／Ａ変換器７に与えるように、シーケンス制御回路３により指示されている。なお、前提として、シーケンス制御回路３には、ユーザーがテンキー４を所定の手続きに従って操作したことに基づいて、メロディ音としての主旋律音並びにコードを発生させるための制御手順が記憶されている。ここではコードを構成する音数を２つとして説明する。従って、メロディ音を構成する音の数は、主旋律音の音数１つとコードの音数２つとの合計３つになる。
【００４３】
そして、着信等がある旨をユーザーにメロディ音によって告知するときは、シーケンス制御回路３は予め記憶した制御手順に基づいて、音階データ発生回路１に音階データを発生するための命令を行う。即ち、シーケンス制御回路３は、主旋律音の音階データ並びにコードの音階データを発生すべき旨の指示を、音階データ発生回路１に対して行う。このとき、主旋律音の音階とコードを構成する音階の一つとが一致するときは、シーケンス制御回路３は、どちらか一方の音階のみを発生するように、この実施形態においては、その一致する音階のうち主旋律音の音階データのみを発生するように、音階データ発生回路１に指示する。
【００４４】
そして、音階データ発生回路１のアドレス発生器１０２は、シーケンス制御回路３によって指示された音階のデータを波形メモリ１０１で発生させるべく、波形メモリ１０１のアドレスを指示する。そして、アドレス指示されることにより、所定の周波数の正弦波データが、１４ビットからなる音階データとして、波形メモリ１０１からゲイン調整回路１０３に送られる。ゲイン調整回路１０３は、シーケンス制御回路３からの命令により、波形メモリ１０１から送られた音階データのゲインを調整する。そして、ゲイン調整された音階データは、メロディ音データ作成回路２に送られる。
【００４５】
メロディ音データ作成回路２の音階データ保持レジスタ２０１は、シーケンス制御回路３の指示により、ゲイン調整回路１０３から送られた１４ビットからなる主旋律音の音階データ及びこれに伴うコードを構成する音階のデータを一時的に保持する。そして、シーケンス制御回路３は音階データ保持レジスタ２０１に対して、主旋律音及びコードからなる３音の音階データにおけるそれぞれの最上位ビットを、セレクタ２０２を介して加算器２０４に送るように指示する。加算器２０４ではこれらの最上位ビットを加算して、メロディ音データを作成する。ここで、メロディ音データは、例えば３音の音階データにおける最上位ビットが全て「１」であれば、「１」＋「１」＋「１」＝「１１」となり、また、３音の音階データにおける最上位ビットが全て「０」であれば、「０」＋「０」＋「０」＝「００」となる。従って、加算器２０４で得られるメロディ音データは「００」、「０１」、「１０」、「１１」の４パターンがある。即ち、メロディ音データの取りうる値はメロディ音を構成する音の数（３つ）に１を足したもの、４パターンある。
【００４６】
そして、サンプリングクロック発生回路１５より予め決められた一定の周波数で、クロック信号がＤ／Ａ変換器７へ与えられており、Ｄ／Ａ変換器７は与えられたクロック信号に同期して、メロディ音データを加算器２０４より取り込む。Ｄ／Ａ変換器７は、上記２ビットからなるメロディ音データを４段階レベルからなるアナログ信号に変換する。そして、アナログ信号に変換されたメロディ音データは、圧電ブザー９に与えられ、圧電ブザー９における圧電振動子駆動回路９１は、Ｄ／Ａ変換器７から与えられる４段階レベルからなるアナログ信号に基づいて所定値の電圧を発生し、圧電振動子９２に与える。圧電振動子９２は、与えられた電圧と同一の周波数で振動し、その周波数に対応する所定の音色を発生する。この結果、圧電ブザー９からメロディ音が着信音として発生され、ユーザーは複数の音階からなるメロディ音を聴くことができる。即ち、主旋律音及びコードからなる複数の音階、本実施形態では３音階から構成される音を、低消費電力の圧電ブザー９からメロディ音として発生できる。これにより、我々が通常音楽として耳にするような複数の音階からなるメロディ音を圧電ブザー９を介して着信音等として聴くことができる。
【００４７】
尚、スピーカ８からメロディ音を発生するときは、音階データ保持レジスタ２０１に保持されている複数音の音階データの全ビット（１４ビット）が、音の数だけセレクタ２０２を介して、加算器２０３へ与えられる。加算器２０３では、これらの音階データを加算してメロディ音データを作成する。Ｄ／Ａ変換器６は、サンプリングクロック発生回路１５で発生されたクロック信号に同期して、加算器２０３からメロディ音データを取り込み、アナログ信号へ変換する。そして、このアナログ信号はスピーカ８に与えられ、スピーカ８から着信音として発生される。
【００４８】
また、上記実施形態において、メロディ音データ発生回路１、メロディ音データ作成回路２は、複数音階からなるデータを作成するものとして説明しているが、これによって音階が１つだけのデータを発生、作成することも可能である。従って、メロディ音データ発生回路１、メロディ音データ作成回路２を、単一音階データ発生手段として扱うことも可能である。この場合において、サンプリングクロック発生回路１５に対して、シーケンス制御回路３が、単一音階の周波数に対して整数倍の周波数のクロック信号を発生するように指示すればよい。
【００４９】
【発明の効果】
以上詳述したように、この発明によれば、単一音階データ発生手段で発生された単一音階の１周期におけるディジタルデータは、単一音階の周波数に係わらず均等な回数だけディジタル・アナログ変換手段に取り込まれ、アナログ信号に変換される。そして、この変換されたアナログ信号に基づき、圧電ブザー手段より単一音階からなるメロディ音が発生される。これにより、メロディ音の音質を向上させることができる。また、圧電ブザー手段によりメロディ音を発生させるため、消費電力を抑えることができる。
【００５０】
また、複数の音階からなる音を、メロディ音として発生することができる。特に、複数音階からなるメロディ音として発生させる場合には、音階の特徴を最も大きく反映する最上位ビットが加算されることに基づいて得られるアナログ信号に基づくため、聴覚上高音質の音をメロディ音として発生できる。また、十分な音量を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態におけるメロディ音発生装置の回路構成図である。
【図２】メロディ音発生装置を構成する音階データ発生回路１の構成図である。
【図３】メロディ音発生装置を構成するメロディ音データ作成回路２の構成図である。
【図４】メロディ音発生装置を構成する単一音階データ発生回路１４の構成図である。
【符号の説明】
１音階データ発生回路
２メロディ音データ作成回路
３シーケンス制御回路
４テンキー
７Ｄ／Ａ変換器
９圧電ブザー
１３セレクタ
１４単一音階データ発生回路
１５サンプリングクロック発生回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a digital melody phone and a PHS ringtone, a hold tone, and a melody sound generator for generating a simple melody sound built in a toy or the like.
[0002]
[Prior art]
In recent years, digital mobile phones and PHS have been rapidly spread, and mobile phones equipped with a melody sound generating device that uses melody sounds are often used as ringtones for notifying users of incoming calls. .
[0003]
As a melody sound generating device built in the above-mentioned mobile phone or the like, a piezoelectric buzzer that generates a sound composed of various single scales such as a busy tone by vibrating a piezoelectric vibrator by an applied voltage is used. There is something. In this melody sound generator using a piezoelectric buzzer, a single scale data generation counter generates a single scale data (digital data), and the digital data is synchronized with a clock signal in a digital-analog converter ( Hereinafter, it is referred to as “D / A converter”. Then, the digital data is converted into an analog signal, and a melody sound is generated when the piezoelectric vibrator vibrates according to a voltage applied based on the analog signal. When such a piezoelectric buzzer is driven by a single scale frequency sine wave from a D / A converter, the generated sound volume is small. Therefore, in order to obtain a large volume using a piezoelectric buzzer, usually, a rectangular wave is output from the D / A converter to drive the piezoelectric buzzer.
[0004]
In order to output a rectangular wave from the D / A converter, if the scale digital data having a single scale frequency is smaller than the center value, the minimum value of the D / A converter is set. The input digital data to the D / A converter is converted so that the D / A converter outputs the maximum value.
[0005]
[Problems to be solved by the invention]
However, this clock signal is generated with a predetermined frequency independent of the frequency of a single scale. For this reason, the digital data is taken into the D / A converter at a predetermined cycle that is independent of the frequency of the single scale, and the digital data in one cycle of the single scale is the cycle of the single scale. Are taken into the D / A converter a non-uniform number of times depending on the relationship between the clock signal period and the clock signal period. As described above, when digital data is taken into the D / A converter in a non-uniform manner, the change point of the output of the D / A converter fluctuates when a rectangular wave is output from the D / A converter as described above. There was a problem that the sound quality deteriorated.
[0006]
The present invention has been made in view of the above-described conventional problems, and by making the frequency of the clock signal supplied to the D / A converter an integer multiple of the frequency of a single scale, one cycle of a single scale. In order to improve the sound quality of the melody sound, the digital data in (1) is taken into the D / A converter an equal number of times regardless of the frequency of a single scale.
[0007]
[Means for Solving the Problems]
The melody sound generating device according to the present invention comprises a single scale data generating means for generating scale data based on a predetermined single scale, and a clock signal for generating a clock signal at an integer multiple of the frequency of the single scale. Generating means and digital / analog which takes in the scale data generated by the single scale data generating means in synchronization with the clock signal generated by the clock signal generating means and converts the scale data as digital data into an analog signal Conversion means; and piezoelectric buzzer means for generating a melody sound by vibrating the piezoelectric vibrator based on the output of the digital / analog conversion means.
[0008]
The clock signal generating means may generate a clock signal at a frequency twice as high as that of a single musical scale.
[0009]
With the configuration described above, the digital data in one cycle of the single scale generated by the single scale data generating means is taken into the digital / analog converting means an equal number of times regardless of the frequency of the single scale. . If the frequency of the clock signal is twice the frequency of a single scale, the digital data in one cycle of the single scale is always taken into the digital / analog conversion means only twice. Based on the analog signal converted by the digital / analog converting means, a melody sound consisting of a single scale is generated from the piezoelectric buzzer means. Thereby, the sound quality of a melody sound can be improved. Further, since the melody sound is generated by the piezoelectric buzzer means, power consumption can be suppressed.
[0010]
The melody sound generating device according to the present invention further comprises a single scale data generating means for generating scale data based on a predetermined single scale, and a plurality of scale data consisting of predetermined bits based on the predetermined scale. A plurality of scale data creating means for creating the plurality of scale data by adding the most significant bits of the plurality of scale data, and the single scale data generated by the single scale data generating means or the plurality of scale data creation. A scale data selection means for selecting any one of the plurality of scale data created by the means, a clock signal generation means for generating a clock signal at a predetermined frequency, and a clock signal generated by the clock signal generation means. Either single scale data or multiple scale data selected by the scale data selection means is fetched and digitized. Digital / analog conversion means for converting scale data as analog data into analog signals, and piezoelectric buzzer means for generating a melody sound by vibrating a piezoelectric vibrator based on the output of the digital / analog conversion means, When single scale data is selected by the scale data selection means, the clock signal generation means generates a clock signal at a frequency that is an integral multiple of the frequency of the single scale.
[0011]
With this configuration, when single scale data is selected by the scale data selection means, the digital data in one cycle of the single scale generated by the single scale data generation means has a frequency of a single scale. Regardless, it is taken into the digital / analog conversion means an equal number of times. Thereby, the sound quality of a melody sound can be improved.
[0012]
Also, a sound composed of a plurality of scales can be generated as a melody sound. In this case, an audible high-quality sound can be generated as a melody sound by generating the melody sound by an analog signal obtained by adding the most significant bit that most reflects the characteristics of the scale. In addition, a sufficient volume can be obtained.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS. Here, in this embodiment, a description will be given of a melody sound generating apparatus that allows the user to select whether a melody sound composed of a single scale or a melody sound composed of a main melody sound and a chord is generated.
[0014]
FIG. 1 is a circuit configuration diagram when the melody sound generator according to the present invention is applied to a mobile phone or a PHS. This melody sound generator includes a scale data generation circuit 1, a melody sound data creation circuit 2, a sequence control circuit 3, a numeric keypad 4, D / A converters 6 and 7, a speaker 8, a piezoelectric buzzer 9, a voice encoding / decoding. It comprises a device 10 (hereinafter referred to as “audio CODEC 10”), a transmission circuit 11, a selector 13, a single scale data generation circuit 14, and a sampling clock generation circuit 15.
[0015]
The scale data generation circuit 1 generates the scale data of the main melody and the scale data constituting the chord, and includes a waveform memory 101, an address generator 102, and a gain adjustment circuit 103 as shown in FIG. . In general, 14-bit digital data is used as the scale data used for mobile phones and the like in this embodiment. In this embodiment, the scale data of the main melody and the scale data constituting the chord are all 14 Although it is handled as digital data consisting of bits, the present invention is not limited to this, and there is no problem even if it is modified.
[0016]
The waveform memory 101 described above stores data for one cycle of a single sine waveform. The address generator 102 gains the single sine wave data stored in the waveform memory 101 as sine wave data (14 bits) having different frequencies, that is, scale data, based on a command from the sequence control circuit 3 to be described later. The address of the waveform memory 101 is designated so that it can be sent to the adjustment circuit 103. Here, in the scale data, the higher the bit is, the larger the weight is, and the most significant bit has the highest weight. For this reason, the most significant bit reflects the characteristics of the scale to the greatest extent. As will be described later, this is required by generating a melody sound based on the melody sound data obtained by adding the most significant bit. A scale substantially equal to the scale can be generated by the piezoelectric buzzer 9. That is, the analog signal obtained by converting the melody sound data obtained in this way by the D / A converter 7 described later includes an unnecessary sound frequency component as will be described later. Since it is often an integral multiple of the frequency of the necessary sound, it is possible to generate an extremely high-quality sound as a melody sound. The gain adjustment circuit 103 adjusts the gain of the scale data sent from the waveform memory 101. By adjusting the gain, the volume of the melody sound can be adjusted and the volume is attenuated. Melody sound can be generated.
[0017]
The melody sound data creation circuit 2 creates melody sound data composed of a plurality of scales based on the plurality of scale data generated by the scale data generation circuit 1, and holds scale data as shown in FIG. It consists of a register 201, a selector 202, and adders 203 and 204. The scale data holding register 201 temporarily holds the scale data of the main melody sent from the gain adjustment circuit 103 and the data of the scale constituting the chord accompanying the scale data in response to an instruction from the sequence control circuit 3 to be described later. Predetermined bits of the held scale data are sent to an adder 203 or 204 to be described later via the selector 202 according to an instruction from the sequence control circuit 3. Here, when the stored scale data is sent to the adder 203 via the selector 202, all bits (14 bits) of the scale data are sent. On the other hand, when the stored scale data is sent to the adder 204 via the selector 202, only the most significant bit of the scale data is sent.
[0018]
The adder 203 adds all the bits of the scale data to create melody sound data. The created melody sound data is captured by the D / A converter 6 connected to the speaker 8 or the transmission circuit 11. To the audio CODEC 10 connected to the. The adder 204 adds the most significant bit of the scale data to create melody sound data. The created melody sound data is captured by the D / A converter 7 connected to the piezoelectric buzzer 9. Here, when the melody sound is generated from the piezoelectric buzzer 9, only the most significant bits of the plurality of scale data generated by the scale data generation circuit 1 are added for the following reason. In general, the piezoelectric buzzer 9 described later has an advantage of low power consumption, but the generated volume is smaller than that of the speaker 8. In particular, when the piezoelectric buzzer 9 is driven with a smooth waveform, the low volume becomes noticeable. Therefore, in order to obtain a sufficient volume, the piezoelectric buzzer 9 is driven based on an analog signal having steps. That is, as described above, by adding only the most significant bit having the largest weight of the scale data, the waveform can be stepped, and thereby sufficient sound volume can be obtained.
[0019]
The reason why the predetermined bit of data held in the scale data holding register 201 is selected and given to either the adder 203 or 204 by the selector 202 is as follows. The piezoelectric buzzer 9 has low power consumption, but generates less volume than the speaker 8. Further, although the speaker 8 can produce a relatively large volume, the power consumption increases because the diaphragm needs to be driven by a magnet. Therefore, according to each application, in this embodiment, when the user selects the speaker 8 or the piezoelectric buzzer 9 using the numeric keypad 4 or the like, the selector 202 stores the data stored in the scale data holding register 201. It is possible to select and switch whether a predetermined bit is given to the speaker 8 via the adder 203 and the D / A converter 6 or to the piezoelectric buzzer 9 via the adder 204 and the D / A converter 7. It is composed. Note that the speaker 8 in this embodiment is also used as a receiver speaker, and includes a magnet, a diaphragm, a driving amplifier thereof, and the like, although not particularly illustrated.
[0020]
The sequence control circuit 3 performs sequence control on the above-described scale data generation circuit 1 and melody sound data creation circuit 2 based on a control procedure or the like input via the numeric keypad 4, and also includes a selector 13 and single scale data described later. The generation circuit 14 and the sampling clock generation circuit 15 are sequence-controlled.
[0021]
Specifically, if the user has chosen to generate the main melody and chords as melody sounds, an instruction to generate the scale data of the main melody and the scale data constituting the chord is generated. For circuit 1. Here, when the scale of the main melody of the melody coincides with one of the scales constituting the chord, the sequence control circuit 3 uses only the data of the scale of the main melody of the matched scales in this embodiment. The scale data generation circuit 1 is controlled so as to be generated as melody sound data. Therefore, the volume of the main melodic sound and the phase of the chord coincide with each other, so that the sound volume is doubled, or the sound volume becomes zero due to a phase difference of 180 degrees between them. This can avoid the irrationality.
[0022]
Also, the sequence control circuit 3 sends to the adder 203 or the adder 204 how many bits in the scale data bits held in the scale data holding register 201 constituting the melody sound data creation circuit 2. To the scale data holding register 201. Specifically, as described above, when sending to the adder 203, it is instructed to send all bits of the scale data held in the scale data holding register 201, and when sending to the adder 204, It is instructed to send only the most significant bit of the scale data held in the data holding register 201. In addition, the sequence control circuit 3 controls the selector 202 for selecting whether to send scale data composed of a plurality of scales to the adder 203 or to the adder 204.
[0023]
Here, when the scale data composed of a plurality of scales is sent to the D / A converter 6 to be described later via the adder 203, the sequence control circuit 3 gives a predetermined constant to the sampling clock generation circuit 15. To generate a clock signal at a frequency of As will be described later, this clock signal is sent to the D / A converter 6, and the D / A converter 6 synchronizes with this clock signal to generate the melody sound data created by the melody sound data creation circuit 2. Sampling. That is, melody sound data is captured.
[0024]
On the other hand, when the scale data composed of a plurality of scales is sent to the D / A converter 7 to be described later via the adder 204, the sequence control circuit 3 uses the melody created by the melody sound data creation circuit 2. A selector 13 described later is controlled so that the sound data can be sent to the D / A converter 7. At this time, the sequence control circuit 3 instructs the sampling clock generation circuit 15 to generate a clock signal at a predetermined frequency. As will be described later, this clock signal is sent to the D / A converter 7, and the D / A converter 7 synchronizes with this clock signal to generate the melody sound data created by the melody sound data creation circuit 2. Sampling, that is, taking in melody sound data.
[0025]
On the other hand, if the user has selected to generate a sound of a single scale as a melody sound, the sequence control circuit 3 generates an instruction to generate single scale data, which will be described later. This is performed on the circuit 14. Further, it instructs the sampling clock generation circuit 15 to send data related to the frequency of a single scale. At this time, the sequence control circuit 3 controls a selector 13 (to be described later) to send the data of the single scale generated by the single scale data generating circuit 14 to the D / A converter 7 (to be described later).
[0026]
The numeric keypad 4 is usually used to input the telephone number of the other party. In particular, in this embodiment, by operating the numeric keypad 4 according to a predetermined procedure, the user can generate a melody tone consisting of a single scale. It is possible to select whether to generate a melody sound composed of a main melody sound and a chord. In the present embodiment, the user can create a melody sound that the user likes by operating the numeric keypad 4 according to a predetermined procedure. Specifically, for a single scale or main melody, the user designates the scale one by one. On the other hand, when specifying the chord constituting the melody sound, the chord constituting the chord is programmed by specifying the chord according to a predetermined procedure. Therefore, it is not necessary for the user to specify the scales constituting the chords one by one, the chord data of the chords and the like can be easily programmed, and the user's work of creating a melody can be reduced.
[0027]
Further, when generating a melody sound composed of a main melody sound and a chord, it is possible to instruct change of the generation destination of the melody sound by operating the numeric keypad 4 according to a predetermined procedure. That is, it is selected whether to generate a melody sound from the speaker 8, send scale data to the transmission circuit 11, or generate a melody sound from the piezoelectric buzzer 9, and the selector 202 is switched according to the selection. In the present embodiment, a melody sound composed of a single scale is described as being generated only by the piezoelectric buzzer 9 as shown in FIG. 1, but is generated by the speaker 8 via the D / A converter 6. There is no problem even if the signal is output to the transmission circuit 11 via the audio CODEC 10. In this case, a single scale data generation counter 141 of the single scale data generation circuit 14 to be described later generates single-scale data consisting of 1 bit, and the 1-bit data is generated according to the generation destination of the melody sound. What is necessary is just to expand to an appropriate bit by the data expansion circuit 142 mentioned later.
[0028]
The D / A converter 6 synchronizes with the clock signal generated by the sampling clock generation circuit 15 described later, and converts the melody sound data as digital data taken from the adder 203 of the melody sound data creation circuit 2 into an analog signal. To convert. This analog signal is represented by a step level corresponding to the number of bits of the melody sound data, and since the number of bits of the melody sound data sent from the adder 203 is large, this step level also increases and an extremely smooth waveform is obtained. Then, the melody sound data converted into the analog signal is given to the speaker 8 and is generated through the speaker 8 as a ring tone or a holding tone. This notifies the user that there was an incoming call.
[0029]
The D / A converter 7 synchronizes with a clock signal generated by a sampling clock generation circuit 15 to be described later, and the melody as digital data composed of a plurality of scales added by the adder 204 of the melody sound data creation circuit 2. The sound data is taken in and converted into an analog signal having a predetermined stage. Alternatively, in synchronization with the clock signal generated by the sampling clock generation circuit 15, single scale data as digital data generated by the single scale data generation circuit 14 is taken and converted into a predetermined stage analog signal. The step levels of these analog signals are in accordance with the number of bits of the melody sound data sent from the adder 204 or the data of the single scale sent from the single scale data generation circuit 14. A specific example will be described later.
[0030]
Here, the possible value of the melody sound data sent from the adder 204 is a pattern obtained by adding 1 to the number of sounds constituting the melody sound, as will be specifically described later. Therefore, when this melody sound data is converted by the D / A converter 7, the step level of the analog signal is obtained by adding 1 to the number of sounds constituting the melody sound and is converted by the D / A converter 6. This is much smaller than the step level of the analog signal obtained. For this reason, a melody sound can be generated from the piezoelectric buzzer 9 with a sufficient volume. Further, a single scale data generation counter 141 (to be described later) of the single scale data generation circuit 14 generates 1-bit data, but is expanded to a bit that can be handled by the D / A converter 7 by a data expansion circuit 142 (to be described later). The D / A converter 7 takes in the data. Therefore, the step level of the analog signal obtained by conversion by the D / A converter 7 is much smaller than the step level of the analog signal obtained by conversion by the D / A converter 6. Thereby, a melody sound having a sufficient volume is generated from the piezoelectric buzzer 9.
[0031]
Further, since the melody sound data sent from the adder 204 is obtained based on adding only the most significant bit of the scale data, it is unnecessary as compared with that obtained by adding all the bits. It contains a lot of frequency components. Unnecessary frequency components can cause noise, but this analog signal is obtained based on the addition of the most significant bit with the highest weighting, and the frequency components of unwanted sounds contained in this analog signal Is often an integer multiple of the frequency of the required sound. Therefore, there is little discomfort when the user listens as sound. Therefore, a melody sound generator using such characteristics can generate a sound composed of a plurality of musical scales as an extremely high-quality melody sound. As for single scale data sent from the single scale data generation circuit 14, 1-bit data generated by the single scale data generation counter 141 is expanded by the data expansion circuit 142, as will be described later. Therefore, it includes a lot of frequency components of unnecessary sound. However, even in this case, the frequency component of the unnecessary sound is often an integral multiple of the frequency of the required sound, and the melody sound generating device uses a single sound as an extremely high-quality melody sound. Can occur.
[0032]
The piezoelectric buzzer 9 generates sound by vibrating the piezoelectric vibrator 92 by applying a voltage. Specifically, the piezoelectric buzzer 9 includes a piezoelectric vibrator driving circuit 91 and a piezoelectric vibrator 92. The piezoelectric vibrator driving circuit 91 receives an analog signal having a predetermined step level from the D / A converter 7, generates a predetermined voltage corresponding to the step level of the analog signal, and applies the voltage to the piezoelectric vibrator 92. The piezoelectric vibrator 92 vibrates at the same frequency as the given predetermined voltage, and generates a predetermined tone corresponding to the frequency.
[0033]
As shown in FIG. 4, the single scale data generation circuit 14 includes a sequence control circuit 140, a single scale data generation counter 141, and a data expansion circuit 142, and generates single scale data having a predetermined frequency. At the same time, data relating to the frequency of a single scale is given to a sampling clock generation circuit 15 described later. Specifically, in response to the instruction from the sequence control circuit 3 described above, the sequence control circuit 140 instructs the single scale data generation counter 141 to generate single scale data. As a result, the single scale data generation counter 141 generates binary data (1 bit) at a constant period corresponding to the frequency of the single scale. Here, the binary data corresponds to the addition of only the most significant bit of the scale data in the melody sound data creation circuit 2. The 1-bit data generated by the single scale data generation counter 141 is expanded by the data expansion circuit 142 to data consisting of predetermined bits. Here, the predetermined bit is a bit that can be handled by the D / A converter 7 described above. For example, if the D / A converter 7 is compatible with 2 bits and the 1-bit data generated by the single scale data generation counter 141 is “1”, the data expansion circuit 142 converts the data into the 2-bit data “ If the 1-bit data generated by the single scale data generation counter 141 is “0”, the data expansion circuit 142 expands the data to 2-bit data “00”. Also, for example, when adjusting the gain of the volume, if the 1-bit data generated by the single scale data generation counter 141 is “1”, the data expansion circuit 142 converts the data into 2-bit data “10”. If the 1-bit data generated by the single scale data generation counter 141 is “0”, the data expansion circuit 142 may expand the data to 2-bit data “01”.
[0034]
In addition, the sequence control circuit 140 gives data related to the frequency of a single scale to the sampling clock generation circuit 15. The sampling clock generation circuit 15 obtains data relating to the frequency of a single musical scale, and generates a clock signal at a frequency that is an integral multiple of the frequency of the single musical scale. Here, the integer multiple frequency means a frequency that is twice or three times the frequency of a single musical scale. Specifically, if the frequency of a single scale is 1 KHz, the clock signal is generated at a frequency of 2 KHz, for example, twice that frequency. In particular, the start point of the cycle of the single scale and the start point of the cycle of the clock signal are preferably matched. According to this, the scale data fetched by the D / A converter 7 in a single scale is always the same point in one cycle regardless of the frequency of the single scale. For this reason, the sound quality of the melody sound can be further improved. The generated clock signal is supplied to the D / A converter 7. The D / A converter 7 samples the single scale data generated from the single scale data generation circuit 14 via the selector 13 in synchronism with the given clock signal, that is, samples the single scale data. The acquired digital data is converted into an analog signal and sent to the piezoelectric buzzer 9. The piezoelectric buzzer 9 generates a melody sound consisting of a single scale based on this analog signal.
[0035]
Next, the operation of the melody sound generator in this embodiment will be described.
[0036]
First, the case where the single scale data generated by the single scale data generation circuit 14 is given to the piezoelectric buzzer 9 via the D / A converter 7 to generate a melody sound composed of a single scale. . At this time, the selector 13 is switched by the sequence control circuit 3 so that the single scale data generated by the single scale data generation circuit 14 is supplied to the piezoelectric buzzer 9 via the D / A converter 7. ing. As a premise, the sequence control circuit 3 stores a control procedure for generating a single sound as a melody sound based on a user operating the numeric keypad 4 according to a predetermined procedure.
[0037]
When notifying the user that there is an incoming call or the like with a melody sound, the sequence control circuit 140 receives an instruction from the sequence control circuit 3 and receives a single scale data generation counter 141 from the single scale data generation counter 141. Instruct to generate data. As a result, the single scale data generation counter 141 generates single scale data represented by 1 bit in accordance with the frequency of the single scale, and this data is expanded to a predetermined bit by the data expansion circuit 142. For example, if the D / A converter 7 is compatible with 2 bits and the data of a single scale represented by 1 bit is “1” as described above, it is expanded to “11”. If the data of a single scale indicated by 1 bit is “0”, it is expanded to “00”. Alternatively, in the case of performing volume gain, single scale data “1” indicated by 1 bit is expanded to “10”, for example. Single scale data “0” indicated by 1 bit is expanded to “01”, for example.
[0038]
At this time, the sequence control circuit 140 gives the data related to the frequency of a single scale to the sampling clock generation circuit 15. The sampling clock generation circuit 15 generates a clock signal at a predetermined multiple, for example, a double frequency with respect to the frequency of a single musical scale, based on data relating to a given frequency. Specifically, if the frequency of a single scale is 1 kHz, the sampling clock generation circuit 15 generates a clock signal at 2 kHz, which is twice that frequency. If the frequency of a single scale is 1.5 KHz, the sampling clock generation circuit 15 generates a clock signal at 3 KHz, twice that frequency. Here, the start point of the cycle of the clock signal is made coincident with the start point of the cycle of the single scale. This clock signal is supplied to the D / A converter 7. The D / A converter 7 takes in the data of the single scale expanded by the data expansion circuit 142 via the selector 13 in synchronization with the given clock signal. Therefore, if the frequency of the clock signal is twice the frequency of a single scale, two data are always taken into the D / A converter 7 in one cycle of the single scale. That is, in one cycle of data of a single scale, no data is taken into the D / A converter 7, only one piece of data is taken in, or three pieces of data are not taken in. . That is, digital data in one cycle of a single scale generated by the single scale data generation circuit 14 is taken into the D / A converter 7 an equal number of times regardless of the frequency of the single scale.
[0039]
The D / A converter 7 having obtained the melody sound data as the digital data converts the 2-bit melody sound data into an analog signal having four levels. Specifically, if the melody sound data is “11” (corresponding to 3 in decimal) as described above, the step level is set to 3, and the melody sound data is “00” (0 in decimal) as described above. ), The step level is set to zero. In this way, the stage level of the analog signal is set to one of the four stage levels.
[0040]
In this way, the melody sound data converted into the analog signal having a predetermined step level, that is, a four-step level in this embodiment, is given to the piezoelectric buzzer 9. A piezoelectric vibrator driving circuit 91 in the piezoelectric buzzer 9 generates a voltage having a predetermined value based on an analog signal having four levels provided from the D / A converter 7 and supplies the voltage to the piezoelectric vibrator 92. The piezoelectric vibrator 92 vibrates at the same frequency as the applied voltage, and generates a predetermined timbre corresponding to the frequency.
[0041]
Thus, digital data in one cycle of a single scale is taken into the D / A converter 7 an equal number of times regardless of the frequency of the single scale, and the analog signal converted by the D / A converter 7 is used. Since the melody sound is generated from the piezoelectric buzzer 9 based on the above, the sound quality of the melody sound can be improved. In particular, in this embodiment, since the start point of the clock signal period is made coincident with the start point of the single scale period, the scale data captured by the D / A converter 7 is independent of the frequency of the single scale. It is always the same point in one cycle. For this reason, the sound quality of the melody sound can be further improved. Moreover, since the melody sound which consists of a single scale is generated from the piezoelectric buzzer 9 of low power consumption, power consumption can be suppressed.
[0042]
Next, the melody sound data composed of a plurality of scales created by the melody sound data creation circuit 2 is given to the piezoelectric buzzer 9 via the D / A converter 7 to generate the melody sound composed of the main melody sound and the chord. Will be described. Here, it is assumed that the user has instructed using the numeric keypad 4 to generate a melody sound from the piezoelectric buzzer 9. Accordingly, the selector 202 is switched by the sequence control circuit 3 so that the output from the scale data holding register 201 of the melody sound data creation circuit 2 is supplied to the adder 204. The selector 13 is switched by the sequence control circuit 3 so that the melody sound data created by the melody sound data creation circuit 2 is given to the piezoelectric buzzer 9 via the D / A converter 7. Further, the sampling clock generation circuit 15 is instructed by the sequence control circuit 3 to supply a clock signal to the D / A converter 7 at a predetermined constant frequency. As a premise, the sequence control circuit 3 stores a control procedure for generating a main melody sound and chord as a melody sound based on a user operating the numeric keypad 4 according to a predetermined procedure. Here, description will be made assuming that the number of sounds constituting the chord is two. Therefore, the number of sounds constituting the melody sound is three in total, one main melody sound and two chord sounds.
[0043]
When notifying the user that there is an incoming call or the like with a melody sound, the sequence control circuit 3 instructs the scale data generation circuit 1 to generate scale data based on a previously stored control procedure. That is, the sequence control circuit 3 instructs the scale data generation circuit 1 to generate the scale data of the main melody and the scale data of the chord. At this time, when the scale of the main melody coincides with one of the scales constituting the chord, in this embodiment, the sequence control circuit 3 generates only one of the scales. Are instructed to the scale data generating circuit 1 to generate only the scale data of the main melody.
[0044]
Then, the address generator 102 of the scale data generation circuit 1 instructs the address of the waveform memory 101 so that the waveform memory 101 generates the scale data instructed by the sequence control circuit 3. When the address is designated, sine wave data of a predetermined frequency is sent from the waveform memory 101 to the gain adjustment circuit 103 as 14-bit scale data. The gain adjustment circuit 103 adjusts the gain of the scale data sent from the waveform memory 101 in accordance with a command from the sequence control circuit 3. The gain-adjusted scale data is sent to the melody sound data creation circuit 2.
[0045]
The scale data holding register 201 of the melody tone data creation circuit 2 is a 14-bit main melody tone scale data sent from the gain adjustment circuit 103 and scale data constituting a chord accompanying it, according to an instruction from the sequence control circuit 3. Hold temporarily. Then, the sequence control circuit 3 instructs the scale data holding register 201 to send the most significant bits in the three-tone scale data composed of the main melody and the chord to the adder 204 via the selector 202. The adder 204 adds these most significant bits to create melody sound data. Here, the melody sound data is “1” + “1” + “1” = “11”, for example, if all the most significant bits in the three-tone scale data are “1”, and the three-tone scale data. If all the most significant bits in the data are “0”, “0” + “0” + “0” = “00”. Accordingly, the melody sound data obtained by the adder 204 has four patterns “00”, “01”, “10”, and “11”. That is, there are four possible values of the melody sound data obtained by adding 1 to the number of sounds constituting the melody sound (three).
[0046]
Then, a clock signal is supplied to the D / A converter 7 at a predetermined frequency from the sampling clock generation circuit 15, and the D / A converter 7 synchronizes with the supplied clock signal and generates a melody. Sound data is taken in from the adder 204. The D / A converter 7 converts the 2-bit melody sound data into an analog signal having 4 levels. The melody sound data converted into the analog signal is given to the piezoelectric buzzer 9, and the piezoelectric vibrator drive circuit 91 in the piezoelectric buzzer 9 is based on the analog signal having four levels provided from the D / A converter 7. A voltage having a predetermined value is generated and applied to the piezoelectric vibrator 92. The piezoelectric vibrator 92 vibrates at the same frequency as the applied voltage, and generates a predetermined timbre corresponding to the frequency. As a result, a melody sound is generated as a ringtone from the piezoelectric buzzer 9, and the user can listen to a melody sound composed of a plurality of scales. That is, a plurality of scales composed of main melody and chords, in this embodiment, a sound composed of three scales can be generated from the low power consumption piezoelectric buzzer 9 as melody sound. As a result, a melody sound composed of a plurality of scales that we normally hear as music can be heard as a ringtone or the like via the piezoelectric buzzer 9.
[0047]
When a melody sound is generated from the speaker 8, all the bits (14 bits) of the multiple-tone scale data held in the scale data holding register 201 are added to the adder 203 via the selector 202 through the selector 202. Given to. The adder 203 adds these scale data to create melody sound data. The D / A converter 6 takes the melody sound data from the adder 203 in synchronization with the clock signal generated by the sampling clock generation circuit 15 and converts it into an analog signal. This analog signal is applied to the speaker 8 and is generated as a ringtone from the speaker 8.
[0048]
In the above embodiment, the melody sound data generation circuit 1 and the melody sound data creation circuit 2 have been described as creating data consisting of a plurality of scales, but this generates data with only one scale. It is also possible to create it. Therefore, the melody sound data generation circuit 1 and the melody sound data creation circuit 2 can be handled as single scale data generation means. In this case, the sequence control circuit 3 may instruct the sampling clock generation circuit 15 to generate a clock signal having a frequency that is an integral multiple of the frequency of a single musical scale.
[0049]
【The invention's effect】
As described above in detail, according to the present invention, the digital data in one cycle of the single scale generated by the single scale data generating means is converted into digital / analog conversion by an equal number of times regardless of the frequency of the single scale. It is taken in by the means and converted into an analog signal. Based on the converted analog signal, a melody sound having a single scale is generated by the piezoelectric buzzer means. Thereby, the sound quality of a melody sound can be improved. Further, since the melody sound is generated by the piezoelectric buzzer means, the power consumption can be suppressed.
[0050]
In addition, a sound composed of a plurality of scales can be generated as a melody sound. In particular, when it is generated as a melody sound consisting of multiple scales, it is based on an analog signal obtained by adding the most significant bit that reflects the characteristics of the scale to the greatest extent. Can be generated as sound. In addition, a sufficient volume can be obtained.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of a melody sound generator according to an embodiment of the present invention.
FIG. 2 is a block diagram of a scale data generating circuit 1 constituting the melody sound generating device.
FIG. 3 is a configuration diagram of a melody sound data creation circuit 2 constituting the melody sound generator.
FIG. 4 is a block diagram of a single scale data generating circuit 14 constituting the melody sound generating device.
[Explanation of symbols]
1 Scale data generation circuit
2 Melody sound data creation circuit
3 Sequence control circuit
4 Numeric keypad
7 D / A converter
9 Piezoelectric buzzer
13 Selector
14 Single scale data generation circuit
15 Sampling clock generator

Claims

Single scale data generating means for generating scale data based on a predetermined single scale, clock signal generating means for generating a clock signal at an integer multiple of the frequency of the single scale, and the clock signal generating means Digital / analog converting means for taking in the scale data generated by the single scale data generating means in synchronization with the clock signal generated in step, and converting the scale data as digital data into an analog signal, and the digital / analog conversion And a piezoelectric buzzer means for generating a melody sound by vibrating the piezoelectric vibrator based on the output of the means.

2. The melody sound generating device according to claim 1, wherein the clock signal generating means generates a clock signal at a frequency twice as high as a single scale frequency.

Single scale data generating means for generating scale data based on a predetermined single scale, and a plurality of scale data composed of predetermined bits based on a predetermined scale are generated by the scale data generating means, and the most significant bit of the plurality of scale data A plurality of scale data creating means for creating a plurality of scale data by adding each of the above, and a single scale data generated by the single scale data generating means or a plurality of scale data created by the plurality of scale data creating means A scale data selecting means for selecting a clock signal, a clock signal generating means for generating a clock signal at a predetermined frequency, and a single data selected by the scale data selecting means in synchronization with the clock signal generated by the clock signal generating means. Captures either scale data or multiple scale data and converts the scale data as digital data to analog Comprising a digital-to-analog conversion means for converting the item, a piezoelectric buzzer means for vibrating the piezoelectric vibrator generates a melody sound based on the output of the digital-to-analog conversion means, and
When single scale data is selected by the scale data selecting means, the clock signal generating means generates a clock signal at a frequency that is an integral multiple of the frequency of the single scale.