JP3775868B2 - エンジン制御ソフトのタイミング管理装置 - Google Patents

エンジン制御ソフトのタイミング管理装置 Download PDF

Info

Publication number
JP3775868B2
JP3775868B2 JP25477096A JP25477096A JP3775868B2 JP 3775868 B2 JP3775868 B2 JP 3775868B2 JP 25477096 A JP25477096 A JP 25477096A JP 25477096 A JP25477096 A JP 25477096A JP 3775868 B2 JP3775868 B2 JP 3775868B2
Authority
JP
Japan
Prior art keywords
task
engine control
processing
timing
control software
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25477096A
Other languages
English (en)
Other versions
JPH10105418A (ja
Inventor
昭吾 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP25477096A priority Critical patent/JP3775868B2/ja
Publication of JPH10105418A publication Critical patent/JPH10105418A/ja
Application granted granted Critical
Publication of JP3775868B2 publication Critical patent/JP3775868B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Combined Controls Of Internal Combustion Engines (AREA)
  • Programmable Controllers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は制御ソフトプログラムを使用する車両のエンジン制御システムに関し、特に制御ソフトプログラムのタイミング管理装置の規模の低減、タスクの起動処理のタイミングの補正に関する。
【0002】
【従来の技術】
上記エンジン制御システムの制御ソフトプログラムは複数のタスクで構成され、これらのタスクの有効利用を行うためにリアルタイムオペレーティングシステム(RTOS)が用いられる。このリアルタイムオペレーティングシステムは計測器などのセンサから入ってくる情報に短時間に応答してタスクをRUN状態、READY状態、WAIT状態等にする処理を行う。車両のエンジン制御システムでは各種のタイミング制御が存在するが、上記リアルタイムオペレーティングシステムを用いてタイミング管理が行われている。タイミング管理ではイベントフラグが用いられるが、特にタイマ系のタイミング制御のイベントフラグについて、下記に、説明する。
【0003】
タイマ系のタイミング制御として、例えば、周期2msの処理を行うタスクをtsk−2m、周期4msの処理を行うタスクをtsk−4m、周期8msの処理を行うタスクをtsk−8m、等が設けられ、上記タスクtsk−2m、tsk−4m、tsk−8m、等をそれぞれ起動するイベントフラグをflg−2m、flg−4m、flg−8m、等とする。
【0004】
図16はイベントフラグflg−2m、flg−4m、flg−8mの形成を説明する図である。本図に示すように、基本タイマに対して、2msタイマ、4msタイマ、8msタイマ、等が設けられ、各出力がイベントフラグflg−2m、flg−4m、flg−8m、等となり、タスクtsk−2m、tsk−4m、tsk−8m、等をそれぞれ起動する。
【0005】
上記イベントフラグflg−2m、flg−4m、flg−8mの形成では、各イベントフラグを用意するために各タイマを用意して各タスクのタイミングの管理を行う必要がある。タスクの数が多いとそれに伴ってタイマの数も多くなるので、タイマの数を削減してシステムの規模を低減するべきとの課題がある。
図17はタスクtsk−2m、tsk−4m、tsk−8m、等の起動タイミングを示す図である。リアルタイムオペレーティングシステムにおいては、本図に示すように、上記のタイマ系の同期割り込みのタスクが周期的に起動される。しかし、タイマ系の同期割り込み以外の非同期割り込みのタスクも処理しなければならないが、特に優先度の高い、非同期割り込みタスクにより、同期割り込みの周期が乱れ、特定のタイミングでタスク処理が部分的に密となり、処理が遅れるとの問題が発生する。
【0006】
【発明が解決しようとする課題】
したがって、本発明は上記課題及び問題に鑑み、タイマの数を削減して規模を低減し、非同期割り込みタスクに起因する、タイマ系の同期割り込みの処理遅れを防止できるエンジン制御ソフトプログラムのタイミング管理装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明は、前記問題点を解決するために、エンジンの各種センサから入ってくる情報に短時間に応答して複数のタスクの遷移状態を制御するリアルタイムオペレーティングシステムを有するエンジン制御ソフトのタイミング管理装置において、前記エンジン制御ソフトに使用される1つの基本タイマと、前記各種センサからの非同期系のイベントの他に、前記基本タイマの出力を用いて種々の周期の同期系のイベントに対してイベントフラグをセット及びクリアして前記複数のタスクの遷移状態を制御するイベントハンドラとを具備し、前記イベントハンドラは、前記基本タイマのカウントにビット値を下位ビットに、そのカウント値のビット値を反転したものを上位ビットに設定したイベントフラグを形成し、このイベントフラグに設定されたビット値と予め設定されたビット値と論理積を取り、タスクを処理したいタイミングの決定を行う。この手段により、周期系の複数のタスク毎にタイマを設けることが不要となり、装置の規模を低減することが可能になる。
【0008】
前記イベントハンドラは、タイミングが決定されたタスクの処理を開始する時間が遅れた場合には、遅れ時間だけ次回のタスクの起動処理を遅らすようにタイミングを補正する。この手段により、処理が特定のタイミングで密となり、処理遅れが発生するのを防止できる。
前記遅れ時間を所定の単位に丸める。この手段により、処理が簡単化できる。
【0009】
前記遅れ時間をn回とり平均化する。この手段により、定常的な遅れを補正することが可能になる。
前記遅れ時間がタスク処理の周期を越える場合には次回のタスクの起動処理を無効にする。この手段により、処理が簡単化できる。
前記遅れ時間がタスク処理の周期を越える場合にはエラーフラグを立てる。この手段により、過負荷、優先度の重なりがチェックすることができる。
【0010】
前記遅れ時間がタスク処理の周期を越える場合には、自タスクの起動処理の優先度を上げる。この手段により、遅れを防止できる。
前記遅れ時間がタスク処理の周期を越え、次回のタスクの起動処理のタイミングの補正を行う場合には、次回のタスクの起動処理を早くする。この手段により、次々回のタスクの処理への支障を少なくすることができる。
【0011】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照して説明する。
図1は本発明に係る車両のエンジンシステムを示す図である。本図に示すように、エンジンシステムは、種々の計測器からの出力信号を入力するエンジンコントルールコンピュータを有し、これを用いてエンジンの制御を行う。
【0012】
図2は図1のエンジンコントロールコンピュータの概略を説明する図である。本図に示すように、種々の計測器として、例えば、水温センサー、バッテリー、バキュームセンサー、吸気温センサー、O2 センサー、ノックセンサ等からの出力信号を入力する入力インタフェース回路と、この入力インタフェース回路の出力に接続されるA/D変換器と、さらにスロットルポジションセンサー、スタータ、ディストリビューター、エアコンディショナ、スピードセンサー、ニュートラルスタートスイッチ等の出力信号、電気負荷信号を入力する別のインタフェース回路と、A/D変換器及び別のインタフェース回路に接続されるメモリを具備するCPUと、CPU用の定電圧電源と、CPUに接続される出力インタフェース回路とを具備し、出力インタフェース回路に接続されるアクチュエータとして、ISCV、#1、2、3、4インジェクター、サーキットオープニングルー、イグナイタ(スパークプラグを含む)等及び警告灯がある。
【0013】
図3は図2のエンジンコントロールコンピュータを説明する概略図である。本図に示すように、エンジンコントロールコンピュータのCPUでは、前述の入出力インタフェース(I/O)回路1の動作処理、複数のタスクからなる制御ソフトプログラム2の実行処理、この制御ソフトプログラムの実行処理の制御を行うリアルタイムオペレーティングシステム3(RTOS)等の処理が行われる。リアルタイムオペレーティングシステムによるタスク管理において、全タスクを、タイミング、優先度により管理するタイミング管理はイベントフラグにより行われる。
【0014】
図4は図3のタスク状態遷移を説明する図である。本図に示すように、リアルタイムオペレーティングシステムは、▲1▼のディスパッチにより、READY状態のタスクの中、最も優先度の高いタスクをRUN状態に移す。
さらに、リアルタイムオペレーティングシステムは、▲2▼のプリエンプトにより、現在実行中のタスクより優先度の高い別タスクの起動要求を発行(READY状態に移行)した場合、実行中タスクの処理を中断しREADY状態に移す。
【0015】
WAIT状態のタスクがそれぞれ実行条件(=イベントフラグの状態)をもっているが、リアルタイムオペレーティングシステムは、▲3▼のように、イベントフラグの状態の変化によりその条件が成立したタスクをREADY状態に移して、待ち(WAIT)を解除する。
タスクは実行中に、自身の実行条件(=イベントフラグの状態)を、リアルタイムオペレーティングシステムに対して発行する。リアルタイムオペレーティングシステムは、イベントフラグの状態をチェックし、条件不成立時はそのタスクを、▲4▼のように、WAIT状態に移して、待ち(WAIT)状態にする。
【0016】
下表にイベントフラグ機能を説明する。
【0017】
【表1】
Figure 0003775868
【0018】
さらに、前述したCPUにはCPUにはさらにイベントハンドラが、以下に説明するように、設けられる。
図5はイベントハンドラのプログラム構成を説明する図である。本図に示すように、イベントxの発生タイミングで、リアルタイムオペレーティングシステムに対して、システムコールset flg(x)を発行する。この発行により、リアルタイムオペレーティングシステムは、前述のように、イベントフラグxをセットし、後述する制御ソフトプログラムのタスクはイベントフラグxの待ち状態タスクをREADY状態に起動する。起動後に、システムコールclr flg(x)を発行して、イベントフラグxをクリアする。つまり、システムコールset flg(x)の発行以外では、イベントフラグ待ち状態タスクは起動されないようにするためである。
【0019】
図6はタスクのプログラム構成を説明する図である。本図に示すように、タスクtsk−1は、システムコールwai flg(FLAG−1)をリアルタイムオペレーティングシステムに通知し、イベントフラグxの待ち状態に入る。リアルタイムオペレーティングシステムのディスパッチによりタスクtsk−1が起動(実行再開)され、次のステップのアプリケーション処理モジュールに実行が移る。なお、このタスクにはリアルタイムオペレーティングシステムの処理に資するためにタスク情報として優先度、ID、タスク状態等が設定されている。また、タスクtsk−1の情報、FLAG−1の定義等は外部情報ファイルに、以下のように、設定される。
【0020】
図7は外部情報ファイルのプログラム構成を説明する図である。本図に示すように、外部情報ファイルには、タスクの定義として、タスク状態の初期値、タスクスタック領域、優先度、タスク関数、タスクID等が設定され、タイミングパラメータ定義として、例えばtsk−1のタイミングパラメータラベルFLAG−1がイベントフラグflg(x)のパラメータに設定される。図17に示されるように、例えば、2msec毎のタスクIDはtsk−2m、4msec毎のタスクIDはtsk−4m、8msec毎のタスクIDはtsk−8m等として表される。また、2msec毎のイベントxをイベント2mとして表し、イベントフラグflg(x)をflg(2m)として表す。同様に、4msec毎のイベントxをイベント4mとして表し、イベントフラグflg(x)をflg(4m)として表す。同様に、8msec毎のイベントxをイベント8mとして表し、イベントフラグflg(x)をflg(4m)として表す。以下同様である。
【0021】
タククの優先度は、例えば、
tsk−2m>tsk−4m>tsk−8m>…
のように、定義される。
図8は電源投入時の各タスクの初期状態からの動作例を説明するタイミングチャートである。本図に示すように、リセット時のイベントハンドラのイニシャル処理により、イベント2m、4m、8m等が同時に発生し、イベントフラグflg(2m)、イベントフラグflg(4m)、イベントフラグflg(8m)、等がセットされる。これによりtsk−2m、tsk−4m、tsk−8m等がREADY状態になる。そして、イベントフラグflg(2m)、イベントフラグflg(4m)、イベントフラグflg(8m)、等がクリアされる。ディスパッチは、優先度の最も高いtsk−2mをRUN状態にする。tsk−2mはリアルタイムオペレーティングシステムに次のイベントフラグflg(2m)待ちを通知する。リアルタイムオペレーティングシステムはtsk−2mを待ち状態にして、ディスパッチは優先度の最も高いtsk−4mをRUN状態にする。tsk−4mはリアルタイムオペレーティングシステムに次のイベントフラグflg(4m)待ちを通知する。リアルタイムオペレーティングシステムはtsk−4mを待ち状態にしてディスパッチは優先度の最も高いtsk−8mをRUN状態にする。以下同様の手順を繰り返す。
【0022】
図9はtsk−2m実行中に非同期のイベントaが発生しtsk−aを開始する例を説明するタイミングチャートである。本図に示すように、非同期のイベントaの発生による割り込みがあると、イベントハンドラはシステムコールset flg(a)を発行する。同時にtak−2mの処理を中断する。リアルタイムオペレーティングシステムはイベントフラグflg(a)を設定して、tsk−aをREADY状態にする。その後イベントハンドラはシステムコールclr flg(a)を発行する。リアルタイムオペレーティングシステムはイベントフラグflg(a)をクリアして、イベントハンドラの処理を終了する。ディスパッチは、
tsk−a>tsk−2m
の場合には、tsk−aをRUN状態にする。tsk−aはシステムコールwai flg(a)を発行する。リアルタイムオペレーティングシステムはtsk−aを待ち状態にする。ディスパッチはtsk−2mをRUN状態にして処理を再開する。tsk−aはシステムコールwai flg(2m)を発行する。以下は図8と同様な手順を取る。
【0023】
図10はtsk−2m実行中に非同期のイベントaが発生しtsk−aを開始する別の例を説明するタイミングチャートである。図9との相違は、
tsk−a<tsk−2m
の場合には、tsk−2mを再開して、その後にtsk−aをRUN状態にすることである。
【0024】
図11はタイマ系におけるイベントハンドラのシステムコールset flg(x)の発行を説明する図である。本図に示す基本タイマ11は、例えば16ビット長のタイマカウント値C−tmrを生成する。基本タイマ11及びエンジンの各種センサの出力に接続されるイベントハンドラ12は、それらの出力をイベントとして、イベントフラグを形成する。そのイベントフラグは、32ビットマクロコンピュータの場合には、32ビット長に設定される。このイベントフラグにより、同期系のタスクtsk−2m、tsk−4m、tsk−8m、等、非同期系のタスクa、b、等の待ち状態からREDY状態への遷移処理が行われる。以下にイベントフラグについて説明する。
【0025】
図12は図11のイベントフラグを説明する図である。本図に示すように、イベントフラグの32ビット長の下位の16ビットに基本タイマのカウンタ値C−tmrを割り付け、上位の16ビットにカウンタ値C tmrを反転した反転カウンタ値C tmrを割り付ける。
図13はイベントフラグの動作を説明する図である。
【0026】
ステップS1において、基本タイマのカウントアップ毎にカウント値C tmrを入力する。
ステップS2において、イベントフラグflg tmrに、
反転C−tmr×216+C−tmr
を設定する。
【0027】
ステップS3において、イベントフラグflg tmrに設定されたビットパターンと、タスクが処理をしたいタイマカウント値K tmrからイベントフラグflg tmrへの設定方法に対応して形成するフラグパターンとの論理積(AND)を、下記式のように、取る。
反転C−tmr×216+C−tmr∩反転K−tmr×216+K−tmr
ステップS4において、フラグパターンで示されるビットがすべてセットされたか判断する。この判断が「NO」ならステップS6に進む。なお、任意のカウンタ値について上記論理積式が成立するカウンタ値は1つのみ存在する。
【0028】
ステップS5において、上記判断が「YES」なら該当するタスクを待ち状態からREADY状態にする。つまり起動条件が成立させる。
ステップS6において、イベントフラグflg tmrの全ビットをクリアして終了する。
したがって、本発明によれば、1つの基本カウンタで複数のタスクの起動条件を成立させることができ、従来のように、多数のカウンタを必要としないので、装置の規模を低減できる。
【0029】
図14は他の優先度の高いタスクの割り込みにより、タイマ系のタスクtsk−4mを一例として処理が遅れた場合にタスク処理を行うべきタイマカウント値K tmrの補正例を説明するフローチャートであり、図15は図14の補正を説明するタイムチャートである。図14において、
ステップS10において、アプリケーション処理の終了時刻C’ tmrを得る。
【0030】
ステップS11において、タスク処理の遅れ時間tdを以下のようにして求める。
td=C’ tmr−K tmr
このtdを四捨五入してmsecの単位に丸める。
ステップS12において、今回のタスク処理を行うべきタイマカウント値を以下のように補正する。
【0031】
tmr=K tmr+td
ステップS13において、次回のタスク処理を行うべきタイマカウント値を以下のように設定する。
tmr=K tmr+4msec
ステップS14において、前述のように、イベントフラグ待ちをセットする。
【0032】
なお、他のタスクについても同様に補正が行われる。本発明によれば、処理開始時間が遅れた分だけ、次の処理開始時間をずらす補正を行うことにより、自動的にタスクのスケジューリングが変更されるので、処理が特定のタイミングで密となり、処理がさらに遅れることを防止することが可能になる。すなわち、遅れ時間tdは他のタスクの処理時間により可変であるためtsk−4mの相対タイミングにずれが発生するのを防止できる。
【0033】
次に、遅れ時間tdをn回とり平均してタスク処理を行うべきタイマカウント値K tmrを補正するようにしてもよい。一次遅れを無視して、定常的に遅れるものを優先的に補正を行うためである。
次に、遅れ時間tdが、例えば、tsk−4mの場合に、一時的に4msecを越えるときに、補正を行わない。今回の処理が次回の処理を越えるので、次回の処理を補正せず無効にして、次々回の処理を行うようにして、処理を簡単にするためである。
【0034】
次に、遅れ時間tdが一時的に4msを越える場合にはエラーフラグを立てる。過負荷、優先度の高いものの重なりをチェックする必要があるためである。
次に、遅れ時間がtdが一時的に4msを越える場合には自タスクの優先度を上げる。遅れ時間がtdが一時的に4msを越えるのを防止するためである。
次に、遅れ時間がtdが一時的に4msを越え次回の処理の補正を行う場合には、図14のステップS13の式を、以下のように、変更して、起動を早める。
【0035】
tmr=K tmr+1msec
次々回の処理に支障を与えないようにするためである。
以上の処理は、一例であり、他のタイマ系の異なる周期についても、同様に適用される。
【図面の簡単な説明】
【図1】本発明に係る車両のエンジンシステムを示す図である。
【図2】図1のエンジンコントロールコンピュータの概略を説明する図である。
【図3】図2のエンジンコントロールコンピュータを説明する概略図である。
【図4】図3のタスク状態遷移を説明する図である。
【図5】イベントハンドラのプログラム構成を説明する図である。
【図6】タスクのプログラム構成を説明する図である。
【図7】外部情報ファイルのプログラム構成を説明する図である。
【図8】電源投入時の各タスクの初期状態からの動作例を説明するタイミングチャートである。
【図9】tsk−2m実行中に非同期のイベントaが発生しtsk−aを開始する例を説明するタイミングチャートである。
【図10】tsk−2m実行中に非同期のイベントaが発生しtsk−aを開始する別の例を説明するタイミングチャートである。
【図11】タイマ系におけるイベントハンドラのシステムコールset flg(x)の発行を説明する図である。
【図12】図11のイベントフラグを説明する図である。
【図13】イベントフラグの動作を説明する図である。
【図14】他の優先度の高いタスクの割り込みにより、タイマ系のタスクtsk−4mを一例として処理が遅れた場合にタスク処理を行うべきタイマカウント値K tmrの補正例を説明するフローチャートである。
【図15】図14の補正を説明するタイムチャートである。
【図16】イベントフラグflg−2m、flg−4m、flg−8mの形成を説明する図である。
【図17】タスクtsk−2m、tsk−4m、tsk−8m、等の起動タイミングを示す図である。
【符号の説明】
1…I/Oインタフェース
2…制御ソフトプローグラム
3…リアルタイムオペレーティングシステム
11…基本タイマ
12…イベントハンドラ

Claims (8)

  1. エンジンの各種センサから入ってくる情報に短時間に応答して複数のタスクの遷移状態を制御するリアルタイムオペレーティングシステムを有するエンジン制御ソフトのタイミング管理装置において、
    前記エンジン制御ソフトに使用される1つの基本タイマと、
    前記各種センサからの非同期系のイベントの他に、前記基本タイマの出力を用いて種々の周期の同期系のイベントに対してイベントフラグをセット及びクリアして前記複数のタスクの遷移状態を制御するイベントハンドラとを具備し、
    前記イベントハンドラは、前記基本タイマのカウントにビット値を下位ビットに、そのカウント値のビット値を反転したものを上位ビットに設定したイベントフラグを形成し、このイベントフラグに設定されたビット値と予め設定されたビット値と論理積を取り、タスクを処理したいタイミングの決定を行うことを特徴とするエンジン制御ソフトのタイミング管理装置。
  2. 前記イベントハンドラは、タイミングが決定されたタスクの処理を開始する時間が遅れた場合には、遅れ時間だけ次回のタスクの起動処理を遅らすようにタイミングを補正することを特徴とする、請求項1に記載のエンジン制御ソフトのタイミング管理装置。
  3. 前記遅れ時間を所定の単位に丸めることを特徴とする、請求項2に記載のエンジン制御ソフトのタイミング管理装置。
  4. 前記遅れ時間をn回とり平均化することを特徴とする、請求項2に記載のエンジン制御ソフトのタイミング管理装置。
  5. 前記遅れ時間がタスク処理の周期を越える場合には次回のタスクの起動処理を無効にすることを特徴とする、請求項2に記載のエンジン制御ソフトのタイミング管理装置。
  6. 前記遅れ時間がタスク処理の周期を越える場合にはエラーフラグを立てることを特徴とする、請求項2に記載のエンジン制御ソフトのタイミング管理装置。
  7. 前記遅れ時間がタスク処理の周期を越える場合には、自タスクの起動処理の優先度を上げることを特徴とする、請求項2に記載のエンジン制御ソフトのタイミング管理装置。
  8. 前記遅れ時間がタスク処理の周期を越え、次回のタスクの起動処理のタイミングの補正を行う場合には、次回のタスクの起動処理を早くすることを特徴とする、請求項2に記載のエンジン制御ソフトのタイミング管理装置。
JP25477096A 1996-09-26 1996-09-26 エンジン制御ソフトのタイミング管理装置 Expired - Lifetime JP3775868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25477096A JP3775868B2 (ja) 1996-09-26 1996-09-26 エンジン制御ソフトのタイミング管理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25477096A JP3775868B2 (ja) 1996-09-26 1996-09-26 エンジン制御ソフトのタイミング管理装置

Publications (2)

Publication Number Publication Date
JPH10105418A JPH10105418A (ja) 1998-04-24
JP3775868B2 true JP3775868B2 (ja) 2006-05-17

Family

ID=17269650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25477096A Expired - Lifetime JP3775868B2 (ja) 1996-09-26 1996-09-26 エンジン制御ソフトのタイミング管理装置

Country Status (1)

Country Link
JP (1) JP3775868B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426201B1 (ko) * 2001-12-27 2004-04-06 씨멘스 오토모티브 주식회사 전자 제어 장치의 타스크 운영 시스템
JP2010009434A (ja) * 2008-06-30 2010-01-14 Meidensha Corp 監視制御情報収集における負荷分散方法

Also Published As

Publication number Publication date
JPH10105418A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
US20080010563A1 (en) Program-execution monitoring method, system, and program
KR970016979A (ko) 다중 처리 시스템에서 타스크의 큐잉 시스템 및 방법
US20040031034A1 (en) System, method and software for reducing interrupt latency while polling in system management mode
JP2020135214A (ja) タスク管理装置
JP3775868B2 (ja) エンジン制御ソフトのタイミング管理装置
JP2005301812A (ja) デジタル制御装置およびこれを用いたエンジン制御装置
JP2636722B2 (ja) マルチタスク実行管理方式
JP2013152636A (ja) 情報処理装置、タスクスケジューリング方法
JPH0683652A (ja) マイクロコンピュ−タシステム
JPH10177489A (ja) タスクのスケジュール方法
JPH07141300A (ja) マルチプロセッサを用いた周期処理方法
JPH10105416A (ja) リアルタイムオペレーティングシステムを用いたタスク起動制御装置
JP2566002B2 (ja) タスクディスパッチング方式
JP2013161363A (ja) 電子制御装置、プログラム実行方法
JPS63300326A (ja) トランザクション実行スケジュ−ル方式
JP2013084218A (ja) コア監視装置、情報処理装置
JP3890877B2 (ja) 車両用制御装置
JPH02311916A (ja) 待ち時間管理装置
Green Time sharing in a traffic control program
JP2508026B2 (ja) タイマ制御方式
JP2607595B2 (ja) キューイングテーブル検索方式
JPH04148439A (ja) 情報処理装置のトレース方式
JPH05224961A (ja) タスクの時間待ち処理方式
JPH0666063B2 (ja) シーケンス制御装置
JP2557785Y2 (ja) シングルチップマイクロコンピュータ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 7