JP3767739B2 - Semiconductor substrate inspection apparatus, semiconductor substrate inspection method and program - Google Patents

Semiconductor substrate inspection apparatus, semiconductor substrate inspection method and program Download PDF

Info

Publication number
JP3767739B2
JP3767739B2 JP2001373718A JP2001373718A JP3767739B2 JP 3767739 B2 JP3767739 B2 JP 3767739B2 JP 2001373718 A JP2001373718 A JP 2001373718A JP 2001373718 A JP2001373718 A JP 2001373718A JP 3767739 B2 JP3767739 B2 JP 3767739B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
histogram
inspection apparatus
substrate inspection
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001373718A
Other languages
Japanese (ja)
Other versions
JP2003174066A (en
Inventor
博己 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2001373718A priority Critical patent/JP3767739B2/en
Priority to KR10-2002-0074247A priority patent/KR100515491B1/en
Priority to US10/309,244 priority patent/US20030107736A1/en
Priority to TW091135447A priority patent/TWI283744B/en
Publication of JP2003174066A publication Critical patent/JP2003174066A/en
Application granted granted Critical
Publication of JP3767739B2 publication Critical patent/JP3767739B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体基板上のパターンを検査する技術に関する。
【0002】
【従来の技術】
半導体基板(以下、「基板」という。)の回路形成工程において、近年、ダマシン工程の利用が主流になりつつある。ダマシン工程では、まず、図1に示すように、絶縁体である酸化シリコン(SiO2、以下、「酸化膜」という。)91に配線用の溝911が形成され、溝911の中に配線用の金属が埋め込まれる。配線用の金属としては、配線を形成する配線金属92と、配線金属のイオンが酸化膜中に拡散することを防止するためのバリアメタル93とが埋め込まれる。
【0003】
金属が溝911に埋め込まれた後は、図2に示すように配線経路を横断するような余分な金属が除去され、適正な配線が形成される。余分な金属を除去する方法としては、多くの場合、化学機械的研磨(Chemichal Mechanical Polishing、以下、「CMP」と略す。)が用いられる。CMPにより、余分な金属が除去されるとともに後のフォトリソグラフィー工程に要求される基板表面の平坦度が得られる。
【0004】
ダマシン工程を利用する回路形成工程では、余分な金属の除去が完了したか否かを検知すること(研磨における終点検知)が必要になる。従来より、終点検知手法としては、単位時間当たりの研削量から研磨終了予定時間を求め、研磨終了予定時間に研磨が終了するものとみなす手法、または、研磨テーブルの回転トルクの変化により研磨の終点検知を行う手法が用いられている。
【0005】
しかしながら、研磨終了予定時間や回転トルクの変化により終点を求める手法では、基板上の微細な領域に金属が残って回路に短絡が生じているか否かを確認することができない。そのため、現在では研磨終了後の基板を適宜抜き取って検査担当者が顕微鏡で金属の残り(以下、「メタル残膜」という。)が存在するか否かを検査したり、切断により半導体チップ(以下、「チップ」という。)となった後にテスタを用いて短絡の有無を検査するようにしている。
【0006】
【発明が解決しようとする課題】
メタル残膜の検査に際して、検査担当者が顕微鏡を用いて検査を行う場合、検査担当者は微細パターンを長時間観察する必要があり、当然、担当者の疲労の度合いが高くなる。その結果、検査の質のばらつきが生じる恐れがある。
【0007】
また、テスタを用いる検査は基板からチップを切り出した後に行われる検査であり、検査結果が研磨処理から相当の時間を経過した後に得られることから検査結果を効率よく利用することができない。
【0008】
本発明は上記課題に鑑みなされたものであり、基板を切断してチップを生成する前に、非接触、非破壊にて安定した基板パターンの検査を行うことを目的としている。
【0009】
【課題を解決するための手段】
請求項1に記載の発明は、半導体基板上のパターンを検査する半導体基板検査装置であって、半導体基板に照明光を照射する照明部と、半導体基板上のパターンの2次元画像のデータを取得する撮像部と、前記2次元画像のデータに対して演算処理を行う演算部と、基準画像のデータを記憶する記憶部とを備え、前記演算部が、前記基準画像と前記2次元画像とのそれぞれについて互いの対応する領域における画素の値のヒストグラムを取得し、前記基準画像に基づく第1のヒストグラムと前記2次元画像に基づく第2のヒストグラムとの類似の程度を示す指標値を求める。
【0010】
請求項2に記載の発明は、請求項1に記載の半導体基板検査装置であって、前記第1のヒストグラムが予め前記記憶部に記憶されている。
【0011】
請求項3に記載の発明は、請求項1または2に記載の半導体基板検査装置であって、前記演算部が、前記基準画像の画素と前記2次元画像の画素とを対応付けを行う。
【0012】
請求項4に記載の発明は、請求項3に記載の半導体基板検査装置であって、前記演算部が前記基準画像の画素と前記2次元画像の画素との対応付けを行う際に、前記基準画像に対して前記2次元画像を実質的に任意の角度回転させて前記基準画像と前記2次元画像との相関が求められる。
【0013】
請求項5に記載の発明は、請求項1ないし4のいずれかに記載の半導体基板検査装置であって、前記演算部が、前記第1のヒストグラムと前記第2のヒストグラムとの共通部分の面積を前記指標値として求める。
【0014】
請求項6に記載の発明は、請求項5に記載の半導体基板検査装置であって、前記演算部が前記指標値を求める際に、前記第1のヒストグラムの面積と前記第2のヒストグラムの面積とを等しくする。
【0015】
請求項7に記載の発明は、請求項5または6に記載の半導体基板検査装置であって、前記演算部が前記指標値を求める際に、両ヒストグラムの中心が一致するように前記第1のヒストグラムと前記第2のヒストグラムとの相対的位置関係が変更される。
【0016】
請求項8に記載の発明は、請求項1ないし4のいずれかに記載の半導体基板検査装置であって、前記演算部が、動的計画法により前記指標値を求める。
【0017】
請求項9に記載の発明は、請求項1ないし8のいずれかに記載の半導体基板検査装置であって、前記照明部が、単色光を前記照明光として出射する。
【0018】
請求項10に記載の発明は、請求項1ないし9のいずれかに記載の半導体基板検査装置であって、前記照明部が、複数種類の照明光のうちのいずれかを選択して半導体基板に照射する。
【0019】
請求項11に記載の発明は、請求項1ないし10のいずれかに記載の半導体基板検査装置であって、前記基準画像が、適正な化学機械的研磨が施された半導体基板の画像である。
【0020】
請求項12に記載の発明は、半導体基板上のパターンを検査する半導体基板検査方法であって、半導体基板に照明光を照射する工程と、半導体基板上のパターンの2次元画像のデータを取得する工程と、予め準備された基準画像と前記2次元画像とのそれぞれについて互いの対応する領域における画素の値のヒストグラムを取得する工程と、前記基準画像に基づく第1のヒストグラムと前記2次元画像に基づく第2のヒストグラムとの類似の程度を示す指標値を求める工程とを有する。
【0021】
請求項13に記載の発明は、コンピュータに半導体基板の検査を実行させるプログラムであって、前記プログラムのコンピュータによる実行は、前記コンピュータに、予め準備された基準画像と、半導体基板を撮像することにより得られた2次元画像とのそれぞれについて互いの対応する領域における画素の値のヒストグラムを取得する工程と、前記基準画像に基づく第1のヒストグラムと前記2次元画像に基づく第2のヒストグラムとの類似の程度を示す指標値を求める工程とを実行させる。
【0022】
【発明の実施の形態】
図3はダマシン工程により配線パターンが形成された半導体の基板9の検査を行う半導体基板検査装置(以下、「検査装置」という。)1の全体構成を示す図である。
【0023】
検査装置1は、基板9を撮像することにより2次元画像のデータを取得する光学ヘッド部11、基板9を支持して光学ヘッド部11に対して基板9を相対的に移動させるステージ部12、および、光学ヘッド部11およびステージ部12に接続されたコンピュータ13を有する。
【0024】
光学ヘッド部11は、基板9に照明光を導くとともに基板9からの光が入射する光学系111、光学系111により結像された基板9の像を電気的信号に変換する撮像デバイス112、および、複数種類の照明光のうちいずれかを選択して光学系111へと出射することにより、基板9に照明光を照射する光源ユニット2を有する。
【0025】
光源ユニット2は、照明光の種類に応じた複数の光源21を有し、光源駆動部22が複数の光源21を移動させることにより、照明光の切り替えが行われる。光源21としては、基板9の表面の特性に応じた照明光を出射するものが複数準備されるが、多層膜の視認性を向上するために少なくとも単色光を出射するものが含まれる。もちろん、複数の光源21には白色光や電球色の光を出射するものが含まれてよい。
【0026】
ステージ部12は基板9を支持するステージ121、および、ステージ121を水平面内で移動させるステージ駆動部122を有する。なお、ステージ駆動部122にステージ121を水平面内で回転させる機構が追加されてもよい。
【0027】
コンピュータ13は、図4に示すように、各種演算処理を行うCPU31、基本プログラムを記憶するROM32および各種情報を記憶するRAM33をバスラインに接続した一般的なコンピュータシステムの構成となっている。バスラインにはさらに、情報記憶を行う固定ディスク34、各種情報の表示を行うディスプレイ35、操作者からの入力を受け付けるキーボード36aおよびマウス36b、光ディスク、磁気ディスク、光磁気ディスク等のコンピュータ読み取り可能な記録媒体8から情報の読み取りを行う読取装置37、並びに、撮像デバイス112、光源ユニット2およびステージ駆動部122と通信を行う通信部38が、適宜、インターフェイス(I/F)を介する等して接続される。
【0028】
コンピュータ13には、事前に読取装置37を介して記録媒体8からプログラム341が読み出され、固定ディスク34に記憶される。そして、プログラム341がRAM33にコピーされるとともにCPU31がRAM33内のプログラムに従って演算処理を実行することにより(すなわち、コンピュータがプログラムを実行することにより)、コンピュータ13が各種構成を制御して検査を実行する。
【0029】
図5は、CPU31がプログラム341に従って動作することにより、CPU31、ROM32、RAM33等が実現する機能構成を示すブロック図である。図5において制御部41、マッチング部42、ヒストグラム生成部43および判定部44がCPU31等により実現される機能を示す。なお、これらの機能は専用の電気的回路により実現されてもよく、部分的に電気的回路が用いられてもよい。
【0030】
制御部41は、撮像デバイス112からの画像信号を受け取って固定ディスク34に取得画像データ342として記憶したり、光源ユニット2やステージ駆動部122の動作を制御する。マッチング部42は、撮像デバイス112により取得された画像(以下、「取得画像」という。)と後述の基準画像とのパターンマッチングを行い、ヒストグラム生成部43は取得画像から画素値の度数に関するヒストグラムを求め、判定部44は、基板9上にメタル残膜が存在するか否かを判定する。
【0031】
検査装置1では、検査動作が行われる前に検査のための準備動作が行われる。図6は準備動作として、検査に利用される各種データの集合であるレシピを登録する動作の流れを示す図である。
【0032】
レシピの登録では、まず、予め適正なCMPが施された基準基板がステージ部12にロードされる(ステップS11)。次に、検査箇所の膜種に応じて照明光が選択される(ステップS12)。すなわち、操作者がコンピュータ3のキーボード36aやマウス36bを操作することにより照明光が選択され、操作に応じて制御部41が光源ユニット2の光源駆動部22を駆動するとともに選択された光源21を点灯する。
【0033】
照明光は、欠陥として検出したい金属や薄膜等の特性に基づいてコントラストの高い画像が得られるものが選択され、好ましくは単色光が選択される。これにより、検査箇所の特性に応じたS/N比の高い画像を得ることができる。
【0034】
続いて、操作者の操作に基づいてステージ121が移動し、基準基板上の特定のチップ内の検査箇所が光学ヘッド部11の真下へと移動する(ステップS13)。その後、撮像デバイス112が撮像を行うことにより、基準となるパターンを示す基準画像のデータが基準画像データ303(図5参照)として固定ディスク34に記憶される(ステップS14)。
【0035】
図7は基板9上の1つのチップ94に相当する領域において、複数の検査箇所941を例示する図であり、図8は基板9上のチップ94のうち検査対象となるもの(平行斜線を付すもの)の位置を例示する図である。図7に示すように1回の撮像では1つのチップ94内の限られた領域のみが撮像対象となる。1つのチップ94内には、下層の状態や配線パターンの状態に基づいて予めメタル残膜が存在する可能性の高い場所が経験上把握されており、そのような場所が検査箇所941内の検査領域942として設定される(ステップS15)。図9は基準画像に設定された検査領域942を例示する図である。
【0036】
また、図8に示すように1枚の基板9上においてもCMPの特性からメタル残膜が存在しやすいチップ94の位置が経験上判明している。そこで、後述の検査動作では、検査対象となる全てのチップ94の各検査箇所941が検査対象とされる。なお、レシピの登録の際には、1つのチップ94に対してのみ各種条件の取得が行われる。そして、後述の検査の際にはレシピが各チップ94に対して適用される。
【0037】
次に、検査領域942の画素値に基づいて基準ヒストグラムの生成が行われる(ステップS16)。基準ヒストグラムは面積が1となるように正規化されており、検査領域942において画素値iの度数(すなわち、画素数)がH[i]の場合に、基準ヒストグラムの度数N[i]は数1に示す演算により求められる。求められた基準ヒストグラムのデータは固定ディスク34に基準ヒストグラムデータ304(図5参照)として記憶される。
【0038】
【数1】

Figure 0003767739
【0039】
基準ヒストグラムが取得されると、操作者により基板9上のパターンの良否を判定するためのしきい値が設定される(ステップS17)。しきい値は操作者の経験に基づいて設定されてもよく、別途準備された不良基板を用いて行われてもよい。
【0040】
不良基板が用いられる場合の動作については図示を省略しているが、まず、不良基板の検査領域942の画像データが取得され、検査領域942の正規化されたヒストグラムが求められる。そして、後述の指標値(しきい値と比較される値であり、詳細については検査動作を参照)と同様の手法にて値が求められ、求められた値に基づいて操作者がしきい値を設定する。
【0041】
1つの検査箇所941についてステップS12〜S17が完了すると、同一チップ94内の次の検査箇所941に対してステップS12〜S17が繰り返される(ステップS18)。ステップS12〜S17が1つのチップ94内の全ての検査箇所941に対して実行されると、基板9上の検査対象となるチップ(以下、「対象チップ」という。)94の選択が行われる(ステップS19)。例えば、図8において平行斜線が施されたチップ94が対象チップとして選択される。
【0042】
その後、以上の動作に関連する情報が、図5に示すように固定ディスク34内にレシピ343として登録される(すなわち、レシピ343にて示されるデータ構造にて保存される)(ステップS20)。図5に示す照明データ301は検査箇所941ごとにステップS12にて選択された照明光の種類を示し、位置データ302はステップS13にて特定される検査箇所941の位置および数並びにステップS15にて設定される検査領域942の範囲を示し、基準画像データ303はステップS14にて取得された各検査箇所941の画像データであり、基準ヒストグラムデータ304はステップS16にて生成された各検査領域942に関するヒストグラムのデータであり、しきい値305は各検査箇所941に対してステップS17にて設置された値を示す。
【0043】
最後に、基準基板がステージ121からアンロードされ、レシピ登録の動作が完了する(ステップS21)。
【0044】
図10および図11は、1つの基板(以下、「対象基板」という。)9に対して検査が行われる際の検査装置1の動作の流れを示す図である。以下、検査動作について図3ないし図5を参照しながら図10および図11に沿って説明を行う。
【0045】
まず、対象基板9がステージ部12のステージ121上にロードされる(ステップS31)。対象基板9はCMP装置またはCMP装置を有する設備ラインから自動的にロードされてもよく、作業者が適宜、ステージ121上に基板9を載置してもよい。
【0046】
検査装置1では、ロードされた対象基板9が前の検査の基板9と同種であるか否かをコンピュータ13が確認し(ステップS32)、同種の基板でない場合には対象基板9の種類の応じたレシピ343がロードされる(ステップS33)。すなわち、レシピ343が固定ディスク34から読み出されてRAM33に記憶され、CPU31によるレシピ343の参照が可能とされる。なお、レシピのロードは固定ディスク34内の1つのレシピ343を特定するのみの動作であってもよい。また、図5では便宜上、固定ディスク34内のレシピ343に対して各種データの流れを図示している。
【0047】
次に、制御部41の制御に従って撮像デバイス112が低い倍率にて撮像を行い、得られた画像と予め準備されたパターン(ノッチ形状や特徴的なパターン)とがCPU31により比較されて対象基板9のステージ121上のおよその位置および向きが検出される。制御部41はプリアライメントとして、検出結果に基づいて対象基板9の最初の検査対象となるチップ94が光学ヘッド部11のおよそ下方に位置するようにステージ駆動部122を制御する(ステップS34)。
【0048】
プリアライメントが完了すると、制御部41がレシピ343の照明データ301を参照して光源駆動部22を制御し、検査箇所941に適した照明光を出射する光源21を光学系111への光導入位置に位置させるとともに選択された光源21を点灯する。これにより、選択された照明光が光学系111を介して対象基板9に照射される(ステップS35)。
【0049】
さらに、制御部41はレシピ343の位置データ302を参照して最初の検査が行われる対象チップ94の最初の検査箇所941が光学ヘッド部11の真下に位置するようにステージ121を移動させる(ステップS36)。そして、撮像デバイス112が光学系111を介して検査箇所941の画像を信号として取得し、画像信号が撮像デバイス112中の回路または制御部41においてデジタルデータに変換され、取得画像データ342として固定ディスク34に記憶される(ステップS37)。図12は図9に示す基準画像に対応して取得された取得画像を例示する図である。
【0050】
取得画像データ342および基準画像データ303は、マッチング部42へと送られ、例えば、正規化相関法によるパターンマッチングを用いて取得画像と基準画像との位置関係がさらに詳細に調べられる(ステップS38)。具体的には、基準画像に対して取得画像を様々な位置および向きにて重ね合わせ、各画像において重なり合った領域の全画素値を要素として有するベクトルが求められ、両画像に対応する2つのベクトルの内積が算出される。そして、内積が最も大きくなるときの取得画像の位置および向きが求められる。
【0051】
なお、パターンマッチングでは基準画像に対して取得画像を実質的に任意の角度回転させつつ基準画像と取得画像との相関(内積)が求められる。これにより、基板9の向きに関係なく両画像の対応関係が求められる。例えば、CMP装置のように基板9を回転させながら処理する装置から基板9が自動的にロードされる場合、ロード直後の基板9は任意の方向を向くこととなる。このような場合であっても、検査装置1ではステージ121を回転させることなくパターンマッチングを行うことができる。また、パターンマッチングにより、後述の判定における精度を高めることができる。
【0052】
パターンマッチングにより、図13に示すように基準画像951を移動ベクトルvだけ平行移動して所定の原点を中心に角度θ回転させることにより、基準画像951を取得画像952に対応付けることができと判明すると、基準画像951と取得画像952との重なり合う領域(図13において平行斜線を付す領域)において、数2による演算により、取得画像952の座標系における1つの画素の位置ベクトルpを基準画像951の座標系における対応画素の位置ベクトルqへと変換することが可能となる。ただし、数2においてA(−θ)は、角度(−θ)だけ位置ベクトルを回転させる行列である。
【0053】
【数2】
Figure 0003767739
【0054】
取得画像データ342、移動ベクトルv、回転角度θおよび検査領域を示す位置データ302はヒストグラム生成部43に入力され、基準画像中の検査領域に対応する取得画像中の検査領域が特定される(ステップS39)。ヒストグラム生成部43は取得画像中の検査領域の画素値の度数を示すヒストグラムを生成し(ステップS40)、さらにこのヒストグラムを正規化して対象ヒストグラムを生成する(ステップS41)。対象ヒストグラムは基準ヒストグラムと同様の手法により生成される。すなわち、検査領域において画素値iの度数がH[i]であるものとすると、数3により対象ヒストグラムの度数N[i]が求められる。
【0055】
【数3】
Figure 0003767739
【0056】
なお、数3による演算により対象ヒストグラムの面積は基準ヒストグラムの面積と等しくなることから、ステップS41は検査領域のヒストグラムの面積を基準ヒストグラムの面積に等しくなるように対象ヒストグラムの度数を修正する工程であるといえる。
【0057】
次に、判定部44がレシピ343内の基準ヒストグラムデータ304を読み込んで基準ヒストグラムを取得し、ヒストグラム生成部43から対象ヒストグラムを取得する。そして、これらのヒストグラムを用いて検査領域内のパターンの判定を行う(ステップS51)。図14は判定部44による判定処理の流れを示す図である。
【0058】
判定部44では、まず、基準ヒストグラムおよび対象ヒストグラムの中心が一致するように対象ヒストグラムの移動(検査領域の明度補正に対応する。)が行われる(ステップS511)。ヒストグラムの中心はおよその中心を示すものであればどのようなものであってもよく、例えば、ヒストグラムの重心や中間値が中心とされる。対象ヒストグラムの移動により、光源21の明るさが変化した場合であっても正確な判定を行うことが実現される。なお、基準ヒストグラムが移動されてもよく、基準ヒストグラムと対象ヒストグラムとの相対的位置関係の変更であればよい。
【0059】
図15は基準ヒストグラム960を例示する図であり、図16は対象ヒストグラム961を例示する図である。図15において基準ヒストグラム960の中間値に対応する画素値がpc1であり、図16において対象ヒストグラム961の中間値に対応する画素値がpc2であるものとした場合、図16において点97に対応する画素値がpc1となるように対象ヒストグラム961全体が水平方向(画素値の軸方向)に移動される。図17は基準ヒストグラム960と移動後の対象ヒストグラム962とを重ねて示す図である。
【0060】
次に、判定部44は基準ヒストグラム960と移動後の対象ヒストグラム962との重なり合う部分(すなわち、共通部分)の面積S(図17において平行斜線を付す領域の面積)を求める(ステップS512)。具体的には、画素値iに対する基準ヒストグラム960の度数N[i]、移動後の対象ヒストグラム962の度数N1s[i]を用いて、数4に示す演算により面積Sが求められる。
【0061】
【数4】
Figure 0003767739
【0062】
そして、面積Sがとしきい値305とが比較され(ステップS513)、面積Sがしきい値305を下回る場合にはメタル残膜が存在すると判定され、面積Sがしきい値305以上の場合にはメタル残膜が存在しないと判定される(ステップS513)。以上のように、検査装置1では上記面積Sが基準ヒストグラムと対象ヒストグラムとの類似の程度を示す指標値として利用される。
【0063】
なお、ヒストグラムの正規化および移動を行って両ヒストグラムの重なり度合いを指標値とすることにより、指標値と判定結果との関係を安定させることができ、レシピ登録の際のしきい値の設定(図6:ステップS17)を容易に行うことができる。
【0064】
1つの検査箇所941に対する検査が完了すると、対象チップ94において未検査の次の検査箇所941が存在するか確認され(ステップS52)、未検査の検査箇所941が存在する場合にはステップS35〜S41およびステップS51が繰り返される。さらに、1つの対象チップ94の全ての検査箇所941の検査が完了すると、未検査の次の対象チップ94が存在するか確認され(ステップS53)、未検査の対象チップ94が存在する場合には、新たな対象チップ94の各検査箇所941に対してステップS35〜S41およびステップS51が繰り返される。
【0065】
全ての対象チップ94の全ての検査箇所941の検査が完了すると、検査結果の一覧がディスプレイ35に表示される(ステップS54)。検査装置1の担当者はキーボード36aやマウス36bを用いてメタル残膜が存在する検査結果が得られた検査箇所941を選択することが可能とされており、操作者が検査箇所941を選択することにより、検査結果に対応する取得画像やヒストグラムがディスプレイ35に表示される(ステップS55,S56)。これにより、操作者がメタル残膜の様子を2次元的な分布として的確に把握することができる。
【0066】
操作者により検査結果が把握されると対象基板9がステージ121からアンロードされる(ステップS57)。なお、基板処理ラインから対象基板9を自動的にロードおよびアンロード可能とすることにより、検査装置1をインライン化することができる。検査結果は、アンロードされた対象基板9から得られるチップ94を処理したり、チップ94の良、不良を検査する他の装置へと送られて利用される。これにより、他の装置における処理や検査の効率が向上される。
【0067】
なお、検査結果によっては対象基板9に対するCMPが再実行されてもよい。これにより、不十分なCMPが行われた対象基板9からのチップ94の歩留まりを向上することができる。
【0068】
以上のように、検査装置1ではヒストグラムを利用することにより基板9のパターン検査を精度よく自動的に行うことができる。また、不良箇所を2次元の画像として的確に把握することができるため、検査担当者の負担を低減することができ、かつ、非接触、非破壊にて半導体基板のパターンの検査を安定して行うことができる。ヒストグラムの中心値を一致させることにより、薄膜の厚さによる画素値のシフトの効果を除去することもでき、誤判定を低減することが実現される。
【0069】
また、ヒストグラムを撮像領域内の検査領域に限定して生成するため、メタル残膜の存在する可能性の高い部分のみを精度よく検査することができる。
【0070】
次に、ヒストグラムを用いる判定部44の処理の他の例について説明する。基準ヒストグラムと対象ヒストグラムとの類似の程度を示す指標値として最も簡単なものは、両ヒストグラムの距離(度数の相違の累積)である。例えば、図18に示す基準ヒストグラム960と対象ヒストグラム961との場合、数5にて示す演算により、平行斜線を付す領域の面積Sが指標値として求められる。
【0071】
【数5】
Figure 0003767739
【0072】
面積Sが指標値として用いられる場合、判定部44では面積Sがしきい値305以上の場合にメタル残膜が存在すると判定され、面積Sがしきい値305を下回る場合にメタル残膜が存在しないと判定される。
【0073】
また、基準ヒストグラムと対象ヒストグラムとの類似の程度は一次元の波形に対する動的計画法により求められてもよい。動的計画法を用いる場合、ヒストグラムは正規化されなくてもよく、基準画像および取得画像の検査領域における画素値のヒストグラムがそのまま利用されてもよい。以下、基準ヒストグラムおよび対象ヒストグラムに動的計画法を適用する例について説明を行う。
【0074】
まず、判定部44が基準ヒストグラムおよび対象ヒストグラムにおいて度数が0でない最も小さな画素値ps1およびps2をそれぞれ検出する。そして、画素値ps1〜255の範囲と、画素値ps2〜255の範囲とを動的計画法における経路範囲に設定する。これにより、ヒストグラムの分布が偏っている場合であっても適切な判定が実現される。図19は経路範囲を示す図であり、始点Psの座標が(ps1,ps2)であり、終点Peの座標が(255,255)である様子を示している。
【0075】
次に、数6によりd(i,j)を定義し、座標(i,j)における累積距離g(i,j)を数7により定義する。ただし、初期値g(ps1,ps2)はd(ps1,ps2)とされる。
【0076】
【数6】
Figure 0003767739
【0077】
【数7】
Figure 0003767739
【0078】
d(i,j)は、基準ヒストグラムの画素値iにおける度数N[i]と対象ヒストグラムの画素値jにおける度数N[j]との差の絶対値であり、座標(i,j)に向かう際に累積距離gに加算される値の単位とされる。数7は図20に示すように、水平または垂直方向に移動して座標(i,j)に至る際には累積距離gにd(i,j)が加算され、斜めに移動する際には2倍の加算が行われることを示している。そして、これらの移動により得られる3つの値のうち最小のものが座標(i,j)における累積距離g(i,j)とされる。
【0079】
判定部44は、終点Peにおける累積距離g(255,255)を求め、この累積距離が判定の指標値とされる。そして、指標値が所定のしきい値以上の場合にメタル残膜が存在すると判定し、指標値がしきい値を下回る場合にメタル残膜が存在しないと判定する。動的計画法を利用することにより、精度の高い検査が実現される。なお、動的計画法として既知の他の手法が用いられてもよい。
【0080】
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変形が可能である。
【0081】
例えば、上記実施の形態において、パターンマッチングの後にステージ121が移動したり、回転してもよい。これにより、より精度の高い検査が可能となる。光学ヘッド部11とステージ121とは相対的に移動可能であればよく、例えば、光学ヘッド部11がステージ121に対して移動可能とされてもよい。
【0082】
上記実施の形態では、検査箇所941ごとに照明光の選択が行われるが、1つの基板9に対して照明光の種類が固定されてもよい。
【0083】
検査装置1が行う検査はCMPの残膜検査に限定されるものではなく、半導体基板のパターンの欠陥検査に広く利用することができる。
【0084】
上記実施の形態では1つの検査箇所941に対して1つの検査領域942が設定されるが、検査領域942は1つの検査箇所941に複数存在してもよい。
【0085】
また、対象ヒストグラムが生成される検査領域は基準画像と取得画像との重なり合う領域全体とされてもよい。さらに、検査領域は基準画像を複数の領域に分割したものであってもよい。この場合、例えば、取得画像において対応する領域が6割に満たない場合にはその検査領域が判定から除外される。
【0086】
上記実施の形態では基準ヒストグラムが予め固定ディスク34に記憶され、判定の際に判定部44が基準ヒストグラムを取得するが、基準ヒストグラムは検査の都度求められることにより取得されてもよい。もちろん、上記実施の形態のように基準ヒストグラムを予め求めることによりコンピュータ13における演算量を削減することができる。
【0087】
【発明の効果】
請求項1ないし13の発明では、非接触、非破壊にて半導体基板のパターンの検査を安定して行うことができる。
【0088】
また、請求項2の発明では、演算量を削減することができる。
【0089】
また、請求項3の発明では、検査精度を高めることができる。
【0090】
また、請求項4の発明では、半導体基板の向きに関係なく検査を行うことができる。
【0091】
また、請求項5ないし8の発明では、検査精度を高めることができる。
【0092】
また、請求項9および10の発明では、半導体基板の特性に応じたコントラストの高い2次元画像を取得することができる。
【0093】
また、請求項11の発明では、メタル残膜の検査を適切に行うことができる。
【図面の簡単な説明】
【図1】基板上に配線パターンが形成される様子を説明するための図である。
【図2】基板上に配線パターンが形成される様子を説明するための図である。
【図3】検査装置の全体構成を示す図である。
【図4】コンピュータの構成を示す図である。
【図5】コンピュータの機能構成を示すブロック図である。
【図6】レシピ登録の動作の流れを示す図である。
【図7】複数の検査箇所を例示する図である。
【図8】基板上の検査対象となるチップの位置を例示する図である。
【図9】基準画像を例示する図である。
【図10】検査動作の流れを示す図である。
【図11】検査動作の流れを示す図である。
【図12】取得画像を例示する図である。
【図13】基準画像と取得画像との重ね合わせを例示する図である。
【図14】判定処理の流れを示す図である。
【図15】基準ヒストグラムを例示する図である。
【図16】対象ヒストグラムを例示する図である。
【図17】基準ヒストグラムと対象ヒストグラムとが重ね合わされる様子を示す図である。
【図18】指標値を求める他の例を説明するための図である。
【図19】動的計画法における経路範囲を示す図である。
【図20】動的計画法における累積距離を求める手法を説明するための図である。
【符号の説明】
1 検査装置
2 光源ユニット
9 基板
11 光学ヘッド部
13 コンピュータ
31 CPU
34 固定ディスク
42 マッチング部
43 ヒストグラム生成部
112 撮像デバイス
303 基準画像データ
341 プログラム
342 取得画像データ
951 基準画像
952 取得画像
960 基準ヒストグラム
961 対象ヒストグラム
S16,S35,S37,S41,S511 ステップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technique for inspecting a pattern on a semiconductor substrate.
[0002]
[Prior art]
In the circuit formation process of a semiconductor substrate (hereinafter referred to as “substrate”), in recent years, the use of a damascene process has become mainstream. In the damascene process, first, as shown in FIG. 2 Hereinafter, it is referred to as an “oxide film”. ) 91 is formed with a wiring groove 911, and a wiring metal is embedded in the groove 911. As the wiring metal, a wiring metal 92 for forming a wiring and a barrier metal 93 for preventing diffusion of ions of the wiring metal in the oxide film are embedded.
[0003]
After the metal is embedded in the groove 911, as shown in FIG. 2, excess metal that crosses the wiring path is removed, and an appropriate wiring is formed. As a method for removing excess metal, chemical mechanical polishing (hereinafter abbreviated as “CMP”) is often used. By CMP, excess metal is removed and the flatness of the substrate surface required for the subsequent photolithography process is obtained.
[0004]
In the circuit formation process using the damascene process, it is necessary to detect whether or not the removal of excess metal is completed (end point detection in polishing). Conventionally, as the end point detection method, a polishing end scheduled time is obtained from the grinding amount per unit time, and polishing is considered to be finished at the polishing end scheduled time, or the polishing end point is determined by a change in the rotational torque of the polishing table. A detection method is used.
[0005]
However, in the method of obtaining the end point by changing the scheduled polishing end time or the rotational torque, it is not possible to confirm whether or not a short circuit has occurred in the circuit due to metal remaining in a fine region on the substrate. Therefore, at present, the substrate after polishing is appropriately removed, and an inspection person inspects whether or not there is a metal residue (hereinafter referred to as “metal residual film”) with a microscope, or by cutting a semiconductor chip (hereinafter referred to as “metal chip”). The tester is used to check for the presence of a short circuit.
[0006]
[Problems to be solved by the invention]
When the inspection person inspects the metal residual film using a microscope, the inspection person needs to observe the fine pattern for a long time, and naturally, the degree of fatigue of the person in charge increases. As a result, inspection quality may vary.
[0007]
Further, the inspection using the tester is an inspection performed after cutting out the chip from the substrate, and since the inspection result is obtained after a considerable time has passed from the polishing process, the inspection result cannot be used efficiently.
[0008]
The present invention has been made in view of the above problems, and an object of the present invention is to inspect a stable substrate pattern in a non-contact and non-destructive manner before a chip is produced by cutting the substrate.
[0009]
[Means for Solving the Problems]
The invention according to claim 1 is a semiconductor substrate inspection apparatus that inspects a pattern on a semiconductor substrate, and acquires an illumination unit that irradiates the semiconductor substrate with illumination light, and two-dimensional image data of the pattern on the semiconductor substrate. An imaging unit, an arithmetic unit that performs arithmetic processing on the data of the two-dimensional image, and a storage unit that stores data of the reference image, wherein the arithmetic unit includes the reference image and the two-dimensional image. For each, a histogram of pixel values in a corresponding region is obtained, and an index value indicating the degree of similarity between the first histogram based on the reference image and the second histogram based on the two-dimensional image is obtained.
[0010]
A second aspect of the present invention is the semiconductor substrate inspection apparatus according to the first aspect, wherein the first histogram is stored in the storage unit in advance.
[0011]
According to a third aspect of the present invention, in the semiconductor substrate inspection apparatus according to the first or second aspect, the arithmetic unit associates the pixel of the reference image with the pixel of the two-dimensional image.
[0012]
According to a fourth aspect of the present invention, in the semiconductor substrate inspection apparatus according to the third aspect, when the arithmetic unit associates the pixel of the reference image with the pixel of the two-dimensional image, the reference The correlation between the reference image and the two-dimensional image is obtained by rotating the two-dimensional image substantially at an arbitrary angle with respect to the image.
[0013]
A fifth aspect of the present invention is the semiconductor substrate inspection apparatus according to any one of the first to fourth aspects, wherein the arithmetic unit has an area of a common part between the first histogram and the second histogram. Is determined as the index value.
[0014]
A sixth aspect of the present invention is the semiconductor substrate inspection apparatus according to the fifth aspect, wherein when the calculation unit obtains the index value, an area of the first histogram and an area of the second histogram And equalize.
[0015]
A seventh aspect of the present invention is the semiconductor substrate inspection apparatus according to the fifth or sixth aspect, wherein when the calculation unit obtains the index value, the centers of the two histograms coincide with each other. The relative positional relationship between the histogram and the second histogram is changed.
[0016]
The invention according to claim 8 is the semiconductor substrate inspection apparatus according to any one of claims 1 to 4, wherein the calculation unit obtains the index value by dynamic programming.
[0017]
A ninth aspect of the present invention is the semiconductor substrate inspection apparatus according to any one of the first to eighth aspects, wherein the illumination section emits monochromatic light as the illumination light.
[0018]
A tenth aspect of the present invention is the semiconductor substrate inspection apparatus according to any one of the first to ninth aspects, wherein the illuminating unit selects any one of a plurality of types of illumination light as a semiconductor substrate. Irradiate.
[0019]
According to an eleventh aspect of the present invention, in the semiconductor substrate inspection apparatus according to any one of the first to tenth aspects, the reference image is an image of a semiconductor substrate that has been subjected to appropriate chemical mechanical polishing.
[0020]
The invention according to claim 12 is a semiconductor substrate inspection method for inspecting a pattern on a semiconductor substrate, the step of irradiating the semiconductor substrate with illumination light, and acquiring data of a two-dimensional image of the pattern on the semiconductor substrate. Obtaining a histogram of pixel values in regions corresponding to each other for each of a reference image and the two-dimensional image prepared in advance, a first histogram based on the reference image, and the two-dimensional image; And obtaining an index value indicating the degree of similarity with the second histogram based on.
[0021]
The invention according to claim 13 is a program for causing a computer to inspect a semiconductor substrate, and the execution of the program by the computer is performed by imaging a reference image prepared in advance and the semiconductor substrate to the computer. A step of obtaining a histogram of pixel values in regions corresponding to each other for each of the obtained two-dimensional images, and a similarity between the first histogram based on the reference image and the second histogram based on the two-dimensional image And a step of obtaining an index value indicating the degree of.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 3 is a diagram showing an overall configuration of a semiconductor substrate inspection apparatus (hereinafter referred to as “inspection apparatus”) 1 for inspecting a semiconductor substrate 9 on which a wiring pattern is formed by a damascene process.
[0023]
The inspection apparatus 1 includes an optical head unit 11 that acquires two-dimensional image data by imaging the substrate 9, a stage unit 12 that supports the substrate 9 and moves the substrate 9 relative to the optical head unit 11, The computer 13 is connected to the optical head unit 11 and the stage unit 12.
[0024]
The optical head unit 11 guides illumination light to the substrate 9 and receives an optical system 111 on which light from the substrate 9 is incident, an imaging device 112 that converts an image of the substrate 9 formed by the optical system 111 into an electrical signal, and The light source unit 2 that irradiates the substrate 9 with illumination light by selecting any one of a plurality of types of illumination light and emitting it to the optical system 111 is provided.
[0025]
The light source unit 2 includes a plurality of light sources 21 corresponding to the type of illumination light, and the illumination light is switched by the light source driving unit 22 moving the plurality of light sources 21. A plurality of light sources 21 that emit illumination light according to the characteristics of the surface of the substrate 9 are prepared, but one that emits at least monochromatic light is included to improve the visibility of the multilayer film. Of course, the plurality of light sources 21 may include one that emits white light or light bulb color light.
[0026]
The stage unit 12 includes a stage 121 that supports the substrate 9 and a stage driving unit 122 that moves the stage 121 within a horizontal plane. Note that a mechanism for rotating the stage 121 in a horizontal plane may be added to the stage driving unit 122.
[0027]
As shown in FIG. 4, the computer 13 has a general computer system configuration in which a CPU 31 that performs various arithmetic processes, a ROM 32 that stores basic programs, and a RAM 33 that stores various information are connected to a bus line. The bus line further includes a fixed disk 34 for storing information, a display 35 for displaying various information, a keyboard 36a and a mouse 36b for receiving input from an operator, an optical disk, a magnetic disk, a magneto-optical disk, and the like. A reading device 37 that reads information from the recording medium 8 and a communication unit 38 that communicates with the imaging device 112, the light source unit 2, and the stage drive unit 122 are appropriately connected via an interface (I / F) or the like. Is done.
[0028]
The computer 13 reads the program 341 from the recording medium 8 via the reader 37 in advance and stores it in the fixed disk 34. Then, the program 341 is copied to the RAM 33, and the CPU 31 executes arithmetic processing according to the program in the RAM 33 (that is, when the computer executes the program), so that the computer 13 controls the various configurations and executes the inspection. To do.
[0029]
FIG. 5 is a block diagram illustrating a functional configuration realized by the CPU 31, the ROM 32, the RAM 33, and the like when the CPU 31 operates according to the program 341. In FIG. 5, the control unit 41, the matching unit 42, the histogram generation unit 43, and the determination unit 44 show functions realized by the CPU 31 and the like. Note that these functions may be realized by a dedicated electric circuit, or an electric circuit may be partially used.
[0030]
The control unit 41 receives an image signal from the imaging device 112 and stores it as acquired image data 342 in the fixed disk 34, and controls operations of the light source unit 2 and the stage drive unit 122. The matching unit 42 performs pattern matching between an image acquired by the imaging device 112 (hereinafter referred to as “acquired image”) and a reference image described later, and a histogram generation unit 43 generates a histogram regarding the frequency of pixel values from the acquired image. The determination unit 44 determines whether or not a metal remaining film exists on the substrate 9.
[0031]
In the inspection apparatus 1, a preparatory operation for inspection is performed before the inspection operation is performed. FIG. 6 is a diagram showing a flow of an operation of registering a recipe that is a collection of various data used for inspection as a preparation operation.
[0032]
In registering a recipe, first, a reference substrate on which appropriate CMP has been performed is loaded onto the stage unit 12 (step S11). Next, illumination light is selected according to the film type at the inspection location (step S12). That is, when the operator operates the keyboard 36a or the mouse 36b of the computer 3, illumination light is selected, and the control unit 41 drives the light source driving unit 22 of the light source unit 2 and the selected light source 21 according to the operation. Light.
[0033]
Illumination light is selected such that a high-contrast image can be obtained based on the characteristics of the metal or thin film desired to be detected as a defect, and preferably monochromatic light is selected. Thereby, an image having a high S / N ratio according to the characteristics of the inspection location can be obtained.
[0034]
Subsequently, the stage 121 is moved based on the operation of the operator, and the inspection location in a specific chip on the reference substrate is moved directly below the optical head unit 11 (step S13). Thereafter, when the imaging device 112 performs imaging, reference image data indicating a reference pattern is stored in the fixed disk 34 as reference image data 303 (see FIG. 5) (step S14).
[0035]
FIG. 7 is a diagram illustrating a plurality of inspection points 941 in an area corresponding to one chip 94 on the substrate 9. FIG. 8 illustrates a chip 94 on the substrate 9 to be inspected (with parallel diagonal lines). It is a figure which illustrates the position of a thing. As shown in FIG. 7, only a limited area in one chip 94 is an imaging target in one imaging. In one chip 94, a place where there is a high possibility that a metal residual film exists in advance is known based on the state of the lower layer and the state of the wiring pattern, and such a place is inspected in the inspection location 941. The region 942 is set (step S15). FIG. 9 is a diagram illustrating an inspection area 942 set in the reference image.
[0036]
Further, as shown in FIG. 8, the position of the chip 94 where a metal residual film is likely to exist also on one substrate 9 is known from experience from the characteristics of CMP. Therefore, in an inspection operation described later, each inspection location 941 of all chips 94 to be inspected is an inspection target. When registering a recipe, various conditions are acquired for only one chip 94. A recipe is applied to each chip 94 at the time of an inspection described later.
[0037]
Next, a reference histogram is generated based on the pixel value of the inspection area 942 (step S16). The reference histogram is normalized so that the area is 1, and the frequency (that is, the number of pixels) of the pixel value i in the inspection region 942 is H. 0 In the case of [i], the frequency N of the reference histogram 0 [I] is obtained by the calculation shown in Equation 1. The obtained reference histogram data is stored in the fixed disk 34 as reference histogram data 304 (see FIG. 5).
[0038]
[Expression 1]
Figure 0003767739
[0039]
When the reference histogram is acquired, a threshold value for determining the quality of the pattern on the substrate 9 is set by the operator (step S17). The threshold value may be set based on the experience of the operator, or may be performed using a separately prepared defective substrate.
[0040]
Although the illustration of the operation when a defective substrate is used is omitted, first, image data of the inspection region 942 of the defective substrate is acquired, and a normalized histogram of the inspection region 942 is obtained. Then, a value is obtained by a method similar to an index value described later (a value to be compared with a threshold value, see the inspection operation for details), and an operator sets a threshold value based on the obtained value. Set.
[0041]
When steps S12 to S17 are completed for one inspection location 941, steps S12 to S17 are repeated for the next inspection location 941 in the same chip 94 (step S18). When steps S12 to S17 are executed for all the inspection locations 941 in one chip 94, a chip to be inspected on the substrate 9 (hereinafter referred to as “target chip”) 94 is selected ( Step S19). For example, a chip 94 with parallel diagonal lines in FIG. 8 is selected as the target chip.
[0042]
Thereafter, information related to the above operation is registered as a recipe 343 in the fixed disk 34 as shown in FIG. 5 (that is, stored in the data structure shown in the recipe 343) (step S20). The illumination data 301 shown in FIG. 5 indicates the type of illumination light selected at step S12 for each inspection location 941, and the position data 302 is the position and number of the inspection location 941 specified at step S13 and at step S15. The range of the inspection area 942 to be set is shown, the reference image data 303 is image data of each inspection portion 941 acquired in step S14, and the reference histogram data 304 is related to each inspection area 942 generated in step S16. This is histogram data, and the threshold value 305 indicates the value set in step S17 for each inspection point 941.
[0043]
Finally, the reference substrate is unloaded from the stage 121, and the recipe registration operation is completed (step S21).
[0044]
FIGS. 10 and 11 are diagrams showing the flow of operation of the inspection apparatus 1 when an inspection is performed on one substrate (hereinafter referred to as “target substrate”) 9. The inspection operation will be described below with reference to FIGS. 10 and 11 with reference to FIGS.
[0045]
First, the target substrate 9 is loaded on the stage 121 of the stage unit 12 (step S31). The target substrate 9 may be automatically loaded from a CMP apparatus or an equipment line having the CMP apparatus, and an operator may place the substrate 9 on the stage 121 as appropriate.
[0046]
In the inspection apparatus 1, the computer 13 confirms whether or not the loaded target board 9 is the same type as the previous test board 9 (step S32), and if it is not the same type of board, according to the type of the target board 9 The recipe 343 is loaded (step S33). That is, the recipe 343 is read from the fixed disk 34 and stored in the RAM 33, and the recipe 343 can be referred to by the CPU 31. Note that the loading of the recipe may be an operation of only specifying one recipe 343 in the fixed disk 34. Further, in FIG. 5, for convenience, various data flows for the recipe 343 in the fixed disk 34 are illustrated.
[0047]
Next, the imaging device 112 performs imaging at a low magnification according to the control of the control unit 41, and the obtained image and a previously prepared pattern (notch shape or characteristic pattern) are compared by the CPU 31, and the target substrate 9 is compared. The approximate position and orientation on the stage 121 are detected. As pre-alignment, the control unit 41 controls the stage driving unit 122 so that the chip 94 to be inspected first on the target substrate 9 is positioned approximately below the optical head unit 11 based on the detection result (step S34).
[0048]
When the pre-alignment is completed, the control unit 41 refers to the illumination data 301 of the recipe 343 and controls the light source driving unit 22 so that the light source 21 that emits the illumination light suitable for the inspection location 941 is the light introduction position to the optical system 111. And the selected light source 21 is turned on. Thereby, the selected illumination light is irradiated to the target substrate 9 through the optical system 111 (step S35).
[0049]
Further, the control unit 41 refers to the position data 302 of the recipe 343 and moves the stage 121 so that the first inspection point 941 of the target chip 94 to be subjected to the first inspection is located directly below the optical head unit 11 (Step S41). S36). Then, the imaging device 112 acquires the image of the inspection point 941 as a signal via the optical system 111, and the image signal is converted into digital data by the circuit or the control unit 41 in the imaging device 112, and the fixed disk is obtained as the acquired image data 342. 34 (step S37). FIG. 12 is a diagram illustrating an acquired image acquired corresponding to the reference image shown in FIG.
[0050]
The acquired image data 342 and the reference image data 303 are sent to the matching unit 42, and the positional relationship between the acquired image and the reference image is examined in more detail using, for example, pattern matching by a normalized correlation method (step S38). . Specifically, the acquired image is superimposed on the reference image at various positions and orientations, and a vector having all pixel values of the overlapped area in each image as elements is obtained, and two vectors corresponding to both images are obtained. Is calculated. Then, the position and orientation of the acquired image when the inner product is the largest are obtained.
[0051]
In pattern matching, a correlation (inner product) between the reference image and the acquired image is obtained while rotating the acquired image at an arbitrary angle with respect to the reference image. Thereby, the correspondence between both images is obtained regardless of the orientation of the substrate 9. For example, when the substrate 9 is automatically loaded from an apparatus for processing while rotating the substrate 9 such as a CMP apparatus, the substrate 9 immediately after loading is directed in an arbitrary direction. Even in such a case, the inspection apparatus 1 can perform pattern matching without rotating the stage 121. Moreover, the precision in the below-mentioned determination can be improved by pattern matching.
[0052]
When the reference image 951 is found to be able to be associated with the acquired image 952 by pattern translation, the reference image 951 is translated by the movement vector v and rotated by an angle θ about the predetermined origin as shown in FIG. In the region where the reference image 951 and the acquired image 952 overlap (the region indicated by the parallel diagonal lines in FIG. 13), the position vector p of one pixel in the coordinate system of the acquired image 952 is determined as the coordinates of the reference image 951 by the calculation according to Equation 2. It becomes possible to convert into the position vector q of the corresponding pixel in the system. In Equation 2, A (−θ) is a matrix for rotating the position vector by an angle (−θ).
[0053]
[Expression 2]
Figure 0003767739
[0054]
The acquired image data 342, the movement vector v, the rotation angle θ, and the position data 302 indicating the inspection region are input to the histogram generation unit 43, and the inspection region in the acquired image corresponding to the inspection region in the reference image is specified (step) S39). The histogram generation unit 43 generates a histogram indicating the frequency of the pixel value of the inspection area in the acquired image (step S40), and further normalizes the histogram to generate a target histogram (step S41). The target histogram is generated by the same method as the reference histogram. That is, the frequency of the pixel value i is H in the inspection area. 1 If it is [i], the frequency N of the target histogram is given by Equation 3. 1 [I] is required.
[0055]
[Equation 3]
Figure 0003767739
[0056]
Since the area of the target histogram becomes equal to the area of the reference histogram by the calculation according to Equation 3, step S41 is a step of correcting the frequency of the target histogram so that the area of the histogram of the inspection area becomes equal to the area of the reference histogram. It can be said that there is.
[0057]
Next, the determination unit 44 reads the reference histogram data 304 in the recipe 343 to acquire the reference histogram, and acquires the target histogram from the histogram generation unit 43. Then, a pattern in the inspection area is determined using these histograms (step S51). FIG. 14 is a diagram illustrating a flow of determination processing by the determination unit 44.
[0058]
In the determination unit 44, first, the target histogram is moved (corresponding to lightness correction of the inspection area) so that the centers of the reference histogram and the target histogram match (step S511). The center of the histogram may be any as long as it indicates the approximate center, and for example, the center of gravity or the intermediate value of the histogram is the center. Even when the brightness of the light source 21 changes due to the movement of the target histogram, accurate determination is realized. The reference histogram may be moved as long as the relative positional relationship between the reference histogram and the target histogram is changed.
[0059]
FIG. 15 is a diagram illustrating a reference histogram 960, and FIG. 16 is a diagram illustrating a target histogram 961. In FIG. 15, the pixel value corresponding to the intermediate value of the reference histogram 960 is p. c1 In FIG. 16, the pixel value corresponding to the intermediate value of the target histogram 961 is p. c2 , The pixel value corresponding to the point 97 in FIG. c1 Thus, the entire target histogram 961 is moved in the horizontal direction (pixel value axis direction). FIG. 17 is a diagram showing the reference histogram 960 and the moved target histogram 962 in an overlapping manner.
[0060]
Next, the determination unit 44 determines the area S of the overlapping portion (that is, the common portion) of the reference histogram 960 and the moved target histogram 962. 1 (Area of a region to which parallel oblique lines are added in FIG. 17) is obtained (step S512). Specifically, the frequency N of the reference histogram 960 with respect to the pixel value i. 0 [I], frequency N of target histogram 962 after movement 1s Using [i], the area S is calculated by the calculation shown in Equation 4. 1 Is required.
[0061]
[Expression 4]
Figure 0003767739
[0062]
And area S 1 Are compared with the threshold value 305 (step S513), and the area S 1 Is less than the threshold value 305, it is determined that there is a remaining metal film, and the area S 1 Is equal to or greater than the threshold value 305, it is determined that there is no remaining metal film (step S513). As described above, the inspection apparatus 1 has the area S described above. 1 Is used as an index value indicating the degree of similarity between the reference histogram and the target histogram.
[0063]
By normalizing and moving the histograms and using the degree of overlap between the two histograms as index values, the relationship between the index values and the determination results can be stabilized, and a threshold value can be set for recipe registration ( FIG. 6: Step S17) can be easily performed.
[0064]
When the inspection for one inspection portion 941 is completed, it is confirmed whether or not the next inspection portion 941 that has not been inspected exists in the target chip 94 (step S52). If there is an inspection portion 941 that has not been inspected, steps S35 to S41 are performed. And step S51 is repeated. Further, when the inspection of all the inspection locations 941 of one target chip 94 is completed, it is confirmed whether there is a next target chip 94 that has not been inspected (step S53). Steps S35 to S41 and Step S51 are repeated for each inspection location 941 of the new target chip 94.
[0065]
When the inspection of all the inspection locations 941 of all the target chips 94 is completed, a list of inspection results is displayed on the display 35 (step S54). The person in charge of the inspection apparatus 1 can use the keyboard 36a and the mouse 36b to select the inspection location 941 where the inspection result in which the residual metal film exists is obtained, and the operator selects the inspection location 941. Thus, an acquired image and a histogram corresponding to the inspection result are displayed on the display 35 (steps S55 and S56). As a result, the operator can accurately grasp the state of the metal remaining film as a two-dimensional distribution.
[0066]
When the inspection result is grasped by the operator, the target substrate 9 is unloaded from the stage 121 (step S57). The inspection apparatus 1 can be inlined by automatically loading and unloading the target substrate 9 from the substrate processing line. The inspection result is used by processing the chip 94 obtained from the unloaded target substrate 9 or sending it to another apparatus for inspecting the quality of the chip 94 for defects. This improves the efficiency of processing and inspection in other apparatuses.
[0067]
Depending on the inspection result, CMP on the target substrate 9 may be re-executed. As a result, the yield of the chips 94 from the target substrate 9 on which insufficient CMP has been performed can be improved.
[0068]
As described above, the inspection apparatus 1 can automatically and accurately perform the pattern inspection of the substrate 9 by using the histogram. In addition, since the defective part can be accurately grasped as a two-dimensional image, the burden on the inspector can be reduced, and the inspection of the pattern of the semiconductor substrate can be stably performed in a non-contact and non-destructive manner. It can be carried out. By matching the center values of the histograms, it is possible to eliminate the effect of shifting the pixel value due to the thickness of the thin film and to reduce erroneous determination.
[0069]
In addition, since the histogram is generated by limiting to the inspection area in the imaging area, only a portion where there is a high possibility that the metal residual film exists can be inspected with high accuracy.
[0070]
Next, another example of processing of the determination unit 44 using a histogram will be described. The simplest index value indicating the degree of similarity between the reference histogram and the target histogram is the distance between both histograms (accumulation of frequency differences). For example, in the case of the reference histogram 960 and the target histogram 961 shown in FIG. 2 Is obtained as an index value.
[0071]
[Equation 5]
Figure 0003767739
[0072]
Area S 2 Is used as the index value, the determination unit 44 uses the area S 2 Is equal to or greater than the threshold value 305, it is determined that there is a remaining metal film, and the area S 2 Is less than the threshold value 305, it is determined that there is no remaining metal film.
[0073]
The degree of similarity between the reference histogram and the target histogram may be obtained by dynamic programming for a one-dimensional waveform. When using dynamic programming, the histogram does not have to be normalized, and the histogram of pixel values in the inspection area of the reference image and the acquired image may be used as they are. Hereinafter, an example in which dynamic programming is applied to the reference histogram and the target histogram will be described.
[0074]
First, the determination unit 44 uses the smallest pixel value p that is not zero in the reference histogram and the target histogram. s1 And p s2 Are detected respectively. And the pixel value p s1 ~ 255 and pixel value p s2 A range of ˜255 is set as a route range in dynamic programming. Thereby, even if the distribution of the histogram is biased, appropriate determination is realized. FIG. 19 is a diagram showing the route range, where the coordinates of the starting point Ps are (p s1 , P s2 ), And the coordinates of the end point Pe are (255, 255).
[0075]
Next, d (i, j) is defined by Equation 6, and the cumulative distance g (i, j) at the coordinates (i, j) is defined by Equation 7. However, the initial value g (p s1 , P s2 ) Is d (p s1 , P s2 ).
[0076]
[Formula 6]
Figure 0003767739
[0077]
[Expression 7]
Figure 0003767739
[0078]
d (i, j) is the frequency N at the pixel value i of the reference histogram. 0 [I] and the frequency N at the pixel value j of the target histogram 1 It is the absolute value of the difference from [j], and is the unit of the value added to the cumulative distance g when going to the coordinates (i, j). As shown in FIG. 20, d (i, j) is added to the accumulated distance g when moving in the horizontal or vertical direction to reach the coordinates (i, j), and when moving diagonally, as shown in FIG. It shows that double addition is performed. The minimum value among the three values obtained by these movements is the cumulative distance g (i, j) at the coordinates (i, j).
[0079]
The determination unit 44 obtains an accumulated distance g (255, 255) at the end point Pe, and this accumulated distance is used as an index value for determination. Then, it is determined that the remaining metal film is present when the index value is equal to or greater than a predetermined threshold value, and it is determined that there is no remaining metal film when the index value is lower than the threshold value. By using dynamic programming, highly accurate inspection is realized. Note that other methods known as dynamic programming may be used.
[0080]
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made.
[0081]
For example, in the above embodiment, the stage 121 may move or rotate after pattern matching. Thereby, inspection with higher accuracy becomes possible. The optical head unit 11 and the stage 121 may be movable relative to each other. For example, the optical head unit 11 may be movable with respect to the stage 121.
[0082]
In the above embodiment, the illumination light is selected for each inspection location 941, but the type of illumination light may be fixed to one substrate 9.
[0083]
The inspection performed by the inspection apparatus 1 is not limited to CMP residual film inspection, but can be widely used for defect inspection of semiconductor substrate patterns.
[0084]
In the above embodiment, one inspection area 942 is set for one inspection place 941, but a plurality of inspection areas 942 may exist in one inspection place 941.
[0085]
Further, the inspection area where the target histogram is generated may be the entire area where the reference image and the acquired image overlap. Further, the inspection area may be obtained by dividing the reference image into a plurality of areas. In this case, for example, when the corresponding area in the acquired image is less than 60%, the inspection area is excluded from the determination.
[0086]
In the above-described embodiment, the reference histogram is stored in advance in the fixed disk 34, and the determination unit 44 acquires the reference histogram at the time of determination. However, the reference histogram may be acquired by obtaining each time of inspection. Of course, the amount of calculation in the computer 13 can be reduced by obtaining the reference histogram in advance as in the above embodiment.
[0087]
【The invention's effect】
According to the first to thirteenth aspects of the present invention, the pattern inspection of the semiconductor substrate can be stably performed in a non-contact and non-destructive manner.
[0088]
In the invention of claim 2, the amount of calculation can be reduced.
[0089]
In the invention of claim 3, the inspection accuracy can be increased.
[0090]
In the invention of claim 4, the inspection can be performed regardless of the orientation of the semiconductor substrate.
[0091]
In the inventions of claims 5 to 8, the inspection accuracy can be increased.
[0092]
In the inventions of claims 9 and 10, it is possible to acquire a two-dimensional image having high contrast according to the characteristics of the semiconductor substrate.
[0093]
In the eleventh aspect of the invention, the metal residual film can be appropriately inspected.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining how a wiring pattern is formed on a substrate.
FIG. 2 is a diagram for explaining how a wiring pattern is formed on a substrate.
FIG. 3 is a diagram showing an overall configuration of an inspection apparatus.
FIG. 4 is a diagram illustrating a configuration of a computer.
FIG. 5 is a block diagram illustrating a functional configuration of a computer.
FIG. 6 is a diagram showing a flow of recipe registration operation;
FIG. 7 is a diagram illustrating a plurality of inspection points.
FIG. 8 is a diagram illustrating the position of a chip to be inspected on a substrate.
FIG. 9 is a diagram illustrating a reference image.
FIG. 10 is a diagram illustrating a flow of an inspection operation.
FIG. 11 is a diagram showing a flow of an inspection operation.
FIG. 12 is a diagram illustrating an acquired image.
FIG. 13 is a diagram illustrating a superposition of a reference image and an acquired image.
FIG. 14 is a diagram illustrating a flow of determination processing.
FIG. 15 is a diagram illustrating a reference histogram.
FIG. 16 is a diagram illustrating a target histogram.
FIG. 17 is a diagram illustrating a state in which a reference histogram and a target histogram are superimposed.
FIG. 18 is a diagram for explaining another example for obtaining an index value;
FIG. 19 is a diagram showing a route range in dynamic programming.
FIG. 20 is a diagram for explaining a technique for obtaining a cumulative distance in dynamic programming.
[Explanation of symbols]
1 Inspection device
2 Light source unit
9 Board
11 Optical head
13 Computer
31 CPU
34 Fixed disk
42 Matching part
43 Histogram generator
112 Imaging device
303 reference image data
341 program
342 Acquired image data
951 Reference image
952 Acquired image
960 reference histogram
961 Target histogram
S16, S35, S37, S41, S511 Step

Claims (13)

半導体基板上のパターンを検査する半導体基板検査装置であって、
半導体基板に照明光を照射する照明部と、
半導体基板上のパターンの2次元画像のデータを取得する撮像部と、
前記2次元画像のデータに対して演算処理を行う演算部と、
基準画像のデータを記憶する記憶部と、
を備え、
前記演算部が、前記基準画像と前記2次元画像とのそれぞれについて互いの対応する領域における画素の値のヒストグラムを取得し、前記基準画像に基づく第1のヒストグラムと前記2次元画像に基づく第2のヒストグラムとの類似の程度を示す指標値を求めることを特徴とする半導体基板検査装置。
A semiconductor substrate inspection apparatus for inspecting a pattern on a semiconductor substrate,
An illumination unit for illuminating the semiconductor substrate with illumination light;
An imaging unit for acquiring data of a two-dimensional image of a pattern on a semiconductor substrate;
An arithmetic unit that performs arithmetic processing on the data of the two-dimensional image;
A storage unit for storing reference image data;
With
The calculation unit obtains a histogram of pixel values in regions corresponding to each other for each of the reference image and the two-dimensional image, and a first histogram based on the reference image and a second histogram based on the two-dimensional image. A semiconductor substrate inspection apparatus characterized by obtaining an index value indicating a degree of similarity to a histogram of
請求項1に記載の半導体基板検査装置であって、
前記第1のヒストグラムが予め前記記憶部に記憶されていることを特徴とする半導体基板検査装置。
The semiconductor substrate inspection apparatus according to claim 1,
The semiconductor substrate inspection apparatus, wherein the first histogram is stored in the storage unit in advance.
請求項1または2に記載の半導体基板検査装置であって、
前記演算部が、前記基準画像の画素と前記2次元画像の画素とを対応付けを行うことを特徴とする半導体基板検査装置。
The semiconductor substrate inspection apparatus according to claim 1 or 2,
The semiconductor substrate inspection apparatus, wherein the arithmetic unit associates the pixel of the reference image with the pixel of the two-dimensional image.
請求項3に記載の半導体基板検査装置であって、
前記演算部が前記基準画像の画素と前記2次元画像の画素との対応付けを行う際に、前記基準画像に対して前記2次元画像を実質的に任意の角度回転させて前記基準画像と前記2次元画像との相関が求められることを特徴とする半導体基板検査装置。
The semiconductor substrate inspection apparatus according to claim 3,
When the arithmetic unit associates the pixels of the reference image with the pixels of the two-dimensional image, the reference image and the reference image are rotated by rotating the two-dimensional image substantially at an arbitrary angle with respect to the reference image. A semiconductor substrate inspection apparatus characterized in that a correlation with a two-dimensional image is required.
請求項1ないし4のいずれかに記載の半導体基板検査装置であって、
前記演算部が、前記第1のヒストグラムと前記第2のヒストグラムとの共通部分の面積を前記指標値として求めることを特徴とする半導体基板検査装置。
A semiconductor substrate inspection apparatus according to any one of claims 1 to 4,
The semiconductor substrate inspection apparatus, wherein the arithmetic unit obtains an area of a common portion between the first histogram and the second histogram as the index value.
請求項5に記載の半導体基板検査装置であって、
前記演算部が前記指標値を求める際に、前記第1のヒストグラムの面積と前記第2のヒストグラムの面積とを等しくすることを特徴とする半導体基板検査装置。
The semiconductor substrate inspection apparatus according to claim 5,
The semiconductor substrate inspection apparatus, wherein when the calculation unit obtains the index value, the area of the first histogram is equal to the area of the second histogram.
請求項5または6に記載の半導体基板検査装置であって、
前記演算部が前記指標値を求める際に、両ヒストグラムの中心が一致するように前記第1のヒストグラムと前記第2のヒストグラムとの相対的位置関係が変更されることを特徴とする半導体基板検査装置。
The semiconductor substrate inspection apparatus according to claim 5 or 6,
The semiconductor substrate inspection wherein the relative positional relationship between the first histogram and the second histogram is changed so that the centers of the two histograms coincide when the calculation unit obtains the index value. apparatus.
請求項1ないし4のいずれかに記載の半導体基板検査装置であって、
前記演算部が、動的計画法により前記指標値を求めることを特徴とする半導体基板検査装置。
A semiconductor substrate inspection apparatus according to any one of claims 1 to 4,
The said calculating part calculates | requires the said index value by dynamic programming, The semiconductor substrate inspection apparatus characterized by the above-mentioned.
請求項1ないし8のいずれかに記載の半導体基板検査装置であって、
前記照明部が、単色光を前記照明光として出射することを特徴とする半導体基板検査装置。
A semiconductor substrate inspection apparatus according to claim 1,
The semiconductor substrate inspection apparatus, wherein the illumination unit emits monochromatic light as the illumination light.
請求項1ないし9のいずれかに記載の半導体基板検査装置であって、
前記照明部が、複数種類の照明光のうちのいずれかを選択して半導体基板に照射することを特徴とする半導体基板検査装置。
A semiconductor substrate inspection apparatus according to any one of claims 1 to 9,
The said illumination part selects any one of several types of illumination light, and irradiates a semiconductor substrate, The semiconductor substrate inspection apparatus characterized by the above-mentioned.
請求項1ないし10のいずれかに記載の半導体基板検査装置であって、
前記基準画像が、適正な化学機械的研磨が施された半導体基板の画像であることを特徴とする半導体基板検査装置。
A semiconductor substrate inspection apparatus according to any one of claims 1 to 10,
The semiconductor substrate inspection apparatus, wherein the reference image is an image of a semiconductor substrate that has been subjected to appropriate chemical mechanical polishing.
半導体基板上のパターンを検査する半導体基板検査方法であって、
半導体基板に照明光を照射する工程と、
半導体基板上のパターンの2次元画像のデータを取得する工程と、
予め準備された基準画像と前記2次元画像とのそれぞれについて互いの対応する領域における画素の値のヒストグラムを取得する工程と、
前記基準画像に基づく第1のヒストグラムと前記2次元画像に基づく第2のヒストグラムとの類似の程度を示す指標値を求める工程と、
を有することを特徴とする半導体基板検査方法。
A semiconductor substrate inspection method for inspecting a pattern on a semiconductor substrate,
Irradiating the semiconductor substrate with illumination light;
Obtaining data of a two-dimensional image of a pattern on a semiconductor substrate;
Obtaining a histogram of pixel values in regions corresponding to each other for each of the reference image prepared in advance and the two-dimensional image;
Obtaining an index value indicating a degree of similarity between the first histogram based on the reference image and the second histogram based on the two-dimensional image;
A method for inspecting a semiconductor substrate, comprising:
コンピュータに半導体基板の検査を実行させるプログラムであって、前記プログラムのコンピュータによる実行は、前記コンピュータに、予め準備された基準画像と、半導体基板を撮像することにより得られた2次元画像とのそれぞれについて互いの対応する領域における画素の値のヒストグラムを取得する工程と、
前記基準画像に基づく第1のヒストグラムと前記2次元画像に基づく第2のヒストグラムとの類似の程度を示す指標値を求める工程と、
を実行させることを特徴とするプログラム。
A program for causing a computer to perform inspection of a semiconductor substrate, wherein the execution of the program by the computer includes a reference image prepared in advance by the computer and a two-dimensional image obtained by imaging the semiconductor substrate. Obtaining a histogram of pixel values in corresponding regions of each other,
Obtaining an index value indicating a degree of similarity between the first histogram based on the reference image and the second histogram based on the two-dimensional image;
A program characterized by having executed.
JP2001373718A 2001-12-07 2001-12-07 Semiconductor substrate inspection apparatus, semiconductor substrate inspection method and program Expired - Fee Related JP3767739B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001373718A JP3767739B2 (en) 2001-12-07 2001-12-07 Semiconductor substrate inspection apparatus, semiconductor substrate inspection method and program
KR10-2002-0074247A KR100515491B1 (en) 2001-12-07 2002-11-27 Apparatus and method of inspecting pattern on semiconductor substrate and computer-readable medium
US10/309,244 US20030107736A1 (en) 2001-12-07 2002-12-04 Apparatus for inspecting pattern on semiconductor substrate
TW091135447A TWI283744B (en) 2001-12-07 2002-12-06 Apparatus and method of inspecting pattern on semiconductor substrate, and computer-readable medium carrying a program for inspecting a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001373718A JP3767739B2 (en) 2001-12-07 2001-12-07 Semiconductor substrate inspection apparatus, semiconductor substrate inspection method and program

Publications (2)

Publication Number Publication Date
JP2003174066A JP2003174066A (en) 2003-06-20
JP3767739B2 true JP3767739B2 (en) 2006-04-19

Family

ID=19182389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001373718A Expired - Fee Related JP3767739B2 (en) 2001-12-07 2001-12-07 Semiconductor substrate inspection apparatus, semiconductor substrate inspection method and program

Country Status (1)

Country Link
JP (1) JP3767739B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101581260B1 (en) * 2014-05-08 2015-12-31 한국기술교육대학교 산학협력단 A micro-crack detection method using dynamic programming
KR102310123B1 (en) 2014-09-05 2021-10-08 삼성전자주식회사 Pattern analysis method of semiconductor device

Also Published As

Publication number Publication date
JP2003174066A (en) 2003-06-20

Similar Documents

Publication Publication Date Title
US11017524B2 (en) Thickness measurement of substrate using color metrology
US6198529B1 (en) Automated inspection system for metallic surfaces
JP4740405B2 (en) Alignment method and program recording medium
JP2021185499A (en) Technique for measuring overlay between layers of multilayer structure
TWI613436B (en) Defect determination method, and X-ray inspection device
KR100515491B1 (en) Apparatus and method of inspecting pattern on semiconductor substrate and computer-readable medium
JP4610590B2 (en) X-ray inspection apparatus, X-ray inspection method, and X-ray inspection program
JP2016145887A (en) Inspection device and method
US10042974B2 (en) Inspecting a wafer using image and design information
JP2006276454A (en) Image correcting method and pattern defect inspecting method using same
JP2000346627A (en) Inspection system
JP2008014700A (en) Workpiece inspection method and workpiece inspection device
JP4580266B2 (en) X-ray inspection apparatus, X-ray inspection method, and X-ray inspection program
JP2009523244A (en) System and method for inspecting workpieces with fine features
WO2011132766A1 (en) Reviewing method and reviewing device
JP2024012432A (en) Inspection system and non-temporary computer readable medium
JP3767739B2 (en) Semiconductor substrate inspection apparatus, semiconductor substrate inspection method and program
JP3944075B2 (en) Sample inspection method and inspection apparatus
JP4097255B2 (en) Pattern matching apparatus, pattern matching method and program
JP2003174065A (en) System, method and program for inspecting semiconductor substrate
JP2000249658A (en) Inspection apparatus
JP5067049B2 (en) End inspection apparatus and end inspection method for inspection object
JP2011012971A (en) Method of performing visual examination and visual examination device for performing examination by the same
JP2006038543A (en) Template histogram forming method and pattern inspection device
JP2015099062A (en) Pattern visual inspection apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees