JP2003174065A - System, method and program for inspecting semiconductor substrate - Google Patents

System, method and program for inspecting semiconductor substrate

Info

Publication number
JP2003174065A
JP2003174065A JP2001373717A JP2001373717A JP2003174065A JP 2003174065 A JP2003174065 A JP 2003174065A JP 2001373717 A JP2001373717 A JP 2001373717A JP 2001373717 A JP2001373717 A JP 2001373717A JP 2003174065 A JP2003174065 A JP 2003174065A
Authority
JP
Japan
Prior art keywords
image
semiconductor substrate
reference image
inspection
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001373717A
Other languages
Japanese (ja)
Inventor
Hiromi Fujimoto
博己 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP2001373717A priority Critical patent/JP2003174065A/en
Priority to KR10-2002-0074247A priority patent/KR100515491B1/en
Priority to US10/309,244 priority patent/US20030107736A1/en
Priority to TW091135447A priority patent/TWI283744B/en
Publication of JP2003174065A publication Critical patent/JP2003174065A/en
Abandoned legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To perform noncontact and nondestructive pattern inspection of a semiconductor substrate subjected to CMP stably. <P>SOLUTION: The system 1 for inspecting the pattern of a semiconductor substrate 9 comprises an optical head section 11 for acquiring the two-dimensional image of the pattern of the semiconductor substrate 9, and a computer 13 performing processing. The computer 13 is provided previously with a reference image and its edge image and pattern matching is performed between an acquired image and the reference image in order to determine a difference image. In the difference image, mean absolute pixel value is compared with a specified threshold value while excluding an edge region represented by the edge image thus detecting presence of a metal residual film. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板上のパ
ターンを検査する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for inspecting a pattern on a semiconductor substrate.

【0002】[0002]

【従来の技術】半導体基板(以下、「基板」という。)
の回路形成工程において、近年、ダマシン工程の利用が
主流になりつつある。ダマシン工程では、まず、図1に
示すように、絶縁体である酸化シリコン(SiO2、以
下、「酸化膜」という。)91に配線用の溝911が形
成され、溝911の中に配線用の金属が埋め込まれる。
配線用の金属としては、配線を形成する配線金属92
と、配線金属のイオンが酸化膜中に拡散することを防止
するためのバリアメタル93とが埋め込まれる。
2. Description of the Related Art A semiconductor substrate (hereinafter referred to as "substrate").
In recent years, in the circuit forming process, the use of the damascene process is becoming mainstream. In the damascene process, first, as shown in FIG. 1, a wiring groove 911 is formed in a silicon oxide (SiO 2 , hereinafter referred to as “oxide film”) 91 which is an insulator, and the wiring groove 911 is formed in the groove 911. The metal of is embedded.
As the metal for wiring, a wiring metal 92 for forming wiring is used.
And a barrier metal 93 for preventing the ions of the wiring metal from diffusing into the oxide film.

【0003】金属が溝911に埋め込まれた後は、図2
に示すように配線経路を横断するような余分な金属が除
去され、適正な配線が形成される。余分な金属を除去す
る方法としては、多くの場合、化学機械的研磨(Chemic
hal Mechanical Polishing、以下、「CMP」と略
す。)が用いられる。CMPにより、余分な金属が除去
されるとともに後のフォトリソグラフィー工程に要求さ
れる基板表面の平坦度が得られる。
After the metal has been embedded in the groove 911, as shown in FIG.
As shown in (4), excess metal that crosses the wiring path is removed, and proper wiring is formed. Chemical mechanical polishing (Chemic polishing) is often used to remove excess metal.
Hal Mechanical Polishing, hereinafter abbreviated as “CMP”. ) Is used. CMP removes excess metal and provides the substrate surface flatness required for subsequent photolithography steps.

【0004】ダマシン工程を利用する回路形成工程で
は、余分な金属の除去が完了したか否かを検知すること
(研磨における終点検知)が必要になる。従来より、終
点検知手法としては、単位時間当たりの研削量から研磨
終了予定時間を求め、研磨終了予定時間に研磨が終了す
るものとみなす手法、または、研磨テーブルの回転トル
クの変化により研磨の終点検知を行う手法が用いられて
いる。
In the circuit forming process using the damascene process, it is necessary to detect whether removal of excess metal is completed (end point detection in polishing). Conventionally, as an end point detection method, a polishing end scheduled time is obtained from the amount of grinding per unit time, and it is considered that polishing is completed at the polishing end scheduled time, or a polishing end point is determined by a change in the rotation torque of the polishing table. A method of detecting is used.

【0005】しかしながら、研磨終了予定時間や回転ト
ルクの変化により終点を求める手法では、基板上の微細
な領域に金属が残って回路に短絡が生じているか否かを
確認することができない。そのため、現在では研磨終了
後の基板を適宜抜き取って検査担当者が顕微鏡で金属の
残り(以下、「メタル残膜」という。)が存在するか否
かを検査したり、切断により半導体チップ(以下、「チ
ップ」という。)となった後にテスタを用いて短絡の有
無を検査するようにしている。
However, it is impossible to confirm whether or not a metal is left in a fine area on the substrate to cause a short circuit in the circuit by the method of determining the end point by the change of the scheduled polishing end time or the rotation torque. Therefore, at present, the substrate after polishing is appropriately taken out, and an inspector inspects with a microscope whether or not there is a metal residue (hereinafter referred to as “metal residual film”). , "Chip"), the presence or absence of a short circuit is inspected using a tester.

【0006】[0006]

【発明が解決しようとする課題】メタル残膜の検査に際
して、検査担当者が顕微鏡を用いて検査を行う場合、検
査担当者は微細パターンを長時間観察する必要があり、
当然、担当者の疲労の度合いが高くなる。その結果、検
査の質のばらつきが生じる恐れがある。
When inspecting a residual metal film by an inspector using a microscope, the inspector needs to observe a fine pattern for a long time.
Naturally, the degree of fatigue of the person in charge increases. As a result, variations in inspection quality may occur.

【0007】また、テスタを用いる検査は基板からチッ
プを切り出した後に行われる検査であり、検査結果が研
磨処理から相当の時間を経過した後に得られることから
検査結果を効率よく利用することができない。
Further, the test using the tester is a test carried out after the chip is cut out from the substrate, and since the test result is obtained after a considerable time has passed from the polishing process, the test result cannot be used efficiently. .

【0008】本発明は上記課題に鑑みなされたものであ
り、基板を切断してチップを生成する前に、非接触、非
破壊にて安定した基板パターンの検査を行うことを目的
としている。
The present invention has been made in view of the above problems, and it is an object of the present invention to perform a non-contact, non-destructive and stable inspection of a substrate pattern before cutting the substrate to produce chips.

【0009】[0009]

【課題を解決するための手段】請求項1に記載の発明
は、半導体基板上のパターンを検査する半導体基板検査
装置であって、半導体基板に照明光を照射する照明部
と、半導体基板上のパターンの2次元画像のデータを取
得する撮像部と、前記2次元画像のデータに対して演算
処理を行う演算部と、基準画像のデータを記憶する記憶
部とを備え、前記演算部が、前記基準画像の画素と前記
2次元画像の画素との対応付けを行い、前記基準画像と
前記2次元画像との互いの対応する画素の値の差を求め
ることにより差分画像のデータを生成する。
According to a first aspect of the present invention, there is provided a semiconductor substrate inspection apparatus for inspecting a pattern on a semiconductor substrate, the illumination unit irradiating the semiconductor substrate with illumination light, and the semiconductor substrate. An arithmetic unit that acquires data of a two-dimensional image of a pattern, an arithmetic unit that performs arithmetic processing on the data of the two-dimensional image, and a storage unit that stores data of a reference image, the arithmetic unit including: The pixels of the reference image and the pixels of the two-dimensional image are associated with each other, and the difference image data is generated by obtaining the difference between the values of the corresponding pixels of the reference image and the two-dimensional image.

【0010】請求項2に記載の発明は、請求項1に記載
の半導体基板検査装置であって、前記差分画像を表示す
る表示部をさらに備える。
The invention according to claim 2 is the semiconductor substrate inspection apparatus according to claim 1, further comprising a display section for displaying the difference image.

【0011】請求項3に記載の発明は、請求項1または
2に記載の半導体基板検査装置であって、前記演算部
が、前記差分画像に基づいて前記基準画像と前記2次元
画像との類似の程度を示す指標値を求め、前記指標値と
所定のしきい値とを比較することにより検査結果を取得
する。
According to a third aspect of the present invention, in the semiconductor substrate inspection apparatus according to the first or second aspect, the arithmetic unit resembles the reference image and the two-dimensional image based on the difference image. The index value indicating the degree of is obtained, and the inspection result is acquired by comparing the index value with a predetermined threshold value.

【0012】請求項4に記載の発明は、請求項3に記載
の半導体基板検査装置であって、前記記憶部が、前記基
準画像からエッジを抽出したエッジ画像のデータを記憶
しており、前記指標値が求められる際に、前記差分画像
において前記エッジ画像が示すエッジ領域に対応する画
素が実質的に除外される。
According to a fourth aspect of the present invention, in the semiconductor substrate inspection apparatus according to the third aspect, the storage section stores data of an edge image obtained by extracting an edge from the reference image. When the index value is obtained, the pixels corresponding to the edge area indicated by the edge image in the difference image are substantially excluded.

【0013】請求項5に記載の発明は、請求項1ないし
4のいずれかに記載の半導体基板検査装置であって、前
記照明部が、単色光を前記照明光として出射する。
A fifth aspect of the present invention is the semiconductor substrate inspection apparatus according to any one of the first to fourth aspects, in which the illumination section emits monochromatic light as the illumination light.

【0014】請求項6に記載の発明は、請求項1ないし
5のいずれかに記載の半導体基板検査装置であって、前
記照明部が、複数種類の照明光のうちのいずれかを選択
して半導体基板に照射する。
A sixth aspect of the present invention is the semiconductor substrate inspection apparatus according to any one of the first to fifth aspects, wherein the illumination section selects any one of a plurality of types of illumination light. Irradiate the semiconductor substrate.

【0015】請求項7に記載の発明は、請求項1ないし
6のいずれかに記載の半導体基板検査装置であって、前
記演算部が前記基準画像の画素と前記2次元画像の画素
との対応付けを行う際に、前記基準画像に対して前記2
次元画像を実質的に任意の角度回転させて前記基準画像
と前記2次元画像との相関が求められる。
According to a seventh aspect of the present invention, in the semiconductor substrate inspection apparatus according to any of the first to sixth aspects, the arithmetic unit associates the pixels of the reference image with the pixels of the two-dimensional image. When attaching, the 2
The two-dimensional image is correlated with the reference image by rotating the two-dimensional image at substantially any angle.

【0016】請求項8に記載の発明は、請求項1ないし
7のいずれかに記載の半導体基板検査装置であって、前
記基準画像が、適正な化学機械的研磨が施された半導体
基板の画像である。
An eighth aspect of the present invention is the semiconductor substrate inspection apparatus according to any one of the first to seventh aspects, wherein the reference image is an image of a semiconductor substrate subjected to appropriate chemical mechanical polishing. Is.

【0017】請求項9に記載の発明は、半導体基板上の
パターンを検査する半導体基板検査方法であって、半導
体基板に照明光を照射する工程と、半導体基板上のパタ
ーンの2次元画像のデータを取得する工程と、予め準備
された基準画像の画素と前記2次元画像の画素との対応
付けを行う工程と、前記基準画像と前記2次元画像との
互いの対応する画素の値の差を求めることにより差分画
像のデータを生成する工程と、予め準備されたエッジ画
像が示すエッジ領域に対応する画素を実質的に除外しつ
つ前記差分画像に基づいて前記基準画像と前記2次元画
像との類似の程度を示す指標値を求め、前記指標値と所
定のしきい値とを比較することにより検査結果を取得す
る工程とを有する。
According to a ninth aspect of the present invention, there is provided a semiconductor substrate inspection method for inspecting a pattern on a semiconductor substrate, comprising a step of irradiating the semiconductor substrate with illumination light, and data of a two-dimensional image of the pattern on the semiconductor substrate. Of the reference image and the pixel of the two-dimensional image prepared in advance, the difference between the values of the corresponding pixels of the reference image and the two-dimensional image A step of generating difference image data by obtaining the difference image, and a step of generating the difference between the reference image and the two-dimensional image based on the difference image while substantially excluding pixels corresponding to the edge region indicated by the edge image prepared in advance. And a step of obtaining an inspection result by obtaining an index value indicating a degree of similarity and comparing the index value with a predetermined threshold value.

【0018】請求項10に記載の発明は、コンピュータ
に半導体基板の検査を実行させるプログラムであって、
前記プログラムのコンピュータによる実行は、前記コン
ピュータに、予め準備された基準画像の画素と、半導体
基板を撮像することにより得られた2次元画像の画素と
の対応付けを行う工程と、前記基準画像と前記2次元画
像との互いの対応する画素の値の差を求めることにより
差分画像のデータを生成する工程と、予め準備されたエ
ッジ画像が示すエッジ領域に対応する画素を実質的に除
外しつつ前記差分画像に基づいて前記基準画像と前記2
次元画像との類似の程度を示す指標値を求め、前記指標
値と所定のしきい値とを比較することにより検査結果を
取得する工程とを実行させる。
According to a tenth aspect of the present invention, there is provided a program for causing a computer to execute inspection of a semiconductor substrate,
Execution of the program by the computer includes causing the computer to associate pixels of a reference image prepared in advance with pixels of a two-dimensional image obtained by imaging a semiconductor substrate, and the reference image. A step of generating difference image data by obtaining a difference between pixel values corresponding to the two-dimensional image, and substantially excluding pixels corresponding to an edge region indicated by a previously prepared edge image. Based on the difference image, the reference image and the 2
The step of obtaining an inspection result by obtaining an index value indicating the degree of similarity to the three-dimensional image and comparing the index value with a predetermined threshold value is executed.

【0019】[0019]

【発明の実施の形態】図3はダマシン工程により配線パ
ターンが形成された半導体の基板9の検査を行う半導体
基板検査装置(以下、「検査装置」という。)1の全体
構成を示す図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 3 is a diagram showing an overall configuration of a semiconductor substrate inspection apparatus (hereinafter referred to as “inspection apparatus”) 1 for inspecting a semiconductor substrate 9 having a wiring pattern formed by a damascene process. .

【0020】検査装置1は、基板9を撮像することによ
り2次元画像のデータを取得する光学ヘッド部11、基
板9を支持して光学ヘッド部11に対して基板9を相対
的に移動させるステージ部12、および、光学ヘッド部
11およびステージ部12に接続されたコンピュータ1
3を有する。
The inspection apparatus 1 includes an optical head unit 11 that captures two-dimensional image data by capturing an image of the substrate 9, and a stage that supports the substrate 9 and moves the substrate 9 relative to the optical head unit 11. Section 12, and computer 1 connected to optical head section 11 and stage section 12
Have three.

【0021】光学ヘッド部11は、基板9に照明光を導
くとともに基板9からの光が入射する光学系111、光
学系111により結像された基板9の像を電気的信号に
変換する撮像デバイス112、および、複数種類の照明
光のうちいずれかを選択して光学系111へと出射する
ことにより、基板9に照明光を照射する光源ユニット2
を有する。
The optical head unit 11 guides the illumination light to the substrate 9 and an optical system 111 on which the light from the substrate 9 is incident, and an image pickup device for converting the image of the substrate 9 formed by the optical system 111 into an electrical signal. Light source unit 2 that irradiates the substrate 9 with the illumination light by selecting any one of the illumination light 112 and the plurality of types of illumination light and emitting the light to the optical system 111.
Have.

【0022】光源ユニット2は、照明光の種類に応じた
複数の光源21を有し、光源駆動部22が複数の光源2
1を移動させることにより、照明光の切り替えが行われ
る。光源21としては、基板9の表面の特性に応じた照
明光を出射するものが複数準備されるが、多層膜の視認
性を向上するために少なくとも単色光を出射するものが
含まれる。もちろん、複数の光源21には白色光や電球
色の光を出射するものが含まれてよい。
The light source unit 2 has a plurality of light sources 21 according to the type of illumination light, and the light source driving section 22 has a plurality of light sources 2.
By moving 1 the illumination light is switched. As the light source 21, although a plurality of light sources that emit illumination light according to the characteristics of the surface of the substrate 9 are prepared, a light source that emits at least monochromatic light in order to improve the visibility of the multilayer film is included. Of course, the plurality of light sources 21 may include those that emit white light or light of a bulb color.

【0023】ステージ部12は基板9を支持するステー
ジ121、および、ステージ121を水平面内で移動さ
せるステージ駆動部122を有する。なお、ステージ駆
動部122にステージ121を水平面内で回転させる機
構が追加されてもよい。
The stage section 12 has a stage 121 for supporting the substrate 9 and a stage drive section 122 for moving the stage 121 in a horizontal plane. A mechanism for rotating the stage 121 in a horizontal plane may be added to the stage driving unit 122.

【0024】コンピュータ13は、図4に示すように、
各種演算処理を行うCPU31、基本プログラムを記憶
するROM32および各種情報を記憶するRAM33を
バスラインに接続した一般的なコンピュータシステムの
構成となっている。バスラインにはさらに、情報記憶を
行う固定ディスク34、各種情報の表示を行うディスプ
レイ35、操作者からの入力を受け付けるキーボード3
6aおよびマウス36b、光ディスク、磁気ディスク、
光磁気ディスク等のコンピュータ読み取り可能な記録媒
体8から情報の読み取りを行う読取装置37、並びに、
撮像デバイス112、光源ユニット2およびステージ駆
動部122と通信を行う通信部38が、適宜、インター
フェイス(I/F)を介する等して接続される。
The computer 13, as shown in FIG.
It has a general computer system configuration in which a CPU 31 for performing various arithmetic processes, a ROM 32 for storing a basic program, and a RAM 33 for storing various information are connected to a bus line. The bus line further includes a fixed disk 34 for storing information, a display 35 for displaying various information, and a keyboard 3 for receiving input from an operator.
6a and mouse 36b, optical disk, magnetic disk,
A reading device 37 for reading information from a computer-readable recording medium 8 such as a magneto-optical disk, and
The communication unit 38 that communicates with the imaging device 112, the light source unit 2, and the stage driving unit 122 is appropriately connected via an interface (I / F) or the like.

【0025】コンピュータ13には、事前に読取装置3
7を介して記録媒体8からプログラム341が読み出さ
れ、固定ディスク34に記憶される。そして、プログラ
ム341がRAM33にコピーされるとともにCPU3
1がRAM33内のプログラムに従って演算処理を実行
することにより(すなわち、コンピュータがプログラム
を実行することにより)、コンピュータ13が各種構成
を制御して検査を実行する。
The computer 13 has a reading device 3 in advance.
The program 341 is read from the recording medium 8 via the storage medium 7 and stored in the fixed disk 34. Then, the program 341 is copied to the RAM 33 and the CPU 3
When the computer 1 executes the arithmetic processing according to the program in the RAM 33 (that is, the computer executes the program), the computer 13 controls various components and executes the inspection.

【0026】図5は、CPU31がプログラム341に
従って動作することにより、CPU31、ROM32、
RAM33等が実現する機能構成を示すブロック図であ
る。図5において制御部41、マッチング部42、差分
画像生成部43および判定部44がCPU31等により
実現される機能を示す。なお、これらの機能は専用の電
気的回路により実現されてもよく、部分的に電気的回路
が用いられてもよい。
In FIG. 5, when the CPU 31 operates according to the program 341, the CPU 31, the ROM 32,
It is a block diagram which shows the function structure implement | achieved by RAM33 etc. In FIG. 5, the control unit 41, the matching unit 42, the difference image generation unit 43, and the determination unit 44 show the functions realized by the CPU 31 and the like. Note that these functions may be realized by a dedicated electric circuit, or an electric circuit may be partially used.

【0027】制御部41は、撮像デバイス112からの
画像信号を受け取って固定ディスク34に取得画像デー
タ342として記憶したり、光源ユニット2やステージ
駆動部122の動作を制御する。マッチング部42は、
撮像デバイス112により取得された画像(以下、「取
得画像」という。)と後述の基準画像とのパターンマッ
チングを行い、差分画像生成部43は取得画像と基準画
像との差分画像を求め、判定部44は、基板9上にメタ
ル残膜が存在するか否かを判定する。
The control section 41 receives an image signal from the image pickup device 112, stores it in the fixed disk 34 as acquired image data 342, and controls the operations of the light source unit 2 and the stage drive section 122. The matching unit 42
An image acquired by the imaging device 112 (hereinafter, referred to as “acquired image”) is pattern-matched with a reference image described later, the difference image generation unit 43 obtains a difference image between the acquired image and the reference image, and the determination unit. Reference numeral 44 determines whether or not there is a residual metal film on the substrate 9.

【0028】検査装置1では、検査動作が行われる前に
検査のための準備動作が行われる。図6は準備動作とし
て、検査に利用される各種データの集合であるレシピを
登録する動作の流れを示す図である。
In the inspection device 1, a preparatory operation for the inspection is performed before the inspection operation is performed. FIG. 6 is a diagram showing a flow of an operation of registering a recipe which is a set of various data used for inspection as a preparatory operation.

【0029】レシピの登録では、まず、予め適正なCM
Pが施された基準基板がステージ部12にロードされる
(ステップS11)。次に、検査箇所の膜種に応じて照
明光が選択される(ステップS12)。すなわち、操作
者がコンピュータ3のキーボード36aやマウス36b
を操作することにより照明光が選択され、操作に応じて
制御部41が光源ユニット2の光源駆動部22を駆動す
るとともに選択された光源21を点灯する。
In registering a recipe, first, an appropriate CM is prepared in advance.
The reference substrate subjected to P is loaded on the stage unit 12 (step S11). Next, the illumination light is selected according to the film type of the inspection location (step S12). That is, the operator operates the keyboard 36a and the mouse 36b of the computer 3.
The illumination light is selected by operating, and the control unit 41 drives the light source driving unit 22 of the light source unit 2 and turns on the selected light source 21 according to the operation.

【0030】照明光は、欠陥として検出したい金属や薄
膜等の特性に基づいてコントラストの高い画像が得られ
るものが選択され、好ましくは単色光が選択される。こ
れにより、検査箇所の特性に応じたS/N比の高い画像
を得ることができる。
The illumination light is selected so that an image with high contrast can be obtained based on the characteristics of the metal or thin film to be detected as a defect, and monochromatic light is preferably selected. This makes it possible to obtain an image with a high S / N ratio according to the characteristics of the inspection location.

【0031】続いて、操作者の操作に基づいてステージ
121が移動し、基準基板上の特定のチップ内の検査箇
所が光学ヘッド部11の真下へと移動する(ステップS
13)。その後、撮像デバイス112が撮像を行うこと
により、基準となるパターンを示す基準画像のデータが
基準画像データ303(図5参照)として固定ディスク
34に記憶される(ステップS14)。
Then, the stage 121 is moved based on the operation of the operator, and the inspection point in the specific chip on the reference substrate is moved to just below the optical head unit 11 (step S).
13). After that, the image pickup device 112 picks up an image, and the data of the reference image showing the reference pattern is stored in the fixed disk 34 as the reference image data 303 (see FIG. 5) (step S14).

【0032】図7は基板9上の1つのチップ94に相当
する領域において、複数の検査箇所941を例示する図
であり、図8は基板9上のチップ94のうち検査対象と
なるもの(平行斜線を付すもの)の位置を例示する図で
ある。図7に示すように1回の撮像では1つのチップ9
4内の限られた領域のみが撮像対象となる。1つのチッ
プ94内には、下層の状態や配線パターンの状態に基づ
いて予めメタル残膜が存在する可能性の高い場所が経験
上把握されており、そのような場所が検査箇所941と
して定められる。
FIG. 7 is a diagram illustrating a plurality of inspection points 941 in a region corresponding to one chip 94 on the substrate 9, and FIG. 8 shows one of the chips 94 on the substrate 9 to be inspected (parallel. It is a figure which illustrates the position of what is attached with a diagonal line. As shown in FIG. 7, one chip 9 is used for one imaging.
Only a limited area within 4 is imaged. In one chip 94, a place where a residual metal film is likely to exist is previously known based on the state of the lower layer and the state of the wiring pattern, and such a place is determined as an inspection place 941. .

【0033】また、図8に示すように1枚の基板9上に
おいてもCMPの特性からメタル残膜が存在しやすいチ
ップ94の位置が経験上判明している。そこで、後述の
検査動作では、検査対象となる全てのチップ94の各検
査箇所941が検査対象とされる。なお、レシピの登録
の際には、1つのチップ94に対してのみ各種条件の取
得が行われる。そして、後述の検査の際にはレシピが各
チップ94に対して適用される。
Further, as shown in FIG. 8, it has been empirically found that the position of the chip 94 on which a metal residual film is likely to exist is also found on the one substrate 9 from the characteristics of CMP. Therefore, in the inspection operation described later, the inspection locations 941 of all the chips 94 to be inspected are inspected. When registering a recipe, various conditions are acquired for only one chip 94. Then, the recipe is applied to each chip 94 in the inspection described later.

【0034】基準画像データ303の取得が完了する
と、操作者により基板9上のパターンの良否を判定する
ためのしきい値が設定される(ステップS15)。しき
い値は操作者の経験に基づいて設定されてもよく、別途
準備された不良基板を用いて行われてもよい。
When the acquisition of the reference image data 303 is completed, the operator sets a threshold value for judging the quality of the pattern on the substrate 9 (step S15). The threshold value may be set based on the experience of the operator, or may be performed using a separately prepared defective substrate.

【0035】不良基板が用いられる場合の動作について
は図示を省略しているが、まず、不良基板の検査箇所9
41の画像データが取得され、基準画像と不良基板の画
像との差分画像が求められる。そして、後述の指標値
(しきい値と比較される値であり、詳細については検査
動作を参照)と同様の手法にて値が求められ、求められ
た値に基づいて操作者がしきい値を設定する。
Although illustration of the operation when a defective substrate is used is omitted, first, a defective substrate inspection point 9 is used.
The image data of 41 is acquired, and the difference image between the reference image and the image of the defective substrate is obtained. Then, a value is obtained by the same method as an index value (a value that is compared with a threshold value, which will be described later, refer to the inspection operation for details), and the operator sets the threshold value based on the obtained value. To set.

【0036】次に、基準画像のエッジを一定の幅の線と
して抽出したエッジ画像が生成される(ステップS1
6)。例えば、基準画像が図9に示されるものである場
合、図10に示すエッジ画像が生成され、固定ディスク
34にエッジ画像データ304(図5参照)として記憶
される。なお、エッジ画像の生成に際して、画像の周縁
部もエッジとみなされる。
Next, an edge image is generated by extracting the edge of the reference image as a line having a constant width (step S1).
6). For example, when the reference image is the one shown in FIG. 9, the edge image shown in FIG. 10 is generated and stored in the fixed disk 34 as the edge image data 304 (see FIG. 5). In addition, when the edge image is generated, the peripheral portion of the image is also regarded as an edge.

【0037】エッジ画像生成では、まず、基準画像に重
ね合わされるオペレータが準備される。図11はオペレ
ータを例示する図であり、オペレータは縦横に奇数個の
画素を並べたサイズとされる。そして、基準画像に重ね
合わされたオペレータの中央の画素(図11において平
行斜線を付す画素)の値と他の画素の値との差の絶対値
が加算され、加算値が所定の値を超える場合にエッジ画
像の対応する画素の値が1とされ、所定の値以下の場合
に画素値が0とされる。なお、この手法によるエッジ検
出は指向性を有しないため、通常行われている方向ごと
のエッジ検出に比べて簡単に行うことができる。
In the edge image generation, first, an operator to be superimposed on the reference image is prepared. FIG. 11 is a diagram illustrating an operator, and the operator has a size in which an odd number of pixels are arranged vertically and horizontally. Then, when the absolute value of the difference between the value of the central pixel of the operator (pixels with parallel hatching in FIG. 11) superimposed on the reference image and the values of other pixels is added, and the added value exceeds a predetermined value. The value of the corresponding pixel of the edge image is set to 1, and the pixel value is set to 0 when the value is equal to or less than a predetermined value. Since edge detection by this method does not have directivity, it can be performed more easily than edge detection for each direction which is usually performed.

【0038】もちろん、複数サイズのオペレータが1つ
の基準画像に適用されてもよく、この場合、オペレータ
のサイズの影響を取り除くために、上述の加算値がオペ
レータの画素数で除算される。複数のサイズのオペレー
タを基準画像に適用することにより、検査の際に様々な
パターンに対して適切な判断を行うことができるエッジ
画像が生成される。
Of course, operators of multiple sizes may be applied to one reference image, in which case the above-mentioned sum is divided by the number of pixels of the operator in order to remove the influence of the operator's size. Applying operators of multiple sizes to the reference image produces an edge image that can make appropriate decisions for various patterns during inspection.

【0039】1つの検査箇所941についてステップS
12〜S16が完了すると、同一チップ94内の次の検
査箇所941に対してステップS12〜S16が繰り返
される(ステップS17)。ステップS12〜S16が
1つのチップ94内の全ての検査箇所941に対して実
行されると、基板9上の検査対象となるチップ(以下、
「対象チップ」という。)94の選択が行われる(ステ
ップS18)。例えば、図8において平行斜線が施され
たチップ94が対象チップとして選択される。
Step S for one inspection point 941
When 12 to S16 are completed, steps S12 to S16 are repeated for the next inspection location 941 in the same chip 94 (step S17). When steps S12 to S16 are executed for all the inspection points 941 in one chip 94, the chips to be inspected on the substrate 9 (hereinafter,
It is called "target chip". ) 94 is selected (step S18). For example, the chip 94 with parallel hatching in FIG. 8 is selected as the target chip.

【0040】その後、以上の動作に関連する情報が、図
5に示すように固定ディスク34内にレシピ343とし
て登録される(すなわち、レシピ343にて示されるデ
ータ構造にて保存される)(ステップS19)。図5に
示す照明データ301は検査箇所941ごとにステップ
S12にて選択された照明光の種類を示し、位置データ
302はステップS13にて特定される検査箇所941
の位置および数を示し、基準画像データ303はステッ
プS14にて取得された各検査箇所941の画像データ
であり、エッジ画像データ304はステップS16にて
生成された各検査箇所941の画像データであり、しき
い値305は各検査箇所941に対してステップS15
にて設置された値を示す。
Thereafter, the information related to the above operation is registered as the recipe 343 in the fixed disk 34 as shown in FIG. 5 (that is, stored in the data structure shown in the recipe 343) (step S19). The illumination data 301 shown in FIG. 5 indicates the type of illumination light selected in step S12 for each inspection location 941, and the position data 302 is the inspection location 941 specified in step S13.
The reference image data 303 is the image data of each inspection location 941 acquired in step S14, and the edge image data 304 is the image data of each inspection location 941 generated in step S16. , The threshold value 305 is set in step S15 for each inspection point 941.
Indicates the value set in.

【0041】最後に、基準基板がステージ121からア
ンロードされ、レシピ登録の動作が完了する(ステップ
S20)。
Finally, the reference substrate is unloaded from the stage 121, and the recipe registration operation is completed (step S20).

【0042】図12および図13は、1つの基板(以
下、「対象基板」という。)9に対して検査が行われる
際の検査装置1の動作の流れを示す図である。以下、検
査動作について図3ないし図5を参照しながら図12お
よび図13に沿って説明を行う。
FIGS. 12 and 13 are diagrams showing the flow of the operation of the inspection apparatus 1 when an inspection is performed on one substrate (hereinafter referred to as “target substrate”) 9. Hereinafter, the inspection operation will be described with reference to FIGS. 3 to 5 and with reference to FIGS. 12 and 13.

【0043】まず、対象基板9がステージ部12のステ
ージ121上にロードされる(ステップS31)。対象
基板9はCMP装置またはCMP装置を有する設備ライ
ンから自動的にロードされてもよく、作業者が適宜、ス
テージ121上に基板9を載置してもよい。
First, the target substrate 9 is loaded on the stage 121 of the stage section 12 (step S31). The target substrate 9 may be automatically loaded from a CMP apparatus or a facility line having a CMP apparatus, and an operator may place the substrate 9 on the stage 121 as appropriate.

【0044】検査装置1では、ロードされた対象基板9
が前の検査の基板9と同種であるか否かをコンピュータ
13が確認し(ステップS32)、同種の基板でない場
合には対象基板9の種類の応じたレシピ343がロード
される(ステップS33)。すなわち、レシピ343が
固定ディスク34から読み出されてRAM33に記憶さ
れ、CPU31によるレシピ343の参照が可能とされ
る。なお、レシピのロードは固定ディスク34内の1つ
のレシピ343を特定するのみの動作であってもよい。
また、図5では便宜上、固定ディスク34内のレシピ3
43に対して各種データの流れを図示している。
In the inspection device 1, the loaded target substrate 9
The computer 13 confirms whether or not is the same type as the substrate 9 of the previous inspection (step S32), and if it is not the same type of substrate, the recipe 343 corresponding to the type of the target substrate 9 is loaded (step S33). . That is, the recipe 343 is read from the fixed disk 34, stored in the RAM 33, and the recipe 343 can be referred to by the CPU 31. The loading of the recipe may be an operation of only specifying one recipe 343 in the fixed disk 34.
Further, in FIG. 5, for the sake of convenience, the recipe 3 in the fixed disk 34 is shown.
43 shows the flow of various data.

【0045】次に、制御部41の制御に従って撮像デバ
イス112が低い倍率にて撮像を行い、得られた画像と
予め準備されたパターン(ノッチ形状や特徴的なパター
ン)とがCPU31により比較されて対象基板9のステ
ージ121上のおよその位置および向きが検出される。
制御部41はプリアライメントとして、検出結果に基づ
いて対象基板9の最初の検査対象となるチップ94が光
学ヘッド部11のおよそ下方に位置するようにステージ
駆動部122を制御する(ステップS34)。
Next, the image pickup device 112 picks up an image at a low magnification under the control of the controller 41, and the CPU 31 compares the obtained image with a previously prepared pattern (notch shape or characteristic pattern). The approximate position and orientation of the target substrate 9 on the stage 121 are detected.
As pre-alignment, the control unit 41 controls the stage drive unit 122 so that the first chip 94 to be inspected on the target substrate 9 is located approximately below the optical head unit 11 based on the detection result (step S34).

【0046】プリアライメントが完了すると、制御部4
1がレシピ343の照明データ301を参照して光源駆
動部22を制御し、検査箇所941に適した照明光を出
射する光源21を光学系111への光導入位置に位置さ
せるとともに選択された光源21を点灯する。これによ
り、選択された照明光が光学系111を介して対象基板
9に照射される(ステップS35)。
When the pre-alignment is completed, the control unit 4
1 controls the light source drive unit 22 with reference to the illumination data 301 of the recipe 343, positions the light source 21 that emits illumination light suitable for the inspection location 941 at the light introduction position to the optical system 111, and selects the selected light source. 21 is turned on. As a result, the selected illumination light is applied to the target substrate 9 via the optical system 111 (step S35).

【0047】さらに、制御部41はレシピ343の位置
データ302を参照して最初の検査が行われる対象チッ
プ94の最初の検査箇所941が光学ヘッド部11の真
下に位置するようにステージ121を移動させる(ステ
ップS36)。そして、撮像デバイス112が光学系1
11を介して検査箇所941の画像を信号として取得
し、画像信号が撮像デバイス112中の回路または制御
部41においてデジタルデータに変換され、取得画像デ
ータ342として固定ディスク34に記憶される(ステ
ップS37)。図14は図9に示す基準画像に対応して
取得された取得画像を例示する図である。
Further, the control unit 41 moves the stage 121 with reference to the position data 302 of the recipe 343 so that the first inspection point 941 of the target chip 94 to be inspected first is located directly below the optical head unit 11. (Step S36). The imaging device 112 is the optical system 1.
The image of the inspection location 941 is acquired as a signal via 11, and the image signal is converted into digital data by the circuit in the imaging device 112 or the control unit 41, and is stored in the fixed disk 34 as acquired image data 342 (step S37). ). FIG. 14 is a diagram illustrating an acquired image acquired corresponding to the reference image shown in FIG. 9.

【0048】取得画像データ342および基準画像デー
タ303は、マッチング部42へと送られ、例えば、正
規化相関法によるパターンマッチングを用いて取得画像
と基準画像との位置関係がさらに詳細に調べられる(ス
テップS38)。具体的には、基準画像に対して取得画
像を様々な位置および向きにて重ね合わせ、各画像にお
いて重なり合った領域の全画素値を要素として有するベ
クトルが求められ、両画像に対応する2つのベクトルの
内積が算出される。そして、内積が最も大きくなるとき
の取得画像の位置および向きが求められる。
The acquired image data 342 and the reference image data 303 are sent to the matching unit 42, and the positional relationship between the acquired image and the reference image is examined in more detail by using pattern matching by the normalized correlation method, for example ( Step S38). Specifically, the acquired image is superimposed on the reference image at various positions and orientations, and a vector having all pixel values of overlapping regions in each image as elements is obtained. Two vectors corresponding to both images are obtained. The inner product of is calculated. Then, the position and orientation of the acquired image when the inner product becomes the largest are obtained.

【0049】なお、パターンマッチングでは基準画像に
対して取得画像を実質的に任意の角度回転させつつ基準
画像と取得画像との相関(内積)が求められる。これに
より、基板9の向きに関係なく両画像の対応関係が求め
られる。例えば、CMP装置のように基板9を回転させ
ながら処理する装置から基板9が自動的にロードされる
場合、ロード直後の基板9は任意の方向を向くこととな
る。このような場合であっても、検査装置1ではステー
ジ121を回転させることなくパターンマッチングを行
うことができる。
In the pattern matching, the correlation (inner product) between the reference image and the acquired image is obtained while rotating the acquired image with respect to the reference image at substantially any angle. As a result, the correspondence relationship between both images is obtained regardless of the orientation of the substrate 9. For example, when the substrate 9 is automatically loaded from an apparatus for processing while rotating the substrate 9 such as a CMP apparatus, the substrate 9 immediately after loading is oriented in an arbitrary direction. Even in such a case, the inspection apparatus 1 can perform pattern matching without rotating the stage 121.

【0050】パターンマッチングにより、図15に示す
ように基準画像951を移動ベクトルvだけ平行移動し
て所定の原点を中心に角度θ回転させることにより、基
準画像951を取得画像952に対応付けることができ
ると判明すると、基準画像951と取得画像952との
重なり合う領域(図15において平行斜線を付す領域)
において、数1による演算により、取得画像952の座
標系における1つの画素の位置ベクトルpを基準画像9
51の座標系における対応画素の位置ベクトルqへと変
換することが可能となる。ただし、数1においてA(−
θ)は、角度(−θ)だけ位置ベクトルを回転させる行
列である。
By pattern matching, as shown in FIG. 15, the reference image 951 can be associated with the acquired image 952 by translating the reference image 951 by the movement vector v and rotating it by an angle θ around a predetermined origin. When it is found that the reference image 951 and the acquired image 952 are overlapped with each other (a region hatched with parallel lines in FIG. 15).
, The position vector p of one pixel in the coordinate system of the acquired image 952 is calculated by the equation 1 in the reference image 9
It becomes possible to convert into the position vector q of the corresponding pixel in the coordinate system of 51. However, in Equation 1, A (-
θ) is a matrix that rotates the position vector by an angle (−θ).

【0051】[0051]

【数1】 [Equation 1]

【0052】取得画像952において基準画像951に
対応する画素が存在しない画素には負の画素値等のよう
に演算対象外を示す値が設定される。これにより、取得
画像952のうち実際に演算対象となる検査箇所941
の領域(以下、「検査領域」という。)が特定される
(ステップS39)。
In the acquired image 952, a value such as a negative pixel value indicating the non-operation target is set to the pixel in which the pixel corresponding to the reference image 951 does not exist. As a result, the inspection location 941 that is actually the calculation target in the acquired image 952
Area (hereinafter, referred to as "inspection area") is specified (step S39).

【0053】取得画像データ342、基準画像データ3
03、両画像を重ねるための移動ベクトルv、回転角度
θおよび検査領域は差分画像生成部43に入力され、両
画像の重なり合った部分に関して両画像の対応する画素
の値の差を画素値として有する差分画像のデータが生成
される(ステップS40)。図16は図9に示す基準画
像および図14に示す取得画像から求められた差分画像
を例示する図である。
Acquired image data 342, reference image data 3
03, the movement vector v for superimposing both images, the rotation angle θ, and the inspection region are input to the difference image generation unit 43, and have a difference between the values of corresponding pixels of both images as a pixel value with respect to the overlapping portion of both images. Data of the difference image is generated (step S40). FIG. 16 is a diagram exemplifying a difference image obtained from the reference image shown in FIG. 9 and the acquired image shown in FIG.

【0054】差分画像データおよびレシピ343内のエ
ッジ画像データ304は判定部44へと送られ、差分画
像がエッジ画像によりマスクされる(ステップS4
1)。例えば、エッジ画像において値が1の画素(すな
わち、エッジ領域の画素)に対応する差分画像の画素の
値が、判定の演算から除外される特別な値とされる。そ
して、差分画像において除外すべき画素以外の画素の値
の絶対値の平均値が求められ、平均値とレシピ343内
のしきい値305とが比較される。
The difference image data and the edge image data 304 in the recipe 343 are sent to the judging section 44, and the difference image is masked by the edge image (step S4).
1). For example, the value of the pixel of the difference image corresponding to the pixel of which the value is 1 in the edge image (that is, the pixel of the edge area) is a special value excluded from the calculation of the determination. Then, the average value of the absolute values of the pixels other than the pixels to be excluded in the difference image is obtained, and the average value is compared with the threshold value 305 in the recipe 343.

【0055】平均値がしきい値305以上の場合にはメ
タル残膜が存在すると判定され、平均値がしきい値30
5を下回る場合にはメタル残膜が存在しないと判定され
る(ステップS51)。以上のように、検査装置1では
上記平均値が基準画像と取得画像との類似の程度を示す
指標値として利用される。
When the average value is equal to or higher than the threshold value 305, it is determined that there is a residual metal film, and the average value is equal to the threshold value 30.
If it is less than 5, it is determined that there is no residual metal film (step S51). As described above, in the inspection device 1, the average value is used as the index value indicating the degree of similarity between the reference image and the acquired image.

【0056】通常、基準画像と取得画像とのマッチング
は少なくとも1画素以下の誤差を伴う。すなわち、1つ
の画素に対してパターンのエッジがどこに位置するかに
より、エッジに対応する画素の値が変化する。また、画
素値の量子化の際にも誤差が生じる。したがって、パタ
ーンマッチングの後に差分画像を求めると、パターンの
エッジに対応する画素の値の絶対値が大きくなってしま
う。そこで、判定部44ではエッジ画像を利用してエッ
ジに対応する画素を実質的に除外して判定を行うことに
より、検査精度を高めている。
Usually, the matching between the reference image and the acquired image involves an error of at least 1 pixel or less. That is, the value of the pixel corresponding to the edge changes depending on where the edge of the pattern is located with respect to one pixel. Also, an error occurs when quantizing the pixel value. Therefore, when the difference image is obtained after the pattern matching, the absolute value of the pixel value corresponding to the edge of the pattern becomes large. Therefore, the determination unit 44 enhances the inspection accuracy by using the edge image to make a determination by substantially excluding the pixels corresponding to the edge.

【0057】1つの検査箇所941に対する検査が完了
すると、対象チップ94において未検査の次の検査箇所
941が存在するか確認され(ステップS52)、未検
査の検査箇所941が存在する場合にはステップS35
〜S41およびステップS51が繰り返される。さら
に、1つの対象チップ94の全ての検査箇所941の検
査が完了すると、未検査の次の対象チップ94が存在す
るか確認され(ステップS53)、未検査の対象チップ
94が存在する場合には、新たな対象チップ94の各検
査箇所941に対してステップS35〜S41およびス
テップS51が繰り返される。
When the inspection of one inspection place 941 is completed, it is confirmed whether or not there is an uninspected next inspection place 941 in the target chip 94 (step S52). If the uninspected inspection place 941 exists, the step is performed. S35
~ S41 and step S51 are repeated. Furthermore, when the inspection of all the inspection points 941 of one target chip 94 is completed, it is confirmed whether or not there is an uninspected next target chip 94 (step S53). If there is an uninspected target chip 94, Then, steps S35 to S41 and step S51 are repeated for each inspection location 941 of the new target chip 94.

【0058】全ての対象チップ94の全ての検査箇所9
41の検査が完了すると、検査結果の一覧がディスプレ
イ35に表示される(ステップS54)。検査装置1の
担当者はキーボード36aやマウス36bを用いてメタ
ル残膜が存在する検査結果が得られた検査箇所941を
選択することが可能とされており、操作者が検査箇所9
41を選択することにより、検査結果に対応する差分画
像(または、取得画像)がディスプレイ35に表示され
る(ステップS55,S56)。これにより、操作者が
メタル残膜の様子を2次元的な分布として的確に把握す
ることができる。
All inspection points 9 of all target chips 94
When the inspection of 41 is completed, a list of inspection results is displayed on the display 35 (step S54). The person in charge of the inspection apparatus 1 is allowed to select the inspection point 941 where the inspection result in which the metal residual film exists by using the keyboard 36a and the mouse 36b, and the operator can check the inspection point 91.
By selecting 41, the difference image (or acquired image) corresponding to the inspection result is displayed on the display 35 (steps S55 and S56). This allows the operator to accurately grasp the state of the residual metal film as a two-dimensional distribution.

【0059】操作者により検査結果が把握されると対象
基板9がステージ121からアンロードされる(ステッ
プS57)。なお、基板処理ラインから対象基板9を自
動的にロードおよびアンロード可能とすることにより、
検査装置1をインライン化することができる。検査結果
は、アンロードされた対象基板9から得られるチップ9
4を処理したり、チップ94の良、不良を検査する他の
装置へと送られて利用される。これにより、他の装置に
おける処理や検査の効率が向上される。
When the operator grasps the inspection result, the target substrate 9 is unloaded from the stage 121 (step S57). In addition, by automatically loading and unloading the target substrate 9 from the substrate processing line,
The inspection device 1 can be in-line. The inspection result is the chip 9 obtained from the unloaded target substrate 9.
4 is processed or sent to another device for inspecting the good or bad of the chip 94 for use. This improves the efficiency of processing and inspection in other devices.

【0060】なお、検査結果によっては対象基板9に対
するCMPが再実行されてもよい。これにより、不十分
なCMPが行われた対象基板9からのチップ94の歩留
まりを向上することができる。
Depending on the inspection result, CMP may be performed again on the target substrate 9. As a result, the yield of the chips 94 from the target substrate 9 on which insufficient CMP has been performed can be improved.

【0061】以上のように、検査装置1では基板9のパ
ターン検査を自動的に行うことができるとともに不良箇
所を2次元の画像として的確に把握することができるた
め、検査担当者の負担を低減することができ、かつ、非
接触、非破壊にて半導体基板のパターンの検査を安定し
て行うことができる。
As described above, in the inspection apparatus 1, the pattern inspection of the substrate 9 can be automatically performed and the defective portion can be accurately grasped as a two-dimensional image, so that the burden on the inspection person is reduced. Moreover, the inspection of the pattern of the semiconductor substrate can be stably performed in a non-contact and non-destructive manner.

【0062】なお、本発明は上記実施の形態に限定され
るものではなく、様々な変形が可能である。
The present invention is not limited to the above embodiment, and various modifications can be made.

【0063】例えば、上記実施の形態では、差分画像に
基づいて対象基板9の検査が自動的に行われるが、差分
画像が表示されるのみであってもよい。差分画像の目視
によりパターンの適否が判断される場合であっても、従
来のように顕微鏡を用いて検査担当者が検査を行う場合
に比べて担当者の負担を大幅に軽減することができる。
For example, in the above embodiment, the inspection of the target substrate 9 is automatically performed based on the difference image, but the difference image may only be displayed. Even when the suitability of the pattern is judged by visual inspection of the difference image, the burden on the person in charge can be significantly reduced as compared with the conventional case where the person in charge inspects using a microscope.

【0064】差分画像の画素値は、基準画像と取得画像
との画素値の差の絶対値とされてもよい。また、差分画
像から検査結果を得るための手法は上記手法に限定され
るものではなく、適宜変更されてよい。
The pixel value of the difference image may be the absolute value of the difference in pixel value between the reference image and the acquired image. Further, the method for obtaining the inspection result from the difference image is not limited to the above method, and may be appropriately changed.

【0065】さらに、基準画像と取得画像との画素値の
差を所定のしきい値で2値化したものが差分画像とされ
て表示や判定が行われてもよい。2値化後の画像に収縮
膨張処理を施してノイズが除去されてもよい。また、2
値化は担当者の操作により選択的に行われてもよい。
Further, the difference between the pixel values of the reference image and the acquired image binarized by a predetermined threshold value may be used as a difference image for display or determination. Noise may be removed by subjecting the binarized image to contraction / expansion processing. Also, 2
The digitization may be selectively performed by the operation of the person in charge.

【0066】差分画像は差分画像データとして存在する
必要はなく、差分画像の画素値に相当する値が演算途上
において逐次求められるのみでもよい。すなわち、実質
的に差分画像の画素値に基づいて検査を行うことによ
り、適切な検査が実現される。
The difference image does not have to exist as difference image data, and the value corresponding to the pixel value of the difference image may be simply obtained in the process of calculation. That is, an appropriate inspection is realized by substantially performing the inspection based on the pixel value of the difference image.

【0067】エッジ画像は実質的にエッジに相当する部
分を示す画像であればどのようなものであってもよい。
例えば、通常のエッジ抽出が行われた後に膨張処理が施
された画像がエッジ画像とされてもよい。
The edge image may be any image as long as it is an image showing a portion substantially corresponding to an edge.
For example, an image subjected to expansion processing after normal edge extraction may be used as the edge image.

【0068】上記実施の形態において、エッジ画像のエ
ッジ領域に対応する差分画像の画素が検査において演算
対象から除外されているが、実質的に演算対象から除外
されるのであればエッジ画像によるマスクは他の手法に
より実現されてもよい。例えば、単純にエッジ領域に対
応する差分画像の画素の値が0とされるのみであっても
よい。
In the above embodiment, the pixels of the difference image corresponding to the edge area of the edge image are excluded from the calculation target in the inspection. However, if they are substantially excluded from the calculation target, the mask by the edge image is not included. It may be realized by other methods. For example, the pixel value of the difference image corresponding to the edge area may be simply set to 0.

【0069】上記実施の形態において、パターンマッチ
ングの後にステージ121が移動したり、回転してもよ
い。これにより、より精度の高い検査が可能となる。光
学ヘッド部11とステージ121とは相対的に移動可能
であればよく、例えば、光学ヘッド部11がステージ1
21に対して移動可能とされてもよい。
In the above embodiment, the stage 121 may move or rotate after the pattern matching. This enables more accurate inspection. It is sufficient that the optical head unit 11 and the stage 121 are movable relative to each other.
21 may be movable.

【0070】上記実施の形態では、検査箇所941ごと
に照明光の選択が行われるが、1つの基板9に対して照
明光の種類が固定されてもよい。
In the above embodiment, the illumination light is selected for each inspection location 941, but the type of illumination light may be fixed for one substrate 9.

【0071】検査装置1が行う検査はCMPの残膜検査
に限定されるものではなく、半導体基板のパターンの欠
陥検査に広く利用することができる。
The inspection performed by the inspection apparatus 1 is not limited to the CMP residual film inspection, but can be widely used for the defect inspection of the pattern of the semiconductor substrate.

【0072】[0072]

【発明の効果】請求項1ないし10の発明では、非接
触、非破壊にて半導体基板のパターンの検査を安定して
行うことができる。
According to the first to tenth aspects of the present invention, it is possible to stably inspect the pattern of the semiconductor substrate in a non-contact and non-destructive manner.

【0073】また、請求項2の発明では、不良箇所を的
確に把握することができる。
Further, in the invention of claim 2, the defective portion can be accurately grasped.

【0074】また、請求項3の発明では、自動的に検査
を行うことができる。
According to the third aspect of the invention, the inspection can be automatically performed.

【0075】また、請求項4の発明では、検査精度を高
めることができる。
According to the invention of claim 4, the inspection accuracy can be improved.

【0076】また、請求項5および6の発明では、半導
体基板の特性に応じたコントラストの高い2次元画像を
取得することができる。
According to the fifth and sixth aspects of the invention, it is possible to obtain a two-dimensional image with high contrast according to the characteristics of the semiconductor substrate.

【0077】また、請求項7の発明では、半導体基板の
向きに関係なく検査を行うことができる。
According to the invention of claim 7, the inspection can be performed regardless of the orientation of the semiconductor substrate.

【0078】また、請求項8の発明では、メタル残膜の
検査を適切に行うことができる。
According to the eighth aspect of the invention, it is possible to properly inspect the residual metal film.

【図面の簡単な説明】[Brief description of drawings]

【図1】基板上に配線パターンが形成される様子を説明
するための図である。
FIG. 1 is a diagram for explaining how a wiring pattern is formed on a substrate.

【図2】基板上に配線パターンが形成される様子を説明
するための図である。
FIG. 2 is a diagram for explaining how a wiring pattern is formed on a substrate.

【図3】検査装置の全体構成を示す図である。FIG. 3 is a diagram showing an overall configuration of an inspection device.

【図4】コンピュータの構成を示す図である。FIG. 4 is a diagram showing a configuration of a computer.

【図5】コンピュータの機能構成を示すブロック図であ
る。
FIG. 5 is a block diagram showing a functional configuration of a computer.

【図6】レシピ登録の動作の流れを示す図である。FIG. 6 is a diagram showing a flow of a recipe registration operation.

【図7】複数の検査箇所を例示する図である。FIG. 7 is a diagram illustrating a plurality of inspection points.

【図8】基板上の検査対象となるチップの位置を例示す
る図である。
FIG. 8 is a diagram exemplifying positions of chips to be inspected on a substrate.

【図9】基準画像を例示する図である。FIG. 9 is a diagram illustrating a reference image.

【図10】エッジ画像を例示する図である。FIG. 10 is a diagram illustrating an edge image.

【図11】オペレータを例示する図である。FIG. 11 is a diagram illustrating an operator.

【図12】検査動作の流れを示す図である。FIG. 12 is a diagram showing a flow of an inspection operation.

【図13】検査動作の流れを示す図である。FIG. 13 is a diagram showing a flow of an inspection operation.

【図14】取得画像を例示する図である。FIG. 14 is a diagram illustrating an acquired image.

【図15】基準画像と取得画像との重ね合わせを例示す
る図である。
FIG. 15 is a diagram illustrating an example of superimposing a reference image and an acquired image.

【図16】差分画像を例示する図である。FIG. 16 is a diagram illustrating a difference image.

【符号の説明】[Explanation of symbols]

1 検査装置 2 光源ユニット 9 基板 13 コンピュータ 21 光源 31 CPU 34 固定ディスク 35 ディスプレイ 42 マッチング部 43 差分画像生成部 44 判定部 112 撮像デバイス 303 基準画像データ 304 エッジ画像データ 305 しきい値 341 プログラム 342 取得画像データ 951 基準画像 952 取得画像 S35,S37,S38,S40,S41,S51 ス
テップ
1 Inspection Device 2 Light Source Unit 9 Board 13 Computer 21 Light Source 31 CPU 34 Fixed Disk 35 Display 42 Matching Section 43 Difference Image Generation Section 44 Judgment Section 112 Imaging Device 303 Reference Image Data 304 Edge Image Data 305 Threshold 341 Program 342 Acquisition Image Data 951 Reference image 952 Acquisition image S35, S37, S38, S40, S41, S51 Step

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G014 AA01 AA03 AB59 AC09 AC11 AC15 2G132 AA00 AD15 AF11 AL12 4M106 AA01 AA11 CA38 CA70 DB04 DB07 DJ11 DJ21 DJ23 DJ27   ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 2G014 AA01 AA03 AB59 AC09 AC11                       AC15                 2G132 AA00 AD15 AF11 AL12                 4M106 AA01 AA11 CA38 CA70 DB04                       DB07 DJ11 DJ21 DJ23 DJ27

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上のパターンを検査する半導
体基板検査装置であって、 半導体基板に照明光を照射する照明部と、 半導体基板上のパターンの2次元画像のデータを取得す
る撮像部と、 前記2次元画像のデータに対して演算処理を行う演算部
と、 基準画像のデータを記憶する記憶部と、を備え、 前記演算部が、前記基準画像の画素と前記2次元画像の
画素との対応付けを行い、前記基準画像と前記2次元画
像との互いの対応する画素の値の差を求めることにより
差分画像のデータを生成することを特徴とする半導体基
板検査装置。
1. A semiconductor substrate inspecting apparatus for inspecting a pattern on a semiconductor substrate, comprising: an illuminating unit for irradiating the semiconductor substrate with illumination light; and an imaging unit for acquiring data of a two-dimensional image of the pattern on the semiconductor substrate. A calculation unit that performs calculation processing on the data of the two-dimensional image; and a storage unit that stores data of the reference image, the calculation unit including pixels of the reference image and pixels of the two-dimensional image. Is performed, and the difference image data is generated by obtaining the difference between the values of the corresponding pixels in the reference image and the two-dimensional image, and the semiconductor substrate inspection apparatus is generated.
【請求項2】 請求項1に記載の半導体基板検査装置で
あって、 前記差分画像を表示する表示部をさらに備えることを特
徴とする半導体基板検査装置。
2. The semiconductor substrate inspection apparatus according to claim 1, further comprising a display unit that displays the difference image.
【請求項3】 請求項1または2に記載の半導体基板検
査装置であって、 前記演算部が、前記差分画像に基づいて前記基準画像と
前記2次元画像との類似の程度を示す指標値を求め、前
記指標値と所定のしきい値とを比較することにより検査
結果を取得することを特徴とする半導体基板検査装置。
3. The semiconductor substrate inspecting apparatus according to claim 1, wherein the arithmetic unit produces an index value indicating a degree of similarity between the reference image and the two-dimensional image based on the difference image. A semiconductor substrate inspection apparatus, wherein the inspection result is obtained by obtaining and comparing the index value with a predetermined threshold value.
【請求項4】 請求項3に記載の半導体基板検査装置で
あって、 前記記憶部が、前記基準画像からエッジを抽出したエッ
ジ画像のデータを記憶しており、 前記指標値が求められる際に、前記差分画像において前
記エッジ画像が示すエッジ領域に対応する画素が実質的
に除外されることを特徴とする半導体基板検査装置。
4. The semiconductor substrate inspection apparatus according to claim 3, wherein the storage unit stores edge image data obtained by extracting edges from the reference image, and when the index value is obtained. The semiconductor substrate inspection apparatus is characterized in that pixels corresponding to an edge region indicated by the edge image are substantially excluded from the difference image.
【請求項5】 請求項1ないし4のいずれかに記載の半
導体基板検査装置であって、 前記照明部が、単色光を前記照明光として出射すること
を特徴とする半導体基板検査装置。
5. The semiconductor substrate inspection apparatus according to claim 1, wherein the illumination unit emits monochromatic light as the illumination light.
【請求項6】 請求項1ないし5のいずれかに記載の半
導体基板検査装置であって、 前記照明部が、複数種類の照明光のうちのいずれかを選
択して半導体基板に照射することを特徴とする半導体基
板検査装置。
6. The semiconductor substrate inspection apparatus according to claim 1, wherein the illumination section selects any one of a plurality of types of illumination light and irradiates the semiconductor substrate. Characteristic semiconductor substrate inspection device.
【請求項7】 請求項1ないし6のいずれかに記載の半
導体基板検査装置であって、 前記演算部が前記基準画像の画素と前記2次元画像の画
素との対応付けを行う際に、前記基準画像に対して前記
2次元画像を実質的に任意の角度回転させて前記基準画
像と前記2次元画像との相関が求められることを特徴と
する半導体基板検査装置。
7. The semiconductor substrate inspection apparatus according to claim 1, wherein the arithmetic unit associates the pixels of the reference image with the pixels of the two-dimensional image. An apparatus for inspecting a semiconductor substrate, characterized in that the correlation between the reference image and the two-dimensional image is obtained by rotating the two-dimensional image with respect to the reference image at a substantially arbitrary angle.
【請求項8】 請求項1ないし7のいずれかに記載の半
導体基板検査装置であって、 前記基準画像が、適正な化学機械的研磨が施された半導
体基板の画像であることを特徴とする半導体基板検査装
置。
8. The semiconductor substrate inspection apparatus according to claim 1, wherein the reference image is an image of a semiconductor substrate subjected to appropriate chemical mechanical polishing. Semiconductor substrate inspection equipment.
【請求項9】 半導体基板上のパターンを検査する半導
体基板検査方法であって、 半導体基板に照明光を照射する工程と、 半導体基板上のパターンの2次元画像のデータを取得す
る工程と、 予め準備された基準画像の画素と前記2次元画像の画素
との対応付けを行う工程と、 前記基準画像と前記2次元画像との互いの対応する画素
の値の差を求めることにより差分画像のデータを生成す
る工程と、 予め準備されたエッジ画像が示すエッジ領域に対応する
画素を実質的に除外しつつ前記差分画像に基づいて前記
基準画像と前記2次元画像との類似の程度を示す指標値
を求め、前記指標値と所定のしきい値とを比較すること
により検査結果を取得する工程と、を有することを特徴
とする半導体基板検査方法。
9. A semiconductor substrate inspection method for inspecting a pattern on a semiconductor substrate, comprising: illuminating the semiconductor substrate with illumination light; and obtaining data of a two-dimensional image of the pattern on the semiconductor substrate in advance. Data of the difference image by associating the prepared pixels of the reference image with the pixels of the two-dimensional image, and obtaining the difference between the values of the corresponding pixels of the reference image and the two-dimensional image. And a parameter value indicating a degree of similarity between the reference image and the two-dimensional image based on the difference image while substantially excluding pixels corresponding to the edge region indicated by the edge image prepared in advance. And a step of obtaining an inspection result by comparing the index value with a predetermined threshold value.
【請求項10】 コンピュータに半導体基板の検査を実
行させるプログラムであって、前記プログラムのコンピ
ュータによる実行は、前記コンピュータに、 予め準備された基準画像の画素と、半導体基板を撮像す
ることにより得られた2次元画像の画素との対応付けを
行う工程と、 前記基準画像と前記2次元画像との互いの対応する画素
の値の差を求めることにより差分画像のデータを生成す
る工程と、 予め準備されたエッジ画像が示すエッジ領域に対応する
画素を実質的に除外しつつ前記差分画像に基づいて前記
基準画像と前記2次元画像との類似の程度を示す指標値
を求め、前記指標値と所定のしきい値とを比較すること
により検査結果を取得する工程と、を実行させることを
特徴とするプログラム。
10. A program for causing a computer to execute an inspection of a semiconductor substrate, wherein the execution of the program by the computer is obtained by imaging a pixel of a reference image prepared in advance and the semiconductor substrate by the computer. A step of associating with a pixel of the two-dimensional image, a step of generating difference image data by obtaining a difference between values of corresponding pixels of the reference image and the two-dimensional image, An index value indicating the degree of similarity between the reference image and the two-dimensional image is obtained based on the difference image while substantially excluding pixels corresponding to the edge region indicated by the generated edge image, and the index value and the predetermined value are determined. And a step of acquiring an inspection result by comparing the threshold value of the program with the threshold value of.
JP2001373717A 2001-12-07 2001-12-07 System, method and program for inspecting semiconductor substrate Abandoned JP2003174065A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001373717A JP2003174065A (en) 2001-12-07 2001-12-07 System, method and program for inspecting semiconductor substrate
KR10-2002-0074247A KR100515491B1 (en) 2001-12-07 2002-11-27 Apparatus and method of inspecting pattern on semiconductor substrate and computer-readable medium
US10/309,244 US20030107736A1 (en) 2001-12-07 2002-12-04 Apparatus for inspecting pattern on semiconductor substrate
TW091135447A TWI283744B (en) 2001-12-07 2002-12-06 Apparatus and method of inspecting pattern on semiconductor substrate, and computer-readable medium carrying a program for inspecting a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001373717A JP2003174065A (en) 2001-12-07 2001-12-07 System, method and program for inspecting semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2003174065A true JP2003174065A (en) 2003-06-20

Family

ID=19182388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001373717A Abandoned JP2003174065A (en) 2001-12-07 2001-12-07 System, method and program for inspecting semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2003174065A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009166323A (en) * 2008-01-15 2009-07-30 Sigumakkusu Kk Injection molding machine monitor
JP2015018577A (en) * 2014-10-14 2015-01-29 株式会社日立ハイテクノロジーズ Pattern matching device and computer program

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07190739A (en) * 1993-12-27 1995-07-28 Sharp Corp Appearance inspection method for semi-conductor chip and its device
JPH1172444A (en) * 1997-08-29 1999-03-16 Nikon Corp Automatic scanning inspection apparatus
JP2000009655A (en) * 1998-06-25 2000-01-14 Kobe Steel Ltd Visual inspection device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07190739A (en) * 1993-12-27 1995-07-28 Sharp Corp Appearance inspection method for semi-conductor chip and its device
JPH1172444A (en) * 1997-08-29 1999-03-16 Nikon Corp Automatic scanning inspection apparatus
JP2000009655A (en) * 1998-06-25 2000-01-14 Kobe Steel Ltd Visual inspection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009166323A (en) * 2008-01-15 2009-07-30 Sigumakkusu Kk Injection molding machine monitor
JP2015018577A (en) * 2014-10-14 2015-01-29 株式会社日立ハイテクノロジーズ Pattern matching device and computer program

Similar Documents

Publication Publication Date Title
US6198529B1 (en) Automated inspection system for metallic surfaces
JP5225297B2 (en) Method for recognizing array region in die formed on wafer, and setting method for such method
US20020027653A1 (en) Method for inspecting defects and an apparatus of the same
JPH10213422A (en) Pattern inspecting device
US7764826B2 (en) Method and apparatus of reviewing defects on a semiconductor device
JP2000208575A (en) Method and system for detecting defect based on features of profile
JP2005292136A (en) System for inspecting multiplex resolution and its operation method
US20030107736A1 (en) Apparatus for inspecting pattern on semiconductor substrate
JP3802716B2 (en) Sample inspection method and apparatus
US6987874B2 (en) Method and apparatus for managing surface image of thin film device, and method and apparatus for manufacturing thin film device using the same
US10042974B2 (en) Inspecting a wafer using image and design information
JP2000346627A (en) Inspection system
WO2004083901A2 (en) Detection of macro-defects using micro-inspection inputs
CN109827970B (en) Semiconductor chip test system and method
WO2012132273A1 (en) Exterior inspection method and device for same
KR102579578B1 (en) Reference image generation for semiconductor applications
US20060233433A1 (en) Morphological inspection method based on skeletonization
JP2003174065A (en) System, method and program for inspecting semiconductor substrate
JP4828741B2 (en) Probe mark measuring method and probe mark measuring apparatus
JP3767739B2 (en) Semiconductor substrate inspection apparatus, semiconductor substrate inspection method and program
JP2000249658A (en) Inspection apparatus
JP2006038543A (en) Template histogram forming method and pattern inspection device
Stellari et al. Automated contactless defect analysis technique using computer vision
US20220301137A1 (en) Image processing apparatus, image processing method, and inspection apparatus
JP2012078143A (en) Foreign matter inspection device and alignment adjustment method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051028

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20051111