JP3766172B2 - Automatic frequency adjustment device - Google Patents

Automatic frequency adjustment device Download PDF

Info

Publication number
JP3766172B2
JP3766172B2 JP10945797A JP10945797A JP3766172B2 JP 3766172 B2 JP3766172 B2 JP 3766172B2 JP 10945797 A JP10945797 A JP 10945797A JP 10945797 A JP10945797 A JP 10945797A JP 3766172 B2 JP3766172 B2 JP 3766172B2
Authority
JP
Japan
Prior art keywords
signal
gain control
frequency
output
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10945797A
Other languages
Japanese (ja)
Other versions
JPH10303739A (en
Inventor
広明 白土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Digital Media Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Digital Media Engineering Corp filed Critical Toshiba Corp
Priority to JP10945797A priority Critical patent/JP3766172B2/en
Publication of JPH10303739A publication Critical patent/JPH10303739A/en
Application granted granted Critical
Publication of JP3766172B2 publication Critical patent/JP3766172B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、デジタル回路を用いた周波数自動調整回路に関する。
【0002】
【従来の技術】
従来の周波数自動調整装置を図5に示して説明する。入力端子11から入力された受信信号と発振周波数を可変できる発振器13からの発振信号とを周波数変換器12で周波数変換し、その周波数変換後の信号を自動利得制御装置34で振幅を一定にして出力する。振幅が一定された信号は分岐し、一方は出力端子15から出力し、他方はカウンタ16に入力し、ここでカウントする。カウンタ16の出力はフィルタ17で平均化する。制御回路18はフィルタ17で平均化後の信号に基づき、周波数変換後の信号の設定周波数に対する周波数ずれを検出し、発振器13の発振周波数を制御し、周波数変換後の周波数を設定周波数に合わせる動作を行う。
【0003】
このような周波数自動調整装置において、受信信号が低C/Nで本来の必要信号に対してノイズが比較的大きい場合には、ノイズによってカウントミスが生じ、設定周波数から周波数がずれてしまう問題があった。
【0004】
また、図6のように、ノイズによるカウントミスを低減させるためにカウンタ16の前段に、ヒステリシス幅が任意な値で固定されているヒステリシス・コンパレータ39を挿入した場合は、ノイズによるカウントミスは低減することができるものの、自動利得制御装置34には振幅を一定にできる信号レベルに範囲があり、その範囲外では自動利得制御装置34から出力される信号の振幅が減少したり、増大したりしてしまう。
【0005】
ここで、受信信号が小さく自動利得制御装置34の出力信号振幅を一定レベルまで増幅できず、出力振幅が減少してしまうときを考える。このときに、自動利得制御装置34の後段のヒステリシス・コンパレータ39で任意に設定されているヒステリシス幅よりも信号の振幅が小さい場合には、コンパレート後の信号値に変化が現れなくなり、周波数自動調整の帰還機能が停止する、という問題があった。
【0006】
【発明が解決しようとする課題】
上記した従来の装置では、受信信号が低C/Nの場合にノイズによって生じるカウントミスでの周波数ずれの問題や、ノイズによるカウントミスを低減するためにカウンタの前段にヒステリシス・コンパレータを挿入した場合は、自動利得制御装置の動作可能な信号レベル範囲外で振幅が減少し、ヒステリシス幅よりも信号振幅が小さくなってしまうときに、周波数自動調整の帰還機能が停止するという問題があった。
【0007】
この発明は、ノイズによって生じるカウントミスでの周波数ずれを低減しつつ、自動利得制御装置の動作可能な信号レベル範囲外でも周波数自動調整の帰還機能は停止しないようにするものである。
【0008】
【課題を解決するための手段】
この発明は上記課題を解決するために、受信信号と、発振周波数が可変な発振器からの発振信号とをそれぞれ入力し、周波数変換を行う周波数変換器と、周波数変換器からの出力信号経路に配置された利得制御アンプを有し、出力信号経路を通る信号レベルに応じて変化する利得制御信号によって利得制御アンプを制御し、振幅が一定の信号を出力する自動利得制御装置と、出力信号経路を通る信号と利得制御信号とを比較する比較器を有し、利得制御信号によってヒステリシス幅が変化するパルス出力を生成するヒステリシス・コンパレータと、ヒステリシス・コンパレータからのパルス出力を入力し、該パルス出力をカウントするカウンタと、カウンタの出力信号を入力して平均化するフィルタと、フィルタの出力信号に基づいて、周波数変換後の信号の設定周波数に対する周波数ずれを検出し、発振器の発振周波数を制御する制御回路とからなることを特徴とする。
【0009】
このような手段を取ることにより、ヒステリシス・コンパレータでノイズによって生じるカウントミスでの周波数ずれを低減しつつ、自動利得制御装置からの制御信号でヒステリシス幅を可変するため、自動利得制御装置の動作可能な信号レベル範囲外でも周波数自動調整の帰還機能を停止することなく動作できる。
【0010】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。
図1は、この発明の第1の実施の形態について説明するための回路構成図である。入力端子11から入力される受信信号と発振周波数を可変できる発振器13からの発振信号とを周波数変換器12で周波数変換し、その周波数変換後の信号を自動利得制御装置14で振幅を一定にして出力する。振幅が一定にされた信号は、分岐して出力端子15から出力するとともに、ヒステリシス・コンパレータ19に入力し、ヒステリシス特性でコンパレートする。このヒステリシス幅は、自動利得制御装置14からの制御信号によって可変する。コンパレート後の信号をカウンタ16に入力し、ここでカウントする。カウンタ16の出力は、フィルタ17で平均化する。制御回路18では、フィルタ17で平均化後の信号に基づき、周波数変換後の信号の設定周波数に対する周波数ずれを検出し、発振器13の発振周波数を制御し、周波数変換後の周波数を設定周波数に合わせる動作を行う。
【0011】
この実施の形態では、カウンタ16の前段にヒステリシス・コンパレータ19を設けることで、受信信号の低C/N時におけるノイズによって生じるカウントミスでの周波数ずれを低減できる。同時に受信信号が小さく自動利得制御装置14の動作可能な信号レベル範囲外で、自動利得制御装置14の出力振幅が一定レベルまで増幅できず小さくなるような場合でも、自動利得制御装置14からの制御信号によって、ヒステリシス・コンパレータ19のヒステリシス幅を変化させるので、周波数自動調整の帰還機能を停止することなく動作できる。
【0012】
この実施の形態で利用しているヒステリシス幅を可変できるヒステリシス・コンパレータの一例としては、特開昭63−243764号公報があり、他の例としては、全波整流回路と、比較器と、フリップフロップとによる構成がある。
【0013】
次に、この全波整流回路と、比較器と、フリップフロップとによってヒステリシス・コンパレータを構成し、その内の全波整流回路は自動利得制御装置内の全波整流回路を共有としたこの発明の第2の実施の形態について、図2を用いて説明する。なお、図1の実施の形態と同一の構成部分には同一の符号を付して説明する。
【0014】
自動利得制御装置14aは、次のように構成される。入力信号を利得制御可能な利得制御アンプ20で増幅し出力する。出力信号は全波整流回路21にも入力し、ここで全波整流する。全波整流後の信号はフィルタ22で平滑化する。制御回路23は平滑後の信号に基づいて、利得制御アンプ20の利得を制御するとともに、ヒステリシス幅の制御信号も出力する。自動利得制御装置14aは、上記のように利得制御アンプ20の利得制御帰還をかけて、利得制御アンプ20で増幅後の信号振幅を一定にする。
【0015】
ここからは、ヒステリシス・コンパレータの動作概念を示した図3も用いて説明する。自動利得制御装置14aの出力は出力端子15に出力するとともに、ヒステリシス・コンパレータ19aに入力する。入力された信号は、フリップフロップ24のデータ入力端子に入力する。比較器25には、自動利得制御装置14a内の全波整流回路21の全波整流後の信号と、制御回路23から出力されるヒステリシス幅の制御信号を入力する。
【0016】
比較器25は、図3に示すように全波整流信号とヒステリシス幅制御信号とを比較しコンパレートして出力する。この比較器25の出力信号は、フリップフロップ24のクロック入力端子に入力する。フリップフロップ24は、図3に示すように比較器25の出力信号、すなわちクロック入力に応じてデータ入力端子の信号を読み込み、データ入力端子信号をスレッショルド電圧でコンパレートして出力する。
【0017】
図3からも分かるように、フリップフロップ24の出力信号は、全波整流後の信号がヒステリシス幅の制御信号を超えたときに切り換わる。このようにすることで、等価的にデータ入力に対してヒステリシス特性でコンパレート動作を実現することができ、しかも制御回路23の出力のヒステリシス幅制御信号の電圧値を可変することで比較器25の出力信号、すなわちフリップフロップ24のクロック信号を可変することができ、フリップフロップ24のデータ読み込みのタイミングが変化するので、等価的にヒステリシス幅の可変動作が実現できる。
【0018】
図3の説明図では、クロックの立ち上がりで出力が変化するフリップフロップを用いているが、クロックの立ち下がりで出力が変化するフリップフロップでも、例えば比較器25の出力信号をインバーターで反転させてからフリップフロップのクロック入力端子に入力することなどでヒステリシス・コンパレータを構成できる。
【0019】
また、上記の説明で自動利得制御装置14aは、利得制御アンプ20で増幅後の信号を見て帰還をかけるフィードバックの帰還による構成としたが、図4のように利得制御アンプ20の前の信号を見て、制御回路23bがそれに見合うように利得制御アンプ20の増幅度とヒステリシス幅の制御信号とを制御するフィードフォワードの帰還とした自動利得制御回路14bでも同様にヒステリシス・コンパレータを構成できる。
【0020】
以上のように、ヒステリシス幅を可変できるヒステリシス・コンパレータが、全波整流回路と、比較器と、フリップフロップとである構成において、全波整流回路を自動利得制御装置と共有とすることで回路を削減することができ、消費電力削減について有利である。
【0021】
【発明の効果】
以上説明したように、ヒステリシス・コンパレータを用いることで受信信号が低C/Nの場合におけるノイズによって生じるカウントミスでの周波数ずれを低減しつつ、受信信号が小さく自動利得制御装置の動作可能な信号レベル範囲外で、自動利得制御装置の出力振幅が一定レベルまで増幅できず小さくなるような場合でも、自動利得制御装置からの制御信号によってヒステリシス・コンパレータのヒステリシス幅を変化させるので周波数自動調整の帰還機能を停止することなく動作できる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態について説明するための回路構成図。
【図2】この発明の第2の実施の形態について説明するための回路構成図。
【図3】ヒステリシス・コンパレータの動作について説明するための説明図。
【図4】この発明の第2の実施の形態について説明するための回路構成図。
【図5】従来の技術について説明するための回路構成図。
【図6】従来の技術について説明するための回路構成図。
【符号の説明】
11…入力端子、12…周波数変換器、13…発振器、14,14a,14b,34…自動利得制御装置、15…出力端子、16…カウンタ、17…フィルタ、18…制御回路、19,19a,34…ヒステリシス・コンパレータ、20…利得制御アンプ、21…全波整流回路、22…フィルタ、23,23b…制御回路、24…フリップフロップ、25…比較器。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an automatic frequency adjustment circuit using a digital circuit.
[0002]
[Prior art]
A conventional automatic frequency adjusting device will be described with reference to FIG. The frequency converter 12 frequency-converts the received signal input from the input terminal 11 and the oscillation signal from the oscillator 13 whose oscillation frequency can be varied, and the amplitude of the frequency-converted signal is made constant by the automatic gain control device 34. Output. A signal having a constant amplitude is branched, one is output from the output terminal 15 and the other is input to the counter 16 where it is counted. The output of the counter 16 is averaged by the filter 17. The control circuit 18 detects a frequency shift with respect to the set frequency of the signal after frequency conversion based on the signal averaged by the filter 17, controls the oscillation frequency of the oscillator 13, and adjusts the frequency after frequency conversion to the set frequency. I do.
[0003]
In such an automatic frequency adjusting device, when the received signal is low C / N and the noise is relatively large compared to the originally required signal, there is a problem that the count error occurs due to the noise and the frequency deviates from the set frequency. there were.
[0004]
In addition, as shown in FIG. 6, when a hysteresis comparator 39 having a hysteresis width fixed at an arbitrary value is inserted in the preceding stage of the counter 16 in order to reduce a count error due to noise, the count error due to noise is reduced. However, the automatic gain control device 34 has a range of signal levels at which the amplitude can be kept constant, and the amplitude of the signal output from the automatic gain control device 34 decreases or increases outside the range. End up.
[0005]
Here, consider a case where the received signal is small and the output signal amplitude of the automatic gain control device 34 cannot be amplified to a certain level, and the output amplitude decreases. At this time, if the amplitude of the signal is smaller than the hysteresis width arbitrarily set by the hysteresis comparator 39 in the subsequent stage of the automatic gain control device 34, the signal value after the comparison does not appear, and the frequency automatic There was a problem that the feedback function of adjustment stopped.
[0006]
[Problems to be solved by the invention]
In the conventional device described above, when a hysteresis comparator is inserted in front of the counter in order to reduce the frequency shift problem due to a count error caused by noise when the received signal is low C / N, or to reduce the count error due to noise. However, when the amplitude decreases outside the operable signal level range of the automatic gain control device and the signal amplitude becomes smaller than the hysteresis width, the feedback function of automatic frequency adjustment is stopped.
[0007]
The present invention is intended to reduce the frequency shift due to a count error caused by noise and prevent the automatic frequency adjustment feedback function from stopping even outside the operable signal level range of the automatic gain control device.
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the present invention inputs a received signal and an oscillation signal from an oscillator whose oscillation frequency is variable, respectively, and performs frequency conversion, and is arranged in an output signal path from the frequency converter. An automatic gain control device that controls a gain control amplifier by a gain control signal that changes according to a signal level passing through an output signal path and outputs a signal having a constant amplitude, and an output signal path. A comparator that compares the signal that passes through and the gain control signal, generates a pulse output whose hysteresis width changes according to the gain control signal, and inputs the pulse output from the hysteresis comparator. A counter for counting, a filter for inputting and averaging the output signal of the counter, and a frequency based on the output signal of the filter. Detecting a frequency shift with respect to the set frequency of the converted signal, characterized by comprising a control circuit for controlling the oscillation frequency of the oscillator.
[0009]
By taking such measures, the hysteresis width is varied by the control signal from the automatic gain controller while reducing the frequency shift due to count errors caused by noise in the hysteresis comparator, so the automatic gain controller can operate. It can operate without stopping the feedback function of automatic frequency adjustment even outside the signal level range.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a circuit configuration diagram for explaining a first embodiment of the present invention. The frequency converter 12 converts the frequency of the received signal input from the input terminal 11 and the oscillation signal from the oscillator 13 whose oscillation frequency can be varied, and the amplitude of the frequency-converted signal is made constant by the automatic gain control device 14. Output. The signal whose amplitude is made constant is branched and outputted from the output terminal 15 and is also inputted to the hysteresis comparator 19 and compared with the hysteresis characteristic. This hysteresis width is varied by a control signal from the automatic gain control device 14. The signal after the comparison is input to the counter 16 and counted here. The output of the counter 16 is averaged by the filter 17. The control circuit 18 detects a frequency shift with respect to the set frequency of the signal after frequency conversion based on the signal averaged by the filter 17, controls the oscillation frequency of the oscillator 13, and matches the frequency after frequency conversion to the set frequency. Perform the action.
[0011]
In this embodiment, by providing the hysteresis comparator 19 in the previous stage of the counter 16, it is possible to reduce frequency deviation due to a count error caused by noise at the time of low C / N of the received signal. At the same time, even when the received signal is small and outside the operable signal level range of the automatic gain controller 14, the output from the automatic gain controller 14 can be controlled from the automatic gain controller 14 even if the output amplitude cannot be amplified to a certain level. Since the hysteresis width of the hysteresis comparator 19 is changed according to the signal, the operation can be performed without stopping the feedback function of the automatic frequency adjustment.
[0012]
An example of a hysteresis comparator that can vary the hysteresis width used in this embodiment is Japanese Patent Laid-Open No. 63-243762, and other examples include a full-wave rectifier circuit, a comparator, and a flip-flop. There is a configuration by the group.
[0013]
Next, the full-wave rectifier circuit, the comparator, and the flip-flop constitute a hysteresis comparator, and the full-wave rectifier circuit of the present invention shares the full-wave rectifier circuit in the automatic gain control device. A second embodiment will be described with reference to FIG. In the following description, the same components as those in the embodiment of FIG.
[0014]
The automatic gain control device 14a is configured as follows. An input signal is amplified and output by a gain control amplifier 20 capable of gain control. The output signal is also input to the full-wave rectifier circuit 21 where it is full-wave rectified. The signal after full-wave rectification is smoothed by the filter 22. The control circuit 23 controls the gain of the gain control amplifier 20 based on the smoothed signal and also outputs a control signal having a hysteresis width. The automatic gain control device 14a applies the gain control feedback of the gain control amplifier 20 as described above, and makes the signal amplitude amplified by the gain control amplifier 20 constant.
[0015]
From here, it demonstrates using FIG. 3 which showed the operation | movement concept of the hysteresis comparator. The output of the automatic gain control device 14a is output to the output terminal 15 and also input to the hysteresis comparator 19a. The input signal is input to the data input terminal of the flip-flop 24. The comparator 25 receives a signal after full-wave rectification of the full-wave rectifier circuit 21 in the automatic gain control device 14a and a control signal having a hysteresis width output from the control circuit 23.
[0016]
As shown in FIG. 3, the comparator 25 compares the full-wave rectified signal and the hysteresis width control signal, compares them, and outputs them. The output signal of the comparator 25 is input to the clock input terminal of the flip-flop 24. As shown in FIG. 3, the flip-flop 24 reads the output signal of the comparator 25, that is, the signal of the data input terminal in accordance with the clock input, and compares the data input terminal signal with the threshold voltage and outputs it.
[0017]
As can be seen from FIG. 3, the output signal of the flip-flop 24 is switched when the signal after full-wave rectification exceeds the control signal of the hysteresis width. In this way, a comparator operation can be equivalently realized with hysteresis characteristics for data input, and the voltage value of the hysteresis width control signal at the output of the control circuit 23 can be varied to change the comparator 25. Output signal, that is, the clock signal of the flip-flop 24 can be varied, and the data read timing of the flip-flop 24 changes, so that the hysteresis width can be equivalently varied.
[0018]
In the explanatory diagram of FIG. 3, a flip-flop whose output changes at the rising edge of the clock is used. However, even in a flip-flop whose output changes at the falling edge of the clock, for example, the output signal of the comparator 25 is inverted by an inverter. A hysteresis comparator can be configured by inputting it to the clock input terminal of the flip-flop.
[0019]
Further, in the above description, the automatic gain control device 14a is configured by feedback of feedback that applies feedback by looking at the signal amplified by the gain control amplifier 20, but the signal before the gain control amplifier 20 as shown in FIG. Thus, the hysteresis comparator can be configured in the same manner with the automatic gain control circuit 14b which is a feed-forward feedback for controlling the amplification signal of the gain control amplifier 20 and the control signal of the hysteresis width so that the control circuit 23b is commensurate with it.
[0020]
As described above, in the configuration in which the hysteresis comparator capable of varying the hysteresis width is the full-wave rectifier circuit, the comparator, and the flip-flop, the circuit is obtained by sharing the full-wave rectifier circuit with the automatic gain control device. This can be reduced and is advantageous for reducing power consumption.
[0021]
【The invention's effect】
As described above, by using the hysteresis comparator, the received signal is small and the automatic gain control device can operate while reducing the frequency shift due to the count error caused by noise when the received signal is low C / N. Even if the output amplitude of the automatic gain control device cannot be amplified to a certain level outside the level range, the hysteresis width of the hysteresis comparator is changed by the control signal from the automatic gain control device. It can operate without stopping the function.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram for explaining a first embodiment of the present invention;
FIG. 2 is a circuit configuration diagram for explaining a second embodiment of the present invention.
FIG. 3 is an explanatory diagram for explaining the operation of a hysteresis comparator.
FIG. 4 is a circuit configuration diagram for explaining a second embodiment of the present invention.
FIG. 5 is a circuit configuration diagram for explaining a conventional technique.
FIG. 6 is a circuit configuration diagram for explaining a conventional technique.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... Input terminal, 12 ... Frequency converter, 13 ... Oscillator, 14, 14a, 14b, 34 ... Automatic gain control device, 15 ... Output terminal, 16 ... Counter, 17 ... Filter, 18 ... Control circuit, 19, 19a, 34 ... Hysteresis comparator, 20 ... Gain control amplifier, 21 ... Full wave rectifier circuit, 22 ... Filter, 23, 23b ... Control circuit, 24 ... Flip-flop, 25 ... Comparator.

Claims (2)

受信信号と発振周波数可変発振器からの発振信号をそれぞれ入力し、周波数変換を行う周波数変換器と、
前記周波数変換器からの出力信号経路に配置された利得制御アンプを有し、前記出力信号経路を通る信号レベルに応じて変化する利得制御信号によって前記利得制御アンプを制御し、振幅が一定の信号を出力する自動利得制御装置と、
前記出力信号経路を通る信号と前記利得制御信号とを比較する比較器を有し、前記利得制御信号によってヒステリシス幅が変化するパルス出力を生成するヒステリシス・コンパレータと、
前記ヒステリシス・コンパレータからパルス出力を入力し、該パルス出力をカウントするカウンタと、
前記カウンタの出力信号を入力して平均化するフィルタと、
前記フィルタの出力信号に基づいて、周波数変換後の信号の設定周波数に対する周波数ずれを検出し、前記発振器の発振周波数を制御する制御回路と
からなることを特徴とする周波数自動調整装置。
A reception signal, a frequency converter oscillation frequency inputs respectively the oscillation signal from the variable oscillator, the frequency conversion,
A signal having a constant amplitude, having a gain control amplifier arranged in an output signal path from the frequency converter, and controlling the gain control amplifier by a gain control signal that changes according to a signal level passing through the output signal path An automatic gain control device that outputs
A comparator that compares the gain control signal with a signal passing through the output signal path, and generates a pulse output whose hysteresis width varies according to the gain control signal ;
A counter for inputting the pulse output from the hysteresis comparator and counting the pulse output ;
A filter for inputting and averaging the output signal of the counter;
An automatic frequency adjusting apparatus comprising: a control circuit that detects a frequency shift with respect to a set frequency of a signal after frequency conversion based on an output signal of the filter and controls an oscillation frequency of the oscillator.
前記ヒステリシス・コンパレータは、
前記出力信号経路に配置された利得制御アンプの入力または出力信号を全波整流する全波整流回路と、
前記全波整流回路の出力信号と、前記利得制御信号とを比較して、その比較結果を出力する比較器と、
前記比較器の出力をクロック入力とし、前記自動利得制御装置で一定の振幅にされた出力信号をデータ入力とするフリップフロップと
により構成してなることを特徴とする請求項1記載の周波数自動調整装置。
The hysteresis comparator is
A full-wave rectification circuit for full-wave rectification of an input or output signal of a gain control amplifier disposed in the output signal path ;
A comparator that compares the output signal of the full-wave rectifier circuit with the gain control signal and outputs the comparison result ;
2. The automatic frequency adjustment according to claim 1, wherein the output of the comparator is a clock input and a flip-flop having an output signal having a constant amplitude by the automatic gain control device as a data input. apparatus.
JP10945797A 1997-04-25 1997-04-25 Automatic frequency adjustment device Expired - Fee Related JP3766172B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10945797A JP3766172B2 (en) 1997-04-25 1997-04-25 Automatic frequency adjustment device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10945797A JP3766172B2 (en) 1997-04-25 1997-04-25 Automatic frequency adjustment device

Publications (2)

Publication Number Publication Date
JPH10303739A JPH10303739A (en) 1998-11-13
JP3766172B2 true JP3766172B2 (en) 2006-04-12

Family

ID=14510727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10945797A Expired - Fee Related JP3766172B2 (en) 1997-04-25 1997-04-25 Automatic frequency adjustment device

Country Status (1)

Country Link
JP (1) JP3766172B2 (en)

Also Published As

Publication number Publication date
JPH10303739A (en) 1998-11-13

Similar Documents

Publication Publication Date Title
JP4027822B2 (en) AGC circuit
US6466071B2 (en) Methods and circuits for correcting a duty-cycle of a signal
US6163142A (en) Current-mode controller for switching DC/DC converter having a reduced output ripple current
US20080048795A1 (en) Voltage controlled oscillator, bias device for voltage controlled oscillator, bias adjustment program for voltage control oscillator
US4280104A (en) Phase locked loop system with improved acquisition
JP2001292189A (en) Gain adjuster
US4758801A (en) Dynamic control system with switchable filter-function groups
US7002386B2 (en) Self-limiting pulse width modulation regulator
JP3858021B2 (en) Modulator, semiconductor integrated circuit, wired and wireless communication device
JP3766172B2 (en) Automatic frequency adjustment device
JP2003533086A (en) Differential phase locked loop circuit
US5515004A (en) Method and apparatus for precision gain control for amplified signals
US4560950A (en) Method and circuit for phase lock loop initialization
JP2000004156A (en) Vco featuring automatic variable pull circuit
JP4517886B2 (en) Transmission output control device and method, and transmitter using the same
JPH0216862Y2 (en)
US20240039423A1 (en) Rectifier stability enhancement using closed loop control
JPS6315926Y2 (en)
US20040095195A1 (en) Adaptive loop bandwidth phase locked loop having deglitch circuit for providing short lock time
US20030206057A1 (en) Power amplifier driver and method of using
JP3263662B2 (en) APC circuit
JP2889590B2 (en) Rotation speed control device
JP2002152011A (en) Automatic adjustment filter circuit
US5714908A (en) Power correction method and circuit
JP2656546B2 (en) Phase locked oscillator

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040419

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees