JP3763822B2 - Infrared sensor - Google Patents

Infrared sensor Download PDF

Info

Publication number
JP3763822B2
JP3763822B2 JP2003155408A JP2003155408A JP3763822B2 JP 3763822 B2 JP3763822 B2 JP 3763822B2 JP 2003155408 A JP2003155408 A JP 2003155408A JP 2003155408 A JP2003155408 A JP 2003155408A JP 3763822 B2 JP3763822 B2 JP 3763822B2
Authority
JP
Japan
Prior art keywords
infrared
support
single crystal
infrared sensor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003155408A
Other languages
Japanese (ja)
Other versions
JP2004004095A (en
Inventor
田 義 典 飯
塩 尚 哉 真
中 圭太郎 重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003155408A priority Critical patent/JP3763822B2/en
Publication of JP2004004095A publication Critical patent/JP2004004095A/en
Application granted granted Critical
Publication of JP3763822B2 publication Critical patent/JP3763822B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Radiation Pyrometers (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、赤外線センサおよびその製造方法に係わるものであり、特に、非冷却型の赤外線センサの画素構造およびその製造方法に係わり、高感度の非冷却型赤外線センサを提供するものである。
【0002】
【従来の技術】
赤外線撮像は、昼夜にかかわらず撮像可能であるとともに、可視光よりも煙や霧などに対する透過性が高いという特長があり、さらに被写体の温度情報をも得ることができることから、防衛分野をはじめ監視カメラや火災検知カメラとして広い応用範囲を有する。
【0003】
従来の主流の量子型赤外線固体撮像装置の最大の欠点は、低温動作のための冷却機構を必要とすることであったが、近年、冷却機構を必要としない「非冷却型赤外線固体撮像素子」の開発が盛んになってきている。非冷却型すなわち熱型の赤外線固体撮像装置においては、波長10μ程度の入射赤外線を吸収構造により熱に変換した上で、この微弱な熱により生じる感熱部の温度変化をなんらかの熱電変換手段により電気的信号に変換し、この電気的信号を読み出すことで赤外線画像情報を得ている。
【0004】
このような非冷却型赤外線センサの感度を向上するためには、大きく分類して3種類の方法がある。
【0005】
ひとつは、被写体の温度変化:dTsに対する、赤外線検出部に入射する赤外線パワー:dPの比、すなわち、dP/dTsを向上する方法である。この方法は、主に光学系による感度向上であり、赤外線レンズの大口径化、反射防止膜コート、低吸収レンズ材料の使用や、赤外線検出部の赤外線吸収率の向上、赤外線吸収面積の向上などがこれに該当する。近年の非冷却型赤外線センサの多画素化ととも、単位画素のサイズは40μm×40μm程度が主流となっており、上述した項目のうち、赤外線検出部における赤外線吸収面積の向上が、比較的重要課題として残されていた。
【0006】
しかし、赤外線吸収層を画素上部に積層形成することで赤外線吸収面積を画素面積の役90%にまで向上した事が報告され(Tomohiro Ishikawa, et al., Proc. SPIE Vol.3698, p.556, 1999)、これ以上の大幅な感度向上を、光学的手段で得ることは難しい。
【0007】
ふたつめは、入射赤外線パワー:dPと、赤外線検出部の温度変化:dTdとの比、すなわち、dTd/dPを向上する方法であり、上述した方法が光学的手法であるのに対して、これは熱的な方法であるといえる。一般的に、真空パッケージに実装される非冷却型赤外線センサにおいては、いまのところ、赤外線検出部からの支持基板への熱輸送は、赤外線検出部を支持基板内部の中空構造上に支持する支持構造の熱伝導によるものが支配的である。したがって、低熱伝導率の材料からなる脚状の支持構造を、設計上可能な範囲で、より細く、より長くレイアウトすることが行われている(たとえば、Tomohiro Ishikawa, et al., Proc.
SPIE Vol.3698, p.556, 1999)。
【0008】
しかし、画素サイズが40μm×40μm程度に微細化されつつある中で、すでにシリコンLSIプロセスレベルの微細加工を行っているために支持構造のレイアウト上の工夫によって、これ以上の大幅な感度向上を実現することは難しい。同様に、支持構造の材料特性である熱伝導率をさらに低減することも困難であり、特に、赤外線検出部からの電気信号を出力するための配線については、その機構が類似している電気伝導と熱伝導に対して相反する要求があり、材料的に大幅な感度向上を実現することも難しい。
【0009】
みっつめは、赤外線検出部の温度変化:dTdと、熱電変換手段により発生する電気信号変化:dSとの比、すなわちdS/dTdを向上する手段であり、これは電気的な方法である。この方法については、他のふたつの方法と異なり、単純な高感度化すなわちdS/dTdの向上を目的としながらも、同時に発生する各種の電気的な雑音を低減することが非常に重要でありこれまでに、いろいろな熱電変換の手段が検討されてきている。
【0010】
その主なものを挙げると以下の如くである。
【0011】
(1)ゼーベック効果により温度差を電位差に変換するサーモパイル
(たとえば、 Toshio Kanno, et al., Proc. SPIE Vol.2269, pp.450-459, 1994)、
(2)抵抗体の変化温度により温度変化を抵抗変化に変換するボロメータ
(たとえば、A.Wood, Proc. IEDM, pp.175-177, 1993)、
(3)焦電効果により温度変化を電荷に変換する焦電素子
(たとえば、Charles Hanson, et al., Proc. SPIE Vol.2020, pp.330-339, 1993)、
(4)一定の順方向電流により温度変化を電圧変化に変換するシリコンpn接合
(たとえば、Tomohiro Ishikawa, et al., Proc. SPIE Vol.3698, p.556, 1999)
しかしながら、各方式の比較において、その熱電変換特性や雑音特性、そして製造方法とを総合的に見て、他の方式より決定的に優れている方式があるとは言えないのが現状である。例えば、温度分解能的にはボロメータが優れるが、製造工程上ではシリコンLSI工程のみ製造できるシリコンpn接合が優れる、という具合である。
【0012】
【発明が解決しようとする課題】
前述したように、非冷却型赤外線センサを高感度化するための方法の一つとして、入射赤外線パワー:dPと、赤外線検出部の温度変化:dTdとの比、すなわち、dTd/dPを向上するという、熱的な方法がある。
【0013】
一般的に、赤外線検出部からの支持基板への熱輸送は、赤外線検出部を支持基板内部の中空構造上に支持する支持構造の熱伝導によるものが支配的であり、低熱伝導率の材料からなる脚状の支持構造を、設計上可能な範囲で、より細く、より長くレイアウトすることが行われているが、画素サイズが40μm×40μm程度に微細化されつつある中で、すでにシリコンLSIプロセスレベルの微細加工を行っているために支持構造のレイアウト上の工夫によって、これ以上の大幅な感度向上を実現することは難しい。
【0014】
本発明は、かかる課題の認識にもとづいてなされたものであり、その目的は、赤外線検出部を支持する支持構造の断面積を従来よりも大幅に縮小し熱の「逃げ」を抑制することによって検出感度を顕著に改善した赤外線センサを提供することにある。
【0015】
【課題を解決するための手段】
本発明によれば、半導体基板上に、入射赤外線を吸収し熱に変換する吸収部と前記吸収部において発生した熱による温度変化を電気信号に変換する熱電変換部とを有する複数の赤外線検出部が設けられた赤外線センサであって、前記半導体基板の上に形成されるパッシベーション膜と、前記パッシベーション膜の一部および前記半導体基板の一部をエッチング除去して形成される凹部の中に配置され、前記複数の赤外線検出部のそれぞれを支持する少なくとも一つ以上の支持体と、を備え、前記支持体のそれぞれの上面は、前記凹部の側壁部に形成される前記パッシベーション膜の上面より低く、かつ前記凹部の中に配置される前記赤外線検出部の上面より低く、前記支持体のそれぞれの下面は、前記赤外線検出部の下面より高いことを特徴とする赤外線センサが提供される。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について具体例を参照しつつ詳細に説明する。
【0019】
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係わる赤外線センサの全体構成図である。入射赤外線を電気信号に変換する赤外線検出画素1が半導体基板上に2次元的に配置され、画素選択のための垂直アドレス回路および水平アドレス回路が赤外線検出画素アレイ2に隣接配置され、選択された画素からの信号を順次出力するための出力部を有している。
【0020】
図1における赤外線検出画素1は順バイアスされたpn接合であり、画素のpn接合を順バイアスするための定電流源も赤外線検出画素アレイ2に隣接して配置されている。ここで、図1では赤外線検出画素アレイ2として2行×2列の4画素のアレイを示した。
【0021】
垂直アドレス回路により選択された赤外線検出画素行には、定電流源から供給される順バイアス電流が、垂直信号線3、選択画素、水平アドレス線4の電流パスを流れ、垂直信号線3に発生した信号電圧は、水平アドレス回路により順次選択され出力される。
【0022】
図1においては、最も単純な例として、垂直信号線3に発生した信号電圧を、水平アドレス回路により順次選択される列選択トランジスタ5を介して、直接出力する構造を示しているが、この信号電圧は微弱であるので、必要に応じて信号電圧を列単位で増幅する構造を設けてもよい。
【0023】
図2は、図1の赤外線検出画素1の等価回路図である。高感度化のためにpn接合はn個直列接続されており、pn接合に直列に付加抵抗:Raが存在している。
【0024】
付加抵抗:Raは、pn接合と水平アドレス線4およびpn接合と垂直信号線5との間の画素内部配線抵抗:Rl、この配線とpn接合とのコンタクト抵抗:Rc、およびpn接合のp領域およびn領域の抵抗:Rsとからなっている。
【0025】
図3(a)は図2に表した赤外線検出画素の平面構成図であり、図3(b)はそのA−A’線断面図である。赤外線検出画素は、単結晶シリコン支持基板6内部に形成された中空構造7の上に、赤外線吸収層18と、熱電変換のために形成されたSOI層8内部のpn接合と、このSOI層8を支持している埋め込みシリコン酸化膜層9とから成るセンサ部10と、このセンサ部10を中空構造7上に支持するとともにセンサ部10からの電気信号を出力するための支持部11と、このセンサ部10と垂直信号線4および水平アドレス線5とを接続する接続部(不図示)からなっている。
【0026】
センサ部10および支持部11が中空構造7上に設けられることにより、入射赤外線によるセンサ部10の温度の変調を効率良く行う構造になっている。図3では、n=2の場合の構造を示している。
【0027】
そして、本発明においては、支持部11の厚さT1がセンサ部10の厚さT2よりも薄くなるように形成されている。特に、本具体例の場合には、支持部11の下面11Bを、基板6からみて、センサ部10の下面10Bよりも高い位置に形成することにより、厚さT1をT2よりも小さくしている。このように、支持部の厚さT1を薄くすることにより、熱の「逃げ」を抑制し、赤外線に対する感度を大幅に向上することができる。
【0028】
次に、図3に示す赤外線検出画素の製造工程について説明する。
【0029】
図4及び図5は、赤外線検出画素の製造工程を表す要部工程断面図である。
【0030】
まず、半導体基板として単結晶シリコン支持基板6上に埋め込みシリコン酸化膜層9、単結晶シリコン層8が順次積層された、いわゆるSOI基板を準備する(図4(a))。
【0031】
次に、素子分離としてSTI(Shallow-Trench-Isolation)と同様の工程を行う。すなわち、フォトリソグラフィー等の技術をもちいて素子分離領域を定義し、素子分離領域の単結晶シリコン層8を、たとえばRIE(Reactive-Ion-Etching)等の技術によりエッチング除去した後に、素子分離シリコン酸化膜14をCVD(Chemical-Vapor-Deposition)等の技術により埋め込み、CMP(Chemical-Mechanical-Polishing)等の技術で平坦化する(図4(b))。このとき、支持部11の領域も素子分離領域として定義され、素子分離シリコン酸化膜14が埋め込まれることは言うまでも無い。
【0032】
次に、素子分離領域のうち、支持部11を形成するための支持構造用素子分離領域の、素子分離シリコン酸化膜14と埋め込みシリコン酸化膜層9とを、たとえばRIE(Reactive-Ion-Etching)等の技術によりエッチング除去した後に、犠牲シリコン膜21をCVD(Chemical-Vapor-Deposition)等の技術により埋め込み、CMP(Chemical-Mechanical-Polishing)等の技術で平坦化する(図4(b))。
【0033】
この犠牲シリコン膜21は、後に行う工程である支持基板6のエッチングにおいてエッチングされるための、いわゆる犠牲層であるので、単結晶、多結晶、非晶質のいずれの構造であっても構わない。
【0034】
この犠牲シリコン膜21を支持構造用素子分離領域内に埋め込んだ後の、CMP等による平坦化工程おいて、単結晶シリコン層8が露出する、いわゆる活性領域での単結晶シリコン層8の表面を保護するために、支持構造用素子分離領域のシリコン酸化膜エッチング工程に先立ち、単結晶シリコン層8表面をシリコン酸化膜等で保護する工程を実施することがより好ましい。
【0035】
次に、アドレス回路、出力部、定電流源等の周辺回路のソース・ドレイン領域と同様にセンサ部のpn接合のためのn型不純物領域15をフォトリソグラフィー技術とイオン注入等のドーピング技術とにより形成し、周辺回路およびpn接合の配線のためのコンタクトホール16形成、および金属配線17形成の、いわゆるメタライゼーション工程を行う。
【0036】
次に、センサ部には赤外線吸収層を形成するが、本実施形態のように、メタライゼーション工程において形成する層間絶縁膜およびパッシベーション膜18を流用することも可能である。(図4(d))。
【0037】
次に、支持部11を形成するとともに、中空構造7を形成するためのエッチングホール19を形成するために、パッシベーション膜18および層間絶縁膜をRIE(Reactive-Ion-Etching)等のエッチングを行う(図5(a))。
【0038】
次に、このエッチングホール19を介して、犠牲シリコン膜21を、たとえばTMAH(Tetra-Methyl-Ammonium-Hydroxide)等の薬液によりエッチングし除去する(図5(b))。
【0039】
最後に、単結晶シリコンの異方性エッチャントとして、たとえばTMAH(Tetra-Methyl-Ammonium-Hydroxide)等の薬液を用いた単結晶シリコンの異方性エッチングを行うことで、単結晶シリコン支持基板6内部に中空構造7を形成し、図3の赤外線検出画素の構造を得ることができる(図5(c))。
【0040】
図5の説明においては、犠牲シリコン膜21のエッチング除去工程と、それに続く支持単結晶シリコン基板6の異方性エッチング工程として、独立に説明したが、これらのエッチングに用いる薬液は、基本的に同一の薬液であるので、実際の工程においては、図5(a)の形状となった後に、たとえばTMAH等の薬液によるエッチングを行うことで、図5(b)の形状を意識することなく、最終形状である図5(c)の構造を得ることができる。
【0041】
もちろん、周辺回路で用いるトランジスタ形成のためのゲート電極形成工程が必要なことは言うまでも無いが、赤外線検出画素の製造工程とは直接の関係が無い工程であるので、上記の説明の中では省略している。
【0042】
図3に表したように、本実施形態のセンサ構造においては、素子分離工程の直後において、支持部用素子分離領域に犠牲シリコン膜21を埋め込み形成し、その後、この犠牲シリコン層をエッチング除去することで、支持部の底部が単結晶シリコン層8の表面と同程度の高さに形成されている。そのために支持部11は大幅に薄く形成されており、したがって、支持部11の断面積は大幅に低減され、センサ部10と支持基板6との間の熱コンダクタンスは大幅に低減される。本実施形態との比較のために、従来例の断面構造として、図18に表した断面構造図との比較からも、その断面積の低減は明らかである。
【0043】
すなわち、図18(a)は従来の赤外線検出画素の平面構成図であり、図18(b)はそのA−A’線断面図である。同図については、図3と同様の要素には同一の符号を付して詳細な説明は省略する。
【0044】
図3に表した本実施形態の支持部11と、図18に表した従来の支持部11とを比較すると、本実施形態においては、支持部11の断面積が大幅に小さくなっていることが分かる。その結果として、センサ部10からの熱の「逃げ」が大幅に低減し、入射赤外線パワーに対するセンサ部の温度変化の比、いわゆる熱感度は大幅に向上するので、高い赤外線感度を有する赤外線センサを得ることができる。
【0045】
ここで、図5(a)の形状を形成した後に、支持部11を除く領域をフォトレジスト等により保護した状態で、支持部11の表面側のパッシベーション膜18を適当量エッチングし、その後に犠牲シリコン膜21および支持単結晶シリコン基板6のエッチング処理することにより、図6に表した構造を得ることも可能である。
【0046】
すなわち、図6に表した構造では、支持部11の底面11Bが単結晶シリコン層8の上面と同程度の高さに形成されているだけでなく、支持部11の上面11Tが、センサ部10の上面10Tより低い位置に形成されている。この図6の構造によれば、図3の構造と比較して、支持部11の断面積はより低減されており、したがって、熱の「逃げ」をさらに抑制して、赤外線センサをより高感度化できる。
【0047】
このように、支持部の上面11Tをエッチングしてセンサ部の上面10Tよりも低く形成することは、実際上は、利点が大きい。それは、センサの感度を向上させるためには、センサ部10のシリコン酸化膜18を厚く形成する必要があるからである。
【0048】
図7は、このようにシリコン酸化膜18を厚く形成した例を表す概念図である。
【0049】
すなわち、赤外線に対する感度を上げるためには、センサ部10のシリコン酸化膜18が赤外線を十分に吸収するように厚く形成する必要がある。実際には、シリコン酸化膜18の膜厚を500nmあるいはそれ以上に厚く形成する場合もある。さらに、この上に光吸収膜として窒化シリコン膜30を300nm程度の厚みに堆積する場合もある。このような場合に、支持部11の上面をエッチングして、その上面11Tをセンサ部の上面10Tよりも低く形成すれば、支持部11の断面積を大幅に縮小して感度をさらに改善することが可能となる。
【0050】
また、図8は、本実施形態にかかる赤外線センサのもうひとつの具体例を表す概念図である。すなわち、この具体例においては、単結晶シリコン層8と配線7とがより離れて設けられ、深いコンタクトホール16により接続されている。この構成は、センサ部10の周辺に設けられる周辺回路の構成上、必要になる場合があり、この点については、後に詳述する。
【0051】
一方、図4及び図5に表した工程によれば、完成した図3の構造の赤外線センサが高感度化するという効果の他にも、製造工程をより容易な工程とするという効果もある。この点を説明するために、まず、比較のために、図18に表した従来構造の赤外線センサの製造工程を説明する。
【0052】
図19及び図20は、図18に表した従来の赤外線センサの製造工程の要部を表す工程断面図である。これらの図面に関しては、支持構造用素子分離領域に犠牲シリコン膜21を埋め込まないという点と、この犠牲シリコン膜21をエッチング除去する工程が無いという点を除けば、図4及び図5と同様であるので、その詳細は省略する。
【0053】
これらの製造工程を参照しつつ、図3に表した本発明と図18に表した従来の構造における支持部11の断面積から、熱伝導率をそれぞれ算出すると以下の如くである。
【0054】
まず、支持部11における絶縁材料としてシリコン酸化膜、配線17の材料としてチタンを各々用いた場合を想定する。また、チタン配線の幅を0.6[μm]、厚さを0.05[μm]とする。また、支持部11を構成する絶縁材料の幅は、チタン配線の保護のため1.0[μm]とする。
【0055】
図18の従来構造として、絶縁層の厚さが、埋め込みシリコン酸化膜層:0.2μm、SOI層:0.2μm、配線下のシリコン酸化膜厚:1μm+0.1μm、配線上のシリコン酸化膜厚:0.5μmとすると、合計膜厚は2μmである。
【0056】
図3の本発明の場合は、上記の従来の絶縁膜のうちで、埋め込み酸化膜(0.2μm)、SOI層(0.2μm)および配線下のシリコン酸化膜厚(1μm)が不要となる。従って、絶縁膜の合計膜厚は0.6μmとなる。
【0057】
ここで、Ti配線の単位長さあたりの熱伝導率は、本発明も従来例も同一であり、次式により得られる。
【0058】
2.2×10−5[W/μm/K]×0.6[μm]×0.05[μm]=6.6×10−7[μm・W/K]
また、シリコン酸化膜の単位長さあたりの熱伝導率は、以下の如くである。
【0059】
従来例では:
1.4×10−6[W/μm/K]×1.0[μm]×2.0[μm]=2.8×10−6[μm・W/K]
本発明では:
1.4×10−6[W/μm/K]×1.0[μm]×0.6[μm]=8.4×10−7[μm・W/K]
Tiとシリコン酸化膜の熱伝導を合計すると、従来例では3.5×10−6[W/μm/K]であり、本発明では1.5×10−6[W/μm/K]となる。
【0060】
つまり、本発明では、熱伝導が(1.5/3.5)倍すなわち約1/2以下に低減され、その結果として感度が2倍以上に向上する。
【0061】
以上、支持部11における熱の「逃げ」の抑制効果について定量的に説明した。
【0062】
次に、実際の作成上のメリットについて説明する。
【0063】
まず、図20(a)に示した、支持部11の形成とエッチングホール19の形成とを兼ねたシリコン酸化膜エッチング直後の断面構造と、本実施形態における図5(a)の断面構造とを比較する。
【0064】
この工程におけるシリコン酸化膜エッチングのパターンは、限定された画素領域内部において、センサ部8をできる限り大面積にし、支持部11をできる限り細くかつ長くするために、フォトリソグラフィーで加工可能な最小寸法で設計されている。また、この最小寸法で設計されたレイアウトを厳密に加工するために、シリコン酸化膜エッチングは、異方性のエッチングであるRIEを用いることが一般的である。
【0065】
RIEによるエッチングにおいて、その開口幅とエッチング深さとの比として定義される、いわゆるアスペクト比が、RIE工程を実施する際の技術的困難さの指標となることが一般的に知られている。すなわち、同一の開口幅であっても、より深いエッチング深さを要求される従来工程(図19及びC)および従来構造(図18)は、より困難なRIE工程であり、逆に言えば、本実施形態による製造工程は、より容易なRIE工程である。
【0066】
さらに、本実施形態によれば、支持部11を薄く形成することによる高感度化の効果と、製造工程が容易になる効果の他に、製造工程が容易になることに起因する副次的な高感度化の効果もある。
【0067】
すなわち、異方性エッチングであるRIEは、そのエッチングのイオン性を利用して、イオン入射の方向、すなわち基板に対して垂直な異方性エッチングを実現する。しかしながら、上述のエッチング深さが深くなり、また、エッチング開口幅が狭くなり、そのアスペクトが高い場合には、入射イオンの方向性が悪くなり、現実には、そのエッチング断面は垂直ではなく、わずかながらテーパー形状が発生することも一般的事実として広く知られている。
【0068】
ここで、図20(a)を参考に、高アスペクト比のシリコン酸化膜RIEを考えてみる。すると、図20(a)では、垂直に表現しているエッチングホール断面は、実際にはわずかながら、テーパー形状が発生している。このエッチングホール形状のテーパー形状を考慮すると、以下の二つの理由により、実際に作成される支持部11の断面積は図20(a)や図18に示すものよりも大面積になることが判る。
【0069】
そのひとつめの理由は、エッチングホール19断面のテーパー形状は、支持部11断面の逆テーパー形状をもたらすために、支持部11の断面は上底よりも下底が長い台形形状となり、その断面積は上底と厚さで設計される断面積より大きくなるからである。
【0070】
もうひとつの理由は、エッチングホール19がテーパー形状となった場合に、支持単結晶シリコン基板6のエッチング工程において、エッチング薬液が供給されるエッチングホール19底部の開口面積が低下する問題である。すなわち、エッチングホール19断面のテーパー形状を考慮した上で、エッチングホール底部での開口面積を確保するためには、エッチングホール19上底部を、若干ながら拡大したレイアウトを行うことが必要となる。したがって、支持部11の断面積はさらに増大し、赤外線センサの感度はさらに悪化することになる。
【0071】
(第2の実施の形態)
次に、本発明の第2の実施形態について説明する。本実施形態にかかわる赤外線センサの全体構成、および赤外線検出画素の等価回路は、第1の実施形態と同様に各々図1および図2に表したものと同様であり、その説明は省略する。
【0072】
図9は、本実施形態にかかわる赤外線検出画素の断面構造と平面構造とを説明するための概略構造図である。図9に示した構造は、第1の実施形態で示した図3とほぼ同様のものであるが、支持部11の底面11Bが、基板6からみて単結晶シリコン層8の高さより高く、配線17とほぼ同程度の高さに形成されている点が異なっている。
【0073】
本実施形態においても、支持部11の厚さT1は、センサ部10の厚さT2よりも薄く形成され、熱の「逃げ」を抑制できる構成とされている。
【0074】
また、図3と比較して、センサ部10におけるコンタクトホール16の深さが深くなっている。これは、本実施形態を説明するにあたり、第1の実施形態との違いを理解しやすくするという目的によるものである。
【0075】
本実施形態と前述した第1実施形態との相異点については、図9に示す本実施形態と図6に示す第1の実施形態とを比較すると、より理解しやすい。第1の実施形態を説明している図3と図6の違いは、センサ部10におけるコンタクトホール16の深さが深くなっているという部分のみである。図8は、図3よりも、より実際の断面構造に近い構造を表現していると言える。それは、図3には示されない、アドレス回路や出力回路等の周辺回路を構成するトランジスタやキャパシタの存在によって、センサ部8内部におけるコンタクトホール16が深くなってしまうという状況を反映しているからである。その状況を、図10を用いて説明する。
【0076】
図10は、左から、センサ部、トランジスタ、キャパシタを並べて、その断面構造を比較して表した概念図である。センサ部10の構造は、前述した通りであるので説明は省略する。n−チャネル型のMOSトランジスタ部Trは、ソース/ドレインを構成するN型不純物領域と、ゲート酸化膜上に形成されるゲート電極22からなっており、キャパシタCは、素子分離シリコン酸化膜14上にキャパシタ下部電極23と、この下部電極上に誘電体膜を介して積層形成されるキャパシタ上部電極24とからなっている。
【0077】
そして、これらの各領域に形成される配線17は共通の配線であり、配線17を形成する前の絶縁膜表面はCMP等の技術により平坦化されている。従って、図10に表すように、トランジスタのゲート電極22や、キャパシタ上部電極24よりも高い位置に、絶縁膜を介した状態で配線17を形成することが必要である。したがって、実際のセンサ部の断面構造は、図10あるいは図8に表したように、深いコンタクトホール16を有する構造となる。そして、実際のキャパシタ構造を考慮すると、その深さは1μm程度にもなってしまう。
【0078】
同様に、周辺回路の存在に起因して形成されるセンサ部の深いコンタクトホールを考慮した場合の従来構造の赤外線センサの画素構造を図Dに表す。
【0079】
ここで、図9に表した本実施形態の説明に戻る。
【0080】
図9に表した構造は、第1実施形態として表した図3とほぼ同様のものであるが、支持構造11の底部が、単結晶シリコン層8の高さより高く、配線17とほぼ同程度の高さに形成されている部分が異なっている。したがって、第1の実施形態よりもさらに、支持部11の断面積を低減可能であり、より高い感度の赤外線センサを得ることができる。ここで、図10に関して前述した説明からも理解されるように、本実施形態における支持部11の厚さは、第1実施形態における支持部11の厚さよりも、約1μmも薄く形成されていることになる。
【0081】
次に、本実施形態の赤外線センサの画素を製造する工程を、図11〜図13の工程断面図を用いて説明する。
【0082】
まず、半導体基板として単結晶シリコン支持基板6上に埋め込みシリコン酸化膜層9、単結晶シリコン層8が順次積層された、いわゆるSOI基板を準備する(図11(a))。
【0083】
次に、素子分離としてSTI(Shallow-Trench-Isolation)と同様の工程を行う。すなわち、フォトリソグラフィー等の技術をもちいて素子分離領域を定義し、素子分離領域の単結晶シリコン層8を、たとえばRIE(Reactive-Ion-Etching)等の技術によりエッチング除去した後に、素子分離シリコン酸化膜14をCVD(Chemical-Vapor-Deposition)等の技術により埋め込み、CMP(Chemical-Mechanical-Polishing)等の技術で平坦化する(図11(b))。このとき、支持部11の領域も素子分離領域として定義され、素子分離シリコン酸化膜14が埋め込まれることは言うまでも無い。
【0084】
次に、アドレス回路、出力部、定電流源等の周辺回路のソース・ドレイン領域と同様にセンサ部のpn接合のためのn型不純物領域15をフォトリソグラフィー技術とイオン注入等のドーピング技術とにより形成したのちに、絶縁層25を形成する(図11(c))。
【0085】
次に、素子分離領域のうち、支持部11を形成するための支持構造用素子分離領域の、絶縁層25と、素子分離シリコン酸化膜14と、埋め込みシリコン酸化膜層9とを、たとえばRIE(Reactive-Ion-Etching)等の技術によりエッチング除去する(図11(d))。
【0086】
次に、犠牲シリコン膜21をCVD(Chemical-Vapor-Deposition)等の技術により埋め込み、CMP(Chemical-Mechanical-Polishing)等の技術で平坦化する(図12(a))。この犠牲シリコン膜21は、後に行う工程である支持基板6のエッチングにおいてエッチングされるための、いわゆる犠牲層であるので、単結晶、多結晶、非晶質のいずれの構造であっても構わない。
【0087】
次に、全領域に絶縁膜26を形成し、犠牲シリコン層21と配線17との間の絶縁層を形成する。この支持部11において、配線17の下に形成される絶縁層26が、最終的に支持部11の底面となる(図12(b))。
【0088】
次に、周辺回路およびpn接合の配線のためのコンタクトホール16形成、および金属配線17形成の、いわゆるメタライゼーション工程を行う。
【0089】
次に、センサ部には赤外線吸収層を形成するが、本実施形態のように、メタライゼーション工程において形成する層間絶縁膜およびパッシベーション膜18を流用することも可能である。(図12(c))。
【0090】
次に、支持部11を形成するとともに、中空構造7を形成するためのエッチングホール19を形成するために、パッシベーション膜18および絶縁膜26をRIE(Reactive-Ion-Etching)等によりエッチングする(図13(a))。
【0091】
次に、このエッチングホール19を介して、犠牲シリコン膜21を、たとえばTMAH(Tetra-Methyl-Ammonium-Hydroxide)等の薬液によりエッチングし除去する(図13(b))。
【0092】
最後に、単結晶シリコンの異方性エッチャントとして、たとえばTMAH(Tetra-Methyl-Ammonium-Hydroxide)等の薬液を用いた単結晶シリコンの異方性エッチングを行うことで、単結晶シリコン支持基板6内部に中空構造7を形成し、図9の赤外線検出画素の構造を得ることができる(図13(c))。
【0093】
図13(b)〜(c)の説明においては、犠牲シリコン膜21のエッチング除去工程と、それに続く支持単結晶シリコン基板6の異方性エッチング工程として、独立に説明したが、これらのエッチングに用いる薬液は、基本的に同一の薬液であるので、実際の工程においては、図13(a)の形状となった後に、たとえばTMAH等の薬液によるエッチングを行うことで、図13(b)の形状を意識することなく、最終形状である図13(c)の構造を得ることができる。
【0094】
もちろん、周辺回路で用いるトランジスタ形成のためのゲート電極形成工程が必要なことは言うまでも無いが、赤外線検出画素の製造工程とは直接の関係が無い工程であるので、上記の説明の中では省略している。
【0095】
図9に表したように、本実施形態のセンサ構造においては、メタライゼーション工程の前に実施される、絶縁膜25の平坦化工程において、支持部用素子分離領域に犠牲シリコン膜21を埋め込み形成し、その後、この犠牲シリコン層をエッチング除去することで、支持部の底部11Bが配線17の表面と同程度の高さに形成されている。そのために支持部11は、さらに大幅に薄く形成されており、したがって、支持部11の断面積はさらに大幅に低減され、センサ部10と支持基板6との間の熱コンダクタンスはさらに大幅に低減される。本実施形態との比較のために、従来例として、図Dに表した断面構造図との比較からも、支持部11の断面積の低減は明らかである。
【0096】
その結果、入射赤外線パワーに対するセンサ部の温度変化の比、いわゆる熱感度は大幅に向上するので、高い赤外線感度を有する赤外線センサを得ることができる。
【0097】
また、図13(a)の形状を形成した後に、支持部11を除く領域をフォトレジスト等により保護した状態で、支持部11の表面側のパッシベーション膜18を適当量エッチングし、その後に犠牲シリコン膜21を除去(図14(b))と、さらに支持単結晶シリコン基板6のエッチング処理(図14(c))することにより、図15に表した構造を得ることも可能である。
【0098】
すなわち、図15に表した構造では、支持部11の底面11Bが配線17の表面と同程度の高さに形成されているだけでなく、支持部11の上面11Tが、センサ部10の表面10Tより低い高さに形成されている。この構造によれば、図9の構造と比較して、支持部11の断面積はさらに低減されており、したがって、赤外線センサをより高感度化できるので、より好ましい。
【0099】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【0100】
例えば、本発明の赤外線センサにおいて設ける配線17についてさらに補足すると、センサ部10における配線と支持部11における配線は、同一材料に限定されない。例えば、センサ部10における配線17の材料としては通常のLSI工程で使用されるアルミニウム(Al)等の金属配線材料を用い、支持部11の配線17の材料には熱伝導率が低いチタン(Ti)を用いると熱の「逃げ」をさらに低減することが可能であり、より好ましい。
【0101】
この場合には、配線17の形成工程を、センサ部10におけるアルミニウム配線を形成する第1の配線形成工程と、支持部11におけるチタン配線を形成する第2の配線工程との2回行うことになる。このとき、アルミニウム配線とチタン配線との間に層間絶縁膜を形成し、両配線の接続のためのコンタクトホールを形成する方法も可能であるが、以下の方法も可能であり、より好ましい。
【0102】
それは、第2の配線パターンが第1の配線パターン上に必ず形成されるように設計した上で、第1の配線形成工程の直後に第2の配線工程を実施するという方法である。もちろん支持部11には第2の配線パターンのみを形成する。この方法によれば、上記の絶縁層形成・コンタクト形成工程が不要となるばかりでなく、上層に膜厚が極めて薄いチタン配線を形成するコンタクトホールにおけるチタン配線の段切れによるコンタクト不良の発生を防止することが可能である。このチタン配線の膜厚を極めて薄くするのは、支持部11の熱伝導を低減し高感度化する目的であることは言うまでも無い。
【0103】
一方、以上説明した第1および第2の実施形態はいずれも、赤外線検出画素を2次元的にアレイ配置して構成された赤外線センサであるが、もちろん赤外線検出画素を1次元的に配列した1次元センサや、アレイ配置されない単一の赤外線センサに適用しても、同様の効果が得られることは言うまでも無い。
【0104】
また、上述した具体例に加えて赤外線吸収層を積層した構成としても良い。
【0105】
図16は、赤外線吸収層を積層形成した赤外線センサの構成を表す概念図である。すなわち、本発明の実施の形態として前述したいずれかの構成において、センサ部10の上に、赤外線吸収層100を積層させる。赤外線吸収層100は、反射層100Aと絶縁層100Bと吸収層100Cとを積層した構成を有し、赤外線を吸収して熱をセンサ部10に供給する。このような赤外線吸収層100は、センサ部10よりもはるかに大きい検出面積を有するので、赤外線吸収面積を拡大し、光学的な感度向上効果と相まって、より高感度な赤外線センサを得ることが可能となる。
【0106】
また、本発明において熱電変換手段として用いるpn接合は、プレーナ構造のpn接合に限定されるものでは無く、ラテラル構造のpn接合も熱電変換手段として同様に採用することができる。
【0107】
図17は、このようなラテラル構造の要部を概念的に表す斜視透視図である。すなわち、同図に例示したものでは、基板200上に形成された埋め込み酸化膜210の上にSOI膜からなる複数のラテラル型pn接合ダイオード220が設けられ、金属ストラップ230により直列接続されている。本発明においては、このようなラテラル構造のpn接合も熱電変換手段として同様に採用することができる。
【0108】
その他、本発明の要旨を逸脱しない範囲で、種々変形実施可能である。
【0109】
【発明の効果】
以上詳述したように、本発明によれば、センサ部を中空構造上に支持するための支持体を、従来構造と比較して大幅に薄くし、その断面積を大幅に低減し、熱コンダクタンスを大幅に低減可能し、その結果として極めて感度の高い赤外線センサを得ることができる。
【0110】
また、本発明によれば、支持体領域の絶縁層をエッチングし、犠牲シリコン膜を埋め込むので、支持脚を形成するための絶縁層RIEのアスペクト比を大幅に低減し、工程を容易にするとともに、副次的効果としてさらに支持脚の断面積を低減し、より高感度化することが可能である。
【0111】
すなわち、本発明によれば、従来よりも高感度の非冷却赤外線センサを容易且つ確実に得ることが可能となり、各種の応用分野において高性能のセンサを低コストで提供することができる点で産業上のメリットは多大である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係わる赤外線センサの全体構成図である。
【図2】図1の赤外線検出画素1の等価回路図である。
【図3】図3(a)は図2に表した赤外線検出画素の平面構成図であり、図3(b)はそのA−A’線断面図である。
【図4】赤外線検出画素の製造工程を表す要部工程断面図である。
【図5】赤外線検出画素の製造工程を表す要部工程断面図である。
【図6】図6(a)は、赤外線検出画素の平面構成図であり、図6(b)はそのA−A’線断面図である。
【図7】シリコン酸化膜18を厚く形成した例を表す概念図である。
【図8】本発明の第1実施形態にかかる赤外線センサのもうひとつの具体例を表す概念図である。
【図9】本発明の第2実施形態にかかわる赤外線検出画素の平面構成と断面構造とを説明するための概略構造図である。
【図10】左から、センサ部、トランジスタ、キャパシタを並べて、その断面構造を比較して表した概念図である。
【図11】本発明の第2実施形態の赤外線センサの画素を製造する工程を表す工程断面図である。
【図12】本発明の第2実施形態の赤外線センサの画素を製造する工程を表す工程断面図である。
【図13】本発明の第2実施形態の赤外線センサの画素を製造する工程を表す工程断面図である。
【図14】本発明の第2実施形態の赤外線センサの画素を製造する工程を表す工程断面図である。
【図15】支持部11の上面11Tが、センサ部10の表面10Tより低い高さに形成された赤外線センサの概念図である。
【図16】赤外線吸収層を積層形成した赤外線センサの構成を表す概念図である。
【図17】ラテラル構造の要部を概念的に表す斜視透視図である。
【図18】図18(a)は従来の赤外線検出画素の平面構成図であり、図18(b)はそのA−A’線断面図である。
【図19】従来の赤外線センサの製造工程の要部を表す工程断面図である。
【図20】従来の赤外線センサの製造工程の要部を表す工程断面図である。
【図21】図21(a)は従来の赤外線検出画素の平面構成図であり、図21(b)はそのA−A’線断面図である。
【符号の説明】
1 赤外線検出画素
2 赤外線検出画素アレイ
3 垂直信号線
4 水平アドレス線
5 列選択トランジスタ
6 単結晶シリコン支持基板
7 中空構造(中空部)
8 単結晶シリコン層
9 埋め込みシリコン酸化膜層
10 センサ部
11 支持部(支持体)
14 素子分離シリコン酸化膜
15 N型不純物領域
16 コンタクトホール
17 金属配線
18 パッシベーション膜
19 エッチングホール
21 犠牲シリコン膜
22 MOSトランジスタゲート電極
23 キャパシタ下部電極
24 キャパシタ上部電極
25、26 絶縁層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an infrared sensor and a method for manufacturing the same, and more particularly to a pixel structure of an uncooled infrared sensor and a method for manufacturing the same, and to provide a highly sensitive uncooled infrared sensor.
[0002]
[Prior art]
Infrared imaging has the advantage of being able to capture images day and night, and has the advantage of being more permeable to smoke and fog than visible light. In addition, it can obtain temperature information on subjects, so it can be monitored in the defense field. Wide application range as camera and fire detection camera.
[0003]
The biggest drawback of conventional mainstream quantum infrared solid-state imaging devices is that they require a cooling mechanism for low-temperature operation, but in recent years they have not required a cooling mechanism. The development of is becoming popular. In an uncooled type or thermal type infrared solid-state imaging device, an incident infrared ray having a wavelength of about 10 μm is converted into heat by an absorption structure, and the temperature change of the heat-sensitive part caused by the weak heat is electrically converted by some thermoelectric conversion means. Infrared image information is obtained by converting into a signal and reading out the electrical signal.
[0004]
In order to improve the sensitivity of such an uncooled infrared sensor, there are roughly three types of methods.
[0005]
One is a method of improving the ratio of the infrared power incident on the infrared detection unit: dP to the temperature change of the subject: dTs, that is, dP / dTs. This method is mainly to improve the sensitivity by the optical system, such as increasing the diameter of the infrared lens, using an antireflection coating, a low-absorption lens material, improving the infrared absorption rate of the infrared detector, and improving the infrared absorption area. Corresponds to this. Along with the recent increase in the number of non-cooled infrared sensors, the unit pixel size is mainly 40 μm × 40 μm. Among the items described above, it is relatively important to improve the infrared absorption area in the infrared detector. It was left as an issue.
[0006]
However, it has been reported that the infrared absorption area has been increased to 90% of the pixel area by forming an infrared absorption layer on top of the pixel (Tomohiro Ishikawa, et al., Proc. SPIE Vol.3698, p.556). , 1999), it is difficult to obtain a greater sensitivity improvement by optical means.
[0007]
The second is a method of improving the ratio of the incident infrared power: dP and the temperature change of the infrared detector: dTd, that is, dTd / dP, whereas the method described above is an optical method. Is a thermal method. In general, in an uncooled infrared sensor mounted in a vacuum package, heat transfer from the infrared detection unit to the support substrate is currently supported by supporting the infrared detection unit on a hollow structure inside the support substrate. It is dominated by the heat conduction of the structure. Therefore, a leg-like support structure made of a material having a low thermal conductivity is laid out to be thinner and longer as long as it can be designed (for example, Tomohiro Ishikawa, et al., Proc.
SPIE Vol.3698, p.556, 1999).
[0008]
However, as the pixel size is being reduced to about 40μm × 40μm, the silicon LSI process level microfabrication has already been performed, so the support structure layout has been improved to further improve sensitivity. Difficult to do. Similarly, it is difficult to further reduce the thermal conductivity, which is a material characteristic of the support structure. Particularly, the wiring for outputting an electrical signal from the infrared detector has a similar electrical conduction mechanism. Therefore, it is difficult to realize a significant improvement in sensitivity in terms of materials.
[0009]
The third is a means for improving the ratio of the change in temperature of the infrared detector: dTd to the change in electrical signal generated by the thermoelectric conversion means: dS, that is, dS / dTd, which is an electrical method. Unlike the other two methods, it is very important for this method to reduce various electrical noises that occur at the same time, while aiming for simple high sensitivity, that is, improvement in dS / dTd. Until now, various thermoelectric conversion means have been studied.
[0010]
The main ones are as follows.
[0011]
(1) Thermopile that converts temperature difference to potential difference by Seebeck effect
(For example, Toshio Kanno, et al., Proc. SPIE Vol.2269, pp.450-459, 1994),
(2) A bolometer that converts a temperature change into a resistance change according to the change temperature of the resistor.
(For example, A.Wood, Proc. IEDM, pp.175-177, 1993),
(3) Pyroelectric element that converts temperature change into electric charge by the pyroelectric effect
(For example, Charles Hanson, et al., Proc. SPIE Vol.2020, pp.330-339, 1993),
(4) Silicon pn junction that converts a temperature change into a voltage change by a constant forward current
(For example, Tomohiro Ishikawa, et al., Proc. SPIE Vol.3698, p.556, 1999)
However, in the comparison of each method, it cannot be said that there is a method that is decisively superior to other methods in terms of its thermoelectric conversion characteristics, noise characteristics, and manufacturing methods. For example, a bolometer is excellent in terms of temperature resolution, but a silicon pn junction that can be manufactured only in a silicon LSI process is excellent in the manufacturing process.
[0012]
[Problems to be solved by the invention]
As described above, as one of the methods for increasing the sensitivity of the uncooled infrared sensor, the ratio of the incident infrared power: dP and the temperature change of the infrared detector: dTd, that is, dTd / dP is improved. There is a thermal method.
[0013]
In general, heat transport from the infrared detector to the support substrate is dominated by the heat conduction of the support structure that supports the infrared detector on the hollow structure inside the support substrate. The leg-shaped support structure is designed to be thinner and longer as long as it can be designed. However, while the pixel size is being reduced to about 40 μm × 40 μm, the silicon LSI process has already been implemented. It is difficult to achieve a further significant improvement in sensitivity by devising the layout of the support structure because of the level of microfabrication.
[0014]
The present invention has been made on the basis of recognition of such a problem, and the purpose thereof is to significantly reduce the cross-sectional area of the support structure that supports the infrared detection unit compared to the conventional case and suppress heat "escape". An object of the present invention is to provide an infrared sensor with significantly improved detection sensitivity.
[0015]
[Means for Solving the Problems]
According to the present invention, on the semiconductor substrate, a plurality of infrared detection units having an absorption unit that absorbs incident infrared rays and converts the infrared rays into heat, and a thermoelectric conversion unit that converts a temperature change caused by the heat generated in the absorption unit into an electrical signal. Are disposed in a passivation film formed on the semiconductor substrate, and a recess formed by etching away a part of the passivation film and a part of the semiconductor substrate. And at least one support for supporting each of the plurality of infrared detection units, and the upper surface of each of the supports is lower than the upper surface of the passivation film formed on the side wall of the recess, And lower than the upper surface of the infrared detection unit disposed in the recess, each lower surface of the support is higher than the lower surface of the infrared detection unit Infrared sensor is provided.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to specific examples.
[0019]
(First embodiment)
FIG. 1 is an overall configuration diagram of an infrared sensor according to a first embodiment of the present invention. An infrared detection pixel 1 for converting incident infrared rays into an electrical signal is two-dimensionally arranged on a semiconductor substrate, and a vertical address circuit and a horizontal address circuit for pixel selection are arranged adjacent to the infrared detection pixel array 2 and selected. An output unit is provided for sequentially outputting signals from the pixels.
[0020]
The infrared detection pixel 1 in FIG. 1 is a forward-biased pn junction, and a constant current source for forward-biasing the pn junction of the pixel is also arranged adjacent to the infrared detection pixel array 2. Here, in FIG. 1, an array of 4 pixels of 2 rows × 2 columns is shown as the infrared detection pixel array 2.
[0021]
In the infrared detection pixel row selected by the vertical address circuit, the forward bias current supplied from the constant current source flows through the current path of the vertical signal line 3, the selected pixel, and the horizontal address line 4 and is generated in the vertical signal line 3. The signal voltages thus selected are sequentially selected and output by the horizontal address circuit.
[0022]
In FIG. 1, as a simplest example, a structure in which a signal voltage generated on the vertical signal line 3 is directly output via a column selection transistor 5 sequentially selected by a horizontal address circuit is shown. Since the voltage is weak, a structure for amplifying the signal voltage in units of columns may be provided as necessary.
[0023]
FIG. 2 is an equivalent circuit diagram of the infrared detection pixel 1 of FIG. In order to increase sensitivity, n pn junctions are connected in series, and an additional resistor Ra is present in series with the pn junction.
[0024]
Additional resistance: Ra is pixel internal wiring resistance between the pn junction and the horizontal address line 4 and between the pn junction and the vertical signal line 5: Rl, contact resistance between this wiring and the pn junction: Rc, and p region of the pn junction And n region resistance: Rs.
[0025]
3A is a plan configuration diagram of the infrared detection pixel shown in FIG. 2, and FIG. 3B is a cross-sectional view taken along the line AA ′. The infrared detection pixel includes an infrared absorption layer 18, a pn junction inside the SOI layer 8 formed for thermoelectric conversion on the hollow structure 7 formed inside the single crystal silicon support substrate 6, and the SOI layer 8. A sensor unit 10 composed of a buried silicon oxide film layer 9 supporting the sensor unit 10, a support unit 11 for supporting the sensor unit 10 on the hollow structure 7 and outputting an electrical signal from the sensor unit 10, The sensor unit 10 includes a connection unit (not shown) that connects the vertical signal line 4 and the horizontal address line 5.
[0026]
By providing the sensor unit 10 and the support unit 11 on the hollow structure 7, the temperature of the sensor unit 10 is efficiently modulated by incident infrared rays. FIG. 3 shows a structure in the case of n = 2.
[0027]
And in this invention, it forms so that thickness T1 of the support part 11 may become thinner than thickness T2 of the sensor part 10. FIG. In particular, in the case of this example, the thickness T1 is made smaller than T2 by forming the lower surface 11B of the support portion 11 at a position higher than the lower surface 10B of the sensor portion 10 when viewed from the substrate 6. . In this way, by reducing the thickness T1 of the support portion, it is possible to suppress the “escape” of heat and greatly improve the sensitivity to infrared rays.
[0028]
Next, a manufacturing process of the infrared detection pixel shown in FIG. 3 will be described.
[0029]
4 and 5 are principal part process cross-sectional views showing the manufacturing process of the infrared detection pixel.
[0030]
First, a so-called SOI substrate in which a buried silicon oxide film layer 9 and a single crystal silicon layer 8 are sequentially stacked on a single crystal silicon support substrate 6 as a semiconductor substrate is prepared (FIG. 4A).
[0031]
Next, the same process as STI (Shallow-Trench-Isolation) is performed as element isolation. That is, an element isolation region is defined using a technique such as photolithography, and the single crystal silicon layer 8 in the element isolation area is removed by etching using a technique such as RIE (Reactive-Ion-Etching). The film 14 is embedded by a technique such as CVD (Chemical-Vapor-Deposition), and planarized by a technique such as CMP (Chemical-Mechanical-Polishing) (FIG. 4B). At this time, it goes without saying that the region of the support portion 11 is also defined as an element isolation region and the element isolation silicon oxide film 14 is buried.
[0032]
Next, in the element isolation region, the element isolation silicon oxide film 14 and the buried silicon oxide film layer 9 in the support structure element isolation region for forming the support portion 11 are, for example, RIE (Reactive-Ion-Etching). Then, the sacrificial silicon film 21 is buried by a technique such as CVD (Chemical-Vapor-Deposition) and is flattened by a technique such as CMP (Chemical-Mechanical-Polishing) (FIG. 4B). .
[0033]
Since the sacrificial silicon film 21 is a so-called sacrificial layer to be etched in the etching of the support substrate 6 which will be performed later, it may have any structure of single crystal, polycrystal, and amorphous. .
[0034]
The surface of the single crystal silicon layer 8 in the so-called active region where the single crystal silicon layer 8 is exposed in the planarization step by CMP or the like after the sacrificial silicon film 21 is buried in the element isolation region for the support structure is exposed. In order to protect, it is more preferable to perform a step of protecting the surface of the single crystal silicon layer 8 with a silicon oxide film or the like prior to the silicon oxide film etching step in the support structure element isolation region.
[0035]
Next, the n-type impurity region 15 for the pn junction of the sensor portion is formed by photolithography technology and doping technology such as ion implantation as well as the source / drain regions of the peripheral circuits such as the address circuit, output portion, constant current source, etc. Then, a so-called metallization step of forming contact holes 16 for forming peripheral circuits and pn junction wiring and forming metal wiring 17 is performed.
[0036]
Next, although an infrared absorption layer is formed in the sensor part, it is also possible to divert the interlayer insulating film and the passivation film 18 formed in the metallization process as in this embodiment. (FIG. 4 (d)).
[0037]
Next, the passivation film 18 and the interlayer insulating film are etched by RIE (Reactive-Ion-Etching) or the like in order to form the support portion 11 and the etching hole 19 for forming the hollow structure 7 ( FIG. 5 (a)).
[0038]
Next, the sacrificial silicon film 21 is removed by etching with a chemical such as TMAH (Tetra-Methyl-Ammonium-Hydroxide) through the etching hole 19 (FIG. 5B).
[0039]
Finally, as the anisotropic etchant of the single crystal silicon, the single crystal silicon is anisotropically etched using a chemical such as TMAH (Tetra-Methyl-Ammonium-Hydroxide), for example, so that the inside of the single crystal silicon support substrate 6 The hollow structure 7 is formed in the structure, and the structure of the infrared detection pixel shown in FIG. 3 can be obtained (FIG. 5C).
[0040]
In the description of FIG. 5, the sacrificial silicon film 21 etching removal process and the subsequent anisotropic etching process of the supporting single crystal silicon substrate 6 have been described independently, but the chemicals used for these etchings are basically the same. Since it is the same chemical solution, in the actual process, after it becomes the shape of FIG. 5 (a), by performing etching with a chemical solution such as TMAH, for example, without being aware of the shape of FIG. 5 (b), The structure shown in FIG. 5C, which is the final shape, can be obtained.
[0041]
Of course, it goes without saying that a gate electrode forming step for forming a transistor used in the peripheral circuit is necessary, but since it is not directly related to the manufacturing process of the infrared detection pixel, in the above description, Omitted.
[0042]
As shown in FIG. 3, in the sensor structure of this embodiment, immediately after the element isolation step, a sacrificial silicon film 21 is embedded in the element isolation region for the support portion, and then the sacrificial silicon layer is removed by etching. As a result, the bottom portion of the support portion is formed to have the same height as the surface of the single crystal silicon layer 8. For this reason, the support portion 11 is formed to be significantly thinner. Therefore, the cross-sectional area of the support portion 11 is greatly reduced, and the thermal conductance between the sensor portion 10 and the support substrate 6 is greatly reduced. For comparison with the present embodiment, the reduction in the cross-sectional area is apparent from the cross-sectional structure shown in FIG. 18 as the cross-sectional structure of the conventional example.
[0043]
18A is a plan view of a conventional infrared detection pixel, and FIG. 18B is a cross-sectional view taken along the line AA ′. In this figure, the same elements as those in FIG. 3 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0044]
Comparing the support portion 11 of the present embodiment shown in FIG. 3 with the conventional support portion 11 shown in FIG. 18, the cross-sectional area of the support portion 11 is significantly reduced in this embodiment. I understand. As a result, the “escape” of heat from the sensor unit 10 is greatly reduced, and the ratio of the temperature change of the sensor unit to the incident infrared power, so-called thermal sensitivity, is greatly improved. Therefore, an infrared sensor having high infrared sensitivity can be obtained. Obtainable.
[0045]
Here, after forming the shape of FIG. 5A, an appropriate amount of the passivation film 18 on the surface side of the support portion 11 is etched in a state where the region excluding the support portion 11 is protected by a photoresist or the like, and then sacrificed. It is also possible to obtain the structure shown in FIG. 6 by etching the silicon film 21 and the supporting single crystal silicon substrate 6.
[0046]
That is, in the structure shown in FIG. 6, the bottom surface 11B of the support portion 11 is not only formed at the same height as the top surface of the single crystal silicon layer 8, but the top surface 11T of the support portion 11 is Is formed at a position lower than the upper surface 10T. According to the structure of FIG. 6, the cross-sectional area of the support portion 11 is further reduced as compared with the structure of FIG. 3. Therefore, the “escape” of heat is further suppressed, and the infrared sensor is more sensitive. Can be
[0047]
Thus, it is practically advantageous to etch the upper surface 11T of the support portion so as to be lower than the upper surface 10T of the sensor portion. This is because the silicon oxide film 18 of the sensor unit 10 needs to be formed thick in order to improve the sensitivity of the sensor.
[0048]
FIG. 7 is a conceptual diagram showing an example in which the silicon oxide film 18 is formed thick as described above.
[0049]
That is, in order to increase the sensitivity to infrared rays, it is necessary to form the silicon oxide film 18 of the sensor unit 10 thick so as to sufficiently absorb infrared rays. Actually, the silicon oxide film 18 may be formed to a thickness of 500 nm or more. Further, a silicon nitride film 30 may be deposited as a light absorption film on this to a thickness of about 300 nm. In such a case, if the upper surface of the support portion 11 is etched and the upper surface 11T is formed lower than the upper surface 10T of the sensor portion, the cross-sectional area of the support portion 11 can be greatly reduced to further improve the sensitivity. Is possible.
[0050]
FIG. 8 is a conceptual diagram showing another specific example of the infrared sensor according to the present embodiment. That is, in this specific example, the single crystal silicon layer 8 and the wiring 7 are provided farther apart and are connected by a deep contact hole 16. This configuration may be necessary due to the configuration of peripheral circuits provided around the sensor unit 10, and this will be described in detail later.
[0051]
On the other hand, according to the steps shown in FIGS. 4 and 5, in addition to the effect that the completed infrared sensor having the structure of FIG. 3 is highly sensitive, there is also an effect that the manufacturing process is made easier. In order to explain this point, first, the manufacturing process of the infrared sensor having the conventional structure shown in FIG. 18 will be described for comparison.
[0052]
19 and 20 are process cross-sectional views showing the main part of the manufacturing process of the conventional infrared sensor shown in FIG. These drawings are the same as FIG. 4 and FIG. 5 except that the sacrificial silicon film 21 is not embedded in the support structure element isolation region and there is no step of etching away the sacrificial silicon film 21. Details are omitted here.
[0053]
With reference to these manufacturing steps, the thermal conductivity is calculated from the cross-sectional area of the support portion 11 in the present invention shown in FIG. 3 and the conventional structure shown in FIG. 18 as follows.
[0054]
First, it is assumed that a silicon oxide film is used as the insulating material in the support portion 11 and titanium is used as the material of the wiring 17. The width of the titanium wiring is 0.6 [μm] and the thickness is 0.05 [μm]. The width of the insulating material constituting the support portion 11 is 1.0 [μm] for protecting the titanium wiring.
[0055]
In the conventional structure of FIG. 18, the thickness of the insulating layer is as follows: buried silicon oxide film layer: 0.2 μm, SOI layer: 0.2 μm, silicon oxide film thickness under the wiring: 1 μm + 0.1 μm, silicon oxide film thickness over the wiring When the thickness is 0.5 μm, the total film thickness is 2 μm.
[0056]
In the case of the present invention shown in FIG. 3, the buried oxide film (0.2 μm), the SOI layer (0.2 μm), and the silicon oxide film thickness (1 μm) under the wiring are not required among the above-described conventional insulating films. . Therefore, the total film thickness of the insulating film is 0.6 μm.
[0057]
Here, the thermal conductivity per unit length of the Ti wiring is the same in the present invention and the conventional example, and is obtained by the following equation.
[0058]
2.2 × 10 −5 [W / μm / K] × 0.6 [μm] × 0.05 [μm] = 6.6 × 10 −7 [μm · W / K]
The thermal conductivity per unit length of the silicon oxide film is as follows.
[0059]
In the conventional example:
1.4 × 10 −6 [W / μm / K] × 1.0 [μm] × 2.0 [μm] = 2.8 × 10 −6 [μm · W / K]
In the present invention:
1.4 × 10 −6 [W / μm / K] × 1.0 [μm] × 0.6 [μm] = 8.4 × 10 −7 [μm · W / K]
The total heat conduction of Ti and the silicon oxide film is 3.5 × 10 −6 [W / μm / K] in the conventional example, and 1.5 × 10 −6 [W / μm / K] in the present invention. Become.
[0060]
That is, in the present invention, the heat conduction is reduced to (1.5 / 3.5) times, that is, about ½ or less, and as a result, the sensitivity is improved more than twice.
[0061]
Heretofore, the effect of suppressing the “escape” of heat in the support portion 11 has been quantitatively described.
[0062]
Next, actual merit in production will be described.
[0063]
First, as shown in FIG. 20A, the cross-sectional structure immediately after the silicon oxide film etching that serves as both the formation of the support portion 11 and the formation of the etching hole 19 and the cross-sectional structure of FIG. Compare.
[0064]
The silicon oxide film etching pattern in this step is the minimum dimension that can be processed by photolithography in order to make the sensor portion 8 as large as possible and the support portion 11 as thin and long as possible within the limited pixel region. Designed with. Further, in order to strictly process the layout designed with this minimum dimension, it is common to use RIE which is anisotropic etching for the silicon oxide film etching.
[0065]
In etching by RIE, it is generally known that a so-called aspect ratio, which is defined as a ratio between an opening width and an etching depth, is an index of technical difficulty in performing an RIE process. That is, the conventional process (FIGS. 19 and C) and the conventional structure (FIG. 18), which require a deeper etching depth even with the same opening width, are more difficult RIE processes. The manufacturing process according to the present embodiment is an easier RIE process.
[0066]
Furthermore, according to this embodiment, in addition to the effect of increasing sensitivity by forming the support portion 11 thin and the effect of facilitating the manufacturing process, there are secondary effects resulting from the ease of the manufacturing process. There is also an effect of high sensitivity.
[0067]
That is, RIE, which is anisotropic etching, realizes anisotropic etching perpendicular to the direction of ion incidence, that is, to the substrate, using the ionicity of the etching. However, when the above-mentioned etching depth is deep, the etching opening width is narrow, and the aspect is high, the directionality of incident ions is deteriorated. However, the occurrence of a tapered shape is widely known as a general fact.
[0068]
Here, a silicon oxide film RIE having a high aspect ratio will be considered with reference to FIG. Then, in FIG. 20 (a), the cross section of the etching hole expressed vertically is actually slightly tapered. In consideration of the tapered shape of the etching hole shape, it can be seen that the cross-sectional area of the actually produced support portion 11 is larger than that shown in FIGS. 20A and 18 for the following two reasons. .
[0069]
The first reason is that the taper shape of the cross section of the etching hole 19 results in a reverse taper shape of the cross section of the support portion 11, so that the cross section of the support portion 11 has a trapezoidal shape with the lower bottom longer than the upper base. This is because it becomes larger than the cross-sectional area designed by the upper base and the thickness.
[0070]
Another reason is that when the etching hole 19 has a tapered shape, the opening area at the bottom of the etching hole 19 to which the etching chemical is supplied is reduced in the etching process of the supporting single crystal silicon substrate 6. That is, in consideration of the tapered shape of the cross section of the etching hole 19, in order to secure the opening area at the bottom of the etching hole, it is necessary to perform a slightly enlarged layout on the bottom of the etching hole 19. Therefore, the cross-sectional area of the support portion 11 is further increased, and the sensitivity of the infrared sensor is further deteriorated.
[0071]
(Second Embodiment)
Next, a second embodiment of the present invention will be described. The overall configuration of the infrared sensor according to the present embodiment and the equivalent circuit of the infrared detection pixel are the same as those shown in FIGS. 1 and 2 as in the first embodiment, and the description thereof is omitted.
[0072]
FIG. 9 is a schematic structural diagram for explaining a cross-sectional structure and a planar structure of an infrared detection pixel according to the present embodiment. The structure shown in FIG. 9 is substantially the same as FIG. 3 shown in the first embodiment, but the bottom surface 11B of the support portion 11 is higher than the height of the single crystal silicon layer 8 when viewed from the substrate 6, and the wiring The difference is that it is formed to be almost the same height as 17.
[0073]
Also in the present embodiment, the thickness T1 of the support portion 11 is formed to be thinner than the thickness T2 of the sensor portion 10, and is configured to be able to suppress heat “escape”.
[0074]
Further, the depth of the contact hole 16 in the sensor unit 10 is deeper than that in FIG. This is for the purpose of facilitating understanding of the difference from the first embodiment in describing this embodiment.
[0075]
The difference between the present embodiment and the first embodiment described above is easier to understand when the present embodiment shown in FIG. 9 is compared with the first embodiment shown in FIG. The difference between FIG. 3 and FIG. 6 describing the first embodiment is only that the depth of the contact hole 16 in the sensor unit 10 is deep. 8 can be said to represent a structure closer to the actual cross-sectional structure than FIG. This reflects the situation that the contact hole 16 inside the sensor unit 8 becomes deep due to the presence of transistors and capacitors that constitute peripheral circuits such as an address circuit and an output circuit, which are not shown in FIG. is there. The situation will be described with reference to FIG.
[0076]
FIG. 10 is a conceptual diagram in which sensor parts, transistors, and capacitors are arranged from the left and their cross-sectional structures are compared. Since the structure of the sensor unit 10 is as described above, description thereof is omitted. The n-channel type MOS transistor portion Tr is composed of an N-type impurity region constituting source / drain and a gate electrode 22 formed on the gate oxide film, and the capacitor C is formed on the element isolation silicon oxide film 14. The capacitor lower electrode 23 and the capacitor upper electrode 24 stacked on the lower electrode via a dielectric film.
[0077]
The wiring 17 formed in each of these regions is a common wiring, and the surface of the insulating film before the wiring 17 is formed is planarized by a technique such as CMP. Therefore, as shown in FIG. 10, it is necessary to form the wiring 17 at a position higher than the gate electrode 22 of the transistor and the capacitor upper electrode 24 through the insulating film. Therefore, the actual cross-sectional structure of the sensor portion is a structure having a deep contact hole 16 as shown in FIG. 10 or FIG. In consideration of the actual capacitor structure, the depth is about 1 μm.
[0078]
Similarly, FIG. D shows a pixel structure of an infrared sensor having a conventional structure in consideration of a deep contact hole in a sensor portion formed due to the presence of a peripheral circuit.
[0079]
Returning to the description of the present embodiment shown in FIG.
[0080]
The structure shown in FIG. 9 is almost the same as FIG. 3 shown as the first embodiment, but the bottom of the support structure 11 is higher than the height of the single crystal silicon layer 8 and is almost the same as the wiring 17. The part formed in height is different. Therefore, the cross-sectional area of the support part 11 can be reduced further than in the first embodiment, and an infrared sensor with higher sensitivity can be obtained. Here, as can be understood from the description given above with reference to FIG. 10, the thickness of the support portion 11 in the present embodiment is formed to be about 1 μm thinner than the thickness of the support portion 11 in the first embodiment. It will be.
[0081]
Next, a process for manufacturing the pixel of the infrared sensor according to the present embodiment will be described with reference to process cross-sectional views in FIGS.
[0082]
First, a so-called SOI substrate is prepared in which a buried silicon oxide film layer 9 and a single crystal silicon layer 8 are sequentially stacked on a single crystal silicon support substrate 6 as a semiconductor substrate (FIG. 11A).
[0083]
Next, the same process as STI (Shallow-Trench-Isolation) is performed as element isolation. That is, an element isolation region is defined using a technique such as photolithography, and the single crystal silicon layer 8 in the element isolation area is removed by etching using a technique such as RIE (Reactive-Ion-Etching). The film 14 is embedded by a technique such as CVD (Chemical-Vapor-Deposition), and is planarized by a technique such as CMP (Chemical-Mechanical-Polishing) (FIG. 11B). At this time, it goes without saying that the region of the support portion 11 is also defined as an element isolation region and the element isolation silicon oxide film 14 is buried.
[0084]
Next, the n-type impurity region 15 for the pn junction of the sensor portion is formed by photolithography technology and doping technology such as ion implantation as well as the source / drain regions of the peripheral circuits such as the address circuit, output portion, constant current source, etc. After the formation, an insulating layer 25 is formed (FIG. 11C).
[0085]
Next, in the element isolation region, the insulating layer 25, the element isolation silicon oxide film 14, and the buried silicon oxide film layer 9 in the element isolation region for supporting structure for forming the support portion 11 are, for example, RIE ( Etching is removed by a technique such as Reactive-Ion-Etching (FIG. 11D).
[0086]
Next, the sacrificial silicon film 21 is embedded by a technique such as CVD (Chemical-Vapor-Deposition), and is planarized by a technique such as CMP (Chemical-Mechanical-Polishing) (FIG. 12A). Since the sacrificial silicon film 21 is a so-called sacrificial layer to be etched in the etching of the support substrate 6 which will be performed later, it may have any structure of single crystal, polycrystal, and amorphous. .
[0087]
Next, an insulating film 26 is formed in the entire region, and an insulating layer between the sacrificial silicon layer 21 and the wiring 17 is formed. In this support part 11, the insulating layer 26 formed under the wiring 17 finally becomes the bottom surface of the support part 11 (FIG. 12B).
[0088]
Next, a so-called metallization process of forming contact holes 16 and wirings 17 for peripheral circuit and pn junction wiring is performed.
[0089]
Next, although an infrared absorption layer is formed in the sensor part, it is also possible to divert the interlayer insulating film and the passivation film 18 formed in the metallization process as in this embodiment. (FIG. 12 (c)).
[0090]
Next, the passivation film 18 and the insulating film 26 are etched by RIE (Reactive-Ion-Etching) or the like in order to form the support portion 11 and the etching hole 19 for forming the hollow structure 7 (FIG. 13 (a)).
[0091]
Next, the sacrificial silicon film 21 is removed by etching with a chemical such as TMAH (Tetra-Methyl-Ammonium-Hydroxide) through the etching hole 19 (FIG. 13B).
[0092]
Finally, as the anisotropic etchant of single crystal silicon, for example, the single crystal silicon is anisotropically etched using a chemical solution such as TMAH (Tetra-Methyl-Ammonium-Hydroxide), so that the inside of the single crystal silicon support substrate 6 is inside. The hollow structure 7 is formed in the structure, and the structure of the infrared detection pixel shown in FIG. 9 can be obtained (FIG. 13C).
[0093]
In the description of FIGS. 13B to 13C, the sacrificial silicon film 21 is removed independently of the etching process and the subsequent anisotropic etching process of the supporting single crystal silicon substrate 6. Since the chemical solution to be used is basically the same chemical solution, in the actual process, after forming the shape of FIG. 13A, for example, by etching with a chemical solution such as TMAH, the chemical solution of FIG. The structure shown in FIG. 13C, which is the final shape, can be obtained without being conscious of the shape.
[0094]
Of course, it goes without saying that a gate electrode forming step for forming a transistor used in the peripheral circuit is necessary, but since it is not directly related to the manufacturing process of the infrared detection pixel, in the above description, Omitted.
[0095]
As shown in FIG. 9, in the sensor structure of the present embodiment, a sacrificial silicon film 21 is embedded in the support element isolation region in the planarization process of the insulating film 25 performed before the metallization process. After that, the sacrificial silicon layer is removed by etching, so that the bottom portion 11B of the support portion is formed at the same height as the surface of the wiring 17. Therefore, the support portion 11 is formed to be much thinner. Therefore, the cross-sectional area of the support portion 11 is further greatly reduced, and the thermal conductance between the sensor portion 10 and the support substrate 6 is further greatly reduced. The For comparison with the present embodiment, the reduction in the cross-sectional area of the support portion 11 is apparent from a comparison with the cross-sectional structure diagram shown in FIG.
[0096]
As a result, the ratio of the temperature change of the sensor unit with respect to the incident infrared power, so-called thermal sensitivity, is greatly improved, so that an infrared sensor having high infrared sensitivity can be obtained.
[0097]
In addition, after forming the shape of FIG. 13A, an appropriate amount of the passivation film 18 on the surface side of the support portion 11 is etched in a state where the region excluding the support portion 11 is protected by a photoresist or the like, and then the sacrificial silicon is etched. It is also possible to obtain the structure shown in FIG. 15 by removing the film 21 (FIG. 14B) and further etching the supporting single crystal silicon substrate 6 (FIG. 14C).
[0098]
That is, in the structure shown in FIG. 15, the bottom surface 11B of the support portion 11 is not only formed at the same height as the surface of the wiring 17, but the top surface 11T of the support portion 11 is the surface 10T of the sensor portion 10. It is formed at a lower height. According to this structure, the cross-sectional area of the support portion 11 is further reduced as compared with the structure of FIG. 9, and thus the sensitivity of the infrared sensor can be further increased, which is more preferable.
[0099]
The embodiments of the present invention have been described above with reference to specific examples. However, the present invention is not limited to these specific examples.
[0100]
For example, further supplementing the wiring 17 provided in the infrared sensor of the present invention, the wiring in the sensor unit 10 and the wiring in the support unit 11 are not limited to the same material. For example, a metal wiring material such as aluminum (Al) used in a normal LSI process is used as a material of the wiring 17 in the sensor unit 10, and titanium (Ti) having a low thermal conductivity is used as a material of the wiring 17 of the support unit 11. ) Is more preferable because it is possible to further reduce the “escape” of heat.
[0101]
In this case, the wiring 17 is formed twice by the first wiring forming process for forming the aluminum wiring in the sensor unit 10 and the second wiring process for forming the titanium wiring in the support unit 11. Become. At this time, a method of forming an interlayer insulating film between the aluminum wiring and the titanium wiring and forming a contact hole for connecting both wirings is possible, but the following method is also possible and more preferable.
[0102]
This is a method in which the second wiring step is performed immediately after the first wiring forming step after designing the second wiring pattern to be surely formed on the first wiring pattern. Of course, only the second wiring pattern is formed on the support portion 11. According to this method, not only the above-mentioned insulating layer formation and contact formation steps are unnecessary, but also the occurrence of contact failure due to the disconnection of the titanium wiring in the contact hole for forming the titanium wiring with a very thin film thickness on the upper layer is prevented. Is possible. Needless to say, the purpose of reducing the thickness of the titanium wiring is to reduce the heat conduction of the support portion 11 and increase the sensitivity.
[0103]
On the other hand, each of the first and second embodiments described above is an infrared sensor configured by two-dimensionally arranging infrared detection pixels. Of course, the infrared detection pixels are arranged one-dimensionally. It goes without saying that the same effect can be obtained even when applied to a dimension sensor or a single infrared sensor not arranged in an array.
[0104]
Further, in addition to the specific examples described above, an infrared absorption layer may be stacked.
[0105]
FIG. 16 is a conceptual diagram illustrating a configuration of an infrared sensor in which an infrared absorption layer is stacked. That is, in any of the configurations described above as the embodiment of the present invention, the infrared absorption layer 100 is laminated on the sensor unit 10. The infrared absorption layer 100 has a configuration in which a reflective layer 100 </ b> A, an insulating layer 100 </ b> B, and an absorption layer 100 </ b> C are stacked, absorbs infrared rays, and supplies heat to the sensor unit 10. Since such an infrared absorption layer 100 has a detection area far larger than that of the sensor unit 10, it is possible to obtain an infrared sensor with a higher sensitivity in combination with an optical sensitivity improvement effect by expanding the infrared absorption area. It becomes.
[0106]
Further, the pn junction used as the thermoelectric conversion means in the present invention is not limited to the planar pn junction, and a lateral pn junction can be similarly employed as the thermoelectric conversion means.
[0107]
FIG. 17 is a perspective perspective view conceptually showing the main part of such a lateral structure. That is, in the example illustrated in the figure, a plurality of lateral pn junction diodes 220 made of SOI films are provided on a buried oxide film 210 formed on a substrate 200 and are connected in series by a metal strap 230. In the present invention, a pn junction having such a lateral structure can be similarly employed as the thermoelectric conversion means.
[0108]
In addition, various modifications can be made without departing from the scope of the present invention.
[0109]
【The invention's effect】
As described above in detail, according to the present invention, the support for supporting the sensor unit on the hollow structure is significantly thinner than the conventional structure, the cross-sectional area is greatly reduced, and the thermal conductance is reduced. As a result, an extremely sensitive infrared sensor can be obtained.
[0110]
Further, according to the present invention, since the insulating layer in the support region is etched and the sacrificial silicon film is embedded, the aspect ratio of the insulating layer RIE for forming the support legs is greatly reduced, and the process is facilitated. As a secondary effect, it is possible to further reduce the cross-sectional area of the support leg and increase the sensitivity.
[0111]
That is, according to the present invention, it is possible to easily and surely obtain an uncooled infrared sensor having higher sensitivity than before, and it is possible to provide a high-performance sensor at various costs in various application fields. The above benefits are enormous.
[Brief description of the drawings]
FIG. 1 is an overall configuration diagram of an infrared sensor according to a first embodiment of the present invention.
FIG. 2 is an equivalent circuit diagram of the infrared detection pixel 1 of FIG.
3A is a plan configuration diagram of the infrared detection pixel shown in FIG. 2, and FIG. 3B is a cross-sectional view taken along line AA ′ of FIG.
FIG. 4 is a cross-sectional view of a main part showing a manufacturing process of an infrared detection pixel.
FIG. 5 is a cross-sectional view of a main part showing a manufacturing process of an infrared detection pixel.
6A is a plan view of an infrared detection pixel, and FIG. 6B is a cross-sectional view taken along line AA ′ of FIG.
FIG. 7 is a conceptual diagram showing an example in which a silicon oxide film 18 is formed thick.
FIG. 8 is a conceptual diagram showing another specific example of the infrared sensor according to the first embodiment of the present invention.
FIG. 9 is a schematic structural diagram for explaining a planar configuration and a cross-sectional structure of an infrared detection pixel according to a second embodiment of the present invention.
FIG. 10 is a conceptual diagram in which sensor parts, transistors, and capacitors are arranged from the left and their cross-sectional structures are compared.
FIG. 11 is a process cross-sectional view illustrating a process for manufacturing a pixel of an infrared sensor according to a second embodiment of the invention.
FIG. 12 is a process cross-sectional view illustrating a process of manufacturing a pixel of an infrared sensor according to a second embodiment of the invention.
FIG. 13 is a process cross-sectional view illustrating a process for manufacturing a pixel of an infrared sensor according to a second embodiment of the invention.
FIG. 14 is a process cross-sectional view illustrating a process for manufacturing a pixel of an infrared sensor according to a second embodiment of the invention.
15 is a conceptual diagram of an infrared sensor in which an upper surface 11T of a support part 11 is formed at a height lower than a surface 10T of a sensor part 10. FIG.
FIG. 16 is a conceptual diagram illustrating a configuration of an infrared sensor in which an infrared absorption layer is stacked.
FIG. 17 is a perspective perspective view conceptually showing a main part of a lateral structure.
18A is a plan configuration diagram of a conventional infrared detection pixel, and FIG. 18B is a cross-sectional view taken along the line AA ′ of FIG.
FIG. 19 is a process cross-sectional view illustrating a main part of a manufacturing process of a conventional infrared sensor.
FIG. 20 is a process cross-sectional view illustrating a main part of a manufacturing process of a conventional infrared sensor.
FIG. 21 (a) is a plan configuration diagram of a conventional infrared detection pixel, and FIG. 21 (b) is a cross-sectional view taken along line AA ′.
[Explanation of symbols]
1 Infrared detection pixel
2 Infrared detection pixel array
3 Vertical signal lines
4 Horizontal address lines
5 column selection transistor
6 Single crystal silicon support substrate
7 Hollow structure (hollow part)
8 Single crystal silicon layer
9 Embedded silicon oxide layer
10 Sensor part
11 Support part (support)
14 Device isolation silicon oxide film
15 N-type impurity region
16 Contact hole
17 Metal wiring
18 Passivation film
19 Etching hole
21 Sacrificial silicon film
22 MOS transistor gate electrode
23 Capacitor lower electrode
24 Capacitor upper electrode
25, 26 Insulating layer

Claims (8)

半導体基板上に、入射赤外線を吸収し熱に変換する吸収部と前記吸収部において発生した熱による温度変化を電気信号に変換する熱電変換部とを有する複数の赤外線検出部が設けられた赤外線センサであって、
前記半導体基板の上に形成されるパッシベーション膜と、
前記パッシベーション膜の一部および前記半導体基板の一部をエッチング除去して形成される凹部の中に配置され、前記複数の赤外線検出部のそれぞれを支持する少なくとも一つ以上の支持体と、を備え、
前記支持体のそれぞれの上面は、前記凹部の側壁部に形成される前記パッシベーション膜の上面より低く、かつ前記凹部の中に配置される前記赤外線検出部の上面より低く、
前記支持体のそれぞれの下面は、前記赤外線検出部の下面より高いことを特徴とする赤外線センサ。
An infrared sensor provided with a plurality of infrared detectors on a semiconductor substrate having an absorption part that absorbs incident infrared rays and converts the infrared rays into heat, and a thermoelectric conversion part that converts a temperature change caused by heat generated in the absorption part into an electrical signal Because
A passivation film formed on the semiconductor substrate;
And at least one support that is disposed in a recess formed by etching and removing a part of the passivation film and a part of the semiconductor substrate, and supports each of the plurality of infrared detection units. ,
Wherein each of the upper surface of the support is lower than the upper surface of the passivation film formed on the side wall of the recess, and rather low from the upper surface of the infrared detection unit which is disposed in said recess,
The infrared sensor according to claim 1, wherein a lower surface of each of the supports is higher than a lower surface of the infrared detection unit .
前記支持体の前記赤外線検出部に離間して対向配置される面における厚さは、この面に対向配置される前記赤外線検出部の面における厚さよりも薄いことを特徴とする請求項1に記載の赤外線センサ。  2. The thickness of a surface of the support body that is spaced and opposed to the infrared detection unit is thinner than a thickness of a surface of the infrared detection unit that is disposed to face the surface of the support. Infrared sensor. 前記半導体基板は、単結晶シリコン基板と、前記単結晶シリコン基板上に形成される埋め込み酸化膜と、前記埋め込み酸化膜上に形成される単結晶シリコン層とを有するSOI基板であり、
前記凹部は、前記SOI基板の前記単結晶シリコン基板に達する深さまで形成されることを特徴とする請求項1または2に記載の赤外線センサ。
The semiconductor substrate is an SOI substrate having a single crystal silicon substrate, a buried oxide film formed on the single crystal silicon substrate, and a single crystal silicon layer formed on the buried oxide film,
The infrared sensor according to claim 1, wherein the recess is formed to a depth that reaches the single crystal silicon substrate of the SOI substrate.
前記熱電変換部は第1導電型の単結晶半導体層の一部に第2導電型領域を形成してなるpn接合を含むことを特徴とする請求項1〜3のいずれかに記載の赤外線センサ。  The infrared sensor according to claim 1, wherein the thermoelectric conversion part includes a pn junction formed by forming a second conductivity type region in a part of the first conductivity type single crystal semiconductor layer. . 前記支持体の前記下面は、前記半導体基板からみて前記単結晶半導体層の上面と同一の高さか、または前記単結晶半導体層の上面よりも高い位置に設けられることを特徴とする請求項4に記載の赤外線センサ。The lower surface of the support is provided at the same height as the upper surface of the single crystal semiconductor layer as viewed from the semiconductor substrate or at a position higher than the upper surface of the single crystal semiconductor layer. The described infrared sensor. 前記赤外線検出部は、前記熱電変換部からの電気信号を出力するために前記半導体基板面に対して平行方向に延在した第1の配線を有し、
前記支持体は、前記第1の配線に接続された第2の配線を有し、
前記第2の配線は、前記第1の配線よりも熱伝導率が低い材料からなることを特徴とする請求項1〜5のいずれか1つに記載の赤外線センサ。
The infrared detection unit includes a first wiring extending in a direction parallel to the semiconductor substrate surface in order to output an electrical signal from the thermoelectric conversion unit,
The support has a second wiring connected to the first wiring;
The infrared sensor according to claim 1, wherein the second wiring is made of a material having a lower thermal conductivity than that of the first wiring.
前記支持体は、前記赤外線検出部の周囲を迂回して形成されることを特徴とする請求項1〜6のいずれか1つに記載の赤外線センサ。The infrared sensor according to claim 1, wherein the support body is formed around the infrared detection unit. 前記支持体は、前記半導体基板表面に対して平行に延在することを特徴とする請求項1〜7のいずれかに記載の赤外線センサ。The infrared sensor according to claim 1, wherein the support extends in parallel to the surface of the semiconductor substrate.
JP2003155408A 2003-05-30 2003-05-30 Infrared sensor Expired - Fee Related JP3763822B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003155408A JP3763822B2 (en) 2003-05-30 2003-05-30 Infrared sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003155408A JP3763822B2 (en) 2003-05-30 2003-05-30 Infrared sensor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000095687A Division JP3497797B2 (en) 2000-03-30 2000-03-30 Manufacturing method of infrared sensor

Publications (2)

Publication Number Publication Date
JP2004004095A JP2004004095A (en) 2004-01-08
JP3763822B2 true JP3763822B2 (en) 2006-04-05

Family

ID=30438202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003155408A Expired - Fee Related JP3763822B2 (en) 2003-05-30 2003-05-30 Infrared sensor

Country Status (1)

Country Link
JP (1) JP3763822B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735821B2 (en) 2009-09-24 2014-05-27 Kabushiki Kaisha Toshiba Infrared imaging device and infrared imaging apparatus using it

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143176B2 (en) 2010-03-31 2013-02-13 株式会社東芝 Infrared imaging device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735821B2 (en) 2009-09-24 2014-05-27 Kabushiki Kaisha Toshiba Infrared imaging device and infrared imaging apparatus using it

Also Published As

Publication number Publication date
JP2004004095A (en) 2004-01-08

Similar Documents

Publication Publication Date Title
JP3497797B2 (en) Manufacturing method of infrared sensor
JP3589997B2 (en) Infrared sensor and method of manufacturing the same
US6541298B2 (en) Method of making infrared sensor with a thermoelectric converting portion
JP4011851B2 (en) Infrared solid-state image sensor
JP3040356B2 (en) Infrared solid-state imaging device
JP4975669B2 (en) Infrared detector and solid-state imaging device equipped with the infrared detector
JP5988020B2 (en) Solid-state imaging device and manufacturing method thereof
JP3675770B2 (en) Thermal infrared image sensor
JP2004085331A (en) Infrared imaging device
JP2003152170A (en) Infrared sensor
JP2776740B2 (en) Thermal infrared solid-state imaging device
JP3672516B2 (en) Infrared sensor device and manufacturing method thereof
JP4028441B2 (en) Infrared solid-state imaging device and manufacturing method thereof
JP3763822B2 (en) Infrared sensor
JP2000146686A (en) Infrared solid-state image pickup element
JP3461321B2 (en) Infrared sensor and method of manufacturing the same
JP2006177712A (en) Semiconductor device and its manufacturing method
JP5669654B2 (en) Infrared imaging device manufacturing method and infrared imaging device
JP2001272270A (en) Infrared heat-sensitive apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110127

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120127

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees