JP3760414B2 - Dc/dcコンバータ - Google Patents
Dc/dcコンバータ Download PDFInfo
- Publication number
- JP3760414B2 JP3760414B2 JP2004263860A JP2004263860A JP3760414B2 JP 3760414 B2 JP3760414 B2 JP 3760414B2 JP 2004263860 A JP2004263860 A JP 2004263860A JP 2004263860 A JP2004263860 A JP 2004263860A JP 3760414 B2 JP3760414 B2 JP 3760414B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- bipolar transistor
- collector
- concentration
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
1)定格ドレイン/ソース電流 1.0A
2)定格ドレイン/ソース間降伏電圧; 50V
3)ドレイン/ソース間オン抵抗(接合部温度100℃にて);420mΩ
4)ターンオン時間(ゲート電圧10Vの場合); 5.0nsec
5)ターンオフ時間(同上); 3.0nsec
ただし、上記3)のオン抵抗値はゲート電圧4Vを満足するときの値であり、ゲート電圧がこの値より低い場合には、オン抵抗は更に大きくなる。上記4)及び5)はゲート電圧10Vの場合で、ターンオン、ターンオフ時のゲート電圧が10Vより小さい場合は各々の時間が長くなる。
図1を参照して第1の実施形態のDC/DCコンバータについて説明する。
図1(a)の本実施形態のDC/DCコンバータ10は、入力電圧Vinを出力電圧Voutに変換する降圧型DC/DCコンバータである。このDC/DCコンバータ10の電圧変換回路にはSiGeトランジスタQ1、ダイオードD、インダクタLが設けられている。インダクタLはSiGeトランジスタQ1のエミッタ端子と出力側の平滑コンデンサの間に接続されている。
1)定格電流; 1.0A
2)定格コレクタ―エミッタ間降伏電圧; 50V
3)オン状態コレクタ−エミッタ間電圧(接合部温度100℃にて); 0.15V
(電流1Aであるからオン抵抗換算値は、150mΩ)
4)ターンオン時間(同上); 0.5nsec
5)ターンオフ時間(同上); 0.5nsec
6)電流増幅率 (hfe)(同上); 300以上
SiGeトランジスタは、ベース層4のGe濃度分布16として図4に示すような傾斜状のGe濃度分布を持ったトランジスタを用いても良い。これはエミッタ層側からコレクタ層側に向けて漸次、Ge濃度が高くなる濃度分布となっており、Ge濃度はベース層4とコレクタ層3の境界近辺で最大となり、本実施例では10%のGe濃度を有する。また、ベース層4とエミッタ層5の境界付近でのGe濃度は2%である。但し、このベース層4とコレクタ層3の境界近辺のGe濃度は8〜13%であっても良く、ベース層4とエミッタ層5の境界付近でのGe濃度は0〜3%であっても良い。
13…SiGeバイポーラトランジスタ
21…電界効果トランジスタ
D1…第1のダイオード、
D2…第2のダイオード、
L…インダクタ、
C…平滑コンデンサ
2・・・高濃度Si基板
3・・・低濃度N型シリコンを有するコレクタ層
4・・・P型シリコンゲルマニウムを有するベース層
5・・・高濃度N型シリコンを有するエミッタ層
6・・・ベース電極
7・・・エミッタ電極
8・・・コレクタ電極
12・・・Si基板内の高濃度N型不純物濃度分布
13・・・コレクタ層内の低濃度N型不純物濃度分布
14・・・ベース層内のP型不純物濃度分布
15・・・エミッタ層内の高濃度N型不純物濃度分布
16・・・Ge濃度分布
100、101・・・従来の電界効果トランジスタ型DC/DCコンバータ
Claims (13)
- コレクタ端子が入力の一方の端子に接続され、ベース層が、エミッタ側に第1のSiGe層と、コレクタ側に前記第1のSiGe層よりもGe濃度の大きい第2のSiGe層とを有し、該第2のベース層のGe濃度は6%乃至16%であり、該ベース層の厚みが60nm乃至90nmであり、コレクタ層の不純物濃度が5×10 14 cm −3 乃至1×10 16 cm −3 であり、オン状態コレクタ―エミッタ間電圧が0.15Vのとき電流増幅率が300乃至500であるバイポーラトランジスタと、一方の端子が前記バイポーラトランジスタのエミッタ端子に接続されたインンダクタと、一方の端子が前記インダクタの他方の端子及び出力の一方の端子に接続された平滑コンデンサと、前記バイポーラトランジスタのエミッタ端子にカソード端子を接続されたダイオードと、前記ダイオードのアノード端子及び前記平滑コンデンサの他方の端子及び入力の他方の端子及び出力の他方の端子が共通に接続されたコモン端子とを備え、前記バイポーラトランジスタを高速でのオン、オフ動作により前記一方の端子の入力をスイッチング動作させるようにしたことを特徴とするDC/DCコンバータ。
- 請求項1に記載されたDC/DCコンバータにおいて、前記バイポーラトランジスタの第2のベース層のGe濃度が8%乃至13%であることを特徴とするDC/DCコンバータ。
- コレクタ端子が入力の一方の端子に接続され、ベース層が、エミッタ側にSi層と、コレクタ側にSiGe層とを有し、該SiGe層のGe濃度は6%乃至16%であり、該ベース層の厚みが60nm乃至90nmであり、コレクタ層の不純物濃度が5×10 14 cm −3 乃至1×10 16 cm −3 であり、オン状態コレクタ―エミッタ間電圧が0.15Vのとき電流増幅率が300乃至500であるバイポーラトランジスタと、一方の端子が前記バイポーラトランジスタのエミッタ端子に接続されたインンダクタと、一方の端子が前記インダクタの他方の端子及び出力の一方の端子に接続された平滑コンデンサと、前記バイポーラトランジスタのエミッタ端子にカソード端子を接続されたダイオードと、前記ダイオードのアノード端子及び前記平滑コンデンサの他方の端子及び入力の他方の端子及び出力の他方の端子が共通に接続されたコモン端子とを備え、前記バイポーラトランジスタを高速でのオン、オフ動作により前記一方の端子の入力をスイッチング動作させるようにしたことを特徴とするDC/DCコンバータ。
- 請求項3に記載されたDC/DCコンバータにおいて、前記バイポーラトランジスタのSiGe層のGe濃度が8%乃至13%であることを特徴とするDC/DCコンバータ。
- コレクタ端子が入力の一方の端子に接続され、ベース層のGe濃度分布が、エミッタ側からコレクタ側に向けて漸次、Ge濃度が高くなる濃度分布となり、該ベース層のGe濃度のピーク値は6%乃至16%であり、該ベース層の厚みが60nm乃至90nmであり、コレクタ層の不純物濃度が5×10 14 cm −3 乃至1×10 16 cm −3 であり、オン状態コレクタ―エミッタ間電圧が0.15Vのとき電流増幅率が300乃至500であるバイポーラトランジスタと、一方の端子が前記バイポーラトランジスタのエミッタ端子に接続されたインンダクタと、一方の端子が前記インダクタの他方の端子及び出力の一方の端子に接続された平滑コンデンサと、前記バイポーラトランジスタのエミッタ端子にカソード端子を接続されたダイオードと、前記ダイオードのアノード端子及び前記平滑コンデンサの他方の端子及び入力の他方の端子及び出力の他方の端子が共通に接続されたコモン端子とを備え、前記バイポーラトランジスタを高速でのオン、オフ動作により前記一方の端子の入力をスイッチング動作させるようにしたことを特徴とするDC/DCコンバータ。
- 請求項5に記載されたDC/DCコンバータにおいて、前記バイポーラトランジスタのベース層のGe濃度のピーク値が8%乃至13%であることを特徴とするDC/DCコンバータ。
- 一方の端子が入力の一方の端子に接続されたインダクタと、コレクタ端子が前記インダクタの他方の端子に接続され、ベース層が、エミッタ側に第1のSiGe層と、コレクタ側に前記第1のSiGe層よりもGe濃度の大きい第2のSiGe層とを有し、該第2のベース層のGe濃度は6%乃至16%であり、該ベース層の厚みが60nm乃至90nmであり、コレクタ層の不純物濃度が5×10 14 cm −3 乃至1×10 16 cm −3 であり、オン状態コレクタ―エミッタ間電圧が0.15Vのとき電流増幅率が300乃至500であるバイポーラトランジスタと、アノード端子が前記バイポーラトランジスタのコレクタ端子に接続されたダイオードと、一方の端子が前記ダイオードのカソード端子及び出力の一方の端子に接続された平滑コンデンサと、入力の他方の端子及び前記バイポーラトランジスタのエミッタ端子及び前記平滑コンデンサの他方の端子及び出力の他方の端子が共通で接続されたコモン端子を備え、前記バイポーラトランジスタを高速でのオン、オフ動作により前記一方の端子の入力をスイッチング動作させるようにしたことを特徴とするDC/DCコンバータ。
- 請求項7に記載されたDC/DCコンバータにおいて、前記バイポーラトランジスタの第2のベース層のGe濃度が8%乃至13%であることを特徴とするDC/DCコンバータ。
- 一方の端子が入力の一方の端子に接続されたインダクタと、コレクタ端子が前記インダクタの他方の端子に接続され、ベース層が、エミッタ側にSi層と、コレクタ側にSiGe層とを有し、該SiGe層のGe濃度は6%乃至16%であり、該ベース層の厚みが60nm乃至90nmであり、コレクタ層の不純物濃度が5×10 14 cm −3 乃至1×10 16 cm −3 であり、オン状態コレクタ―エミッタ間電圧が0.15Vのとき電流増幅率が300乃至500であるバイポーラトランジスタと、アノード端子が前記バイポーラトランジスタのコレクタ端子に接続されたダイオードと、一方の端子が前記ダイオードのカソード端子及び出力の一方の端子に接続された平滑コンデンサと、入力の他方の端子及び前記バイポーラトランジスタのエミッタ端子及び前記平滑コンデンサの他方の端子及び出力の他方の端子が共通で接続されたコモン端子を備え、前記バイポーラトランジスタを高速でのオン、オフ動作により前記一方の端子の入力をスイッチング動作させるようにしたことを特徴とするDC/DCコンバータ。
- 請求項9に記載されたDC/DCコンバータにおいて、前記バイポーラトランジスタのSiGe層のGe濃度が8%乃至13%であることを特徴とするDC/DCコンバータ。
- 一方の端子が入力の一方の端子に接続されたインダクタと、コレクタ端子が前記インダクタの他方の端子に接続され、ベース層のGe濃度分布が、エミッタ側からコレクタ側に向けて漸次、Ge濃度が高くなる濃度分布となり、該ベース層のGe濃度のピーク値は6%乃至16%であり、該ベース層の厚みが60nm乃至90nmであり、コレクタ層の不純物濃度が5×10 14 cm −3 乃至1×10 16 cm −3 であり、オン状態コレクタ―エミッタ間電圧が0.15Vのとき電流増幅率が300乃至500であるバイポーラトランジスタと、アノード端子が前記バイポーラトランジスタのコレクタ端子に接続されたダイオードと、一方の端子が前記ダイオードのカソード端子及び出力の一方の端子に接続された平滑コンデンサと、入力の他方の端子及び前記バイポーラトランジスタのエミッタ端子及び前記平滑コンデンサの他方の端子及び出力の他方の端子が共通で接続されたコモン端子を備え、前記バイポーラトランジスタを高速でのオン、オフ動作により前記一方の端子の入力をスイッチング動作させるようにしたことを特徴とするDC/DCコンバータ。
- 請求項11に記載されたDC/DCコンバータにおいて、前記バイポーラトランジスタのベース層のGe濃度のピーク値が8%乃至13%であることを特徴とするDC/DCコンバータ。
- 請求項1乃至請求項12のいずれかに記載されたDC/DCコンバータにおいて、前記バイポーラトランジスタは定格コレクタ―エミッタ間降伏電圧が最大で50Vであり、前記バイポーラトランジスタの高速でのオン、オフ動作が、0.5nsec以下のターンオン時間及びターンオフ時間で行われることを特徴とするDC/DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263860A JP3760414B2 (ja) | 2004-09-10 | 2004-09-10 | Dc/dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263860A JP3760414B2 (ja) | 2004-09-10 | 2004-09-10 | Dc/dcコンバータ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003191551A Division JP3653087B2 (ja) | 2003-07-04 | 2003-07-04 | Dc/dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005065500A JP2005065500A (ja) | 2005-03-10 |
JP3760414B2 true JP3760414B2 (ja) | 2006-03-29 |
Family
ID=34373728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004263860A Expired - Fee Related JP3760414B2 (ja) | 2004-09-10 | 2004-09-10 | Dc/dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3760414B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4701754B2 (ja) | 2005-03-09 | 2011-06-15 | トヨタ自動車株式会社 | 電気機器の搭載構造 |
JP5672481B2 (ja) * | 2010-09-03 | 2015-02-18 | 東芝ライテック株式会社 | 照明装置 |
-
2004
- 2004-09-10 JP JP2004263860A patent/JP3760414B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005065500A (ja) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11309716B2 (en) | High efficiency power converting apparatus | |
JP5262101B2 (ja) | 電力変換回路 | |
Moo et al. | Twin-buck converter with zero-voltage transition | |
Umegami et al. | A novel high-efficiency gate drive circuit for normally off-type GaN FET | |
Bodur et al. | An improved ZCT-PWM DC-DC converter for high-power and frequency applications | |
Kollman et al. | 10 MHz PWM Converters with GaAs VFETs | |
WO2019167543A1 (ja) | 半導体装置および電力変換装置 | |
US20060163611A1 (en) | DC/DC converter using bipolar transistor, method of manufacturing the same and DC power supply module using the same | |
Lee et al. | Quasi-resonant passive snubber for improving power conversion efficiency of a DC–DC step-down converter | |
WO2000072433A1 (fr) | Circuit de commutation | |
KR20060042121A (ko) | 정보 처리 전자기기 | |
Shah et al. | Performance evaluation of point-of-load chip-scale DC-DC power converters using silicon power MOSFETs and GaN power HEMTs | |
Alharbi et al. | Design and performance evaluation of a DC-DC buck-boost converter with cascode GaN FET, SiC JFET, and Si IGBT power devices | |
Umeda et al. | Highly efficient low-voltage DC-DC converter at 2-5 MHz with high operating current using GaN gate injection transistors | |
JP3760414B2 (ja) | Dc/dcコンバータ | |
US20060189067A1 (en) | Power converter apparatus using silicon germanium bipolar transistor for power switching | |
Briere | The power electronics market and the status of GaN based power devices | |
Alharbi et al. | A highly efficient non-isolated DC-DC buck-boost converter with a cascode GaN-FET and SiC-Schottky diode | |
Shenai | High-frequency switching limitations in Gallium Nitride (GaN) and Silicon Carbide (SiC) power devices for boost converter applications | |
JP4806325B2 (ja) | Dc−dcコンバータ | |
Alharbi et al. | Effects of gallium nitride (GaN) cascode FETs on the efficiency of an interleaved DC-DC converter | |
Kumar et al. | Impact of Gallium Nitride semiconductor devices in tri-state boost converter | |
CN1630174A (zh) | 燃料电池电动轿车用dc/dc变换器升压和降压主电路 | |
Chang et al. | High speed 650V IGBTs for DC-DC conversion up to 200 kHz | |
Kumar et al. | Design and analysis of soft-switched tri-state boost converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051227 |
|
LAPS | Cancellation because of no payment of annual fees |