JP3757943B2

JP3757943B2 - Solid-state imaging device

Info

Publication number: JP3757943B2
Application number: JP2003032827A
Authority: JP
Inventors: 博福井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-08-31
Filing date: 2003-02-10
Publication date: 2006-03-22
Anticipated expiration: 2021-03-22
Also published as: JP2003244554A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば高速で移動する物体を撮像する、主に工業用として用いられるカメラ装置等に用いて好適な固体撮像装置に関し、特に、１／１万（ｓｅｃ）等の高速シャッタを可能とした固体撮像装置に関する。
【０００２】
【従来の技術】
従来、本件出願人は、特願平２−２３８９３０号の明細書及び図面において、フィールド蓄積型の固体撮像素子（ＣＣＤイメージセンサ）の電荷蓄積時間を制御することにより、アイリス機構を用いることなく露光調節を行う電子シャッタ機能を有する固体撮像装置を提案している。
【０００３】
この固体撮像装置では、図４（ａ）に示す垂直ブランキング信号がローレベルとなる垂直ブランキング期間（ＶＢＬＫ）に出力される同図（ｂ）に示すハイレベルの画像読み出しパルスにより、ＣＣＤイメージセンサに蓄積された電荷を読み出す。上記ＣＣＤイメージセンサの電荷蓄積時間は、図４（ｃ）に示すリセットパルスにより制御されており、該ＣＣＤイメージセンサはこのリセットパルスが供給されると蓄積した電荷をオーバーフロードレインに掃き捨てるようになっている。このため、上記リセットパルスが供給されている間（電荷掃き捨て期間）は、上記ＣＣＤイメージセンサには電荷が蓄積されない。従って、上記ＣＣＤイメージセンサに供給する上記リセットパルスを停止したときから、該ＣＣＤイメージセンサに電荷が蓄積されることとなり、上記リセットパルスを停止するタイミングを制御することにより、上記ＣＣＤイメージセンサの電荷蓄積時間、すなわち、シャッタ速度を制御することができる。
【０００４】
上記固体撮像装置は、このような電子シャッタ機能を用いることにより、被写体の動きに応じた上記シャッタ速度を可変することができるため、特に高速移動体における画像の取り込みに有利である。
【０００５】
ここで、例えば主として工業用に用いられ、移動する物体の撮像を行うような固体撮像装置が知られている。この固体撮像装置は、例えば図５に示すような構成となっており、移動路１００上を移動する物体１０１が撮像部１０２の前に移動してくると、これを位置検出部１０３が検出し、図６（ａ）の時刻ｔ１１に示すローレベルのトリガパルスをシャッタパルス発生回路１０４に供給する。
【０００６】
上記シャッタパルス発生回路１０４は、ローレベルのトリガパルスが供給されるとローレベルのシャッタパルスをＣＣＤ制御回路１０５に供給するが、上記ローレベルのトリガパルスが供給されると、図６（ｂ）の時刻ｔ１１に示すようにローレベルのシャッタパルスをＣＣＤ制御回路１０５に供給する。
【０００７】
上記ＣＣＤ制御回路１０５は、上記ローレベルのシャッタパルスが供給されている間はＣＣＤイメージセンサ１０６に蓄積された電荷を掃き捨てるためのリセットパルスを供給する。これにより、上記リセットパルスが供給されている間は、上記ＣＣＤイメージセンサ１０６による撮像は行われない。しかし、それと同時に上記ローレベルのトリガパルスが供給されると、最後のトリガパルスを供給した後、上記ＣＣＤイメージセンサ１０６に供給するリセットパルスを停止する。これにより、上記ＣＣＤイメージセンサ１０６に電荷の蓄積が開始される。
【０００８】
上記ＣＣＤ制御回路１０５には、同期信号発生回路１０７から図６（ｃ）の時刻ｔ１１〜時刻ｔ１２に示すローレベルの垂直同期信号及び同図（ｄ）に示す水平同期信号が供給されている。上記ＣＣＤ制御回路１０５は、上記シャッタパルスが供給されると、図６（ｃ）に示す垂直同期信号の立ち下がりである時刻ｔ１１から、同図（ｄ）に示す水平同期信号のパルス数を例えば９発カウントした後、クロックパルスを数百カウントしてから同図（ｅ）の時刻ｔ１３に示すハイレベルの読み出しパルスを上記ＣＣＤイメージセンサ１０６に供給する。これにより、上記図６（ｂ）の時刻ｔ１１にシャッタパルスが上記ＣＣＤイメージセンサ１０６に供給されてから、同図（ｅ）の時刻ｔ１３に上記ＣＣＤイメージセンサ１０６に上記読み出しパルスが供給されるまでの間、撮像レンズ１０８を介して照射される撮像光に応じた電荷が該ＣＣＤイメージセンサ１０６に蓄積されることとなり、この時刻ｔ１１〜時刻ｔ１３間がシャッタ速度となる。
【０００９】
なお、上記ＣＣＤイメージセンサ１０６からの電荷の読み出しは、図６（ｆ）に示す時刻ｔ１１〜時刻ｔ１４間である垂直ブランキング期間に行われる。
【００１０】
上記ＣＣＤイメージセンサ１０６から読み出された電荷は、撮像信号として撮像信号処理回路１０９に供給される。上記撮像信号処理回路１０９は、上記撮像信号に同期信号を付加する等の信号処理を施し、これを出力端子１１０を介して出力する。この出力端子１１０を介して出力される撮像信号は、例えば分析器の表示画面等に供給される。これにより、上記物体１０１を移動させた場合における該物体１０１の状態等を分析することができる。
【００１１】
【発明が解決しようとする課題】
このような移動する物体の撮像を行う固体撮像装置は、主として工業用として用いられているため、上記図５に示した物体１０１を高速で移動させ、例えば１／１万（ｓｅｃ）等の高速シャッタにより撮像を行いたい場合がある。
【００１２】
しかし、上記固体撮像装置では、例えば垂直同期信号の立ち下がりから水平同期信号のパルス数を９発カウントした後、クロックパルスを数百カウントしてから読み出しパルスをＣＣＤイメージセンサに供給する等のように、上記読み出しパルスの出力タイミングが、該固体撮像装置に用いられるＣＣＤイメージセンサの画素配列に基づいて予め固定され設定されている。
【００１３】
これは、上記読み出しパルスが所定のタイミングよりも早く出力され、有効画素が早く読み出されることにより、基準の黒レベルを得るためにＣＣＤイメージセンサに設けられている光学的黒の画素部分（ＯＰＢ）が上記分析器の表示画面の下端部にはみ出て表示されることを防止するためである。また、上記読み出しパルスが所定のタイミングよりも遅く出力され、有効画素が遅く読み出されることにより、上記表示画面の上端部に上記ＯＰＢがはみ出て表示されることを防止するためである。
【００１４】
従って、上記固体撮像装置のシャッタ速度（電荷蓄積時間）は、上記垂直同期信号の立ち下がりの時刻から上記読み出しパルスが出力される時刻までの時間以下には短縮することはできなかった。このため、従来の固体撮像装置は、１／１万（ｓｅｃ）等の高速シャッタによる撮像を行うことはできなかった。
【００１５】
本発明は、上述のような問題点に鑑みてなされたものであり、１／１万（ｓｅｃ）等の高速シャッタを可能とした固体撮像装置の提供を目的とする。
【００１６】
【課題を解決するための手段】
本発明は、シャッタパルスに応じて蓄積した電荷が掃出される電荷掃捨部を備えるとともに読み出しパルスに応じて蓄積した電荷が読み出される固体撮像装置であって、シャッタコントロールパルスに基づいて、上記シャッタパルスを生成するシャッタパルス生成手段と、上記シャッタコントロールパルスに基づいて、切換制御信号を生成する切換制御信号生成手段と、第１の同期信号を生成する第１の同期信号生成手段と、上記第１の同期信号より高周波の第２の同期信号を生成する第２の同期信号生成手段と、上記切換制御信号に基づいて、上記第１の同期信号と第２の同期信号のいずれか一方を選択する選択手段と、上記選択手段によって選択された上記第１の同期信号と第２の同期信号のいずれか一方のパルス数を所定数カウントして上記読み出しパルスを生成する読み出しパルス生成手段とを備えることを特徴とする。
【００１７】
また、本発明は、上記固体撮像装置において、上記選択手段により、上記第１の同期信号から上記第２の同期信号に切り換える際に、上記第２の同期信号の１同期期間以上の間隔を設けることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明に係る固体撮像装置の好ましい実施の形態について図面を参照しながら説明する。
【００１９】
本発明に係る固体撮像装置は、例えば図１に示すような構成となっている。この図１に示す固体撮像装置は、移動路１を移動する物体２を位置検出部３で検出し、この位置検出部３による位置検出信号として得られるトリガパルスに同期して上記物体２の撮像を行う工業用の固体撮像装置に本発明を適用したものであって、上記移動路１上の物体２を撮像レンズ４を介して撮像するＣＣＤイメージセンサ５を備える。
【００２０】
そして、この固体撮像装置は、上記ＣＣＤイメージセンサ５すなわち固体撮像素子に蓄積された電荷を掃き捨てるためのリセットパルスの供給を停止したときから、蓄積された電荷を読み出すための読み出しパルスを該ＣＣＤイメージセンサ５に供給するまでの間を電荷蓄積時間とし、上記リセットパルスの供給を停止するタイミングを制御することにより上記ＣＣＤイメージセンサ５の電荷蓄積時間を制御する電子シャッタ機能が設けられており、上記読み出しパルスは、垂直同期信号が供給されたときから水平同期信号のパルス数を所定数カウントして上記ＣＣＤイメージセンサ５に供給するようになっている。
【００２１】
具体的な構成としては、上記図１に示すように、上記位置検出部３による位置検出信号として得られるトリガパルスを外部の同期信号発生器２０に供給する出力端子６と、該外部同期信号発生器２０により上記トリガパルスに同期して発生される外部垂直同期信号ＥＸＴ．ＶＤ、外部水平同期信号ＥＸＴ．ＨＤ及びシャッタコントロールパルスＳＣＰが供給される入力端子７〜９を備える。
【００２２】
上記外部同期信号発生器２０により上記トリガパルスに同期して発生された外部垂直同期信号ＥＸＴ．ＶＤ及び外部水平同期信号ＥＸＴ．ＨＤは、上記入力端子７，８を介してシグナルジェネレータ１０に供給されるようになっている。また、上記外部同期信号発生器２０により上記トリガパルスに同期して発生されたシャッタコントロールパルスＳＣＰは、上記入力端子９を介してシャッタパルス作成回路１１及び変調ＨＤ作成回路１２に供給されるようになっている。
【００２３】
上記シグナルジェネレータ１０は、本発明に係る固体撮像装置における同期信号発生手段として機能するものであって、タイミングジェネレータ１３から供給されるクロックＣＫ_１（ｆ_ＣＫ）に基づいて動作して、上記外部同期信号発生器２０からの外部垂直同期信号ＥＸＴ．ＶＤ及び外部水平同期信号ＥＸＴ．ＨＤの位相を調整して内部垂直同期信号ＩＮＴ．ＶＤ’及び内部水平同期信号ＩＮＴ．ＨＤを生成する。そして、このシグナルジェネレータ１０は、上記内部垂直同期信号ＩＮＴ．ＶＤ’を上記タイミングジェネレータ１３に供給し、また、上記内部水平同期信号ＩＮＴ．ＨＤを上記変調ＨＤ作成回路１２に供給し、さらに、上記外部水平同期信号ＥＸＴ．ＨＤと内部水平同期信号ＩＮＴ．ＨＤを位相比較器１４に供給するようになっている。
【００２４】
また、上記シャッタパルス作成回路１１は、本発明に係る固体撮像装置におけるシャッタパルス形成手段として機能するものであって、上記外部同期信号発生器２０から上記トリガパルスに同期したシャッタコントロールパルスＳＣＰが供給されると、上記ＣＣＤイメージセンサ５の蓄積電荷を掃き捨てるためのリセットパルスの供給を停止させるシャッタパルスを形成し、これをＣＣＤ駆動回路１７に供給するようになっている。
【００２５】
また、上記変調ＨＤ作成回路１２は、本発明に係る固体撮像装置における変調水平同期信号形成手段として機能するものであって、上記外部同期信号発生器２０から上記トリガパルスに同期したシャッタコントロールパルスＳＣＰが供給されると、上記シグナルジェネレータ１０からの内部水平同期信号ＩＮＴ．ＨＤから、該内部水平同期信号ＩＮＴ．ＨＤよりも高い周波数の変調水平同期信号ＭＯＤ．ＨＤを形成して、これを上記タイミングジェネレータ１３に供給するようになっている。
【００２６】
また、上記位相比較器１４は、上記シグナルジェネレータ１０から供給される外部水平同期信号ＥＸＴ．ＨＤと内部水平同期信号ＥＸＴ．ＨＤとを位相比較して、その位相差に応じた位相比較出力をローパスフィルタ（ＬＰＦ）１５を介して制御用直流電圧として電圧制御型発振器（ＶＣＯ）１６に供給する。そして、上記ＶＣＯ１６は、上記ＬＰＦ１５からの制御用直流電圧に応じて、上記タイミングジェネレータ１３から上記シグナルジェネレータ１０に供給されているクロックパルスＣＫ_１（ｆ_ＣＫ）の、例えば２倍の周波数を有するクロックパルスＣＫ_２（２ｆ_ＣＫ）を形成し、これを上記タイミングジェネレータ１３に供給するようになっている。
【００２７】
また、上記タイミングジェネレータ１３は，上記ＶＣＯ１６から供給されるクロックパルスＣＫ_２（２ｆ_ＣＫ）に基づいて動作して、上記シグナルジェネレータ１０にクロックパルスＣＫ_１（ｆ_ＣＫ）を供給するとともに、上記シグナルジェネレータ１０から供給される内部垂直同期信号ＩＮＴ．ＶＤ’及び変調水平同期信号ＭＯＤ．ＨＤに応じて上記ＣＣＤイメージセンサ５に蓄積された電荷を読み出すための読み出しパルスＸＶ１〜ＸＶ４，ＸＳＧ１，ＸＳＧ２，Ｈ１，Ｈ２，ＰＧ等を出力する。ここで、このタイミングジェネレータ１３は、本発明に係る固体撮像装置における読み出しパルス形成手段として機能するものであって、上記内部垂直同期信号ＩＮＴ．ＶＤ’の前縁から上記変調水平同期信号ＭＯＤ．ＨＤを９カウントした後、クロックパルスＣＫ_２（２ｆ_ＣＫ）を数百カウントして読み出しパルス（センサゲートパルスＸＳＧ１，ＸＳＧ２）を形成する。
【００２８】
そして、上記ＣＣＤ駆動回路１７は、上記シャッタパルス作成回路１１からのシャッタパルスにより上記ＣＣＤイメージセンサ５の蓄積電荷を掃き捨てるためのリセットパルスの供給を停止し、このリセットパルスの供給を停止している有効電荷蓄積期間中に発生する撮像光の光量に応じた各画素の撮像電荷を上記センサゲートパルスＸＳＧ１，ＸＳＧ２のタイミングを垂直転送部に読み出して水平転送部を介して線順次に出力するように、上記タイミングジェネレータ１３からの読み出しパルスに応じて上記ＣＣＤイメージセンサ５を駆動する。
【００２９】
上記ＣＣＤイメージセンサ５から読み出された電荷である撮像信号は、撮像信号処理回路１８により同期信号を付加する等の信号処理が施されて、出力端子１９を介して例えば画像分析用の分析器等に供給されるようになっている。
【００３０】
ここで、上記変調ＨＤ作成回路１２は、例えば図２に示すように構成される。この図２に示す変調ＨＤ作成回路１２は、上記外部同期信号発生器２０からのシャッタコントロールパルスＳＣＰが入力端子２１を介して供給されるリセットパルス発生器２２と、このリセットパルス発生器２２が発生するリセットパルスＰＲ_{ＲＥＳＥＴ}によりリセットされる発振器２３、第１及び第２のＮ進カウンタ２４，２５、第１及び第２のＤ型フリップフロップ２６，２７、上記発振器２３による発振出力と上記第１のＤ型フリップフロップ２６によるラッチ出力が供給されるＮＡＮＤゲート回路２８と、上記第２のＤ型フリップフロップ２７のラッチ出力により切換制御される切換スイッチ２９とを備え、上記シグナルジェネレータ１０から入力端子３０を介して供給される内部水平同期信号ＩＮＴ．ＨＤと上記ＮＡＮＤゲート回路２８のゲート出力信号とを上記切換スイッチ２９で選択することにより変調水平同期信号ＭＯＤ．ＨＤを生成し、この変調水平同期信号ＭＯＤ．ＨＤを出力端子３１から出力するようになっている。
【００３１】
この変調ＨＤ作成回路１２において、上記リセットパルス発生器２２は、上記入力端子２１を介して供給されるシャッタコントロールパルスＳＣＰに同期したリセットパルスＰ_{ＲＥＳＥＴ}を発生し、このリセットパルスＰ_{ＲＥＳＥＴ}により上記発振器２３、第１及び第２のＮ進カウンタ２４，２５、第１及び第２のＤ型フリップフロップ２６，２７をリセットする。
【００３２】
また、上記発振器２３は、上記リセットパルスＰ_{ＲＥＳＥＴ}によりリセットされて、上記内部水平同期信号ＩＮＴ．ＨＤよりも高い周波数ｆｘで発振するパルスジェネレータであって、上記周波数ｆｘのパルスＰ（ｆｘ）を上記第１のＮ進カウンタ２４のクロック端子に供給するとともに、上記ＮＡＮＤゲート回路２８に供給するようになっている。また、この発振器２３は、発振周波数ｆｘが可変制御できるようになっている。
【００３３】
上記第１のＮ進カウンタ２４は、上記リセットパルスＰ_{ＲＥＳＥＴ}によりリセットされて、上記発振器２３からのパルスＰ（ｆｘ）をカウントする例えば９進カウンタであって、上記パルスＰ（ｆｘ）を９カウントする毎にキャリー出力を上記第１のＤ型フリップフロップ２６のクロック端子に供給する。また、上記第１のＤ型フリップフロップ２６は、上記リセットパルスＰ_{ＲＥＳＥＴ}によりリセットされて、上記第１のＮ進カウンタ２４のキャリー出力をクロックとして、データ端子の論理「Ｌ」をラッチすることにより、上記リセットパルスＰ_{ＲＥＳＥＴ}によりリセットされてから上記第１のＮ進カウンタ２４が上記パルスＰ（ｆｘ）を９カウントするまでの期間Ｔ_Ａに論理「Ｈ」となるラッチ出力を上記ＮＡＮＤゲート回路２８に供給する。そして、上記ＮＡＮＤゲート回路２８は、上記第１のＤ型フリップフロップ２６のラッチ出力をゲート制御信号として上記発振器２３からのパルスＰ（ｆｘ）をゲートすることにより、そのゲート出力信号として上記期間Ｔ_Ａ中のみ上記パルスＰ（ｆｘ）を出力する。
【００３４】
また、上記第２のＮ進カウンタ２５は、上記シグナルジェネレータ１０から内部水平同期信号ＩＮＴ．ＨＤが上記入力端子３０を介してクロック端子に供給されるようになっている。この第２のＮ進カウンタ２５は、上記リセットパルスＰ_{ＲＥＳＥＴ}によりリセットされて、上記内部水平同期信号ＩＮＴ．ＨＤをカウントする９進カウンタであって、上記内部水平同期信号ＩＮＴ．ＨＤを９カウントする毎にキャリー出力を上記第２のＤ型フリップフロップ２７のクロック端子に供給する。そして、上記第２のＤ型フリップフロップ２７は、上記リセットパルスＰ_{ＲＥＳＥＴ}によりリセットされて、上記第２のＮ進カウンタ２５のキャリー出力をクロックとして、データ端子の論理「Ｌ」をラッチすることにより、上記リセットパルスＰ_{ＲＥＳＥＴ}によりリセットされてから上記第２のＮ進カウンタ２５が上記内部水平同期信号ＩＮＴ．ＨＤを９カウントするまでの期間Ｔ_Ｂに論理「Ｈ」となるラッチ出力を切換制御信号として上記切換スイッチ２９に供給する。
【００３５】
そして、上記切換スイッチ２９は、上記第２のＤ型フリップフロップ２７のラッチ出力で切換制御されることにより、通常は上記シグナルジェネレータ１０から上記入力端子３０を介して供給される内部水平同期信号ＩＮＴ．ＨＤを選択しており、上記期間Ｔ_Ｂに上記ＮＡＮＤゲート回路２８のゲート出力信号を選択する。これにより、上記期間Ｔ_Ｂ中の９発の内部水平同期信号ＩＮＴ．ＨＤを上記期間Ｔ_Ａの９発のパルスＰ（ｆｘ）に置き換えた変調水平同期信号ＭＯＤ．ＨＤを生成して、この変調水平同期信号ＭＯＤ．ＨＤを出力端子３１から出力する。
【００３６】
このような構成の変調ＨＤ作成回路１２を備える固体撮像装置では、上記移動路１を移動する物体２が上記ＣＣＤイメージセンサ５の前方に位置したことを上記位置検出部３で検出することにより得られるトリガパルスに同期した外部垂直同期信号ＥＸＴ．ＶＤ、外部水平同期信号ＥＸＴ．ＨＤ及びシャッタコントロールパルスＳＣＰが上記同期信号発生器２０から供給されることにより、図３のタイミングチャートに示すような撮像動作を行い、上記ＣＣＤイメージセンサ５で上記移動路１上の高速移動する物体２を撮像する。
【００３７】
すなわち、上記ＣＣＤイメージセンサ５は、上記シグナルジェネレータ１０により生成される内部垂直同期信号ＩＮＴ．ＶＤ’及び内部水平同期信号ＩＮＴ．ＨＤに同期して上記タイミングジェネレータ１３で生成される読み出しパルスに応じて動作する上記ＣＣＤ駆動回路１７により駆動され、上記シャッタコントロールパルスＳＣＰに同期したシャッタパルスの後縁タイミングｔ_ａから読み出しパルス（センサゲートパルスＸＳＧ１，ＸＳＧ２）の前縁タイミングｔ_ｂまでを有効電荷蓄積期間Ｔ_Ｃとした高速シャッタによる撮像動作を行うことになる。
【００３８】
これにより、上記移動路１を移動する物体２の画像が上記モニタ装置に表示され、該物体の分析等を行うことができる。
【００３９】
従って、上記トリガパルスに対して上記内部垂直同期信号ＩＮＴ．ＶＤ’をどの位相で発生させても上記内部垂直同期信号ＩＮＴ．ＶＤ’の立ち下がりから、上記変調水平同期信号ＭＯＤ．ＨＤのカウントを開始するまでの期間が一定となり、ランダムなタイミングで上記トリガパルスが発生しても、露光時間すなわち有効電荷蓄積期間Ｔ_Ａを一定とすることができ、ムラの無い画像を上記モニタ装置に表示することができる。
【００４０】
また、上記変調水平同期信号ＭＯＤ．ＨＤが出力されるタイミングの前に内部水平同期信号ＩＮＴ．ＨＤの１Ｈ以上の間隔Ｔ_ｘを設けることにより、上記読み出しパルスが所定のタイミングよりも早く出力され、有効画素が早く読み出されることにより生ずる、上記分析器の表示画面の下端部に基準の黒レベルを得るために設けられた光学的黒の画素部分（ＯＰＢ）がはみ出て表示されることを防止することができ、また、上記読み出しパルスが所定のタイミングよりも遅く出力され、有効画素が遅く読み出されることにより生ずる、上記表示画面の上端部に上記ＯＰＢがはみ出て表示されることを防止することができる。
【００４１】
また、上記変調水平同期信号ＭＯＤ．ＨＤは、上述のように通常の周波数の内部水平同期信号ＩＮＴ．ＨＤよりも高い周波数ｆｘのため、該内部水平同期信号ＩＮＴ．ＨＤを上記タイミングジェネレータ１３でカウントするときよりも、該カウントを早く終了することができ、その分読み出しパルスを早く出力することができ、高速シャッタを可能とすることができる。
【００４２】
すなわち、上記タイミングジェネレータ１３において、上記内部垂直同期信号ＩＮＴ．ＶＤ’の前縁から上記内部水平同期信号ＩＮＴ．ＨＤを９カウント後、クロックパルスＣＫ_２（２ｆ_ＣＫ）を数百カウントして読み出しパルス（センサゲートパルスＸＳＧ１，ＸＳＧ２）を形成した場合には、上記ＣＣＤイメージセンサ５の有効電荷蓄積期間が図３に示すＴｃ’（約９Ｈ）となってしまう。
【００４３】
また、上記変調ＨＤ作成回路１２において、発振器２３の発振周波数ｆｘを可変して、上記変調水平同期信号ＭＯＤ．ＨＤの上記期間Ｔ_Ａ中の周波数を可変することにより、所望のシャッタ速度を達成することができる。
【００４４】
このため、高速で移動する物体の撮像も鮮明且つ容易に行うことができ、工業上における使用等に貢献することができる。
【００４５】
そして、当該固体撮像装置は、水平同期信号を９カウントした後、クロックパルスを数百カウントして読み出しパルスを出力する既存の上記タイミングジェネレータ１１を有する従来の固体撮像装置に、上記変調ＨＤ作成回路１２を設けるだけという構成のため、該従来の回路構成の変更を最小限にとどめることができる。
【００４６】
なお、本発明に係る技術的思想は、電子シャッタ機能が設けられており、ランダムに供給されるトリガパルスに同期して撮像を行う固体撮像装置において、水平同期信号を所定数カウントして読み出しパルスを出力するタイミングジェネレータに、通常の周波数の水平同期信号の代わりに、該通常の周波数の水平同期信号よりも高い周波数の変調水平同期信号を供給することにより、上記タイミングジェネレータのカウント動作を早く終了させ、高速シャッタを達成するところにある。
【００４７】
また、当該技術的思想は、上記変調水平同期信号の周波数を制御することによりシャッタ速度を制御するところにある。このため、上述の実施例に示した回路構成に限定されることはなく、上述の技術的思想を逸脱しない範囲であれば、種々の変更が可能であることは勿論である。
【００４８】
【発明の効果】
本発明に係る固体撮像装置は、指定されたシャッタ速度に応じて、通常の水平同期信号よりも高い周波数となるように変調した変調水平同期信号を読み出しパルス形成手段に供給することにより、該読み出しパルス形成手段で行われるパルス数のカウント時間を、該通常の周波数の水平同期信号のパルス数のカウント時間よりも短縮し、上記固体撮像素子に読み出しパルスを供給するタイミングを早めることができる。
【００４９】
このため、上記固体撮像素子の電荷蓄積時間、すなわちシャッタ速度を短縮することができ、例えば１／１万（ｓｅｃ）等の高速シャッタを可能とすることができる。
【００５０】
また、上記高速シャッタを可能とすることができるため、高速で移動する物体の撮像も鮮明且つ容易に行うことができ、工業上における使用等に貢献することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置を、ランダムなタイミングで供給されるトリガパルスに同期して撮像を行う工業用の固体撮像装置に適用した場合における実施例のブロック図である。
【図２】上記実施例の固体撮像装置に設けられている変調ＨＤ作成回路の具体的に構成を示す回路図である。
【図３】上記実施例の固体撮像装置の動作を説明するためのタイムチャートである。
【図４】電子シャッタ機能が設けられている従来の固体撮像装置の動作を説明するためのタイムチャートである。
【図５】ランダムなタイミングで供給されるトリガパルスに同期して撮像を行う従来の工業用の固体撮像装置のブロック図である。
【図６】上記従来の工業用の固体撮像装置の動作を説明するためのタイムチャートである。
【符号の説明】
１移動路、２物体、３位置検出部、５ＣＣＤイメージセンサ、１０シグナルジェネレータ、１１シャッタパルス作成回路、１２変調ＨＤ作成回路、１３タイミングジェネレータ、１７ＣＣＤ駆動回路、１８撮像信号処理回路、２０外部同期信号発生器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state image pickup device suitable for use in, for example, a camera device used mainly for industrial purposes, for example, for picking up an object moving at high speed, and in particular, enables a high-speed shutter of 1/10000 (sec). The present invention relates to a solid-state imaging device.
[0002]
[Prior art]
Conventionally, the applicant of the present application disclosed in Japanese Patent Application No. 2-238930 in the specification and drawings by controlling the charge storage time of a field storage type solid-state image pickup device (CCD image sensor) without using an iris mechanism. A solid-state imaging device having an electronic shutter function for adjustment is proposed.
[0003]
In this solid-state imaging device, the CCD image is generated by the high level image reading pulse shown in FIG. 4B which is output in the vertical blanking period (VBLK) in which the vertical blanking signal shown in FIG. Read the charge accumulated in the sensor. The charge accumulation time of the CCD image sensor is controlled by a reset pulse shown in FIG. 4C, and when the reset pulse is supplied, the CCD image sensor sweeps the accumulated charge to the overflow drain. ing. For this reason, charges are not accumulated in the CCD image sensor while the reset pulse is supplied (charge sweep-out period). Accordingly, charges are accumulated in the CCD image sensor from when the reset pulse supplied to the CCD image sensor is stopped, and the charge of the CCD image sensor is controlled by controlling the timing of stopping the reset pulse. The accumulation time, that is, the shutter speed can be controlled.
[0004]
Since the solid-state imaging device can vary the shutter speed according to the movement of the subject by using such an electronic shutter function, it is particularly advantageous for capturing an image on a high-speed moving body.
[0005]
Here, for example, a solid-state imaging device that is mainly used for industrial use and captures a moving object is known. This solid-state imaging device is configured as shown in FIG. 5, for example. When the object 101 moving on the moving path 100 moves in front of the imaging unit 102, the position detection unit 103 detects this. The low level trigger pulse shown at time t11 in FIG. 6A is supplied to the shutter pulse generation circuit 104.
[0006]
When the low-level trigger pulse is supplied, the shutter pulse generation circuit 104 supplies the low-level shutter pulse to the CCD control circuit 105. When the low-level trigger pulse is supplied, FIG. As shown at time t11, a low level shutter pulse is supplied to the CCD control circuit 105.
[0007]
The CCD control circuit 105 supplies a reset pulse for sweeping out charges accumulated in the CCD image sensor 106 while the low-level shutter pulse is supplied. As a result, while the reset pulse is being supplied, imaging by the CCD image sensor 106 is not performed. However, when the low-level trigger pulse is supplied at the same time, the reset pulse supplied to the CCD image sensor 106 is stopped after the last trigger pulse is supplied. As a result, charge accumulation in the CCD image sensor 106 is started.
[0008]
The CCD control circuit 105 is supplied with a low-level vertical synchronization signal shown at time t11 to time t12 in FIG. 6C and a horizontal synchronization signal shown in FIG. When the shutter pulse is supplied, the CCD control circuit 105 determines, for example, the number of pulses of the horizontal synchronizing signal shown in FIG. 6D from the time t11 which is the falling edge of the vertical synchronizing signal shown in FIG. After counting nine times, several hundred clock pulses are counted, and then a high-level read pulse shown at time t13 in FIG. As a result, the shutter pulse is supplied to the CCD image sensor 106 at time t11 in FIG. 6B until the readout pulse is supplied to the CCD image sensor 106 at time t13 in FIG. 6E. During this time, charges corresponding to the imaging light irradiated via the imaging lens 108 are accumulated in the CCD image sensor 106, and the shutter speed is from time t11 to time t13.
[0009]
Note that the readout of charge from the CCD image sensor 106 is performed during a vertical blanking period between time t11 and time t14 shown in FIG.
[0010]
The electric charge read from the CCD image sensor 106 is supplied to the imaging signal processing circuit 109 as an imaging signal. The imaging signal processing circuit 109 performs signal processing such as adding a synchronization signal to the imaging signal and outputs the processed signal via the output terminal 110. An imaging signal output via the output terminal 110 is supplied to, for example, a display screen of an analyzer. Thereby, the state of the object 101 when the object 101 is moved can be analyzed.
[0011]
[Problems to be solved by the invention]
Such a solid-state imaging device for imaging a moving object is mainly used for industrial use. Therefore, the object 101 shown in FIG. 5 is moved at a high speed, for example, a high speed such as 1/10000 (sec). There are cases where it is desired to take an image with a shutter.
[0012]
However, in the above-described solid-state imaging device, for example, after counting the number of pulses of the horizontal synchronizing signal from the falling edge of the vertical synchronizing signal, counting several hundred clock pulses and then supplying the readout pulse to the CCD image sensor, etc. Further, the output timing of the readout pulse is fixed and set in advance based on the pixel arrangement of the CCD image sensor used in the solid-state imaging device.
[0013]
This is because an optical black pixel portion (OPB) provided in the CCD image sensor for obtaining a reference black level by outputting the read pulse earlier than a predetermined timing and reading the effective pixel earlier. This is to prevent the image from being displayed on the lower end of the display screen of the analyzer. Another reason is to prevent the OPB from protruding from the upper end of the display screen by outputting the readout pulse later than a predetermined timing and reading out the effective pixels later.
[0014]
Therefore, the shutter speed (charge accumulation time) of the solid-state imaging device cannot be shortened below the time from the falling time of the vertical synchronization signal to the time when the readout pulse is output. For this reason, the conventional solid-state imaging device cannot perform imaging with a high-speed shutter such as 1/10000 (sec).
[0015]
The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a solid-state imaging device capable of a high-speed shutter such as 1/10000 (sec).
[0016]
[Means for Solving the Problems]
The present invention is a solid-state imaging device that includes a charge sweeping unit that sweeps out charges accumulated in response to a shutter pulse and that reads charges accumulated in response to a readout pulse. A shutter pulse generating means for generating a pulse, a switching control signal generating means for generating a switching control signal based on the shutter control pulse, a first synchronizing signal generating means for generating a first synchronizing signal, and the first Second synchronization signal generating means for generating a second synchronization signal having a frequency higher than that of the first synchronization signal, and the first synchronization signal and the second synchronization signal based on the switching control signal. Either one of With a selection means to select ,the above By selection means chosen The first synchronization signal and the second synchronization signal Count the number of pulses of either one of Generate the readout pulse Read pulse generation means It is characterized by that.
[0017]
Further, according to the present invention, in the solid-state imaging device, when the selection unit switches from the first synchronization signal to the second synchronization signal, an interval of one synchronization period or more of the second synchronization signal is provided. It is characterized by that.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a preferred embodiment of a solid-state imaging device according to the present invention will be described with reference to the drawings.
[0019]
The solid-state imaging device according to the present invention has a configuration as shown in FIG. In the solid-state imaging device shown in FIG. 1, an object 2 moving on a moving path 1 is detected by a position detection unit 3, and the object 2 is imaged in synchronization with a trigger pulse obtained as a position detection signal by the position detection unit 3. The present invention is applied to an industrial solid-state imaging device that performs the above, and includes a CCD image sensor 5 that images the object 2 on the moving path 1 through the imaging lens 4.
[0020]
Then, the solid-state imaging device receives the readout pulse for reading the accumulated charge from the CCD image sensor 5, that is, the supply of the reset pulse for sweeping away the accumulated charge in the solid-state imaging device. An electronic shutter function for controlling the charge accumulation time of the CCD image sensor 5 by controlling the timing of stopping the supply of the reset pulse by setting the charge accumulation time until it is supplied to the image sensor 5 is provided. The readout pulse is supplied to the CCD image sensor 5 by counting a predetermined number of pulses of the horizontal synchronization signal from when the vertical synchronization signal is supplied.
[0021]
Specifically, as shown in FIG. 1, an output terminal 6 for supplying a trigger pulse obtained as a position detection signal by the position detector 3 to an external synchronization signal generator 20, and the generation of the external synchronization signal The external vertical synchronizing signal EXT. VD, external horizontal synchronization signal EXT. Input terminals 7 to 9 to which HD and a shutter control pulse SCP are supplied.
[0022]
The external vertical synchronization signal EXT. Generated by the external synchronization signal generator 20 in synchronization with the trigger pulse. VD and external horizontal synchronization signal EXT. The HD is supplied to the signal generator 10 via the input terminals 7 and 8. The shutter control pulse SCP generated by the external synchronization signal generator 20 in synchronization with the trigger pulse is supplied to the shutter pulse generation circuit 11 and the modulation HD generation circuit 12 through the input terminal 9. It has become.
[0023]
The signal generator 10 functions as a synchronization signal generating unit in the solid-state imaging device according to the present invention, and is a clock CK supplied from the timing generator 13. ₁ (F _CK ) Based on the external vertical synchronization signal EXT. From the external synchronization signal generator 20. VD and external horizontal synchronization signal EXT. HD phase is adjusted and the internal vertical synchronizing signal INT. VD ′ and the internal horizontal synchronizing signal INT. HD is generated. The signal generator 10 is connected to the internal vertical synchronization signal INT. VD 'is supplied to the timing generator 13, and the internal horizontal synchronizing signal INT. HD is supplied to the modulation HD creating circuit 12, and the external horizontal synchronization signal EXT. HD and internal horizontal sync signal INT. HD is supplied to the phase comparator 14.
[0024]
The shutter pulse generation circuit 11 functions as shutter pulse forming means in the solid-state imaging device according to the present invention, and is supplied with a shutter control pulse SCP synchronized with the trigger pulse from the external synchronization signal generator 20. Then, a shutter pulse for stopping the supply of the reset pulse for sweeping away the accumulated charge of the CCD image sensor 5 is formed and supplied to the CCD drive circuit 17.
[0025]
The modulation HD creation circuit 12 functions as a modulation horizontal synchronization signal forming means in the solid-state imaging device according to the present invention, and is a shutter control pulse SCP synchronized with the trigger pulse from the external synchronization signal generator 20. Is supplied, the internal horizontal synchronization signal INT. HD, the internal horizontal synchronizing signal INT. Modulation horizontal synchronization signal MOD. An HD is formed and supplied to the timing generator 13.
[0026]
The phase comparator 14 is connected to the external horizontal synchronization signal EXT. HD and internal horizontal sync signal EXT. The phase of HD is compared, and a phase comparison output corresponding to the phase difference is supplied to a voltage controlled oscillator (VCO) 16 as a control DC voltage via a low pass filter (LPF) 15. The VCO 16 receives the clock pulse CK supplied from the timing generator 13 to the signal generator 10 according to the control DC voltage from the LPF 15. ₁ (F _CK ), For example, a clock pulse CK having twice the frequency ₂ (2f _CK ) And is supplied to the timing generator 13.
[0027]
In addition, the timing generator 13 has a clock pulse CK supplied from the VCO 16. ₂ (2f _CK ) To generate a clock pulse CK to the signal generator 10. ₁ (F _CK ) And the internal vertical synchronization signal INT. VD ′ and the modulated horizontal synchronizing signal MOD. In response to HD, read pulses XV1 to XV4, XSG1, XSG2, H1, H2, PG and the like for reading out the charges accumulated in the CCD image sensor 5 are output. Here, the timing generator 13 functions as a readout pulse forming means in the solid-state imaging device according to the present invention, and the internal vertical synchronizing signal INT. From the leading edge of VD ′, the modulated horizontal synchronizing signal MOD. After counting HD, clock pulse CK ₂ (2f _CK ) Is counted several hundreds to form read pulses (sensor gate pulses XSG1, XSG2).
[0028]
The CCD driving circuit 17 stops supplying reset pulses for sweeping away the accumulated charges of the CCD image sensor 5 by the shutter pulse from the shutter pulse generating circuit 11, and stops supplying the reset pulses. The imaging charge of each pixel corresponding to the amount of imaging light generated during the effective charge accumulation period is read out to the vertical transfer unit at the timing of the sensor gate pulses XSG1, XSG2, and is output line-sequentially via the horizontal transfer unit. In addition, the CCD image sensor 5 is driven in accordance with the readout pulse from the timing generator 13.
[0029]
The imaging signal which is the electric charge read out from the CCD image sensor 5 is subjected to signal processing such as adding a synchronization signal by the imaging signal processing circuit 18 and, for example, an analyzer for image analysis via the output terminal 19. Etc. are to be supplied.
[0030]
Here, the modulation HD creation circuit 12 is configured, for example, as shown in FIG. The modulation HD creation circuit 12 shown in FIG. 2 includes a reset pulse generator 22 to which the shutter control pulse SCP from the external synchronization signal generator 20 is supplied via an input terminal 21, and the reset pulse generator 22 generates Reset pulse PR _RESET Are reset by the oscillator 23, the first and second N-ary counters 24 and 25, the first and second D-type flip-flops 26 and 27, the oscillation output from the oscillator 23, and the first D-type flip-flop 26. The NAND gate circuit 28 to which the latch output is supplied and the changeover switch 29 that is switch-controlled by the latch output of the second D-type flip-flop 27 are supplied from the signal generator 10 via the input terminal 30. Internal horizontal sync signal INT. By selecting the HD and the gate output signal of the NAND gate circuit 28 with the selector switch 29, the modulation horizontal synchronizing signal MOD. HD is generated, and the modulated horizontal synchronizing signal MOD. HD is output from the output terminal 31.
[0031]
In the modulation HD creation circuit 12, the reset pulse generator 22 includes a reset pulse P synchronized with a shutter control pulse SCP supplied via the input terminal 21. _RESET And the reset pulse P _RESET This resets the oscillator 23, the first and second N-ary counters 24 and 25, and the first and second D-type flip-flops 26 and 27.
[0032]
Further, the oscillator 23 has the reset pulse P _RESET Is reset by the internal horizontal synchronizing signal INT. A pulse generator that oscillates at a frequency fx higher than HD, and supplies a pulse P (fx) of the frequency fx to the clock terminal of the first N-ary counter 24 and also to the NAND gate circuit 28. It has become. Further, the oscillator 23 can variably control the oscillation frequency fx.
[0033]
The first N-ary counter 24 has the reset pulse P _RESET For example, a decimal counter that counts the pulse P (fx) from the oscillator 23. Each time the pulse P (fx) is counted, the carry output is output to the first D-type flip-flop 26. To the clock terminal. Further, the first D-type flip-flop 26 has the reset pulse P _RESET And the logic pulse “L” of the data terminal is latched by using the carry output of the first N-ary counter 24 as a clock. _RESET A period T from when the first N-ary counter 24 counts the pulse P (fx) to 9 after being reset by _A Then, a latch output having a logic “H” is supplied to the NAND gate circuit 28. Then, the NAND gate circuit 28 gates the pulse P (fx) from the oscillator 23 using the latch output of the first D-type flip-flop 26 as a gate control signal, so that the period T _A The pulse P (fx) is output only in the middle.
[0034]
The second N-ary counter 25 receives the internal horizontal synchronizing signal INT. HD is supplied to the clock terminal via the input terminal 30. The second N-ary counter 25 has the reset pulse P _RESET Is reset by the internal horizontal synchronizing signal INT. A 9-digit counter for counting HD, the internal horizontal synchronization signal INT. The carry output is supplied to the clock terminal of the second D-type flip-flop 27 every time HD is counted. The second D-type flip-flop 27 has the reset pulse P _RESET And the logic pulse “L” of the data terminal is latched by using the carry output of the second N-ary counter 25 as a clock. _RESET The second N-ary counter 25 is reset by the internal horizontal synchronizing signal INT. Period T until 9 HDs are counted _B The latch output having a logic "H" is supplied to the changeover switch 29 as a changeover control signal.
[0035]
The changeover switch 29 is controlled by the latch output of the second D-type flip-flop 27, so that the internal horizontal synchronization signal INT normally supplied from the signal generator 10 via the input terminal 30 is used. . HD is selected and the above period T _B The gate output signal of the NAND gate circuit 28 is selected. Thereby, the period T _B 9 internal horizontal synchronizing signals INT. HD for the above period T _A The modulated horizontal synchronization signal MOD. Is replaced with nine pulses P (fx). HD is generated, and this modulated horizontal synchronizing signal MOD. HD is output from the output terminal 31.
[0036]
In the solid-state imaging device including the modulation HD creating circuit 12 having such a configuration, the position detection unit 3 detects that the object 2 moving on the moving path 1 is positioned in front of the CCD image sensor 5. The external vertical synchronization signal EXT. VD, external horizontal synchronization signal EXT. The HD and shutter control pulse SCP are supplied from the synchronization signal generator 20 to perform an imaging operation as shown in the timing chart of FIG. 3, and the CCD image sensor 5 moves at high speed on the moving path 1. 2 is imaged.
[0037]
That is, the CCD image sensor 5 includes the internal vertical synchronization signal INT. VD ′ and the internal horizontal synchronizing signal INT. The trailing edge timing t of the shutter pulse that is driven by the CCD driving circuit 17 that operates in response to the readout pulse generated by the timing generator 13 in synchronization with HD and that is synchronized with the shutter control pulse SCP. _a Leading edge timing t of the readout pulse (sensor gate pulses XSG1, XSG2) _b Until the effective charge accumulation period T _C The imaging operation using the high-speed shutter is performed.
[0038]
Thereby, the image of the object 2 moving on the moving path 1 is displayed on the monitor device, and the object can be analyzed.
[0039]
Therefore, the internal vertical synchronizing signal INT. Even if VD ′ is generated at any phase, the internal vertical synchronizing signal INT. From the falling edge of VD ′, the modulated horizontal synchronizing signal MOD. Even if the trigger pulse is generated at a random timing, the period until the HD count starts is constant, and the exposure time, that is, the effective charge accumulation period T _A Can be made constant, and an image without unevenness can be displayed on the monitor device.
[0040]
The modulated horizontal synchronizing signal MOD. The internal horizontal synchronization signal INT. HD interval 1H or more T _x Is provided to obtain a reference black level at the lower end of the display screen of the analyzer, which is generated when the readout pulse is output earlier than a predetermined timing and the effective pixel is read out earlier. The display screen can be prevented from being displayed with the target black pixel portion (OPB) protruding, and the readout pulse is output later than a predetermined timing and the effective pixel is read out later. It is possible to prevent the OPB from protruding and displayed at the upper end of the screen.
[0041]
The modulated horizontal synchronizing signal MOD. HD, as described above, the internal horizontal synchronization signal INT. Because of the higher frequency fx than HD, the internal horizontal synchronization signal INT. The counting can be completed earlier than when the HD is counted by the timing generator 13, and the readout pulse can be output earlier, thereby enabling a high-speed shutter.
[0042]
That is, in the timing generator 13, the internal vertical synchronization signal INT. The internal horizontal synchronizing signal INT. After counting HD 9 times, clock pulse CK ₂ (2f _CK ) Is counted several hundreds and the readout pulses (sensor gate pulses XSG1, XSG2) are formed, the effective charge accumulation period of the CCD image sensor 5 becomes Tc ′ (about 9H) shown in FIG.
[0043]
Further, in the modulation HD creation circuit 12, the oscillation frequency fx of the oscillator 23 is varied, and the modulation horizontal synchronization signal MOD. HD above period T _A By varying the frequency inside, a desired shutter speed can be achieved.
[0044]
For this reason, imaging of an object moving at high speed can be performed clearly and easily, which can contribute to industrial use and the like.
[0045]
Then, the solid-state imaging device counts the horizontal synchronization signal 9 times, and then adds the modulation HD generation circuit to the conventional solid-state imaging device having the existing timing generator 11 that outputs several readout pulses by counting several hundred clock pulses. 12 is provided, the change in the conventional circuit configuration can be minimized.
[0046]
The technical idea of the present invention is that the electronic shutter function is provided, and in a solid-state imaging device that performs imaging in synchronization with a randomly supplied trigger pulse, a predetermined number of horizontal synchronization signals are counted and a readout pulse Instead of the normal frequency horizontal sync signal, the timing generator outputs a modulated horizontal sync signal having a higher frequency than the normal frequency horizontal sync signal, thereby quickly ending the counting operation of the timing generator. To achieve a high-speed shutter.
[0047]
The technical idea is that the shutter speed is controlled by controlling the frequency of the modulated horizontal synchronizing signal. Therefore, the present invention is not limited to the circuit configuration shown in the above-described embodiments, and various modifications can be made without departing from the technical idea described above.
[0048]
【The invention's effect】
The solid-state imaging device according to the present invention supplies the modulated horizontal synchronization signal modulated so as to have a higher frequency than the normal horizontal synchronization signal to the readout pulse forming means according to the designated shutter speed, thereby performing the readout. The count time of the number of pulses performed by the pulse forming means can be shortened compared to the count time of the number of pulses of the horizontal synchronizing signal having the normal frequency, and the timing for supplying the readout pulse to the solid-state imaging device can be advanced.
[0049]
For this reason, the charge accumulation time of the solid-state imaging device, that is, the shutter speed can be shortened, and a high-speed shutter such as 1/10000 (sec) can be realized.
[0050]
In addition, since the high-speed shutter can be realized, it is possible to clearly and easily pick up an object moving at high speed, contributing to industrial use and the like.
[Brief description of the drawings]
FIG. 1 is a block diagram of an embodiment in a case where a solid-state imaging device according to the present invention is applied to an industrial solid-state imaging device that performs imaging in synchronization with a trigger pulse supplied at random timing.
FIG. 2 is a circuit diagram showing a specific configuration of a modulation HD creation circuit provided in the solid-state imaging device of the embodiment.
FIG. 3 is a time chart for explaining the operation of the solid-state imaging device according to the embodiment.
FIG. 4 is a time chart for explaining the operation of a conventional solid-state imaging device provided with an electronic shutter function.
FIG. 5 is a block diagram of a conventional industrial solid-state imaging device that performs imaging in synchronization with a trigger pulse supplied at random timing.
FIG. 6 is a time chart for explaining the operation of the conventional industrial solid-state imaging device;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Movement path, 2 object, 3 Position detection part, 5 CCD image sensor, 10 Signal generator, 11 Shutter pulse production circuit, 12 Modulation HD production circuit, 13 Timing generator, 17 CCD drive circuit, 18 Imaging signal processing circuit, 20 External Sync signal generator

Claims

A solid-state imaging device that includes a charge sweeping unit that sweeps out charges accumulated according to a shutter pulse and reads charges accumulated according to a readout pulse,
Shutter pulse generating means for generating the shutter pulse based on a shutter control pulse;
Switching control signal generating means for generating a switching control signal based on the shutter control pulse;
First synchronization signal generating means for generating a first synchronization signal;
Second synchronization signal generating means for generating a second synchronization signal having a frequency higher than that of the first synchronization signal;
Based on the switching control signal, a selection means for selecting one of the first synchronization signal and a second synchronization signal,
And read pulse generating means for generating the read pulse by a predetermined number of counts one of the pulses of the first sync signal has been selected the second synchronizing signal by the selecting means
The solid-state imaging device, characterized in that it comprises a.

2. The solid-state imaging device according to claim 1, wherein an interval of one synchronization period or more of the second synchronization signal is provided when the selection unit switches from the first synchronization signal to the second synchronization signal. 3. .