JP3753797B2 - Microcomputer device - Google Patents

Microcomputer device Download PDF

Info

Publication number
JP3753797B2
JP3753797B2 JP18896996A JP18896996A JP3753797B2 JP 3753797 B2 JP3753797 B2 JP 3753797B2 JP 18896996 A JP18896996 A JP 18896996A JP 18896996 A JP18896996 A JP 18896996A JP 3753797 B2 JP3753797 B2 JP 3753797B2
Authority
JP
Japan
Prior art keywords
port
output
input
microcomputer
test signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18896996A
Other languages
Japanese (ja)
Other versions
JPH1021111A (en
Inventor
弘 松岡
浩孝 小島
淳朗 大田
達生 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Nidec Elesys Corp
Original Assignee
Honda Motor Co Ltd
Nidec Elesys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Nidec Elesys Corp filed Critical Honda Motor Co Ltd
Priority to JP18896996A priority Critical patent/JP3753797B2/en
Publication of JPH1021111A publication Critical patent/JPH1021111A/en
Application granted granted Critical
Publication of JP3753797B2 publication Critical patent/JP3753797B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、近接配置された多数の端子ピンを有するワンチップ・マイクロコンピュータ等として好適なマイクロコンピュータ装置にかかり、特に隣接ポート間の短絡故障を診断する機能を備えたマイクロコンピュータ装置に関する。
【0002】
【従来の技術】
近年、小型・軽量化並びに高密度実装の要請から、いわゆるワンチップ・マイクロコンピュータの端子ピンの間隔は著しく狭いものとなっており、0.5mm以下のものも出現するに至っている。ここで、ワンチップ・マイクロコンピュータとは、CPUだけでなく、ROMやRAM等のメモリ、入出力ポート、通信ポート、タイマ、LCDドライバ、MMU、DMAC、A/Dコンバータ等の周辺機器までをも1チップ上に搭載したタイプのマイクロコンピュータのことである。
【0003】
従来、この種のワンチップ・マイクロコンピュータにおけるピン間短絡故障の診断は、製造時の検査の際における作業者による目視若しくは光学装置等を用いた外観検査や、所定の検査装置による電気的な導通テストにより行うのが通例であった。すなわち、この種のワンチップ・マイクロコンピュータは半田付け作業時において端子ピン間が短絡される恐れもあるため、これを作業者の目視若しくはビデオカメラから得られた映像に基づく画像処理等によって診断しようとするものである。
【0004】
【発明が解決しようとする課題】
しかしながら、この種のワンチップ・マイクロコンピュータにあっては、製造時の検査工程においては正常とされるものであっても、一旦出荷後に端子ピン間に異物が介在されたこと等によって、ピン間短絡故障が発生する場合もあり、そのため製造段階のみならず出荷された後にあってもこの種のピン間短絡故障を的確に診断できることが要望されていた。
【0005】
この発明は、上述した技術的背景のもとになされたものであり、その目的とするところは、この種のワンチップ・マイクロコンピュータにおける隣接端子ピン間の短絡故障を、製造段階のみならず出荷された後にあっても的確に診断可能とすることにある。
【0006】
【課題を解決するための手段】
この出願の請求項1に記載の発明は、隣接して配置される一対のポートが入力用ポートとして使用されている第1のポートと、プログラムを介して入力用ポートと出力用ポートとに任意に切替設定が可能な入出力兼用ポートである第2のポートにより構成されており、前記第1のポートと第2のポートとが電気的に独立しているマイクロコンピュータ装置であって、前記マイクロコンピュータ装置のシステムプログラムには、前記一対の隣接ポート間の短絡故障を診断するための診断処理が含まれており、かつ前記診断処理は、前記第2のポートを入力用ポートから出力用ポートに切り替えるポート機能切替処理と、前記出力用ポートに切り替えられた前記第2のポートから所定のテスト信号を送出するテスト信号送出処理と、前記テスト信号が送出されている状態における前記第1のポートの信号を読み込み、それが前記テスト信号につられて変化するか否かを判定する信号状態判定処理と、を含み、 前記第2のポートを出力用ポートに切り替えたポートからテスト信号が出力されるとともに、該テスト信号の周期が該テスト信号の識別ができる程度に前記第1のポートに入力される信号源の周期よりも短く設定されていることを特徴とするマイクロコンピュータ装置にある。
【0013】
尚、このような一対の隣接ポート間の短絡故障は、一般に、それらポートに繋がる端子ピン間に異物が介在されたり、半田ブリッジが生じたり、あるいは端子ピンが物理的応力若しくは熱応力等を受けて変形し、両者間が接触した場合等に生ずることが多いであろう。
【0014】
そして、この請求項1に記載の発明によれば、一対の端子ピン間に異物等が混入して両者間が短絡したり、あるいは物理的若しくは熱的応力を受けてそれらが変形して接触したりすると、一方のポートからテスト信号が送出されている状態における他方のポートの信号が、テスト信号につられて変化することとなるため、このようなピン間短絡を原因とするポート間短絡故障を、製造段階のみならず出荷後においても適切に診断することが可能となる。しかも、もともと入力用ポートとして使用されているポートを、出力用ポートに切り替え、その後出力用ポートからテスト信号を送出するという構成を採用しているため、本来出力用ポートとして使用されているポートからテスト信号を出力するような場合とは異なり、テスト信号送出先の機器に悪影響を与えることが少ない。また、正常時の入力信号が存在する状態においても、この種の短絡故障診断が可能となり、マイクロコンピュータを用いて特定の制御を実行中にいずれかの端子間において短絡故障が生じた場合、直ちに適切な対応をとることが可能となる。
【0018】
この出願の請求項に記載の発明は、前記マイクロコンピュータ装置は、各ポートに相当する端子ピンが互いに近接配置されたワンチップ・マイクロコンピュータであることを特徴とする請求項1に記載のマイクロコンピュータ装置にある。
【0019】
そして、この請求項に記載の発明によれば、この種のワンチップ・マイクロコンピュータの信頼性を著しく向上させることができる。
【0020】
この出願の請求項に記載の発明は、前記診断処理にて一対の隣接ポート間が短絡していると診断されるのに応答して、所定の異常時処理を実行することを特徴とする請求項1に記載のマイクロコンピュータ装置にある。
【0021】
そして、この請求項に記載の発明によれば、隣接ポート間が短絡していると診断された場合、直ちに異常時処理を実行して適切な対応をとることができる。尚、ここで『異常時処理』としては、その旨を外部へと表示若しくは報知したり、あるいは制御の実行を停止させたり、さらには別のマイクロコンピュータへ制御権を移管する等の処理が含まれるであろう。
【0022】
【発明の実施の形態】
以下、この発明の好ましい実施の形態につき、添付図面を参照して詳細に説明する。
【0023】
本発明が適用された車両用電子制御装置(以下、ECUという)の回路構成を図1に示す。同図に示されるように、ECUの回路基板1上には、本発明が適用されたワンチップ・マイクロコンピュータ2が搭載されている。周知の如く、この種のワンチップ・マイクロコンピュータ2は、QFPパッケージ等の多ピンパッケージに収容されており、その外周には多数の入出力ポートが設けられている。図1では、それらの入出力ポートの中で、相隣接して配置された2個のポートP1,P2だけを取り出して示している。これらのポートP1,P2は、後に詳細に説明するように、いずれも入出力兼用ポートにより構成されている。
【0024】
スイッチSW1,SW2は任意の信号源を象徴的に示したものであり、これらのスイッチSW1から生成される入力信号は、ECUの回路基板1に設けられた外部入力端子T1,T2へと供給される。これらの外部入力端子T1,T2に供給された入力信号は、さらにインタフェース回路IF1,IF2を経由した後、先に説明したワンチップ・マイクロコンピュータ2のポートP1,P2のそれぞれへと供給される。すなわち、これら2つのポートP1,P2は、入力用ポートとして使用されているのである。
【0025】
尚、インタフェース回路IF1,IF2は同一の構成のものであり、プルアップ抵抗R2と、抵抗R1並びにコンデンサCで構成されたローパスフィルタと、ダイオードD1,D2で構成された過電圧保護回路とから構成されている。
【0026】
次に、入出力兼用ポートを実現するための具体的な回路構成を図2に示す。同図に示されるように、この入出力兼用ポート回路の全体は、互いに逆並列の関係にある入力回路と出力回路とから構成されている。すなわち、入力回路は、ポートPnから入力された信号をストローブ信号RDに応答して内部バス3に読み込ませるための入力ゲート4と、内部バス3上に送出された信号をストローブ信号WRoutに応答してラッチし、これをポートPnへと出力する出力ラッチ5とから構成されている。そして、これらの入出力回路は、ポートモードレジスタ6,モード切替ゲート7,トライステートバッファ8を用いた切替え手段によって択一的に作動するように構成されている。
【0027】
すなわち、ポートモードレジスタ6には、ストローブ信号WRpmに応答してポートモードフラグが書き込まれ、このポートモードフラグの内容が“1”の場合にはポートモード切替ゲート7が開かれ、かつトライステートバッファ8が非能動化されることにより、入力用ポートとしての機能が実現されるのに対し、ポートモードフラグの内容が“0”の場合には、モード切替ゲート7が閉じられ、かつトライステートバッファ8が能動化されることにより、出力用ポートとしての機能が実現されるのである。
【0028】
尚、ポートモードレジスタ6にポートモードフラグを書き込む制御は、プログラム上において所定の命令を用いることにより行うことができる。
【0029】
次に、図1に示される回路構成並びに図2に示される入出力兼用ポートの回路構成を前提として、本発明にかかる診断処理の詳細を図3並びに図4のフローチャート、及び、図5のタイムチャートを参照しながら説明する。
【0030】
まず、本発明にかかる診断処理の概要を図3のゼネラルフローチャートに示す。
【0031】
この診断処理は、電源投入直後のイニシャライズ処理において、若しくは、制御プログラム実行中任意の時点において実行が可能になされている。そして、処理の全体は、相隣接するポートP1とP2の中で、一方のポートP2のモードを出力モードに切り替える処理(ステップ301)と、その状態においてポートP2の出力論理を周期的に変更して、所定のテスト信号を送出する処理(ステップ302)と、その状態において他方のポートであるP1の信号を読み込み、その入力論理を吟味する処理(ステップ303)と、その結果ポートP1の入力論理がポートP1の出力論理につられて変化したかを判定する処理(ステップ304)とから構成されている。
【0032】
尚、図のフローチャートでは、これらの処理を単に直列に並べて時系列的に実行するように表現されているが、実際のところ、これらの処理はポートP1の入力論理がポートP2の出力論理につられて変化したことが判定されるまで繰り返し実行される。
【0033】
そこで、実際の処理に近い形で、これを図4のフローチャートにより詳細に説明する。同図において、処理が開始されると、カウンタCの値を零リセットした後(ステップ401)、ポートP2から所定時間毎に“H”と“L”とを交互に出力し(ステップ402,404)、その都度ポートP1のレベルを判定する処理(ステップ403,405)を、カウンタCの値をプラス1ずつ歩進させながら(ステップ406)、カウンタCの値が『5』に達するまで(ステップ407NO)繰り返す。
【0034】
すると、図5に示されるように、ポートP2からは微小時間間隔で、“H”と“L”とに交互に切り替わるパルス列が出力される。このパルス列の出力周期は、スイッチSW1で象徴される信号源から正常時に得られる信号の周期よりも十分に短く設定されている。つまり、仮に正常時にスイッチSW1から何らかの信号が得られたとしても、このような信号とテスト信号である微小幅パルス列とは十分識別が可能になされている。
【0035】
そして、このようにポートP2から微小幅パルス列を出力された状態において、
ポートP1の状態を判定すると、正常時の場合には、ポートP1の信号は変化しないか、或いは、正常時の信号が得られるだけであるのに対し、図1に破線9にて示されるように、ポートP1とP2との間が短絡故障を生じていた場合、ポートP1の入力論理はポートP2の出力論理につられて変化することとなるため、このようなつられて変化する状態が5回以上継続した場合(ステップ407YES)、短絡故障が生じているものと診断して、図3のゼネラルフローチャートに戻り、ピン間故障と判断し(ステップ308)、異常時の処理へと移行するのである(ステップ309)。
【0036】
ここで、異常時の処理としては、何らかの警報出力若しくは表示出力を外部へ送出したり、制御を中断したり、あるいは他のマイコンに制御権を移管する等の適切な処理が行われる。
【0037】
これに対して、ポートP1の入力論理が、ポートP2の出力論理につられて変化しなかった場合には(ステップ403LOW,405HIGH)、正常である旨の診断が行われ(ステップ409)、図3のゼネラルフローチャートに戻って、正常との判断を行った後(ステップ305)、ポートP2のモードを再び入力モードに戻し(ステップ306)、本来の通常の制御処理へと移行するのである(ステップ307)。
【0038】
このように、以上説明した本発明の診断処理によれば、一対のポートP1,P2のうちで入出力兼用ポートとして構成されている一方のポートP2の機能を入力用ポートから出力用ポートに切り替えた後、出力用ポートに切替えられた一方のポートP2から所定のテスト信号を送出し、その状態における他方のポートP1の信号を読み込み、それが前記テスト信号につられて変化するか否かを判定する処理を含むものであるから、図1において破線9で示されるように、ポートP1とポートP2の間に短絡故障(一般には、ピン間短絡故障に起因することが多い)が生じていた場合、前述した判定結果に基づいてその旨を的確に診断することができるのである。
【0039】
しかも、この実施の形態においては、テスト信号として、スイッチ1で象徴される信号源から平常時に得られる信号の周期よりも十分に短いパルス列を用いているため、仮に診断中に正常な信号がポートP1から読み込まれたとしても、これをつられて変化した信号と的確に識別することができ、そのためこの診断処理は、電源投入直後のイニシャライズ処理においてのみならず、制御プログラムの実行中任意の時点においても実行することができ、この種のワンチップ・マイクロコンピュータにおけるピン間短絡故障の信頼性を著しく向上させることができるのである。
【0040】
尚、図1に示される回路構成においては、インタフェース回路IF1,IF2にバッファ回路Aは含まれていなかったが、図6(a)に示されるバッファ回路Aを有するインタフェース回路IFを採用する場合には、同図(b)に示されるようにバッファ回路Aの出力側に抵抗R3を追加すればよい。
【0041】
【発明の効果】
以上詳細に説明したように、本発明のマイクロコンピュータ装置によれば、工場における製造段階のみならず、出荷された後の任意の時点においても、相隣接する端子ピン間の短絡故障を的確に診断することが可能となり、この種のワンチップ・マイクロコンピュータの信頼性を格段に向上させることができる。
【図面の簡単な説明】
【図1】本発明が適用された車両用ECUの内部回路の部分構成を示す回路図である。
【図2】入出力兼用ポートを実現するための具体的な回路構成を示す回路図である。
【図3】本発明にかかる診断処理の内容を概略的に示すゼネラルフローチャートである。
【図4】本発明にかかる診断処理の要部を詳細に示すフローチャートである。
【図5】本発明にかかる診断処理におけるポートP1,P2の信号状態を示す波形図である。
【図6】インタフェース回路の他の一例を示す回路図である。
【符号の説明】
1 ECUの回路基板
2 ワンチップ・マイクロコンピュータ
3 内部バス
4 入力ゲート
5 出力ラッチ
6 ポートモードレジスタ
7 モード切替ゲート
8 トライステートバッファ
9 ポート間短絡
IF1,IF2,IF インタフェース回路
SW1,SW2 信号源を象徴するスイッチ
T1,T2 外部入力端子
R1,R2 抵抗
C コンデンサ
D1,D2 ダイオード
P1,P2 相隣接する一対のポート
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a microcomputer device suitable as a one-chip microcomputer having a number of terminal pins arranged close to each other, and more particularly to a microcomputer device having a function of diagnosing a short-circuit failure between adjacent ports.
[0002]
[Prior art]
In recent years, the distance between terminal pins of so-called one-chip microcomputers has become extremely narrow due to demands for miniaturization, weight reduction, and high-density mounting, and 0.5 mm or less have also appeared. Here, the one-chip microcomputer includes not only a CPU but also peripheral devices such as memories such as ROM and RAM, input / output ports, communication ports, timers, LCD drivers, MMUs, DMACs, and A / D converters. A microcomputer mounted on a single chip.
[0003]
Conventionally, this type of one-chip microcomputer is diagnosed with a pin-to-pin short-circuit fault by visual inspection by an operator during inspection at the time of manufacture, or visual inspection using an optical device, or electrical continuity by a predetermined inspection device. It was customary to do this by testing. In other words, this kind of one-chip microcomputer may cause short-circuiting between terminal pins during soldering work, so let's diagnose this by visual inspection of the operator or image processing based on video obtained from a video camera. It is what.
[0004]
[Problems to be solved by the invention]
However, in this kind of one-chip microcomputer, even if it is normal in the inspection process at the time of manufacture, the foreign matter between the terminal pins once shipped, etc. In some cases, a short-circuit failure may occur. Therefore, it has been desired that this type of pin-to-pin short-circuit failure can be accurately diagnosed not only at the manufacturing stage but also after shipment.
[0005]
The present invention has been made based on the above-described technical background, and the object of the present invention is to prevent short-circuit faults between adjacent terminal pins in this type of one-chip microcomputer from being shipped not only at the manufacturing stage. This is to enable accurate diagnosis even after being performed.
[0006]
[Means for Solving the Problems]
The invention described in claim 1 of this application is that the first port in which a pair of adjacent ports are used as input ports, and an input port and an output port can be arbitrarily set through a program. The microcomputer device is configured by a second port that is an input / output port that can be switched to the first port, and the first port and the second port are electrically independent from each other. The system program of the computer device includes a diagnostic process for diagnosing a short-circuit failure between the pair of adjacent ports, and the diagnostic process changes the second port from the input port to the output port. Port function switching processing for switching, test signal transmission processing for transmitting a predetermined test signal from the second port switched to the output port, and the test signal Reads the signal of the first port in the state where There has been transmitted, it comprises a signal state determination process of determining whether or not changes hung on the test signal, A test signal is output from a port in which the second port is switched to an output port, and the period of the signal source input to the first port is such that the period of the test signal can be identified. The microcomputer apparatus is characterized by being set shorter .
[0013]
Such a short-circuit failure between a pair of adjacent ports generally causes a foreign object to be present between the terminal pins connected to these ports, a solder bridge to occur, or the terminal pins to receive physical stress or thermal stress. This often occurs when the two parts deform and come into contact with each other.
[0014]
According to the first aspect of the present invention, foreign matter or the like is mixed between the pair of terminal pins, the two are short-circuited, or they are deformed and contacted by receiving physical or thermal stress. If the test signal is sent from one port, the signal of the other port will change according to the test signal. Thus, it is possible to appropriately diagnose not only at the manufacturing stage but also after shipment. In addition, since the port that was originally used as the input port is switched to the output port and then the test signal is sent from the output port, the port that was originally used as the output port is used. Unlike the case of outputting a test signal, the test signal transmission destination device is hardly adversely affected. In addition, even when there is a normal input signal, this type of short-circuit fault diagnosis is possible, and if a short-circuit fault occurs between any of the terminals during specific control using a microcomputer, Appropriate responses can be taken.
[0018]
According to a second aspect of the present invention, the microcomputer device is a one-chip microcomputer in which terminal pins corresponding to the respective ports are arranged close to each other. In computer equipment.
[0019]
According to the invention described in claim 2 , the reliability of this kind of one-chip microcomputer can be remarkably improved.
[0020]
The invention according to claim 3 of the present application is characterized in that a predetermined abnormality process is executed in response to a diagnosis that a short circuit between a pair of adjacent ports is short-circuited in the diagnosis process. A microcomputer apparatus according to claim 1.
[0021]
According to the third aspect of the present invention, when it is diagnosed that the adjacent ports are short-circuited, it is possible to immediately execute the abnormality process and take appropriate measures. Here, “abnormal processing” includes processing such as displaying or notifying the fact to the outside, stopping the execution of control, and transferring the control right to another microcomputer. Will be.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0023]
FIG. 1 shows a circuit configuration of a vehicle electronic control device (hereinafter referred to as ECU) to which the present invention is applied. As shown in the figure, a one-chip microcomputer 2 to which the present invention is applied is mounted on a circuit board 1 of the ECU. As is well known, this type of one-chip microcomputer 2 is accommodated in a multi-pin package such as a QFP package, and a large number of input / output ports are provided on the outer periphery thereof. In FIG. 1, only two ports P1 and P2 arranged adjacent to each other among these input / output ports are shown. These ports P1 and P2 are both configured as input / output ports, as will be described in detail later.
[0024]
The switches SW1 and SW2 symbolically indicate arbitrary signal sources, and input signals generated from these switches SW1 are supplied to external input terminals T1 and T2 provided on the circuit board 1 of the ECU. The The input signals supplied to these external input terminals T1 and T2 are further supplied to the ports P1 and P2 of the one-chip microcomputer 2 described above after passing through the interface circuits IF1 and IF2. That is, these two ports P1 and P2 are used as input ports.
[0025]
The interface circuits IF1 and IF2 have the same configuration, and include a pull-up resistor R2, a low-pass filter composed of a resistor R1 and a capacitor C, and an overvoltage protection circuit composed of diodes D1 and D2. ing.
[0026]
Next, a specific circuit configuration for realizing the input / output port is shown in FIG. As shown in the figure, the entire input / output port circuit is composed of an input circuit and an output circuit which are in antiparallel with each other. That is, the input circuit responds to the strobe signal WRout with the input gate 4 for reading the signal input from the port Pn into the internal bus 3 in response to the strobe signal RD and the signal sent on the internal bus 3. And an output latch 5 for latching it and outputting it to the port Pn. These input / output circuits are configured to alternatively operate by switching means using the port mode register 6, the mode switching gate 7, and the tristate buffer 8.
[0027]
That is, a port mode flag is written in the port mode register 6 in response to the strobe signal WRpm. When the content of the port mode flag is “1”, the port mode switching gate 7 is opened and the tri-state buffer When the port mode flag is “0”, the mode switching gate 7 is closed and the tristate buffer is realized. When 8 is activated, the function as an output port is realized.
[0028]
The control for writing the port mode flag to the port mode register 6 can be performed by using a predetermined instruction on the program.
[0029]
Next, on the premise of the circuit configuration shown in FIG. 1 and the circuit configuration of the input / output port shown in FIG. 2, the details of the diagnosis processing according to the present invention will be described with reference to the flowcharts of FIG. 3 and FIG. This will be described with reference to the chart.
[0030]
First, an overview of the diagnostic processing according to the present invention is shown in the general flowchart of FIG.
[0031]
This diagnosis process can be executed in the initialization process immediately after the power is turned on, or at any time during the execution of the control program. The entire process is a process of switching the mode of one of the ports P2 to the output mode among the adjacent ports P1 and P2 (step 301), and the output logic of the port P2 is periodically changed in that state. Then, a process of sending a predetermined test signal (step 302), a process of reading the signal of P1 which is the other port in that state and examining its input logic (step 303), and the result of the input logic of port P1 Is determined according to the output logic of the port P1 (step 304).
[0032]
In the flowchart shown in the figure, these processes are simply arranged in series and executed in time series. However, in actuality, these processes are performed by changing the input logic of the port P1 to the output logic of the port P2. It is repeatedly executed until it is determined that the change has occurred.
[0033]
Therefore, this will be described in detail with reference to the flowchart of FIG. In the figure, when the process is started, the value of the counter C is reset to zero (step 401), and then "H" and "L" are alternately output from the port P2 every predetermined time (steps 402, 404). ) Each time the process of determining the level of the port P1 (steps 403 and 405) is performed by incrementing the value of the counter C by 1 (step 406), until the value of the counter C reaches “5” (step 406). 407 NO) Repeat.
[0034]
Then, as shown in FIG. 5, a pulse train that is alternately switched between “H” and “L” is output from the port P2 at a minute time interval. The output period of this pulse train is set to be sufficiently shorter than the period of the signal obtained in the normal time from the signal source symbolized by the switch SW1. That is, even if some signal is obtained from the switch SW1 in the normal state, such a signal can be sufficiently distinguished from the minute width pulse train as the test signal.
[0035]
And, in such a state where a minute width pulse train is output from the port P2,
When the state of the port P1 is determined, the signal at the port P1 does not change in the normal state or only the signal at the normal time is obtained, whereas the broken line 9 in FIG. In addition, when a short circuit failure occurs between the ports P1 and P2, the input logic of the port P1 changes according to the output logic of the port P2. If the above is continued (YES in step 407), it is diagnosed that a short-circuit failure has occurred, and the process returns to the general flowchart of FIG. 3 to determine that there is a pin-to-pin failure (step 308). (Step 309).
[0036]
Here, as processing at the time of abnormality, appropriate processing such as sending out some alarm output or display output to the outside, interrupting the control, or transferring the control right to another microcomputer is performed.
[0037]
On the other hand, when the input logic of the port P1 does not change according to the output logic of the port P2 (steps 403LOW and 405HIGH), a diagnosis of normality is performed (step 409), and FIG. Returning to the general flow chart of FIG. 1, after determining that the port is normal (step 305), the mode of the port P2 is returned to the input mode again (step 306), and the process proceeds to the original normal control process (step 307). ).
[0038]
As described above, according to the diagnosis processing of the present invention described above, the function of one port P2 configured as the input / output port of the pair of ports P1 and P2 is switched from the input port to the output port. After that, a predetermined test signal is sent from one port P2 switched to the output port, the signal of the other port P1 in that state is read, and it is determined whether or not it changes according to the test signal In the case where a short-circuit failure (generally due to a short-circuit failure between pins) has occurred between the port P1 and the port P2, as indicated by a broken line 9 in FIG. This can be accurately diagnosed based on the determination result.
[0039]
In addition, in this embodiment, since a pulse train that is sufficiently shorter than the period of the signal normally obtained from the signal source symbolized by the switch 1 is used as the test signal, a normal signal is temporarily output during the diagnosis. Even if it is read from P1, it can be accurately distinguished from the changed signal. Therefore, this diagnosis process is not only performed in the initialization process immediately after the power is turned on, but also at an arbitrary time point during execution of the control program. The reliability of a short circuit failure between pins in this kind of one-chip microcomputer can be remarkably improved.
[0040]
In the circuit configuration shown in FIG. 1, the interface circuits IF1 and IF2 do not include the buffer circuit A. However, when the interface circuit IF having the buffer circuit A shown in FIG. As shown in FIG. 5B, a resistor R3 may be added to the output side of the buffer circuit A.
[0041]
【The invention's effect】
As described in detail above, according to the microcomputer device of the present invention, not only at the manufacturing stage in the factory, but also at any time after shipment, the short-circuit failure between adjacent terminal pins can be accurately diagnosed. It is possible to improve the reliability of this kind of one-chip microcomputer.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a partial configuration of an internal circuit of a vehicle ECU to which the present invention is applied.
FIG. 2 is a circuit diagram showing a specific circuit configuration for realizing an input / output port.
FIG. 3 is a general flowchart schematically showing the contents of diagnostic processing according to the present invention.
FIG. 4 is a flowchart showing in detail a main part of a diagnostic process according to the present invention.
FIG. 5 is a waveform diagram showing signal states of ports P1 and P2 in the diagnostic processing according to the present invention.
FIG. 6 is a circuit diagram showing another example of an interface circuit.
[Explanation of symbols]
1 ECU circuit board 2 One-chip microcomputer 3 Internal bus 4 Input gate 5 Output latch 6 Port mode register 7 Mode switching gate 8 Tri-state buffer 9 Short circuit between ports IF1, IF2, IF Interface circuit SW1, SW2 Symbolic signal source Switch T1, T2 External input terminal R1, R2 Resistor C Capacitor D1, D2 Diode P1, P2 A pair of adjacent ports

Claims (3)

隣接して配置される一対のポートが入力用ポートとして使用されている第1のポートと、プログラムを介して入力用ポートと出力用ポートとに任意に切替設定が可能な入出力兼用ポートである第2のポートにより構成されており、前記第1のポートと第2のポートとが電気的に独立しているマイクロコンピュータ装置であって、
前記マイクロコンピュータ装置のシステムプログラムには、前記一対の隣接ポート間の短絡故障を診断するための診断処理が含まれており、かつ前記診断処理は、前記第2のポートを入力用ポートから出力用ポートに切り替えるポート機能切替処理と、前記出力用ポートに切り替えられた前記第2のポートから所定のテスト信号を送出するテスト信号送出処理と、前記テスト信号が送出されている状態における前記第1のポートの信号を読み込み、それが前記テスト信号につられて変化するか否かを判定する信号状態判定処理と、を含み、 前記第2のポートを出力用ポートに切り替えたポートからテスト信号が出力されるとともに、該テスト信号の周期が該テスト信号の識別ができる程度に前記第1のポートに入力される信号源の周期よりも短く設定されていることを特徴とするマイクロコンピュータ装置。
A first port in which a pair of adjacent ports are used as input ports, and an input / output port that can be arbitrarily switched between an input port and an output port via a program A microcomputer device configured by a second port, wherein the first port and the second port are electrically independent;
The microcomputer system program includes a diagnostic process for diagnosing a short-circuit failure between the pair of adjacent ports, and the diagnostic process uses the second port for output from the input port. Port function switching processing for switching to a port, test signal transmission processing for transmitting a predetermined test signal from the second port switched to the output port, and the first in a state where the test signal is transmitted A signal state determination process for reading a signal of a port and determining whether or not it changes in response to the test signal, A test signal is output from a port in which the second port is switched to an output port, and the period of the signal source input to the first port is such that the period of the test signal can be identified. A microcomputer device characterized in that the microcomputer device is set to be shorter .
前記マイクロコンピュータ装置は、各ポートに相当する端子ピンが互いに近接配置されたワンチップ・マイクロコンピュータであることを特徴とする請求項1に記載のマイクロコンピュータ装置。2. The microcomputer apparatus according to claim 1, wherein the microcomputer apparatus is a one-chip microcomputer in which terminal pins corresponding to each port are arranged close to each other. 前記診断処理にて一対の隣接ポート間が短絡していると診断されるのに応答して、所定の異常時処理を実行することを特徴とする請求項1に記載のマイクロコンピュータ装置。2. The microcomputer apparatus according to claim 1, wherein a predetermined abnormality process is executed in response to a diagnosis that a short circuit between a pair of adjacent ports is made in the diagnosis process.
JP18896996A 1996-06-27 1996-06-27 Microcomputer device Expired - Fee Related JP3753797B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18896996A JP3753797B2 (en) 1996-06-27 1996-06-27 Microcomputer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18896996A JP3753797B2 (en) 1996-06-27 1996-06-27 Microcomputer device

Publications (2)

Publication Number Publication Date
JPH1021111A JPH1021111A (en) 1998-01-23
JP3753797B2 true JP3753797B2 (en) 2006-03-08

Family

ID=16233103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18896996A Expired - Fee Related JP3753797B2 (en) 1996-06-27 1996-06-27 Microcomputer device

Country Status (1)

Country Link
JP (1) JP3753797B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034972B2 (en) * 2008-01-18 2012-09-26 株式会社デンソー Electronic equipment and programs
JP2009187307A (en) * 2008-02-06 2009-08-20 Denso Corp Electronic device and program
JP4670940B2 (en) * 2008-11-11 2011-04-13 株式会社デンソー Electronic safing system
US8904049B2 (en) * 2012-08-23 2014-12-02 Lg Chem, Ltd. Battery pack monitoring system and method for assigning a binary ID to a microprocessor in the battery pack monitoring system

Also Published As

Publication number Publication date
JPH1021111A (en) 1998-01-23

Similar Documents

Publication Publication Date Title
JP2007010477A (en) Integrated circuit and circuit board
KR900004372B1 (en) Checking machine in automobile
JPS5853774B2 (en) information processing equipment
JP3753797B2 (en) Microcomputer device
US5182803A (en) System for inputting and/or outputting signals of a digital control system for a printing machine including a digital filter
CA1314599C (en) System for the input and/or output of signals of a digital control system
EP0584739B1 (en) Semiconductor integrated circuit operative in different modes
JP3698015B2 (en) Self-diagnosis method for motor control system
JPH1164450A (en) Semiconductor-testing device
JPH06214895A (en) Bus monitoring method
JPH0517667Y2 (en)
CN112578723B (en) Redundancy CPLD switching control device
JPH08278924A (en) Adapter diagnostic system
EP0735478A1 (en) Variable configuration data processing system with automatic serial test interface connection configuration and bypass device
US6642733B1 (en) Apparatus for indentifying defects in electronic assemblies
JPS61286770A (en) Apparatus for diagnosing trouble
KR100205036B1 (en) Automatic error and faculty information generating apparatus in synchronous transmission system
KR100294706B1 (en) Alarm buffer self-diagnosis system and self-diagnosis method using the same
KR100270967B1 (en) System for monitoring data and address signal
KR0156061B1 (en) Test apparatus of micro-processor board
JPH0344781A (en) Large scale integrated circuit
JPS60147127A (en) Integrated circuit with internal signal test circuit
JPH01226022A (en) Folding diagnosis circuit for input/output interface circuit
JPH0377081A (en) Testing device for lsi
JPS63208964A (en) Bus competition detecting system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051018

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees