JP3748208B2 - DC power supply - Google Patents

DC power supply Download PDF

Info

Publication number
JP3748208B2
JP3748208B2 JP2001013979A JP2001013979A JP3748208B2 JP 3748208 B2 JP3748208 B2 JP 3748208B2 JP 2001013979 A JP2001013979 A JP 2001013979A JP 2001013979 A JP2001013979 A JP 2001013979A JP 3748208 B2 JP3748208 B2 JP 3748208B2
Authority
JP
Japan
Prior art keywords
output
voltage
circuit
outputs
voltage dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001013979A
Other languages
Japanese (ja)
Other versions
JP2001251857A (en
Inventor
一 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2001013979A priority Critical patent/JP3748208B2/en
Publication of JP2001251857A publication Critical patent/JP2001251857A/en
Application granted granted Critical
Publication of JP3748208B2 publication Critical patent/JP3748208B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Television Receiver Circuits (AREA)
  • Dc-Dc Converters (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数の直流出力を備えた直流電源装置に係り、より詳細には、誤差検出のための分圧回路の分圧比を変更することによって直流出力の電圧を降下させる直流電源装置に関するものである。
【0002】
【従来の技術】
テレビにおいては、モードを動作モードから待機モードに移行させる場合、スポット残りを発生させないようにつつ、テレビ部の動作を停止させることが要求される。また、制御用のマイクロコンピュータには、待機状態となったときにも、所定電圧の直流出力を供給することが要求される。この要求を満たすための直流電源が、特開平8−130874号として提案されている。
すなわち、この技術では、誤差検出回路に設けられた分圧回路の分圧比を変更可能としている。そして、モードが待機モードとなったときには、分圧比を小さくする制御を行っている。このため、動作モードにおける制御の目標値が、例えば112Vになっていたとすると、待機モードになったときには、制御の目標値は、例えば40Vとなる。従って、モードが動作モードから待機モードに移行すると、テレビ部に供給される直流出力(第1の直流出力とする)の電圧は、112Vから40Vに向かって降下する。このため、テレビ部は、スポット残りを発生させることなく、動作を停止する。また、マイクロコンピュータのための電源には降圧型レギュレータが用いられており、例えば、動作モード時では27V、待機モード時では8.5Vとなる直流出力(第2の直流出力とする)を5Vに降下させている。従って、待機モードとなり、第2の直流出力の電圧が低下したときにも、マイクロコンピュータには規格値の5Vが供給されることになる。
【0003】
【発明が解決しようとする課題】
本発明は、上記従来技術において負荷に不具合が発生したときの発熱を抑制するものである。
このため、本発明は、誤差検出が行われない直流出力の電圧が所定値以下となったときには、分圧比を小さくし、直流出力の電圧を降下させることによって、負荷の不具合の発生に伴う発熱を抑制することのできる直流電源装置を提供することを目的にしている。
【0004】
【課題を解決するための手段】
上記課題を解決するため本発明に係る直流電源装置は、複数の直流出力を備え、複数の直流出力のうちの1つの直流出力を分圧する分圧回路の分圧電圧に基づいて出力電圧の誤差を検出し、検出した誤差を一次側のスイッチング回路に帰還すると共に、分圧回路の分圧比を、基準値から、基準値より小さい値に変更することによって直流出力の電圧を降下させる直流電源装置に適用し、前記1つの直流出力を基準直流出力とするとき、複数の直流出力から基準直流出力を除いた直流出力のうちの1つの直流出力である低圧側直流出力と、複数の直流出力から基準直流出力を除いた直流出力のうちの1つの直流出力であって、低圧側直流出力より電圧の高い直流出力である高圧側直流出力とを切り換えて送出するスイッチ回路と、スイッチ回路から送出される直流出力を安定化する降圧型レギュレータとを備え、分圧回路の分圧比を基準値とするときにはスイッチ回路から低圧側直流出力を送出させ、分圧回路の分圧比を前記小さい値とするときにはスイッチ回路から高圧側直流出力を送出させ、分圧比が基準値となるときの低圧側直流出力の電圧と分圧比が基準値より小さい値となるときの高圧側直流出力の電圧との双方を、降圧型レギュレータの入力電圧の下限値より高い電圧とし、複数の直流出力から基準直流出力を除いた直流出力の電圧を監視し、監視した電圧が予め設定された電圧より低くなったときには、分圧回路の分圧比を前記小さい値に変更する構成としている。
すなわち、監視した電圧が予め設定された電圧より低くなったときとは、負荷の短絡等のように、直流出力の負荷の抵抗値が小さくなったときである。一方、分圧回路の分圧比を小さくすると、基準直流出力を除く直流出力は、等価的な内部抵抗が大きくなる。従って、負荷の抵抗値が小さくなっても、流れる電流は少ないことから、発熱量は微小な値に留まる。
【0005】
【発明の実施の形態】
以下に本発明の実施例の形態を、図面を参照しつつ説明する。
図1は、本発明に係る直流電源装置の一実施形態の電気的構成を示すブロック線図であり、ビデオ一体型テレビに適用した場合の構成を示している。
【0006】
図において、テレビ部4は、チューナ部、チューナ部の出力信号の処理部、およびCRT等を備えたブロックとなっている。また、ビデオ部3は、録画および再生を行うためのブロックとなっており、録画再生部、ビデオカセットテープを走行させる機構部、等を備えている。
【0007】
スイッチング回路1は、スイッチングトランジスタ、スイッチングトランジスタのベース電流を制御する制御トランジスタ等を備えたブロックとなっており、商用電源を整流平滑することにより得られた直流源が導かれている。また、トランス2に巻回された一次コイルL1とベースコイルL2とが接続されている。そして、フォトカプラ7を介し、誤差検出回路8から与えられる誤差出力に基づいて、一次コイルL1に流れる電流のスイッチングを行う。
【0008】
トランス2には、タップの無い2つの二次コイルL3,L4と、タップが設けられた二次コイルL5とが巻回されており、各二次コイルL3〜L5の出力は、ダイオードとコンデンサとにより整流平滑される。詳細には、二次コイルL3の出力を整流平滑することにより得られた直流出力(請求項記載の低圧側直流出力)8Vは、マイクロコンピュータ用の電源となっている。また、二次コイルL4の出力を整流平滑することにより得られた直流出力12Vは、テレビ部4やビデオ部3のモータ、音声信号回路、および、その他のアナログ信号回路のための電源となっている。また、二次コイルL5の端部端子の出力を整流平滑することにより得られた直流出力112Vは、テレビ部4の水平回路のための電源となっている。また、二次コイルL5のタップの出力を整流平滑することにより得られた直流出力(請求項記載の高圧側直流出力)27Vは、テレビ部4の垂直回路のための電源となっている。
【0009】
以上のことから、動作モードのとき、すなわち、誤差検出回路8の分圧回路の分圧比が規定値であるとき、直流出力8Vの電圧は8V、直流出力12Vの電圧は12V、直流出力27Vの電圧は27V、直流出力112Vの電圧は112Vとなる。また、待機モードのとき、すなわち、分圧比が規定値より小さくなったときには、直流出力8Vの電圧は2.3V、直流出力12Vの電圧は4V、直流出力27Vの電圧は8.5V、直流出力112Vの電圧は40Vとなる。
【0010】
誤差検出回路8は、直流出力112V(請求項記載の基準直流出力)を分圧する分圧回路、基準電圧の発生回路、および、分圧電圧と基準電圧との差異を検出する回路等を備えたブロックとなっている。そして直流出力112Vの分圧電圧と基準電圧との電圧誤差を検出し、検出した電圧誤差に対応する電流でもってフォトカプラ7を駆動する。また、分圧回路の分圧比は変更可能となっている。
【0011】
ブリーダ回路5は、直流出力112Vの負荷となるブリーダ抵抗、ブリーダ抵抗の接続を開閉するスイッチ等を備えたブロックとなっている。また、スイッチ回路6は、降圧型レギュレータ11の入力を、直流出力8Vまたは直流出力27Vに切り換えるためのブロックとなっている。また、降圧型レギュレータ11は、スイッチ回路6から送出される直流出力を5Vまで降圧し、降圧した出力22をマイクロコンピュータ12に供給するブロックとなっている。
【0012】
異常検出部9は、4つの直流出力8V,12V,27V,112Vのうち、基準直流出力である直流出力112Vを除くと共に、動作モード時にマイクロコンピュータ12の電源となる直流出力8Vを除いた2つの直流出力12V,27Vの電圧を監視するブロックとなっている。そして、直流出力12V,27Vのうち、少なくとも一方の側が、所定値である0V近傍となったときには、電圧の低下を示す出力24を主制御部10に送出する。
【0013】
主制御部10は、ビデオ部3、テレビ部4の制御を主に行うためのブロックとなっている。また、誤差検出回路8に設けられた分圧回路の分圧比を制御することにより、ビデオ部3とテレビ部4とを、動作モードまたは待機モードに切り換える。また、モードの切り換えに伴ってスイッチ回路6の接続を切り換える。また、ブリーダ回路5の制御を行う。また、動作モード時に、異常検出部9から電圧の低下を示す出力24が送出されたときには、誤差検出回路8の分圧比を、規定値から、規定値より小さな値に変更し、全ての直流出力8V,12V,27V,112Vの電圧を降下させる制御を行う。
【0014】
なお、主制御部10は、マイクロコンピュータ12により実行されるソフトウエアを主要部として構成されており、リモコンからの指示や操作パネルのスイッチからの指示等の受け付けを行うため、テレビ部4やビデオ部3が動作を行わない期間においても、動作状態にあることが要求されるブロックとなっている。また、異常検出部9は、マイクロコンピュータ12の周辺回路の一部として構成されたブロックとなっている。
【0015】
図2は、誤差検出回路8の詳細な電気的接続を示す回路図、図3は、スイッチ回路6と降圧型レギュレータ11との詳細な電気的接続を示す回路図、図4は、ブリーダ回路5の詳細な電気的接続を示す回路図、図5は、異常検出部9の詳細な電気的接続を示す回路図である。
【0016】
以下に、図2を参照しつつ、誤差検出回路8の詳細な構成を説明する。
トランジスタQ1は、直流出力112Vの電圧誤差を検出し、検出した誤差に対応する電流でもって発光ダイオードD1を駆動する素子となっている。このため、エミッタには、ツェナーダイオードD2により生成された基準電圧が印加されている。また、ベースには、抵抗R3,R4からなる分圧回路の分圧電圧が印加されている。また、抵抗R5は、抵抗R3,R4からなる分圧回路の分圧比(規定値)を、規定値より小さい値に変更するための素子となっている。
【0017】
すなわち、主制御部10からの出力21によりオン・オフが制御されるトランジスタQ2をオン状態に設定すると、ダイオードD3のアノード電位がカソード電位より低くなり、抵抗R5は、抵抗R4から切り離される。一方、トランジスタQ2をオフとしたときには、ダイオードD3に電流が流れ、抵抗R5は抵抗R4に並列に接続された状態と等価となる。要約すると、トランジスタQ2をオンにすると、分圧回路の分圧比は規定値となり、トランジスタQ1は、直流出力112Vの電圧が112Vとなるように誤差検出を行う。一方、トランジスタQ2をオフにすると、分圧比が小さくなり、トランジスタQ1は、直流出力112Vの電圧が40Vとなるように誤差検出を行う。
【0018】
抵抗R7とツェナーダイオードD4とからなる回路は、チューナ用の32Vの電圧を生成するブロックとなっている。また、抵抗R6は、トランジスタQ2がオフとなったとき、直流出力27Vを分圧回路に流れ込ませるための素子となっており、分圧比を小さくしたときの直流出力27Vの電圧降下の速度を、僅かに遅くする。また、トランジスタQ2のコレクタから送出される出力25は、主制御部10の出力21の論理を反転させた出力となっていて、後述するように、スイッチ回路6の接続の切り換えを行う信号となっている。
【0019】
以下に、図3を参照しつつ、スイッチ回路6と降圧型レギュレータ11との構成を詳細に説明する。
スイッチ回路6に設けられたトランジスタQ3は、直流出力27Vのオン・オフを行う素子となっている。すなわち、トランジスタQ3がオンになると、ダイオードD5のカソードの電圧がアノードの電圧より高くなり、直流出力8Vは、降圧型レギュレータ11から切り離される。従って、トランジスタQ3がオンとなるときには、直流出力27Vが降圧型レギュレータ11に送出される。一方、トランジスタQ3がオフとなるときには、直流出力27Vが降圧型レギュレータ11から切り離され、直流出力8Vが降圧型レギュレータ11に送出される。
【0020】
また、トランジスタQ3のオン・オフは、誤差検出回路8の分圧比の切り換えと連動させる必要があり、分圧比が規定値の場合にはトランジスタQ3をオフ、分圧比が小さい場合にはトランジスタQ3をオンとする必要がある。このため、トランジスタQ3のオン・オフの制御には、主制御部10の出力21のレベルを反転させて使用すればよい。このため、トランジスタQ3のベースには、電流の流れ込みを防止するダイオードD6を介し、誤差検出回路8から送出される出力25が導かれている。
【0021】
なお、図1においては、制御関係を簡明にするため、スイッチ回路6は、主制御部10からの出力により、接続が切り換えられる構成として図示されている。しかし、実機においては、図2、図3に示したように、マイクロコンピュータ12の出力線数を少なくする目的から、誤差検出回路8により反転された出力25を用いて、スイッチ回路6の接続を切り換える構成となっている。
【0022】
降圧型レギュレータ11は、マイクロコンピュータ12の動作電源となる5Vの直流出力22を生成し、出力する。このため、トランジスタQ4のベースには、ツェナーダイオードD7により安定化された電圧が印加されている。なお、直流出力22を5Vに安定化することが可能な入力電圧の下限値は、本実施形態では約7Vとなっている。
【0023】
以下に、図4を参照しつつ、ブリーダ回路5の構成を詳細に説明する。
直流出力112Vにはブリーダ抵抗R15の一方の端子が接続されている。また、ブリーダ抵抗R15の他方の端子は、トランジスタQ6のコレクタに接続されている。そして、トランジスタQ6は、主制御部10からの出力23により、オン・オフが制御される。従って、トランジスタQ6がオンとなるときには、直流出力112Vにブリーダ抵抗R15が接続され、トランジスタQ6がオフとなるときには、ブリーダ抵抗R15の接続が切り離される。
【0024】
以下に、図5を参照しつつ、異常検出部9の構成を詳細に説明する。
一方の端子が+5Vに接続された抵抗R21と、一方の端子が抵抗R21の他方の端子に接続され、他方の端子が二次側接地レベルに接続された抵抗R22とは、+5Vを分圧する分圧回路となっている。また、分圧出力24は、主制御部10がHレベルと認識することができるレベルとなっており、具体的には、3.5Vに設定されている。また、抵抗R21と抵抗R22との接続点には、電流の流れ込みを防止するダイオードD9,D10を介して、直流出力12V,27Vが接続されている。
【0025】
従って、直流出力12Vの負荷に不具合が発生し、直流出力12Vの電圧が0V近傍になると、出力24はLレベルとなる。また、直流出力27Vの負荷に不具合が発生し、直流出力27Vの電圧が0V近傍になると、出力24はLレベルとなる。すなわち、異常検出部9は、出力24をLレベルとすることによって、直流出力12V,27Vの負荷の少なくとも一方に不具合が発生したことを主制御部10に知らせる。
【0026】
図6は、実施形態の主要信号の変化を示す説明図、図7は、直流出力27V,112Vの電圧変化を示す説明図である。必要に応じて同図を参照しつつ、実施形態の動作を説明する。
【0027】
テレビ部4のみ、またはテレビ部4とビデオ部3とを動作させるモードであるとき、主制御部10は、テレビ部4の水平回路をオン状態に設定する。また、出力21をHレベルとし、分圧比を規定値とすることによって、直流出力8V,12V,27V,112Vのそれぞれの電圧を、8V、12V、27V、112Vに設定する。また、出力21がHレベルであるときには、出力25はLレベルとなる。従って、直流出力8Vが、スイッチ回路6を介して降圧型レギュレータ11に導かれる。また、出力23をLレベルとすることにより、ブリーダ抵抗R15の接続を開く。
【0028】
上記した動作モードから、テレビ部4とビデオ部3との動作を停止させる待機モードに移行するときには、出力21をLレベルとし、出力23をHレベルとする(時刻T1)。出力21がLレベルになると、誤差検出回路8の分圧回路の分圧比は小さくなり、直流出力8V,12V,27V,112Vのそれぞれの電圧は下降を開始する。また、出力23がHレベルとなるので、ブリーダ抵抗R15が直流出力112Vに接続される。従って、直流出力112Vの電圧は、112Vから40Vに向かって速やかに下降する。
【0029】
また、出力21がLレベルとなったときには、出力25がHレベルとなることから、降圧型レギュレータ11には、スイッチ回路6を介して、直流出力27Vが導かれる。従って、直流出力27Vの電圧は、7.5V(降圧型レギュレータ11の下限値である7Vに、スイッチ回路6の降下分を追加した値)以上に維持される必要がある。一方、時刻T1以後では、直流出力112Vの電圧は、図7の53に示すように、速やかに下降する。従って、一次側からの供給電力が増加するまでの時間が短い。つまり、直流出力27Vの電圧が8.5V以下となる以前に、一次側からの供給電力が増加する。このため、直流出力27Vの電圧が8.5V以下となることが防止される(54参照)。
【0030】
図7の破線51は、ブリーダ抵抗R15が接続されなかった場合の直流出力112Vの電圧変化を示しており、電圧の降下速度が遅い。従って、直流出力27Vの電圧は、破線52に示すように、一時的に電圧V1(7.5V)以下となる。しかし、ブリーダ抵抗R15を接続し、直流出力112Vの電圧降下を速めると、直流出力27Vの電圧は、V1以上の値に維持される。従って、ブリーダ抵抗R15の値は、実機において、時刻T1以後の直流出力27Vの電圧変化を調べ、直流出力27Vの電圧がV1以下となることのない値に設定される。
【0031】
そして、直流出力112Vの電圧が40Vまで下降した後には、消費電力の増加を防止するため、出力23をLレベルとすることにより、直流出力112Vからブリーダ抵抗R15を切り離す(時刻T2)。そして後、テレビ部4の水平回路をオフにする(時刻T3)。
【0032】
以下に、タイマ録画やビデオカセットの排出等のように、テレビ部4を動作させることなく、ビデオ部3のみを動作させる場合について、説明する。
ビデオ部3のみを動作させる場合では、テレビ部4の水平回路をオフ状態に維持したまま、出力21をHレベルにする。また、出力23をHレベルとすることにより、直流出力112Vにブリーダ抵抗R15を接続する(時刻T4)。
【0033】
出力21がHレベルになると、誤差検出回路8の分圧回路の分圧比が規定値となり、直流出力112Vの電圧が112Vとなるように制御が開始される。このとき、直流出力112Vにはブリーダ抵抗R15が接続されている。従って、直流出力12V,27Vの電圧が低下すると、直流出力112Vの電圧も併せて低下することになるため、直流出力8V,12V,27V,112Vの各電圧が、8V、12V、27V、112Vとなるように制御される。その結果、ビデオ部3のモータを駆動させ、直流出力12Vの負荷を増加させたときにも、直流出力12Vの電圧は12Vに維持されることになる。
【0034】
ビデオ部3のみを動作させた状態から、ビデオ部3の動作を停止させるときには、出力21をLレベルとし、分圧比を小さくすることによって、直流出力8V,12V,27V,112Vの電圧を降下させる(時刻T5)。このときでは、ブリーダ抵抗R15は、直流出力112Vに接続された状態にあるので、直流出力27Vの電圧は、8V以上に維持される。そして、直流出力112Vの電圧が40Vまで下降した後には、出力23をLレベルとすることにより、直流出力112Vからブリーダ抵抗R15を切り離す(時刻T6)。
【0035】
一方、出力21をHレベルとすることによって、テレビ部4のみ、またはビデオ部3のみ、あるいはテレビ部4とビデオ部3との双方を動作させた状態において、テレビ部4やビデオ部3に不具合が発生し、直流出力12V,27Vの電圧が0V近傍まで下降したとする。このときでは、異常検出部9の出力24が、HレベルからLレベルに変化する。出力21をHレベルとした状態において、出力24がLレベルとなった場合、主制御部10は、テレビ部4またはビデオ部3に不具合が発生したと判定し、出力21をLレベルに変更する。
【0036】
出力21をLレベルとしたときには、直流出力12V,27Vは、等価的な内部抵抗が大きくなる。従って、テレビ部4やビデオ部3に、不具合として、例えば、短絡等が生じたときにも、直流出力12V,27Vの電流値は少ない値に留まる。従って、不具合の発生による発熱量は抑制され、テレビ部4やビデオ部3の温度上昇が防止されることになる。
【0037】
以下に、その他の実施形態について説明する。
【0038】
本実施形態におけるブリーダ回路5の構成は、基準直流出力である直流出力112Vと、直流出力112Vより電圧が低い直流出力27Vとの間に、ブリーダ抵抗R15を常に接続した構成となる。従って、ブリーダ回路5の構成は、図4に示す構成から、トランジスタQ6を省略すると共に、トランジスタQ6のベースに接続された2つの抵抗を省略した構成となる。すなわち、ブリーダ回路5は、一方の端子が直流出力112Vに接続され、他方の端子が、破線で示すように、直流出力27Vに接続されたブリーダ抵抗R15のみとなる。
【0039】
上記構成の実施形態では、直流出力112Vには、常時、ブリーダ抵抗R15による電流が流れる。従って、出力21がHレベルからLレベルに変化したときには、ブリーダ抵抗R15を介して、テレビ部4に流れる電流の作用により、直流出力112Vの電圧は、速やかに40Vに向かって下降する。従って、直流出力27Vの電圧は、直流出力112Vの電圧の降下速度が速いことと、ブリーダ抵抗R15を介して供給される電流との相乗効果により、電圧V1より低い電圧となることが防止される。
【0040】
【発明の効果】
本発明に係る直流電源装置は、複数の直流出力から基準直流出力を除いた直流出力のうちの1つの直流出力である低圧側直流出力と、複数の直流出力から基準直流出力を除いた直流出力のうちの1つの直流出力であって、低圧側直流出力より電圧の高い直流出力である高圧側直流出力とを切り換えて送出するスイッチ回路と、スイッチ回路から送出される直流出力を安定化する降圧型レギュレータとを備え、分圧回路の分圧比を基準値とするときにはスイッチ回路から低圧側直流出力を送出させ、分圧回路の分圧比を前記小さい値とするときにはスイッチ回路から高圧側直流出力を送出させ、分圧比が基準値となるときの低圧側直流出力の電圧と分圧比が基準値より小さい値となるときの高圧側直流出力の電圧との双方を、降圧型レギュレータの入力電圧の下限値より高い電圧とし、複数の直流出力から基準直流出力を除いた直流出力の電圧を監視し、監視した電圧が予め設定された電圧より低くなったときには、分圧回路の分圧比を前記小さい値に変更する構成としている。すなわち、誤差検出が行われない直流出力の電圧が所定値以下となったときには、分圧比を小さくすることにより、直流出力の電圧を降下させている。このため、負荷の不具合の発生に伴う発熱を抑制することが可能となっている。
【図面の簡単な説明】
【図1】本発明に係る直流電源装置の一実施形態の電気的構成を示すブロック線である。
【図2】誤差検出回路の詳細な電気的接続を示す回路図である。
【図3】スイッチ回路と降圧型レギュレータとの詳細な電気的接続を示す回路図である。
【図4】ブリーダ回路の詳細な電気的接続を示す回路図である。
【図5】異常検出部の詳細な電気的接続を示す回路図である。
【図6】実施形態の主要信号の変化を示す説明図である。
【図7】直流出力の電圧変化を示す説明図である。
【符号の説明】
1 スイッチング回路
3 ビデオ部
4 テレビ部
5 ブリーダ回路
6 スイッチ回路
11 降圧型レギュレータ
12 マイクロコンピュータ
8V,12V,27V 直流出力
112V 基準直流出力
Q2 分圧比の切り換えを行うトランジスタ
R3,R4 分圧回路を構成する抵抗
R5 分圧比を小さくする抵抗
R15 ブリーダ抵抗
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a DC power supply device having a plurality of DC outputs, and more particularly to a DC power supply device that lowers the voltage of a DC output by changing a voltage dividing ratio of a voltage dividing circuit for error detection. It is.
[0002]
[Prior art]
In the television, when the mode is shifted from the operation mode to the standby mode, it is required to stop the operation of the television section while preventing the spot remaining from being generated. Further, the control microcomputer is required to supply a DC output of a predetermined voltage even when it enters a standby state. A DC power supply for satisfying this requirement has been proposed as JP-A-8-130874.
That is, in this technique, the voltage dividing ratio of the voltage dividing circuit provided in the error detection circuit can be changed. When the mode becomes the standby mode, control is performed to reduce the voltage division ratio. For this reason, if the control target value in the operation mode is, for example, 112V, the control target value is, for example, 40V when the standby mode is set. Therefore, when the mode shifts from the operation mode to the standby mode, the voltage of the direct current output (referred to as the first direct current output) supplied to the television section drops from 112V toward 40V. For this reason, the television unit stops its operation without generating a spot spot. In addition, a step-down regulator is used as a power source for the microcomputer. For example, a direct current output (referred to as a second direct current output) of 27V in the operation mode and 8.5V in the standby mode is set to 5V. It is lowered. Therefore, even when the standby mode is entered and the voltage of the second DC output is lowered, the standard value of 5 V is supplied to the microcomputer.
[0003]
[Problems to be solved by the invention]
The present invention suppresses heat generation when a problem occurs in a load in the above-described prior art.
Therefore, according to the present invention, when the voltage of the DC output that is not subjected to error detection becomes equal to or lower than a predetermined value, the voltage generation ratio is reduced and the voltage of the DC output is decreased, thereby generating heat due to the occurrence of a load malfunction. It aims at providing the direct-current power supply device which can suppress this.
[0004]
[Means for Solving the Problems]
In order to solve the above-described problem, a DC power supply according to the present invention includes a plurality of DC outputs, and an output voltage error based on a divided voltage of a voltage dividing circuit that divides one of the plurality of DC outputs. DC power supply device that reduces the DC output voltage by detecting the error and feeding back the detected error to the switching circuit on the primary side and changing the voltage dividing ratio of the voltage dividing circuit from the reference value to a value smaller than the reference value When the one DC output is used as a reference DC output, the low-voltage side DC output that is one of the DC outputs obtained by removing the reference DC output from the plurality of DC outputs, and the plurality of DC outputs A switch circuit that switches between a high-voltage side DC output that is one of the DC outputs excluding the reference DC output and that has a higher voltage than the low-voltage side DC output, and a switch circuit And a step-down regulator that stabilizes the DC output sent from the switch circuit. When the voltage dividing ratio of the voltage dividing circuit is used as a reference value, the low voltage side DC output is sent from the switch circuit, and the voltage dividing ratio of the voltage dividing circuit is reduced to the small value. The high voltage side DC output is sent from the switch circuit, and the voltage of the low voltage side DC output when the voltage division ratio becomes the reference value and the voltage of the high voltage side DC output when the voltage division ratio becomes smaller than the reference value. When both are set to voltages higher than the lower limit of the input voltage of the step-down regulator, the voltage of the DC output excluding the reference DC output from a plurality of DC outputs is monitored, and the monitored voltage becomes lower than the preset voltage The voltage dividing ratio of the voltage dividing circuit is changed to the small value.
That is, when the monitored voltage becomes lower than the preset voltage, the resistance value of the load of the DC output becomes small, such as a short circuit of the load. On the other hand, when the voltage dividing ratio of the voltage dividing circuit is reduced, the equivalent internal resistance of the DC output excluding the reference DC output is increased. Therefore, even if the resistance value of the load decreases, the amount of heat that flows is small, so the amount of heat generation remains at a very small value.
[0005]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing an electrical configuration of an embodiment of a DC power supply device according to the present invention, and shows a configuration when applied to a video integrated television.
[0006]
In the figure, the television unit 4 is a block including a tuner unit, a processing unit for an output signal of the tuner unit, a CRT, and the like. The video unit 3 is a block for recording and playback, and includes a recording / playback unit, a mechanism unit for running a video cassette tape, and the like.
[0007]
The switching circuit 1 is a block including a switching transistor, a control transistor for controlling a base current of the switching transistor, and the like, and a direct current source obtained by rectifying and smoothing a commercial power source is led. A primary coil L1 and a base coil L2 wound around the transformer 2 are connected. Then, the current flowing through the primary coil L1 is switched based on the error output given from the error detection circuit 8 via the photocoupler 7.
[0008]
The transformer 2 is wound with two secondary coils L3 and L4 having no tap and a secondary coil L5 provided with a tap. The outputs of the secondary coils L3 to L5 are a diode, a capacitor, Is rectified and smoothed. Specifically, a DC output (low voltage side DC output) 8V obtained by rectifying and smoothing the output of the secondary coil L3 is a power source for the microcomputer. The DC output 12V obtained by rectifying and smoothing the output of the secondary coil L4 serves as a power source for the motor of the TV unit 4 and the video unit 3, the audio signal circuit, and other analog signal circuits. Yes. The DC output 112V obtained by rectifying and smoothing the output of the end terminal of the secondary coil L5 is a power source for the horizontal circuit of the television section 4. Further, a DC output (high voltage side DC output) 27 V obtained by rectifying and smoothing the output of the tap of the secondary coil L5 serves as a power source for the vertical circuit of the television section 4.
[0009]
From the above, in the operation mode, that is, when the voltage dividing ratio of the voltage dividing circuit of the error detecting circuit 8 is a specified value, the voltage of the DC output 8V is 8V, the voltage of the DC output 12V is 12V, and the voltage of the DC output 27V. The voltage is 27V, and the DC output 112V is 112V. In the standby mode, that is, when the voltage division ratio becomes smaller than the specified value, the DC output 8V voltage is 2.3V, the DC output 12V voltage is 4V, the DC output 27V voltage is 8.5V, and the DC output. The voltage of 112V is 40V.
[0010]
The error detection circuit 8 includes a voltage dividing circuit that divides a DC output 112V (reference DC output described in claims), a reference voltage generating circuit, a circuit that detects a difference between the divided voltage and the reference voltage, and the like. It is a block. Then, a voltage error between the divided voltage of the DC output 112V and the reference voltage is detected, and the photocoupler 7 is driven with a current corresponding to the detected voltage error. Further, the voltage dividing ratio of the voltage dividing circuit can be changed.
[0011]
The bleeder circuit 5 is a block including a bleeder resistor serving as a load of a DC output 112V, a switch for opening and closing the connection of the bleeder resistor, and the like. The switch circuit 6 is a block for switching the input of the step-down regulator 11 to the DC output 8V or the DC output 27V. The step-down regulator 11 is a block that steps down the DC output sent from the switch circuit 6 to 5 V and supplies the stepped-down output 22 to the microcomputer 12.
[0012]
Of the four DC outputs 8V, 12V, 27V, and 112V, the abnormality detection unit 9 excludes the DC output 112V that is the reference DC output and the two DC outputs 8V that serve as the power source of the microcomputer 12 in the operation mode. This is a block for monitoring the voltage of DC output 12V, 27V. When at least one of the DC outputs 12V and 27V is close to a predetermined value of 0V, an output 24 indicating a decrease in voltage is sent to the main controller 10.
[0013]
The main control unit 10 is a block for mainly controlling the video unit 3 and the television unit 4. Further, the video section 3 and the television section 4 are switched to the operation mode or the standby mode by controlling the voltage dividing ratio of the voltage dividing circuit provided in the error detection circuit 8. Further, the connection of the switch circuit 6 is switched in accordance with the mode switching. Further, the bleeder circuit 5 is controlled. In the operation mode, when an output 24 indicating a voltage drop is sent from the abnormality detection unit 9, the voltage dividing ratio of the error detection circuit 8 is changed from a specified value to a value smaller than the specified value, and all DC outputs Control is performed to drop the voltages of 8V, 12V, 27V, and 112V.
[0014]
The main control unit 10 is configured with software executed by the microcomputer 12 as a main unit, and receives a command from the remote controller, a command from a switch on the operation panel, and the like. Even when the unit 3 does not operate, the block is required to be in an operating state. The abnormality detection unit 9 is a block configured as a part of the peripheral circuit of the microcomputer 12.
[0015]
2 is a circuit diagram showing detailed electrical connection of the error detection circuit 8, FIG. 3 is a circuit diagram showing detailed electrical connection between the switch circuit 6 and the step-down regulator 11, and FIG. 4 is a bleeder circuit 5. FIG. 5 is a circuit diagram showing the detailed electrical connection of the abnormality detector 9.
[0016]
The detailed configuration of the error detection circuit 8 will be described below with reference to FIG.
The transistor Q1 is an element that detects a voltage error of the DC output 112V and drives the light emitting diode D1 with a current corresponding to the detected error. For this reason, the reference voltage generated by the Zener diode D2 is applied to the emitter. A divided voltage of a voltage dividing circuit composed of resistors R3 and R4 is applied to the base. The resistor R5 is an element for changing the voltage dividing ratio (specified value) of the voltage dividing circuit including the resistors R3 and R4 to a value smaller than the specified value.
[0017]
That is, when the transistor Q2 whose ON / OFF is controlled by the output 21 from the main control unit 10 is set to the ON state, the anode potential of the diode D3 becomes lower than the cathode potential, and the resistor R5 is disconnected from the resistor R4. On the other hand, when the transistor Q2 is turned off, a current flows through the diode D3, and the resistor R5 is equivalent to a state where the resistor R5 is connected in parallel to the resistor R4. In summary, when the transistor Q2 is turned on, the voltage dividing ratio of the voltage dividing circuit becomes a specified value, and the transistor Q1 performs error detection so that the voltage of the DC output 112V becomes 112V. On the other hand, when the transistor Q2 is turned off, the voltage division ratio is reduced, and the transistor Q1 performs error detection so that the voltage of the DC output 112V becomes 40V.
[0018]
A circuit composed of the resistor R7 and the Zener diode D4 is a block that generates a voltage of 32V for the tuner. The resistor R6 is an element for causing the DC output 27V to flow into the voltage dividing circuit when the transistor Q2 is turned off. The voltage drop rate of the DC output 27V when the voltage dividing ratio is reduced is as follows. Slightly slow down. Further, the output 25 sent from the collector of the transistor Q2 is an output obtained by inverting the logic of the output 21 of the main controller 10, and is a signal for switching the connection of the switch circuit 6 as will be described later. ing.
[0019]
Hereinafter, the configuration of the switch circuit 6 and the step-down regulator 11 will be described in detail with reference to FIG.
The transistor Q3 provided in the switch circuit 6 is an element that turns on and off the DC output 27V. That is, when the transistor Q3 is turned on, the voltage at the cathode of the diode D5 becomes higher than the voltage at the anode, and the DC output 8V is disconnected from the step-down regulator 11. Accordingly, when the transistor Q3 is turned on, the DC output 27V is sent to the step-down regulator 11. On the other hand, when the transistor Q3 is turned off, the DC output 27V is disconnected from the step-down regulator 11 and the DC output 8V is sent to the step-down regulator 11.
[0020]
The on / off of the transistor Q3 needs to be interlocked with the switching of the voltage division ratio of the error detection circuit 8. The transistor Q3 is turned off when the voltage division ratio is a specified value, and the transistor Q3 is turned on when the voltage division ratio is small. It is necessary to turn it on. For this reason, the level of the output 21 of the main control unit 10 may be inverted in order to control the on / off of the transistor Q3. For this reason, the output 25 sent from the error detection circuit 8 is led to the base of the transistor Q3 via the diode D6 that prevents the current from flowing.
[0021]
In FIG. 1, in order to simplify the control relationship, the switch circuit 6 is illustrated as a configuration in which the connection is switched by the output from the main control unit 10. However, in the actual machine, as shown in FIGS. 2 and 3, for the purpose of reducing the number of output lines of the microcomputer 12, the switch circuit 6 is connected using the output 25 inverted by the error detection circuit 8. It is configured to switch.
[0022]
The step-down regulator 11 generates and outputs a 5V DC output 22 that serves as an operating power supply for the microcomputer 12. For this reason, a voltage stabilized by the Zener diode D7 is applied to the base of the transistor Q4. In this embodiment, the lower limit value of the input voltage that can stabilize the DC output 22 to 5V is about 7V.
[0023]
Hereinafter, the configuration of the bleeder circuit 5 will be described in detail with reference to FIG.
One terminal of a bleeder resistor R15 is connected to the DC output 112V. The other terminal of the bleeder resistor R15 is connected to the collector of the transistor Q6. The transistor Q6 is controlled to be turned on / off by the output 23 from the main controller 10. Therefore, when the transistor Q6 is turned on, the bleeder resistor R15 is connected to the DC output 112V, and when the transistor Q6 is turned off, the connection of the bleeder resistor R15 is disconnected.
[0024]
Hereinafter, the configuration of the abnormality detection unit 9 will be described in detail with reference to FIG.
The resistor R21 having one terminal connected to + 5V, and the resistor R22 having one terminal connected to the other terminal of the resistor R21 and the other terminal connected to the secondary side ground level are divided by + 5V. It is a pressure circuit. Moreover, the partial pressure output 24 is a level at which the main control unit 10 can recognize the H level, and specifically, is set to 3.5V. In addition, DC outputs 12V and 27V are connected to a connection point between the resistor R21 and the resistor R22 via diodes D9 and D10 that prevent current flow.
[0025]
Therefore, when a problem occurs in the load of the DC output 12V, and the voltage of the DC output 12V becomes close to 0V, the output 24 becomes L level. Further, when a problem occurs in the load of the DC output 27V and the voltage of the DC output 27V becomes close to 0V, the output 24 becomes L level. That is, the abnormality detection unit 9 notifies the main control unit 10 that a problem has occurred in at least one of the loads of the DC outputs 12V and 27V by setting the output 24 to the L level.
[0026]
FIG. 6 is an explanatory diagram showing changes in main signals of the embodiment, and FIG. 7 is an explanatory diagram showing voltage changes in the DC outputs 27V and 112V. The operation of the embodiment will be described with reference to FIG.
[0027]
When the mode is a mode in which only the TV unit 4 or the TV unit 4 and the video unit 3 are operated, the main control unit 10 sets the horizontal circuit of the TV unit 4 to the ON state. Further, by setting the output 21 to the H level and the voltage dividing ratio to a specified value, the voltages of the DC outputs 8V, 12V, 27V, and 112V are set to 8V, 12V, 27V, and 112V, respectively. When the output 21 is at the H level, the output 25 is at the L level. Accordingly, the DC output 8V is led to the step-down regulator 11 through the switch circuit 6. Further, the connection of the bleeder resistor R15 is opened by setting the output 23 to the L level.
[0028]
When shifting from the above-described operation mode to a standby mode in which the operations of the television unit 4 and the video unit 3 are stopped, the output 21 is set to L level and the output 23 is set to H level (time T1). When the output 21 becomes L level, the voltage dividing ratio of the voltage dividing circuit of the error detection circuit 8 becomes small, and the respective voltages of the DC outputs 8V, 12V, 27V, and 112V start to decrease. Further, since the output 23 becomes H level, the bleeder resistor R15 is connected to the DC output 112V. Therefore, the voltage of the DC output 112V quickly decreases from 112V toward 40V.
[0029]
Further, when the output 21 becomes L level, the output 25 becomes H level, and therefore the DC output 27V is led to the step-down regulator 11 via the switch circuit 6. Accordingly, the voltage of the DC output 27V needs to be maintained at 7.5V (a value obtained by adding the drop of the switch circuit 6 to 7V, which is the lower limit value of the step-down regulator 11). On the other hand, after time T1, the voltage of the DC output 112V quickly decreases as indicated by 53 in FIG. Therefore, the time until the supply power from the primary side increases is short. In other words, the power supplied from the primary side increases before the voltage of the DC output 27V becomes 8.5V or less. For this reason, it is prevented that the voltage of the DC output 27V becomes 8.5V or less (see 54).
[0030]
The broken line 51 in FIG. 7 shows the voltage change of the DC output 112V when the bleeder resistor R15 is not connected, and the voltage drop rate is slow. Accordingly, the voltage of the DC output 27V temporarily becomes equal to or lower than the voltage V1 (7.5V) as indicated by the broken line 52. However, when the bleeder resistor R15 is connected to accelerate the voltage drop of the DC output 112V, the voltage of the DC output 27V is maintained at a value equal to or higher than V1. Therefore, the value of the bleeder resistance R15 is set to a value in which the voltage change of the DC output 27V after the time T1 is checked in the actual machine and the voltage of the DC output 27V does not become V1 or less.
[0031]
After the voltage of the DC output 112V drops to 40V, the bleeder resistor R15 is disconnected from the DC output 112V by setting the output 23 to L level in order to prevent an increase in power consumption (time T2). Then, the horizontal circuit of the television unit 4 is turned off (time T3).
[0032]
Hereinafter, a case where only the video unit 3 is operated without operating the television unit 4 such as timer recording or video cassette discharge will be described.
When only the video unit 3 is operated, the output 21 is set to the H level while the horizontal circuit of the television unit 4 is maintained in the off state. Further, by setting the output 23 to the H level, the bleeder resistor R15 is connected to the DC output 112V (time T4).
[0033]
When the output 21 becomes H level, the control is started so that the voltage dividing ratio of the voltage dividing circuit of the error detecting circuit 8 becomes a specified value and the voltage of the DC output 112V becomes 112V. At this time, a bleeder resistor R15 is connected to the DC output 112V. Therefore, when the voltage of the DC output 12V, 27V decreases, the voltage of the DC output 112V also decreases. Therefore, the voltages of the DC outputs 8V, 12V, 27V, 112V are 8V, 12V, 27V, 112V, respectively. It is controlled to become. As a result, when the motor of the video unit 3 is driven and the load of the DC output 12V is increased, the voltage of the DC output 12V is maintained at 12V.
[0034]
When the operation of the video unit 3 is stopped from the state where only the video unit 3 is operated, the output 21 is set to the L level and the voltage dividing ratio is reduced to lower the voltages of the DC outputs 8V, 12V, 27V and 112V. (Time T5). At this time, since the bleeder resistor R15 is connected to the DC output 112V, the voltage of the DC output 27V is maintained at 8V or more. After the voltage of the DC output 112V drops to 40V, the bleeder resistor R15 is disconnected from the DC output 112V by setting the output 23 to the L level (time T6).
[0035]
On the other hand, by setting the output 21 to the H level, the television unit 4 or the video unit 3 malfunctions when only the television unit 4 or only the video unit 3 or both the television unit 4 and the video unit 3 are operated. Is generated, and the voltages of the DC outputs 12V and 27V drop to near 0V. At this time, the output 24 of the abnormality detection unit 9 changes from the H level to the L level. In the state where the output 21 is at the H level, when the output 24 becomes the L level, the main control unit 10 determines that a problem has occurred in the television unit 4 or the video unit 3 and changes the output 21 to the L level. .
[0036]
When the output 21 is set to the L level, the DC outputs 12V and 27V have an equivalent internal resistance. Therefore, even when a short circuit or the like occurs in the television unit 4 or the video unit 3 as a problem, for example, the current values of the DC outputs 12V and 27V remain small. Therefore, the amount of heat generated due to the occurrence of a problem is suppressed, and the temperature rise of the television unit 4 and the video unit 3 is prevented.
[0037]
Other embodiments will be described below.
[0038]
The configuration of the bleeder circuit 5 in the present embodiment is a configuration in which a bleeder resistor R15 is always connected between a DC output 112V that is a reference DC output and a DC output 27V that is lower in voltage than the DC output 112V. Therefore, the configuration of the bleeder circuit 5 is a configuration in which the transistor Q6 is omitted and the two resistors connected to the base of the transistor Q6 are omitted from the configuration shown in FIG. That is, in the bleeder circuit 5, one terminal is connected to the DC output 112V, and the other terminal is only the bleeder resistor R15 connected to the DC output 27V, as indicated by a broken line.
[0039]
In the embodiment having the above-described configuration, a current due to the bleeder resistor R15 always flows through the DC output 112V. Therefore, when the output 21 changes from the H level to the L level, the voltage of the DC output 112V quickly decreases toward 40V due to the action of the current flowing through the television section 4 via the bleeder resistor R15. Accordingly, the voltage of the DC output 27V is prevented from being lower than the voltage V1 due to the synergistic effect of the rapid drop rate of the DC output 112V and the current supplied through the bleeder resistor R15. .
[0040]
【The invention's effect】
The DC power supply according to the present invention includes a low-voltage side DC output that is one of the DC outputs obtained by removing the reference DC output from a plurality of DC outputs, and a DC output obtained by removing the reference DC output from the plurality of DC outputs. A switching circuit that switches between a high-voltage side DC output that is higher in voltage than the low-voltage side DC output, and a step-down that stabilizes the DC output sent from the switching circuit When the voltage dividing ratio of the voltage dividing circuit is set to the reference value, the low voltage side DC output is sent from the switch circuit, and when the voltage dividing ratio of the voltage dividing circuit is set to the small value, the high voltage side DC output is output from the switch circuit. The voltage of the low-voltage side DC output when the voltage division ratio becomes the reference value and the voltage of the high-voltage side DC output when the voltage division ratio becomes smaller than the reference value are reduced. A voltage higher than the lower limit value of the input voltage, monitors the voltage of the DC output, except for the reference DC output from a plurality of DC output, when the monitored voltage becomes lower than the preset voltage, the voltage divider circuit min The pressure ratio is changed to the small value. In other words, when the voltage of the DC output that is not subjected to error detection falls below a predetermined value, the voltage of the DC output is lowered by reducing the voltage dividing ratio. For this reason, it is possible to suppress the heat generation accompanying the occurrence of a load failure.
[Brief description of the drawings]
FIG. 1 is a block line showing an electrical configuration of an embodiment of a DC power supply device according to the present invention.
FIG. 2 is a circuit diagram showing a detailed electrical connection of an error detection circuit.
FIG. 3 is a circuit diagram showing a detailed electrical connection between a switch circuit and a step-down regulator.
FIG. 4 is a circuit diagram showing a detailed electrical connection of a bleeder circuit.
FIG. 5 is a circuit diagram showing a detailed electrical connection of an abnormality detection unit.
FIG. 6 is an explanatory diagram showing changes in main signals of the embodiment.
FIG. 7 is an explanatory diagram showing a change in voltage of a DC output.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Switching circuit 3 Video part 4 Television part 5 Breeder circuit 6 Switch circuit 11 Step-down regulator 12 Microcomputer 8V, 12V, 27V DC output 112V Reference direct current output Q2 Transistors R3 and R4 voltage dividing circuit for switching the voltage dividing ratio Resistor R5 Resistor R15 for reducing the voltage division ratio Bleeder resistance

Claims (1)

複数の直流出力を備え、複数の直流出力のうちの1つの直流出力を分圧する分圧回路の分圧電圧に基づいて出力電圧の誤差を検出し、検出した誤差を一次側のスイッチング回路に帰還すると共に、分圧回路の分圧比を、基準値から、基準値より小さい値に変更することによって直流出力の電圧を降下させる直流電源装置において、
前記1つの直流出力を基準直流出力とするとき、
複数の直流出力から基準直流出力を除いた直流出力のうちの1つの直流出力である低圧側直流出力と、複数の直流出力から基準直流出力を除いた直流出力のうちの1つの直流出力であって、低圧側直流出力より電圧の高い直流出力である高圧側直流出力とを切り換えて送出するスイッチ回路と、
スイッチ回路から送出される直流出力を安定化する降圧型レギュレータとを備え、
分圧回路の分圧比を基準値とするときにはスイッチ回路から低圧側直流出力を送出させ、分圧回路の分圧比を前記小さい値とするときにはスイッチ回路から高圧側直流出力を送出させ、
分圧比が基準値となるときの低圧側直流出力の電圧と分圧比が基準値より小さい値となるときの高圧側直流出力の電圧との双方を、降圧型レギュレータの入力電圧の下限値より高い電圧とし、
複数の直流出力から基準直流出力を除いた直流出力の電圧を監視し、監視した電圧が予め設定された電圧より低くなったときには、分圧回路の分圧比を前記小さい値に変更することを特徴とする直流電源装置。
An output voltage error is detected based on a divided voltage of a voltage dividing circuit that divides one of the plurality of DC outputs, and the detected error is fed back to the primary side switching circuit. In addition, in the DC power supply device that reduces the DC output voltage by changing the voltage dividing ratio of the voltage dividing circuit from the reference value to a value smaller than the reference value,
When the one DC output is a reference DC output,
The low-voltage side DC output, which is one of the DC outputs obtained by removing the reference DC output from the plurality of DC outputs, and the one of the DC outputs obtained by removing the reference DC output from the plurality of DC outputs. A switch circuit for switching and sending the high-voltage side DC output, which is a DC output having a higher voltage than the low-voltage side DC output,
With a step-down regulator that stabilizes the DC output sent from the switch circuit,
When the voltage dividing ratio of the voltage dividing circuit is set as a reference value, the low voltage side DC output is sent from the switch circuit, and when the voltage dividing ratio of the voltage dividing circuit is set to the small value, the high voltage side DC output is sent from the switch circuit,
Both the voltage of the low-voltage side DC output when the voltage division ratio becomes the reference value and the voltage of the high-voltage side DC output when the voltage division ratio becomes smaller than the reference value are higher than the lower limit value of the input voltage of the step-down regulator. Voltage,
The voltage of the DC output obtained by removing the reference DC output from a plurality of DC outputs is monitored, and when the monitored voltage becomes lower than a preset voltage, the voltage dividing ratio of the voltage dividing circuit is changed to the small value. DC power supply.
JP2001013979A 2001-01-23 2001-01-23 DC power supply Expired - Fee Related JP3748208B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001013979A JP3748208B2 (en) 2001-01-23 2001-01-23 DC power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001013979A JP3748208B2 (en) 2001-01-23 2001-01-23 DC power supply

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP33217597A Division JP3240614B2 (en) 1997-12-02 1997-12-02 DC power supply

Publications (2)

Publication Number Publication Date
JP2001251857A JP2001251857A (en) 2001-09-14
JP3748208B2 true JP3748208B2 (en) 2006-02-22

Family

ID=18880730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001013979A Expired - Fee Related JP3748208B2 (en) 2001-01-23 2001-01-23 DC power supply

Country Status (1)

Country Link
JP (1) JP3748208B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601640B1 (en) * 2003-07-04 2006-07-14 삼성전자주식회사 Apparatus for protecting power circuit

Also Published As

Publication number Publication date
JP2001251857A (en) 2001-09-14

Similar Documents

Publication Publication Date Title
TWI414142B (en) Power supply control method and system therefor
US6496390B2 (en) Power supply with reduced power consumption in standby mode
US10879806B2 (en) Voltage converter controller, voltage controller and corresponding methods
KR100465577B1 (en) Quick-reset circuit for auxiliary power supply
US5917714A (en) Switching power supply with input voltage reduction detection
EP2164160B1 (en) Voltage reduction detection circuit and switching power supply system
US7247996B2 (en) Projector
JP4471454B2 (en) Pulse width modulation controller
JP2876829B2 (en) Power supply voltage control switching circuit
US20060092672A1 (en) High-voltage generator and method of controlling high voltage
JP3748208B2 (en) DC power supply
JP2001157452A (en) Worldwide power supply
JP3240614B2 (en) DC power supply
CN1178369C (en) Power supply having electricity-saving spare mode
JP4687372B2 (en) Power supply stabilization circuit for heating element storage box cooling device
JP2002095246A (en) Power supply
KR970005996B1 (en) Green power apparatus and control method
US7936349B2 (en) Power supply apparatus and flat-screen television set
JP4613531B2 (en) Switching power supply
US11837869B2 (en) Power supply apparatus
JP3073433U (en) Switching power supply
JP2000287385A (en) Power supply controlling circuit
JP3066093U (en) Power failure detection circuit and power supply switching circuit
JP3459052B2 (en) DC power supply
KR100370057B1 (en) Stand-by control circuit for power supplies switching

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131209

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees