JP3747606B2 - アクティブマトリックス型液晶表示装置 - Google Patents
アクティブマトリックス型液晶表示装置 Download PDFInfo
- Publication number
- JP3747606B2 JP3747606B2 JP36235997A JP36235997A JP3747606B2 JP 3747606 B2 JP3747606 B2 JP 3747606B2 JP 36235997 A JP36235997 A JP 36235997A JP 36235997 A JP36235997 A JP 36235997A JP 3747606 B2 JP3747606 B2 JP 3747606B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- pixel electrode
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はアクティブマトリックス型の液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリックス型の液晶表示装置は、一の面にゲートライン（走査ライン）、ドレインライン（信号ライン）、薄膜トランジスタ（ＴＦＴ：スイッチング素子）及び画素電極を備えたＴＦＴ側基板（一方の基板）と一の面に共通電極を備えたコモン側基板（他方の基板）との間に液晶が封入された構造となっている。このような液晶表示装置には、開口率を向上させるため、ＴＦＴ側基板の一の面上であってゲートライン、ドレインライン及び薄膜トランジスタを被う位置に、アクリル系樹脂中にカーボンブラックを分散してなる樹脂ブラックからなる遮光膜を設けたものがある。
【０００３】
しかしながら、従来のこのような液晶表示装置では、アクリル系樹脂中にカーボンブラックを分散してなる樹脂ブラックからなる遮光膜の電気抵抗率が比較的小さく、比誘電率が比較的大きいので、ゲートライン及びドレインラインと画素電極との間及び各画素電極間において、遮光膜を介してリーク電流及び容量カップリングが生じ、このため明るさにバラツキが生じ、またコントラストが低下するという問題があった。次に、この問題について説明する。
【０００４】
まず、図１４は従来のこのような液晶表示装置の一例の平面図を示したものである。この液晶表示装置では、下側基板（ＴＦＴ側基板）１の右辺及び下辺が上側基板（コモン側基板）２から突出され、このうち右辺突出部１ａの上面の所定の１箇所にゲート信号制御用の半導体チップ３が搭載され、下辺突出部１ｂの上面の所定の２箇所にドレイン信号制御用の半導体チップ４が搭載されている。なお、この液晶表示装置はポジ表示型とする。
【０００５】
そして、図１４において一点鎖線で示す表示領域５内の右下の点Ａ、左下の点Ｂ、真中の点Ｃ、右上の点Ｄ及び左上の点Ｅにおける、画素電極への印加電圧と光透過率（実際の光透過率、以下同じ。）との関係を調べたところ、図１５に示す結果が得られた。図１５から明らかなように、半導体チップ３、４から離れるほど、リーク電流及び容量カップリングが大きくなることにより、画素電極への印加電圧が低下し、例えば光透過率１％の場合、点Ａでは印加電圧が約３Ｖ必要であるのに対し点Ｅでは約４Ｖ必要である。この結果、表示領域５内の各点における光透過率にバラツキが生じ、ひいては明るさにバラツキが生じることになる。また、点Ａでのコントラストは１６３であるのに対し、その他の各点Ｂ、Ｃ、Ｄ、Ｅでのコントラストは１１８、６３、３３、２０であり、コントラストが低下することになる。
【０００６】
【発明が解決しようとする課題】
このように、従来の液晶表示装置では、アクリル系樹脂中にカーボンブラックを分散してなる樹脂ブラックからなる遮光膜の電気抵抗率が比較的小さく、比誘電率が比較的大きいので、ゲートライン及びドレインラインと画素電極との間及び各画素電極間において、遮光膜を介してリーク電流及び容量カップリングが生じ、このため明るさにバラツキが生じ、またコントラストが低下し、ひいては表示品質が低下するという問題があった。
この発明の課題は、アクティブマトリックス型液晶表示装置において、ＴＦＴ側基板に遮光膜を設けても、リーク電流や容量カップリングの発生を防止し、明るさにバラツキがほとんどないようにすることができ、またコントラストを高くすることができるようにすることである。
【０００７】
【課題を解決するための手段】
請求項１記載の発明は、一の面に走査ライン、信号ライン、スイッチング素子及び画素電極を備えた一方の基板と一の面に共通電極を備えた他方の基板との間に液晶が封入されたアクティブマトリックス型液晶表示装置において、前記一方の基板の一の面上の少なくとも前記走査ライン、前記信号ライン及び前記スイッチング素子のいずれかを覆って、樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックからなり、電気抵抗率が８．０×１０ 8 Ω・ｃｍ以上であり、比誘電率が８以下である遮光膜を設けたものである。
請求項２記載の発明は、請求項１記載の発明において、前記一方の基板の一の面上の前記走査ライン、前記信号ライン及び前記スイッチング素子を被って前記遮光膜が直接設けられているものである。
【０００８】
この発明によれば、樹脂中に黒色顔料を分散してなる樹脂ブラックあるいは樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックからなる遮光膜の電気抵抗率が比較的大きく、比誘電率が比較的小さいので、ゲートライン及びドレインラインと画素電極との間及び各画素電極間において生じるリーク電流及び容量カップリングを低減することができ、この結果、高開口率で明るく、且つ、明るさにバラツキがほとんどないようにすることができ、またコントラストを高くすることができる。
【０００９】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示し、図２は同液晶表示装置のドレインライン及び画素電極の部分の断面図を示し、図３は同液晶表示装置の下側基板の配向膜、遮光膜及びオーバーコート膜を省略した状態の平面図を示したものである。ただし、この場合、図１は図３のＸ−Ｘ線に沿う部分に相当する断面図であり、図２は図３のＹ−Ｙ線に沿う部分に相当する断面図である。この液晶表示装置は下側基板１１及び上側基板３１を備えている。下側基板１１の上面側にはゲートライン１２とドレインライン１３がマトリックス状に設けられ、その各交点の近傍には薄膜トランジスタ１４及び画素電極１５が設けられている。
【００１０】
すなわち、下側基板１１の上面の所定の箇所にはゲート電極１６を含むゲートライン１２が設けられ、下側基板１１の上面全体にはゲート絶縁膜１７が設けられている。ゲート絶縁膜１７の上面の所定の箇所でゲート電極１６に対応する部分にはアモルファスシリコンからなる半導体層１８が設けられ、半導体層１８の上面の中央部にはブロッキング層１９が設けられている。半導体層１８及びブロッキング層１９の上面の両側にはｎ+シリコンからなるオーミックコンタクト層２０、２１が設けられている。このうちオーミックコンタクト層２０の上面にはドレイン電極２２が設けられ、オーミックコンタクト層２１の上面にはソース電極２３が設けられている。ゲート絶縁膜１７の上面の所定の箇所にはドレインライン１３がドレイン電極２２に接続されて設けられている。ゲート絶縁膜１７の上面の他の所定の箇所には画素電極１５がソース電極２３に接続されて設けられている。画素電極１５の所定の中央部を除く上面全体にはオーバーコート膜（保護膜）２４が設けられ、オーバーコート膜２４の上面の所定の箇所つまり薄膜トランジスタ１４上、ドレインライン１３上及びゲートライン１２上には遮光膜２５が設けられている。この場合、遮光膜２５は、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックからなり、その電気抵抗率は８．０Ｅ＋８Ω・ｃｍ以上であり、比誘電率は８以下である。遮光膜２５及び画素電極１５の上面には配向膜２６が設けられている。下側基板１１の下面には偏光板２７が設けられている。
【００１１】
一方、上側基板３１の下面には赤、緑、青の各カラーフィルタ要素３２が設けられ、その下面には共通電極３３が設けられ、その下面には配向膜３４が設けられている。上側基板３１の上面には偏光板３５が設けられている。そして、下側基板１１と上側基板３１とはシール材（図示せず）を介して互いに貼り合わされている。また、シール材の内側における両基板１１、３１の配向膜２６、３４間には液晶３６が封入されている。
【００１２】
このように、この液晶表示装置では、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって遮光膜２５を形成している。この遮光膜２５の電気抵抗率は８．０Ｅ＋８（８．０×１０8）Ω・ｃｍ以上と比較的大きく、比誘電率は８以下と比較的小さいので、ゲートライン１２及びドレインライン１３と画素電極１５との間及び各画素電極１５間において生じるリーク電流及び容量カップリングを低減することができ、この結果明るさにバラツキがほとんどないようにすることができ、またコントラストを高くすることができ、ひいては表示品質が低下しないようにすることができる。
【００１３】
次に、２つの具体例について説明する。まず、遮光膜２５をアクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックによって形成した。この場合の遮光膜２５の電気抵抗率は６．５Ｅ＋９Ω・ｃｍであり、比誘電率は４．０である。そして、従来の場合と同様に、図１４において一点鎖線で示す表示領域５内の右下の点Ａ、左下の点Ｂ、真中の点Ｃ、右上の点Ｄ及び左上の点Ｅにおける、画素電極への印加電圧と光透過率との関係を調べたところ、図４に示す結果が得られた。図４から明らかなように、図１４に示したような半導体チップ３、４からの離間距離の相違によるバラツキがほとんどなく、リーク電流及び容量カップリングが低減し、画素電極への印加電圧の低下がほとんどないことが分かる。この結果、表示領域５内の各点における光透過率にバラツキがほとんど生じないようにすることができ、ひいては明るさにバラツキがほとんど生じないようにすることができる。また、点Ａでのコントラストは２８８であり、その他の各点Ｂ、Ｃ、Ｄ、Ｅでのコントラストは３４３、３８２、３２１、３１５であり、コントラストを高くすることができる。
【００１４】
次に、他の具体例について説明する。まず、遮光膜２５をアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成した。この場合の遮光膜２５の電気抵抗率は９．９Ｅ＋８Ω・ｃｍであり、比誘電率は６．５である。そして、従来の場合と同様に、図１４において一点鎖線で示す表示領域５内の右下の点Ａ、左下の点Ｂ、真中の点Ｃ、右上の点Ｄ及び左上の点Ｅにおける、画素電極への印加電圧と光透過率との関係を調べたところ、図５に示す結果が得られた。図５から明らかなように、図１４に示す半導体チップ３、４からの離間距離の相違によるバラツキがほとんどなく、リーク電流及び容量カップリングが低減し、画素電極への印加電圧の低下がほとんどないことが分かる。この結果、表示領域５内の各点における光透過率にバラツキがほとんど生じないようにすることができ、ひいては明るさにバラツキがほとんど生じないようにすることができる。また、点Ａでのコントラストは１６０であり、その他の各点Ｂ、Ｃ、Ｄ、Ｅでのコントラストは１３７、１６４、１８１、１６６であり、コントラストを高くすることができる。
【００１５】
（第２実施形態）
図６はこの発明の第２実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示し、図７は同液晶表示装置のドレインライン及び画素電極の部分の断面図を示したものである。これらの図において、図１及び図２と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示装置において、図１及び図２に示す液晶表示装置と異なる点は、下側基板１１上における薄膜トランジスタ１４、ドレインライン１３及びゲートライン１２の上にオーバーコート膜（保護膜）２４を設けずに遮光膜２５を設けた点である。すなわち、この液晶表示装置では、ゲート絶縁膜１７上であって薄膜トランジスタ１４、ドレインライン１３及びゲートライン１２を被う位置に直接遮光膜２５が設けられている。したがって、この液晶表示装置では、遮光膜２５が保護膜としての機能をも備えていることになる。なお、この場合の遮光膜２５も、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成されている。
【００１６】
（第３実施形態）
図８はこの発明の第３実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示し、図９は同液晶表示装置のドレインライン及び画素電極の部分の断面図を示したものである。これらの図において、図１及び図２と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示装置において、図１及び図２に示す液晶表示装置と異なる点は、画素電極１５の周辺部１５ａが遮光膜２５上に設けられているとともに、ソース電極２３に対応する部分における遮光膜２５及びオーバーコート膜２４の所定の箇所に形成されたコンタクトホール４１内に、画素電極１５の周辺部１５ａの所定の箇所とソース電極２３とを接続するための接続部１５ｂが設けられている点である。なお、この場合の遮光膜２５も、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成されている。
【００１７】
（第４実施形態）
図１０はこの発明の第４実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示し、図１１は同液晶表示装置のドレインライン及び画素電極の部分の断面図を示したものである。これらの図において、図６及び図７と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示装置において、図６及び図７に示す液晶表示装置と異なる点は、画素電極１５の周辺部１５ａが遮光膜２５上に設けられているとともに、ソース電極２３に対応する部分における遮光膜２５の所定の箇所に形成されたコンタクトホール４１内に、画素電極１５の周辺部１５ａの所定の箇所とソース電極２３とを接続するための接続部１５ｂが設けられている点である。なお、この場合の遮光膜２５も、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成されている。
【００１８】
ところで、図８及び図９に示す液晶表示装置では、画素電極１５の周辺部１５ａを遮光膜２５上に設けているので、画素電極１５の周辺部１５ａと共通電極３３との間に電圧降下の原因となる絶縁体である遮光膜２５及びオーバーコート膜２４が存在せず、このため遮光膜２５が設けられている領域と設けられていない領域との間において横方向電界が発生せず、したがってディスクリネーションによる表示品質の低下が起こらないようにすることができる。なお、遮光膜２５が設けられている領域のうち画素電極１５の周辺部１５ａが設けられている領域と設けられていない領域との間において横方向電界が発生し、当該両領域の境界部分にディスクリネーション・ラインが発生するが、当該両領域の部分は遮光膜２５で遮光される部分であるので、表示品質の低下が起こることはない。以上のことは、図１０及び図１１に示す液晶表示装置の場合も同様である。
【００１９】
（第５実施形態）
図１２はこの発明の第５実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示したものである。この図において、図１と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示装置において、図１に示す液晶表示装置と異なる点は、画素電極１５の周辺部１５ａが遮光膜２５上に設けられているとともに、ソース電極２３の一部がゲート絶縁膜１７上において遮光膜２５の外側に突出され、この突出部２３ａに画素電極１５の所定の箇所が接続されている点である。なお、この場合の遮光膜２５も、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成されている。
【００２０】
（第６実施形態）
図１３はこの発明の第６実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示したものである。この図において、図６と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示装置において、図６に示す液晶表示装置と異なる点は、画素電極１５の周辺部１５ａが遮光膜２５上に設けられているとともに、ソース電極２３の一部がゲート絶縁膜１７上において遮光膜２５の外側に突出され、この突出部２３ａに画素電極１５の所定の箇所が接続されている点である。なお、この場合の遮光膜２５も、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成されている。
【００２１】
【発明の効果】
以上説明したように、この発明によれば、樹脂中に黒色顔料を分散してなる樹脂ブラックあるいは樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックからなる遮光膜を一方の基板の走査ライン、信号ラインあるいはスイッチング素子のいずれかを覆って設けても、この遮光膜の電気抵抗率が比較的大きく、比誘電率が比較的小さいので、ゲートライン及びドレインラインと画素電極の間及び各画素電極間において生じるリーク電流及び容量カップリングを低減することができ、この結果、高開口率で明るく、且つ、明るさにバラツキがほとんどない表示が得られ、また表示のコントラストを高くすることができ、ひいては表示品質が低下しないようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図２】同液晶表示装置のドレインライン及び画素電極の部分の断面図。
【図３】同液晶表示装置の下側基板の配向膜、遮光膜及びオーバーコート膜を省略した状態の平面図。
【図４】同液晶表示装置の表示領域内の特定箇所における画素電極への印加電圧と光透過率との関係の一例を示す図。
【図５】同液晶表示装置の表示領域内の特定箇所における画素電極への印加電圧と光透過率との関係の他の例を示す図。
【図６】この発明の第２実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図７】同液晶表示装置のドレインライン及び画素電極の部分の断面図。
【図８】この発明の第３実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図９】同液晶表示装置のドレインライン及び画素電極の部分の断面図。
【図１０】この発明の第４実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図１１】同液晶表示装置のドレインライン及び画素電極の部分の断面図。
【図１２】この発明の第５実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図１３】この発明の第６実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図１４】従来の液晶表示装置の一例の平面図。
【図１５】同液晶表示装置の表示領域内の特定箇所における画素電極への印加電圧と光透過率との関係を示す図。
【符号の説明】
１１ 下側基板
１２ ゲートライン
１３ ドレインライ
１４ 薄膜トランジスタ
１５ 画素電極
２４ オーバーコート膜
２５ 遮光膜
３１ 上側基板
２３ 共通電極
３６ 液晶
【発明の属する技術分野】
この発明はアクティブマトリックス型の液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリックス型の液晶表示装置は、一の面にゲートライン（走査ライン）、ドレインライン（信号ライン）、薄膜トランジスタ（ＴＦＴ：スイッチング素子）及び画素電極を備えたＴＦＴ側基板（一方の基板）と一の面に共通電極を備えたコモン側基板（他方の基板）との間に液晶が封入された構造となっている。このような液晶表示装置には、開口率を向上させるため、ＴＦＴ側基板の一の面上であってゲートライン、ドレインライン及び薄膜トランジスタを被う位置に、アクリル系樹脂中にカーボンブラックを分散してなる樹脂ブラックからなる遮光膜を設けたものがある。
【０００３】
しかしながら、従来のこのような液晶表示装置では、アクリル系樹脂中にカーボンブラックを分散してなる樹脂ブラックからなる遮光膜の電気抵抗率が比較的小さく、比誘電率が比較的大きいので、ゲートライン及びドレインラインと画素電極との間及び各画素電極間において、遮光膜を介してリーク電流及び容量カップリングが生じ、このため明るさにバラツキが生じ、またコントラストが低下するという問題があった。次に、この問題について説明する。
【０００４】
まず、図１４は従来のこのような液晶表示装置の一例の平面図を示したものである。この液晶表示装置では、下側基板（ＴＦＴ側基板）１の右辺及び下辺が上側基板（コモン側基板）２から突出され、このうち右辺突出部１ａの上面の所定の１箇所にゲート信号制御用の半導体チップ３が搭載され、下辺突出部１ｂの上面の所定の２箇所にドレイン信号制御用の半導体チップ４が搭載されている。なお、この液晶表示装置はポジ表示型とする。
【０００５】
そして、図１４において一点鎖線で示す表示領域５内の右下の点Ａ、左下の点Ｂ、真中の点Ｃ、右上の点Ｄ及び左上の点Ｅにおける、画素電極への印加電圧と光透過率（実際の光透過率、以下同じ。）との関係を調べたところ、図１５に示す結果が得られた。図１５から明らかなように、半導体チップ３、４から離れるほど、リーク電流及び容量カップリングが大きくなることにより、画素電極への印加電圧が低下し、例えば光透過率１％の場合、点Ａでは印加電圧が約３Ｖ必要であるのに対し点Ｅでは約４Ｖ必要である。この結果、表示領域５内の各点における光透過率にバラツキが生じ、ひいては明るさにバラツキが生じることになる。また、点Ａでのコントラストは１６３であるのに対し、その他の各点Ｂ、Ｃ、Ｄ、Ｅでのコントラストは１１８、６３、３３、２０であり、コントラストが低下することになる。
【０００６】
【発明が解決しようとする課題】
このように、従来の液晶表示装置では、アクリル系樹脂中にカーボンブラックを分散してなる樹脂ブラックからなる遮光膜の電気抵抗率が比較的小さく、比誘電率が比較的大きいので、ゲートライン及びドレインラインと画素電極との間及び各画素電極間において、遮光膜を介してリーク電流及び容量カップリングが生じ、このため明るさにバラツキが生じ、またコントラストが低下し、ひいては表示品質が低下するという問題があった。
この発明の課題は、アクティブマトリックス型液晶表示装置において、ＴＦＴ側基板に遮光膜を設けても、リーク電流や容量カップリングの発生を防止し、明るさにバラツキがほとんどないようにすることができ、またコントラストを高くすることができるようにすることである。
【０００７】
【課題を解決するための手段】
請求項１記載の発明は、一の面に走査ライン、信号ライン、スイッチング素子及び画素電極を備えた一方の基板と一の面に共通電極を備えた他方の基板との間に液晶が封入されたアクティブマトリックス型液晶表示装置において、前記一方の基板の一の面上の少なくとも前記走査ライン、前記信号ライン及び前記スイッチング素子のいずれかを覆って、樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックからなり、電気抵抗率が８．０×１０ 8 Ω・ｃｍ以上であり、比誘電率が８以下である遮光膜を設けたものである。
請求項２記載の発明は、請求項１記載の発明において、前記一方の基板の一の面上の前記走査ライン、前記信号ライン及び前記スイッチング素子を被って前記遮光膜が直接設けられているものである。
【０００８】
この発明によれば、樹脂中に黒色顔料を分散してなる樹脂ブラックあるいは樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックからなる遮光膜の電気抵抗率が比較的大きく、比誘電率が比較的小さいので、ゲートライン及びドレインラインと画素電極との間及び各画素電極間において生じるリーク電流及び容量カップリングを低減することができ、この結果、高開口率で明るく、且つ、明るさにバラツキがほとんどないようにすることができ、またコントラストを高くすることができる。
【０００９】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示し、図２は同液晶表示装置のドレインライン及び画素電極の部分の断面図を示し、図３は同液晶表示装置の下側基板の配向膜、遮光膜及びオーバーコート膜を省略した状態の平面図を示したものである。ただし、この場合、図１は図３のＸ−Ｘ線に沿う部分に相当する断面図であり、図２は図３のＹ−Ｙ線に沿う部分に相当する断面図である。この液晶表示装置は下側基板１１及び上側基板３１を備えている。下側基板１１の上面側にはゲートライン１２とドレインライン１３がマトリックス状に設けられ、その各交点の近傍には薄膜トランジスタ１４及び画素電極１５が設けられている。
【００１０】
すなわち、下側基板１１の上面の所定の箇所にはゲート電極１６を含むゲートライン１２が設けられ、下側基板１１の上面全体にはゲート絶縁膜１７が設けられている。ゲート絶縁膜１７の上面の所定の箇所でゲート電極１６に対応する部分にはアモルファスシリコンからなる半導体層１８が設けられ、半導体層１８の上面の中央部にはブロッキング層１９が設けられている。半導体層１８及びブロッキング層１９の上面の両側にはｎ+シリコンからなるオーミックコンタクト層２０、２１が設けられている。このうちオーミックコンタクト層２０の上面にはドレイン電極２２が設けられ、オーミックコンタクト層２１の上面にはソース電極２３が設けられている。ゲート絶縁膜１７の上面の所定の箇所にはドレインライン１３がドレイン電極２２に接続されて設けられている。ゲート絶縁膜１７の上面の他の所定の箇所には画素電極１５がソース電極２３に接続されて設けられている。画素電極１５の所定の中央部を除く上面全体にはオーバーコート膜（保護膜）２４が設けられ、オーバーコート膜２４の上面の所定の箇所つまり薄膜トランジスタ１４上、ドレインライン１３上及びゲートライン１２上には遮光膜２５が設けられている。この場合、遮光膜２５は、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックからなり、その電気抵抗率は８．０Ｅ＋８Ω・ｃｍ以上であり、比誘電率は８以下である。遮光膜２５及び画素電極１５の上面には配向膜２６が設けられている。下側基板１１の下面には偏光板２７が設けられている。
【００１１】
一方、上側基板３１の下面には赤、緑、青の各カラーフィルタ要素３２が設けられ、その下面には共通電極３３が設けられ、その下面には配向膜３４が設けられている。上側基板３１の上面には偏光板３５が設けられている。そして、下側基板１１と上側基板３１とはシール材（図示せず）を介して互いに貼り合わされている。また、シール材の内側における両基板１１、３１の配向膜２６、３４間には液晶３６が封入されている。
【００１２】
このように、この液晶表示装置では、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって遮光膜２５を形成している。この遮光膜２５の電気抵抗率は８．０Ｅ＋８（８．０×１０8）Ω・ｃｍ以上と比較的大きく、比誘電率は８以下と比較的小さいので、ゲートライン１２及びドレインライン１３と画素電極１５との間及び各画素電極１５間において生じるリーク電流及び容量カップリングを低減することができ、この結果明るさにバラツキがほとんどないようにすることができ、またコントラストを高くすることができ、ひいては表示品質が低下しないようにすることができる。
【００１３】
次に、２つの具体例について説明する。まず、遮光膜２５をアクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックによって形成した。この場合の遮光膜２５の電気抵抗率は６．５Ｅ＋９Ω・ｃｍであり、比誘電率は４．０である。そして、従来の場合と同様に、図１４において一点鎖線で示す表示領域５内の右下の点Ａ、左下の点Ｂ、真中の点Ｃ、右上の点Ｄ及び左上の点Ｅにおける、画素電極への印加電圧と光透過率との関係を調べたところ、図４に示す結果が得られた。図４から明らかなように、図１４に示したような半導体チップ３、４からの離間距離の相違によるバラツキがほとんどなく、リーク電流及び容量カップリングが低減し、画素電極への印加電圧の低下がほとんどないことが分かる。この結果、表示領域５内の各点における光透過率にバラツキがほとんど生じないようにすることができ、ひいては明るさにバラツキがほとんど生じないようにすることができる。また、点Ａでのコントラストは２８８であり、その他の各点Ｂ、Ｃ、Ｄ、Ｅでのコントラストは３４３、３８２、３２１、３１５であり、コントラストを高くすることができる。
【００１４】
次に、他の具体例について説明する。まず、遮光膜２５をアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成した。この場合の遮光膜２５の電気抵抗率は９．９Ｅ＋８Ω・ｃｍであり、比誘電率は６．５である。そして、従来の場合と同様に、図１４において一点鎖線で示す表示領域５内の右下の点Ａ、左下の点Ｂ、真中の点Ｃ、右上の点Ｄ及び左上の点Ｅにおける、画素電極への印加電圧と光透過率との関係を調べたところ、図５に示す結果が得られた。図５から明らかなように、図１４に示す半導体チップ３、４からの離間距離の相違によるバラツキがほとんどなく、リーク電流及び容量カップリングが低減し、画素電極への印加電圧の低下がほとんどないことが分かる。この結果、表示領域５内の各点における光透過率にバラツキがほとんど生じないようにすることができ、ひいては明るさにバラツキがほとんど生じないようにすることができる。また、点Ａでのコントラストは１６０であり、その他の各点Ｂ、Ｃ、Ｄ、Ｅでのコントラストは１３７、１６４、１８１、１６６であり、コントラストを高くすることができる。
【００１５】
（第２実施形態）
図６はこの発明の第２実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示し、図７は同液晶表示装置のドレインライン及び画素電極の部分の断面図を示したものである。これらの図において、図１及び図２と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示装置において、図１及び図２に示す液晶表示装置と異なる点は、下側基板１１上における薄膜トランジスタ１４、ドレインライン１３及びゲートライン１２の上にオーバーコート膜（保護膜）２４を設けずに遮光膜２５を設けた点である。すなわち、この液晶表示装置では、ゲート絶縁膜１７上であって薄膜トランジスタ１４、ドレインライン１３及びゲートライン１２を被う位置に直接遮光膜２５が設けられている。したがって、この液晶表示装置では、遮光膜２５が保護膜としての機能をも備えていることになる。なお、この場合の遮光膜２５も、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成されている。
【００１６】
（第３実施形態）
図８はこの発明の第３実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示し、図９は同液晶表示装置のドレインライン及び画素電極の部分の断面図を示したものである。これらの図において、図１及び図２と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示装置において、図１及び図２に示す液晶表示装置と異なる点は、画素電極１５の周辺部１５ａが遮光膜２５上に設けられているとともに、ソース電極２３に対応する部分における遮光膜２５及びオーバーコート膜２４の所定の箇所に形成されたコンタクトホール４１内に、画素電極１５の周辺部１５ａの所定の箇所とソース電極２３とを接続するための接続部１５ｂが設けられている点である。なお、この場合の遮光膜２５も、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成されている。
【００１７】
（第４実施形態）
図１０はこの発明の第４実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示し、図１１は同液晶表示装置のドレインライン及び画素電極の部分の断面図を示したものである。これらの図において、図６及び図７と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示装置において、図６及び図７に示す液晶表示装置と異なる点は、画素電極１５の周辺部１５ａが遮光膜２５上に設けられているとともに、ソース電極２３に対応する部分における遮光膜２５の所定の箇所に形成されたコンタクトホール４１内に、画素電極１５の周辺部１５ａの所定の箇所とソース電極２３とを接続するための接続部１５ｂが設けられている点である。なお、この場合の遮光膜２５も、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成されている。
【００１８】
ところで、図８及び図９に示す液晶表示装置では、画素電極１５の周辺部１５ａを遮光膜２５上に設けているので、画素電極１５の周辺部１５ａと共通電極３３との間に電圧降下の原因となる絶縁体である遮光膜２５及びオーバーコート膜２４が存在せず、このため遮光膜２５が設けられている領域と設けられていない領域との間において横方向電界が発生せず、したがってディスクリネーションによる表示品質の低下が起こらないようにすることができる。なお、遮光膜２５が設けられている領域のうち画素電極１５の周辺部１５ａが設けられている領域と設けられていない領域との間において横方向電界が発生し、当該両領域の境界部分にディスクリネーション・ラインが発生するが、当該両領域の部分は遮光膜２５で遮光される部分であるので、表示品質の低下が起こることはない。以上のことは、図１０及び図１１に示す液晶表示装置の場合も同様である。
【００１９】
（第５実施形態）
図１２はこの発明の第５実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示したものである。この図において、図１と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示装置において、図１に示す液晶表示装置と異なる点は、画素電極１５の周辺部１５ａが遮光膜２５上に設けられているとともに、ソース電極２３の一部がゲート絶縁膜１７上において遮光膜２５の外側に突出され、この突出部２３ａに画素電極１５の所定の箇所が接続されている点である。なお、この場合の遮光膜２５も、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成されている。
【００２０】
（第６実施形態）
図１３はこの発明の第６実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図を示したものである。この図において、図６と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示装置において、図６に示す液晶表示装置と異なる点は、画素電極１５の周辺部１５ａが遮光膜２５上に設けられているとともに、ソース電極２３の一部がゲート絶縁膜１７上において遮光膜２５の外側に突出され、この突出部２３ａに画素電極１５の所定の箇所が接続されている点である。なお、この場合の遮光膜２５も、アクリル系樹脂中に黒色顔料を分散してなる樹脂ブラックあるいはアクリル系樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックによって形成されている。
【００２１】
【発明の効果】
以上説明したように、この発明によれば、樹脂中に黒色顔料を分散してなる樹脂ブラックあるいは樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックからなる遮光膜を一方の基板の走査ライン、信号ラインあるいはスイッチング素子のいずれかを覆って設けても、この遮光膜の電気抵抗率が比較的大きく、比誘電率が比較的小さいので、ゲートライン及びドレインラインと画素電極の間及び各画素電極間において生じるリーク電流及び容量カップリングを低減することができ、この結果、高開口率で明るく、且つ、明るさにバラツキがほとんどない表示が得られ、また表示のコントラストを高くすることができ、ひいては表示品質が低下しないようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図２】同液晶表示装置のドレインライン及び画素電極の部分の断面図。
【図３】同液晶表示装置の下側基板の配向膜、遮光膜及びオーバーコート膜を省略した状態の平面図。
【図４】同液晶表示装置の表示領域内の特定箇所における画素電極への印加電圧と光透過率との関係の一例を示す図。
【図５】同液晶表示装置の表示領域内の特定箇所における画素電極への印加電圧と光透過率との関係の他の例を示す図。
【図６】この発明の第２実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図７】同液晶表示装置のドレインライン及び画素電極の部分の断面図。
【図８】この発明の第３実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図９】同液晶表示装置のドレインライン及び画素電極の部分の断面図。
【図１０】この発明の第４実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図１１】同液晶表示装置のドレインライン及び画素電極の部分の断面図。
【図１２】この発明の第５実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図１３】この発明の第６実施形態における液晶表示装置の薄膜トランジスタ及び画素電極の部分の断面図。
【図１４】従来の液晶表示装置の一例の平面図。
【図１５】同液晶表示装置の表示領域内の特定箇所における画素電極への印加電圧と光透過率との関係を示す図。
【符号の説明】
１１ 下側基板
１２ ゲートライン
１３ ドレインライ
１４ 薄膜トランジスタ
１５ 画素電極
２４ オーバーコート膜
２５ 遮光膜
３１ 上側基板
２３ 共通電極
３６ 液晶
Claims (2)
- 一の面に走査ライン、信号ライン、スイッチング素子及び画素電極を備えた一方の基板と一の面に共通電極を備えた他方の基板との間に液晶が封入されたアクティブマトリックス型液晶表示装置において、前記一方の基板の一の面上の少なくとも前記走査ライン、前記信号ライン及び前記スイッチング素子のいずれかを覆って、樹脂中に黒色顔料及びカーボンブラックを分散してなる樹脂ブラックからなり、電気抵抗率が８．０×１０ 8 Ω・ｃｍ以上であり、比誘電率が８以下である遮光膜が設けられていることを特徴とするアクティブマトリックス型液晶表示装置。
- 請求項１記載の発明において、前記一方の基板の一の面上の前記走査ライン、前記信号ライン及び前記スイッチング素子を被って前記遮光膜が直接設けられていることを特徴とするアクティブマトリックス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36235997A JP3747606B2 (ja) | 1997-12-12 | 1997-12-12 | アクティブマトリックス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36235997A JP3747606B2 (ja) | 1997-12-12 | 1997-12-12 | アクティブマトリックス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11174494A JPH11174494A (ja) | 1999-07-02 |
| JP3747606B2 true JP3747606B2 (ja) | 2006-02-22 |
Family
ID=18476653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36235997A Expired - Fee Related JP3747606B2 (ja) | 1997-12-12 | 1997-12-12 | アクティブマトリックス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3747606B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280601A (ja) * | 2000-06-08 | 2002-09-27 | Showa Denko Kk | 半導体発光素子 |
| JP2002108250A (ja) * | 2000-09-29 | 2002-04-10 | Sharp Corp | アクティブマトリックス駆動型自発光表示装置及びその製造方法 |
| JP4094841B2 (ja) * | 2001-11-21 | 2008-06-04 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示器 |
-
1997
- 1997-12-12 JP JP36235997A patent/JP3747606B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11174494A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4094759B2 (ja) | 液晶表示装置 | |
| KR100635940B1 (ko) | 수직 배향형 액정 표시 장치 | |
| US7289182B2 (en) | Active-matrix liquid crystal display | |
| KR100275298B1 (ko) | 액티브매트릭스패널 및 액정표시장치 | |
| US20020101555A1 (en) | Liquid crystal display device | |
| JP3604106B2 (ja) | 液晶表示装置 | |
| US20080309839A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| KR20120094790A (ko) | 액정 표시 장치 | |
| KR20060036243A (ko) | 다중 도메인 박막 트랜지스터 표시판 | |
| US7492427B2 (en) | TFT substrate and liquid crystal display device having the same comprising patterns disposed at different heights | |
| KR100504685B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3716964B2 (ja) | 液晶表示装置 | |
| KR100312329B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| KR100302281B1 (ko) | 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법 | |
| JP4099324B2 (ja) | 液晶表示装置 | |
| KR101046923B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| US8432520B2 (en) | Liquid crystal display device | |
| EP0827010B1 (en) | In-plane type liquid crystal display apparatus with increased numerical aperture | |
| JP3747606B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3881124B2 (ja) | 液晶表示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP3298613B2 (ja) | 液晶表示装置 | |
| JP3591674B2 (ja) | 液晶表示装置 | |
| JP3552086B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051121 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |