JP3740236B2 - Flash light emitting device - Google Patents

Flash light emitting device Download PDF

Info

Publication number
JP3740236B2
JP3740236B2 JP35585696A JP35585696A JP3740236B2 JP 3740236 B2 JP3740236 B2 JP 3740236B2 JP 35585696 A JP35585696 A JP 35585696A JP 35585696 A JP35585696 A JP 35585696A JP 3740236 B2 JP3740236 B2 JP 3740236B2
Authority
JP
Japan
Prior art keywords
voltage
capacitor
trigger
light emission
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35585696A
Other languages
Japanese (ja)
Other versions
JPH10186468A (en
Inventor
一 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP35585696A priority Critical patent/JP3740236B2/en
Priority to US08/995,396 priority patent/US6034486A/en
Priority to EP97122910A priority patent/EP0851717B1/en
Priority to DE69704196T priority patent/DE69704196T2/en
Publication of JPH10186468A publication Critical patent/JPH10186468A/en
Application granted granted Critical
Publication of JP3740236B2 publication Critical patent/JP3740236B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、閃光発光装置の発光制御回路に関し、特に、高速繰り返し発光を可能にする発光制御回路の改良に関するものである。
【0002】
【従来の技術】
従来より、カメラ等で使用する閃光発光装置は、メインコンデンサに充電された数百ボルトの電圧を発光手段のXe管に印加し、同時にXe管のトリガ電極に千数百ボルトのトリガ電圧を印加してXe管を励起し発光を行っている。しかしメインコンデンサの電圧が低く、トリガ電圧を印加しても発光開始電圧と呼んでいる所定の電圧以下の場合は発光が不可能になってしまう。この発光開始電圧は、Xe管の管径やガス圧等の条件により決定されるものであり、小型カメラ用に用いる一般的なXe管では約200V程度の電圧である。この発光開始電圧の値が高めだとメインコンデンサの電圧が十分高くなるまではストロボが発光できないことになり、メインコンデンサの充電に時間がかかって撮影時の速写性が劣ることにつながる。
【0003】
これの改善策として、発光開始時にXe管の負電極をグランドレベル以下に引き下げる電圧印加用のコンデンサを付加した回路は従来より公知であり、この倍圧コンデンサと絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor:以下IGBTと略す)を用いた回路例が、特開昭64−17033号に開示されている。
【0004】
その閃光装置は図6にブロック図を示すように、高圧電源(図示していない)によりチャージされるメインコンデンサ100、電源より抵抗101を介してチャージされるトリガコンデンサ102、発光時に高電圧をXe管110に印加するためのトリガトランス107、トリガ制御用のサイリスタ104、発光制御するためのIGBT112、発光時にXe管110の両端にメインコンデンサ100の2倍の電圧を印加するための倍圧コンデンサ113等によって構成されている。
【0005】
先ず、高圧電源(図示していないDC−DC等)よりメインコンデンサ100が充電されると共に、トリガコンデンサ102は抵抗101を介して図示の極性でメインコンデンサ100と同じ電圧に充電される。同時に倍圧コンデンサ113も抵抗101、ダイオード103、抵抗115を介してメインコンデンサ100と同じ電圧に充電される。
【0006】
発光時はサイリスタ104のゲートにHiレベルの信号を印加すると、サイリスタ104がターンオンしトリガコンデンサ102の電荷はサイリスタ104、トリガトランス107を介して流れ、トリガトランス107の二次側には高電圧が発生してXe管110を励起する。同時にIGBT112のゲートにHiレベルの信号を印加し、IGBT112をオンさせるとXe管110は発光を開始する。
【0007】
また、発光時は倍圧コンデンサ113の正極はサイリスタ104を介してグランドに接地されるので、正極の電位は0となり負極の電位は負の電位となる。従って、メインコンデンサ100の電圧をVmcとすると、Xe管110のカソード電位は−Vmcであり、アノードの電位はVmcなので、丁度メインコンデンサ100の2倍の電圧が印加されることになり、メインコンデンサ100の電圧が低い場合でもXe管110が発光しやすくするものである。発光を停止する時は、IGBT112のゲートをLoレベルに設定してIGBT112をオフし、Xe管110は発光を停止する。
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来例では、発光開始時にXe管110の両端にメインコンデンサ100の2倍の電圧を印加するが、実際にXe管110を励起させるトリガ回路の電圧はメインコンデンサ100の電圧と同じであり、メインコンデンサ100の電圧が低い場合にはトリガトランス107の二次側に発生する電圧も低下してしまい、いわゆるトリガ抜けと称してXe管110が発光できない状況になるという問題がある。
【0010】
依って、請求項乃至に記載の発明の目的は、メインコンデンサの電圧に応じたトリガ電圧加算手段の制御を行って、メインコンデンサの電圧が低い場合はXe管の発光が可能となる十分なトリガ電圧を供給すると共に、メインコンデンサ電圧が高い場合はトリガ電圧加算手段の動作を制限して、必要以上の高圧が発生することを防ぎ、安全且つ安定したXe管の発光を実現する閃光発光装置を提供することにある。
【0018】
【課題を解決するための手段】
本出願に係る発明の目的を実現する構成は、請求項1に記載のように、第1のコンデンサに蓄積された電気エネルギーを光に変換して発光を行う発光手段と、前記発光を行わせるために前記発光手段にトリガ信号を印加するための第2コンデンサとコイル含むトリガ発生手段とを有する閃光発光装置において、前記第1コンデンサの電圧を判別する電圧判別手段と、第3コンデンサを用いて前記第2コンデンサに前記第1コンデンサよりも高い電圧を印加する電圧加算手段と、前記電圧判別手段の判別結果に基づき前記電圧加算手段の動作を制御する印加電圧制御手段とを有し、前記印加電圧制御手段は、前記電圧判別手段が前記第1コンデンサの電圧が所定値よりも低いと判別した場合には、前記電圧加算手段により前記第2コンデンサに前記第1コンデンサの電圧よりも高い電圧を印加する動作を行わせ、前記電圧判別手段が前記第1コンデンサの電圧が前記所定値よりも低くないと判別した場合には、前記電圧加算手段により前記第2コンデンサに前記第1コンデンサの電圧よりも高い電圧を印加する動作を行わせないことを特徴とする閃光発光装置にある。
【0019】
この構成によれば、第1コンデンサの電圧が所定値より低い場合は、電圧加算手段を動作して第2コンデンサを第1コンデンサ電圧よりも高い電圧で充電し、第1コンデンサの電圧が所定値よりも低くない場合は不必要な高圧の発生を避けるために、電圧加算手段を動作しないで第2コンデンサを直接第1コンデンサの電圧により充電する動作とすることができる。
【0022】
本出願に係る発明の目的を実現する他の具体的な構成は、請求項に記載のように、前記電圧加算手段は、前記第3コンデンサと前記第2コンデンサを直列に接続することによって、前記第2コンデンサに前記第1コンデンサよりも高い電圧を印加する動作を行うことを特徴とする請求項に記載の閃光発光装置にある。
【0023】
この構成によれば、第1コンデンサ電圧が低い時は、第3コンデンサと第2コンデンサを直列に接続し、第2コンデンサに第1コンデンサよりも高い電圧を印加することができる。
【0024】
本出願に係る発明の目的を実現する他の構成は、請求項に記載のように、前記電圧加算手段は、前記第3コンデンサの一方の極を前記第1コンデンサと同電位に接続する接続手段を有し、前記第3コンデンサの他方の極を前記第2コンデンサに接続することによって、前記第2コンデンサに前記第1コンデンサよりも高い電圧を印加する動作を行うことを特徴とする請求項2記載の閃光発光装置にある。
【0025】
この構成によれば、第2コンデンサの充電電圧は、負極側が第1コンデンサの電位と同電位になる向きに接続した第3コンデンサの充電電圧によって押し上げられ、結果的に第1コンデンサの電圧よりも高い電圧に充電することができる。
【0030】
【発明の実施の形態】
(第1の実施の形態)
以下、本発明の第1の実施の形態について図を参照して説明する。
図1〜図3は本発明の第1の実施の形態に係る図である。
図1は本発明の第1の実施の形態に係る閃光発光装置の電気回路ブロック図である。
図2は図1に示す閃光発光装置のタイミングチャートである。
図3は図1に示す閃光発光装置の動作のフローチャートである。
【0031】
図1において、1は公知のDC−DCコンバータであって、CNT端子により充電の制御が可能であり、電源電池を数百ボルトに昇圧しメインコンデンサ2を充電する。メインコンデンサ2の電圧は抵抗3と抵抗4で分圧して、閃光装置全体の動作を制御するマイクロコンピュータ50によって検出され、発光に適したメインコンデンサ電圧となるように充電制御が行われる。
【0032】
5はPNPトランジスタ、6,7は抵抗、8はNPNトランジスタ、9,10は抵抗、11はトリガ電圧加算コンデンサであり、この5〜11の各素子でトリガ電圧加算回路を形成する。
【0033】
12,13は抵抗、14はNPNトランジスタ、15,16は抵抗であり、12〜16の各素子でトリガ電圧加算コンデンサ11と、Xe管26の倍圧印加コンデンサ33の急速充電回路を形成する。
【0034】
17は抵抗、18はダイオード、19はトリガコンデンサ、20は抵抗、21はダイオード、22はトリガトランスで、17〜22の各素子でトリガ回路を形成する。23は発光電流を制限するコイル、24は発光停止時にコイル23に発生する電圧を吸収するフライホイールダイオード、25はトリガコンデンサ19と電源回路の電圧レベル差を保持するためのダイオード、26は発光手段であるXe管である。28は発光制御手段であるIGBT、29,30は抵抗、31はカメラ側との接続接点端子である。
【0035】
32は抵抗、33は倍圧印加用の倍圧コンデンサ、34はダイオードで、トランジスタ5と32〜34の各素子でXe管への倍圧印加回路を構成する。
【0036】
マイクロコンピュータ50の各端子は、CNTがDC−DCコンバータ1の充電動作の制御出力端子、HVはメインコンデンサ2の電圧をモニタするためのアナログ・デジタル変換(以下、A/D変換と呼ぶ)の入力端子、DVは倍圧動作制御出力端子、QCはトリガ電圧加算コンデンサ11の急速充電の制御出力端子、GATEはIGBT28のゲート制御出力端子である。Xはカメラからの発光指令信号の入力端子、CLKはシリアル通信用のシリアルクロック入力端子、DIはシリアルデータ入力端子、DOはシリアルデータ出力端子、CHGはストロボの発光の可否をカメラ側に伝達するための電流出力端子である。
【0037】
つぎに図2のタイミングチャートを参照して発光動作を説明する。
以上のような構成の閃光発光装置における各時刻t0〜t2の動作について、各時刻毎に説明する。
【0038】
時刻:t0 先ず時刻t0で電源スイッチ(図示していない)の投入によりマイクロコンピュータ50が動作を開始して、HV端子よりメインコンデンサ2の電圧をモニタし、充電所定電圧より低い場合はCNT端子を介してDC−DCコンバータ1に充電動作を指示する。DC−DCコンバータ1が昇圧動作を開始して、メインコンデンサ2の電圧は図2(a)に示すように上昇する。一方、トリガ電圧加算コンデンサ11は抵抗17、ダイオード25、抵抗12と抵抗13を介して充電され、その正極の電位はメインコンデンサ2の電位と等しく充電される。
【0039】
時刻:t1 次に時刻t1でメインコンデンサ2の電圧が発光可能所定電圧に到達した場合は、CHG端子電流によりカメラ側に発光可能であることを伝達する。
【0040】
時刻:t2 次に時刻t2にてメインコンデンサ2の電圧が充電上限電圧に達した場合は、CNT端子を介しDC−DCコンバータ1に充電停止を指示する。なお、DC−DCコンバータ1の充電を停止しても、メインコンデンサ2の電圧は、電圧モニタ用の抵抗3,4等を通して電流が流れることによって低下するので、所定電圧以下にメインコンデンサ電圧が低下したら、再度CNT端子よりDC−DCコンバータ1を起動して所定電圧を維持するように制御する。
【0041】
こうして時刻t2にて充電完了によりカメラのシャッタボタンが押されて、X端子がLoレベルに引き落とされると、マイクロコンピュータ50がそれを検知して発光動作を開始し、フラッシュ撮影が行われる。
【0042】
つぎに図3のフローチャートを参照して動作について説明する。
先ず、マイクロコンピュータ50(以下、マイコンと略す)のA/D入力端子HVでメインコンデンサ電圧を検出する(S101)。メインコンデンサ電圧が所定電圧以上であればトリガ電圧加算回路は不作動とするために、S104へ分岐し、所定電圧以下の場合はトリガ電圧加算回路を作動状態とするためにS103へ分岐する(S102)。これは、メインコンデンサ電圧が低い場合には、Xe管26を確実に発光させるためにトリガ電圧加算回路を作動させるが、メインコンデンサ電圧が充分高い場合は不要な高圧の発生により、トリガ電圧がグランド間でスパークして、Xe管26にトリガ電圧が印加されなくなるトリガ飛び等の発生を防ぐためである。
【0043】
トリガ電圧加算回路を作動させるために、図2(g)で示すようにDV出力端子をHiレベルに設定すると、トランジスタ8が導通状態となり抵抗7を介してトランジスタ5のベース電流を引き込み、トランジスタ5が導通状態になる(S103)。この時、トランジスタ5のエミッタ側はメインコンデンサ2の+側の電位であり、コレクタ側もほぼ同電位に持ち上げられるので、トリガ電圧加算コンデンサ11の−極はメインコンデンサ2と同電位に持ち上げられ、+極電位およびトリガコンデンサ19の+極電位は図2(e)の矢印に示すように、メインコンデンサ電位VMCより1.n倍高い電位となる。なお、この電圧は以下の式により求めることができる。
【0044】
Vtrig=Vme+(C11/C11+C19)・Vme
但し、Vtrig:トリガコンデンサC19の+極電圧
Vme :メインコンデンサ2の電圧
一方Xe管に対する倍圧印加コンデンサ33の負極は同様にメインコンデンサ2の陽極電位に持ち上げられるので、倍圧印加コンデンサ33の陽極はメインコンデンサ電圧の2倍の電位となり、Xe管26のアノードはメインコンデンサ電圧の2倍の電位となる。
【0045】
次に、図2(h)に示すようにGATE出力をHiに設定すると、IGBT28が導通状態となり、トリガコンデンサ19の電荷はダイオード18、IGBT28、トリガトランス22を通って流れ、トリガトランス22の二次側に千数百ボルトのトリガ電圧が発生して、Xe管26を励起し発光が開始される(S104)。
【0046】
発光を開始すると、図2(b)に示すようにCHG端子電流をオフすることにより、カメラ側がストロボの発光開始を検知しカメラ内部の積分回路(図示していない)により被写体からの反射光を積分して、所定の発光量すなわち所定の積分量に達すると、カメラ側は図2(i)に示すようにCLK端子をHiレベルに設定して、ストロボに発光停止を指示する。この発光停止信号を確認し、Hiレベルならば発光停止するためにS107へ、LoレベルならばS106へ分岐する(S105)。
【0047】
カメラからの発光停止信号が供給されない状態、すなわちCLK端子がLoレベルの場合でも発光所定時間後には発光停止処理をする必要があるので、発光開始からの時間をカウントし、所定時間経過した場合はS107へ進み、所定時間内の場合はS105へ戻り処理を繰り返す(S106)。
【0048】
カメラからの発光停止信号(CLK端子Hiレベル)が検出された後、又はタイムアウトした場合は発光停止処理として、図2(h)に示すGATE出力をLoレベルに設定してIGBT28をオフにして発光を停止する(S107)。
【0049】
DV端子をHiに設定した状態、すなわちトリガ電圧加算動作の場合はS109へ進み、Loに設定したすなわちトリガ電圧加算動作を行わない場合はS111に分岐する(S108)。
【0050】
図2(g)に示すDV端子の状態をLoに設定し、トリガ倍圧制御用トランジスタ5を非導通状態に設定し、電圧加算回路の動作を禁止する(S109)。
【0051】
続いて、図2(j)に示すように、QC出力を所定時間Hiレベルに設定してトランジスタ14を導通状態にする(S110)。これはトリガ電圧加算コンデンサ11を急速に充電して次回の発光に備えるためである。図2(e)はトリガ電圧加算コンデンサ11の充電状態を示す図であり、発光終了後トランジスタ14をオンしない状態では同図に点線で示すように、トリガ電圧加算コンデンサ11の負極電圧はコンデンサ容量と充電抵抗12,13の時定数で決まる時間で充電されるが、トランジスタ14をオンすると同図に実線で示すように、コンデンサ容量と充電抵抗12で決まる急速な時定数で充電することが可能であり、高速な繰り返し発光時においてもトリガ用コンデンサは十分に充電されて、発光抜けを生じることなく安定した発光動作を行うことができる。同時に、倍圧コンデンサ33も同様に急速に充電することができる。以上で、発光動作を終了する(S111)。
【0052】
このように、本実施の形態によれば、従来例ではメインコンデンサ2と同電位にしかチャージされないトリガ回路に対して、メインコンデンサ電圧より高電位となる電圧加算コンデンサによるトリガ電圧加算手段を付加することによって、安定したトリガ電圧をXe管26に印加することが可能となり、Xe管に対する倍圧印加回路と併用することによって、メインコンデンサの電圧が低い場合でも発光抜けを防止して、安定した発光を行うことができる。
【0053】
また、発光終了後にトリガ用コンデンサ、倍圧コンデンサを急速に充電する急速充電手段を設けたので、高速の繰り返し発光の場合も安定してXe管を発光させることができる。
【0054】
更に、トリガ電圧加算手段をメインコンデンサ電圧に応じて動作制御することによって、メインコンデンサ電圧が低い場合も安定した発光を維持すると共に、メインコンデンサ電圧が高い場合はトリガ電圧加算手段の動作を制限して、不要な高圧を発生しない安全且つ確実な発光制御を行うことができる。
【0055】
なお、ここではメインコンデンサ2の電圧に応じてトリガ電圧加算手段の動作を制御していたが、メインコンデンサの電圧が高い場合でもトリガ飛び等の問題が発生しなければ、常時トリガ電圧加算手段の動作を行ってもよいことは言うまでもない。それによって制御の簡略化を図ることができる。
【0056】
(第2の実施の形態)
次に本発明の第2の実施の形態について図を参照して説明する。
図4は本発明の第2の実施の形態に係る閃光発光装置の電気回路ブロック図である。
【0057】
図4に示す第2の実施の形態は、第1の実施の形態がトリガ電圧加算コンデンサによる簡単な回路付加によって、メインコンデンサの電圧以上の電位でトリガ回路を作動させるものであったが、電圧加算効果はメインコンデンサ電圧の2倍までは及ばないのに対し、トリガ回路にメインコンデンサ電圧の2倍の電圧を印加できる構成に改良したものである。
【0058】
図4において、35はトリガ倍圧制御時の逆流阻止ダイオード、36はトリガ倍圧印加用PNPトランジスタ、37はトランジスタ36のベース・エミッタ間抵抗、38はトランジスタ36のベース電流制限抵抗、39は第2のトリガコンデンサ40の充電抵抗、40は第2のトリガコンデンサである。
【0059】
41は倍圧トリガ制御時のトリガ制御手段であるIGBT、42はIGBTのゲート電流制限抵抗、43はトランジスタ45のベース電流制限抵抗、44はトランジスタ45のベース・エミッタ間抵抗、45はトランジスタ36を制御するNPNトランジスタ、46はトリガ倍圧非動作時のトリガ制御手段であるIGBT、47はIGBT46のゲート電流制限抵抗である。また、マイコン50のIT1はIGBT46の制御端子、IT2はIGBT41の制御端子である。なお、その他の図1と同一構成には同一符号を付し重複する説明は省略する。
【0060】
つぎに動作について説明する。
第2のトリガコンデンサ40は、電源1より抵抗17,39、トリガトランス22の一次側を介して図示の極性に充電される。第1のトリガコンデンサ19も同様に抵抗17、ダイオード35、トリガトランス22を介して図示の極性に充電される。
【0061】
以後の動作については、メインコンデンサ2の電圧が低い場合と、高い場合に分けて説明する。
【0062】
(メインコンデンサ電圧が低い場合)
メインコンデンサ電圧が低い場合はトリガ電圧加算手段を作動させるためにIT2端子にHiレベルを出力し、IT1端子はLoレベルを出力する。これによってトランジスタ45がオンしてトランジスタ36もオンし、同時にIGBT41がオンするので、図中点線で示した経路に従って、第1のトリガコンデンサ19−トランジスタ36−第2のトリガトランス40−IGBT41−トリガトランス22を介して電流が流れ、トリガトランス22の二次側に高圧が発生する。この時トリガトランス22の一次側の電圧は、第1のトリガコンデンサ19と第2のトリガコンデンサ40が電位的には直列に加算された電圧が印加されて、結果的にメインコンデンサ2の電圧の完全に2倍の電圧が印加されることになる。
【0063】
これらのトリガ電圧加算動作と同時に、IT2端子によりトランジスタ8とトランジスタ5もオンして倍圧コンデンサ33の電位を押し上げ、第1の実施の形態で説明したようにXe管26のアノード・カソード間には、メインコンデンサ2の2倍の電圧が印加される。更に、マイコン50のGATE端子をHiレベルに設定するので、IGBT28がオンになり倍圧トリガ回路による強力なトリガ電圧と共に、メインコンデンサ電圧が低い場合でも安定した発光が行われる。
【0064】
続いて発光を停止する時は、マイコン50のGATE出力をLoレベルに設定することにより、IGBT28がオフになるのでXe管26に流れる電流が遮断され発光は停止するが、発光停止直後のXe管26のインピーダンスは数オーム程度と極めて低いので、Xe管26のカソード電位はアノード電位とほぼ等しくなる。従って、抵抗16を介してトランジスタ14がオンとなり、第1の実施の形態でも説明したように、急速充電回路が作動して倍圧コンデンサ33が抵抗32、抵抗12、トランジスタ14を介して急速に充電されると共に、ダイオード21と抵抗20を介して第2のトリガコンデンサ40が、またダイオード35を介して第1のトリガコンデンサ19が急速充電されて、高速繰り返し発光の際にも安定してトリガ、発光回路を動作させることが可能になる。
【0065】
(メインコンデンサ電圧が高い場合)
次にメインコンデンサの電圧が高い場合には、倍圧トリガ回路を不作動とするので、IT2端子にはLoレベルを出力し、IT1端子にはHiレベルを出力する。
【0066】
IT1端子にHiレベルを出力すると、IGBT46がオンしてトランジスタ45,36はオフとなるので、図中一点鎖線で示したように第1のトリガコンデンサ19、IGBT46、トリガトランス22を介して電流が流れ、トリガトランス22の二次側には高圧が発生する。この時トリガトランス一次側の電圧は第1のトリガコンデンサ19の電圧のみが印加されるので、結果的にメインコンデンサ2と同じ電圧が印加されることになる。そして同時にマイコン50のGATE端子をHiレベルに設定するので、IGBT28がオンして発光が行われる。なお、発光停止時の動作は先述のメインコンデンサ電圧が低い場合と同じなので説明は省略する。
【0067】
このような、第2の実施の形態によれば、メインコンデンサの2倍の電圧を印加できるトリガ電圧加算手段を付加することで、メインコンデンサ電圧の2倍の電圧を用いてトリガ回路を動作させることが可能になり、Xe管に対する倍圧印加回路と併用することによってメインコンデンサの電圧が低い場合でも、発光抜けを防止して安定した発光を行うことができる。
【0068】
また、発光終了後に急速充電が可能な手段を備えたので高速の繰り返し発光に際しても、安定してXe管を発光させることができる。
【0069】
更に、トリガ電圧加算手段をメインコンデンサ電圧に対応して制御することにより、メインコンデンサ電圧の高低に関わらず安定した安全確実な発光を行うことができる。
【0070】
更に、トリガ発生に際して遅延が無く応答性の高い発光制御を行うことができる。
【0071】
なお、第2の実施の形態でも、メインコンデンサの電圧に応じてトリガ電圧加算手段の動作を制御しているが、メインコンデンサの電圧が高い場合でもトリガ飛び等の心配がなければ、常時トリガ電圧加算手段の動作を行ってもよいことは言うまでもない。
【0072】
(第3の実施の形態)
次に、本発明の第3の実施の形態について図を参照して説明する。
図5は本発明の第3の実施の形態に係る閃光発光装置の電気回路ブロック図である。図5に示す第3の実施の形態は、第2の実施の形態の発展型であって、トリガ回路にメインコンデンサの3倍の電圧を加算印加できる構成としたものである。
【0073】
図5において、51はトリガ3倍圧制御時の逆流阻止ダイオード、52は第3のトリガコンデンサ、53はトリガ3倍圧印加用PNPトランジスタ、54はトランジスタ53のベース・エミッタ間抵抗、55はトランジスタ53のベース電流制限抵抗、56は第3のトリガコンデンサ52の充電抵抗である。なお、その他の図4と同一構成には同一符号を付し重複する説明は省略する。
【0074】
つぎに動作について説明する。
先ず、第3のトリガコンデンサ52は、電源1より抵抗17、抵抗56、抵抗39、トリガトランス22の一次側を介して、第2のトリガコンデンサ40は抵抗17、ダイオード51、抵抗39、トリガトランス22の一次側を介して、第1のトリガコンデンサ19は抵抗17、ダイオード51,35、トリガトランス22を介して、それぞれ図示の極性に充電される。
【0075】
(メインコンデンサ電圧が低い場合)
HV端子入力からのメインコンデンサの電圧が低い場合は、3倍圧のトリガ電圧加算手段を作動させるために、IT2端子にHiレベルを出力しIT1端子にはLoレベルを出力する。それによってトランジスタ45がオンし、続いてトランジスタ36,53が共にオンして、同時にIGBT41がオンするので、図中点線で示したように、第1のトリガコンデンサ19−トランジスタ36−第2のトリガコンデンサ40−トランジスタ53−第3のトリガコンデンサ52−IGBT41−トリガトランス22、を介して電流が流れトリガトランス22の二次側に高圧が発生する。
【0076】
この場合のトリガトランス22の一次側の電圧は第1のトリガコンデンサ19と、第2のトリガコンデンサ40と、第3のトリガコンデンサ52の電圧が加算された電圧が印加されるので、結果的にメインコンデンサ2の電圧の3倍の電圧が印加されることになる。
【0077】
この時IT2端子より、トランジスタ8、トランジスタ5もオンして、前実施の形態と同様に倍圧動作によりXe管26のアノード・カソード間には、メインコンデンサ2の2倍の電圧が印加される。同時にマイコン50のGATE端子をHiレベルに設定するので、IGBT28がオンして3倍圧トリガ回路による強力なトリガと共に、メインコンデンサ電圧が低い場合でも安定した発光が可能になる。
【0078】
発光を停止する時は、マイコン50のGATE出力をLoレベルにしてIGBT28をオフするので、Xe管26に流れる電流が遮断され発光は停止するが、発光停止直後のXe管26のインピーダンスは数オーム程度と極めて低いので、Xe管26のカソード電位はアノード電位とほぼ等しく、従って、抵抗16を介して急速充電回路のトランジスタ14がオンして、前実施の形態と同様に倍圧コンデンサ33は抵抗32、抵抗12、トランジスタ14を介して急速に充電される。同時に、ダイオード21、抵抗20を介して第3トリガコンデンサ52が、更にダイオード51を介して第2のトリガコンデンサ40が、更にダイオード35を介して第1のトリガコンデンサ19が急速に充電され、高速繰り返し発光の際にも安定して各倍圧回路を動作させることができる。
【0079】
(メインコンデンサ電圧が高い場合)
次にメインコンデンサ電圧が高い場合は、倍圧トリガ回路を不作動とするので、IT2端子はLoレベルを出力しIT1端子はHiレベルを出力する。
【0080】
従って、トランジスタ45,36,53はオフとなるので、図中一点鎖線で示したように、第1のトリガコンデンサ19−IGBT46−トリガトランス22を介して電流が流れ、トリガトランス22の二次側に高圧を発生する。この時トリガトランス22の一次側の電圧は第1のトリガコンデンサ19の電圧のみが印加されるので、結果的にはメインコンデンサ2と同じ電圧が印加されることになる。と同時にマイコン50のGATE端子をHiレベルに設定するので、IGBT28がオンして発光が行われる。なお、発光停止時の動作は先述のメインコンデンサ電圧が低い場合と同様なので説明は省略する。
【0081】
このように、第3の実施の形態によれば、メインコンデンサの3倍の電圧を印加できるトリガ電圧加算手段を付加することにより、メインコンデンサの3倍の電圧を用いてトリガ回路を作動させることが可能になり、Xe管26に対する倍圧印加回路と併用することにより、メインコンデンサ電圧が低い場合でも、発光抜けを防止して安定した発光を行うことができる。
【0082】
また、発光終了後に急速に充電できる充電手段を備えたので、高速の繰り返し発光の場合も安定してXe管を発光させることができる。
【0083】
更に、トリガ電圧加算手段をメインコンデンサ電圧に応じて制御することによって、メインコンデンサ電圧の高低に関わり無く安定した、安全で確実な発光を行うことができる。
【0084】
なお、第3の実施の形態でもメインコンデンサの電圧に応じてトリガ電圧加算手段の動作を制御しているが、メインコンデンサの電圧が高い場合でもトリガ飛び等の問題が発生しなければ、常時トリガ電圧加算手段の動作を行っても良いことは言うまでもない。
【0085】
(請求項と実施の形態の対応)
本発明のトリガ電圧加算コンデンサはコンデンサ11を指し、電圧加算手段はトリガ電圧加算コンデンサ11と、トランジスタ5,8によるトリガコンデンサ19への印加電圧加算回路、又は第1のトリガコンデンサ19と、第2のトリガコンデンサ40と、トランジスタ36,45で構成する2倍圧トリガ加算回路、又は第1〜第3のトリガコンデンサ19,40,52とトランジスタ53,36,45による3倍圧トリガ加算回路がこれに相当する。トリガ発生手段は上の電圧加算手段とトリガトランスを含みXe管のトリガ電圧を発生する構成を指す。
【0086】
本発明の印加電圧制御手段は、メインコンデンサ電圧の高低によってDV出力制御を行うもので、トランジスタ5,8によるトリガ電圧加算回路をオン/オフ制御する構成、あるいはIT1端子、又はIT2端子出力により第1〜3のトリガコンデンサ電圧の加算印加をオン/オフ制御する構成がそれに相当する。
【0087】
本発明の急速充電手段は、QC出力によりトランジスタ14をオンして充電抵抗を短絡する構成、又は発光後のXe管カソード電位によりトランジスタ14をオンして充電抵抗を短絡する構成がそれに相当する。
【0088】
(他の実施の形態)
ここまでは各実施の形態において、トリガ電圧加算回路、急速充電回路等は、PNPトランジスタ、NPNトランジスタの組み合わせにより構成したが、FET等の他のスイッチング素子を使用しても良く、同等な動作が保証されるものであれば如何なる構成でも使用できることは勿論である。
【0089】
なお、発光量制御までは詳細にふれていないが、フラット発光制御、フル発光の閃光発光制御、又は両者の組み合わせ等により発光量制御を行う閃光装置にも適用可能なことは勿論である。
【0091】
【発明の効果】
以上、説明したように、請求項乃至に記載の発明によれば、印加電圧制御手段が、電圧判別手段が第1コンデンサの電圧が所定値よりも低いと判別した場合には、電圧加算手段により第2コンデンサに第1コンデンサの電圧よりも高い電圧を印加する動作を行わせ、電圧判別手段が第1コンデンサの電圧が所定値よりも低くないと判別した場合には、電圧加算手段により第2コンデンサに第1コンデンサの電圧よりも高い電圧を印加する動作を行わせないので、第1コンデンサの電圧が低い場合はXe管の発光が可能となる充分高いトリガ電圧を供給すると共に、第1コンデンサ電圧が高い場合は電圧加算手段の動作を制限して、必要以上の高圧の発生を防ぎ安全且つ安定したXe管の発光を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る閃光発光装置の電気回路ブロック図である。
【図2】図1に示す閃光発光装置のタイミングチャートである。
【図3】図1に示す閃光発光装置の動作のフローチャートである。
【図4】本発明の第2の実施の形態に係る閃光発光装置の電気回路ブロック図である。
【図5】本発明の第3の実施の形態に係る閃光発光装置の電気回路ブロック図である。
【図6】従来の閃光発光装置の電気回路ブロック図である。
【符号の説明】
1 DC−DCコンバータ
2 メインコンデンサ
3,4 分圧抵抗
5,36,53 PNPトランジスタ
6〜9,10,15〜17,20,29〜32,37,38,42〜44,47,54,55 抵抗
8,14,45 NPNトランジスタ
11 トリガ電圧加算コンデンサ
12,13,39,56 充電抵抗
18,21 25 34,35,51 ダイオード
19 第1トリガコンデンサ
22 トリガトランス
23 塞流コイル
24 フライホイールダイオード
26 Xe管
28,41,46 IGBT
31 接続接点端子
33 倍圧コンデンサ
40 第2トリガコンデンサ
50 マイクロコンピュータ
52 第3トリガコンデンサ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light emission control circuit of a flash light emitting device, and more particularly to an improvement of a light emission control circuit that enables high-speed repeated light emission.
[0002]
[Prior art]
Conventionally, flash light emitting devices used in cameras and the like apply a voltage of several hundred volts charged to the main capacitor to the Xe tube of the light emitting means, and simultaneously apply a trigger voltage of several hundreds of volts to the trigger electrode of the Xe tube. The Xe tube is excited to emit light. However, even if the voltage of the main capacitor is low and the trigger voltage is applied, if the voltage is lower than a predetermined voltage called the light emission start voltage, light emission is impossible. This emission start voltage is determined by conditions such as the tube diameter and gas pressure of the Xe tube, and is a voltage of about 200 V in a general Xe tube used for a small camera. If the value of the light emission start voltage is high, the strobe cannot emit light until the voltage of the main capacitor becomes sufficiently high, and it takes time to charge the main capacitor, leading to inferior rapid shooting characteristics.
[0003]
As a countermeasure for this, a circuit in which a capacitor for applying a voltage for pulling the negative electrode of the Xe tube below the ground level at the start of light emission is conventionally known. This voltage doubler capacitor and an insulated gate bipolar transistor (Insulated Gate Bipolar) A circuit example using a transistor (hereinafter abbreviated as IGBT) is disclosed in Japanese Patent Application Laid-Open No. 64-17033.
[0004]
As shown in the block diagram of FIG. 6, the flash device includes a main capacitor 100 charged by a high-voltage power source (not shown), a trigger capacitor 102 charged by a power source through a resistor 101, and a high voltage Xe at the time of light emission. A trigger transformer 107 for applying to the tube 110, a thyristor 104 for trigger control, an IGBT 112 for controlling light emission, and a voltage doubler capacitor 113 for applying twice the voltage of the main capacitor 100 to both ends of the Xe tube 110 during light emission. Etc. are constituted.
[0005]
First, the main capacitor 100 is charged from a high-voltage power supply (DC-DC or the like not shown), and the trigger capacitor 102 is charged to the same voltage as the main capacitor 100 through the resistor 101 with the polarity shown. At the same time, the voltage doubler capacitor 113 is also charged to the same voltage as the main capacitor 100 via the resistor 101, the diode 103, and the resistor 115.
[0006]
During light emission, when a Hi level signal is applied to the gate of the thyristor 104, the thyristor 104 is turned on, and the charge of the trigger capacitor 102 flows through the thyristor 104 and the trigger transformer 107, and a high voltage is applied to the secondary side of the trigger transformer 107. Generated to excite the Xe tube 110. At the same time, when a Hi level signal is applied to the gate of the IGBT 112 and the IGBT 112 is turned on, the Xe tube 110 starts to emit light.
[0007]
Further, since the positive electrode of the voltage doubler capacitor 113 is grounded to the ground via the thyristor 104 during light emission, the potential of the positive electrode is 0 and the potential of the negative electrode is a negative potential. Accordingly, when the voltage of the main capacitor 100 is Vmc, the cathode potential of the Xe tube 110 is −Vmc and the anode potential is Vmc, so that a voltage twice as large as that of the main capacitor 100 is applied. Even when the voltage of 100 is low, the Xe tube 110 easily emits light. When stopping light emission, the gate of the IGBT 112 is set to Lo level to turn off the IGBT 112, and the Xe tube 110 stops light emission.
[0008]
[Problems to be solved by the invention]
However, in the above conventional example, twice the voltage of the main capacitor 100 is applied to both ends of the Xe tube 110 at the start of light emission, but the voltage of the trigger circuit that actually excites the Xe tube 110 is the same as the voltage of the main capacitor 100. In addition, when the voltage of the main capacitor 100 is low, the voltage generated on the secondary side of the trigger transformer 107 is also lowered, so that there is a problem that the Xe tube 110 cannot emit light, so-called trigger disconnection.
[0010]
  Therefore,Claim1Thru3The object of the invention described in the above is to control the trigger voltage adding means according to the voltage of the main capacitor, and supply a sufficient trigger voltage that enables the Xe tube to emit light when the voltage of the main capacitor is low, An object of the present invention is to provide a flash light emitting device that prevents the occurrence of an unnecessarily high voltage by limiting the operation of the trigger voltage adding means when the main capacitor voltage is high, and that realizes safe and stable light emission of the Xe tube.
[0018]
[Means for Solving the Problems]
  The configuration for realizing the object of the invention according to the present application is to convert electrical energy stored in the first capacitor into light as described in claim 1.Light emissionAnd a second capacitor and a coil for applying a trigger signal to the light emitting means to cause the light emissionTheIn the flash light emitting device having the trigger generating means, the voltage discriminating means for discriminating the voltage of the first capacitor, and the voltage addition for applying a voltage higher than the first capacitor to the second capacitor by using the third capacitor And an applied voltage control means for controlling the operation of the voltage adding means based on the determination result of the voltage determining means, wherein the applied voltage control means is configured such that the voltage determining means determines that the voltage of the first capacitor is predetermined. When it is determined that the voltage is lower than the value, the voltage adding means causes the second capacitor to perform an operation of applying a voltage higher than the voltage of the first capacitor, and the voltage determining means causes the voltage of the first capacitor to be applied. Is not lower than the predetermined value, the voltage adding means causes the second capacitor to have a voltage higher than the voltage of the first capacitor. The flash light emitting apparatus characterized by not perform an operation of applying a certain.
[0019]
  According to this configuration,When the voltage of the first capacitor is lower than the predetermined value, the voltage adding means is operated to charge the second capacitor with a voltage higher than the first capacitor voltage, and when the voltage of the first capacitor is not lower than the predetermined value In order to avoid generation of unnecessary high voltage, the second capacitor can be directly charged with the voltage of the first capacitor without operating the voltage adding means.
[0022]
  Other specific configurations for realizing the object of the present invention are as follows.2As described inThe voltage adding means performs an operation of applying a voltage higher than that of the first capacitor to the second capacitor by connecting the third capacitor and the second capacitor in series.Claims1In the flash light emitting device described in 1.
[0023]
  According to this configuration,FirstWhen the capacitor voltage is low,3rd capacitor and 2ndConnect capacitors in series,A voltage higher than that of the first capacitor can be applied to the second capacitor.
[0024]
  Other configurations for realizing the object of the invention according to the present application are as follows.3As described inThe voltage adding means has connection means for connecting one pole of the third capacitor to the same potential as the first capacitor, and by connecting the other pole of the third capacitor to the second capacitor, 3. The flash light emitting device according to claim 2, wherein the second capacitor is operated to apply a voltage higher than that of the first capacitor.
[0025]
  According to this configuration,The charging voltage of the second capacitor is boosted by the charging voltage of the third capacitor connected in the direction in which the negative electrode side becomes the same potential as the potential of the first capacitor, and as a result, is charged to a voltage higher than the voltage of the first capacitor. Can do.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
1 to 3 are diagrams according to a first embodiment of the present invention.
FIG. 1 is an electric circuit block diagram of a flash light emitting device according to a first embodiment of the present invention.
FIG. 2 is a timing chart of the flash light emitting device shown in FIG.
FIG. 3 is a flowchart of the operation of the flash light emitting device shown in FIG.
[0031]
In FIG. 1, reference numeral 1 denotes a known DC-DC converter, which can be controlled for charging by a CNT terminal. The power supply battery is boosted to several hundred volts and the main capacitor 2 is charged. The voltage of the main capacitor 2 is divided by the resistors 3 and 4 and detected by the microcomputer 50 that controls the operation of the entire flash device, and charging control is performed so that the main capacitor voltage is suitable for light emission.
[0032]
Reference numeral 5 denotes a PNP transistor, reference numerals 6 and 7 denote resistors, reference numeral 8 denotes an NPN transistor, reference numerals 9 and 10 denote resistors, and reference numeral 11 denotes a trigger voltage adding capacitor. Each of the elements 5 to 11 forms a trigger voltage adding circuit.
[0033]
Reference numerals 12 and 13 denote resistors, reference numeral 14 denotes an NPN transistor, and reference numerals 15 and 16 denote resistors. The elements 12 to 16 form a quick charge circuit for the trigger voltage addition capacitor 11 and the voltage doubler application capacitor 33 of the Xe tube 26.
[0034]
Reference numeral 17 is a resistor, 18 is a diode, 19 is a trigger capacitor, 20 is a resistor, 21 is a diode, 22 is a trigger transformer, and each element 17 to 22 forms a trigger circuit. 23 is a coil for limiting the light emission current, 24 is a flywheel diode that absorbs the voltage generated in the coil 23 when light emission is stopped, 25 is a diode for holding the voltage level difference between the trigger capacitor 19 and the power supply circuit, and 26 is a light emitting means. Xe tube. 28 is an IGBT which is a light emission control means, 29 and 30 are resistors, and 31 is a connection contact terminal to the camera side.
[0035]
Reference numeral 32 denotes a resistor, 33 denotes a voltage doubler capacitor for applying a voltage doubler, and 34 denotes a diode. The transistors 5 and 32 to 34 constitute a voltage doubler application circuit to the Xe tube.
[0036]
As for each terminal of the microcomputer 50, CNT is a control output terminal for charging operation of the DC-DC converter 1, and HV is an analog / digital conversion (hereinafter referred to as A / D conversion) for monitoring the voltage of the main capacitor 2. An input terminal, DV is a voltage doubler operation control output terminal, QC is a control output terminal for quick charge of the trigger voltage adding capacitor 11, and GATE is a gate control output terminal of the IGBT 28. X is an input terminal for a light emission command signal from the camera, CLK is a serial clock input terminal for serial communication, DI is a serial data input terminal, DO is a serial data output terminal, and CHG transmits whether or not the flash can emit light to the camera side. Current output terminal.
[0037]
Next, the light emission operation will be described with reference to the timing chart of FIG.
The operation at each time t0 to t2 in the flash light emitting device configured as described above will be described for each time.
[0038]
Time: t0 First, at time t0, when the power switch (not shown) is turned on, the microcomputer 50 starts its operation and monitors the voltage of the main capacitor 2 from the HV terminal. The charging operation is instructed to the DC-DC converter 1. The DC-DC converter 1 starts the boost operation, and the voltage of the main capacitor 2 rises as shown in FIG. On the other hand, the trigger voltage adding capacitor 11 is charged via the resistor 17, the diode 25, the resistor 12 and the resistor 13, and the positive potential is charged equal to the potential of the main capacitor 2.
[0039]
Time: t1 Next, when the voltage of the main capacitor 2 reaches a predetermined light emitting voltage at time t1, the fact that light can be emitted is transmitted to the camera side by the CHG terminal current.
[0040]
Time: t2 Next, when the voltage of the main capacitor 2 reaches the charge upper limit voltage at time t2, the DC-DC converter 1 is instructed to stop charging via the CNT terminal. Even if the charging of the DC-DC converter 1 is stopped, the voltage of the main capacitor 2 is lowered by the current flowing through the voltage monitoring resistors 3 and 4 and the like, so that the main capacitor voltage is lowered below a predetermined voltage. Then, the DC-DC converter 1 is started again from the CNT terminal and controlled to maintain a predetermined voltage.
[0041]
Thus, when charging is completed at time t2 and the shutter button of the camera is pressed and the X terminal is pulled down to the Lo level, the microcomputer 50 detects this and starts the light emission operation, and flash photography is performed.
[0042]
Next, the operation will be described with reference to the flowchart of FIG.
First, the main capacitor voltage is detected at the A / D input terminal HV of the microcomputer 50 (hereinafter abbreviated as a microcomputer) (S101). If the main capacitor voltage is equal to or higher than the predetermined voltage, the trigger voltage adding circuit is inoperable, so that the process branches to S104. If the main capacitor voltage is not higher than the predetermined voltage, the process is branched to S103, so that the trigger voltage adding circuit is activated. ). This is because when the main capacitor voltage is low, the trigger voltage adding circuit is operated to ensure that the Xe tube 26 emits light. However, when the main capacitor voltage is sufficiently high, the trigger voltage is grounded due to generation of an unnecessary high voltage. This is to prevent the occurrence of a trigger jump or the like in which the trigger voltage is no longer applied to the Xe tube 26 by sparking between them.
[0043]
When the DV output terminal is set to Hi level as shown in FIG. 2G in order to operate the trigger voltage adding circuit, the transistor 8 becomes conductive, and the base current of the transistor 5 is drawn through the resistor 7. Becomes conductive (S103). At this time, the emitter side of the transistor 5 is the potential on the + side of the main capacitor 2 and the collector side is also raised to substantially the same potential. Therefore, the negative pole of the trigger voltage adding capacitor 11 is raised to the same potential as the main capacitor 2. As shown by the arrow in FIG. 2E, the positive electrode potential and the positive electrode potential of the trigger capacitor 19 are 1. The potential is n times higher. This voltage can be obtained by the following equation.
[0044]
Vtrig = Vme + (C11 / C11 + C19) · Vme
Where Vtrig is the + pole voltage of the trigger capacitor C19
Vme: voltage of main capacitor 2
On the other hand, since the negative electrode of the double voltage application capacitor 33 with respect to the Xe tube is similarly raised to the anode potential of the main capacitor 2, the positive electrode of the double voltage application capacitor 33 has a potential twice the main capacitor voltage, and the anode of the Xe tube 26 is the main electrode. The potential is twice the capacitor voltage.
[0045]
Next, when the GATE output is set to Hi as shown in FIG. 2 (h), the IGBT 28 becomes conductive, and the charge of the trigger capacitor 19 flows through the diode 18, the IGBT 28, and the trigger transformer 22, A trigger voltage of several hundreds of volts is generated on the next side to excite the Xe tube 26 to start light emission (S104).
[0046]
When the light emission starts, the CHG terminal current is turned off as shown in FIG. 2B, so that the camera side detects the start of light emission of the strobe and the reflected light from the subject is emitted by an integration circuit (not shown) inside the camera. When the integration reaches a predetermined light emission amount, that is, a predetermined integration amount, the camera side sets the CLK terminal to the Hi level as shown in FIG. 2 (i) and instructs the strobe to stop the light emission. This light emission stop signal is confirmed, and if Hi level, the process branches to S107 to stop light emission, and if Lo level, the process branches to S106 (S105).
[0047]
Even if the light emission stop signal from the camera is not supplied, that is, even when the CLK terminal is at the Lo level, it is necessary to perform the light emission stop processing after a predetermined light emission time. The process proceeds to S107, and if it is within the predetermined time, the process returns to S105 and is repeated (S106).
[0048]
After a light emission stop signal (CLK terminal Hi level) from the camera is detected or when a time-out occurs, as a light emission stop process, the GATE output shown in FIG. 2 (h) is set to Lo level and the IGBT 28 is turned off to emit light. Is stopped (S107).
[0049]
When the DV terminal is set to Hi, that is, when the trigger voltage addition operation is performed, the process proceeds to S109, and when set to Lo, that is, when the trigger voltage addition operation is not performed, the process branches to S111 (S108).
[0050]
The state of the DV terminal shown in FIG. 2G is set to Lo, the trigger voltage boosting control transistor 5 is set to a non-conductive state, and the operation of the voltage adding circuit is prohibited (S109).
[0051]
Subsequently, as shown in FIG. 2 (j), the QC output is set to the Hi level for a predetermined time to turn on the transistor 14 (S110). This is because the trigger voltage adding capacitor 11 is rapidly charged to prepare for the next light emission. FIG. 2 (e) is a diagram showing a charging state of the trigger voltage adding capacitor 11, and when the transistor 14 is not turned on after the light emission is finished, the negative voltage of the trigger voltage adding capacitor 11 is the capacitance of the capacitor as shown by the dotted line in FIG. The charging is performed for a time determined by the time constants of the charging resistors 12 and 13, but when the transistor 14 is turned on, charging can be performed with a rapid time constant determined by the capacitor capacity and the charging resistor 12, as shown by the solid line in FIG. Even during high-speed repeated light emission, the trigger capacitor is sufficiently charged, and a stable light emission operation can be performed without causing light emission loss. At the same time, the voltage doubler capacitor 33 can be charged rapidly as well. Thus, the light emission operation is finished (S111).
[0052]
As described above, according to the present embodiment, the trigger voltage adding means using the voltage adding capacitor having a higher potential than the main capacitor voltage is added to the trigger circuit that is charged only to the same potential as the main capacitor 2 in the conventional example. Thus, it becomes possible to apply a stable trigger voltage to the Xe tube 26, and by using it together with a voltage doubler application circuit for the Xe tube, even if the voltage of the main capacitor is low, it prevents the light emission from being lost and stable light emission. It can be performed.
[0053]
Further, since the quick charging means for rapidly charging the trigger capacitor and the voltage doubler capacitor is provided after the light emission is completed, the Xe tube can emit light stably even in the case of high-speed repeated light emission.
[0054]
Further, by controlling the operation of the trigger voltage adding means according to the main capacitor voltage, stable light emission is maintained even when the main capacitor voltage is low, and when the main capacitor voltage is high, the operation of the trigger voltage adding means is limited. Thus, safe and reliable light emission control that does not generate unnecessary high pressure can be performed.
[0055]
Here, the operation of the trigger voltage adding means is controlled according to the voltage of the main capacitor 2. However, even when the main capacitor voltage is high, if the problem such as the trigger skipping does not occur, the trigger voltage adding means is always set. Needless to say, the operation may be performed. As a result, the control can be simplified.
[0056]
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to the drawings.
FIG. 4 is an electric circuit block diagram of the flash light emitting device according to the second embodiment of the present invention.
[0057]
In the second embodiment shown in FIG. 4, the trigger circuit is operated at a potential higher than the voltage of the main capacitor by adding a simple circuit with the trigger voltage adding capacitor in the first embodiment. While the addition effect does not reach twice the main capacitor voltage, it is improved so that a voltage twice the main capacitor voltage can be applied to the trigger circuit.
[0058]
In FIG. 4, reference numeral 35 denotes a reverse current blocking diode at the time of trigger voltage doubler control, 36 denotes a PNP transistor for applying a trigger voltage doubler, 37 denotes a base-emitter resistance of the transistor 36, 38 denotes a base current limiting resistance of the transistor 36, and 39 denotes a first resistor. The charging resistor of the second trigger capacitor 40 is a second trigger capacitor.
[0059]
41 is an IGBT which is a trigger control means at the time of voltage doubler trigger control, 42 is a gate current limiting resistor of the IGBT, 43 is a base current limiting resistor of the transistor 45, 44 is a base-emitter resistance of the transistor 45, and 45 is a transistor 36. An NPN transistor to be controlled, 46 is an IGBT which is a trigger control means when the trigger voltage multiplier is not operated, and 47 is a gate current limiting resistor of the IGBT 46. Further, IT1 of the microcomputer 50 is a control terminal of the IGBT 46, and IT2 is a control terminal of the IGBT 41. In addition, the same code | symbol is attached | subjected to the other structure same as FIG. 1, and the overlapping description is abbreviate | omitted.
[0060]
Next, the operation will be described.
The second trigger capacitor 40 is charged from the power source 1 through the resistors 17 and 39 and the primary side of the trigger transformer 22 to the illustrated polarity. Similarly, the first trigger capacitor 19 is charged to the polarity shown in the figure via the resistor 17, the diode 35, and the trigger transformer 22.
[0061]
Subsequent operations will be described separately when the voltage of the main capacitor 2 is low and high.
[0062]
(When main capacitor voltage is low)
When the main capacitor voltage is low, the Hi level is output to the IT2 terminal to operate the trigger voltage adding means, and the IT1 terminal outputs the Lo level. As a result, the transistor 45 is turned on and the transistor 36 is also turned on. At the same time, the IGBT 41 is turned on. Therefore, the first trigger capacitor 19 -transistor 36 -second trigger transformer 40 -IGBT 41 -trigger are followed according to the path indicated by the dotted line in the figure. A current flows through the transformer 22 and a high voltage is generated on the secondary side of the trigger transformer 22. At this time, a voltage obtained by adding the first trigger capacitor 19 and the second trigger capacitor 40 in series in terms of potential is applied to the primary side voltage of the trigger transformer 22, resulting in the voltage of the main capacitor 2. A completely doubled voltage will be applied.
[0063]
Simultaneously with these trigger voltage addition operations, the transistors 8 and 5 are also turned on by the IT2 terminal to push up the potential of the voltage doubler capacitor 33, and as described in the first embodiment, between the anode and cathode of the Xe tube 26 The voltage twice that of the main capacitor 2 is applied. Further, since the GATE terminal of the microcomputer 50 is set to the Hi level, the IGBT 28 is turned on, and a strong trigger voltage by the voltage doubler trigger circuit and stable light emission are performed even when the main capacitor voltage is low.
[0064]
Subsequently, when the light emission is stopped, by setting the GATE output of the microcomputer 50 to the Lo level, the IGBT 28 is turned off, so that the current flowing through the Xe tube 26 is cut off and the light emission stops, but the Xe tube immediately after the light emission stops. Since the impedance of 26 is extremely low, about several ohms, the cathode potential of the Xe tube 26 is almost equal to the anode potential. Accordingly, the transistor 14 is turned on via the resistor 16, and as described in the first embodiment, the quick charging circuit is activated and the voltage doubler capacitor 33 is rapidly connected via the resistor 32, the resistor 12, and the transistor 14. In addition to being charged, the second trigger capacitor 40 is rapidly charged via the diode 21 and the resistor 20, and the first trigger capacitor 19 is rapidly charged via the diode 35, so that the trigger is stable even during high-speed repeated light emission. The light emitting circuit can be operated.
[0065]
(When main capacitor voltage is high)
Next, when the voltage of the main capacitor is high, the voltage doubler trigger circuit is deactivated, so that the Lo level is output to the IT2 terminal and the Hi level is output to the IT1 terminal.
[0066]
When the Hi level is output to the IT1 terminal, the IGBT 46 is turned on and the transistors 45 and 36 are turned off, so that the current is passed through the first trigger capacitor 19, the IGBT 46, and the trigger transformer 22 as shown by the one-dot chain line in the figure. A high pressure is generated on the secondary side of the flow and trigger transformer 22. At this time, only the voltage of the first trigger capacitor 19 is applied as the primary voltage of the trigger transformer, and as a result, the same voltage as that of the main capacitor 2 is applied. At the same time, since the GATE terminal of the microcomputer 50 is set to the Hi level, the IGBT 28 is turned on to emit light. Since the operation when light emission is stopped is the same as that when the main capacitor voltage is low, the description is omitted.
[0067]
According to the second embodiment, the trigger circuit is operated using a voltage twice the main capacitor voltage by adding the trigger voltage adding means capable of applying a voltage twice the main capacitor. In combination with the voltage doubler application circuit for the Xe tube, even when the voltage of the main capacitor is low, the light emission can be prevented from being lost and stable light emission can be performed.
[0068]
In addition, since a means capable of rapid charging after the end of light emission is provided, the Xe tube can be made to emit light stably even during high-speed repeated light emission.
[0069]
Further, by controlling the trigger voltage adding means in accordance with the main capacitor voltage, stable safe and reliable light emission can be performed regardless of the level of the main capacitor voltage.
[0070]
Furthermore, it is possible to perform light emission control with high response without delay when a trigger is generated.
[0071]
In the second embodiment, the operation of the trigger voltage adding means is controlled according to the voltage of the main capacitor. However, even if the voltage of the main capacitor is high, there is no need to worry about trigger skipping. Needless to say, the operation of the adding means may be performed.
[0072]
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to the drawings.
FIG. 5 is an electric circuit block diagram of a flash light emitting apparatus according to the third embodiment of the present invention. The third embodiment shown in FIG. 5 is a development of the second embodiment, and has a configuration in which a voltage three times that of the main capacitor can be added and applied to the trigger circuit.
[0073]
In FIG. 5, 51 is a reverse current blocking diode at the time of trigger triple voltage control, 52 is a third trigger capacitor, 53 is a PNP transistor for applying a trigger triple voltage, 54 is a base-emitter resistance of the transistor 53, and 55 is a transistor. 53 is a base current limiting resistor, and 56 is a charging resistor for the third trigger capacitor 52. In addition, the same code | symbol is attached | subjected to another structure same as FIG. 4, and the overlapping description is abbreviate | omitted.
[0074]
Next, the operation will be described.
First, the third trigger capacitor 52 is connected to the power source 1 through the primary side of the resistor 17, resistor 56, resistor 39, and trigger transformer 22, and the second trigger capacitor 40 is the resistor 17, diode 51, resistor 39, trigger transformer. The first trigger capacitor 19 is charged to the polarity shown in the figure via the resistor 17, the diodes 51 and 35, and the trigger transformer 22.
[0075]
(When main capacitor voltage is low)
When the voltage of the main capacitor from the HV terminal input is low, the Hi level is output to the IT2 terminal and the Lo level is output to the IT1 terminal in order to operate the triple voltage trigger voltage adding means. As a result, the transistor 45 is turned on, the transistors 36 and 53 are both turned on, and the IGBT 41 is turned on at the same time. Therefore, as shown by the dotted line in the figure, the first trigger capacitor 19 -transistor 36 -second trigger A current flows through the capacitor 40, the transistor 53, the third trigger capacitor 52, the IGBT 41, and the trigger transformer 22, and a high voltage is generated on the secondary side of the trigger transformer 22.
[0076]
In this case, the voltage on the primary side of the trigger transformer 22 is a voltage obtained by adding the voltages of the first trigger capacitor 19, the second trigger capacitor 40, and the third trigger capacitor 52. A voltage three times the voltage of the main capacitor 2 is applied.
[0077]
At this time, the transistors 8 and 5 are also turned on from the IT2 terminal, and a voltage twice that of the main capacitor 2 is applied between the anode and cathode of the Xe tube 26 by the voltage doubler operation as in the previous embodiment. . At the same time, since the GATE terminal of the microcomputer 50 is set to the Hi level, the IGBT 28 is turned on, and a strong trigger by the triple voltage trigger circuit and stable light emission are possible even when the main capacitor voltage is low.
[0078]
When stopping the light emission, the GATE output of the microcomputer 50 is set to Lo level and the IGBT 28 is turned off. Therefore, the current flowing through the Xe tube 26 is cut off and the light emission stops, but the impedance of the Xe tube 26 immediately after the light emission stops is several ohms. Since the cathode potential of the Xe tube 26 is substantially equal to the anode potential, the transistor 14 of the quick charging circuit is turned on via the resistor 16, and the voltage doubler capacitor 33 has a resistance similar to the previous embodiment. 32, the resistor 12 and the transistor 14 are rapidly charged. At the same time, the third trigger capacitor 52 is rapidly charged via the diode 21 and the resistor 20, the second trigger capacitor 40 is further rapidly charged via the diode 51, and the first trigger capacitor 19 is rapidly charged via the diode 35. Each voltage doubler circuit can be operated stably even during repeated light emission.
[0079]
(When main capacitor voltage is high)
Next, when the main capacitor voltage is high, the voltage doubler trigger circuit is disabled, so that the IT2 terminal outputs the Lo level and the IT1 terminal outputs the Hi level.
[0080]
Accordingly, the transistors 45, 36, and 53 are turned off, so that current flows through the first trigger capacitor 19-IGBT 46-trigger transformer 22 as shown by the one-dot chain line in the figure, and the secondary side of the trigger transformer 22 Generates high pressure. At this time, only the voltage of the first trigger capacitor 19 is applied as the primary voltage of the trigger transformer 22, and as a result, the same voltage as that of the main capacitor 2 is applied. At the same time, since the GATE terminal of the microcomputer 50 is set to the Hi level, the IGBT 28 is turned on to emit light. Since the operation when the light emission is stopped is the same as that when the main capacitor voltage is low, the description is omitted.
[0081]
Thus, according to the third embodiment, by adding the trigger voltage adding means that can apply a voltage three times that of the main capacitor, the trigger circuit is operated using a voltage that is three times that of the main capacitor. By using it together with a voltage doubler application circuit for the Xe tube 26, even when the main capacitor voltage is low, it is possible to prevent light emission from being lost and perform stable light emission.
[0082]
In addition, since the charging means that can be charged rapidly after the light emission is completed, the Xe tube can emit light stably even in the case of high-speed repeated light emission.
[0083]
Furthermore, by controlling the trigger voltage adding means according to the main capacitor voltage, stable, safe and reliable light emission can be performed regardless of the main capacitor voltage level.
[0084]
In the third embodiment, the operation of the trigger voltage adding means is controlled according to the voltage of the main capacitor. However, even if the voltage of the main capacitor is high, if a problem such as a trigger skip does not occur, the trigger is always triggered. Needless to say, the operation of the voltage adding means may be performed.
[0085]
(Correspondence between claims and embodiment)
The trigger voltage adding capacitor of the present invention refers to the capacitor 11, and the voltage adding means is the trigger voltage adding capacitor 11, the applied voltage adding circuit to the trigger capacitor 19 by the transistors 5 and 8, or the first trigger capacitor 19, and the second. This is a double pressure trigger addition circuit composed of the trigger capacitor 40 and the transistors 36, 45, or a triple pressure trigger addition circuit comprising the first to third trigger capacitors 19, 40, 52 and the transistors 53, 36, 45. It corresponds to. The trigger generating means refers to a configuration that includes the above voltage adding means and a trigger transformer to generate the trigger voltage of the Xe tube.
[0086]
The applied voltage control means of the present invention performs DV output control according to the level of the main capacitor voltage, and is configured to turn on / off the trigger voltage adding circuit by the transistors 5 and 8, or the output from the IT1 terminal or IT2 terminal. A configuration in which ON / OFF control of addition application of the trigger capacitor voltages 1 to 3 corresponds to that.
[0087]
The quick charging means of the present invention corresponds to a configuration in which the transistor 14 is turned on by a QC output to short-circuit the charging resistor, or a configuration in which the transistor 14 is turned on by the Xe tube cathode potential after light emission to short-circuit the charging resistor.
[0088]
(Other embodiments)
Up to this point, in each embodiment, the trigger voltage addition circuit, the quick charge circuit, etc. are configured by a combination of a PNP transistor and an NPN transistor. However, other switching elements such as FETs may be used, and an equivalent operation is achieved. Of course, any configuration can be used as long as it is guaranteed.
[0089]
Although the light emission amount control is not described in detail, it is needless to say that the present invention can be applied to a flash device that controls the light emission amount by flat light emission control, full light emission flash light control, or a combination of both.
[0091]
【The invention's effect】
  As explained above,Claim1Thru3According to the invention described inWhen the applied voltage control means determines that the voltage of the first capacitor is lower than the predetermined value, the voltage adding means performs an operation of applying a voltage higher than the voltage of the first capacitor to the second capacitor by the voltage adding means. When the voltage determining means determines that the voltage of the first capacitor is not lower than the predetermined value, the voltage adding means causes the second capacitor to perform an operation of applying a voltage higher than the voltage of the first capacitor. AbsentSoFirstWhen the voltage of the capacitor is low, a sufficiently high trigger voltage that enables the Xe tube to emit light is supplied.FirstWhen capacitor voltage is highIs electricBy restricting the operation of the pressure adding means, it is possible to prevent the generation of an unnecessarily high pressure and realize safe and stable light emission of the Xe tube.
[Brief description of the drawings]
FIG. 1 is an electric circuit block diagram of a flash light emitting apparatus according to a first embodiment of the present invention.
FIG. 2 is a timing chart of the flash light emitting device shown in FIG.
FIG. 3 is a flowchart of the operation of the flash light emitting device shown in FIG.
FIG. 4 is an electric circuit block diagram of a flash light emitting device according to a second embodiment of the present invention.
FIG. 5 is an electric circuit block diagram of a flash light emitting device according to a third embodiment of the present invention.
FIG. 6 is an electric circuit block diagram of a conventional flash light emitting device.
[Explanation of symbols]
1 DC-DC converter
2 Main capacitor
3, 4 Divider resistance
5, 36, 53 PNP transistor
6-9, 10, 15-17, 20, 29-32, 37, 38, 42-44, 47, 54, 55 Resistance
8,14,45 NPN transistor
11 Trigger voltage adding capacitor
12, 13, 39, 56 Charging resistance
18, 21 25 34, 35, 51 Diode
19 First trigger capacitor
22 Trigger transformer
23 Blocking coil
24 Flywheel diode
26 Xe tube
28, 41, 46 IGBT
31 Connection contact terminal
33 voltage doubler capacitor
40 Second trigger capacitor
50 Microcomputer
52 3rd trigger capacitor

Claims (3)

第1のコンデンサに蓄積された電気エネルギーを光に変換して発光を行う発光手段と、前記発光を行わせるために前記発光手段にトリガ信号を印加するための第2コンデンサとコイル含むトリガ発生手段とを有する閃光発光装置において、
前記第1コンデンサの電圧を判別する電圧判別手段と、第3コンデンサを用いて前記第2コンデンサに前記第1コンデンサよりも高い電圧を印加する電圧加算手段と、前記電圧判別手段の判別結果に基づき前記電圧加算手段の動作を制御する印加電圧制御手段とを有し、
前記印加電圧制御手段は、前記電圧判別手段が前記第1コンデンサの電圧が所定値よりも低いと判別した場合には、前記電圧加算手段により前記第2コンデンサに前記第1コンデンサの電圧よりも高い電圧を印加する動作を行わせ、前記電圧判別手段が前記第1コンデンサの電圧が前記所定値よりも低くないと判別した場合には、前記電圧加算手段により前記第2コンデンサに前記第1コンデンサの電圧よりも高い電圧を印加する動作を行わせないことを特徴とする閃光発光装置。
Trigger comprising a light emitting means for emitting light by converting electric energy stored in the first capacitor to the light, a second capacitor and a coil for applying a trigger signal to the light emitting means for causing the light-emitting A flash light emitting device comprising:
Based on voltage discrimination means for discriminating the voltage of the first capacitor, voltage addition means for applying a voltage higher than the first capacitor to the second capacitor using a third capacitor, and based on the discrimination result of the voltage discrimination means Application voltage control means for controlling the operation of the voltage addition means,
When the voltage determining unit determines that the voltage of the first capacitor is lower than a predetermined value, the applied voltage control unit is higher than the voltage of the first capacitor in the second capacitor by the voltage adding unit. When the voltage determining means determines that the voltage of the first capacitor is not lower than the predetermined value, the voltage adding means causes the second capacitor to be connected to the second capacitor. A flash light emitting device characterized by not performing an operation of applying a voltage higher than the voltage.
前記電圧加算手段は、前記第3コンデンサと前記第2コンデンサを直列に接続することによって、前記第2コンデンサに前記第1コンデンサよりも高い電圧を印加する動作を行うことを特徴とする請求項1に記載の閃光発光装置。 2. The voltage adding unit performs an operation of applying a voltage higher than that of the first capacitor to the second capacitor by connecting the third capacitor and the second capacitor in series. The flash light emitting device according to 1. 前記電圧加算手段は、前記第3コンデンサの一方の極を前記第1コンデンサと同電位に接続する接続手段を有し、前記第3コンデンサの他方の極を前記第2コンデンサに接続することによって、前記第2コンデンサに前記第1コンデンサよりも高い電圧を印加する動作を行うことを特徴とする請求項記載の閃光発光装置。The voltage adding means has connection means for connecting one pole of the third capacitor to the same potential as the first capacitor, and by connecting the other pole of the third capacitor to the second capacitor, 3. The flash light emitting device according to claim 2, wherein an operation of applying a voltage higher than that of the first capacitor to the second capacitor is performed .
JP35585696A 1996-12-25 1996-12-25 Flash light emitting device Expired - Fee Related JP3740236B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP35585696A JP3740236B2 (en) 1996-12-25 1996-12-25 Flash light emitting device
US08/995,396 US6034486A (en) 1996-12-25 1997-12-22 Electronic flash device
EP97122910A EP0851717B1 (en) 1996-12-25 1997-12-24 Electronic flash device
DE69704196T DE69704196T2 (en) 1996-12-25 1997-12-24 Electronic flash unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35585696A JP3740236B2 (en) 1996-12-25 1996-12-25 Flash light emitting device

Publications (2)

Publication Number Publication Date
JPH10186468A JPH10186468A (en) 1998-07-14
JP3740236B2 true JP3740236B2 (en) 2006-02-01

Family

ID=18446084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35585696A Expired - Fee Related JP3740236B2 (en) 1996-12-25 1996-12-25 Flash light emitting device

Country Status (1)

Country Link
JP (1) JP3740236B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794396B2 (en) * 2006-09-05 2011-10-19 富士フイルム株式会社 Strobe device
WO2015040853A1 (en) * 2013-09-19 2015-03-26 パナソニックIpマネジメント株式会社 Illumination device, and imaging device

Also Published As

Publication number Publication date
JPH10186468A (en) 1998-07-14

Similar Documents

Publication Publication Date Title
JP2841756B2 (en) Electronic flash device
JP2009037754A (en) Power supply device and high-frequency circuit system
JP3297446B2 (en) Strobe device
JP3740236B2 (en) Flash light emitting device
US6034486A (en) Electronic flash device
JP2507147B2 (en) Strobe device
JP3720504B2 (en) Flash light emitting device
US7545104B2 (en) Power supply circuit for flash discharge tube
JP2584051B2 (en) Strobe device
JPH1048714A (en) Stroboscopic device
JPH11204289A (en) Pulse x-ray device
JP4368456B2 (en) Strobe device
JP3297454B2 (en) Strobe device
JPH02201897A (en) Electron sparking apparatus
JP3297453B2 (en) Strobe device
JP2778778B2 (en) Dimmable strobe control circuit
JP2006288059A (en) Boosting drive circuit
JP3937481B2 (en) Flash device
JP2722575B2 (en) Electronic flash device
JP2584577Y2 (en) Strobe device
JP3297451B2 (en) Strobe device
JP3743009B2 (en) Light emission control circuit for electronic flash device
JP2550399Y2 (en) Strobe device
JPH03223730A (en) Control circuit for dimming type storoboscope
JP3196039B2 (en) DC-DC converter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees