JP3735151B2

JP3735151B2 - Multilayer chip varistor and manufacturing method thereof

Info

Publication number: JP3735151B2
Application number: JP04970296A
Authority: JP
Inventors: 大松岡; 正小笠原
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1996-03-07
Filing date: 1996-03-07
Publication date: 2006-01-18
Anticipated expiration: 2016-03-07
Also published as: JPH09246017A

Description

【０００１】
【発明の属する技術分野】
本発明は、酸化亜鉛系材料を使用した積層型チップバリスタ並びにその製造方法に関するもので、詳しくはチップ素体表面の絶縁性を向上させ、保護層を設けずに端部電極に電気メッキを施した積層型チップバリスタを得ることに関する。
【０００２】
【従来の技術】
一般にバリスタは、各種電子機器の制御回路に使用される半導体部品を異常高電圧（サージ）から保護するために不可欠なものとなっていることは良く知られている。中でも酸化亜鉛（ＺｎＯ）を主成分とするバリスタは、電圧非直線性やサージ吸収能力が優れていることから多くの電子機器に使用されている。このようなバリスタは、例えば特開平７−３２０９０８号公報や特開平７−３３５４１０号公報に開示されている。
【０００３】
また、最近では電子機器の小型化に伴いバリスタの小型化、チップ部品化の要求が高まってきている。このようなものとして単板タイプや積層型タイプのものがあり、プリント回路基板等に半田付け固定接続するようにされる。この中の積層型のバリスタは例えば特開平５−２８３２０９号公報に開示されている。
【０００４】
図５は従来のこの種の積層型チップバリスタを示すものであり、（ａ）斜視図と（ｂ）断面図とが例示されている。ここで、９はバリスタ素体、１０は内部電極、１１は端部電極、１２は絶縁保護層をそれぞれ表している。一般に、このようなチップ型部品は、プリント回路基板等に半田付けして固定接続するものであるが、その端部電極が半田に喰われ、接続不良等が発生することがある。この対策として、耐熱性を有する電気メッキ膜、例えばＮｉメッキ膜を施し、更にその上に半田付け性の良いＳｎメッキ膜等を形成した電極構造のものが製品化されている（メッキ膜構造の図示は省略する）。しかしながら、酸化亜鉛を主成分とするバリスタの場合、チップ素体表面（酸化亜鉛粒子）の抵抗が低い（比抵抗１．４×１０^０Ω・ｃｍ）ために、前述のように端部電極１１にメッキを行うときにチップ素体表面とＡｇ下地電極（比抵抗１．６２×１０^−６Ω・ｃｍ）との抵抗の差が小さく、端部電極１１以外にもメッキされてしまう。最悪の場合、両方の端部電極１１間で短絡状態を生じることになるという問題があった。そこで、このような事態を防止するために、チップ表面にガラスコートなどの絶縁保護層１２を設けている。
【０００５】
次に、図６に従い、積層型チップバリスタの従来の製造工程を説明する。まず、印刷法やシート法等によって内部電極１０が１層おきに互い違いに両端部に露出するようにバリスタ材料層と内部電極材料層を交互に積層してグリーンシートを作製する（工程ａ）。次にこのグリーンシートを単品に切断する。これによりチップの複数個取りが可能となる（工程ｂ）。更にこれら各チップにバレル研磨を行なうことによって前工程（切断）でできたバリを取った（工程ｃ）後、グリーンチップを焼成する（工程ｄ）。次に絶縁保護層１２を形成するために焼成済みチップの上下面及び両側面の４つの面に１つの面ごとにガラスコートの印刷と乾燥を繰り返し（工程ｉ、ｊ、ｋ、ｌ）てから、このガラスコートに熱処理を施した（工程ｍ）。これに続けて、チップの端部に、端部電極１１としてのＡｇ下地電極を塗布（工程ｅ’）、焼付け（工程ｆ’）した後に、電気メッキでＮｉメッキ膜とＳｎ／Ｐｂメッキ膜を施す（工程ｈ’）。これらの工程を全て経ることにより積層型チップバリスタが完成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の製造方法では、バリスタ素体の４つの面に対して、所定形状の絶縁保護層１２としてのガラスコートの印刷・乾燥の工程を繰り返して行い、ガラスの焼付けなどを施しているので、工程数が多くなり、また、ガラスの焼付けに伴う高温の熱処理等のため製造上の歩留りが悪く、低コストで高品質の製品を提供することができなかった。
【０００７】
そこで、本発明は上記のような課題の解決のためになされたものであり、絶縁保護層１２としてのガラスコートを無くしても、電気メッキによってバリスタの素体表面にメッキが付くことがなく、更に低コストで高信頼性の積層型チップバリスタ及びその製造方法を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
本発明に係る積層型チップバリスタは、酸化亜鉛系バリスタ材料層と内部電極材料層とを交互に積層したグリーンシートを焼成したチップバリスタ素体と、当該チップバリスタ素体に形成されると共に電気メッキ膜が形成された端部電極とを備える積層型チップバリスタであって、酸化亜鉛系バリスタ材料層は、酸化亜鉛を主成分とし、バリスタ特性を得るための副成分として希土類及びＣｏＯを含み、チップバリスタ素体の表面から当該チップバリスタ素体の内部へ金属Ｌｉまたは金属Ｎａが拡散されており、チップバリスタ素体の表面近傍の酸化亜鉛粒子が絶縁体状態であると共に、チップバリスタ素体の表面から拡散した金属Ｌｉまたは金属Ｎａが内部電極まで到達しておらず、二次イオン質量分析法による測定結果に基づいて、チップバリスタ素体の表面近傍に含まれる金属Ｌｉまたは金属Ｎａのイオン濃度をＭ１とし、チップバリスタ素体の表面から深さ１０μｍに含まれる金属Ｌｉまたは金属Ｎａのイオン濃度をＭ２としたときに、この金属イオン濃度比（Ｍ１／Ｍ２）が、１０≦（Ｍ１／Ｍ２）＜５００００であることを特徴とする。これにより、ガラスコートを無くしても、電気メッキによってチップバリスタの素体表面にメッキが付くことがなく、低コストで信頼性の高い積層型チップバリスタを得ることができる。
【０００９】
上記積層型チップバリスタの製造方法であって、希土類及びＣｏＯを含む酸化亜鉛系バリスタ材料層と電極材料層とを交互に積層したグリーンチップを焼成し、端部電極を塗布し、焼付けた後に、密閉こう鉢の内部に炭酸リチウムまたは炭酸ナトリウムの粉末を入れ、端部電極を焼付けたチップバリスタ素体相互に適宜間隔を置いて当該チップバリスタ素体を保持し、加熱することによって、Ｌｉ雰囲気またはＮａ雰囲気中で熱処理を行うことを特徴とする。
【００１０】
【発明の実施の形態】
図１は、本発明における積層型チップバリスタを示す（ａ）斜視図と（ｂ）断面図である。１はバリスタ素体、２は内部電極、３は端部電極、４は金属拡散層である。図２は、本発明におけるバリスタ表面部分における（ａ）酸化亜鉛粒子の模式図と（ｂ）表面からの距離（深さ）と金属イオン濃度との関係を示している。図３及び図４は、本発明における金属拡散工程を示している。
【００１１】
本発明に係る端部電極３については、前述の従来技術と同様にＡｇ下地電極に耐熱性を有する電気メッキ膜、例えばＮｉメッキ膜を施し、更にその上に半田付け性の良いＳｎ／Ｐｂメッキ膜等を施す（メッキ膜構造の図示は省略する）。
【００１２】
ここで、図１及び図２を参照すると、金属拡散層４はバリスタ素体１の４つの面を取り囲むように形成されている。この金属拡散層４は、酸化亜鉛粒子５に金属を熱処理によってバリスタ表面からバリスタ内部へ拡散させた部分である。金属としては比較的軽いものが良く金属Ｌｉまたは金属Ｎａが好ましい。二次イオン質量分析法（ＳＩＭＳ）による測定結果が、バリスタ素体１の表面近傍に含まれる金属Ｌｉまたは金属Ｎａのイオン濃度をＭ１、表面から深さ１０μｍに含まれる金属Ｌｉまたは金属Ｎａのイオン濃度をＭ２としたときに、この金属イオン濃度比（Ｍ１／Ｍ２）が、１０≦（Ｍ１／Ｍ２）＜５００００となるようにする。
【００１３】
ここで二次イオン質量分析法（ＳＩＭＳ）について簡単に説明する。ＳＩＭＳは表面層からμｍオーダーで深さ方向濃度プロファイルを高感度で測定できる方法である。高エネルギー（数ｋｅＶ〜２０ｋｅＶ）のイオンビームを固体表面に照射させるとスパッタ現象により試料構成原子が中性原子またはイオンとして放出される。このようにして二次的に放出されるイオンを質量分析計で質量・電荷の比に分けて試料表面の元素分析および化合物分析を行う方法である。
【００１４】
バリスタ素体１内部に拡散した金属Ｌｉまたは金属Ｎａは内部電極２まで到達しないことが望ましく、また実際にＳＩＭＳにより測定したところ、１０μｍ以上深いところでは拡散金属イオン強度が一定となる。つまり拡散はしていないと思われ、深さ１０μｍを内部の金属量の代表値とした。
【００１５】
酸化亜鉛粒子５中に金属Ｌｉまたは金属Ｎａが拡散して行き、表面近傍の酸化亜鉛結晶中に金属Ｌｉまたは金属Ｎａが固溶した状態となっている。金属イオン濃度の比（Ｍ１／Ｍ２）を１０以上とすることによって、酸化亜鉛粒子５の抵抗値を増大させる効果（比抵抗１０⁵〜１０⁷Ω・ｃｍオーダー）が得られるので、見かけ上バリスタ表面近傍の酸化亜鉛粒子が絶縁体状態となり、電気メッキ時にバリスタ表面から電流が流入しなくなり、チップバリスタ素体の表面にメッキが着かなくなり外観不良が無くなる。このため、ガラスコートを設ける必要が無い。また、金属イオン濃度比（Ｍ１／Ｍ２）を５００００以上とするとサージ吸収機能が低下してしまい、バリスタ特性が得られない。
【００１６】
次に、図３及び図４に従い、本発明に係る積層型チップバリスタの製造工程を説明する。まず、印刷法やシート法等によって内部電極２を１層おきに互い違いに両端部に露出するようにして酸化亜鉛系バリスタ材料層と内部電極材料層を交互に積層してグリーンシートを作製する（工程ａ）。酸化亜鉛系の材料としては、例えばＺｎＯを主成分とし、副成分として希土類、ＣｏＯ、〓b族（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、〓ａ族（Ｋ、Ｒｂ、Ｃｓ）、〓ａ族（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等を添加した材料を挙げることができる。また、内部電極材料としては、例えばＡｇ−Ｐｄ、Ａｇなどを挙げることができる。次に、このグリーンシートを単品に切断する。これによりチップの複数個取りが可能となる（工程ｂ）。更に、これら各チップにバレル研磨を行って切断によってできたバリを取った（工程ｃ）後、グリーンチップを焼成し（工程ｄ）、端部電極を塗布、焼付けしてＡｇ下地電極を形成する（工程ｅ、ｆ）。ここでは、下地電極材料としてＡｇを選択したが、バリスタ素体１に対する焼付きが良く、内部電極材料との接続が良く、また後続のメッキ工程でメッキが付き易い材料であれば適宜材料を選択することができる。
【００１７】
これに続く金属拡散層４の形成工程では、金属拡散源８の粉末や粒状物を適宜な量だけ敷き詰めたこう鉢６ａの中にバリスタ素体１を適宜間隔をおいて網７などの上に載置し、ふた６ｂによって密閉して熱処理する（工程ｇ）。ここで金属拡散源８として熱拡散し易く、取り扱いの容易な金属を含む材料、金属としては金属Ｌｉまたは金属Ｎａなど比較的軽いものが良いが他のアルカリ金属を含むものでも良い。例えば、炭酸リチウム（Ｌｉ₂ＣＯ₃）や炭酸ナトリウム（Ｎａ₂ＣＯ₃）などが有効である。
【００１８】
最後に、電気メッキによってＮｉメッキ膜とＳｎ／Ｐｂメッキ膜を生成させる（工程ｈ）。これらの工程を全て経て積層型チップバリスタが完成する。
【００１９】
前記のように端部電極焼付け（工程ｆ）と金属拡散熱処理（工程ｇ）とを別々の工程とすることに代えて、端部電極焼付けの熱処理と金属拡散の熱処理とを同時に行っても良い。これにより、バリスタ素体に係る熱負担が１回で済むことになり熱履歴の面で有利となる。そればかりでなく製造工程が少なくなり、製造コストを下げることができる。
【００２０】
また、前述した金属の拡散方法については、熱処理温度を制御したり、熱処理時間の長さや金属拡散源の量などを制御しても良く、またこれらの制御を任意に組み合わせてもよい。
【００２１】
【実施例】
次に実施例によって本発明をさらに詳細に説明する。
【００２２】
（実施例１）
前述の図３並びに図４に従い、酸化亜鉛系バリスタ材料層と内部電極材料層を交互に積層してグリーンシートを作製し、切断、バレル研磨、焼成、端部電極の塗布、焼付けの各工程を実施し、Ａｇ下地電極を備えた積層型チップバリスタ素体１を用意した。
【００２３】
これに続いて、金属拡散層４を形成する工程では、金属拡散源８として炭酸リチウム（Ｌｉ₂ＣＯ₃）粉末を１×１０^-4ｍｏｌ／ｃｍ³敷き詰めた密閉こう鉢６ａ、６ｂの中に適宜間隔をおいて網７の上にバリスタ素体１を載置して、これを７００℃にて１時間、熱処理を行った。
【００２４】
最後に、酸性Ｎｉメッキ液槽中にて２〜５μｍ厚のＮｉメッキ膜と酸性Ｓｎ／Ｐｂメッキ液槽中にて３〜５μｍ厚のＳｎ／Ｐｂメッキ膜を生成させて所期の積層型チップバリスタを完成させた。
【００２５】
金属Ｌｉイオン濃度比（Ｍ１／Ｍ２）は、バリスタ素体１の表面近傍における金属Ｌｉイオン濃度Ｍ１、表面から深さ１０μｍにおける金属Ｌｉイオン濃度Ｍ２とを二次イオン質量分析法（ＳＩＭＳ）を用いて測定して得たものである。
【００２６】
バリスタ素体１内部に拡散した金属Ｌｉは内部電極２まで到達しないことが望ましく、また実際にＳＩＭＳにより測定したところ、１０μｍ以上深いところでは拡散金属イオン強度が一定となり、つまり拡散していないため、深さ１０μｍを内部の金属量の代表値とした。
【００２７】
また、外観上の良否の判定は、端部電極３以外の部分（バリスタ素体表面）にメッキされたものを不良として判断した。この判定は最終製品の信頼性を維持するためにも必要な項目である。
【００２８】
更に、特性上の良否の判定は、２５０Ａ、８／２０μｓｅｃの標準インパルス電流を１回印加した後にバリスタ電圧が１０％以上変化したものを不良として判断した。
【００２９】
こうして得られたバリスタの金属Ｌｉの金属イオン濃度を測定したところ、その比（Ｍ１／Ｍ２）の値として１０が得られた。このときの表面近傍の酸化亜鉛粒子５の抵抗値を増大させる効果（比抵抗１．２７×１０⁵Ω・ｃｍ）が得られたので、ガラスコートを無くしても、電気メッキによるチップバリスタの外観不良が無くなり、バリスタ本来の特性も劣化せずに十分に発揮された。
【００３０】
（実施例２）
前記実施例１の実験条件のうち、熱処理温度を変えて８００℃、９００℃、９３０℃、１０００℃、１０７０℃、１０９０℃として実験を行った以外は全て同条件である。
【００３１】
上記の熱処理条件により、金属Ｌｉの金属イオン濃度比（Ｍ１／Ｍ２）は、それぞれ５０、５００、１０００、５０００、３００００、４９０００となった。
【００３２】
これらによっても表面近傍の酸化亜鉛粒子５の抵抗値を十分に増大させる効果（比抵抗２．４６×１０⁵Ω・ｃｍ以上）が得られた。また、電気メッキにおけるチップバリスタの外観不良も無く、バリスタ本来の特性が十分に発揮されることも前記実施例１の場合と同様である。
【００３３】
（実施例３）
前記実施例１並びに実施例２の実験条件のうち、金属拡散源８を炭酸リチウム（Ｌｉ₂ＣＯ₃）粉末から炭酸ナトリウム（Ｎａ₂ＣＯ₃）粉末と変えた以外は全て同条件である。
【００３４】
こうして得られたバリスタの金属Ｎａの金属イオン濃度比（Ｍ１／Ｍ２）が１０以上となった。このときも、金属Ｌｉを拡散させたときと同様に表面近傍の酸化亜鉛粒子５の抵抗値を増大させる効果（比抵抗１．０４×１０⁵Ω・ｃｍ以上）が得られたので、ガラスコートを無くしても、電気メッキによるチップバリスタの外観不良が無くなり、バリスタ本来の特性も十分に発揮される。
【００３５】
（比較例１）
前記実施例１及び実施例２の実験条件のうち、熱処理温度を７００℃以下、具体的には５００℃と６００℃、及び１０９０℃以上、具体的には１１００℃とした以外は全て同条件である。
【００３６】
これらの熱処理温度の中で５００℃及び６００℃のときには、金属Ｌｉの金属イオン濃度比（Ｍ１／Ｍ２）が１及び５となり１０未満であった。このとき、表面近傍の酸化亜鉛粒子５の抵抗値を十分に増大させることができず（比抵抗１０⁴Ω・ｃｍ未満）、電気メッキにおけるチップバリスタの外観不良率が６０％及び４０％となった。ただし、バリスタの本来の特性には影響がなかった。また、熱処理温度が１１００℃のときには、金属Ｌｉの金属イオン濃度比（Ｍ１／Ｍ２）が５００００に達した。このとき、表面近傍の酸化亜鉛粒子５の抵抗値を十分に増大することができたので、電気メッキにおけるチップバリスタの外観不良は無かったが、標準インパルス電流を印加したときのバリスタ電圧が降下してしまいバリスタ本来の特性は発揮されなかった。
【００３７】
（比較例２）
前記比較例１の実験条件のうち、金属拡散源８を炭酸リチウム（Ｌｉ₂ＣＯ₃）粉末から炭酸ナトリウム（Ｎａ₂ＣＯ₃）粉末と変えた以外は全て同条件である。
【００３８】
これらの熱処理温度の中で５００℃及び６００℃のときには、金属Ｎａの金属イオン濃度比（Ｍ１／Ｍ２）が１及び５となり１０未満であった。このとき、表面近傍の酸化亜鉛粒子５の抵抗値を十分に増大させることができず、電気メッキにおけるチップバリスタの外観不良率６０％及び４５％となった。ただし、バリスタの本来の特性には影響がなかった。また、熱処理温度が１１００℃のときには、金属Ｎａの金属イオン濃度比（Ｍ１／Ｍ２）が５００００に達した。このとき、表面近傍の酸化亜鉛粒子５の抵抗値を十分に増大することができたので、電気メッキにおけるチップバリスタの外観不良は無かったが、バリスタの本来の特性は発揮されなかった。
【００３９】
以上の実験の結果をまとめたものを表１に示す。
【００４０】
【表１】

【００４１】
金属Ｌｉまたは金属Ｎａの金属イオン濃度比（Ｍ１／Ｍ２）を１０以上とすることによって、表面近傍の酸化亜鉛粒子５の抵抗値を増大させる効果が得られるので、ガラスコートを無くしても、電気メッキによるチップバリスタの外観不良が無くなり、バリスタの本来の特性も十分に発揮される。
【００４２】
一方、前記金属イオン濃度の比が１０未満であると、電気メッキによるチップバリスタの外観不良率が４０％以上になってしまい、歩留まりが悪いばかりでなく信頼性の確保ができない。また、金属イオン濃度の比が５００００以上であると、電気メッキによるチップバリスタの外観不良は無くなるものの、バリスタ材料組成が変化することになり、サージ吸収機能が低下して、バリスタの本来の特性が得られないことがわかった。
【００４３】
この結果から、二次イオン質量分析法（ＳＩＭＳ）による測定結果を基にして、前記金属イオン濃度の比（Ｍ１／Ｍ２）を１０≦（Ｍ１／Ｍ２）＜５００００となるように設定することが望ましいことが解った。
【００４４】
【発明の効果】
以上のことから理解されるように、本発明に係わる積層型チップバリスタでは、酸化亜鉛系バリスタ材料層が、酸化亜鉛を主成分とし、バリスタ特性を得るための副成分として希土類及びＣｏＯを含み、チップバリスタ素体の表面から当該チップバリスタ素体の内部へ金属Ｌｉまたは金属Ｎａが拡散されており、チップバリスタ素体の表面近傍の酸化亜鉛粒子が絶縁体状態であると共に、チップバリスタ素体の表面から拡散した金属Ｌｉまたは金属Ｎａが内部電極まで到達しておらず、二次イオン質量分析法による測定結果に基づいて、チップバリスタ素体の表面近傍に含まれる金属Ｌｉまたは金属Ｎａのイオン濃度をＭ１とし、チップバリスタ素体の表面から深さ１０μｍに含まれる金属Ｌｉまたは金属Ｎａのイオン濃度をＭ２としたときに、この金属イオン濃度比（Ｍ１／Ｍ２）が、１０≦（Ｍ１／Ｍ２）＜５００００である。このため、所要の電気メッキを実施するときにバリスタ表面より電流が流入しなくなり、チップバリスタ素体の表面にメッキが付かなくなり、外観不良の発生がなくなる。このために、チップバリスタ素体の表面にガラスコート等の保護層を形成させる必要が無くなり、その製造工程が簡略化され、低コストで積層型チップバリスタを提供することができる。これに加えて、最終製品の歩留まりが良くなり、高信頼性のものにすることができる。また、サージ吸収機能の低下を防ぎ、積層型チップバリスタ本来のバリスタ特性を得ることができる。
【図面の簡単な説明】
【図１】本発明における積層型チップバリスタの（ａ）斜視図と（ｂ）断面図。
【図２】本発明におけるバリスタ表面部分における（ａ）酸化亜鉛粒子の模式図と（ｂ）表面からの距離（深さ）と金属イオン濃度との関係を示す図。
【図３】本発明における金属拡散工程を示す図。
【図４】本発明における金属拡散工程手順を示す図。
【図５】従来例における積層型チップバリスタの（ａ）斜視図と（ｂ）断面図。
【図６】従来例における金属拡散工程手順を示す図。
【符号の説明】
１：バリスタ素体
２：内部電極
３：端部電極
４：金属拡散層
５：酸化亜鉛粒子
６ａ：こう鉢
６ｂ：ふた
７：網
８：拡散金属源
９：バリスタ素体
１０：内部電極
１１：端部電極
１２：絶縁保護層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer chip varistor using a zinc oxide-based material and a method for manufacturing the same. More specifically, the present invention improves the insulation of the chip body surface, and electroplats the end electrodes without providing a protective layer. The present invention relates to obtaining a laminated chip varistor.
[0002]
[Prior art]
In general, it is well known that varistors are indispensable for protecting semiconductor components used in control circuits of various electronic devices from abnormally high voltages (surges). Among them, varistors mainly composed of zinc oxide (ZnO) are used in many electronic devices because of their excellent voltage non-linearity and surge absorption capability. Such varistors are disclosed in, for example, Japanese Patent Application Laid-Open Nos. 7-320908 and 7-335410.
[0003]
In recent years, with the miniaturization of electronic devices, there has been an increasing demand for miniaturization of varistors and chip components. There are a single plate type and a multilayer type as such, and they are fixedly connected to a printed circuit board by soldering. Among these, a multilayer varistor is disclosed in, for example, Japanese Patent Laid-Open No. 5-283209.
[0004]
FIG. 5 shows a conventional multilayer chip varistor of this type, in which (a) a perspective view and (b) a sectional view are illustrated. Here, 9 represents a varistor element body, 10 represents an internal electrode, 11 represents an end electrode, and 12 represents an insulating protective layer. In general, such a chip-type component is fixedly connected by soldering to a printed circuit board or the like. However, the end electrode of the chip-type component may be eroded by the solder and a connection failure may occur. As a countermeasure, an electrode structure having an electroplated film having heat resistance, for example, a Ni plated film, and further having an Sn plated film having good solderability formed thereon has been commercialized (plated film structure). (The illustration is omitted). However, in the case of a varistor mainly composed of zinc oxide, since the resistance of the chip body surface (zinc oxide particles) is low (specific resistance 1.4 × 10 ⁰ Ω · cm), the end electrode 11 as described above. When plating is performed, the difference in resistance between the surface of the chip body and the Ag base electrode (specific resistance 1.62 × 10 ⁻⁶ Ω · cm) is small, and plating is performed on portions other than the end electrodes 11. In the worst case, there is a problem that a short-circuit state occurs between both end electrodes 11. Therefore, in order to prevent such a situation, an insulating protective layer 12 such as a glass coat is provided on the chip surface.
[0005]
Next, a conventional manufacturing process of the multilayer chip varistor will be described with reference to FIG. First, a varistor material layer and an internal electrode material layer are alternately laminated so that every other internal electrode 10 is alternately exposed at both ends by a printing method, a sheet method, or the like, thereby producing a green sheet (step a). Next, this green sheet is cut into single items. Thereby, a plurality of chips can be obtained (step b). Further, by performing barrel polishing on each of these chips, the burrs formed in the previous process (cutting) are removed (process c), and then the green chip is fired (process d). Next, in order to form the insulating protective layer 12, the glass coat is repeatedly printed and dried on each of the four surfaces of the top and bottom surfaces and both side surfaces of the baked chip (steps i, j, k, and l). The glass coat was heat treated (step m). Subsequently, after applying an Ag base electrode as the end electrode 11 to the end portion of the chip (step e ′) and baking (step f ′), the Ni plating film and the Sn / Pb plating film are formed by electroplating. (Step h ′). A laminated chip varistor is completed through all these steps.
[0006]
[Problems to be solved by the invention]
However, in the above manufacturing method, the printing and drying processes of the glass coat as the insulating protective layer 12 having a predetermined shape are repeatedly performed on the four surfaces of the varistor element body, and the glass is baked. Further, the number of processes is increased, and the production yield is poor due to the high temperature heat treatment accompanying the baking of the glass, and it has not been possible to provide a high-quality product at a low cost.
[0007]
Therefore, the present invention has been made to solve the above problems, and even if the glass coat as the insulating protective layer 12 is omitted, the varistor element surface is not plated by electroplating, It is another object of the present invention to provide a low-cost and highly reliable multilayer chip varistor and a method for manufacturing the same.
[0008]
[Means for Solving the Problems]
The multilayer chip varistor according to the present invention includes a chip varistor element body obtained by firing a green sheet in which zinc oxide-based varistor material layers and internal electrode material layers are alternately laminated, and formed on the chip varistor element body and electroplated. A laminated chip varistor comprising an end electrode on which a film is formed , wherein the zinc oxide-based varistor material layer contains zinc oxide as a main component, and contains rare earth and CoO as subcomponents for obtaining varistor characteristics. Metal Li or metal Na is diffused from the surface of the varistor element body into the chip varistor element body, the zinc oxide particles in the vicinity of the surface of the chip varistor element body are in an insulating state, and the surface of the chip varistor element body Li metal or metal Na diffused from has not reached the internal electrodes, on the basis of the measurement result by secondary ion mass spectrometry, chip When the ion concentration of metal Li or metal Na contained near the surface of the varistor element body is M1, and the ion concentration of metal Li or metal Na contained at a depth of 10 μm from the surface of the chip varistor element body is M2, The metal ion concentration ratio (M1 / M2) is 10 ≦ (M1 / M2) <50000. As a result, even if the glass coat is omitted, the surface of the chip varistor body is not plated by electroplating, and a low-cost and highly reliable multilayer chip varistor can be obtained.
[0009]
A method of manufacturing the above-described multilayer chip varistor, which is obtained by firing a green chip in which zinc oxide-based varistor material layers containing rare earth and CoO and electrode material layers are alternately laminated, applying end electrodes, and baking, Lithium carbonate or sodium carbonate powder is put inside the sealed mortar, and the chip varistor element body on which the end electrodes are baked is appropriately spaced from each other to hold the chip varistor element body. The heat treatment is performed in a Na atmosphere.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1A is a perspective view and FIG. 1B is a sectional view showing a multilayer chip varistor according to the present invention. 1 is a varistor element body, 2 is an internal electrode, 3 is an end electrode, and 4 is a metal diffusion layer. FIG. 2 shows (a) a schematic diagram of zinc oxide particles on the varistor surface portion in the present invention, and (b) the relationship between the distance (depth) from the surface and the metal ion concentration. 3 and 4 show the metal diffusion process in the present invention.
[0011]
For the end electrode 3 according to the present invention, a heat-resistant electroplating film, for example, a Ni plating film, is applied to the Ag base electrode in the same manner as in the prior art described above, and Sn / Pb plating with good solderability is further formed thereon. A film or the like is applied (illustration of the plating film structure is omitted).
[0012]
Here, referring to FIGS. 1 and 2, the metal diffusion layer 4 is formed so as to surround the four surfaces of the varistor element body 1. The metal diffusion layer 4 is a portion in which metal is diffused from the varistor surface into the varistor by heat treatment in the zinc oxide particles 5. The metal is preferably relatively light, and metal Li or metal Na is preferred. The measurement result by secondary ion mass spectrometry (SIMS) shows that the ion concentration of metal Li or metal Na contained in the vicinity of the surface of the varistor element body M1 is M1, and the ions of metal Li or metal Na contained at a depth of 10 μm from the surface. When the concentration is M2, the metal ion concentration ratio (M1 / M2) is set to satisfy 10 ≦ (M1 / M2) <50000.
[0013]
Here, secondary ion mass spectrometry (SIMS) will be briefly described. SIMS is a method that can measure the concentration profile in the depth direction from the surface layer on the order of μm with high sensitivity. When a solid surface is irradiated with an ion beam of high energy (several keV to 20 keV), sample constituent atoms are emitted as neutral atoms or ions by a sputtering phenomenon. In this way, ions that are secondarily released are divided into mass / charge ratios by a mass spectrometer to perform elemental analysis and compound analysis on the sample surface.
[0014]
It is desirable that the metal Li or metal Na diffused inside the varistor element body 1 does not reach the internal electrode 2, and when actually measured by SIMS, the diffused metal ion intensity is constant at a depth of 10 μm or more. That is, it is considered that no diffusion occurred, and a depth of 10 μm was used as a representative value of the amount of metal inside.
[0015]
The metal Li or metal Na diffuses in the zinc oxide particles 5, and the metal Li or metal Na is in a solid solution state in the zinc oxide crystal near the surface. Since the effect of increasing the resistance value of the zinc oxide particles 5 (specific resistance of 10 ⁵ to 10 ⁷ Ω · cm order) can be obtained by setting the ratio of metal ion concentration (M1 / M2) to 10 or more, apparently a varistor. The zinc oxide particles in the vicinity of the surface are in an insulator state, so that current does not flow from the varistor surface during electroplating, and plating does not adhere to the surface of the chip varistor element body, eliminating appearance defects. For this reason, it is not necessary to provide a glass coat. On the other hand, if the metal ion concentration ratio (M1 / M2) is 50000 or more, the surge absorbing function is deteriorated and varistor characteristics cannot be obtained.
[0016]
Next, the manufacturing process of the multilayer chip varistor according to the present invention will be described with reference to FIGS. First, a green sheet is produced by alternately laminating a zinc oxide-based varistor material layer and an internal electrode material layer so that every other layer of the internal electrode 2 is alternately exposed at both ends by a printing method, a sheet method or the like ( Step a). As a zinc oxide-based material, for example, ZnO is the main component, and the minor components are rare earth, CoO, 〓b group (B, Al, Ga, In), Si, Cr, 〓a group (K, Rb, Cs), Examples include materials added with 〓a group (Mg, Ca, Sr, Ba) and the like. Examples of the internal electrode material include Ag—Pd and Ag. Next, this green sheet is cut into single items. Thereby, a plurality of chips can be obtained (step b). Further, the chips are barrel-polished on these chips to remove burrs formed by cutting (step c), and then the green chips are fired (step d), and the end electrodes are applied and baked to form an Ag base electrode. (Steps e and f). Here, Ag is selected as the base electrode material. However, the material is appropriately selected as long as it is a material that has good seizure to the varistor element body 1, good connection with the internal electrode material, and is easy to be plated in the subsequent plating process. can do.
[0017]
In the subsequent step of forming the metal diffusion layer 4, the varistor element body 1 is placed on the mesh 7 or the like at appropriate intervals in a mortar 6 a in which an appropriate amount of powder or granular material of the metal diffusion source 8 is spread. It is mounted, sealed with the lid 6b, and heat-treated (step g). Here, the metal diffusion source 8 is a material that easily diffuses heat and contains a metal that is easy to handle. The metal may be a relatively light material such as metal Li or metal Na, but may also contain other alkali metals. For example, lithium carbonate (Li ₂ CO ₃ ) or sodium carbonate (Na ₂ CO ₃ ) is effective.
[0018]
Finally, a Ni plating film and a Sn / Pb plating film are formed by electroplating (step h). A multilayer chip varistor is completed through these steps.
[0019]
Instead of the end electrode baking (step f) and the metal diffusion heat treatment (step g) as separate steps as described above, the end electrode baking heat treatment and the metal diffusion heat treatment may be performed simultaneously. . As a result, the heat burden on the varistor element body is only once, which is advantageous in terms of thermal history. In addition, the number of manufacturing steps is reduced, and the manufacturing cost can be reduced.
[0020]
As for the metal diffusion method described above, the heat treatment temperature may be controlled, the length of the heat treatment time, the amount of the metal diffusion source, etc. may be controlled, or these controls may be arbitrarily combined.
[0021]
【Example】
Next, the present invention will be described in more detail by way of examples.
[0022]
Example 1
According to FIG. 3 and FIG. 4, the zinc oxide varistor material layer and the internal electrode material layer are alternately laminated to produce a green sheet, and the steps of cutting, barrel polishing, firing, application of the end electrode, and baking are performed. In practice, a multilayer chip varistor element body 1 having an Ag base electrode was prepared.
[0023]
Following this, in the step of forming the metal diffusion layer 4, lithium metal carbonate (Li ₂ CO ₃ ) powder as a metal diffusion source 8 is placed in sealed

cages

6 a and 6 b laid with 1 × 10 ⁻⁴ mol / cm ^3. The varistor element body 1 was placed on the net 7 at an appropriate interval, and heat-treated at 700 ° C. for 1 hour.
[0024]
Finally, a Ni-plated film having a thickness of 2 to 5 μm in an acidic Ni plating solution tank and a Sn / Pb plating film having a thickness of 3 to 5 μm in an acidic Sn / Pb plating solution tank are formed to obtain a desired multilayer chip. Completed the barista.
[0025]
As for the metal Li ion concentration ratio (M1 / M2), secondary ion mass spectrometry (SIMS) is used for the metal Li ion concentration M1 near the surface of the varistor element body 1 and the metal Li ion concentration M2 at a depth of 10 μm from the surface. It was obtained by measuring.
[0026]
It is desirable that the metal Li diffused inside the varistor element body 1 does not reach the internal electrode 2, and when actually measured by SIMS, the diffused metal ion intensity is constant at a depth of 10 μm or more, that is, it is not diffused. A depth of 10 μm was taken as a representative value of the amount of metal inside.
[0027]
In addition, the quality of the appearance was judged as a defective product plated on a portion other than the end electrode 3 (varistor element surface). This determination is a necessary item for maintaining the reliability of the final product.
[0028]
Furthermore, the quality of the product was judged as defective when the varistor voltage changed by 10% or more after applying a standard impulse current of 250 A, 8/20 μsec once.
[0029]
When the metal ion concentration of the metal Li of the varistor thus obtained was measured, 10 was obtained as the value of the ratio (M1 / M2). Since the effect of increasing the resistance value of the zinc oxide particles 5 in the vicinity of the surface at this time (specific resistance 1.27 × 10 ⁵ Ω · cm) was obtained, the appearance of the chip varistor by electroplating even without the glass coat The defect disappeared, and the original characteristics of the varistor were fully demonstrated without deterioration.
[0030]
(Example 2)
Of the experimental conditions of Example 1, all the conditions were the same except that the heat treatment temperature was changed and the experiments were performed at 800 ° C., 900 ° C., 930 ° C., 1000 ° C., 1070 ° C., and 1090 ° C.
[0031]
With the above heat treatment conditions, the metal ion concentration ratio (M1 / M2) of the metal Li was 50, 500, 1000, 5000, 30000, and 49000, respectively.
[0032]
Also by these, the effect of sufficiently increasing the resistance value of the zinc oxide particles 5 in the vicinity of the surface (specific resistance 2.46 × 10 ⁵ Ω · cm or more) was obtained. Further, the appearance of the chip varistor in electroplating is not defective, and the original characteristics of the varistor are sufficiently exhibited as in the case of the first embodiment.
[0033]
Example 3
Of the experimental conditions of Example 1 and Example 2, all the conditions are the same except that the metal diffusion source 8 is changed from lithium carbonate (Li ₂ CO ₃ ) powder to sodium carbonate (Na ₂ CO ₃ ) powder.
[0034]
The metal ion concentration ratio (M1 / M2) of metal Na in the varistor thus obtained was 10 or more. Also at this time, the effect of increasing the resistance value of the zinc oxide particles 5 near the surface (specific resistance: 1.04 × 10 ⁵ Ω · cm or more) was obtained in the same manner as when the metal Li was diffused. Even if no, the appearance defect of the chip varistor due to electroplating is eliminated, and the original characteristics of the varistor are fully exhibited.
[0035]
(Comparative Example 1)
Of the experimental conditions of Example 1 and Example 2, the heat treatment temperature is 700 ° C. or lower, specifically 500 ° C. and 600 ° C., and 1090 ° C. or higher, specifically 1100 ° C. is there.
[0036]
Among these heat treatment temperatures, at 500 ° C. and 600 ° C., the metal ion concentration ratio (M1 / M2) of metal Li was 1 and 5, and was less than 10. At this time, the resistance value of the zinc oxide particles 5 in the vicinity of the surface cannot be sufficiently increased (specific resistance is less than 10 ⁴ Ω · cm), and the appearance defect rate of the chip varistor in electroplating is 60% and 40%. It was. However, the original characteristics of the varistor were not affected. When the heat treatment temperature was 1100 ° C., the metal ion concentration ratio (M1 / M2) of metal Li reached 50000. At this time, since the resistance value of the zinc oxide particles 5 in the vicinity of the surface could be increased sufficiently, there was no appearance defect of the chip varistor in electroplating, but the varistor voltage when the standard impulse current was applied decreased. As a result, the original characteristics of the varistor were not exhibited.
[0037]
(Comparative Example 2)
Of the experimental conditions of Comparative Example 1, all the conditions were the same except that the metal diffusion source 8 was changed from lithium carbonate (Li ₂ CO ₃ ) powder to sodium carbonate (Na ₂ CO ₃ ) powder.
[0038]
Among these heat treatment temperatures, at 500 ° C. and 600 ° C., the metal ion concentration ratio (M1 / M2) of metal Na was 1 and 5, which was less than 10. At this time, the resistance value of the zinc oxide particles 5 in the vicinity of the surface could not be increased sufficiently, and the appearance defect rates of chip varistors in electroplating were 60% and 45%. However, the original characteristics of the varistor were not affected. When the heat treatment temperature was 1100 ° C., the metal ion concentration ratio (M1 / M2) of metal Na reached 50000. At this time, since the resistance value of the zinc oxide particles 5 in the vicinity of the surface could be sufficiently increased, the chip varistor did not have a poor appearance in electroplating, but the original characteristics of the varistor were not exhibited.
[0039]
Table 1 summarizes the results of the above experiments.
[0040]
[Table 1]

[0041]
By setting the metal ion concentration ratio (M1 / M2) of metal Li or metal Na to 10 or more, an effect of increasing the resistance value of the zinc oxide particles 5 in the vicinity of the surface can be obtained. The appearance defect of the chip varistor due to plating is eliminated, and the original characteristics of the varistor are fully exhibited.
[0042]
On the other hand, if the ratio of the metal ion concentration is less than 10, the appearance defect rate of the chip varistor by electroplating becomes 40% or more, and not only the yield is bad but also the reliability cannot be ensured. If the ratio of the metal ion concentration is 50000 or more, although the appearance defect of the chip varistor due to electroplating is eliminated, the varistor material composition changes, the surge absorbing function is lowered, and the original characteristics of the varistor are improved. I found out I couldn't get it.
[0043]
From this result, based on the measurement result by secondary ion mass spectrometry (SIMS), the ratio (M1 / M2) of the metal ion concentration may be set to be 10 ≦ (M1 / M2) <50000. I found it desirable.
[0044]
【The invention's effect】
As can be understood from the above, in the multilayer chip varistor according to the present invention, the zinc oxide-based varistor material layer contains zinc oxide as a main component and contains rare earth and CoO as subcomponents for obtaining varistor characteristics, Metal Li or metal Na is diffused from the surface of the chip varistor element into the chip varistor element, the zinc oxide particles in the vicinity of the surface of the chip varistor element are in an insulating state, and the chip varistor element The metal Li or metal Na diffused from the surface does not reach the internal electrode, and the ion concentration of the metal Li or metal Na contained in the vicinity of the surface of the chip varistor element based on the measurement result by secondary ion mass spectrometry Is M1, and the ion concentration of metal Li or metal Na contained at a depth of 10 μm from the surface of the chip varistor element body is M2. The metal ion concentration ratio (M1 / M2) is, 10 ≦ (M1 / M2) < is 50,000. For this reason, no current flows from the varistor surface when the required electroplating is performed, the surface of the chip varistor body is not plated, and appearance defects do not occur. For this reason, it is not necessary to form a protective layer such as a glass coat on the surface of the chip varistor body, the manufacturing process is simplified, and a multilayer chip varistor can be provided at low cost. In addition to this, the yield of the final product is improved, and it can be made highly reliable. Further, it is possible to prevent the surge absorbing function from being lowered and to obtain the original varistor characteristics of the multilayer chip varistor.
[Brief description of the drawings]
1A is a perspective view and FIG. 1B is a cross-sectional view of a multilayer chip varistor according to the present invention.
FIG. 2 is a schematic diagram of (a) zinc oxide particles on the varistor surface portion in the present invention, and (b) a diagram showing the relationship between the distance (depth) from the surface and the metal ion concentration.
FIG. 3 is a view showing a metal diffusion step in the present invention.
FIG. 4 is a diagram showing a metal diffusion process procedure in the present invention.
5A is a perspective view and FIG. 5B is a cross-sectional view of a conventional multilayer chip varistor.
FIG. 6 is a diagram showing a metal diffusion process procedure in a conventional example.
[Explanation of symbols]
1: Varistor element body 2: Internal electrode 3: End electrode 4: Metal diffusion layer 5: Zinc oxide particles 6a: Gradle 6b: Lid 7: Net 8: Diffusion metal source 9: Varistor element body 10: Internal electrode 11: End electrode 12: Insulating protective layer

Claims

A chip varistor element body obtained by firing a green sheet in which zinc oxide-based varistor material layers and internal electrode material layers are alternately laminated, and an end electrode formed on the chip varistor element body and having an electroplated film formed thereon A laminated chip varistor comprising:
The zinc oxide-based varistor material layer contains zinc oxide as a main component, and contains rare earth and CoO as subcomponents for obtaining varistor characteristics,
Metal Li or metal Na is diffused from the surface of the chip varistor element body into the chip varistor element body,
The zinc oxide particles near the surface of the chip varistor element body are in an insulator state, and the metal Li or metal Na diffused from the surface of the chip varistor element body does not reach the internal electrode,
Based on the measurement result by secondary ion mass spectrometry, the and the chip varistor ion concentration of the metal Li or Na metal contained near the surface of the element body M1, included in the depth 10μm from the surface of the chip varistor element A multilayer chip varistor characterized in that when the ion concentration of metal Li or metal Na is M2, the metal ion concentration ratio (M1 / M2) is 10 ≦ (M1 / M2) <50000.

A method for manufacturing a multilayer chip varistor according to claim 1, comprising:
After firing the green chip in which the zinc oxide varistor material layers containing the rare earth and CoO and the electrode material layers are alternately laminated, the end electrodes are applied and baked, and then lithium carbonate or carbonate It is possible to heat-treat in a Li atmosphere or a Na atmosphere by putting sodium powder, holding the chip varistor element body at appropriate intervals between the chip varistor element bodies on which the end electrodes are baked, and heating the chip varistor element body. A manufacturing method of a multilayer chip varistor characterized by the above.