JP3734290B2 - Quantum effect device - Google Patents

Quantum effect device Download PDF

Info

Publication number
JP3734290B2
JP3734290B2 JP6223495A JP6223495A JP3734290B2 JP 3734290 B2 JP3734290 B2 JP 3734290B2 JP 6223495 A JP6223495 A JP 6223495A JP 6223495 A JP6223495 A JP 6223495A JP 3734290 B2 JP3734290 B2 JP 3734290B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
charge
quantum
effect device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6223495A
Other languages
Japanese (ja)
Other versions
JPH08264751A (en
Inventor
哲史 棚本
理一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6223495A priority Critical patent/JP3734290B2/en
Priority to US08/533,744 priority patent/US5710436A/en
Publication of JPH08264751A publication Critical patent/JPH08264751A/en
Application granted granted Critical
Publication of JP3734290B2 publication Critical patent/JP3734290B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

【0001】
【産業上の利用分野】
本発明は量子効果装置に関し、特にメモリ機能を有する量子効果装置に関する。
【0002】
【従来の技術】
メモリの大容量化、微細化が進み従来のDRAMに代わる新しいメモリ構造が要求されるようになってきた。このようなメモリの1つに、デバイス動作に寄与する電子数が従来のDRAMに比較して、格段に減少した領域で動作するQCA(Quantum Cellular Automata)を利用したものが提案されている(C.S.Lent et al.,Quantum cellular automata;Nanotechnology,vol.4,p49-57 )。
【0003】
図12にこのような量子効果を利用したメモリのセル構造を示す。4個(或いは5個)の量子ドット1からなるセル2から構成され、このセル内に2個の電子が注入されている。このようにセル中に電子が2個注入された場合、外からの電場に応じて電子分布はクーロン力により対角線上に並ぶ2つの量子ドットに存在するようになる(図中斜線で示した量子ドット内に1つづつ2つの電子が存在している)。この時右斜めの量子ドットに電子が存在するか、左斜めの量子ドットに電子が存在するかの2つの状態が存在する。この2つの状態を0,1と定義することによりメモリ回路を構成する。
【0004】
このようなメモリは電子が少ない領域での動作を前提としている、セル構成が単純である等の特徴により微細化、高集積化に適しており、DRAMにおきかわる量子効果メモリ装置としての期待が高まってきている。
【0005】
【発明が解決しようとする課題】
しかしながらLent等が提案した量子効果を利用したメモリには以下のような問題点が存在し、実際に室温動作する量子効果装置を提供するには至っていない。すなわち
(1)0,1を決定する基底状態と励起状態間のエネルギー差は1meV未満(現状のリソグラフィー技術で加工できるサイズ)であり、このエネルギー差では0,1の状態を安定に保てなくなり、素子の室温動作を実現できないという問題がある。
(2)また室温動作を行うためにはセルのサイズ、量子ドットの型を原子オーダーにする必要があり、装置が大がかりになる、量産に適したマスクエッチング法が適用できない等の製法上大きな問題点を有する。
(3)前述したように基底状態と励起状態の間でのエネルギー差が小さいため、パッケージ材料に含まれるU,Thから発生するα線、プロセスで用いられる高エネルギーの電子線やX線、或いはデバイス内部に生じる高電界などによって生じる電子、正孔などによりいわゆるソフトエラーが生じてしまうという問題を有する。
【0006】
そこで本発明は上記問題を解決し、熱的ゆらぎ、電気的ゆらぎの影響を受けにくい安定に動作する量子効果装置の提供を目的とする。
また本発明は常時バイアスをかけなくても、情報が揮発してしまわないメモリーを提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明による量子効果装置は、少なくとも4個以上の電荷閉じ込め領域を有するセル単位を有する第1の層と、前記第1の層に対して隔てて設けられた、高濃度の電荷を有する第2の層とを具備し、前記セル単位内に複数のキャリアーが存在し、前記セル単位内の前記4個以上の電荷閉じ込め領域間を前記複数のキャリアーが移動して生じた、前記複数のキャリアーの分極状態の違いが0,1と定義され、かつ前記第2の層は前記複数のキャリアーの電荷に対応して、これらの電荷と反対の符号を持つ電荷が誘起されることを特徴とするものである。
【0008】
また本発明による量子効果装置は、第2の層が金属層或いは高濃度の電荷が存在する半導体層であることを特徴とするものである。
また本発明による量子効果装置は、前記電荷閉じ込め領域は第1の半導体よりなり、この半導体よりもバンドギャップが大なる第2の半導体、或いは第1の絶縁体により第1の層と第2の層とが隔てられていることを特徴とするものである。
【0009】
また本発明による量子効果装置は、前記第1の層上に形成されたバンドギャップの大きい第3の半導体、或いは第2の絶縁体と、第3の半導体、或いは第2の絶縁体上に形成されたビット線及びワード線とを具備することを特徴とするものである。
【0010】
また本発明による量子効果装置は、前記セル単位内に2個のキャリアーが存在し、3個目以上のキャリアーは前記セル内に入らないように、前記電荷閉じ込め領域と、この領域を囲むバンド構造を持つことを特徴とするものである。
【0011】
【作用】
金属や2次元電子ガス等のような高濃度の電荷が存在する層(イメージチャージ層)上に点電荷がある場合、このイメージチャージ層内に前記点電荷とは反対の符号を持った点電荷が存在するように前記イメージチャージ層中の電荷が再配置される。これは局所的な電気勾配をスクリーニングするのに十分な数の電子が存在する物質(イメージチャージ層)でみられる現象で、前記点電荷の電気力線がイメージチャージ層の界面に入る所で、界面に対して垂直になるようにイメージチャージ層中の多数電子が配置することによって起こる。
【0012】
本発明は単位セル中に複数の電荷を閉じ込め分極状態を形成するように構成し、このセルを前記イメージチャージ層上に接近して配置することによって、前記セル中の点電荷と、再配置したイメージチャージ層中の反対符号を持った点電荷とが強く結合することで、極めて安定な分極状態を実現するものである。
【0013】
【実施例】
以下図面を参照し本発明の実施例を説明する。
図1(a)は、本発明の第1の実施例にかかる量子効果を利用したメモリである。本実施例ではメモリを形成するセル2を4量子ドットセルで構成し、双安定状態を安定化するためのイメージチャージ層4には金属層を用いた。またセル2とイメージチャージ層4は絶縁層3にて絶縁されている。
【0014】
本実施例の製造方法を以下に説明する。
GaAs基板5上に、スパッタリング法、蒸着法等により、Moからなる金属層4を500オングストローム(以下Aと記す)積層する。次に絶縁層3としてSiO2 膜をCVD法により、200A積層する。このSiO2 絶縁層3上にGaAs/AlGaAsからなる4量子ドットセルを形成する。
【0015】
この時金属層4という大きなキャリア供給層があり、量子ドットのサイズ、絶縁層3の膜厚をコントロールすることによって、金属層4からセル2内へ分極状態になるように電子が供給される。
【0016】
ところで、各セル内の量子ドットにはエネルギー準位が1つであることが必要とされる。量子ドットの、n番目のエネルギー準位は量子ドットのサイズLにより決定される。この時のエネルギー準位はおおよそ以下の式で表すことができる。
【0017】
En=(h/2π)2 π22 /(2mL2 ) (1)
量子ドットのサイズを小さくすることによって量子ドット内のエネルギー準位の間隔を広げることができる。この時量子ドット内と量子ドット外の部分の半導体の伝導帯のエネルギー不連続(エネルギー差)を、量子ドット内の2番目のエネルギー準位がこのエネルギー不連続よりも大きくなるように設計しておけばよい。このように設計することで金属層4から絶縁体3を介して量子ドット径に2つの電子を供給でき、これ以上の電子はエネルギー準位が高いためにセル内に侵入することはできない。
【0018】
また上記の如く構成することによって、セル2内で分極状態を引き起こし、金属層4内では、セル内の電荷に対応するイメージチャージが生じセルの分極状態が安定になる。図2はセル内の電荷(この場合負電荷)に対応するイメージチャージ(この場合正電荷)が、金属層中に誘起された様子を示す。
【0019】
また図3に、このようにしてできたメモリの2つの安定状態を特徴づける固有値の変化の様子を模式的に示す。図に示すように量子ドットに閉じ込められた電子のエネルギー状態が、量子効果によりとびとびの値を示し、基底状態と励起状態とのエネルギー差は量子ドットの径が500A程度のときに、50meV程度になり、これを温度換算すると室温以上となるので、容易に室温動作が可能なことを示している。
【0020】
一方図には示さないが、Lent等の示唆する量子効果メモリでは基底状態と励起状態とのエネルギー差が0.5meVしかなく、温度換算すると5Kであり、室温動作できない。
【0021】
このように本発明によると、メモリ動作を行うセル部を絶縁層等を介して、金属或いは高濃度にドープされた半導体等のように、イメージチャージ現象が起こる程度に高濃度の電荷を有する層を形成することによって、極めて安定な分極状態を生み出し、室温動作可能な量子効果メモリを作り出すことができる。
【0022】
図4は本発明の第2の実施例である量子効果を用いたメモリの断面図である。
本実施例は一様なドーピング層6から、電子供給をされた2次元電子ガス層8をイメージチャージ層にし、この2次元電子ガス層8上に、バンドギャップの大きな半導体9を介して量子ドット系10を形成したものである。
【0023】
以下本実施例にかかるメモリ装置の作成方法を説明する。
n型AlGaAs或いはn型InP等からなる基板6上に、MBE法を用いてi型AlGaAsスペーサ層7、i型GaAs或いはi型InGaAsからなるイメージチャージ層8、i型AlGaAs半導体層9(バンドギャップの大きな半導体層)を積層形成し、更にGaAsを積層する。
【0024】
次に最上層に積層されているGaAs層をフォトリソグラフィーを用いてパターニングし量子ドット10を形成する。更にこの基板上にMBE法を用いてAlGaAs半導体層11を積層し本発明のメモリー装置を形成することができる。
【0025】
この時セル内の量子ドット10/半導体層11の組み合わせは、GaAs/AlGaAsの他に、InGaAs/AlInAs、InGaAs/InP、InGaAs/GaInSb等がある。
【0026】
図5は本発明の第3の実施例である量子効果を用いたメモリの断面図である。
本実施例はプレーナードーピング層13から、電子供給をされた2次元電子ガス層8をイメージチャージ層にし、この2次元電子ガス層8上に、バンドギャップの大きな半導体9を介して量子ドット系10を形成したものである。
以下本実施例にかかるメモリ装置の作成方法を説明する。
【0027】
i型AlGaAsからなる基板6表面上に、Siをプレーナドープすることでプレーナドープ層13を形成する。次にプレーナドープ層13が形成された基板12上に、MBE法を用いてi型AlGaAsスペーサ層7、i型InGaAsからなるイメージチャージ層8、i型AlGaAs半導体層9(バンドギャップの大きな半導体層)を積層形成し、更にGaAsを積層する。
【0028】
次に最上層に積層されているGaAs層をフォトリソグラフィーを用いてパターニングし量子ドット10を形成する。更にこの基板上にMBE法を用いてAlGaAs半導体層11を積層し本発明のメモリー装置を形成することができる。
【0029】
この時セル内の量子ドット10/半導体層11の組み合わせは、GaAs/AlGaAsの他に、InGaAs/AlInAs、InGaAs/InP、InGaAs/GaInSb等がある。
【0030】
図6は本発明の第4の実施例である量子効果を用いたメモリの断面図である。
本実施例はn+ 層14をイメージチャージ層にし、このn+ 層14上に、絶縁層9を介して量子井戸10を形成したものである。
【0031】
以下本実施例にかかるメモリ装置の作成方法を説明する。
n+ 型GaAs半導体基板6上に、MBE法を用いてi型AlGaAs9(バンドギャップの大きな半導体)を積層形成し、更にGaAsを積層する。
【0032】
次に最上層に積層されているGaAs層をフォトリソグラフィーを用いてパターニングし量子ドット10を形成する。更にこの基板上にMBE法を用いてAlGaAs半導体層11を積層し本発明のメモリー装置を形成することができる。
【0033】
本実施例ではn+ GaAs14がイメージチャージ層として機能している。またイメージチャージ層14としてn+ Si層を用い、9をSiO2 層とすることもできる。またn+ 層の代わりにp+ 層をイメージチャージ層としても良い。
【0034】
この時セル内の量子ドット10/半導体層11の組み合わせは、GaAs/AlGaAsの他に、InGaAs/AlInAs、InGaAs/InP、InGaAs/GaInSb等がある。
【0035】
図7に量子ドットを構成するセル、イメージチャージ層をともに半導体で構成したときのバンド図を示す。また図8に量子ドットを構成するセルを半導体で構成し、イメージチャージ層を金属で構成したときのバンド図を示す。
【0036】
この時セルを半導体で形成する場合、量子ドットの部分にはバンドギャップの小さい半導体を用い、その周りの部分は量子ドットの半導体よりも大きなバンドギャップの半導体で形成することができる。例えば量子ドットにはGaAs、その周りの部分にはGaAlAsを用いることができる。さらにセルと他のセルとのアイソレーションはさらにバンドギャップの高い半導体かまたは絶縁層で構成することができる。
【0037】
1つのセル内での量子ドットとその周りの材料系の組み合わせは、InGaAs/AlGaAs、SiGe/Si、InPb/InAs、Si/SiO2 、Al/Al23 が挙げられ、またこの材料系はイメージチャージ層としての2次元ガスを生じる界面の物質系に対しても用いることが可能である。
【0038】
ここでイメージチャージ層となる金属については、W、CaF、TiN、Al、Au、Pt等が挙げられる。この時イメージチャージ層として用いられる物質は、その電荷によるスクリーニング長、例えばThomas−Fermi近似では、電子濃度をn、フェルミエネルギーをEF としたと、(6πe2n/EF )1/2で与えられ、この長さがセル内のチャージを閉じ込めている領域のサイズ以上に大きい物質系で有れば良い。
【0039】
またイメージチャージ層の物質系のスクリーニング長から、量子ドットの径が制限され、これらの関係が、量子ドットの径>スクリーニング長にあることで、量子ドット系で電荷のたまる領域の量子ドットの径の鏡像が、イメージチャージ層にクリアにでることができる。即ちスクリーニング長を充分に短くすることによって、イメージチャージ層内の電荷が楽に動くようになる。1018個/cm3 のGaAsのスクリーニング長は〜10オングストロームである。
【0040】
図9は本発明の第5の実施例である量子効果を用いたメモリの斜視図である。本実施例はセルをセルのサイズと同じくらいの間隔で複数接地し、ワード線とビット線を配置することにより、メモリの集積化を図ったものである。
【0041】
基板5上にイメージチャージ層である金属層4が形成され、この金属層4上に絶縁層3を介して複数のメモリセルが形成されている。またメモリセル中の隣接する2つの量子ドットにはAl線により形成されたビット線7及びワード線6が設けられている。
【0042】
図11にこの量子ドツトとビット線7及びワード線6の拡大図を示す。ビット線7とワード線6は、高濃度にドープされた半導体16(例えばn+Si)、層間絶縁膜15を介して形成され、セル内ドットに情報を伝える或いは情報を読みとる電極となる。
【0043】
このビット線7、ワード線6を形成する電極とセル内ドットとは層間絶縁層16を介して近接されているが、これらの電極はセル内に電場の効果を与える役割を持たせており、セルには直接接続されないようになっている。
【0044】
また、これらの電極に高濃度にドープされた半導体をつけているが、このようにすることで量子セルにワード線、ビット線を流れる電流の直接的な影響を避けることができる。
【0045】
図10にビット線とワード線メモリセルの関係を回路図にて示す。本発明は一つのセル内に4つの量子ドットを含む4量子ドットセルについて述べてきたが、4量子ドットに限られず、5量子ドット或いは6量子以上の量子ドットを含むセルでも実現することが可能である。
【0046】
また、一つのセル内に閉じ込める電子数は2つに限られるものではなく、2個以上でも可能である。これは本発明のようにイメージチャージで分極状態を生じさせることにより、極めて安定な基底状態を実現することができるからである。
【0047】
【発明の効果】
このように本発明は、高濃度の電荷層上に間隔を開けて量子ドットを形成することによって、量子ドット内の電荷と反対の符号を持つイメージチャージが誘起され、これらの電荷間のクーロン相互作用により強い電気的結合が生じることにより、室温で熱的揺らぎ、電気的揺らぎに強い極めて安定な分極状態を実現できる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例にかかる量子効果装置の斜視図
【図2】 イメージチャージ層に誘起されたイメージチャージと元の電荷との間に生じる電気力線を示す図
【図3】 本発明の量子効果装置のセルのエネルギー変化を示す図
【図4】 本発明の第2の実施例にかかる量子効果装置の断面図
【図5】 本発明の第3の実施例にかかる量子効果装置の断面図
【図6】 本発明の第4の実施例にかかる量子効果装置の断面図
【図7】 本発明の量子効果装置の量子ドットとイメージチャージ層とのバンド図を示した図
【図8】 本発明の量子効果装置の量子ドットとイメージチャージ層とのバンド図を示した図
【図9】 本発明の量子効果を利用したメモリ装置を集積化したデバイスの斜視図
【図10】 本発明の量子効果を利用したメモリ装置の回路図
【図11】 本発明の量子効果を利用したメモリ装置の断面図
【図12】 従来の量子効果装置の図
【符号の説明】
1…量子ドット
2…セル
3…絶縁体
4…イメージチャージ層
5…基板
6…一様なmodulation
7…絶縁層
8…2次元電子層
9…バンドギャップの大きな半導体層
10…量子ドット
11…絶縁層
12…基板
13…プレーナードープ層
14…n+ 半導体層
15…層間絶縁膜
16…高濃度半導体層
[0001]
[Industrial application fields]
The present invention relates to a quantum effect device, and more particularly to a quantum effect device having a memory function.
[0002]
[Prior art]
As memory capacity and miniaturization have increased, a new memory structure replacing the conventional DRAM has been required. As one of such memories, a memory using QCA (Quantum Cellular Automata) that operates in a region in which the number of electrons contributing to device operation is significantly reduced compared to a conventional DRAM has been proposed (CSLent et al., Quantum cellular automata; Nanotechnology, vol. 4, p49-57).
[0003]
FIG. 12 shows a cell structure of a memory using such a quantum effect. The cell 2 is composed of four (or five) quantum dots 1, and two electrons are injected into the cell. When two electrons are injected into the cell in this way, the electron distribution is present in the two quantum dots aligned on the diagonal line by the Coulomb force according to the electric field from the outside (quantums indicated by hatching in the figure). There are two electrons one by one in the dot). At this time, there are two states, that is, electrons exist in the right oblique quantum dots and electrons exist in the left oblique quantum dots . The two states of this constitutes a memory circuit by defining a 0,1.
[0004]
Such a memory is suitable for miniaturization and high integration due to features such as the premise of operation in a region with few electrons and a simple cell configuration, and is expected as a quantum effect memory device replacing the DRAM. It is increasing.
[0005]
[Problems to be solved by the invention]
However, the memory using the quantum effect proposed by Lent et al. Has the following problems, and has not yet provided a quantum effect device that actually operates at room temperature. That is, (1) The energy difference between the ground state and the excited state that determines 0 and 1 is less than 1 meV (size that can be processed by the current lithography technology), and the state of 0 and 1 cannot be kept stable with this energy difference. There is a problem that the room temperature operation of the element cannot be realized.
(2) Also, in order to operate at room temperature, the cell size and quantum dot type must be in atomic order, which makes the apparatus large, and there are major problems in manufacturing methods such as mask etching suitable for mass production cannot be applied. Has a point.
(3) As described above, since the energy difference between the ground state and the excited state is small, α-rays generated from U and Th contained in the package material, high-energy electron beams and X-rays used in the process, or There is a problem that a so-called soft error occurs due to electrons, holes, etc. generated by a high electric field generated inside the device.
[0006]
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a quantum effect device that solves the above problems and operates stably without being affected by thermal fluctuations and electrical fluctuations.
It is another object of the present invention to provide a memory in which information does not volatilize without being biased at all times.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a quantum effect device according to the present invention is provided with a first layer having a cell unit having at least four or more charge confining regions, and separated from the first layer. A second layer having a high concentration of charge, wherein a plurality of carriers exist in the cell unit, and the plurality of carriers move between the four or more charge confining regions in the cell unit. The resulting difference in polarization state of the plurality of carriers is defined as 0, 1, and the second layer induces charges having signs opposite to those charges corresponding to the charges of the plurality of carriers. It is characterized by that.
[0008]
The quantum effect device according to the present invention is characterized in that the second layer is a metal layer or a semiconductor layer in which a high concentration of charge exists.
In the quantum effect device according to the present invention, the charge confining region is formed of a first semiconductor, and the first semiconductor layer and the second layer are formed by a second semiconductor having a larger band gap than the semiconductor, or a first insulator. The layers are separated from each other.
[0009]
Further, the quantum effect device according to the present invention is formed on the third semiconductor or the second insulator having a large band gap formed on the first layer and the third semiconductor or the second insulator. A bit line and a word line.
[0010]
In addition, the quantum effect device according to the present invention includes the charge confinement region and a band structure surrounding the region so that there are two carriers in the cell unit, and the third or more carriers do not enter the cell. It is characterized by having.
[0011]
[Action]
When there is a point charge on a layer (image charge layer) where a high-concentration charge such as metal or two-dimensional electron gas exists, the point charge having the opposite sign to the point charge in the image charge layer The charge in the image charge layer is rearranged so that there is. This is a phenomenon observed in a substance (image charge layer) in which a sufficient number of electrons are present to screen a local electrical gradient, where the electric lines of force of the point charge enter the interface of the image charge layer, This occurs by arranging a large number of electrons in the image charge layer so as to be perpendicular to the interface.
[0012]
According to the present invention, a plurality of charges are confined in a unit cell so as to form a polarization state, and this cell is disposed close to the image charge layer, thereby rearranging the point charges in the cell. The point charge having the opposite sign in the image charge layer is strongly coupled to realize an extremely stable polarization state.
[0013]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1A shows a memory using the quantum effect according to the first embodiment of the present invention. In this embodiment, the cell 2 forming the memory is composed of four quantum dot cells, and a metal layer is used as the image charge layer 4 for stabilizing the bistable state. The cell 2 and the image charge layer 4 are insulated by an insulating layer 3.
[0014]
The manufacturing method of a present Example is demonstrated below.
On the GaAs substrate 5, a metal layer 4 made of Mo is laminated by 500 angstroms (hereinafter referred to as A) by sputtering, vapor deposition or the like. Next, 200A of SiO2 film is laminated as the insulating layer 3 by the CVD method. Four quantum dot cells made of GaAs / AlGaAs are formed on the SiO2 insulating layer 3.
[0015]
At this time, there is a large carrier supply layer called the metal layer 4, and electrons are supplied from the metal layer 4 into the cell 2 so as to be polarized by controlling the size of the quantum dots and the film thickness of the insulating layer 3.
[0016]
Meanwhile, the quantum dot in each cell energy level is required to be one. The nth energy level of the quantum dot is determined by the size L of the quantum dot. The energy level at this time can be roughly expressed by the following equation.
[0017]
En = (h / 2π) 2 π 2 n 2 / (2 mL 2 ) (1)
By reducing the size of the quantum dots, the energy level interval in the quantum dots can be increased. At this time, the energy discontinuity (energy difference) of the conduction band of the semiconductor inside and outside the quantum dot is designed so that the second energy level in the quantum dot is larger than this energy discontinuity. Just keep it. By designing in this way, two electrons can be supplied to the quantum dot diameter from the metal layer 4 via the insulator 3, and no more electrons can enter the cell because of the high energy level.
[0018]
Further, by configuring as described above, a polarization state is caused in the cell 2, and an image charge corresponding to the charge in the cell is generated in the metal layer 4, so that the polarization state of the cell is stabilized. FIG. 2 shows how an image charge (positive charge in this case) corresponding to the charge in the cell (negative charge in this case) is induced in the metal layer.
[0019]
FIG. 3 schematically shows how the eigenvalues that characterize the two stable states of the memory thus formed are changed. As shown in the figure, the energy state of the electrons confined in the quantum dot shows a jump value due to the quantum effect, and the energy difference between the ground state and the excited state is about 50 meV when the diameter of the quantum dot is about 500 A. Thus, when this is converted into temperature, it becomes room temperature or higher, indicating that room temperature operation can be easily performed.
[0020]
On the other hand, although not shown in the figure, in the quantum effect memory suggested by Lent et al., The energy difference between the ground state and the excited state is only 0.5 meV, which is 5K in terms of temperature, and cannot operate at room temperature.
[0021]
As described above, according to the present invention, a cell portion that performs a memory operation is a layer having a charge that is high enough to cause an image charge phenomenon, such as a metal or a highly doped semiconductor through an insulating layer or the like. By forming the structure, an extremely stable polarization state can be created, and a quantum effect memory capable of operating at room temperature can be created.
[0022]
FIG. 4 is a sectional view of a memory using the quantum effect according to the second embodiment of the present invention.
In this embodiment, the two-dimensional electron gas layer 8 supplied with electrons from the uniform doping layer 6 is used as an image charge layer, and quantum dots are formed on the two-dimensional electron gas layer 8 via a semiconductor 9 having a large band gap. The system 10 is formed.
[0023]
A method for creating the memory device according to this embodiment will be described below.
On a substrate 6 made of n-type AlGaAs or n-type InP or the like, an MBE method is used to form an i-type AlGaAs spacer layer 7, an image charge layer 8 made of i-type GaAs or i-type InGaAs, and an i-type AlGaAs semiconductor layer 9 (band gap). A large semiconductor layer) and GaAs.
[0024]
Next, the quantum dots 10 are formed by patterning the GaAs layer stacked on the uppermost layer using photolithography. Further, the memory device of the present invention can be formed by laminating the AlGaAs semiconductor layer 11 on this substrate using the MBE method.
[0025]
At this time, the combination of the quantum dot 10 / semiconductor layer 11 in the cell includes InGaAs / AlInAs, InGaAs / InP, InGaAs / GaInSb, etc. in addition to GaAs / AlGaAs.
[0026]
FIG. 5 is a sectional view of a memory using the quantum effect according to the third embodiment of the present invention.
In this embodiment, the two-dimensional electron gas layer 8 supplied with electrons from the planar doping layer 13 is used as an image charge layer, and the quantum dot system 10 is formed on the two-dimensional electron gas layer 8 via a semiconductor 9 having a large band gap. Is formed.
A method for creating the memory device according to this embodiment will be described below.
[0027]
A planar doped layer 13 is formed by planarly doping Si on the surface of the substrate 6 made of i-type AlGaAs. Next, an i-type AlGaAs spacer layer 7, an image charge layer 8 made of i-type InGaAs, and an i-type AlGaAs semiconductor layer 9 (semiconductor layer having a large band gap) are formed on the substrate 12 on which the planar doped layer 13 is formed using the MBE method. ), And GaAs.
[0028]
Next, the quantum dots 10 are formed by patterning the GaAs layer stacked on the uppermost layer using photolithography. Further, the memory device of the present invention can be formed by laminating the AlGaAs semiconductor layer 11 on this substrate using the MBE method.
[0029]
At this time, the combination of the quantum dot 10 / semiconductor layer 11 in the cell includes InGaAs / AlInAs, InGaAs / InP, InGaAs / GaInSb, etc. in addition to GaAs / AlGaAs.
[0030]
FIG. 6 is a sectional view of a memory using a quantum effect according to the fourth embodiment of the present invention.
In this embodiment, an n + layer 14 is used as an image charge layer, and a quantum well 10 is formed on the n + layer 14 via an insulating layer 9.
[0031]
A method for creating the memory device according to this embodiment will be described below.
On the n + -type GaAs semiconductor substrate 6, i-type AlGaAs 9 (semiconductor with a large band gap) is laminated using MBE, and further GaAs is laminated.
[0032]
Next, the quantum dots 10 are formed by patterning the GaAs layer stacked on the uppermost layer using photolithography. Further, the memory device of the present invention can be formed by laminating the AlGaAs semiconductor layer 11 on this substrate using the MBE method.
[0033]
In this embodiment, n + GaAs 14 functions as an image charge layer. Further, an n + Si layer can be used as the image charge layer 14 and 9 can be a SiO 2 layer. Further, the p + layer may be used as an image charge layer instead of the n + layer.
[0034]
At this time, the combination of the quantum dot 10 / semiconductor layer 11 in the cell includes InGaAs / AlInAs, InGaAs / InP, InGaAs / GaInSb, etc. in addition to GaAs / AlGaAs.
[0035]
FIG. 7 shows a band diagram when both the cells constituting the quantum dots and the image charge layer are made of semiconductors. FIG. 8 shows a band diagram when the cell constituting the quantum dot is made of a semiconductor and the image charge layer is made of metal.
[0036]
In this case, when the cell is formed of a semiconductor, a semiconductor having a small band gap is used for the quantum dot portion, and the surrounding portion can be formed of a semiconductor having a larger band gap than the semiconductor of the quantum dot. For example, GaAs can be used for the quantum dots, and GaAlAs can be used for the surrounding portions. Further, the isolation between the cell and other cells can be made of a semiconductor having a higher band gap or an insulating layer.
[0037]
Examples of combinations of quantum dots in one cell and surrounding material systems include InGaAs / AlGaAs, SiGe / Si, InPb / InAs, Si / SiO 2 , and Al / Al 2 O 3 , It can also be used for an interface material system that generates a two-dimensional gas as an image charge layer.
[0038]
Examples of the metal serving as the image charge layer include W, CaF, TiN, Al, Au, and Pt. Substance used as this time image charge layer, screening length due to the charge, for example in Thomas-Fermi approximation, can the electron concentration n, and the Fermi energy was EF, given by (6πe2n / EF) 1/2, It is only necessary that the length of the material system be larger than the size of the region confining the charge in the cell.
[0039]
In addition, the quantum dot diameter is limited by the screening length of the material system of the image charge layer, and these relations are such that the quantum dot diameter> the screening length, so that the quantum dot diameter in the region where charges accumulate in the quantum dot system. The mirror image can be clearly displayed on the image charge layer. That is, by making the screening length sufficiently short, the charges in the image charge layer can move easily. The screening length of 10 18 / cm 3 GaAs is 10 angstroms.
[0040]
FIG. 9 is a perspective view of a memory using the quantum effect according to the fifth embodiment of the present invention. In this embodiment, a plurality of cells are grounded at intervals equal to the cell size, and word lines and bit lines are arranged to integrate the memory.
[0041]
A metal layer 4 that is an image charge layer is formed on a substrate 5, and a plurality of memory cells are formed on the metal layer 4 via an insulating layer 3. Further, two adjacent quantum dots in the memory cell are provided with a bit line 7 and a word line 6 formed by Al lines.
[0042]
FIG. 11 shows an enlarged view of this quantum dot, bit line 7 and word line 6. The bit line 7 and the word line 6 are formed via a highly doped semiconductor 16 (for example, n + Si) and the interlayer insulating film 15 and serve as electrodes for transmitting information to or reading information from the in-cell dots.
[0043]
The electrodes forming the bit line 7 and the word line 6 and the dot in the cell are close to each other through the interlayer insulating layer 16, but these electrodes have a role of giving an electric field effect in the cell, It is not directly connected to the cell.
[0044]
In addition, although highly doped semiconductors are attached to these electrodes, by doing so, it is possible to avoid the direct influence of the current flowing through the word lines and bit lines in the quantum cells.
[0045]
FIG. 10 is a circuit diagram showing the relationship between bit lines and word line memory cells. Although the present invention has been described with respect to four quantum dot cells including four quantum dots in one cell, the present invention is not limited to four quantum dots, and can be realized in cells including five quantum dots or quantum dots of six or more quantum dots. It is.
[0046]
In addition, the number of electrons confined in one cell is not limited to two, and may be two or more. This is because a very stable ground state can be realized by generating a polarization state by image charge as in the present invention.
[0047]
【The invention's effect】
As described above, in the present invention, image dots having a sign opposite to that in the quantum dots are induced by forming quantum dots at intervals on the high-concentration charge layer, and the Coulomb mutual relationship between these charges is induced. As a result of strong electrical coupling caused by the action, it is possible to realize an extremely stable polarization state that is resistant to thermal fluctuations and electrical fluctuations at room temperature.
[Brief description of the drawings]
FIG. 1 is a perspective view of a quantum effect device according to a first embodiment of the present invention. FIG. 2 is a diagram showing electric lines of force generated between an image charge induced in an image charge layer and an original charge. FIG. 4 is a cross-sectional view of the quantum effect device according to the second embodiment of the present invention. FIG. 5 is a diagram according to the third embodiment of the present invention. FIG. 6 is a sectional view of a quantum effect device according to a fourth embodiment of the present invention. FIG. 7 is a band diagram of a quantum dot and an image charge layer of the quantum effect device of the present invention. FIG. 8 is a band diagram of a quantum dot and an image charge layer of the quantum effect device of the present invention. FIG. 9 is a perspective view of a device in which a memory device using the quantum effect of the present invention is integrated. [10] The memory device using the quantum effect of the present invention FIG. 11 is a sectional view of a memory device using the quantum effect of the present invention. FIG. 12 is a diagram of a conventional quantum effect device.
DESCRIPTION OF SYMBOLS 1 ... Quantum dot 2 ... Cell 3 ... Insulator 4 ... Image charge layer 5 ... Substrate 6 ... Uniform modulation
DESCRIPTION OF SYMBOLS 7 ... Insulating layer 8 ... Two-dimensional electronic layer 9 ... Semiconductor layer 10 with a large band gap ... Quantum dot 11 ... Insulating layer 12 ... Substrate 13 ... Planar dope layer 14 ... n + semiconductor layer 15 ... Interlayer insulating film 16 ... High concentration semiconductor layer

Claims (5)

少なくとも4個以上の電荷閉じ込め領域を有するセル単位を有する第1の層と、前記第1の層に対して隔てて設けられた、高濃度の電荷を有する第2の層とを具備し、前記セル単位内に複数のキャリアーが存在し、前記セル単位内の前記4個以上の電荷閉じ込め領域間を前記複数のキャリアーが移動して生じた、前記複数のキャリアーの分極状態の違いが0,1と定義され、かつ前記第2の層は前記複数のキャリアーの電荷に対応して、これらの電荷と反対の符号を持つ電荷が誘起されることを特徴とする量子効果装置。A first layer having a cell unit having at least four charge confining regions, and a second layer having a high concentration of charges provided separately from the first layer, A plurality of carriers exist in a cell unit, and the difference in polarization state of the plurality of carriers caused by the movement of the plurality of carriers between the four or more charge confinement regions in the cell unit is 0, 1 The quantum effect device is characterized in that a charge having a sign opposite to that of the plurality of carriers is induced in the second layer corresponding to the charges of the plurality of carriers . 第2の層が金属層或いは高濃度の電荷を有する半導体層であることを特徴とする請求項1記載の量子効果装置。  2. The quantum effect device according to claim 1, wherein the second layer is a metal layer or a semiconductor layer having a high concentration of charge. 前記電荷閉じ込め領域は第1の半導体よりなり、この半導体よりもバンドギャップが大なる第2の半導体、或いは第1の絶縁体により第1の層と第2の層とが隔てられていることを特徴とする請求項1或いは請求項2記載の量子効果装置。  The charge confinement region is made of a first semiconductor, and the first layer and the second layer are separated from each other by a second semiconductor having a larger band gap than the semiconductor, or by a first insulator. 3. The quantum effect device according to claim 1, wherein the quantum effect device is characterized in that: 前記第1の層上に形成されたバンドギャップの大きい第3の半導体、或いは第2の絶縁体と、第3の半導体、或いは第2の絶縁体上に形成されたビット線及びワード線とを具備することを特徴とする請求項1、請求項2或いは請求項3記載の量子効果装置。  A third semiconductor or second insulator having a large band gap formed on the first layer; and a bit line and a word line formed on the third semiconductor or second insulator. The quantum effect device according to claim 1, wherein the quantum effect device is provided. 前記セル単位内に2個のキャリアーが存在し、3個目以上のキャリアーは前記セル内に入らないように、前記電荷閉じ込め領域と、この領域を囲むバンド構造を持つことを特徴とする請求項1、請求項2、請求項3或いは請求項4記載の量子効果装置。  2. The charge confinement region and a band structure surrounding the region are provided so that there are two carriers in the cell unit, and the third or more carriers do not enter the cell. The quantum effect device according to claim 1, claim 2, claim 3 or claim 4.
JP6223495A 1994-09-27 1995-03-22 Quantum effect device Expired - Fee Related JP3734290B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6223495A JP3734290B2 (en) 1995-03-22 1995-03-22 Quantum effect device
US08/533,744 US5710436A (en) 1994-09-27 1995-09-26 Quantum effect device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6223495A JP3734290B2 (en) 1995-03-22 1995-03-22 Quantum effect device

Publications (2)

Publication Number Publication Date
JPH08264751A JPH08264751A (en) 1996-10-11
JP3734290B2 true JP3734290B2 (en) 2006-01-11

Family

ID=13194273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6223495A Expired - Fee Related JP3734290B2 (en) 1994-09-27 1995-03-22 Quantum effect device

Country Status (1)

Country Link
JP (1) JP3734290B2 (en)

Also Published As

Publication number Publication date
JPH08264751A (en) 1996-10-11

Similar Documents

Publication Publication Date Title
US5710436A (en) Quantum effect device
JP3745015B2 (en) Electronic devices
Porod Quantum-dot devices and quantum-dot cellular automata
EP1974388B1 (en) Multiple quantum well devices
JP2571208B2 (en) Low temperature tunnel transistor
JPH04233284A (en) Electromagnetic wave detector
CN114730792A (en) Double-sided macuna fermi quantum computing device fabricated by ion implantation
JP3734290B2 (en) Quantum effect device
JP2007188977A (en) Resonance tunnel element, its manufacturing method, and storage element
US6139483A (en) Method of forming lateral resonant tunneling devices
JPH04230043A (en) Modulation-doped quantum well structure with flattened energy band
JP5217140B2 (en) Optical semiconductor device
JP3119207B2 (en) Resonant tunnel transistor and method of manufacturing the same
JPH11214712A (en) Semiconductor device
EP4235794A1 (en) Electron hole spin qubit transistor, and methods for forming a electron hole spin qubit transistor
JP3435793B2 (en) Quantum device
CN116072718A (en) Gate-around spin quantum device, semiconductor device and preparation method
JP3138824B2 (en) Resonant tunnel semiconductor device
JP2754671B2 (en) Semiconductor quantum wire structure and manufacturing method thereof
JPH08228040A (en) Semiconductor laser device
JP4007560B2 (en) Semiconductor device
Guido et al. Disorder-defined buried-heterostructure Al/sub x/Ga/sub 1-//sub x/As-GaAs quantum well lasers by diffusion of silicon and oxygen from Al-reduced SiO/sub 2
Porod Quantum dot devices and quantum-dot cellular automata
JPH01226182A (en) Electron wave interference device
JPH01251662A (en) High speed semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040514

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

A131 Notification of reasons for refusal

Effective date: 20040924

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20041124

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD02 Notification of acceptance of power of attorney

Effective date: 20050414

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051018

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081028

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20111028

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20111028

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131028

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees