JP3732937B2 - Monostable multivibrator circuit with retrigger function - Google Patents

Monostable multivibrator circuit with retrigger function Download PDF

Info

Publication number
JP3732937B2
JP3732937B2 JP02912798A JP2912798A JP3732937B2 JP 3732937 B2 JP3732937 B2 JP 3732937B2 JP 02912798 A JP02912798 A JP 02912798A JP 2912798 A JP2912798 A JP 2912798A JP 3732937 B2 JP3732937 B2 JP 3732937B2
Authority
JP
Japan
Prior art keywords
output
resistor
inverter
charge storage
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02912798A
Other languages
Japanese (ja)
Other versions
JPH11214959A (en
Inventor
英一 石井
Original Assignee
吉川アールエフシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 吉川アールエフシステム株式会社 filed Critical 吉川アールエフシステム株式会社
Priority to JP02912798A priority Critical patent/JP3732937B2/en
Publication of JPH11214959A publication Critical patent/JPH11214959A/en
Application granted granted Critical
Publication of JP3732937B2 publication Critical patent/JP3732937B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は再トリガ機能付き単安定マルチバイブレータ回路に係わり、特に、CMOSーLSIに用いて好適なものである。
再トリガ機能付き単安定マルチバイブレータは回路の動作電流が少なくかつ、ジッタの少ないことを特徴としている。
【0002】
【従来の技術】
再トリガ機能付き単安定マルチバイブレータ回路は、例えば、図4に示すように、D−FFを利用して構成することができる。すなわち、D−FFの出力端Qの電位をトリガ入力で“H”レベルにセットし、その出力を抵抗器RとコンデンサCによる遅延回路を介してリセット入力端Rに戻し、遅延回路とリセット入力端Rのスレッシュホールド電圧で決まる設定時間後にパルスが終了するようにするものである。
【0003】
このように構成した単安定マルチバイブレータ回路においては、図5の動作波形図に示すように、入力端子TINにトリガ入力があると、抵抗器RとコンデンサCとによる遅延回路の動作が初期化されて再トリガ動作が行われる。
【0004】
【発明が解決しようとする課題】
周知の通り、CMOSロジック回路では、ロジックゲートへの入力レベルが電源か、GNDレベルであれば消費電流をきわめて少なくすることができる。しかし、図4に示したような構成の再トリガ機能付き単安定マルチバイブレータ回路では、リセット入力端Rにはスレッシュホールドレベル付近の中間レベルの信号が印加され続けるので、その間にCMOSロジック回路に貫通電流が流れ、消費電流が多くなってしまう問題があった。しかも、パルス出力が完了して安定状態に戻る時にもゆっくりと戻っているので、その間にもCMOSロジック回路に電流が流れる問題があった。
【0005】
また、従来の単安定マルチバイブレータの場合には、パルス幅の時間バラ付き(ジッタ)が多い問題があった。これは、遅延回路により出力がセットされてから、リセット入力の電圧はゆっくりと立ち上がって行って(場合により、立ち下がり)入力を受け付けるスレッシュホールド電圧に到達するわけであるが、この電圧の変化勾配が緩やかなので、パルスの終了を決定するタイミングにばらつきが生じるからである。
【0006】
本発明は前述の問題点にかんがみ、消費電流を少なくできるとともに、ジッタを少なくできる再トリガ機能付き単安定マルチバイブレータ回路を提供できるようにすることを目的とする。
【0007】
【課題を解決するための手段】
本発明の再トリガ機能付き単安定マルチバイブレータ回路は、電荷を蓄積する電荷蓄積手段と、入力端子にトリガ信号が印加されている期間中に前記電荷蓄積手段の一側端を“L”レベルに保持し、前記トリガ信号が解除されてワンショットパルス出力中は前記電荷蓄積手段の一側端を“H”レベルに保持する電位制御手段と、前記トリガ信号が印加されている期間中に前記電荷蓄積手段の他側端が“H”レベルとなるように前記電荷蓄積手段を充電する充電手段と、前記トリガ信号が解除されてワンショットパルス出力中に、前記電荷蓄積手段の他側端と基準電位との間を閉回路に接続して前記電荷蓄積手段に充電されている電荷を放電する放電手段とを具備し、前記電位制御手段の電位制御により、ワンショットパルスの出力を開始するときに前記電荷蓄積手段の一側端の電位を“L”レベルから“H”レベルに変化させて前記電荷蓄積手段の放電開始電圧を上昇させ、前記電荷蓄積手段の他側端の電圧変化の勾配を大きくしたことを特徴としている。
【0008】
また、本発明の他の特徴とするところは、前記電荷蓄積手段の他側端の電圧を受けて動作し、前記電荷蓄積手段の他側端の電圧と所定のしきい値電圧との大小関係に基いて出力論理レベルを変化させる波形整形手段を更に具備することを特徴としている。
【0009】
また、本発明のその他の特徴とするところは、入力端子に印加される信号を反転させて出力する第1のインバータと、前記第1のインバータから出力される信号が一方の入力端に供給されるとともに、他方の入力端には出力端子の電位が供給されるノア回路と、前記第1のインバータから出力される信号が制御電極に与えられ、出力電極が第2の抵抗器、第1の抵抗器およびコンデンサからなる直列回路を介して前記ノア回路の出力端と接続されている第3のトランジスタと、前記第1のインバータから出力される信号が制御電極に与えられ、出力電極が前記第1の抵抗器と第2の抵抗器との接続点に接続されている第2のトランジスタと、前記第1の抵抗器と第2の抵抗器との接続点に入力端が接続されていて、前記入力端子に印加される信号の電位を反転させて出力端子に導出する第2のインバータとを具備することを特徴としている。
【0010】
また、本発明のその他の特徴とするところは、入力端子に印加される信号を反転させて出力する第1のインバータと、前記第1のインバータから出力される信号が一方の入力端に供給されるとともに、他方の入力端には出力端子に導出される電圧が印加されるノア回路と、前記第1のインバータから出力される信号が制御電極に与えられ、出力電極が第2の抵抗器、第1の抵抗器およびコンデンサからなる直列回路を介して前記ノア回路と接続されている第3のトランジスタと、前記第1のインバータから出力される信号が制御電極に与えられ、出力電極が前記第1の抵抗器と第2の抵抗器との接続点に接続されている第2のトランジスタと、前記第1のインバータから出力される信号が制御電極に与えられ、出力電極が前記第1の抵抗器とコンデンサとの接続点に接続されている第2のトランジスタと、前記第1の抵抗器と第2の抵抗器との接続点に入力端が接続されていて、前記入力端に印加される信号の電位を反転させて出力端子に導出する第2のインバータとを具備することを特徴としている。
【0011】
【作用】
本発明は前記技術手段を有するので、ワンショットパルスの出力を開始するときに、電位制御手段が電荷蓄積手段の一側端の電位を“L”レベルから“H”レベルに変化させて、前記電荷蓄積手段の放電開始電圧を上昇させるので、前記電荷蓄積手段の電圧変化勾配が大きくなり、パルスの終了タイミングを決定しやすくすることができるようになる。
【0012】
【発明の実施の形態】
以下、本発明の再トリガ機能付き単安定マルチバイブレータ回路の一実施の形態を図面を参照して説明する。
【0013】
図1は、本実施の形態の再トリガ機能付き単安定マルチバイブレータ回路の機能構成を示すブロック図である。図1に示したように、本実施の形態の再トリガ機能付き単安定マルチバイブレータ回路は、電荷蓄積手段1、充電手段2、放電手段3、電位制御手段4、波形整形手段5とから成り、入力端子TINに印加されるトリガ信号に応じて出力端子OUTの電位を反転させるものである。
【0014】
すなわち、入力端子TINにトリガ信号が印加されていないときには、電位制御手段4により電荷蓄積手段1の一側端1aが“L”レベルの電位に保持される。また、このときに、電荷蓄積手段1は充電手段2によって他側端1bから充電され、他側端1bの電位が所定の電位だけ一側端1a側より所定の電位だけ上昇している。
【0015】
そして、入力端子TINにトリガ信号が印加されると、電位制御手段4の制御により電荷蓄積手段1の一側端1aの電位が“H”レベルに反転されるとともに、充電手段2の動作が停止する。また、これと同時に放電手段3の動作が開始され、一側端1aに蓄積された電荷が基準電位、この場合は接地GNDに放電される。
【0016】
これにより、前記電荷蓄積手段1に蓄積された電荷の放電開始電圧が高くなり、放電による電荷蓄積手段1の電位変化の勾配が大きくなる。このため、電荷蓄積手段1の端子電圧は、波形整形手段5が波形整形動作を開始するためのスレッシュホールド電圧に急激に近づいて離れるので、波形整形手段5が動作して出力を反転させるタイミングのばらつきが可及的に小さくなり、ジッタの少ない良好な動作を行うことが可能となる。そして、波形整形手段5は出力を反転させると、前記電位制御手段4は電荷蓄積手段1の一側端1aを“L”レベルに反転させる。
【0017】
また、波形整形手段5のスレッシュホールド電圧に近い電位の期間が短いので、前記波形整形手段5がCMOSインバータで構成されている場合、PMOSトランジスタおよびNMOSトランジスタの両方がオン動作して貫通電流が流れる期間を少なくできるので、消費電流を低減化することができる。
【0018】
図2は、本発明の再トリガ機能付き単安定マルチバイブレータ回路の具体的な構成を示す回路図である。
図2において、TINはトリガ入力端子であり、入力端子TINに印加される信号の“L”レベルでトリガ/再トリガがかかるように構成されている。また、OUTは出力端子である。
【0019】
また、INV1は入力インバータ回路、NORはノア回路であり、トリガ信号が入力端子TINに印加されている期間中にコンデンサCの一側端C1 を“L”レベルに保持する。また、トリガ信号が入力端子TINに印加されてワンショットパルスを出力している期間中は上記コンデンサCの一側端C1 を“H”レベルに保持する電位制御手段を構成するものである。
【0020】
Q1は第1のトランジスタ、Q2は第2のトランジスタであり、トリガ信号が印加されている期間中にコンデンサCの他側端C2 を“H”レベル(電源電圧Vdd−しきい値電圧VTH)に充電する充電手段として動作するものである。
【0021】
R1は第1の抵抗器、R2は第2の抵抗器、Q3は第3のトランジスタであり、これらの直列回路はコンデンサCの他側端C2 と接地GND間を接続し、コンデンサCに充電された電荷を放電する放電手段を構成している。
【0022】
INV2は出力インバータであり、例えば、CMOSトランジスタによって構成されている。この出力インバータINV2はコンデンサCの他側端C2 の電圧を受けて反転させて出力端子OUTに導出するとともに、ノア回路NORの他側端に導出するものである。なお、本実施の形態では第1の抵抗器R1の値を小さくして、コンデンサCの他側端C2 の電圧を大幅に降下させることなく出力できるようにしている。
【0023】
ノア回路NORは、出力インバータINV2の出力端の電位が“H”レベルになると、コンデンサCの一側端C1 の電位を“L”レベルに保持する電位制御手段として設けられている。
【0024】
第1の抵抗器R1および第2のトランジスタQ2は、トリガ電圧が入力端子TINに印加された時に前記出力インバータINV2の入力を“H”レベルに維持する手段を構成している。
【0025】
前述のように構成された本実施の形態の再トリガ機能付き単安定マルチバイブレータ回路の各部の動作波形を図3に示す。
図3に示したように、第1のトランジスタQ1にトリガ信号が入力されるとコンデンサCの他側端C2 が“H”レベルに引き上げられる。
【0026】
また、パルス信号を出力しているときに再トリガがかけられた場合は、ノア回路NORの出力が“L”レベルになる場合があるので、第1のトランジスタQ1とノア回路NORの駆動能力がぶつかりあってしまう。
【0027】
このぶつかりあいは、コンデンサCの充電が急速に進むと解除されるので大きな問題ではないが、その間でも出力インバータINV2の入力を必ず“H”レベルに保つ必要がある。このため、第1のトランジスタQ1を充分に強力にすれば不要だが、本実施の形態のように第2のトランジスタQ2および第2の抵抗器R2を設けた方が合計面積を小さくすることができる。
【0028】
本実施の形態の再トリガ機能付き単安定マルチバイブレータ回路は、前述のように動作するので、パルス出力中の電位は出力インバータINV2のスレッシュホールドよりも十分に高い電位に保持される。この結果、出力インバータINV2を構成するCMOSインバータのPMOSトランジスタおよびNMOSトランジスタの両方が同時にオン動作して貫通電流が流れるのを防止することができ、消費電流を低減することができる。
【0029】
さらに、パルス終了後は、出力インバータINV2と、ノア回路NORと、コンデンサCとによる正帰還ループの効果により、出力インバータINV2に貫通電流が流れない範囲の電位に直ちに変化するので、パルス終了後においても消費電流を低減することができる。
【0030】
また、本実施の形態によれば、出力インバータのスレッシュホールド電圧に近づく電圧の時間当たりの変化を大きくできるので、ノイズによるパルス終了時間のズレ(ジッタ)を少なくすることができる。
【0031】
なお、具体的な回路例として、図2はMOSトランジスタを用いた例を示しが、トランジスタはバイポーラトランジスタを用いてもよい。また、図2に示した回路において、論理和の否定回路NORの代わりに、否定の論理積(AND)回路を用いる等、等価の回路に置き換えることができるのは勿論である。
【0032】
【発明の効果】
本発明は前述したように、本発明によれば、ワンショットパルスの出力を開始するときに、電荷蓄積手段の一側端の電位を電位制御手段により“L”レベルから“H”レベルに変化させて、前記電荷蓄積手段の放電開始電圧を上昇させるようにしたので、前記電荷蓄積手段の放電字の電圧変化勾配を大きくすることができ、パルスの終了タイミングを高精度に決定することができる。
【0033】
これにより、パルス幅の時間ばらつき、すなわちジッタを大幅に低減することができる。また、放電電圧の変化勾配を大きくできるので、出力回路としてCMOSインバータを使用したときに、CMOSインバータを構成するPMOSトランジスタおよびNMOSトランジスタの両方が同時にオン動作して貫通電流が流れるのを防止することができ、消費電流を低減することができる。
【図面の簡単な説明】
【図1】本発明の再トリガ機能付き単安定マルチバイブレータ回路の機能毎の構成を示すブロック図である。
【図2】本発明の一実施の形態を示し、再トリガ機能付き単安定マルチバイブレータ回路の一例を説明する回路図である。
【図3】図2の回路の各部の動作を説明するための波形図である。
【図4】従来技術を示す回路図である。
【図5】図4の回路の各部の動作を説明するための波形図である。
【符号の説明】
1 電荷蓄積手段
1a 一側端
1b 他側端
2 充電手段
3 放電手段
4 電位制御手段
5 波形整形手段
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a monostable multivibrator circuit with a re-trigger function, and is particularly suitable for use in a CMOS-LSI.
A monostable multivibrator with a re-trigger function is characterized by low circuit operating current and low jitter.
[0002]
[Prior art]
A monostable multivibrator circuit with a re-trigger function can be configured using a D-FF, for example, as shown in FIG. That is, the potential of the output terminal Q of the D-FF is set to “H” level by the trigger input, and the output is returned to the reset input terminal R through the delay circuit by the resistor R and the capacitor C. The pulse ends after a set time determined by the threshold voltage at the end R.
[0003]
In the monostable multivibrator circuit configured as described above, the operation of the delay circuit by the resistor R and the capacitor C is initialized when there is a trigger input at the input terminal TIN as shown in the operation waveform diagram of FIG. Retrigger operation is performed.
[0004]
[Problems to be solved by the invention]
As is well known, in a CMOS logic circuit, if the input level to the logic gate is the power supply or the GND level, the current consumption can be extremely reduced. However, in the monostable multivibrator circuit with the retrigger function configured as shown in FIG. 4, since an intermediate level signal near the threshold level continues to be applied to the reset input terminal R, the CMOS logic circuit is penetrated during that time. There was a problem that current flowed and current consumption increased. In addition, when the pulse output is completed and returns to the stable state, it returns slowly, and there is a problem that current flows in the CMOS logic circuit during that time.
[0005]
Further, in the case of the conventional monostable multivibrator, there is a problem that the pulse width has a large time variation (jitter). This is because, after the output is set by the delay circuit, the voltage of the reset input rises slowly (in some cases, falls) and reaches the threshold voltage that accepts the input. This is because the timing at which the end of the pulse is determined varies.
[0006]
In view of the above problems, an object of the present invention is to provide a monostable multivibrator circuit with a re-trigger function that can reduce current consumption and jitter.
[0007]
[Means for Solving the Problems]
The monostable multivibrator circuit with a re-trigger function according to the present invention includes a charge storage means for storing charges and a side end of the charge storage means at an “L” level during a period when a trigger signal is applied to an input terminal. And holding the one side end of the charge accumulating means at “H” level during the one-shot pulse output after the trigger signal is released, and the charge during the period when the trigger signal is applied. A charging unit that charges the charge storage unit so that the other side end of the storage unit is at “H” level; and the other side end of the charge storage unit during the one-shot pulse output after the trigger signal is released A discharge means for discharging the charge stored in the charge storage means by connecting to a potential in a closed circuit, and starting output of a one-shot pulse by controlling the potential of the potential control means At this time, the potential at one end of the charge storage means is changed from “L” level to “H” level to increase the discharge start voltage of the charge storage means, and the voltage change at the other end of the charge storage means It is characterized by a large gradient.
[0008]
Another feature of the present invention is that it operates by receiving the voltage at the other end of the charge storage means, and the magnitude relationship between the voltage at the other end of the charge storage means and a predetermined threshold voltage. Further, waveform shaping means for changing the output logic level based on the above is further provided.
[0009]
Another feature of the present invention is that a first inverter that inverts and outputs a signal applied to an input terminal, and a signal output from the first inverter is supplied to one input terminal. In addition, a NOR circuit to which the potential of the output terminal is supplied to the other input terminal and a signal output from the first inverter are applied to the control electrode, and the output electrode is the second resistor, the first resistor A third transistor connected to the output terminal of the NOR circuit through a series circuit including a resistor and a capacitor, and a signal output from the first inverter are applied to the control electrode, and the output electrode is connected to the first electrode. A second transistor connected to a connection point between the first resistor and the second resistor, and an input terminal connected to the connection point between the first resistor and the second resistor; Applied to the input terminal It is characterized by comprising issue of a second inverter for deriving the output terminal by inverting the potential.
[0010]
Another feature of the present invention is that a first inverter that inverts and outputs a signal applied to an input terminal, and a signal output from the first inverter is supplied to one input terminal. In addition, a NOR circuit to which a voltage derived from the output terminal is applied to the other input terminal, a signal output from the first inverter is applied to the control electrode, and the output electrode is a second resistor. A third transistor connected to the NOR circuit through a series circuit composed of a first resistor and a capacitor, a signal output from the first inverter is applied to the control electrode, and an output electrode is connected to the first electrode. A second transistor connected to a connection point between the first resistor and the second resistor, a signal output from the first inverter is applied to the control electrode, and an output electrode is connected to the first resistor. Vessel The input terminal is connected to the connection point of the second transistor connected to the connection point of the capacitor and the first resistor and the second resistor, and the signal applied to the input terminal And a second inverter that inverts the potential and outputs the inverted signal to the output terminal.
[0011]
[Action]
Since the present invention has the technical means, when the output of the one-shot pulse is started, the potential control means changes the potential at one side end of the charge storage means from the “L” level to the “H” level. Since the discharge start voltage of the charge storage means is increased, the voltage change gradient of the charge storage means is increased, and the pulse end timing can be easily determined.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a monostable multivibrator circuit with a re-trigger function according to the present invention will be described with reference to the drawings.
[0013]
FIG. 1 is a block diagram showing a functional configuration of a monostable multivibrator circuit with a re-trigger function according to the present embodiment. As shown in FIG. 1, the monostable multivibrator circuit with a retrigger function according to the present embodiment includes a charge storage unit 1, a charging unit 2, a discharging unit 3, a potential control unit 4, and a waveform shaping unit 5. The potential of the output terminal OUT is inverted according to a trigger signal applied to the input terminal TIN.
[0014]
That is, when the trigger signal is not applied to the input terminal TIN, the potential control unit 4 holds the one end 1a of the charge storage unit 1 at the “L” level potential. At this time, the charge accumulating means 1 is charged from the other end 1b by the charging means 2, and the potential at the other end 1b is increased by a predetermined potential from the one end 1a by a predetermined potential.
[0015]
When a trigger signal is applied to the input terminal TIN, the potential of the one end 1a of the charge storage unit 1 is inverted to “H” level by the control of the potential control unit 4 and the operation of the charging unit 2 is stopped. To do. At the same time, the operation of the discharge means 3 is started, and the electric charge accumulated at the one end 1a is discharged to the reference potential, in this case, the ground GND.
[0016]
As a result, the discharge start voltage of the charge accumulated in the charge accumulating means 1 is increased, and the gradient of the potential change of the charge accumulating means 1 due to the discharge is increased. For this reason, the terminal voltage of the charge accumulating unit 1 rapidly approaches and departs from the threshold voltage for the waveform shaping unit 5 to start the waveform shaping operation. Therefore, the timing at which the waveform shaping unit 5 operates and inverts the output. The variation becomes as small as possible, and a good operation with little jitter can be performed. When the waveform shaping means 5 inverts the output, the potential control means 4 inverts one side end 1a of the charge storage means 1 to "L" level.
[0017]
Further, since the period of the potential close to the threshold voltage of the waveform shaping means 5 is short, when the waveform shaping means 5 is constituted by a CMOS inverter, both the PMOS transistor and the NMOS transistor are turned on and a through current flows. Since the period can be reduced, current consumption can be reduced.
[0018]
FIG. 2 is a circuit diagram showing a specific configuration of a monostable multivibrator circuit with a retrigger function according to the present invention.
In FIG. 2, TIN is a trigger input terminal, and is configured to be triggered / retriggered at “L” level of a signal applied to the input terminal TIN. OUT is an output terminal.
[0019]
Further, INV1 is an input inverter circuit, and NOR is a NOR circuit, and holds one end C 1 of the capacitor C at the “L” level during a period when the trigger signal is applied to the input terminal TIN. Further, during the period when the trigger signal is applied to the input terminal TIN and the one-shot pulse is output, the potential control means is configured to hold the one end C 1 of the capacitor C at the “H” level.
[0020]
The first transistor Q1, Q2 is the second transistor, the other end C 2 "H" level of the capacitor C during the trigger signal is applied (power supply voltage Vdd- threshold voltage V TH ) To operate as a charging means.
[0021]
R1 is the first resistor, a second resistor R2, Q3 is the third transistor, these series circuits is connected between the other end C 2 and the ground GND of the capacitor C, charging the capacitor C Discharging means for discharging the generated charges is configured.
[0022]
INV2 is an output inverter, and is composed of, for example, a CMOS transistor. The output inverter INV2 well as to an output terminal OUT is inverted by receiving a voltage of the other end C 2 of capacitor C, it is intended to derive the other side terminal of a NOR circuit NOR. In the present embodiment by reducing the value of the first resistor R1, so that can be output without significantly lowering the voltage of the other end C 2 of the capacitor C.
[0023]
The NOR circuit NOR is provided as a potential control means for holding the potential of the one end C 1 of the capacitor C at the “L” level when the potential at the output end of the output inverter INV2 becomes the “H” level.
[0024]
The first resistor R1 and the second transistor Q2 constitute means for maintaining the input of the output inverter INV2 at the “H” level when a trigger voltage is applied to the input terminal TIN.
[0025]
FIG. 3 shows operation waveforms of each part of the monostable multivibrator circuit with a re-trigger function of the present embodiment configured as described above.
As shown in FIG. 3, when a trigger signal is input to the first transistor Q1, the other end C 2 of the capacitor C is raised to the “H” level.
[0026]
In addition, when a re-trigger is applied while outputting a pulse signal, the output of the NOR circuit NOR may become “L” level, so that the drive capability of the first transistor Q1 and the NOR circuit NOR is improved. I will collide.
[0027]
This collision is not a big problem because it is canceled when the charging of the capacitor C proceeds rapidly, but the input of the output inverter INV2 must be kept at the “H” level even during that time. For this reason, it is not necessary if the first transistor Q1 is sufficiently strong, but the total area can be reduced by providing the second transistor Q2 and the second resistor R2 as in the present embodiment. .
[0028]
Since the monostable multivibrator circuit with a retrigger function of this embodiment operates as described above, the potential during pulse output is held at a potential sufficiently higher than the threshold of the output inverter INV2. As a result, it is possible to prevent both the PMOS transistor and the NMOS transistor of the CMOS inverter constituting the output inverter INV2 from being turned on at the same time, thereby preventing a through current from flowing, thereby reducing current consumption.
[0029]
Furthermore, after the end of the pulse, the output inverter INV2, the NOR circuit NOR, and the positive feedback loop effected by the capacitor C immediately change the potential to a range where no through current flows through the output inverter INV2. Also, current consumption can be reduced.
[0030]
Further, according to the present embodiment, since the change per unit time of the voltage approaching the threshold voltage of the output inverter can be increased, the deviation (jitter) of the pulse end time due to noise can be reduced.
[0031]
As a specific circuit example, FIG. 2 shows an example using a MOS transistor, but a bipolar transistor may be used as the transistor. In addition, the circuit shown in FIG. 2 can be replaced with an equivalent circuit such as using a negative logical product (AND) circuit instead of the logical negative circuit NOR.
[0032]
【The invention's effect】
As described above, according to the present invention, when the output of the one-shot pulse is started, the potential at one side end of the charge storage means is changed from the “L” level to the “H” level by the potential control means. Since the discharge start voltage of the charge storage means is increased, the voltage change gradient of the discharge character of the charge storage means can be increased and the pulse end timing can be determined with high accuracy. .
[0033]
As a result, the time variation of the pulse width, that is, the jitter can be greatly reduced. In addition, since the change gradient of the discharge voltage can be increased, when a CMOS inverter is used as an output circuit, both the PMOS transistor and NMOS transistor constituting the CMOS inverter are simultaneously turned on to prevent a through current from flowing. Thus, current consumption can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration for each function of a monostable multivibrator circuit with a retrigger function according to the present invention.
FIG. 2 is a circuit diagram illustrating an example of a monostable multivibrator circuit with a re-trigger function according to an embodiment of the present invention.
3 is a waveform diagram for explaining the operation of each part of the circuit of FIG. 2;
FIG. 4 is a circuit diagram showing a conventional technique.
5 is a waveform diagram for explaining the operation of each part of the circuit of FIG. 4;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Charge storage means 1a One end 1b The other end 2 Charging means 3 Discharge means 4 Potential control means 5 Waveform shaping means

Claims (4)

電荷を蓄積する電荷蓄積手段と、
入力端子にトリガ信号が印加されている期間中に前記電荷蓄積手段の一側端を“L”レベルに保持し、前記トリガ信号が解除されてワンショットパルス出力中は前記電荷蓄積手段の一側端を“H”レベルに保持する電位制御手段と、
前記トリガ信号が印加されている期間中に前記電荷蓄積手段の他側端が“H”レベルとなるように前記電荷蓄積手段を充電する充電手段と、
前記トリガ信号が解除されてワンショットパルス出力中に、前記電荷蓄積手段の他側端と基準電位との間を閉回路に接続して前記電荷蓄積手段に充電されている電荷を放電する放電手段とを具備し、
前記電位制御手段の電位制御により、ワンショットパルスの出力を開始するときに前記電荷蓄積手段の一側端の電位を“L”レベルから“H”レベルに変化させて前記電荷蓄積手段の放電開始電圧を上昇させ、前記電荷蓄積手段の他側端の電圧変化の勾配を大きくしたことを特徴とする再トリガ機能付き単安定マルチバイブレータ回路。
Charge storage means for storing charge;
While the trigger signal is applied to the input terminal, one side end of the charge storage unit is held at the “L” level, and one side of the charge storage unit is output during the one-shot pulse output after the trigger signal is released. A potential control means for holding the end at the “H” level;
Charging means for charging the charge storage means so that the other end of the charge storage means is at the “H” level during the period in which the trigger signal is applied;
Discharge means for discharging the charge stored in the charge storage means by connecting the other end of the charge storage means and a reference potential to a closed circuit while the trigger signal is released and the one-shot pulse is being output. And
Due to the potential control of the potential control means, when one-shot pulse output is started, the potential at one side of the charge storage means is changed from "L" level to "H" level to start discharging of the charge storage means A monostable multivibrator circuit with a re-trigger function, wherein the voltage is increased to increase the gradient of voltage change at the other end of the charge storage means.
前記電荷蓄積手段の他側端の電圧を受けて動作し、前記電荷蓄積手段の他側端の電圧と所定のしきい値電圧との大小関係に基いて出力論理レベルを変化させる波形整形手段を更に具備することを特徴とする請求項1に記載の再トリガ機能付き単安定マルチバイブレータ回路。Waveform shaping means that operates in response to the voltage at the other end of the charge storage means and changes the output logic level based on the magnitude relationship between the voltage at the other end of the charge storage means and a predetermined threshold voltage. The monostable multivibrator circuit with a retrigger function according to claim 1, further comprising: 入力端子に印加される信号を反転させて出力する第1のインバータと、
前記第1のインバータから出力される信号が一方の入力端に供給されるとともに、他方の入力端には出力端子の電位が供給されるノア回路と、
前記第1のインバータから出力される信号が制御電極に与えられ、出力電極が第2の抵抗器、第1の抵抗器およびコンデンサからなる直列回路を介して前記ノア回路の出力端と接続されている第3のトランジスタと、
前記第1のインバータから出力される信号が制御電極に与えられ、出力電極が前記第1の抵抗器と第2の抵抗器との接続点に接続されている第2のトランジスタと、
前記第1の抵抗器と第2の抵抗器との接続点に入力端が接続されていて、前記入力端子に印加される信号の電位を反転させて出力端子に導出する第2のインバータとを具備することを特徴とする再トリガ機能付き単安定マルチバイブレータ回路。
A first inverter that inverts and outputs a signal applied to the input terminal;
A NOR circuit in which a signal output from the first inverter is supplied to one input terminal, and a potential of an output terminal is supplied to the other input terminal;
A signal output from the first inverter is applied to the control electrode, and the output electrode is connected to the output terminal of the NOR circuit through a series circuit including a second resistor, a first resistor, and a capacitor. A third transistor,
A second transistor in which a signal output from the first inverter is applied to a control electrode, and an output electrode is connected to a connection point between the first resistor and the second resistor;
A second inverter having an input terminal connected to a connection point between the first resistor and the second resistor, and inverting the potential of a signal applied to the input terminal to derive the output terminal; A monostable multivibrator circuit with a re-trigger function.
入力端子に印加される信号を反転させて出力する第1のインバータと、
前記第1のインバータから出力される信号が一方の入力端に供給されるとともに、他方の入力端には出力端子に導出される電圧が印加されるノア回路と、
前記第1のインバータから出力される信号が制御電極に与えられ、出力電極が第2の抵抗器、第1の抵抗器およびコンデンサからなる直列回路を介して前記ノア回路と接続されている第3のトランジスタと、
前記第1のインバータから出力される信号が制御電極に与えられ、出力電極が前記第1の抵抗器と第2の抵抗器との接続点に接続されている第2のトランジスタと、
前記第1のインバータから出力される信号が制御電極に与えられ、出力電極が前記第1の抵抗器とコンデンサとの接続点に接続されている第2のトランジスタと、
前記第1の抵抗器と第2の抵抗器との接続点に入力端が接続されていて、前記入力端に印加される信号の電位を反転させて出力端子に導出する第2のインバータとを具備することを特徴とする再トリガ機能付き単安定マルチバイブレータ回路。
A first inverter that inverts and outputs a signal applied to the input terminal;
A NOR circuit in which a signal output from the first inverter is supplied to one input terminal, and a voltage derived from an output terminal is applied to the other input terminal;
A signal output from the first inverter is applied to the control electrode, and the output electrode is connected to the NOR circuit through a series circuit including a second resistor, a first resistor, and a capacitor. Transistors
A second transistor in which a signal output from the first inverter is applied to a control electrode, and an output electrode is connected to a connection point between the first resistor and the second resistor;
A second transistor in which a signal output from the first inverter is applied to a control electrode, and the output electrode is connected to a connection point between the first resistor and the capacitor;
An input terminal is connected to a connection point between the first resistor and the second resistor, and a second inverter for inverting the potential of a signal applied to the input terminal and leading to the output terminal A monostable multivibrator circuit with a re-trigger function.
JP02912798A 1998-01-27 1998-01-27 Monostable multivibrator circuit with retrigger function Expired - Fee Related JP3732937B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02912798A JP3732937B2 (en) 1998-01-27 1998-01-27 Monostable multivibrator circuit with retrigger function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02912798A JP3732937B2 (en) 1998-01-27 1998-01-27 Monostable multivibrator circuit with retrigger function

Publications (2)

Publication Number Publication Date
JPH11214959A JPH11214959A (en) 1999-08-06
JP3732937B2 true JP3732937B2 (en) 2006-01-11

Family

ID=12267645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02912798A Expired - Fee Related JP3732937B2 (en) 1998-01-27 1998-01-27 Monostable multivibrator circuit with retrigger function

Country Status (1)

Country Link
JP (1) JP3732937B2 (en)

Also Published As

Publication number Publication date
JPH11214959A (en) 1999-08-06

Similar Documents

Publication Publication Date Title
US7486151B2 (en) Semiconductor circuit for use in timer circuit or oscillator circuit
JP2541585B2 (en) Reset signal generation circuit
KR20070081099A (en) Oscillation circuit
EP2426819A1 (en) Sawtooth oscillator having controlled endpoints and methodology therefor
US5151620A (en) CMOS input buffer with low power consumption
US5825220A (en) Auto-clear circuit and integrated circuit including an auto-clear circuit for initialization based on a power supply voltage
WO1993020617A1 (en) Digital clock selection and changeover apparatus
US6911852B2 (en) Start-up circuit
WO2006117236A2 (en) Apparatus and method for reducing power comsumption within an oscillator
JP3773829B2 (en) Chattering removal circuit
JPS6046610A (en) Sole-input oscillator circuit
JP3732937B2 (en) Monostable multivibrator circuit with retrigger function
US6091271A (en) Frequency doubling method and apparatus
JP2002135086A (en) Oscillator
WO1981001923A1 (en) Low power cmos oscillator
JPH0767066B2 (en) Voltage controlled oscillator
US4553054A (en) Power on reset circuit for microprocessor
JP3810316B2 (en) Frequency multiplier circuit
JP2999781B2 (en) Oscillation circuit
JPH09107273A (en) Pulse oscillator
JPH06224705A (en) Oscillating circuit
JP3622102B2 (en) CR oscillation circuit
KR100188009B1 (en) A pulse width modulation control apparatus for a pin reduction
KR930009425B1 (en) System initial reset circuit
JPH0983317A (en) Short pulse elimination circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051014

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees