JP3732378B2

JP3732378B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3732378B2
Application number: JP2000058427A
Authority: JP
Inventors: 直幸小泉; 象一小林
Original assignee: Shinko Electric Industries Co Ltd
Current assignee: Shinko Electric Industries Co Ltd
Priority date: 2000-03-03
Filing date: 2000-03-03
Publication date: 2006-01-05
Anticipated expiration: 2020-03-03
Also published as: JP2001250876A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳細には、ＢＧＡ（ボール・グリッド・アレイ）型のパッケージ構造あるいはチップ・サイズ・パッケージ（ＣＳＰ）構造を有する半導体装置において、プロセスの簡略化、コストの低減化等を図るのに有用な技術に関する。
【０００２】
【従来の技術】
従来、ＢＧＡ型パッケージにＬＳＩ素子等の半導体チップを搭載してなる半導体装置として、種々の形態のものが提案されている。その一例として、図１に示す形態の半導体装置がある。
図１に例示される半導体装置において、１はパッケージとして供される配線基板を示し、この配線基板１としては、例えばポリイミド樹脂やポリエステル樹脂等からなる樹脂層２の一方の面（図示の例では上側）に銅（Ｃｕ）の配線パターン３が形成されたものが用いられる。また、４は半導体素子（チップ）を示し、その電極端子５は、例えば金（Ａｕ）のボンディングワイヤ６を介して基板上の配線パターン３に電気的に接続され、一方、半導体チップ４の裏面（電極端子５が形成されている側と反対側の面）は、接着剤７により樹脂層２に接着されている。つまり、配線基板１への半導体チップ４の搭載は、ワイヤボンディングによる電極端子５と配線パターン３との電気的な接続と、接着剤７によるチップ本体と樹脂層２との接合とによって行われている。
【０００３】
また、８は本装置を外部から保護するためのエポキシ樹脂等からなる封止樹脂を示し、図示のように半導体チップ４、電極端子５、ボンディングワイヤ６及び配線パターン３を覆うようにして配線基板１上に形成されている。一方、配線基板１の半導体チップ４が搭載されている側と反対側の面には、当該基板をマザーボード等に搭載する際に用いる外部接続端子（はんだバンプ等）９が設けられている。この外部接続端子９は、図示のように配線基板１を貫通するスルーホールＴＨを介して配線パターン３に、ひいては半導体チップ４に電気的に接続されている。
【０００４】
かかるパッケージ構造を有する半導体装置は、例えば以下のようにして作製される。先ず、ポリイミド樹脂フィルム（樹脂層２）の一方の面に熱可塑性の接着剤（図示せず）を塗布したテープを用意しておき、このテープの所要箇所に、パンチング加工等によりスルーホールＴＨを形成する。
次に、接着剤が塗布されている側の樹脂層２の表面に銅（Ｃｕ）箔を熱プレス接着した後、フォトリソグラフィにより、スルーホールＴＨを覆うように所要の配線パターン３を形成する（配線基板１の完成）。
【０００５】
次に、配線基板１の必要箇所に接着剤７を塗布し、この接着剤７により半導体チップ４を固定支持すると共に、ボンディングワイヤ６により半導体チップ４の電極端子５を樹脂層２上の配線パターン３に電気的に接続する（半導体チップ４の搭載）。さらに、半導体チップ４の端子形成面、配線パターン３等を保護するために封止樹脂８で封止する。この封止の手法としては、典型的にトランスファモールドが用いられる。
【０００６】
最後に、配線基板１の封止樹脂８で覆われている側と反対側の面（図示の例では下側）において、開口しているスルーホールＴＨにはんだボールを配置し、リフローにより、配線パターン３に接続されるようにはんだバンプ（外部接続端子９）を形成する。
【０００７】
【発明が解決しようとする課題】
上述したように従来（図１）の半導体装置では、半導体チップ４の電極端子５と外部接続端子９との電気的な導通をとるためには、配線基板（樹脂層２）に穴明け（スルーホールＴＨの形成）を行う必要があった。
しかしながら、このような穴明け作業は極めて面倒であり、またそのために相当の時間を要するといった不利がある。つまり、製造プロセスが複雑化するといった問題があった。さらに、パンチング加工等による穴明け処理は、製造コストの増大を招くといった不利もある。
【０００８】
また、封止樹脂８で封止する典型的な手法としてトランスファモールドが用いられるが、この処理を行うに際しては細心の注意を払う必要がある。それは、樹脂の流れる勢いやその押圧によってボンディングワイヤ６の位置がずれたり、或いは場合によっては隣り合うボンディングワイヤ６が接触して電気的にショートするおそれがあるからである。つまり、樹脂封止の作業についても、極めて面倒で相当の時間を要するといった問題があった。また、封止樹脂８を所定形状に成形するために金型（モールド）を必要とするため、製造コストが増大するといった不利もある。
【０００９】
さらに、外部接続端子９に接続される配線パターン３と半導体チップ４との電気的接続はワイヤボンディング接続によって行われているため、外部接続端子９を不都合無く設けられる箇所がボンディング領域（半導体チップ４を搭載する基板１の周辺領域）の近傍に限られるといった不利がある。そのため、近年の高密度実装に即した多ピン化の要求に十分に応えられないといった課題もあった。
【００１０】
本発明は、上述した従来技術における課題に鑑み創作されたもので、プロセスの簡略化及びコストの低減化を図ると共に、多ピン化の要求に十分に応えることができる半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上述した従来技術の課題を解決するため、本発明に係る半導体装置の製造方法は、樹脂層の片面に配線パターンを備えた配線基板を形成する工程と、前記配線基板の前記配線パターンが形成されている側の面に絶縁膜を形成し、該配線パターンの端子形成部分に対応する部分の絶縁膜に開口部を形成する工程と、半導体素子が作り込まれている半導体基板の電極用パッドに突起状の電極端子を形成する工程と、前記配線基板の前記配線パターンが形成されている側とは反対側の面に接着剤層を形成する工程と、前記配線基板の接着剤層が形成されている側の面と前記半導体基板の前記突起状の電極端子が形成されている側の面とを対向させて、前記突起状の電極端子と前記配線パターンの位置とが対応するように位置合わせし、加熱及び加圧して、前記突起状の電極端子を、前記接着剤層及び前記樹脂層を貫通して前記配線パターンに接続する工程と、前記絶縁膜の開口部から露出している前記配線パターンの端子形成部分に外部接続端子を接合する工程とを含むことを特徴とする。
【００１２】
本発明に係る半導体装置の製造方法によれば、半導体素子の電極端子と外部接続端子との電気的な導通は、その突起状の電極端子が接着剤層及び樹脂層を貫通して配線パターンに接触していることにより、確保される。つまり、従来のように半導体チップの電極端子と外部接続端子との電気的な導通をとるための配線基板の穴明け処理（スルーホールの形成）を必要としない。これによって、製造プロセスを簡略化することができ、また製造コストの低減化を図ることが可能となる。
【００１３】
また、半導体素子の電極端子及び配線パターンは外部に露出していないので、従来技術に見られたような保護用の封止樹脂が不要となり、またその成形用の金型（モールド）も不要となる。つまり、封止処理を必要としない。これは、プロセスの簡略化及びコストの低減化に寄与するものである。
さらに、半導体素子の電極端子と配線パターン（外部接続端子）との電気的な接続は、従来技術に見られたようなワイヤボンディング接続ではなく、フリップチップ接続によって行われているので、外部接続端子の設置箇所が基板上のボンディング領域の近傍に限られるといった不利を招くことなく、基板面全体を端子形成領域として有効に使用することができる。つまり、外部接続端子の設置個数を相対的に増やすことができ、高密度実装に即した多ピン化を実現することが可能となる。
【００１４】
【発明の実施の形態】
図２は本発明の一実施形態に係る半導体装置の断面的な構成を模式的に示したものであり、特定的に、チップ・サイズ・パッケージ（ＣＳＰ）構造の半導体装置の例を示している。
本実施形態に係る半導体装置１０は、基本的には、パッケージとして供される配線基板１１と、配線基板１１の一方の面に接着剤層１７を介して搭載された半導体素子（チップ）１４と、配線基板１１の他方の面に形成された保護膜としての絶縁膜１８と、この絶縁膜１８の開口部から突出するように設けられた外部接続端子としてのはんだバンプ１９とを備えて構成されている。
【００１５】
配線基板１１は、ベース基材としての樹脂層１２の一方の面（図示の例では下側）に配線パターン１３が形成された構造を有している。樹脂層１２には、例えばポリイミド樹脂、ポリエステル樹脂等からなる樹脂フィルムや、ガラスクロス（ガラス繊維）にポリイミド樹脂、ポリエステル樹脂等を含浸させたフィルムなどが用いられる。樹脂層１２の厚さは、後述のプロセスから理解されるように、可及的に薄い方が望ましい。但し、配線基板１１のベース基材としての役割を果たすのに十分な厚さは確保する必要がある。これを考慮して本実施形態では、樹脂層１２として厚さが５０μｍ〜７５μｍの薄いものを使用している。一方、配線パターン１３の材料としては、典型的に銅（Ｃｕ）が用いられるが、更に導電性を高めるために、めっき等により金（Ａｕ）等の被覆を施すのが好ましい。
【００１６】
また、半導体チップ１４の端子形成面（図示の例では下側）に設けられた電極用パッド１５には、電極端子を構成する突起状の導電性バンプ１６が形成されている。この突起状の導電性バンプ（電極端子）１６は、その先端が接着剤層１７及び樹脂層１２を貫通して配線パターン１３に接触している。つまり、半導体チップ１４は、接着剤層１７を介して配線基板１１の樹脂層１２に接合されていると共に、突起状の導電性バンプ（電極端子）１６が接着剤層１７及び樹脂層１２を貫通して配線パターン１３に電気的に接続されるように配線基板１１に搭載されている（フリップチップ実装）。
【００１７】
導電性バンプ１６の材料としては、樹脂中に導電性粒子を６０〜９５重量％程度含有させた導電性ペーストが用いられる。樹脂としては、例えばポリエステル系、ポリイミド系、アクリル系、エポキシ系等のものが用いられ、導電性粒子としては、例えば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、はんだ等の金属粒子が用いられる。また、導電性バンプ１６の形態としては、上記の導電性ペーストにより形成したものの他に、ワイヤボンダーにより形成したバンプ（スタッドバンプ）や、めっきにより形成したバンプ（めっきバンプ）を用いてもよい。また、接着剤層１７には、一般的なエポキシ系の接着剤が用いられ、形態としては、ペースト状又はフィルム状のものが用いられる。
【００１８】
また、絶縁膜１８は、配線基板１１の配線パターン１３が形成されている側の面に、配線パターン１３の端子形成部分に対応する部分が開口するように形成されている。本実施形態では、絶縁膜１８の材料として感光性の樹脂、例えば感光性のソルダレジストを用いている。外部接続端子として供されるはんだバンプ１９は、絶縁膜１８の開口部から露出している配線パターン１３の端子形成部分に電気的に導通するように接合されている。このはんだバンプ１９は、本装置１０をマザーボード等の実装用基板に実装するために用いられる。
【００１９】
以下、本実施形態の半導体装置１０を製造する方法について、その製造工程を順に示す図３及び図４を参照しながら説明する。
先ず最初の工程では（図３（ａ）参照）、パッケージとして供される配線基板１１を作製する。これは、以下のようにして作製され得る。
例えば、樹脂層１２として、厚さが５０μｍ〜７５μｍのポリイミド樹脂フィルムの一方の面にポリイミド系の熱可塑性接着剤が塗布されたテープを用意し、このテープ（樹脂層１２）の接着剤が塗布されている面に銅（Ｃｕ）箔を熱プレス接着した後、フォトリソグラフィにより所要の配線パターン１３を形成する。具体的には、銅箔の上に感光性のレジストを塗布し、該レジストを配線パターンの形状に従うようにパターニングし、さらにエッチングにより不要なＣｕを除去し、レジストを剥離した後、銅（Ｃｕ）箔に金（Ａｕ）めっきを施す。この際、銅（Ｃｕ）箔をめっきベース膜（給電層）として用いることで、電解めっきにより銅（Ｃｕ）箔上にＡｕの被覆層を形成することができる。このような処理を経て、樹脂層１２の一方の面に所要の配線パターン１３が形成されてなる配線基板１１が作製される。
【００２０】
次の工程では（図３（ｂ）参照）、配線基板１１の配線パターン１３が形成されている側の面に、配線パターン１３の端子形成部分に対応する部分が開口された絶縁膜（保護膜）１８を、フォトリソグラフィにより形成する。
例えば、配線基板１１の配線パターン１３が形成されている側の全面に感光性のソルダレジストを塗布し、さらに配線パターン１３の端子形成部分の形状に従うように露光及び現像（ソルダレジスト層のパターニング）を行い、端子形成部分に対応する部分のソルダレジスト層に開口部を形成する。これによって、配線基板１１の配線パターン１３が形成されている側の面において、配線パターン１３の端子形成部分が露出し、それ以外の部分がソルダレジスト層（絶縁膜）１８によって覆われたことになる。
【００２１】
次の工程では（図３（ｃ）参照）、最終的に個々のＣＳＰに分割されるべき複数の半導体素子（チップ１４）が予め作り込まれている半導体基板（ウエハ）２０を用意し、このウエハ２０上の各電極用パッド１５に、本発明の特徴部分をなす突起状の導電性バンプ（電極端子）１６を形成する。
かかる突起状の導電性バンプ１６は、例えば、ポリエステル系やポリイミド系などの樹脂中にＡｕ、Ａｇ、はんだ等の導電性粒子を６０〜９５重量％程度含有させた導電性ペーストをスクリーン印刷によって各電極用パッド１５上に転写することにより、形成される。このスクリーン印刷の際に用いるマスクとしては、例えば、厚さが２５μｍ〜５０μｍのポリイミドフィルムに、直径が３０μｍ〜６０μｍの貫通孔をレーザ等により明けたものを用いることが好ましい。
【００２２】
次の工程では（図３（ｄ）参照）、ソルダレジスト層（絶縁膜）１８が形成された配線基板１１を、ソルダレジスト層１８が形成されている側を下にして吸着用の治具（図示せず）で保持した後、配線基板１１の樹脂層１２上に、ペースト状のエポキシ系の接着剤（後の段階で硬化されて接着剤層１７となる。）を塗布する。さらに、この接着剤の上に、突起状の導電性バンプ（電極端子）１６が形成されている側を下にしてウエハ２０（半導体チップ１４）を配置し、その導電性バンプ（電極端子）１６と各々の配線パターン１３とが対応するようにウエハ２０（半導体チップ１４）の位置合わせを行う。
【００２３】
なお、この工程ではペースト状の接着剤を基板１１上に塗布しているが、かかる形態に代えて、フィルム状の接着剤を基板１１上に貼り付けてもよい。フィルム状の接着剤については、プリプレグのようにＢステージ状態（半硬化状態）にあるものを用いる必要がある。
次の工程では（図４（ａ）参照）、位置合わせが行われた配線基板１１及びウエハ２０（半導体チップ１４）に対し、加熱・加圧用の治具（図示せず）を用いて、約２００℃の温度で加熱すると共に、図中矢印で示すように加圧する。これによって、接着剤が硬化し（接着剤層１７）、ウエハ２０（半導体チップ１４）の突起状の導電性バンプ（電極端子）１６の先端が接着剤層１７及び樹脂層１２を貫通して配線パターン１３に接触し、同時に、接着剤層１７を介してウエハ２０（半導体チップ１４）と配線基板１１の樹脂層１２とが接合される。これによって、各半導体チップ１４は配線基板１１に搭載されたことになる（フリップチップ実装）。
【００２４】
次の工程では（図４（ｂ）参照）、ウエハ２０（半導体チップ１４）が接合された配線基板１１を、ソルダレジスト層（絶縁膜）１８が形成されている側を上にして吸着用の治具（図示せず）で保持した後、ソルダレジスト層１８の開口部から露出している配線パターン１３の端子形成部分にはんだバンプ（外部接続端子）１９を形成する。
【００２５】
これは、ソルダレジスト層１８の開口部にはんだボールを配置し、リフローを行うことで実現される。これによって、はんだボールが開口部内を満たして配線パターン１３の端子形成部分に電気的に導通し、ソルダレジスト層１８の上側にボール状に突出したはんだバンプ１９が形成される。なお、本実施形態では外部接続端子としてはんだバンプ１９を用いているが、これに代えて金（Ａｕ）バンプを用いてもよい。
【００２６】
また、特に図示はしていないが、はんだボールをソルダレジスト層１８の開口部内に配置する前に、はんだの濡れ性を向上させるために、当該開口部の内壁に銅（Ｃｕ）めっき等による導体皮膜を形成するようにすると好適である。
最後の工程では（図４（ｃ）参照）、ダイサー等により、破線で示すように分割線Ｃ−Ｃ’に沿って個々のＣＳＰに分割し、本実施形態（図２）の半導体装置１０を得る。
【００２７】
以上説明したように、本実施形態に係る半導体装置１０及びその製造方法によれば、半導体チップ１４の電極端子（突起状の導電性バンプ）１６と外部接続端子（はんだバンプ）１９との電気的な導通は、その突起状の導電性バンプ１６が接着剤層１７及び樹脂層１２を貫通して配線パターン１３に接触していることにより、確保される。つまり、従来技術（図１）のように半導体チップの電極端子と外部接続端子との電気的な導通をとるための配線基板の穴明け処理（スルーホールの形成）を必要としない。これによって、製造プロセスの簡略化及び製造コストの低減化を図ることができる。
【００２８】
また、図２の構成からもわかるように、半導体チップ１４の電極端子１６及び配線パターン１３は外部に露出していないので、従来技術（図１）で用いられていたような封止樹脂を必要とせず、またその成形用の金型（モールド）も必要としない。つまり、封止処理を必要としない。これは、プロセスの簡略化及びコストの低減化に寄与するものである。
【００２９】
さらに、半導体チップ１４の電極端子１６と配線パターン１３（外部接続端子１９）とはフリップチップ実装によって電気的に接続されているので、従来のように外部接続端子の設置箇所が基板上のボンディング領域の近傍に限られるといった不利を招くことなく、基板面全体を端子形成領域として有効に使用することができる。これによって、外部接続端子（はんだバンプ１９）の設置個数を相対的に増やすことができ、ひいては多ピン化に寄与することが可能となる。
【００３０】
なお、上述した実施形態では図３（ａ）〜図４（ｂ）に示す各処理をウエハ・スケールで行った後、個々のＣＳＰに分割して半導体装置１０を得るようにした場合について説明したが、半導体装置１０を製造する方法はこれに限定されないことはもちろんである。
例えば、ウエハ・スケールではなく、最初から個々のチップサイズに対応させて配線基板１１を作製する工程（図３（ａ）と同様の工程）から始めて、最終的にはんだバンプ１９を形成する工程（図４（ｂ）と同様の工程）で終えるようにしてもよい。この場合、図４（ｃ）の工程は不要である。
【００３１】
【発明の効果】
以上説明したように本発明によれば、製造プロセスの簡略化及び製造コストの低減化を図ることができると共に、多ピン化の要求に十分に応えることが可能となる。
【図面の簡単な説明】
【図１】従来技術の一例に係る半導体装置の構成を模式的に示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の構成を模式的に示す断面図である。
【図３】図２の半導体装置の製造工程を示す断面図である。
【図４】図３の製造工程に続く製造工程を示す断面図である。
【符号の説明】
１０…半導体装置
１１…配線基板
１２…樹脂層
１３…配線パターン（端子形成部分を含む）
１４…半導体素子（チップ）
１５…電極用パッド
１６…突起状の電極端子（導電性バンプ）
１７…接着剤層
１８…絶縁膜（ソルダレジスト層）
１９…外部接続端子（はんだバンプ又はＡｕバンプ）
２０…半導体基板（ウエハ）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device, and more particularly, simplification of process and cost in a semiconductor device having a BGA (ball grid array) type package structure or a chip size package (CSP) structure. TECHNICAL FIELD
[0002]
[Prior art]
Conventionally, various types of semiconductor devices have been proposed as a semiconductor device in which a semiconductor chip such as an LSI element is mounted on a BGA type package. As an example, there is a semiconductor device having the form shown in FIG.
In the semiconductor device illustrated in FIG. 1, reference numeral 1 denotes a wiring board provided as a package. As the wiring board 1, for example, one surface of a resin layer 2 made of polyimide resin, polyester resin, or the like (in the illustrated example, A wiring pattern 3 made of copper (Cu) is formed on the upper side. Reference numeral 4 denotes a semiconductor element (chip), and its electrode terminal 5 is electrically connected to the wiring pattern 3 on the substrate via, for example, gold (Au) bonding wires 6, while the back surface of the semiconductor chip 4. The surface opposite to the side where the electrode terminals 5 are formed is bonded to the resin layer 2 with an adhesive 7. That is, the mounting of the semiconductor chip 4 on the wiring substrate 1 is performed by electrical connection between the electrode terminal 5 and the wiring pattern 3 by wire bonding and bonding of the chip body and the resin layer 2 by the adhesive 7. Yes.
[0003]
Reference numeral 8 denotes a sealing resin made of an epoxy resin or the like for protecting the apparatus from the outside. As shown in the figure, the wiring substrate is provided so as to cover the semiconductor chip 4, the electrode terminals 5, the bonding wires 6 and the wiring pattern 3. 1 is formed. On the other hand, an external connection terminal (solder bump or the like) 9 used when mounting the substrate on a mother board or the like is provided on the surface of the wiring substrate 1 opposite to the side on which the semiconductor chip 4 is mounted. The external connection terminals 9 are electrically connected to the wiring pattern 3 and thus to the semiconductor chip 4 through through holes TH penetrating the wiring board 1 as shown in the figure.
[0004]
A semiconductor device having such a package structure is manufactured as follows, for example. First, a tape with a thermoplastic adhesive (not shown) applied to one surface of a polyimide resin film (resin layer 2) is prepared, and through holes TH are formed in a required portion of the tape by punching or the like. Form.
Next, after hot press bonding a copper (Cu) foil to the surface of the resin layer 2 on the side where the adhesive is applied, a required wiring pattern 3 is formed by photolithography so as to cover the through hole TH ( Completion of the wiring board 1).
[0005]
Next, an adhesive 7 is applied to necessary portions of the wiring substrate 1, and the semiconductor chip 4 is fixed and supported by the adhesive 7, and the electrode terminals 5 of the semiconductor chip 4 are connected to the wiring pattern on the resin layer 2 by the bonding wires 6. 3 is electrically connected (mounting of the semiconductor chip 4). Further, sealing is performed with a sealing resin 8 in order to protect the terminal formation surface of the semiconductor chip 4, the wiring pattern 3, and the like. As this sealing method, a transfer mold is typically used.
[0006]
Finally, a solder ball is placed in the open through hole TH on the surface opposite to the side covered with the sealing resin 8 of the wiring substrate 1 (the lower side in the illustrated example), and wiring is performed by reflow. Solder bumps (external connection terminals 9) are formed so as to be connected to the pattern 3.
[0007]
[Problems to be solved by the invention]
As described above, in the conventional semiconductor device (FIG. 1), in order to establish electrical continuity between the electrode terminal 5 of the semiconductor chip 4 and the external connection terminal 9, a hole is formed in the wiring board (resin layer 2). Formation of the hole TH) was necessary.
However, such a drilling operation is extremely troublesome and has a disadvantage that it requires a considerable amount of time. That is, there is a problem that the manufacturing process becomes complicated. Further, the punching process by punching or the like has a disadvantage that the manufacturing cost is increased.
[0008]
In addition, a transfer mold is used as a typical method of sealing with the sealing resin 8, but it is necessary to pay close attention when performing this process. This is because there is a possibility that the position of the bonding wire 6 may be shifted due to the flow of the resin and its pressing, or the adjacent bonding wires 6 may come into contact with each other and be electrically shorted. That is, the resin sealing work is also very troublesome and requires a considerable amount of time. Moreover, since a mold (mold) is required to mold the sealing resin 8 into a predetermined shape, there is a disadvantage that the manufacturing cost increases.
[0009]
Furthermore, since the electrical connection between the wiring pattern 3 connected to the external connection terminal 9 and the semiconductor chip 4 is performed by wire bonding connection, a place where the external connection terminal 9 is provided without any problem is a bonding region (semiconductor chip 4). There is a disadvantage that it is limited to the vicinity of the peripheral region of the substrate 1 on which is mounted. For this reason, there has been a problem that the demand for increasing the number of pins in accordance with the recent high-density mounting cannot be sufficiently met.
[0010]
The present invention was created in view of the above-described problems in the prior art, and provides a method for manufacturing a semiconductor device capable of sufficiently simplifying the process and reducing the cost and sufficiently satisfying the demand for increasing the number of pins. The purpose is to do.
[0011]
[Means for Solving the Problems]
In order to solve the above-described problems of the prior art, a method of manufacturing a semiconductor device according to the present invention includes a step of forming a wiring board having a wiring pattern on one surface of a resin layer, and the wiring pattern of the wiring board is formed. Forming an insulating film on the surface of the wiring pattern, forming an opening in a portion of the insulating film corresponding to the terminal forming portion of the wiring pattern, and an electrode pad of the semiconductor substrate in which the semiconductor element is formed A step of forming a protruding electrode terminal, a step of forming an adhesive layer on a surface of the wiring substrate opposite to the side on which the wiring pattern is formed, and an adhesive layer of the wiring substrate are formed. The side of the semiconductor substrate and the side of the semiconductor substrate on which the protruding electrode terminals are formed are opposed so that the protruding electrode terminals correspond to the positions of the wiring patterns. Heating and pressurizing Connecting the protruding electrode terminal to the wiring pattern through the adhesive layer and the resin layer, and a terminal forming portion of the wiring pattern exposed from the opening of the insulating film. And a step of joining the external connection terminals .
[0012]
According to the method for manufacturing a semiconductor device of the present invention, the electrical continuity between the electrode terminal of the semiconductor element and the external connection terminal is such that the protruding electrode terminal penetrates the adhesive layer and the resin layer into the wiring pattern. Secured by contact. That is, it is not necessary to perform a drilling process (formation of a through hole) of the wiring board for electrical connection between the electrode terminal of the semiconductor chip and the external connection terminal as in the prior art. As a result, the manufacturing process can be simplified and the manufacturing cost can be reduced.
[0013]
Further, since the electrode terminals and the wiring pattern of the semiconductor element are not exposed to the outside, a protective sealing resin as found in the prior art is unnecessary, and a molding die (mold) is also unnecessary. Become. That is, no sealing process is required. This contributes to simplification of the process and cost reduction.
Furthermore, the electrical connection between the electrode terminal of the semiconductor element and the wiring pattern (external connection terminal) is not performed by wire bonding as in the prior art, but by flip chip connection. The entire substrate surface can be used effectively as a terminal formation region without incurring the disadvantage that the installation location of is limited to the vicinity of the bonding region on the substrate. That is, it is possible to relatively increase the number of installed external connection terminals, and it is possible to realize a multi-pin configuration suitable for high-density mounting.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 2 schematically shows a cross-sectional configuration of a semiconductor device according to an embodiment of the present invention, and specifically shows an example of a semiconductor device having a chip size package (CSP) structure. .
The semiconductor device 10 according to the present embodiment basically includes a wiring board 11 provided as a package, and a semiconductor element (chip) 14 mounted on one surface of the wiring board 11 via an adhesive layer 17. And an insulating film 18 as a protective film formed on the other surface of the wiring board 11 and a solder bump 19 as an external connection terminal provided so as to protrude from the opening of the insulating film 18. ing.
[0015]
The wiring substrate 11 has a structure in which a wiring pattern 13 is formed on one surface (lower side in the illustrated example) of a resin layer 12 as a base substrate. For the resin layer 12, for example, a resin film made of polyimide resin, polyester resin, or the like, or a film in which a glass cloth (glass fiber) is impregnated with polyimide resin, polyester resin, or the like is used. The thickness of the resin layer 12 is preferably as thin as possible, as will be understood from the process described later. However, it is necessary to ensure a sufficient thickness to serve as a base material for the wiring board 11. In consideration of this, in the present embodiment, a thin resin layer 12 having a thickness of 50 μm to 75 μm is used. On the other hand, copper (Cu) is typically used as the material of the wiring pattern 13, but it is preferable to coat with gold (Au) or the like by plating or the like in order to further increase the conductivity.
[0016]
In addition, on the electrode pad 15 provided on the terminal forming surface (lower side in the illustrated example) of the semiconductor chip 14, protruding conductive bumps 16 constituting electrode terminals are formed. The protruding conductive bumps (electrode terminals) 16 have their tips penetrating the adhesive layer 17 and the resin layer 12 and in contact with the wiring pattern 13. That is, the semiconductor chip 14 is bonded to the resin layer 12 of the wiring substrate 11 via the adhesive layer 17, and the protruding conductive bumps (electrode terminals) 16 penetrate the adhesive layer 17 and the resin layer 12. Then, it is mounted on the wiring board 11 so as to be electrically connected to the wiring pattern 13 (flip chip mounting).
[0017]
As a material of the conductive bump 16, a conductive paste in which conductive particles are contained in the resin in an amount of about 60 to 95% by weight is used. Examples of the resin include polyester-based, polyimide-based, acrylic-based, and epoxy-based resins. Examples of the conductive particles include gold (Au), silver (Ag), copper (Cu), nickel (Ni), Metal particles such as solder are used. Moreover, as a form of the conductive bump 16, a bump (stud bump) formed by a wire bonder or a bump (plated bump) formed by plating may be used in addition to the conductive paste formed above. Moreover, a general epoxy adhesive is used for the adhesive layer 17, and a paste-like or film-like one is used.
[0018]
The insulating film 18 is formed on the surface of the wiring substrate 11 on which the wiring pattern 13 is formed so that a portion corresponding to the terminal forming portion of the wiring pattern 13 is opened. In the present embodiment, a photosensitive resin, for example, a photosensitive solder resist is used as the material of the insulating film 18. A solder bump 19 provided as an external connection terminal is joined to a terminal forming portion of the wiring pattern 13 exposed from the opening of the insulating film 18 so as to be electrically connected. The solder bumps 19 are used for mounting the apparatus 10 on a mounting board such as a mother board.
[0019]
Hereinafter, a method for manufacturing the semiconductor device 10 of the present embodiment will be described with reference to FIGS.
First, in the first step (see FIG. 3A), a wiring substrate 11 provided as a package is manufactured. This can be made as follows.
For example, as the resin layer 12, a tape in which a polyimide-based thermoplastic adhesive is applied to one surface of a polyimide resin film having a thickness of 50 μm to 75 μm is prepared, and the adhesive of this tape (resin layer 12) is applied. After a copper (Cu) foil is hot-press bonded to the applied surface, a required wiring pattern 13 is formed by photolithography. Specifically, a photosensitive resist is applied on the copper foil, the resist is patterned so as to conform to the shape of the wiring pattern, unnecessary Cu is removed by etching, the resist is removed, and then copper (Cu ) Gold (Au) plating is applied to the foil. At this time, by using the copper (Cu) foil as the plating base film (feeding layer), the Au coating layer can be formed on the copper (Cu) foil by electrolytic plating. Through such a process, a wiring substrate 11 in which a required wiring pattern 13 is formed on one surface of the resin layer 12 is manufactured.
[0020]
In the next step (see FIG. 3B), an insulating film (protective film) in which a portion corresponding to the terminal formation portion of the wiring pattern 13 is opened on the surface of the wiring substrate 11 on which the wiring pattern 13 is formed. ) 18 is formed by photolithography.
For example, a photosensitive solder resist is applied to the entire surface of the wiring board 11 on which the wiring pattern 13 is formed, and exposure and development (patterning of the solder resist layer) are performed in accordance with the shape of the terminal formation portion of the wiring pattern 13. Then, an opening is formed in a part of the solder resist layer corresponding to the terminal forming part. As a result, the terminal forming portion of the wiring pattern 13 is exposed on the surface of the wiring substrate 11 on which the wiring pattern 13 is formed, and the other portion is covered with the solder resist layer (insulating film) 18. Become.
[0021]
In the next step (see FIG. 3C), a semiconductor substrate (wafer) 20 in which a plurality of semiconductor elements (chips 14) to be finally divided into individual CSPs is prepared in advance is prepared. Protruding conductive bumps (electrode terminals) 16 that form a characteristic part of the present invention are formed on each electrode pad 15 on the wafer 20.
For example, the protruding conductive bumps 16 are formed by screen printing with a conductive paste in which about 60 to 95% by weight of conductive particles such as Au, Ag, and solder are contained in a polyester or polyimide resin. It is formed by transferring onto the electrode pad 15. As a mask used for this screen printing, for example, it is preferable to use a polyimide film having a thickness of 25 μm to 50 μm and a through hole having a diameter of 30 μm to 60 μm opened by a laser or the like.
[0022]
In the next step (see FIG. 3D), the wiring substrate 11 on which the solder resist layer (insulating film) 18 is formed is placed on the side of the solder resist layer 18 formed on the jig for suction ( Then, a paste-like epoxy adhesive (cured at a later stage to become the adhesive layer 17) is applied onto the resin layer 12 of the wiring substrate 11. Further, on this adhesive, the wafer 20 (semiconductor chip 14) is arranged with the side on which the protruding conductive bumps (electrode terminals) 16 are formed facing down, and the conductive bumps (electrode terminals) 16 are arranged. The wafer 20 (semiconductor chip 14) is aligned so that each wiring pattern 13 corresponds to each other.
[0023]
In this step, the paste-like adhesive is applied on the substrate 11, but instead of this form, a film-like adhesive may be attached on the substrate 11. About a film adhesive, it is necessary to use what is in a B stage state (semi-hardened state) like a prepreg.
In the next step (see FIG. 4 (a)), the wiring substrate 11 and the wafer 20 (semiconductor chip 14) that have been aligned are used by using a heating / pressurizing jig (not shown). While heating at a temperature of 200 ° C., pressurization is performed as indicated by an arrow in the figure. As a result, the adhesive is cured (adhesive layer 17), and the tips of the protruding conductive bumps (electrode terminals) 16 of the wafer 20 (semiconductor chip 14) penetrate the adhesive layer 17 and the resin layer 12 and are wired. At the same time, the wafer 20 (semiconductor chip 14) and the resin layer 12 of the wiring substrate 11 are bonded via the adhesive layer 17. As a result, each semiconductor chip 14 is mounted on the wiring substrate 11 (flip chip mounting).
[0024]
In the next step (see FIG. 4B), the wiring substrate 11 to which the wafer 20 (semiconductor chip 14) is bonded is adsorbed with the side on which the solder resist layer (insulating film) 18 is formed facing up. After being held by a jig (not shown), solder bumps (external connection terminals) 19 are formed on the terminal forming portions of the wiring pattern 13 exposed from the openings of the solder resist layer 18.
[0025]
This is realized by arranging solder balls in the openings of the solder resist layer 18 and performing reflow. As a result, the solder ball fills the opening and is electrically connected to the terminal forming portion of the wiring pattern 13, and the solder bump 19 protruding in a ball shape is formed above the solder resist layer 18. In the present embodiment, the solder bumps 19 are used as the external connection terminals, but gold (Au) bumps may be used instead.
[0026]
Although not shown in particular, in order to improve the wettability of the solder before placing the solder ball in the opening of the solder resist layer 18, a conductor made of copper (Cu) plating or the like is applied to the inner wall of the opening. It is preferable to form a film.
In the last step (see FIG. 4C), the semiconductor device 10 of this embodiment (FIG. 2) is divided by the dicer or the like into individual CSPs along the dividing line CC ′ as shown by the broken line. obtain.
[0027]
As described above, according to the semiconductor device 10 and the manufacturing method thereof according to the present embodiment, the electrical connection between the electrode terminals (projecting conductive bumps) 16 and the external connection terminals (solder bumps) 19 of the semiconductor chip 14. Such conduction is ensured by the protruding conductive bumps 16 penetrating the adhesive layer 17 and the resin layer 12 and contacting the wiring pattern 13. That is, unlike the prior art (FIG. 1), there is no need for a wiring board drilling process (through hole formation) for electrical connection between the electrode terminal of the semiconductor chip and the external connection terminal. Thereby, the manufacturing process can be simplified and the manufacturing cost can be reduced.
[0028]
Further, as can be seen from the configuration of FIG. 2, the electrode terminals 16 and the wiring patterns 13 of the semiconductor chip 14 are not exposed to the outside, so that a sealing resin as used in the prior art (FIG. 1) is required. In addition, a mold for molding is not required. That is, no sealing process is required. This contributes to simplification of the process and cost reduction.
[0029]
Further, since the electrode terminal 16 of the semiconductor chip 14 and the wiring pattern 13 (external connection terminal 19) are electrically connected by flip chip mounting, the installation location of the external connection terminal is a bonding region on the substrate as in the prior art. The entire substrate surface can be effectively used as a terminal formation region without incurring the disadvantage of being limited to the vicinity of the substrate. As a result, the number of external connection terminals (solder bumps 19) can be relatively increased, which can contribute to the increase in the number of pins.
[0030]
In the above-described embodiment, a case has been described in which the processing shown in FIGS. 3A to 4B is performed on a wafer scale and then divided into individual CSPs to obtain the semiconductor device 10. However, it goes without saying that the method of manufacturing the semiconductor device 10 is not limited to this.
For example, instead of the wafer scale, starting from the step of manufacturing the wiring substrate 11 corresponding to each chip size from the beginning (the same step as in FIG. 3A), the step of finally forming the solder bumps 19 ( You may make it complete | finish by the process similar to FIG.4 (b). In this case, the process of FIG. 4C is unnecessary.
[0031]
【The invention's effect】
As described above, according to the present invention, it is possible to simplify the manufacturing process and reduce the manufacturing cost, and it is possible to sufficiently meet the demand for increasing the number of pins.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a configuration of a semiconductor device according to an example of a conventional technique.
FIG. 2 is a cross-sectional view schematically showing a configuration of a semiconductor device according to an embodiment of the present invention.
3 is a cross-sectional view showing a manufacturing step of the semiconductor device of FIG. 2; FIG.
4 is a cross-sectional view showing a manufacturing step that follows the manufacturing step of FIG. 3. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Semiconductor device 11 ... Wiring board 12 ... Resin layer 13 ... Wiring pattern (a terminal formation part is included)
14 ... Semiconductor element (chip)
15 ... Electrode pad 16 ... Projection-like electrode terminal (conductive bump)
17 ... Adhesive layer 18 ... Insulating film (solder resist layer)
19 ... External connection terminal (solder bump or Au bump)
20 ... Semiconductor substrate (wafer)

Claims

Forming a wiring board with a wiring pattern on one side of the resin layer;
Forming an insulating film on a surface of the wiring board on which the wiring pattern is formed, and forming an opening in a portion of the insulating film corresponding to a terminal forming portion of the wiring pattern;
Forming a protruding electrode terminal on an electrode pad of a semiconductor substrate in which a semiconductor element is built; and
Forming an adhesive layer on the surface of the wiring board opposite to the side on which the wiring pattern is formed;
The surface of the wiring substrate on which the adhesive layer is formed and the surface of the semiconductor substrate on which the protruding electrode terminal is formed are opposed to each other, and the protruding electrode terminal and the wiring pattern And aligning so as to correspond to the position of, and heating and pressurizing, and connecting the protruding electrode terminal to the wiring pattern through the adhesive layer and the resin layer,
Bonding the external connection terminal to the terminal forming portion of the wiring pattern exposed from the opening of the insulating film.

2. The method of manufacturing a semiconductor device according to claim 1, wherein, in the step of forming the wiring substrate, a resin film of polyimide or polyester is used as the resin layer, and the thickness is formed within a range of 50 μm to 75 μm.

2. The method of manufacturing a semiconductor device according to claim 1, wherein, in the step of forming the opening in the insulating film, a photosensitive resin is used as a material of the insulating film, and the opening is formed by photolithography.

In the step of forming the protruding electrode terminal, the protruding electrode terminal is transferred to the electrode pad by screen printing with a conductive paste containing conductive particles in the resin in an amount of 60 to 95% by weight. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is formed.

2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of dividing the semiconductor substrate into each semiconductor device so as to include at least one semiconductor element after the step of bonding the external connection terminals. .