JP3701091B2 - Switched capacitor - Google Patents
Switched capacitor Download PDFInfo
- Publication number
- JP3701091B2 JP3701091B2 JP31892596A JP31892596A JP3701091B2 JP 3701091 B2 JP3701091 B2 JP 3701091B2 JP 31892596 A JP31892596 A JP 31892596A JP 31892596 A JP31892596 A JP 31892596A JP 3701091 B2 JP3701091 B2 JP 3701091B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- capacitor
- period
- terminal
- switched capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はオーバーサンプリングA/Dコンバータ等に用いられるスイッチトキャパシタに関するものである。
【0002】
【従来の技術】
電位変化を充電量に変換して検出するスイッチトキャパシタがオーバーサンプリング等で多用されている。スイッチトキャパシタは、サンプリング期間には測定対象である入力電位に接続されて充電され、これに続く検出期間には入力電位への接続を断つとともに積分回路等に接続されて充電量を検出される。
【0003】
従来のスイッチトキャパシタの構成を、これに接続された積分回路とともに図5に示す。スイッチトキャパシタ90は、唯一つのキャパシタ95と4つのスイッチ91〜94より成る。キャパシタ95の一方の電極は、スイッチ91および92を介して、入力電位VINまたは基準電位VREFに接続され、他方の電極は、スイッチ93および94を介して、積分回路98または基準電位VREFに接続される。スイッチ92、94によってキャパシタ95に接続される2つの基準電位VREFは同一である。
【0004】
4つのスイッチ91〜94は同期して動作する。サンプリング期間にはスイッチ91、94が閉じてスイッチ92、93が開き、検出期間には、逆に、スイッチ92、93が閉じてスイッチ91、94が開く。したがって、キャパシタ95は、サンプリング期間には基準電位VREFと入力電位VINの電位差によって充電され、検出期間には充電によって生じた電位を基準電位VREFに加算して積分回路98に出力する。スイッチトキャパシタ90から出力される電位VOUT'は、VOUT−VREF−VIN となる。
【0005】
積分回路98は増幅器96とキャパシタ97より成る。増幅器96は、反転入力端子にスイッチトキャパシタ90の出力電位VOUT'を与えられ、非反転入力端子に基準電位VREFを与えられる。増幅器96の出力端子と反転入力端子間にはキャパシタ97が並列に接続されており、積分回路98はスイッチトキャパシタ90の出力電位VOUT'と基準電位VREFとの差分を積分する。
【0006】
積分回路98はスイッチトキャパシタ90の出力電位VOUT'を検出期間に積分し続け、スイッチトキャパシタ90の充電量に対応した電位VO'を出力する。キャパシタ95の静電容量をC'、キャパシタ97の静電容量をCNF'で表すと、積分回路98の出力電位VO'の増分は、ΔVO'=C'/CNF'・(VIN−VREF)となる。
【0007】
積分回路98の増幅器96の非反転入力端子に与えられる基準電位VREFはスイッチトキャパシタ90に与えられる基準電位VREFと同じであり、同一の電源回路から供給される。この基準電位VREFは図外の諸回路にも与えられる。
【0008】
【発明が解決しようとする課題】
ところが、サンプリング期間や検出期間にはスイッチトキャパシタ90の充電や放電による電流が流れるため、基準電位VREFは変動する。この変動は、キャパシタ95の静電容量C'が大きいほど大きく、また、サンプリングや検出の周期が短いほど顕著になる。基準電位VREFの変動は、積分回路98をはじめ基準電位VREFを利用する諸回路の動作の不安定化を招くことになり、スイッチトキャパシタ90を組み込んだ回路や装置の信頼性を低下させる。
【0009】
諸回路を安定して動作させるためには、充電や放電による電流が生じても基準電位VREFに変動を生じさせないようにする必要がある。このため、従来は、基準電位VREFを生成する電源回路として大型で高性能のものを用いる、または、大容量のキャパシタを外付けして充電や放電による電流を吸収する等の、外的な対策を講じていた。その結果、回路規模の増大や外付け部品数の増加が生じ、回路や装置の構成の簡素化、小型化が困難となっていた。
【0010】
本発明は、基準電位に影響を及ぼすことなく高速で動作する簡素な構成のスイッチトキャパシタを提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明では、第1の期間に入力端子より電荷を蓄積し、蓄積した電荷を第2の期間に出力端子より出力するスイッチトキャパシタにおいて、第1の基準電位を与えられる第1の基準端子と、第2の基準電位を与えられる第2の基準端子と、第1の期間に第1の電極が入力端子に接続され第2の電極が第1の基準端子に接続され、第2の期間に第1の電極が第1の基準端子に接続され第2の電極が出力端子に接続される第1のキャパシタと、第1の期間に第1の電極が入力端子に接続され第2の電極が第2の基準端子に接続され、第2の期間に第1の電極が第2の基準端子に接続され第2の電極が出力端子に接続される第2のキャパシタとを備える。
【0012】
第1および第2のキャパシタは入力端子と出力端子間で並列に接続されており、それぞれ第1の期間に充電され第2の期間に放電する。第1のキャパシタは入力端子に加えられる入力電位と第1の基準電位の差によって充電され、第2のキャパシタは入力電位と第2の基準電位の差によって充電される。充電時には第1および第2のキャパシタの第2の電極の電位が異なり、放電時には第1および第2のキャパシタの第1の電極の電位が異なる。
【0013】
放電時における出力端子の電位は、第1および第2のキャパシタの静電容量ならびに第1および第2の基準電位によって決定される一定値と入力電位との差となり、例えば、入力電位の+1Vの変動は出力端子の電位の−1Vの変動として現れる。上記一定値は第1および第2のキャパシタの静電容量ならびに第1および第2の基準電位の設定次第で任意の値に設定することが可能であり、第1および第2の基準電位をこのスイッチトキャパシタを組み込む回路や装置の共通の基準電位と異なる値としつつ、出力端子の電位を共通の基準電位に適する範囲に収めることができる。
【0014】
上記スイッチトキャパシタに、第1の基準端子と第2の基準端子に接続され第1の電位と第2の電位の略中間の電位を出力する電位変換回路を備えて、第1の期間の直前の第3の期間に、第1のキャパシタは第1の電極が電位変換回路の出力に接続され第2の電極が第1の基準端子に接続され、第2のキャパシタは第1の電極が電位変換回路の出力に接続され第2の電極が第2の基準端子に接続されるようにしてもよい。
【0015】
第3の期間に、第1のキャパシタは第1の基準電位と第2の基準電位の差の略1/2の電位差で充電され、第2のキャパシタは第2の基準電位と第1の基準電位の差の略1/2の電位差で充電される。したがって、入力端子に加えられる入力電位が第1の基準電位と第2の基準電位の中間のとき、第1および第2のキャパシタはそれぞれ、第1の期間に充電される量に近い量をあらかじめ充電されることになる。
【0016】
上記各構成において、第1のキャパシタの静電容量と第2のキャパシタの静電容量を等しくしてもよい。第2の期間の出力端子の電位は、第1および第2の基準電位の和と入力電位の差の1/2となり、キャパシタの静電容量の絶対的な大きさに依存しなくなる。
【0017】
さらに、第1の基準端子を所定電位の電源に接続し、第2の基準端子を接地する構成としてもよい。単電源で動作するスイッチトキャパシタとなる。第2の基準電位はグランド電位になり、電位変換回路を備えるものではその回路の出力電位は電源電位の略1/2となる。
【0018】
【発明の実施の形態】
本発明の第1の実施形態のスイッチトキャパシタおよびこれに接続された積分回路の構成を図1に示す。本実施形態のスイッチトキャパシタ10は、2つのキャパシタ11、12および8つのアナログスイッチ21〜28より成り、6つの端子31〜36を有している。
【0019】
端子31および32はそれぞれ入力端子および出力端子であり、他の端子33、34、35、36は基準電位を与えるための基準端子である。入力端子31には、電位検出の対象である入力電位VINが与えられる。基準端子33および34には第1の基準電位VREF1が与えられ、基準端子35および36には第2の基準電位VREF2が与えられる。第1および第2の基準電位VREF1およびVREF2は不図示の電源回路によって生成され、互いに異なる値に設定されている。
【0020】
第1のキャパシタ11の一方の電極は、スイッチ21を介して入力端子31に接続され、スイッチ22を介して基準端子33に接続される。キャパシタ11の他方の電極は、スイッチ23を介して出力端子32に接続され、スイッチ24を介して基準端子34に接続される。第2のキャパシタ12の一方の電極は、スイッチ25を介して入力端子31に接続され、スイッチ26を介して基準端子35に接続される。キャパシタ12の他方の電極は、スイッチ27を介して出力端子32に接続され、スイッチ28を介して基準端子36に接続される。
【0021】
したがって、キャパシタ11およびキャパシタ12は、入力端子31と出力端子32との間で並列に接続されることになる。ただし、以下に述べるように、キャパシタ11、12はいずれも、入力端子31と出力端子32に同時に接続されることはない。
【0022】
8つのスイッチ21〜28は同期して周期的に動作する。これらのスイッチを動作させるための信号を図2に示す。信号S1はスイッチ21、24、25および28に与えられてそれらの開閉を制御する信号であり、高レベル(Hレベル)と低レベル(Lレベル)の矩形波である。スイッチ21、24、25、28は、信号S1がHレベルの時に閉じ、Lレベルの時に開く。信号S2はスイッチ22、23、26および27に与えられてそれらの開閉を制御する信号であり、HレベルとLレベルの矩形波である。スイッチ22、23、26、27は、信号S2がHレベルの時に閉じ、Lレベルの時に開く。
【0023】
信号S1および信号S2は、一方がHレベルの時に他方がLレベルになるように設定されている。信号S1がHレベル(信号S2がLレベル)になる期間φ1は、キャパシタ11、12が充電されるサンプリング期間であり、信号S2がHレベル(信号S1がLレベル)になる期間φ2は、キャパシタ11、12の充電量が検出される検出期間である。図1の各スイッチに符号φ1、φ2を付して、各スイッチが閉じる期間を示す。
【0024】
キャパシタ11はサンプリング期間φ1に入力端子31と基準端子34に接続され、第1の基準電位VREF1と入力電位VINの差電位VREF1−VINによって充電される。キャパシタ11の静電容量をC1で表すと、その蓄積電荷Q1は式(1)で表される。キャパシタ12はサンプリング期間φ1に入力端子31と基準端子36に接続され、第2の基準電位VREF2と入力電位VINの差電位VREF2−VINによって充電される。キャパシタ12の静電容量をC2で表すと、その蓄積電荷Q2は式(2)で表される。
Q1 = C1・(VREF1−VIN) (1)
Q2 = C2・(VREF2−VIN) (2)
【0025】
検出期間φ2においては、キャパシタ11は基準端子33と出力端子32に接続され、キャパシタ12は基準端子35と出力端子32に接続される。基準端子33が第1の電位VREF1、基準端子35が第2の電位VREF2であり、キャパシタ11、12の蓄積電荷Q1、Q2が式(1)、(2)の関係にあることから、出力端子32に現れる電位VOUTは式(3)で表される。
VOUT = (C1・VREF1+C2・VREF2)/(C1+C2)−VIN (3)
【0026】
式(3)より明らかなように、スイッチトキャパシタ10の出力電位VOUTは、キャパシタ11、12の静電容量C1、C2と2つの基準電位VREF1、VREF2によって定まる定数と入力電位VINの差となる。すなわち、出力電位VOUTは静電容量C1、C2、基準電位VREF1、VREF2のいずれによっても調節可能であり、これら4変数のいずれか1つまたは2つ以上の組み合わせによって出力電位VOUTを任意に設定することができる。
【0027】
特に、キャパシタ11の静電容量C1とキャパシタ12の静電容量C2が等しいときには、式(3)は式(4)となる。この場合、スイッチトキャパシタ10の出力電位VOUTは、基準電位VREF1、VREF2のみに依存することになり、キャパシタ11、12の静電容量C1、C2には依存しない。したがって、スイッチトキャパシタ10の静電容量を大きく設定しても小さく設定しても、出力電位VOUTは同じになる。
VOUT = (VREF1+VREF2)/2−VIN (4)
【0028】
積分回路40は、増幅器41およびキャパシタ42より成り、キャパシタ42は増幅器41の出力端子と反転入力端子間に増幅器41に対して並列に接続されている。増幅器41の反転入力端子はスイッチトキャパシタ10の出力端子32に接続されており、検出期間φ2にその出力電位VOUTを与えられる。増幅器41の非反転入力端子には、基準電位VREF0が与えられる。この基準電位VREF0は、図外の他の諸回路にも与えられる共通の基準電位であり、スイッチトキャパシタ10に与えられる第1の基準電位VREF1および第2の基準電位VREF2とは異なるが、同一の電源回路によって生成される。
【0029】
積分回路40は、スイッチトキャパシタ10の出力電位VOUTを検出期間φ2の間積分し増幅して出力する。積分回路40の出力端子に現れる電位VOにより、サンプリング期間φ1においてスイッチトキャパシタ10に蓄積された電荷の量、すなわち入力電位VINの大きさが判る。
【0030】
上記構成のスイッチトキャパシタ10は、基準電位VREF0には接続されていないから、サンプリング期間φ1における充電による電流および検出期間φ2における放電による電流は、基準電位VREF0に変動をもたらさない。したがって、積分回路40に与えられる基準電位VREF0は常時安定して一定値に保たれ、その出力電位VOの変動は真に入力電位VINの変動を表す。このため、スイッチトキャパシタ10と積分回路40の組み合わせによる入力電位VINの検出はきわめて正確である。また、基準電位VREF0を与えられる他の諸回路の動作も安定したものとなる。
【0031】
このように、スイッチトキャパシタ10は基準電位VREF0に変動をもたらすことはないから、基準電位VREF0、VREF1、VREF2を生成する電源回路を特に高性能化する必要がない。また、基準電位VREF0の安定化のために、大容量のキャパシタを外付けする必要もない。
【0032】
サンプリング期間φ1と検出期間φ2は同じ長さに設定してもよく、異なる長さに設定してもよい。サンプリング周期やキャパシタ11、12の静電容量等を考慮して、入力電位VINによる充電がサンプリング期間φ1内に終了し、積分回路40による充電量の検出が検出期間φ2内に終了するように設定すればよい。また、必ずしも検出期間φ2の直後にサンプリング期間φ1を続ける必要はなく、検出期間φ2と次のサンプリング期間φ1の間に、サンプリングも検出も行わない期間を設けてもよい。
【0033】
なお、積分回路40の出力電位VOは、キャパシタ42の静電容量をCNFで表すと、式(5)で与えられる。
VO = (C1+C2)/CNF・(VIN−VREF0) (5)
【0034】
特に、スイッチトキャパシタ10のキャパシタ11の静電容量C1とキャパシタ12の静電容量C2を等しくし、積分回路40の非反転入力端子に与える基準電位VREF0をスイッチトキャパシタ10に与える2つの基準電位VREF1、VREF2の中間値に設定したときは、出力電位VOは式(6)となる。式(6)は、図5に示した従来の構成に比べて、基準電位に対する積分回路のゲインが2倍になることを示している。
VO = 2・C1/CNF・{VIN−(VREF1+VREF2)/2} (6)
【0035】
上記スイッチトキャパシタ10においては、電源回路から2つの基準電位VREF1およびVREF2を与える構成としているが、一方の基準電位のみを電源回路より供給し、他方をグランド電位としてもよい。例えば、キャパシタ12に接続される2つの基準端子35および36を接地する構成とする。
【0036】
このとき、VREF2=0であるから、スイッチトキャパシタ10の出力電位VOUTを表す式(3)は式(7)となり、さらに、キャパシタ11、12の静電容量C1、C2が等しいときには式(8)となる。また、積分回路40の出力電位を表す式(6)は式(9)となる。
VOUT = C1・VREF1/(C1+C2)−VIN (7)
VOUT = VREF1/2−VIN (8)
VO = 2・C1/CNF・(VIN−VREF1/2) (9)
【0037】
スイッチトキャパシタ10に与える第2の基準電位VREF2をグランド電位とする構成では、スイッチトキャパシタ10は単電源で動作することになり、基準電位供給用の配線が単純になる上、電源回路の構成もより簡素になる。
【0038】
本発明の第2の実施形態のスイッチトキャパシタおよびこれに接続された積分回路の構成を図3に示す。本実施形態のスイッチトキャパシタ50は、2つのキャパシタ51、52および10個のアナログスイッチ61〜70より成り、6つの端子71〜76を有している。さらに、抵抗値の等しい2つの抵抗77、78から成る電位変換回路79を備えている。
【0039】
スイッチトキャパシタ50の構成は、2つのスイッチ69、70および電位変換回路79を除き、第1の実施形態のスイッチトキャパシタ10と同様の構成である。電位変換回路79は、第1の基準電位VREF1を与えられる基準端子73と第2の基準電位VREF2を与えられる基準端子75に接続されており、両電位を中間電位(VREF1+VREF2)/2に変換して出力する。
【0040】
第1のキャパシタ51の一方の電極は、スイッチ61を介して入力端子71に、スイッチ62を介して基準端子73に、さらにスイッチ69を介して電位変換回路79の出力に接続される。第2のキャパシタ52の一方の電極は、スイッチ65を介して入力端子71に、スイッチ66を介して基準端子75に、さらにスイッチ70を介して電位変換回路79の出力に接続される。キャパシタ51および52の他方の電極から出力端子72および基準端子74、76に至る構成ならびに積分回路80はスイッチトキャパシタ10と同じであり、重複する説明は省略する。
【0041】
10個のスイッチ61〜70を動作させるための信号を図4に示す。信号SS1はスイッチ61および65に与えられ、信号SS2はスイッチ62、63、66および67に与えられる。信号SS3はスイッチ69および70に与えられ、信号SS4はスイッチ64および68に与えられる。各信号はHレベルとLレベルが交互に現れる矩形波であり、各スイッチは与えられた信号がHレベルの時に閉じ、Lレベルの時に開く。
【0042】
信号SS3は、信号SS2がLレベルになると同時にHレベルになり、信号SS1がHレベルになると同時にLレベルになる。信号SS4は、信号SS3がHレベルまたは信号SS1がHレベルである間にHレベルになる。信号SS1および信号SS4がHレベルになる期間φ1はサンプリング期間であり、信号SS2がHレベルになる期間φ2は検出期間である。
【0043】
信号SS3と信号SS4がHレベルになる期間φ3には、キャパシタ51は電位変換回路79と第1の基準電位VREF1の基準電極74に接続されて充電され、キャパシタ52は電位変換回路79と第2の基準電位VREF2の基準電極76に接続されて充電される。図3の各スイッチにφ1、φ2、φ3の符号を付して、各スイッチが閉じる期間を示す。
【0044】
上記構成のスイッチトキャパシタ50は、検出期間φ2終了後から次のサンプリング期間φ1が始まる前の期間φ3に、所定の電圧によって強制的に充電される。このときキャパシタ51および52に印加される電圧は、それぞれVREF1−(VREF1+VREF2)/2およびVREF2−(VREF1+VREF2)/2である。サンプリング期間φ1におけるキャパシタ51および52の印加電圧はそれぞれVREF1−VINおよびVREF2−VINであって、中間電位(VREF1+VREF2)/2は入力電位VINに近い値であるから、サンプリング期間φ1に蓄積されるはずの電荷に近い量があらかじめ期間φ3に蓄積されることになる。
【0045】
すなわち期間φ3は予充電期間となり、実際のサンプリング期間φ1には、予充電期間φ3での充電量が少なかった場合に補充し、多かった場合に放出するという微調整を行うことになる。予充電期間φ3における充電は電源から与えられる電力によってなされるから速やかに進行し、サンプリング期間φ1における充電量の微調整も僅かであるから速やかに進行する。このため、スイッチトキャパシタ50の充電量が入力電位VINに対応する充電量となるまでの時間は、予充電期間φ3を設けない場合に比べて短くなる。
【0046】
したがって、スイッチトキャパシタ50は、高速動作時にも入力電位を正しく検出することが可能であり、短周期でサンプリングを行う回路や装置に適したものとなる。なお、予充電期間φ3はサンプリング期間φ1や検出期間φ2と同じ長さであってもよく、各期間φ1、φ2、φ3をそれぞれ異なる長さに設定してもよい。
【0047】
キャパシタ51、52の静電容量C1、C2、基準電位VREF1、VREF2、出力端子72に現れる出力電位VOUT、積分回路80の出力電位VO等の関係は、第1の実施形態のスイッチトキャパシタ10と全く同じである。電位変換回路79は基準電位VREF1およびVREF2から中間電位を生成するから、予充電期間φ3においても、サンプリング期間φ1や検出期間φ2と同様に、積分回路80や他の諸回路に与えられる基準電位VREF0に変動が生じることはない。
【0048】
本実施形態のスイッチトキャパシタ50も、一方の基準電位VREF1のみを電源回路から与え、端子75および76を接地して他方の基準電位VREF2をグランド電位としてよい。配線や電源回路の構成を簡素にすることができる。ただし、入力電位VINとグランド電位との差が大きいときには、予充電期間φ3での充電量を入力電位VINによる充電量に近くするために、2つの基準電位VREF1、VREF2をともに電源回路から与えるのが好ましい。
【0049】
また、ここでは電位変換回路79を抵抗値の等しい2つの抵抗77、78によって構成したが、抵抗77と78を異なる抵抗値としてもよい。予充電期間φ3におけるスイッチトキャパシタ50の充電量が、サンプリング期間φ1の平均的な充電量に近くなるように、入力電位VIN、キャパシタ51の静電容量C1、キャパシタ52の静電容量C2等を考慮して設定すればよい。
【0050】
【発明の効果】
請求項1のスイッチトキャパシタによるときは、これを組み込む回路や装置の共通の基準電位と異なる電位を第1および第2の基準電位として与えても、出力端子の電位を共通の基準電位に適する範囲に収めることができるから、基準電位を共通の基準電位から得る必要がない。したがって、スイッチトキャパシタの充電と放電によって共通の基準電位が変動することがなく、他の回路を含めた全体の動作が安定化する。また、共通の基準電位を安定化させるために特殊な手段を設ける必要がないため、他の回路の構成を簡素にすることできる。
【0051】
しかも、出力電位は2つのキャパシタの静電容量および2つの基準電位によって決定されるから、これら4つの変数のいずれか1つまたは組み合わせによって出力電位を任意に設定することが可能である。このため、出力電位の設定の自由度が高く、組み合わせる他の回路への制約が少なくなって、回路設計が容易になる。
【0052】
請求項2のスイッチトキャパシタでは、入力端子から与えられる入力電位による充電量に近い量をあらかじめ充電しておくことができるから、第1の期間すなわち充電期間が短い場合でも、入力電位に応じた充電を確実に行うことができる。したがって、高速な動作によく追随し、短い周期で充電と放電を切り換える必要のある回路に適したものとなる。
【0053】
請求項3のスイッチトキャパシタでは、出力電位が2つのキャパシタの静電容量の絶対的な大きさに依存しないから、出力電位に影響を及ぼすことなく静電容量を任意に設定することが可能である。しかも、出力電位は2つの基準電位の和に直線的に対応するから、出力電位をきわめて容易に調節することができる。したがって、他の回路との組み合わせが容易であり、様々な回路に適用することができる。
【0054】
請求項4のスイッチトキャパシタは、単電源で動作するため構成が簡素であり、駆動電力の供給も容易である。電位変換回路を備える構成とするときも、電位変換回路自体を簡素に構成することができて、スイッチトキャパシタは複雑にならない。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態のスイッチトキャパシタを積分回路に接続した構成を示す図。
【図2】 第1の実施形態のスイッチトキャパシタの切り換えを制御する信号を示す図。
【図3】 本発明の第2の実施形態のスイッチトキャパシタを積分回路に接続した構成を示す図。
【図4】 第2の実施形態のスイッチトキャパシタの切り換えを制御する信号を示す図。
【図5】 従来のスイッチトキャパシタを積分回路に接続した構成を示す図。
【符号の説明】
10 スイッチトキャパシタ
11 第1のキャパシタ
12 第2のキャパシタ
21〜28 アナログスイッチ
31 入力端子
32 出力端子
33、34 第1の基準端子
35、36 第2の基準端子
40 積分回路
41 増幅器
42 キャパシタ
50 スイッチトキャパシタ
51 第1のキャパシタ
52 第2のキャパシタ
61〜70 アナログスイッチ
71 入力端子
72 出力端子
73、74 第1の基準端子
75、76 第2の基準端子
77、78 抵抗
79 電位変換回路
80 積分回路
81 増幅器
82 キャパシタ
VREF1 第1の基準電位
VREF2 第2の基準電位
φ1 サンプリング期間(第1の期間)
φ2 検出期間(第2の期間)
φ3 予充電期間(第3の期間)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switched capacitor used in an oversampling A / D converter or the like.
[0002]
[Prior art]
A switched capacitor that detects a change in potential by converting it into a charge amount is often used for oversampling or the like. The switched capacitor is connected to the input potential to be measured during the sampling period and charged, and during the subsequent detection period, the switched capacitor is disconnected from the input potential and connected to an integrating circuit or the like to detect the amount of charge.
[0003]
FIG. 5 shows a configuration of a conventional switched capacitor together with an integrating circuit connected thereto. The switched
[0004]
The four
[0005]
The integrating
[0006]
The
[0007]
The reference potential VREF applied to the non-inverting input terminal of the
[0008]
[Problems to be solved by the invention]
However, since a current due to charging and discharging of the switched
[0009]
In order to stably operate various circuits, it is necessary to prevent the reference potential VREF from fluctuating even when a current due to charging or discharging occurs. For this reason, conventional external measures such as using a large and high-performance power supply circuit for generating the reference potential VREF or absorbing a current caused by charging or discharging by attaching a large-capacity capacitor externally. Was taking. As a result, an increase in circuit scale and an increase in the number of external components have occurred, making it difficult to simplify and miniaturize the configuration of circuits and devices.
[0010]
An object of the present invention is to provide a switched capacitor having a simple configuration that operates at high speed without affecting the reference potential.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, a first reference potential is applied to a switched capacitor that accumulates charges from an input terminal in a first period and outputs the accumulated charges from an output terminal in a second period. A first reference terminal, a second reference terminal to which a second reference potential is applied, and a first electrode connected to the input terminal and a second electrode connected to the first reference terminal in the first period A first capacitor having a first electrode connected to the first reference terminal and a second electrode connected to the output terminal in the second period; and a first electrode serving as the input terminal in the first period. A second capacitor connected and connected to the second reference terminal; in the second period, the first electrode is connected to the second reference terminal and the second electrode is connected to the output terminal; Is provided.
[0012]
The first and second capacitors are connected in parallel between the input terminal and the output terminal, and are charged in the first period and discharged in the second period, respectively. The first capacitor is charged by the difference between the input potential applied to the input terminal and the first reference potential, and the second capacitor is charged by the difference between the input potential and the second reference potential. The potentials of the second electrodes of the first and second capacitors are different during charging, and the potentials of the first electrodes of the first and second capacitors are different during discharging.
[0013]
The potential of the output terminal at the time of discharging is the difference between the input potential and the constant value determined by the capacitances of the first and second capacitors and the first and second reference potentials. The fluctuation appears as a fluctuation of -1V in the potential of the output terminal. The constant value can be set to an arbitrary value depending on the capacitances of the first and second capacitors and the settings of the first and second reference potentials. The first and second reference potentials can be set to this value. It is possible to keep the potential of the output terminal within a range suitable for the common reference potential, while making the value different from the common reference potential of a circuit or device incorporating a switched capacitor.
[0014]
The switched capacitor includes a potential conversion circuit that is connected to the first reference terminal and the second reference terminal and outputs a potential approximately in the middle of the first potential and the second potential, and immediately before the first period. In the third period, the first capacitor has the first electrode connected to the output of the potential conversion circuit, the second electrode connected to the first reference terminal, and the second capacitor has the first electrode converted to the potential. The second electrode connected to the output of the circuit may be connected to the second reference terminal.
[0015]
In the third period, the first capacitor is charged with a potential difference approximately half the difference between the first reference potential and the second reference potential, and the second capacitor is charged with the second reference potential and the first reference potential. The battery is charged with a potential difference that is approximately ½ of the potential difference. Accordingly, when the input potential applied to the input terminal is intermediate between the first reference potential and the second reference potential, the first and second capacitors each have an amount close to the amount charged in the first period in advance. It will be charged.
[0016]
In each of the above configurations, the capacitance of the first capacitor may be equal to the capacitance of the second capacitor. The potential of the output terminal in the second period is ½ of the difference between the sum of the first and second reference potentials and the input potential and does not depend on the absolute capacitance of the capacitor.
[0017]
Further, the first reference terminal may be connected to a power source having a predetermined potential, and the second reference terminal may be grounded. It becomes a switched capacitor that operates with a single power supply. The second reference potential is a ground potential, and in the case of including a potential conversion circuit, the output potential of the circuit is approximately 1/2 of the power supply potential.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows the configuration of the switched capacitor and the integrating circuit connected thereto according to the first embodiment of the present invention. The switched
[0019]
[0020]
One electrode of the
[0021]
Therefore, the
[0022]
The eight switches 21 to 28 operate periodically in synchronization. Signals for operating these switches are shown in FIG. The signal S1 is a signal that is given to the
[0023]
The signal S1 and the signal S2 are set so that when one is at the H level, the other is at the L level. The period φ1 in which the signal S1 is H level (the signal S2 is L level) is a sampling period in which the
[0024]
The
Q1 = C1 ・ (VREF1−VIN) (1)
Q2 = C2 ・ (VREF2−VIN) (2)
[0025]
In the
VOUT = (C1 ・ VREF1 + C2 ・ VREF2) / (C1 + C2) −VIN (3)
[0026]
As apparent from the equation (3), the output potential VOUT of the switched
[0027]
In particular, when the capacitance C1 of the
VOUT = (VREF1 + VREF2) / 2-VIN (4)
[0028]
The integrating
[0029]
The integrating
[0030]
Since the switched
[0031]
As described above, the switched
[0032]
The sampling period φ1 and the detection period φ2 may be set to the same length or different lengths. In consideration of the sampling period, the capacitances of the
[0033]
The output potential VO of the integrating
VO = (C1 + C2) / CNF · (VIN – VREF0) (5)
[0034]
In particular, two reference potentials VREF1 for giving the switched
VO = 2.multidot.C1 / CNF. {VIN- (VREF1 + VREF2) / 2} (6)
[0035]
The switched
[0036]
At this time, since VREF2 = 0, Expression (3) representing the output potential VOUT of the switched
VOUT = C1 / VREF1 / (C1 + C2) -VIN (7)
VOUT = VREF1 / 2-VIN (8)
VO = 2 ・ C1 / CNF ・ (VIN-VREF1 / 2) (9)
[0037]
In the configuration in which the second reference potential VREF2 applied to the switched
[0038]
FIG. 3 shows the configuration of the switched capacitor and the integrating circuit connected thereto according to the second embodiment of the present invention. The switched
[0039]
The configuration of the switched
[0040]
One electrode of the
[0041]
Signals for operating the ten
[0042]
The signal SS3 becomes H level when the signal SS2 becomes L level, and becomes L level when the signal SS1 becomes H level. The signal SS4 becomes H level while the signal SS3 is H level or the signal SS1 is H level. A period φ1 in which the signals SS1 and SS4 are at the H level is a sampling period, and a period φ2 in which the signal SS2 is at the H level is a detection period.
[0043]
During the period φ3 in which the signal SS3 and the signal SS4 are at the H level, the
[0044]
The switched
[0045]
That is, the period φ3 is a precharge period, and the actual sampling period φ1 is finely adjusted such that it is replenished when the amount of charge in the precharge period φ3 is small and discharged when it is large. The charging in the precharging period φ3 proceeds quickly because it is performed by the power supplied from the power source, and the charging amount in the sampling period φ1 is also finely adjusted, so that it proceeds quickly. For this reason, the time until the charged amount of the switched
[0046]
Therefore, the switched
[0047]
The relationship among the capacitances C1 and C2 of the
[0048]
The switched
[0049]
Further, here, the
[0050]
【The invention's effect】
When the switched capacitor according to
[0051]
Moreover, since the output potential is determined by the capacitances of the two capacitors and the two reference potentials, the output potential can be arbitrarily set by any one or a combination of these four variables. For this reason, the degree of freedom in setting the output potential is high, restrictions on other circuits to be combined are reduced, and circuit design is facilitated.
[0052]
In the switched capacitor according to the second aspect, since an amount close to the amount of charge by the input potential given from the input terminal can be charged in advance, even when the first period, that is, the charge period is short, the charge according to the input potential Can be performed reliably. Therefore, it is suitable for a circuit that follows high-speed operation well and needs to switch between charging and discharging in a short cycle.
[0053]
In the switched capacitor according to the third aspect, since the output potential does not depend on the absolute magnitude of the capacitance of the two capacitors, the capacitance can be arbitrarily set without affecting the output potential. . Moreover, since the output potential linearly corresponds to the sum of two reference potentials, the output potential can be adjusted very easily. Therefore, it can be easily combined with other circuits and can be applied to various circuits.
[0054]
The switched capacitor according to the fourth aspect operates with a single power source and thus has a simple configuration and can easily supply drive power. Even in the configuration including the potential conversion circuit, the potential conversion circuit itself can be simply configured, and the switched capacitor is not complicated.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration in which a switched capacitor according to a first embodiment of the present invention is connected to an integrating circuit.
FIG. 2 is a diagram illustrating a signal for controlling switching of the switched capacitor according to the first embodiment.
FIG. 3 is a diagram showing a configuration in which a switched capacitor according to a second embodiment of the present invention is connected to an integrating circuit.
FIG. 4 is a diagram illustrating a signal for controlling switching of a switched capacitor according to a second embodiment.
FIG. 5 is a diagram showing a configuration in which a conventional switched capacitor is connected to an integrating circuit.
[Explanation of symbols]
DESCRIPTION OF
φ2 detection period (second period)
φ3 Precharge period (third period)
Claims (4)
第1の基準電位を与えられる第1の基準端子と、
第2の基準電位を与えられる第2の基準端子と、
前記第1の期間に第1の電極が前記入力端子に接続され第2の電極が前記第1の基準端子に接続され、前記第2の期間に第1の電極が前記第1の基準端子に接続され第2の電極が前記出力端子に接続される第1のキャパシタと、
前記第1の期間に第1の電極が前記入力端子に接続され第2の電極が前記第2の基準端子に接続され、前記第2の期間に第1の電極が前記第2の基準端子に接続され第2の電極が前記出力端子に接続される第2のキャパシタと
を備えることを特徴とするスイッチトキャパシタ。In a switched capacitor that accumulates charge from the input terminal in the first period and outputs the accumulated charge from the output terminal in the second period,
A first reference terminal to which a first reference potential is applied;
A second reference terminal to which a second reference potential is applied;
In the first period, the first electrode is connected to the input terminal, the second electrode is connected to the first reference terminal, and in the second period, the first electrode is connected to the first reference terminal. A first capacitor connected and having a second electrode connected to the output terminal;
In the first period, the first electrode is connected to the input terminal, the second electrode is connected to the second reference terminal, and in the second period, the first electrode is connected to the second reference terminal. A switched capacitor comprising a second capacitor connected and a second electrode connected to the output terminal.
前記第1のキャパシタは第1の電極が前記電位変換回路の出力に接続され第2の電極が前記第1の基準端子に接続され、
前記第2のキャパシタは第1の電極が前記電位変換回路の出力に接続され第2の電極が前記第2の基準端子に接続される
ことを特徴とする請求項1に記載のスイッチトキャパシタ。A potential conversion circuit that is connected to the first reference terminal and the second reference terminal and outputs a potential approximately in the middle of the first potential and the second potential; In period 3
The first capacitor has a first electrode connected to the output of the potential conversion circuit, a second electrode connected to the first reference terminal,
2. The switched capacitor according to claim 1, wherein the second capacitor has a first electrode connected to an output of the potential conversion circuit and a second electrode connected to the second reference terminal.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31892596A JP3701091B2 (en) | 1996-11-29 | 1996-11-29 | Switched capacitor |
US08/978,379 US5959565A (en) | 1996-11-29 | 1997-11-25 | Switched capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31892596A JP3701091B2 (en) | 1996-11-29 | 1996-11-29 | Switched capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10163874A JPH10163874A (en) | 1998-06-19 |
JP3701091B2 true JP3701091B2 (en) | 2005-09-28 |
Family
ID=18104520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31892596A Expired - Fee Related JP3701091B2 (en) | 1996-11-29 | 1996-11-29 | Switched capacitor |
Country Status (2)
Country | Link |
---|---|
US (1) | US5959565A (en) |
JP (1) | JP3701091B2 (en) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559789B1 (en) * | 2001-07-30 | 2003-05-06 | Cirrus Logic, Inc. | High speed successive approximation return path and data conversion methods and circuits using the same |
FR2838903B1 (en) * | 2002-04-17 | 2005-08-05 | St Microelectronics Sa | METHOD AND DEVICE FOR READING PHOTOSENSITIVE CELLS |
DE10219327A1 (en) * | 2002-04-30 | 2003-11-20 | Infineon Technologies Ag | Integrated circuit with a sample and hold device |
US6727836B2 (en) * | 2002-05-14 | 2004-04-27 | Constel Signal Processing Co. Ltd. | Method and apparatus for digital-to-analog signal conversion |
US7307572B2 (en) * | 2005-06-15 | 2007-12-11 | Freescale Semiconductor, Inc. | Programmable dual input switched-capacitor gain stage |
JP4929060B2 (en) * | 2006-07-14 | 2012-05-09 | ローム株式会社 | Analog / digital converter, illuminance sensor, lighting device, electronic equipment |
US7961127B2 (en) * | 2007-07-23 | 2011-06-14 | Micron Technology, Inc. | Variable gain stage having same input capacitance regardless of the stage gain |
US8212541B2 (en) | 2008-05-08 | 2012-07-03 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US8258818B2 (en) * | 2009-07-03 | 2012-09-04 | Stmicroelectronics International N.V. | Operating a switched-capacitor circuit with reduced noise |
US10389235B2 (en) | 2011-05-05 | 2019-08-20 | Psemi Corporation | Power converter |
US10680515B2 (en) | 2011-05-05 | 2020-06-09 | Psemi Corporation | Power converters with modular stages |
US9882471B2 (en) | 2011-05-05 | 2018-01-30 | Peregrine Semiconductor Corporation | DC-DC converter with modular stages |
CN103650313B (en) | 2011-05-05 | 2018-09-21 | 北极砂技术有限公司 | DC-DC converter with modular grade |
JP5711719B2 (en) * | 2012-10-30 | 2015-05-07 | 旭化成エレクトロニクス株式会社 | Sampling circuit and integration circuit |
EP2915241A4 (en) | 2012-10-31 | 2016-12-28 | Massachusetts Inst Technology | Systems and methods for a variable frequency multiplier power converter |
US8619445B1 (en) | 2013-03-15 | 2013-12-31 | Arctic Sand Technologies, Inc. | Protection of switched capacitor power converter |
WO2014168911A1 (en) | 2013-04-09 | 2014-10-16 | Massachusetts Institute Of Technology | Power conservation with high power factor |
WO2015069516A1 (en) | 2013-10-29 | 2015-05-14 | Massachusetts Institute Of Technology | Switched-capacitor split drive transformer power conversion circuit |
WO2016004427A1 (en) | 2014-07-03 | 2016-01-07 | Massachusetts Institute Of Technology | High-frequency, high-density power factor correction conversion for universal input grid interface |
WO2017007991A1 (en) | 2015-07-08 | 2017-01-12 | Arctic Sand Technologies, Inc. | Switched-capacitor power converters |
WO2018048723A1 (en) | 2016-09-09 | 2018-03-15 | The Charles Stark Draper Laboratory, Inc. | Methods and systems for achieving trusted fault tolerance of a system of untrusted subsystems |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5351050A (en) * | 1992-11-03 | 1994-09-27 | Crystal Semiconductor Corporation | Detent switching of summing node capacitors of a delta-sigma modulator |
GB2299472B (en) * | 1995-03-25 | 1999-10-27 | Motorola Inc | Switched capacitor differential circuits |
US5574457A (en) * | 1995-06-12 | 1996-11-12 | Motorola, Inc. | Switched capacitor gain stage |
US5703589A (en) * | 1996-03-08 | 1997-12-30 | Burr-Brown Corporation | Switched capacitor input sampling circuit and method for delta sigma modulator |
US5699006A (en) * | 1996-07-12 | 1997-12-16 | Motorola, Inc. | DC blocking apparatus and technique for sampled data filters |
-
1996
- 1996-11-29 JP JP31892596A patent/JP3701091B2/en not_active Expired - Fee Related
-
1997
- 1997-11-25 US US08/978,379 patent/US5959565A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10163874A (en) | 1998-06-19 |
US5959565A (en) | 1999-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3701091B2 (en) | Switched capacitor | |
CN102810982B (en) | The control method of supply unit, control circuit, electronic installation and power supply | |
US6473018B2 (en) | Delta sigma analog-to-digital converter | |
US5659314A (en) | Delta sigma modulator using a switched capacitor | |
JP2708007B2 (en) | Sample and hold circuit | |
WO2008008403A2 (en) | Signal conditioning methods and circuits for a capacitive sensing integrated tire pressure sensor | |
JPH0420238B2 (en) | ||
CN101419255A (en) | Detection circuit for duty ratio of switching power supply, detection method and applications | |
US6753798B2 (en) | Filter configuration, method for filtering an analog filter input signal, and power factor controller | |
US6803802B2 (en) | Switched-capacitor integrator | |
US20090066392A1 (en) | Electronic circuit for measuring a physical parameter supplying an analogue measurement signal dependent upon the supply voltage | |
US20050052303A1 (en) | Ad converter with reduced current consumption | |
JP3296286B2 (en) | Optical sensor circuit | |
JP2972552B2 (en) | Detection circuit and detection method for capacitive sensor | |
US20060162454A1 (en) | Capacitive acceleration sensor arrangement | |
US20220196437A1 (en) | Inductive sensing methods, devices and systems | |
US4694277A (en) | A/D converter | |
CN201374646Y (en) | Duty cycle measurement circuit of switching power supply and switching power supply frequency detection circuit | |
JP3709943B2 (en) | Offset voltage compensation method and sample-and-hold circuit using this method | |
JP2000234939A (en) | Electrostatic capacitance-voltage converter | |
US6822599B2 (en) | Integrated circuit and A/D conversion circuit | |
CN112254726A (en) | Current conversion circuit, inertial navigation device, control method, and storage medium | |
JP3312763B2 (en) | Voltage applied current measurement circuit | |
JPH09135568A (en) | Dc/dc converter | |
CN117424598B (en) | Device for outputting analog quantity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |