JP3698543B2 - Wireless receiver, wireless transceiver, and circuit for wireless receiver - Google Patents

Wireless receiver, wireless transceiver, and circuit for wireless receiver Download PDF

Info

Publication number
JP3698543B2
JP3698543B2 JP3686298A JP3686298A JP3698543B2 JP 3698543 B2 JP3698543 B2 JP 3698543B2 JP 3686298 A JP3686298 A JP 3686298A JP 3686298 A JP3686298 A JP 3686298A JP 3698543 B2 JP3698543 B2 JP 3698543B2
Authority
JP
Japan
Prior art keywords
frequency
signal
reference signal
control
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3686298A
Other languages
Japanese (ja)
Other versions
JPH11234159A (en
Inventor
高義 大出
保信 渡辺
茂樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3686298A priority Critical patent/JP3698543B2/en
Publication of JPH11234159A publication Critical patent/JPH11234159A/en
Application granted granted Critical
Publication of JP3698543B2 publication Critical patent/JP3698543B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transceivers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、無線受信機、無線送受信機及び無線受信機用回路に関し、特に、ＣＤＭＡ(Code Division Multiple Access) 方式が適用された移動通信システムのように、到来した受信波の無線周波数に高い精度で発振周波数が一致した局発信号に基づいて周波数変換や変復調が行われる無線受信機、無線送受信機及び無線受信機用回路に関する。
【０００２】
ＣＤＭＡ方式は、他の多元接続方式に比べて干渉、妨害及び無線伝送路の伝送特性の変動に抗して高い伝送品質が得られ、かつ秘話性に富むために、次世代の移動通信システムに適用される方向で種々の開発や研究が進められている。
【０００３】
【従来の技術】
図１３は、ＣＤＭＡ方式が適応された従来の無線受信機の構成例を示す図である。
【０００４】
図中、受信波は低雑音増幅器（ＬＮＡ）１０１及び帯域通過フィルタ（ＢＰＦ）１０２を介して周波数変換部１０３に送られる。周波数変換部１０３は乗算器からなり、後述の局部発振部１１２から送られる局発信号を用いて、受信波を中間周波信号に変換する。周波数変換部１０３の出力は、帯域通過フィルタ（ＢＰＦ）１０４を介して復調部１０５に入力される。復調部１０５は、乗算器１０５ａ，１０５ｂ、９０゜移相器１０５ｃ、発振器１０５ｄからなり、位相検波を行って、ＩチャネルとＱチャネルのベースバンド信号を出力する。このベースバンド信号がＡ／Ｄ変換部１０６でアナログからディジタルに変換される。Ａ／Ｄ変換部１０６は、Ａ／Ｄ変換器１０６ａ，１０６ｂ、クロック発振器１０６ｃからなる。位相検出部１０７は、時系列ｔ（ここでは、簡単のため、シンボル周期で正規化された整数値であると仮定する）に対応したＩチャネル及びＱチャネルの振幅Ｉmt，Ｑmtを求めると共に、次式（１）に基づき受信波の位相θt を算出する。
【０００５】
【数１】
θt ＝arctan（Ｑmt／Ｉmt） ・・・（１）
周波数誤差検出部１０８は、この位相θt を時系列ｔに対して２回微分することにより、周波数誤差を算出する。この周波数誤差は、局発信号の周波数と中間周波信号の周波数との合算値と、受信波の周波数との差である。
【０００６】
なお、このような周波数誤差の算出については、上述した受信波の成分のうち、その受信波の形式に基づいて受信されることが既知である情報を基準として行われる。その情報としては、例えば、受信側において同期確立に使用されるプリアンブル、ユニークワード、連続する同じ値のシンボル（ビット）列などがある。
【０００７】
制御部１０９は、算出された周波数誤差が所定許容範囲内に収まっているか否かを判別し、所定許容範囲内に収まっていなければ、その周波数誤差に比例した値を示すディジタル信号を出力する。Ｄ／Ａ変換器１１０は、そのディジタル信号が示す値を制御電圧Ｖcontとして示す制御信号を生成して、基準信号発生器１１１へ送る。基準信号発生器１１１は、電圧制御温度補償水晶発振器（ＶＣＴＣＸＯ）で構成され、その制御信号に応じて、上述した周波数誤差が圧縮される方向に発振周波数を可変した基準信号を発生する。
【０００８】
局部発振部１１２は、基準信号発生器１１１から送られる基準信号（周波数ｆvctcxo）を基にして周波数合成を行い、局部発振信号（局発信号）を発生して周波数変換部１０３へ送る。局部発振部１１２は、分周比１／Ｍの分周器１１２ａ、分周比１／Ｎの分周器１１２ｂ、位相比較器１１２ｃ、ループフィルタ１１２ｄ、電圧制御発振器（ＶＣＯ）１１２ｅからなり、次式（２）で表される周波数ｆmsの局発信号を周波数変換部１０３へ出力する。
【０００９】
【数２】
ｆms＝ｆvctcxo・（Ｎ／Ｍ） ・・・（２）
なお、周波数変換部１０３、帯域通過フィルタ１０４、復調部１０５、Ａ／Ｄ変換部１０６、位相検出部１０７、周波数誤差検出部１０８、Ｄ／Ａ変換器１１０、基準信号発生器１１１、局部発振部１１２からなるＡＦＣ(Auto Frequency Control)フィードバックループにより、上述したような局発信号の周波数補正を反復処理するが、制御部１０９は、周波数誤差が所定許容範囲内に収まれば、その時点で、周波数補正を取り止めてその補正状態を維持する。即ち、制御電圧Ｖcontを維持する。
【００１０】
これにより、送信側である基地局に対して、移動端末である無線受信機の同期が取れ、正確なデータ復調が可能となる。また、移動端末が無線送受信機であるときに、送信部において前述のような受信部と同期を取ることにより、基地局に対して移動端末から送られた送信信号も正確な同期が取れた信号となる。
【００１１】
【発明が解決しようとする課題】
上述の従来の無線受信機では、ＡＦＣフィードバックループにより局発信号の周波数補正を行って正確なデータ復調を実現している。しかし、Ａ／Ｄ変換部１０６がサンプリングに使用する、クロック発振器１０６ｃから出力されるクロック信号は、受信波と同期が取れていない。そのため、ＡＦＣによる周波数補正（同期）に時間がかかるという問題がある。これに対しては、クロック発振器１０６ｃに代わって基準信号発生器１１１を共用すれば解決しそうに見えるが、その使用には下記のような障害がある。
【００１２】
即ち例えば、基準信号発生器１１１の基準信号の周波数が１２ＭＨｚであるのに対して、Ａ／Ｄ変換部１０６が必要とするクロック信号の周波数が３２．７６８ＭＨｚである場合、分周しても互いに一致しない周波数関係にあり、共用ができない。
【００１３】
その場合、基準信号発生器１１１の基準信号の周波数が３２．７６８ＭＨｚであればよいことになるが、現在、移動端末に搭載可能な程小型で所望の安定度及び精度を持ったＶＣＴＣＸＯは存在しない。即ち、ここのＡ／Ｄ変換部１０６において必要とされるクロック信号の周波数３２．７６８ＭＨｚは、通常のＡ／Ｄ変換部が必要とするクロック信号の周波数よりも高周波であり、現在、移動端末に搭載可能なＶＣＴＣＸＯの周波数は２０ＭＨｚが限度である。
【００１４】
その上、Ａ／Ｄ変換部１０６で変換されたディジタル信号に対して、その後の処理を安定に行わせるには、クロック信号のデューティを５０％とすることが望ましい。これを実現するには、３２．７６８ＭＨｚの２倍である６５．５３６ＭＨｚのクロック信号が必要となり、ＶＣＴＣＸＯは、より高周波のものが求められる。
【００１５】
本発明はこのような点に鑑みてなされたものであり、Ａ／Ｄ変換部に起因して長くなっていた、ＡＦＣによる周波数補正（同期）の引き込み時間を短縮した無線受信機、無線送受信機及び無線送受信機用回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明では上記目的を達成するために、図１に示すように、外部からの制御信号により周波数が可変し得る基準信号を発生する基準信号発生手段１と、基準信号発生手段１から発生された基準信号の周波数を基準として周波数合成を行って局発信号を発生する局部発振手段１０と、信号空間で位相が異なる複数の信号点をとる受信波を取り込み、前記局部発振手段から与えられた局発信号によって受信波の周波数変換を行い、中間周波信号を生成する周波数変換手段２と、周波数変換手段２によって生成された中間周波信号をディジタル復調して同相成分及び直交成分のベースバンド信号を出力する復調手段２０と、同相成分及び直交成分のベースバンド信号に対してアナログからディジタルへの変換をそれぞれ行い、各ディジタル信号を出力するＡ／Ｄ変換手段３０と、Ａ／Ｄ変換手段３０から出力された各ディジタル信号を基に、信号点の位相を検出する位相検出手段３と、位相検出手段３ら時系列に沿って出力された信号点の位相を２回時間微分することにより、局発信号の周波数と中間周波信号の周波数との合算値と、受信波の周波数との差である周波数誤差を求める周波数誤差検出手段４と、周波数誤差検出手段４によって求められた周波数誤差が圧縮される方向に、基準信号の周波数を変化させる制御信号を基準信号発生手段１に与える制御手段５と、基準信号発生手段１から発生された基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、Ａ／Ｄ変換手段３０へ供給する周波数合成手段４０とを有することを特徴とする無線受信機が提供される。
【００１７】
以上のような構成において、周波数誤差検出手段４が検出した周波数誤差を基にして、制御手段５が基準信号発生手段１に対してＡＦＣフィードバック制御を行う。これは従来と同じ動作である。
【００１８】
本発明では更に、周波数合成手段４０が、基準信号発生手段１から発生された基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、Ａ／Ｄ変換手段３０へ供給する。従って、Ａ／Ｄ変換手段３０へ供給されるクロック信号は受信波と同期が取れており、そのため、Ａ／Ｄ変換手段３０がＡＦＣフィードバック制御に悪影響を与えることがなくなり、ＡＦＣによる周波数補正（同期）の引き込み時間を従来よりも短縮することができる。
【００１９】
また、周波数合成手段４０にＰＬＬ(Phase Locked Loop) 回路を使用すれば、分周しても周波数が一致しない問題も解消し、また、移動端末に搭載可能な現在あるＶＣＴＣＸＯを使用することも可能となる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
第１の実施の形態を説明する。
【００２１】
まず、第１の実施の形態に関する原理構成を、図１を参照して説明する。第１の実施の形態は、外部からの制御信号により周波数が可変し得る基準信号を発生する基準信号発生手段１と、基準信号発生手段１から発生された基準信号の周波数を基準として周波数合成を行って局発信号を発生する局部発振手段１０と、信号空間で位相が異なる複数の信号点をとる受信波を取り込み、前記局部発振手段から与えられた局発信号によって受信波の周波数変換を行い、中間周波信号を生成する周波数変換手段２と、周波数変換手段２によって生成された中間周波信号をディジタル復調して同相成分及び直交成分のベースバンド信号を出力する復調手段２０と、同相成分及び直交成分のベースバンド信号に対してアナログからディジタルへの変換をそれぞれ行い、各ディジタル信号を出力するＡ／Ｄ変換手段３０と、Ａ／Ｄ変換手段３０から出力された各ディジタル信号を基に、信号点の位相を検出する位相検出手段３と、位相検出手段３ら時系列に沿って出力された信号点の位相を２回時間微分することにより、局発信号の周波数と中間周波信号の周波数との合算値と、受信波の周波数との差である周波数誤差を求める周波数誤差検出手段４と、周波数誤差検出手段４によって求められた周波数誤差が圧縮される方向に、基準信号の周波数を変化させる制御信号を基準信号発生手段１に与える制御手段５と、基準信号発生手段１から発生された基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、Ａ／Ｄ変換手段３０へ供給する周波数合成手段４０とから構成される。
【００２２】
以上のような構成において、周波数誤差検出手段４が検出した周波数誤差を基にして、制御手段５が基準信号発生手段１に対してＡＦＣフィードバック制御を行う。これは従来と同じ動作である。
【００２３】
本発明では更に、周波数合成手段４０が、基準信号発生手段１から発生された基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、Ａ／Ｄ変換手段３０へ供給する。従って、Ａ／Ｄ変換手段３０へ供給されるクロック信号は受信波と同期が取れており、そのため、Ａ／Ｄ変換手段３０がＡＦＣフィードバック制御に悪影響を与えることがなくなり、ＡＦＣによる周波数補正（同期）の引き込み時間が従来よりも短縮されることになる。
【００２４】
また、周波数合成手段４０にＰＬＬ回路を使用すれば、分周しても周波数が一致しない問題も解消し、また、移動端末に搭載可能な現在あるＶＣＴＣＸＯを使用することも可能となる。
【００２５】
次に、第１の実施の形態を詳しく説明する。なお、以下に説明する第１の実施の形態では、図１に示す基準信号発生手段１は基準信号発生部１ａに対応し、同様に、局部発振手段１０は局部発振部１０ａに、周波数変換手段２は周波数変換部２ａに、復調手段２０は復調部２０ａに、Ａ／Ｄ変換手段３０はＡ／Ｄ変換部３０ａに、位相検出手段３は位相検出部３ａに、周波数誤差検出手段４は周波数誤差検出部４ａに、制御手段５は制御部５ａに、周波数合成手段４０は周波数合成部４０ａに対応する。
【００２６】
図２は、第１の実施の形態に係るＣＤＭＡ方式が適応された無線受信機の構成を示すブロック図である。図２中、受信波は低雑音増幅器（ＬＮＡ）７及び帯域通過フィルタ（ＢＰＦ）８を介して周波数変換部２ａに送られる。周波数変換部２ａは乗算器からなり、局部発振部１０ａから送られる局発信号を用いて、受信波を中間周波信号に変換する。周波数変換部２ａの出力は、帯域通過フィルタ（ＢＰＦ）９を介して復調部２０ａに入力される。復調部２０ａは、乗算器２１，２２、９０゜移相器２３、発振器２４からなり、位相検波を行って、ＩチャネルとＱチャネルのベースバンド信号を出力する。このベースバンド信号がＡ／Ｄ変換部３０ａでアナログからディジタルに変換される。Ａ／Ｄ変換部３０ａは、Ａ／Ｄ変換器３１，３２からなり、Ａ／Ｄ変換器３１，３２には周波数合成部４０ａからクロック信号が送られる。位相検出部３ａは、時系列ｔに対応したＩチャネル及びＱチャネルの振幅Ｉmt，Ｑmtを求め、これらから受信波の位相θt を算出し、図示を省略したが後段の信号処理部へ送る。
【００２７】
周波数誤差検出部４ａは、この位相θt を分岐し、時系列ｔに対して２回微分することにより、周波数誤差を算出する。この周波数誤差は、局発信号の周波数と中間周波信号の周波数との合算値と、受信波の周波数との差である。
【００２８】
なお、このような周波数誤差の算出については、上述した受信波の成分のうち、その受信波の形式に基づいて受信されることが既知である情報を基準として行われる。その情報としては、例えば、受信側において同期確立に使用されるプリアンブル、ユニークワード、連続する同じ値のシンボル（ビット）列などがある。
【００２９】
制御部５ａは、算出された周波数誤差が所定許容範囲内に収まっているか否かを判別し、所定許容範囲内に収まっていなければ、その周波数誤差に比例した値を示すディジタル信号を出力する。Ｄ／Ａ変換器６は、そのディジタル信号が示す値を制御電圧Ｖcontとして示す制御信号を生成して、基準信号発生部１ａへ送る。基準信号発生部１ａは、電圧制御温度補償水晶発振器（ＶＣＴＣＸＯ）で構成され、その制御信号に応じて、上述した周波数誤差が圧縮される方向に発振周波数を可変した基準信号を発生する。
【００３０】
局部発振部１０ａは、基準信号発生部１ａから送られる基準信号（周波数ｆvctcxo）を基にして周波数合成を行い、局発信号を発生して周波数変換部２ａへ送る。局部発振部１０ａは、分周比１／Ｍの分周器１１、分周比１／Ｎの分周器１２、位相比較器１３、ループフィルタ１４、電圧制御発振器（ＶＣＯ）１５からなり、周波数ｆvctcxo・（Ｎ／Ｍ）の局発信号を周波数変換部１０３へ出力する。
【００３１】
なお、周波数変換部２ａ、帯域通過フィルタ９、復調部２０ａ、Ａ／Ｄ変換部３０ａ、位相検出部３ａ、周波数誤差検出部４ａ、Ｄ／Ａ変換器６、基準信号発生部１ａ、局部発振部１０ａからなるＡＦＣフィードバックループにより、上述したような局発信号の周波数補正を反復処理するが、制御部５ａは、周波数誤差が所定許容範囲内に収まれば、その時点で、周波数補正を取り止めてその補正状態を維持する。即ち、制御電圧Ｖcontを維持する。
【００３２】
更に、周波数合成部４０ａは、基準信号発生部１ａから送られる基準信号（周波数ｆvctcxo）を基にして周波数合成を行い、クロック信号を発生してＡ／Ｄ変換部３０ａへ送る。周波数合成部４０ａは、分周比１／Ｍ′の分周器４１、分周比１／Ｎ′の分周器４２、位相比較器４３、ループフィルタ４４、電圧制御発振器（ＶＣＯ）４５からなり、周波数ｆvctcxo・（Ｎ′／Ｍ′）のクロック信号をＡ／Ｄ変換部３０ａへ出力する。
【００３３】
これにより、受信波にクロック信号が同期し、Ａ／Ｄ変換部３０ａがＡＦＣフィードバック制御に悪影響を与えることがなくなり、ＡＦＣによる周波数補正（同期）の引き込み時間が従来よりも短縮される。
【００３４】
次に、第２の実施の形態を説明する。
図３は、第２の実施の形態に係る無線受信機の構成を示すブロック図である。
第２の実施の形態は、基本的に第１の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【００３５】
第２の実施の形態では、切替スイッチ（ＳＷ）５１を低雑音増幅器７の前段に設け、切替スイッチ５１の一方の入力端子に受信波を入力させるようにする。通常は、切替スイッチ５１は受信波を低雑音増幅器７へ出力するようにしている。また、制御部５ａに記憶装置５３を接続する。
【００３６】
この無線受信機の製造時において、切替スイッチ５１の他方の入力端子に基準信号発生器５２を接続し、切替スイッチ５１を切り替えて、受信波基準信号発生器５２からの出力信号を低雑音増幅器７へ送るようにし、その上で、無線受信機に対してＡＦＣフィードバック制御動作を行わせる。基準信号発生器５２は、周波数が高安定な（例えば、０．０１ｐｐｍ）標準変調信号を発生する装置である。
【００３７】
無線受信機でのＡＦＣフィードバック制御動作の結果、周波数誤差検出部４ａが検出した周波数誤差が所定範囲内に収まったときに、制御部５ａは、そのときのＤ／Ａ変換器６へ出力しているディジタル信号を、記憶装置５３に初期値として記憶する。この記憶された初期値は、基準信号発生部１ａへ送るべき周波数誤差に比例した電圧値（制御電圧Ｖcont）をディジタル値によって示すものである。
【００３８】
即ち、電源電圧値、基準信号発生部１ａの出力負荷の大きさ、発振周波数調整用に付加されるトリマコンデンサの容量、Ｄ／Ａ変換器６の出力抵抗の値に、無線受信機毎の個体差があるために、ＶＣＴＣＸＯからなる基準信号発生部１ａが発生する基準信号の周波数は、無線受信機毎に異なるものになってしまう。そのため、このままでは、無線受信機によっては、周波数誤差が所定範囲内に収まるまでに、数１０秒もかかることがある。
【００３９】
そこで、製造時に各無線受信毎に、基準信号発生器５２を使用して、予めＡＦＣフィードバック制御動作を行う。その結果、周波数誤差が所定範囲内に収まったときのディジタル信号（制御電圧Ｖcontをディジタル値として示す、制御部５ａがＤ／Ａ変換器６へ出力している信号）を得て、記憶装置５３に初期値として記憶しておく。そして、ユーザがその無線受信機を起動するときにその都度、制御部５ａが記憶装置５３に記憶された初期値を読み出して、Ｄ／Ａ変換器６へ送るようにする。これによって、ＡＦＣフィードバック制御動作を行ったときに常時、素早く、周波数誤差が所定範囲内に収まることになる。つまり、製造時の予めのＡＦＣフィードバック制御動作では、周波数誤差が所定範囲内に収まるまでに、長い時間がかかることがあっても、一度初期値を得てしまえば、ユーザが実際にその無線受信機を起動するときにその初期値を使用することにより、非常に短時間に周波数誤差が所定範囲内に収まり、従って、素早く同期の取れた正確な受信処理が可能となる。
【００４０】
次に、第３の実施の形態を説明する。
図４は、第３の実施の形態に係る無線受信機の構成を示すブロック図である。
第３の実施の形態は、基本的に第１の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【００４１】
第３の実施の形態では、復調部２０ｂが、乗算器２１，２２、９０゜移相器２３からなり、乗算器２１及び移相器２３に周波数合成部６０が接続される。周波数合成部６０は、基準信号発生部１ａから送られる基準信号（周波数ｆvctcxo）を基にして周波数合成を行い、搬送波信号を発生して復調部２０ｂへ送る。周波数合成部６０は、分周比１／Ｍ′の分周器６１、分周比１／Ｎ′の分周器６２、位相比較器６３、ループフィルタ６４、電圧制御発振器（ＶＣＯ）６５からなり、周波数ｆvctcxo・（Ｎ′／Ｍ′）の搬送波信号を復調部２０ｂへ出力する。なお、ここで、周波数合成部６０での分周比１／Ｍ′及び分周比１／Ｎ′が、第１の実施の形態における周波数合成部４０ａでの分周比１／Ｍ′及び分周比１／Ｎ′と同じ符号を使用しているが、同一の値であることを示すものではない。ここでは都合により、第１の実施の形態における周波数合成部４０ａでの分周比１／Ｍ′及び分周比１／Ｎ′を、図４では分周比１／Ｍ″及び分周比１／Ｎ″と表示している。
【００４２】
このようにして、搬送波信号も受信波に同期することになり、従って、同期していないために復調部が原因となって発生していたＡＦＣフィードバック制御への悪影響がなくなり、ＡＦＣによる周波数補正（同期）の引き込み時間が短縮される。
【００４３】
なお、第３の実施の形態においても、第２の実施の形態のように切替スイッチ５１及び記憶装置５３を設け、基準信号発生器５２を接続して初期値を求め記憶するようにしてもよい。
【００４４】
次に、第４の実施の形態を説明する。
図５は、第４の実施の形態に係る無線受信機の構成を示すブロック図である。
第４の実施の形態は、基本的に第３の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【００４５】
第４の実施の形態では、周波数合成部４０ａから出力されるクロック信号を位相検出部３ａ、周波数誤差検出部４ａ、及び制御部５ａに供給する。
こうすることにより、無線受信機の各部が全て受信信号に同期することになり、ＡＦＣの精度が向上し、周波数補正（同期）の引き込み時間が短縮される。
【００４６】
なお、第４の実施の形態においても、第２の実施の形態のように切替スイッチ５１及び記憶装置５３を設け、基準信号発生器５２を接続して初期値を求め記憶するようにしてもよい。
【００４７】
またなお、第４の実施の形態では、周波数合成部４０ａから出力されるクロック信号を位相検出部３ａ、周波数誤差検出部４ａ、及び制御部５ａの全てに供給しているが、これに代わって、位相検出部３ａ、周波数誤差検出部４ａ、及び制御部５ａのうちの少なくとも１つに供給するようにしてもよい。
【００４８】
次に、第５の実施の形態を説明する。
図６は、第５の実施の形態に係る無線受信機の構成を示すブロック図である。
第５の実施の形態は、基本的に第３の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【００４９】
第５の実施の形態では、制御部５ａと周波数合成部４０ａとの間に基準信号発生部５４及びＤ／Ａ変換器５５を新たに設けると共に、制御部５ａと周波数合成部６０との間に基準信号発生部５６及びＤ／Ａ変換器５７を新たに設ける。基準信号発生部５４，５６は、基準信号発生部１ａと同様に、電圧制御温度補償水晶発振器（ＶＣＴＣＸＯ）によってそれぞれ構成される。制御部５ａからは、周波数誤差が所定許容範囲内に収まっていないときに、その周波数誤差に比例した値を示す各ディジタル信号がＤ／Ａ変換器５５，５７へ出力される。Ｄ／Ａ変換器５５，５７は、それらのディジタル信号が示す各値を制御電圧として示す制御信号を生成して、基準信号発生部５４，５６へそれぞれ送る。基準信号発生部５４，５６は、それらの制御信号に応じて、上述した周波数誤差が圧縮される方向に発振周波数を可変した基準信号をそれぞれ発生する。
【００５０】
このように、基準信号発生部５４，５６を基準信号発生部１ａと別に設けることにより、適切な分周比がないために所望の周波数を合成できないような場合にも対応することが可能になる。
【００５１】
なお、制御部５ａと周波数合成部４０ａとの間に基準信号発生部５４及びＤ／Ａ変換器５５を新たに設けるだけで、周波数合成部６０は、基準信号発生部１ａからの基準信号を利用する構成にしてもよい。
【００５２】
なおまた、第５の実施の形態においても、第２の実施の形態のように切替スイッチ５１及び記憶装置５３を設け、基準信号発生器５２を接続して初期値を求め記憶するようにしてもよい。ただし、この場合には、Ｄ／Ａ変換器毎に初期値を別々に記憶することになる。
【００５３】
次に、第６の実施の形態を説明する。
図７は、第６の実施の形態に係る無線受信機の構成を示すブロック図である。
第６の実施の形態は、基本的に第３の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【００５４】
第６の実施の形態では、周波数合成部４０ａとＡ／Ｄ変換部３０ａとの間に選択スイッチ（ＳＷ）５８を設け、一方の入力端に周波数合成部４０ａからのクロック信号を入力させ、他方の入力端に、新たに設けたクロック発振器（ＯＳＣ）５９の出力クロック信号を入力させる。そして、制御部５ａから選択スイッチ５８に選択信号が送られる。制御部５ａは、周波数誤差検出部４ａによって検出された周波数誤差が所定値以下であるときには、クロック発振器５９から送られたクロック信号を選択することを指令する選択信号を選択スイッチ５８に送り、周波数誤差が所定値を越えたときには、周波数合成部４０ａから送られたクロック信号を選択することを指令する選択信号を選択スイッチ５８に送る。なお、制御部５ａは、受信信号に対して無線受信機の同期が取れていないときにも、周波数合成部４０ａから送られたクロック信号を選択することを指令する選択信号を選択スイッチ５８に送るようにしてもよい。
【００５５】
かくして、同期のずれがないときにはフィードバックが行われないので、不要に処理を複雑にして、その結果、同期の遅れを招くことを防止できる。
なお、第６の実施の形態においても、第２の実施の形態のように切替スイッチ５１及び記憶装置５３を設け、基準信号発生器５２を接続して初期値を求め記憶するようにしてもよい。
【００５６】
次に、第７の実施の形態を説明する。
図８は、第７の実施の形態に係る無線受信機の構成を示すブロック図である。
第７の実施の形態は、基本的に第５の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【００５７】
第７の実施の形態では、図６に示す第５の実施の形態と比べ、制御部５ａと周波数合成部６０との間に基準信号発生部５６及びＤ／Ａ変換器５７を設けず、周波数合成部６０は、基準信号発生部１ａからの基準信号を利用する。そして、基準信号発生部５４とＤ／Ａ変換器５５との間に選択スイッチ（ＳＷ）７１を設け、一方の入力端にＤ／Ａ変換器５５からの制御信号を入力させ、他方の入力端に、新たに設けた定電圧部７２からの所定の一定電圧を入力させる。Ｄ／Ａ変換器５５から出力される制御信号は、アナログの電圧値からなっている。そして、制御部５ａから選択スイッチ７１に選択信号が送られる。制御部５ａは、周波数誤差検出部４ａによって検出された周波数誤差が所定値以下であるときには、定電圧部７２から送られた所定の一定電圧を選択することを指令する選択信号を選択スイッチ７１に送り、周波数誤差が所定値を越えたときには、Ｄ／Ａ変換器５５から送られたアナログの電圧値からなる制御信号を選択することを指令する選択信号を選択スイッチ７１に送る。なお、制御部５ａは、受信信号に対して無線受信機の同期が取れていないときにも、Ｄ／Ａ変換器５５から送られたアナログの電圧値からなる制御信号を選択することを指令する選択信号を選択スイッチ７１に送るようにしてもよい。
【００５８】
かくして、同期のずれがないときにはフィードバックが行われないので、不要に処理を複雑にして、その結果、同期の遅れを招くことを防止できる。
なお、第７の実施の形態においても、第２の実施の形態のように切替スイッチ５１及び記憶装置５３を設け、基準信号発生器５２を接続して初期値を求め記憶するようにしてもよい。ただし、この場合には、Ｄ／Ａ変換器毎に初期値を別々に記憶することになる。
【００５９】
次に、第８の実施の形態を説明する。
図９は、第８の実施の形態に係る無線送受信機の構成を示すブロック図である。 第８の実施の形態は、図４に示す第３の実施の形態における無線受信機と同一の構成を有する受信部２００に対して更に送信部を付加した無線送受信機に関するものである。図９においては受信部２００の詳しい図示は省略する。受信部２００は第３の実施の形態と同じ構成であるので、以下の説明では第３の実施に係る無線受信機を流用する。
【００６０】
第８の実施の形態では、受信部２００の基準信号発生部１ａからの基準信号（周波数ｆvctcxo）を基にして、周波数合成部２１０が周波数合成を行い、クロック信号を発生してＤ／Ａ変換器２２０へ送る。周波数合成部２１０は、分周比１／Ｌ″の分周器２１１、分周比１／Ｋ″の分周器２１２、位相比較器２１３、ループフィルタ２１４、電圧制御発振器（ＶＣＯ）２１５からなり、周波数ｆvctcxo・（Ｋ″／Ｌ″）のクロック信号をＤ／Ａ変換器２２０へ出力する。
【００６１】
Ｄ／Ａ変換器２２０は、Ｄ／Ａ変換器２２１，２２２からなり、送信情報処理部から送られるディジタルの送信情報をアナログ化する。
また、受信部２００の基準信号発生部１ａからの基準信号（周波数ｆvctcxo）を基にして、周波数合成部２３０が周波数合成を行い、搬送波信号を発生して変調部２４０へ送る。周波数合成部２３０は、分周比１／Ｌ′の分周器２３１、分周比１／Ｋ′の分周器２３２、位相比較器２３３、ループフィルタ２３４、電圧制御発振器（ＶＣＯ）２３５からなり、周波数ｆvctcxo・（Ｋ′／Ｌ′）の搬送波信号を変調部２４０へ出力する。
【００６２】
変調部２４０は、乗算器２４１，２４２、９０゜移相器２４３からなり、ＱＰＳＫ方式の変調を行う。
また更に、受信部２００の基準信号発生部１ａからの基準信号（周波数ｆvctcxo）を基にして、局部発振部２５０が周波数合成を行い、局発信号を発生して周波数変換部２０３へ送る。局部発振部２５０は、分周比１／Ｌの分周器２５１、分周比１／Ｋの分周器２５２、位相比較器２５３、ループフィルタ２５４、電圧制御発振器（ＶＣＯ）２５５からなり、周波数ｆvctcxo・（Ｋ／Ｌ）の局発信号を周波数変換部２０３へ出力する。
【００６３】
周波数変換部２０３は、変調部２４０からの変調信号を帯域通過フィルタ（ＢＰＦ）２０２を介して受け取り、周波数変換を行って送信波を生成し、帯域通過フィルタ（ＢＰＦ）２０４を介して電力増幅器（ＰＡ）２０５へ送る。電力増幅器２０５は送信波を所定レベルまで増幅してアンテナへ送る。
【００６４】
このようにして、送信側のクロック信号、搬送波信号、局発信号も受信波に同期することになる。従って、受信波の送信元である、例えば基地局にこの送信波が届いた場合に、基地局では、自局のクロックに同期した信号を受信できることになる。
【００６５】
なお第８の実施の形態では、送信側のクロック信号、搬送波信号、及び局発信号が全て受信波に同期するようになっているが、これらのうちの１つまたは２つが受信波に同期するようになっていてもよい。
【００６６】
次に、第９の実施の形態を説明する。
図１０は、第９の実施の形態に係る無線受信機の構成を示すブロック図である。 第９の実施の形態は、基本的に第３の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【００６７】
第９の実施の形態では、切替スイッチ（ＳＷ）７３を低雑音増幅器７の前段に設け、切替スイッチ７３の一方の入力端子に受信波を入力させるようにする。通常は、切替スイッチ７３は受信波を低雑音増幅器７へ出力するようにしている。また、制御部５ａに記憶装置７５、タイマ７６、及びアラーム装置７７を接続する。
【００６８】
この無線受信機の製造時において、切替スイッチ７３の他方の入力端子に基準信号発生器７４を接続し、切替スイッチ７３を切り替えて、受信波基準信号発生器７４からの出力信号を低雑音増幅器７へ送るようにし、その上で、無線受信機に対してＡＦＣフィードバック制御動作を行わせる。基準信号発生器７４は、周波数が高安定な（例えば、０．０１ｐｐｍ）標準変調信号を発生する装置である。
【００６９】
無線受信機でのＡＦＣフィードバック制御動作の結果、周波数誤差検出部４ａが検出した周波数誤差が所定範囲内に収まったときに、制御部５ａは、そのときのＤ／Ａ変換器６へ出力しているディジタル信号を、記憶装置７５に初期値として記憶する。この記憶された初期値は、基準信号発生部１ａへ送るべき周波数誤差に比例した電圧値（制御電圧Ｖcont）をディジタル値によって示すものである。
【００７０】
即ち、第２の実施の形態と同様に、電源電圧値、基準信号発生部１ａの出力負荷の大きさ、発振周波数調整用に付加されるトリマコンデンサの容量、Ｄ／Ａ変換器６の出力抵抗の値に、無線受信機毎の個体差があるために、ＶＣＴＣＸＯからなる基準信号発生部１ａが発生する基準信号の周波数は、無線受信機毎にどうしても異なってしまう。そのため、このままでは、無線受信機によっては、周波数誤差が所定範囲内に収まるまでに、１０数秒もかかることがある。
【００７１】
そこで、製造時に各無線受信毎に、基準信号発生器７４を使用して、予めＡＦＣフィードバック制御動作を行って、周波数誤差が所定範囲内に収まったときのディジタル信号（制御電圧Ｖcontをディジタル値として示す、制御部５ａがＤ／Ａ変換器６へ出力している信号）を得て、記憶装置７５に初期値として記憶しておく。そして、ユーザがその無線受信機を起動するときに、制御部５ａが記憶装置７５に記憶された初期値を読み出して、Ｄ／Ａ変換器６へ送るようにする。これによって、ＡＦＣフィードバック制御動作を行ったときに常時、素早く、周波数誤差が所定範囲内に収まることになる。
【００７２】
更に、第９の実施の形態では、タイマ７６が、記憶装置７５に初期値が記憶されたときからの時間の経過を計測する。制御部５ａは、タイマ７６の計測時間を監視し、タイマ７６が所定時間（例えば１〜３年）の経過を計測したときに、アラーム装置７７を作動させ、操作者に対して記憶装置７５に記憶されている初期値の更新を促す。
【００７３】
操作者はその時、無線受信機をサービスステーション等に持ち込み、前述の製造時の初期値設定と同じ手順によって、初期値の更新を受ける。
これにより、ＶＣＴＣＸＯ等の経年変化に起因して周波数誤差が変化し、その結果同期引き込みに時間がかかるようになっていた場合に、それを改善することができる。
【００７４】
なお、第９の実施の形態では、タイマ７６及びアラーム装置７７を設けているが、それらを設けず、操作者の意志によって初期値の更新を受けるようにしてもよい。
【００７５】
なおまた、第９の実施の形態では、製造後において基準信号発生器７４を切替スイッチ７３に接続する必要があるため、無線受信機の筐体に、切替スイッチ７３に接続されたコネクタを設け、このコネクタを介して基準信号発生器７４を切替スイッチ７３に接続することになる。そこで、無線受信機が自動車内で使用され、この自動車に無線受信機用のアンテナがある場合には、アンテナをこのコネクタに接続するようにする。これによって、無線受信機に内蔵されるアンテナよりも高感度の受信が簡単に可能となる。
【００７６】
次に、第１０の実施の形態を説明する。
図１１は、第１０の実施の形態に係る無線受信機の構成を示すブロック図である。第１０の実施の形態は、基本的に第９の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【００７７】
第１０の実施の形態では、第９の実施の形態に比べ、タイマ７６及びアラーム装置７７を設けず、新たに記憶装置７８を設ける。
通常の起動動作において、制御部５ａが、記憶装置７５に記憶された初期値を読み出してＤ／Ａ変換器６に与え、ＡＦＣフィードバック制御が実行される。その結果、周波数誤差検出部４ａによって求められた周波数誤差が所定許容範囲内に収まったとき、制御部５ａは、Ｄ／Ａ変換器６に送っているディジタル信号が表している値の平均値を算出して記憶装置７８に記憶する。平均値の算出は、ディジタル信号が得られる度にそれらの表す値を記憶し、所定時間毎に算術平均を求めるか、または、新たな値が得られる度に、前回までに算出されている平均値に加算するようにして加重平均を求める。
【００７８】
その上で、制御部５ａは、所定期間（例えば１年）毎に、記憶装置７８に記憶されている平均値を、記憶装置７５に記憶されている初期値と比較し、異なっている場合には、この平均値を記憶装置７５に初期値として記憶させる。
【００７９】
これにより、ＶＣＴＣＸＯ等の経年変化に起因して周波数誤差が変化し、その結果同期引き込みに時間がかかるようになっていた場合に、それを改善することができる。
【００８０】
次に、第１１の実施の形態を説明する。
図１２は、第１１の実施の形態に係る無線受信機の構成を示すブロック図である。第１１の実施の形態は、基本的に第１０の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【００８１】
第１１の実施の形態では、タイマ７９が新たに設けられる。タイマ７９は、記憶装置７５に初期値が記憶されたときからの時間の経過を計測する。記憶装置７８には、第１０の実施の形態と同じように、平均値が記憶される。
【００８２】
そして、制御部５ａが、タイマ７９の計測時間を監視し、タイマ７９が所定時間（例えば１年）の経過を計測したときに、制御部５ａは、記憶装置７８に記憶されている平均値を記憶装置７５に初期値として記憶させる。
【００８３】
これにより、ＶＣＴＣＸＯ等の経年変化に起因して周波数誤差が変化し、その結果同期引き込みに時間がかかるようになっていた場合に、それを改善することができる。
【００８４】
【発明の効果】
以上説明したように本発明では、第２の周波数合成手段が、基準信号発生手段から発生された基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、Ａ／Ｄ変換手段へ供給する。従って、Ａ／Ｄ変換手段へ供給されるクロック信号は受信波と同期が取れており、そのため、Ａ／Ｄ変換手段がＡＦＣフィードバック制御に悪影響を与えることがなくなり、ＡＦＣによる周波数補正（同期）の引き込み時間を従来よりも短縮することができる。
【００８５】
また、第２の周波数合成手段にＰＬＬ回路を使用すれば、分周しても周波数が一致しない問題も解消し、また、移動端末に搭載可能な現在あるＶＣＴＣＸＯを使用することも可能となる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】第１の実施の形態に係るＣＤＭＡ方式が適応された無線受信機の構成を示すブロック図である。
【図３】第２の実施の形態に係る無線受信機の構成を示すブロック図である。
【図４】第３の実施の形態に係る無線受信機の構成を示すブロック図である。
【図５】第４の実施の形態に係る無線受信機の構成を示すブロック図である。
【図６】第５の実施の形態に係る無線受信機の構成を示すブロック図である。
【図７】第６の実施の形態に係る無線受信機の構成を示すブロック図である。
【図８】第７の実施の形態に係る無線受信機の構成を示すブロック図である。
【図９】第８の実施の形態に係る無線送受信機の構成を示すブロック図である。
【図１０】第９の実施の形態に係る無線受信機の構成を示すブロック図である。
【図１１】第１０の実施の形態に係る無線受信機の構成を示すブロック図である。
【図１２】第１１の実施の形態に係る無線受信機の構成を示すブロック図である。
【図１３】ＣＤＭＡ方式が適応された従来の無線受信機の構成例を示す図である。
【符号の説明】
１ 基準信号発生手段
２ 周波数変換手段
３ 位相検出手段
４ 周波数誤差検出手段
５ 制御手段
６ Ｄ／Ａ変換器
７ 低雑音増幅器
８ 低域通過フィルタ
９ 低域通過フィルタ
１０ 局部発振手段
２０ 復調手段
３０ Ａ／Ｄ変換手段
４０ 周波数合成手段[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wireless receiver. , Wireless transceiver And circuit for wireless receiver In particular, frequency conversion and modulation / demodulation are performed based on a local oscillation signal whose oscillation frequency matches with the radio frequency of the received wave with high accuracy, such as a mobile communication system to which a CDMA (Code Division Multiple Access) system is applied. Radio receiver performed , Wireless transceiver And circuit for wireless receiver About.
[0002]
Compared to other multiple access systems, the CDMA system can be applied to next-generation mobile communication systems because it provides high transmission quality against interference, interference, and fluctuations in the transmission characteristics of wireless transmission paths, and is rich in confidentiality. Various developments and research are being promoted in the direction of
[0003]
[Prior art]
FIG. 13 is a diagram illustrating a configuration example of a conventional radio receiver to which the CDMA scheme is applied.
[0004]
In the figure, a received wave is sent to a frequency converter 103 via a low noise amplifier (LNA) 101 and a band pass filter (BPF) 102. The frequency conversion unit 103 includes a multiplier, and converts a received wave into an intermediate frequency signal using a local signal transmitted from a local oscillation unit 112 described later. The output of the frequency conversion unit 103 is input to the demodulation unit 105 via the band pass filter (BPF) 104. The demodulating unit 105 includes multipliers 105a and 105b, a 90 ° phase shifter 105c, and an oscillator 105d, performs phase detection, and outputs baseband signals of I channel and Q channel. This baseband signal is converted from analog to digital by the A / D converter 106. The A / D converter 106 includes A / D converters 106a and 106b and a clock oscillator 106c. The phase detection unit 107 obtains amplitudes Imt and Qmt of the I channel and the Q channel corresponding to the time series t (here, for simplicity, it is assumed that the integer value is normalized by the symbol period). Based on equation (1), the phase θt of the received wave is calculated.
[0005]
[Expression 1]
θt = arctan (Qmt / Imt) (1)
The frequency error detection unit 108 calculates the frequency error by differentiating the phase θt twice with respect to the time series t. This frequency error is the difference between the sum of the frequency of the local oscillation signal and the frequency of the intermediate frequency signal and the frequency of the received wave.
[0006]
The calculation of the frequency error is performed with reference to information that is known to be received based on the format of the received wave among the components of the received wave described above. The information includes, for example, a preamble used for establishing synchronization on the receiving side, a unique word, and a continuous symbol (bit) sequence having the same value.
[0007]
The control unit 109 determines whether or not the calculated frequency error is within a predetermined allowable range, and outputs a digital signal indicating a value proportional to the frequency error if it is not within the predetermined allowable range. The D / A converter 110 generates a control signal indicating the value indicated by the digital signal as the control voltage Vcont and sends it to the reference signal generator 111. The reference signal generator 111 is composed of a voltage-controlled temperature-compensated crystal oscillator (VCTCXO), and generates a reference signal whose oscillation frequency is varied in a direction in which the above-described frequency error is compressed according to the control signal.
[0008]
The local oscillator 112 performs frequency synthesis based on the reference signal (frequency fvctcxo) sent from the reference signal generator 111, generates a local oscillation signal (local signal), and sends it to the frequency converter 103. The local oscillator 112 includes a frequency divider 112a with a frequency division ratio 1 / M, a frequency divider 112b with a frequency division ratio 1 / N, a phase comparator 112c, a loop filter 112d, and a voltage controlled oscillator (VCO) 112e. The local oscillation signal having the frequency fms expressed by Expression (2) is output to the frequency conversion unit 103.
[0009]
[Expression 2]
fms = fvctcxo (N / M) (2)
Frequency converter 103, band pass filter 104, demodulator 105, A / D converter 106, phase detector 107, frequency error detector 108, D / A converter 110, reference signal generator 111, local oscillator 112, the frequency correction of the local oscillation signal as described above is repeatedly performed by an AFC (Auto Frequency Control) feedback loop consisting of 112. If the frequency error falls within a predetermined allowable range, the control unit 109 at that time Cancel the correction and maintain the correction state. That is, the control voltage Vcont is maintained.
[0010]
As a result, the radio receiver as the mobile terminal is synchronized with the base station as the transmission side, and accurate data demodulation is possible. In addition, when the mobile terminal is a radio transceiver, the transmission signal sent from the mobile terminal to the base station is also accurately synchronized by synchronizing with the reception unit as described above in the transmission unit. It becomes.
[0011]
[Problems to be solved by the invention]
In the above-described conventional radio receiver, frequency correction of the local signal is performed by an AFC feedback loop to realize accurate data demodulation. However, the clock signal output from the clock oscillator 106c used by the A / D converter 106 for sampling is not synchronized with the received wave. Therefore, there is a problem that it takes time for frequency correction (synchronization) by AFC. This seems to be solved if the reference signal generator 111 is shared in place of the clock oscillator 106c, but its use has the following obstacles.
[0012]
That is, for example, when the frequency of the reference signal of the reference signal generator 111 is 12 MHz, but the frequency of the clock signal required by the A / D converter 106 is 32.768 MHz, even if the frequency is divided, The frequency relationship does not match and cannot be shared.
[0013]
In that case, the frequency of the reference signal of the reference signal generator 111 may be 32.768 MHz, but currently there is no VCTCXO that is small enough to be mounted on a mobile terminal and has the desired stability and accuracy. . That is, the frequency 32.768 MHz of the clock signal required in the A / D conversion unit 106 is higher than the frequency of the clock signal required by the normal A / D conversion unit. The frequency of a VCTCXO that can be mounted is limited to 20 MHz.
[0014]
In addition, it is desirable to set the duty of the clock signal to 50% in order to stably perform subsequent processing on the digital signal converted by the A / D converter 106. In order to realize this, a clock signal of 65.536 MHz, which is twice that of 32.768 MHz, is required, and a higher frequency is required for VCTCXO.
[0015]
The present invention has been made in view of the above points, and is a radio receiver that shortens the pull-in time of frequency correction (synchronization) by AFC, which has become longer due to the A / D conversion unit. , Wireless transceiver And circuit for wireless transceiver The purpose is to provide.
[0016]
[Means for Solving the Problems]
In the present invention, in order to achieve the above object, as shown in FIG. 1, a reference signal generating means 1 for generating a reference signal whose frequency can be varied by an external control signal, and a reference signal generating means 1 A local oscillation means 10 for generating a local oscillation signal by performing frequency synthesis with reference to the frequency of the reference signal, and a received wave having a plurality of signal points having different phases in the signal space are fetched, and a station given from the local oscillation means Frequency conversion means 2 that performs frequency conversion of the received wave by the emitted signal and generates an intermediate frequency signal, and digitally demodulates the intermediate frequency signal generated by frequency conversion means 2 and outputs baseband signals of in-phase and quadrature components The demodulating means 20 and the in-phase component and quadrature component baseband signals are converted from analog to digital, respectively, and each digital signal is output. A / D conversion means 30 for performing the detection, the phase detection means 3 for detecting the phase of the signal point based on each digital signal output from the A / D conversion means 30, and the output from the phase detection means 3 in time series. The frequency error detecting means 4 obtains a frequency error which is the difference between the sum of the frequency of the local signal and the frequency of the intermediate frequency signal and the frequency of the received wave by differentiating the phase of the signal point twice. And a control means 5 for supplying a control signal for changing the frequency of the reference signal to the reference signal generating means 1 in a direction in which the frequency error obtained by the frequency error detecting means 4 is compressed. There is provided a radio receiver characterized by having frequency synthesis means 40 for generating a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal and supplying it to A / D conversion means 30.
[0017]
In the above configuration, the control means 5 performs AFC feedback control on the reference signal generating means 1 based on the frequency error detected by the frequency error detecting means 4. This is the same operation as before.
[0018]
Further, in the present invention, the frequency synthesis means 40 generates a clock signal by performing frequency synthesis based on the frequency of the reference signal generated from the reference signal generation means 1 and supplies the clock signal to the A / D conversion means 30. Therefore, the clock signal supplied to the A / D conversion means 30 is synchronized with the received wave, so that the A / D conversion means 30 does not adversely affect the AFC feedback control, and frequency correction (synchronization by AFC) ) Can be shortened compared to the conventional method.
[0019]
In addition, if a PLL (Phase Locked Loop) circuit is used for the frequency synthesizing means 40, the problem that the frequencies do not match even if the frequency is divided is solved, and it is also possible to use the existing VCTCXO that can be mounted on the mobile terminal. It becomes.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
A first embodiment will be described.
[0021]
First, the principle configuration of the first embodiment will be described with reference to FIG. In the first embodiment, reference signal generating means 1 for generating a reference signal whose frequency can be varied by an external control signal, and frequency synthesis based on the frequency of the reference signal generated from the reference signal generating means 1 are used. The local oscillation means 10 for generating a local oscillation signal and a reception wave having a plurality of signal points having different phases in the signal space are taken in, and the frequency conversion of the reception wave is performed by the local oscillation signal given from the local oscillation means A frequency converting means 2 for generating an intermediate frequency signal; a demodulating means 20 for digitally demodulating the intermediate frequency signal generated by the frequency converting means 2 and outputting a baseband signal having in-phase and quadrature components; and an in-phase component and quadrature A / D conversion means 30 for converting each component baseband signal from analog to digital and outputting each digital signal; and A / D Based on each digital signal output from the conversion means 30, the phase detection means 3 for detecting the phase of the signal point, and the phase of the signal point output from the phase detection means 3 in time series are time-differentiated twice. Thus, the frequency error detection means 4 for obtaining a frequency error which is the difference between the sum of the frequency of the local oscillation signal and the frequency of the intermediate frequency signal and the frequency of the received wave, and the frequency obtained by the frequency error detection means 4 The control means 5 for supplying the control signal for changing the frequency of the reference signal to the reference signal generating means 1 in the direction in which the error is compressed, and the frequency synthesis is performed with reference to the frequency of the reference signal generated from the reference signal generating means 1. And a frequency synthesizer 40 that generates a clock signal and supplies it to the A / D converter 30.
[0022]
In the above configuration, the control means 5 performs AFC feedback control on the reference signal generating means 1 based on the frequency error detected by the frequency error detecting means 4. This is the same operation as before.
[0023]
Further, in the present invention, the frequency synthesis means 40 generates a clock signal by performing frequency synthesis based on the frequency of the reference signal generated from the reference signal generation means 1 and supplies the clock signal to the A / D conversion means 30. Therefore, the clock signal supplied to the A / D conversion means 30 is synchronized with the received wave, so that the A / D conversion means 30 does not adversely affect the AFC feedback control, and frequency correction (synchronization by AFC) ) Pull-in time is shorter than before.
[0024]
Further, if a PLL circuit is used for the frequency synthesizing means 40, the problem that the frequencies do not match even if the frequency is divided is solved, and it is also possible to use the existing VCTCXO that can be mounted on the mobile terminal.
[0025]
Next, the first embodiment will be described in detail. In the first embodiment described below, the reference signal generating means 1 shown in FIG. 1 corresponds to the reference signal generating section 1a. Similarly, the local oscillating means 10 is replaced with the local oscillating section 10a by the frequency converting means. 2 is a frequency converter 2a, demodulator 20 is demodulator 20a, A / D converter 30 is A / D converter 30a, phase detector 3 is phase detector 3a, and frequency error detector 4 is frequency. In the error detection unit 4a, the control unit 5 corresponds to the control unit 5a, and the frequency synthesis unit 40 corresponds to the frequency synthesis unit 40a.
[0026]
FIG. 2 is a block diagram showing a configuration of a radio receiver to which the CDMA scheme according to the first embodiment is applied. In FIG. 2, the received wave is sent to the frequency converter 2 a via a low noise amplifier (LNA) 7 and a band pass filter (BPF) 8. The frequency conversion unit 2a includes a multiplier, and converts a received wave into an intermediate frequency signal using a local signal transmitted from the local oscillation unit 10a. The output of the frequency converter 2a is input to the demodulator 20a via a band pass filter (BPF) 9. The demodulator 20a includes multipliers 21 and 22, a 90 ° phase shifter 23, and an oscillator 24, performs phase detection, and outputs I-channel and Q-channel baseband signals. This baseband signal is converted from analog to digital by the A / D converter 30a. The A / D converter 30a includes A / D converters 31 and 32, and a clock signal is sent to the A / D converters 31 and 32 from the frequency synthesizer 40a. The phase detection unit 3a obtains the amplitudes Imt and Qmt of the I channel and the Q channel corresponding to the time series t, calculates the phase θt of the received wave from these, and sends it to the signal processing unit in the subsequent stage although not shown.
[0027]
The frequency error detector 4a branches the phase θt and calculates the frequency error by differentiating it twice with respect to the time series t. This frequency error is the difference between the sum of the frequency of the local oscillation signal and the frequency of the intermediate frequency signal and the frequency of the received wave.
[0028]
The calculation of the frequency error is performed with reference to information that is known to be received based on the format of the received wave among the components of the received wave described above. The information includes, for example, a preamble used for establishing synchronization on the receiving side, a unique word, and a continuous symbol (bit) sequence having the same value.
[0029]
The controller 5a determines whether or not the calculated frequency error is within a predetermined allowable range, and if not, outputs a digital signal indicating a value proportional to the frequency error. The D / A converter 6 generates a control signal indicating the value indicated by the digital signal as the control voltage Vcont, and sends it to the reference signal generator 1a. The reference signal generator 1a is composed of a voltage-controlled temperature-compensated crystal oscillator (VCTCXO), and generates a reference signal whose oscillation frequency is varied in the direction in which the frequency error is compressed according to the control signal.
[0030]
The local oscillator 10a performs frequency synthesis based on the reference signal (frequency fvctcxo) sent from the reference signal generator 1a, generates a local signal, and sends it to the frequency converter 2a. The local oscillator 10a includes a frequency divider 11 with a frequency division ratio 1 / M, a frequency divider 12 with a frequency division ratio 1 / N, a phase comparator 13, a loop filter 14, and a voltage controlled oscillator (VCO) 15. The local signal of fvctcxo · (N / M) is output to the frequency converter 103.
[0031]
The frequency converter 2a, the band pass filter 9, the demodulator 20a, the A / D converter 30a, the phase detector 3a, the frequency error detector 4a, the D / A converter 6, the reference signal generator 1a, and the local oscillator The frequency correction of the local oscillation signal as described above is repeatedly performed by the AFC feedback loop composed of 10a. If the frequency error falls within a predetermined allowable range, the control unit 5a cancels the frequency correction at that time and Maintain the correction state. That is, the control voltage Vcont is maintained.
[0032]
Furthermore, the frequency synthesizer 40a performs frequency synthesis based on the reference signal (frequency fvctcxo) sent from the reference signal generator 1a, generates a clock signal, and sends it to the A / D converter 30a. The frequency synthesizer 40a includes a frequency divider 41 with a frequency division ratio 1 / M ', a frequency divider 42 with a frequency division ratio 1 / N', a phase comparator 43, a loop filter 44, and a voltage controlled oscillator (VCO) 45. The clock signal of frequency fvctcxo · (N ′ / M ′) is output to the A / D converter 30a.
[0033]
As a result, the clock signal is synchronized with the received wave, the A / D converter 30a does not adversely affect the AFC feedback control, and the time required for frequency correction (synchronization) by AFC is shortened compared to the conventional case.
[0034]
Next, a second embodiment will be described.
FIG. 3 is a block diagram showing a configuration of a radio receiver according to the second embodiment.
Since the second embodiment has basically the same configuration as that of the first embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0035]
In the second embodiment, a changeover switch (SW) 51 is provided in the front stage of the low noise amplifier 7 so that a received wave is input to one input terminal of the changeover switch 51. Normally, the changeover switch 51 outputs the received wave to the low noise amplifier 7. Further, the storage device 53 is connected to the control unit 5a.
[0036]
At the time of manufacturing the wireless receiver, the reference signal generator 52 is connected to the other input terminal of the changeover switch 51, the changeover switch 51 is changed over, and the output signal from the reception wave reference signal generator 52 is converted to the low noise amplifier 7. Then, the wireless receiver is caused to perform an AFC feedback control operation. The reference signal generator 52 is a device that generates a standard modulation signal whose frequency is highly stable (for example, 0.01 ppm).
[0037]
When the frequency error detected by the frequency error detection unit 4a falls within a predetermined range as a result of the AFC feedback control operation in the wireless receiver, the control unit 5a outputs to the D / A converter 6 at that time. The stored digital signal is stored in the storage device 53 as an initial value. The stored initial value indicates a voltage value (control voltage Vcont) proportional to the frequency error to be sent to the reference signal generator 1a by a digital value.
[0038]
That is, the power supply voltage value, the size of the output load of the reference signal generator 1a, the capacity of the trimmer capacitor added for adjusting the oscillation frequency, the value of the output resistance of the D / A converter 6, Due to the difference, the frequency of the reference signal generated by the reference signal generator 1a made up of VCTCXO is different for each radio receiver. For this reason, depending on the wireless receiver, it may take several tens of seconds until the frequency error falls within the predetermined range.
[0039]
Therefore, an AFC feedback control operation is performed in advance using the reference signal generator 52 for each radio reception during manufacturing. As a result, a digital signal when the frequency error falls within a predetermined range (a signal indicating the control voltage Vcont as a digital value, which is output from the control unit 5a to the D / A converter 6) is obtained, and the storage device 53 is obtained. Is stored as an initial value. Whenever the user activates the wireless receiver, the control unit 5a reads the initial value stored in the storage device 53 and sends it to the D / A converter 6. As a result, when the AFC feedback control operation is performed, the frequency error is always quickly and within the predetermined range. That is, in the AFC feedback control operation at the time of manufacture, even if it takes a long time until the frequency error falls within the predetermined range, once the initial value is obtained, the user actually receives the radio reception. By using the initial value when starting the machine, the frequency error falls within a predetermined range in a very short time, and therefore, a fast and accurate reception process can be performed.
[0040]
Next, a third embodiment will be described.
FIG. 4 is a block diagram showing a configuration of a radio receiver according to the third embodiment.
Since the third embodiment has basically the same configuration as the first embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0041]
In the third embodiment, the demodulator 20 b includes multipliers 21 and 22 and a 90 ° phase shifter 23, and the frequency synthesizer 60 is connected to the multiplier 21 and the phase shifter 23. The frequency synthesizer 60 performs frequency synthesis based on the reference signal (frequency fvctcxo) sent from the reference signal generator 1a, generates a carrier signal, and sends it to the demodulator 20b. The frequency synthesizer 60 includes a frequency divider 61 with a frequency division ratio 1 / M ′, a frequency divider 62 with a frequency division ratio 1 / N ′, a phase comparator 63, a loop filter 64, and a voltage controlled oscillator (VCO) 65. The carrier wave signal of frequency fvctcxo · (N ′ / M ′) is output to the demodulator 20b. Here, the frequency division ratio 1 / M ′ and the frequency division ratio 1 / N ′ in the frequency synthesis section 60 are the same as the frequency division ratio 1 / M ′ and the frequency division ratio in the frequency synthesis section 40a in the first embodiment. Although the same sign as the circumferential ratio 1 / N ′ is used, it does not indicate the same value. Here, for convenience, the frequency division ratio 1 / M ′ and the frequency division ratio 1 / N ′ in the frequency synthesizer 40a in the first embodiment are shown, and in FIG. 4, the frequency division ratio 1 / M ″ and the frequency division ratio 1 are set. / N ″ is displayed.
[0042]
In this way, the carrier wave signal is also synchronized with the received wave. Therefore, since it is not synchronized, the AFC feedback control caused by the demodulator is not adversely affected, and the frequency correction by AFC ( (Synchronization) pull-in time is reduced.
[0043]
In the third embodiment, the changeover switch 51 and the storage device 53 may be provided as in the second embodiment, and the reference signal generator 52 may be connected to obtain and store the initial value. .
[0044]
Next, a fourth embodiment will be described.
FIG. 5 is a block diagram showing a configuration of a wireless receiver according to the fourth embodiment.
Since the fourth embodiment has basically the same configuration as that of the third embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0045]
In the fourth embodiment, the clock signal output from the frequency synthesizer 40a is supplied to the phase detector 3a, the frequency error detector 4a, and the controller 5a.
By doing so, all the parts of the radio receiver are synchronized with the received signal, the accuracy of AFC is improved, and the time required for frequency correction (synchronization) is shortened.
[0046]
In the fourth embodiment, the changeover switch 51 and the storage device 53 may be provided as in the second embodiment, and the reference signal generator 52 may be connected to obtain and store the initial value. .
[0047]
In the fourth embodiment, the clock signal output from the frequency synthesizer 40a is supplied to all of the phase detector 3a, the frequency error detector 4a, and the controller 5a. The phase detection unit 3a, the frequency error detection unit 4a, and the control unit 5a may be supplied to at least one of them.
[0048]
Next, a fifth embodiment will be described.
FIG. 6 is a block diagram illustrating a configuration of a wireless receiver according to the fifth embodiment.
Since the fifth embodiment has basically the same configuration as that of the third embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0049]
In the fifth embodiment, a reference signal generator 54 and a D / A converter 55 are newly provided between the controller 5a and the frequency synthesizer 40a, and between the controller 5a and the frequency synthesizer 60. A reference signal generator 56 and a D / A converter 57 are newly provided. Similarly to the reference signal generator 1a, the reference signal generators 54 and 56 are each configured by a voltage controlled temperature compensated crystal oscillator (VCTCXO). When the frequency error is not within the predetermined allowable range, each digital signal indicating a value proportional to the frequency error is output from the control unit 5a to the D / A converters 55 and 57. The D / A converters 55 and 57 generate control signals indicating the values indicated by these digital signals as control voltages, and send them to the reference signal generators 54 and 56, respectively. The reference signal generators 54 and 56 respectively generate reference signals whose oscillation frequencies are varied in a direction in which the above-described frequency error is compressed in accordance with these control signals.
[0050]
Thus, by providing the reference signal generators 54 and 56 separately from the reference signal generator 1a, it is possible to cope with a case where a desired frequency cannot be synthesized because there is no appropriate division ratio. .
[0051]
The frequency synthesizer 60 uses the reference signal from the reference signal generator 1a only by newly providing a reference signal generator 54 and a D / A converter 55 between the controller 5a and the frequency synthesizer 40a. You may make it the structure to carry out.
[0052]
In the fifth embodiment, the changeover switch 51 and the storage device 53 are provided as in the second embodiment, and the reference signal generator 52 is connected to determine and store the initial value. Good. In this case, however, the initial value is stored separately for each D / A converter.
[0053]
Next, a sixth embodiment will be described.
FIG. 7 is a block diagram showing a configuration of a wireless receiver according to the sixth embodiment.
Since the sixth embodiment has basically the same configuration as that of the third embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0054]
In the sixth embodiment, a selection switch (SW) 58 is provided between the frequency synthesizer 40a and the A / D converter 30a, the clock signal from the frequency synthesizer 40a is input to one input terminal, and the other The output clock signal of the newly provided clock oscillator (OSC) 59 is input to the input terminal of. Then, a selection signal is sent from the control unit 5a to the selection switch 58. When the frequency error detected by the frequency error detector 4a is equal to or less than a predetermined value, the control unit 5a sends a selection signal instructing to select the clock signal sent from the clock oscillator 59 to the selection switch 58, When the error exceeds a predetermined value, a selection signal instructing selection of the clock signal sent from the frequency synthesizer 40a is sent to the selection switch 58. Note that the control unit 5a sends to the selection switch 58 a selection signal instructing to select the clock signal sent from the frequency synthesis unit 40a even when the radio receiver is not synchronized with the received signal. You may do it.
[0055]
Thus, since no feedback is performed when there is no synchronization shift, the processing is unnecessarily complicated, and as a result, a delay in synchronization can be prevented.
In the sixth embodiment, the changeover switch 51 and the storage device 53 may be provided as in the second embodiment, and the reference signal generator 52 may be connected to determine and store the initial value. .
[0056]
Next, a seventh embodiment will be described.
FIG. 8 is a block diagram showing a configuration of a wireless receiver according to the seventh embodiment.
Since the seventh embodiment has basically the same configuration as that of the fifth embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0057]
In the seventh embodiment, compared to the fifth embodiment shown in FIG. 6, the reference signal generator 56 and the D / A converter 57 are not provided between the controller 5a and the frequency synthesizer 60, and the frequency is The synthesizer 60 uses the reference signal from the reference signal generator 1a. A selection switch (SW) 71 is provided between the reference signal generator 54 and the D / A converter 55, and a control signal from the D / A converter 55 is input to one input terminal, and the other input terminal In addition, a predetermined constant voltage from the newly provided constant voltage unit 72 is input. The control signal output from the D / A converter 55 has an analog voltage value. Then, a selection signal is sent from the control unit 5a to the selection switch 71. When the frequency error detected by the frequency error detection unit 4a is equal to or less than a predetermined value, the control unit 5a sends a selection signal for instructing the selection switch 71 to select a predetermined constant voltage sent from the constant voltage unit 72. When the frequency error exceeds a predetermined value, a selection signal for instructing selection of a control signal composed of an analog voltage value sent from the D / A converter 55 is sent to the selection switch 71. Note that the control unit 5a instructs to select a control signal composed of an analog voltage value sent from the D / A converter 55 even when the radio receiver is not synchronized with the received signal. A selection signal may be sent to the selection switch 71.
[0058]
Thus, since no feedback is performed when there is no synchronization shift, the processing is unnecessarily complicated, and as a result, a delay in synchronization can be prevented.
In the seventh embodiment, the changeover switch 51 and the storage device 53 may be provided as in the second embodiment, and the reference signal generator 52 may be connected to determine and store the initial value. . In this case, however, the initial value is stored separately for each D / A converter.
[0059]
Next, an eighth embodiment will be described.
FIG. 9 is a block diagram showing a configuration of a wireless transceiver according to the eighth embodiment. The eighth embodiment relates to a radio transceiver in which a transmitter is further added to the receiver 200 having the same configuration as that of the radio receiver in the third embodiment shown in FIG. In FIG. 9, detailed illustration of the receiving unit 200 is omitted. Since the receiving unit 200 has the same configuration as that of the third embodiment, the wireless receiver according to the third embodiment is used in the following description.
[0060]
In the eighth embodiment, based on the reference signal (frequency fvctcxo) from the reference signal generator 1a of the receiver 200, the frequency synthesizer 210 performs frequency synthesis, generates a clock signal, and performs D / A conversion. To vessel 220. The frequency synthesizer 210 includes a frequency divider 211 with a frequency division ratio 1 / L ″, a frequency divider 212 with a frequency division ratio 1 / K ″, a phase comparator 213, a loop filter 214, and a voltage controlled oscillator (VCO) 215. The clock signal of frequency fvctcxo · (K ″ / L ″) is output to the D / A converter 220.
[0061]
The D / A converter 220 includes D / A converters 221 and 222, and analogizes digital transmission information sent from the transmission information processing unit.
Further, based on the reference signal (frequency fvctcxo) from the reference signal generation unit 1a of the reception unit 200, the frequency synthesis unit 230 performs frequency synthesis, generates a carrier wave signal, and sends it to the modulation unit 240. The frequency synthesizer 230 includes a frequency divider 231 having a frequency division ratio 1 / L ′, a frequency divider 232 having a frequency division ratio 1 / K ′, a phase comparator 233, a loop filter 234, and a voltage controlled oscillator (VCO) 235. The carrier wave signal having the frequency fvctcxo · (K ′ / L ′) is output to the modulation unit 240.
[0062]
The modulation unit 240 includes multipliers 241, 242, and a 90 ° phase shifter 243, and performs QPSK modulation.
Furthermore, based on the reference signal (frequency fvctcxo) from the reference signal generation unit 1a of the reception unit 200, the local oscillation unit 250 performs frequency synthesis, generates a local oscillation signal, and sends it to the frequency conversion unit 203. The local oscillator 250 includes a frequency divider 251 having a frequency division ratio 1 / L, a frequency divider 252 having a frequency division ratio 1 / K, a phase comparator 253, a loop filter 254, and a voltage controlled oscillator (VCO) 255. The local signal of fvctcxo · (K / L) is output to the frequency converter 203.
[0063]
The frequency conversion unit 203 receives the modulation signal from the modulation unit 240 via the band pass filter (BPF) 202, performs frequency conversion to generate a transmission wave, and passes through the band pass filter (BPF) 204 to a power amplifier ( PA) 205. The power amplifier 205 amplifies the transmission wave to a predetermined level and sends it to the antenna.
[0064]
In this way, the clock signal, carrier signal, and local signal on the transmission side are also synchronized with the received wave. Therefore, for example, when this transmission wave reaches the base station that is the transmission source of the reception wave, the base station can receive a signal synchronized with the clock of the own station.
[0065]
In the eighth embodiment, the clock signal, carrier wave signal, and local signal on the transmission side are all synchronized with the received wave, but one or two of these are synchronized with the received wave. It may be like this.
[0066]
Next, a ninth embodiment will be described.
FIG. 10 is a block diagram illustrating a configuration of a wireless receiver according to the ninth embodiment. Since the ninth embodiment has basically the same configuration as that of the third embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0067]
In the ninth embodiment, a changeover switch (SW) 73 is provided in front of the low noise amplifier 7 so that a received wave is input to one input terminal of the changeover switch 73. Normally, the changeover switch 73 is configured to output the received wave to the low noise amplifier 7. In addition, a storage device 75, a timer 76, and an alarm device 77 are connected to the control unit 5a.
[0068]
At the time of manufacturing the wireless receiver, the reference signal generator 74 is connected to the other input terminal of the changeover switch 73, the changeover switch 73 is changed over, and the output signal from the received wave reference signal generator 74 is converted to the low noise amplifier 7. Then, the wireless receiver is caused to perform an AFC feedback control operation. The reference signal generator 74 is a device that generates a standard modulation signal whose frequency is highly stable (for example, 0.01 ppm).
[0069]
When the frequency error detected by the frequency error detection unit 4a falls within a predetermined range as a result of the AFC feedback control operation in the wireless receiver, the control unit 5a outputs to the D / A converter 6 at that time. The stored digital signal is stored in the storage device 75 as an initial value. The stored initial value indicates a voltage value (control voltage Vcont) proportional to the frequency error to be sent to the reference signal generator 1a by a digital value.
[0070]
That is, as in the second embodiment, the power supply voltage value, the magnitude of the output load of the reference signal generator 1a, the capacitance of the trimmer capacitor added for adjusting the oscillation frequency, the output resistance of the D / A converter 6 Since there is an individual difference for each wireless receiver, the frequency of the reference signal generated by the reference signal generator 1a composed of VCTCXO is inevitably different for each wireless receiver. For this reason, depending on the wireless receiver, it may take as long as 10 seconds before the frequency error falls within the predetermined range.
[0071]
Therefore, at the time of manufacturing, for each radio reception, the reference signal generator 74 is used to perform the AFC feedback control operation in advance, and the digital signal when the frequency error falls within the predetermined range (the control voltage Vcont as a digital value). Signal which is output from the control unit 5a to the D / A converter 6 is obtained and stored in the storage device 75 as an initial value. When the user activates the wireless receiver, the control unit 5a reads the initial value stored in the storage device 75 and sends it to the D / A converter 6. As a result, when the AFC feedback control operation is performed, the frequency error is always quickly and within the predetermined range.
[0072]
Furthermore, in the ninth embodiment, the timer 76 measures the passage of time from when the initial value is stored in the storage device 75. The control unit 5a monitors the measurement time of the timer 76, and when the timer 76 measures the lapse of a predetermined time (for example, 1 to 3 years), activates the alarm device 77 to the storage device 75 for the operator. It prompts to update the stored initial value.
[0073]
At that time, the operator brings the wireless receiver to a service station or the like, and receives an initial value update by the same procedure as the initial value setting at the time of manufacturing.
As a result, when the frequency error changes due to secular change such as VCTCXO, and as a result, it takes time for synchronization pull-in, it can be improved.
[0074]
Although the timer 76 and the alarm device 77 are provided in the ninth embodiment, the initial values may be updated according to the will of the operator without providing them.
[0075]
In the ninth embodiment, since it is necessary to connect the reference signal generator 74 to the change-over switch 73 after manufacturing, a connector connected to the change-over switch 73 is provided in the housing of the wireless receiver. The reference signal generator 74 is connected to the changeover switch 73 via this connector. Therefore, when a wireless receiver is used in an automobile and the automobile has an antenna for the wireless receiver, the antenna is connected to this connector. As a result, reception with higher sensitivity than the antenna built in the wireless receiver can be easily performed.
[0076]
Next, a tenth embodiment will be described.
FIG. 11 is a block diagram illustrating a configuration of a wireless receiver according to the tenth embodiment. Since the tenth embodiment has basically the same configuration as the ninth embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0077]
In the tenth embodiment, the timer 76 and the alarm device 77 are not provided, but a storage device 78 is newly provided, compared to the ninth embodiment.
In a normal start-up operation, the control unit 5a reads the initial value stored in the storage device 75 and gives it to the D / A converter 6 to execute AFC feedback control. As a result, when the frequency error obtained by the frequency error detecting unit 4a falls within a predetermined allowable range, the control unit 5a calculates an average value of the values represented by the digital signal sent to the D / A converter 6. Calculate and store in the storage device 78. The average value is calculated every time digital signals are obtained, and the values represented by them are stored, and an arithmetic average is obtained every predetermined time, or every time a new value is obtained, the average calculated up to the previous time is calculated. The weighted average is obtained by adding to the value.
[0078]
In addition, the control unit 5a compares the average value stored in the storage device 78 with the initial value stored in the storage device 75 every predetermined period (for example, one year). Stores this average value in the storage device 75 as an initial value.
[0079]
As a result, when the frequency error changes due to secular change such as VCTCXO, and as a result, it takes time for synchronization pull-in, it can be improved.
[0080]
Next, an eleventh embodiment will be described.
FIG. 12 is a block diagram showing a configuration of a radio receiver according to the eleventh embodiment. Since the eleventh embodiment has basically the same configuration as the tenth embodiment, the same components are denoted by the same reference numerals, description thereof is omitted, and only different portions are described below. explain.
[0081]
In the eleventh embodiment, a timer 79 is newly provided. The timer 79 measures the passage of time from when the initial value is stored in the storage device 75. The storage device 78 stores the average value as in the tenth embodiment.
[0082]
Then, when the control unit 5a monitors the measurement time of the timer 79 and the timer 79 measures the elapse of a predetermined time (for example, one year), the control unit 5a calculates the average value stored in the storage device 78. The initial value is stored in the storage device 75.
[0083]
As a result, when the frequency error changes due to secular change such as VCTCXO, and as a result, it takes time for synchronization pull-in, it can be improved.
[0084]
【The invention's effect】
As described above, in the present invention, Second The frequency synthesizing unit performs frequency synthesis based on the frequency of the reference signal generated from the reference signal generating unit, generates a clock signal, and supplies the clock signal to the A / D conversion unit. Therefore, the clock signal supplied to the A / D conversion means is synchronized with the received wave, so that the A / D conversion means does not adversely affect AFC feedback control, and frequency correction (synchronization) by AFC is not caused. The pull-in time can be shortened compared to the conventional case.
[0085]
Also, Second If a PLL circuit is used as the frequency synthesizing means, the problem that the frequencies do not match even if the frequency is divided is solved, and it is also possible to use the existing VCTCXO that can be mounted on the mobile terminal.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is a block diagram showing a configuration of a radio receiver to which the CDMA scheme according to the first embodiment is applied.
FIG. 3 is a block diagram showing a configuration of a radio receiver according to a second embodiment.
FIG. 4 is a block diagram showing a configuration of a radio receiver according to a third embodiment.
FIG. 5 is a block diagram showing a configuration of a wireless receiver according to a fourth embodiment.
FIG. 6 is a block diagram showing a configuration of a radio receiver according to a fifth embodiment.
FIG. 7 is a block diagram showing a configuration of a radio receiver according to a sixth embodiment.
FIG. 8 is a block diagram showing a configuration of a radio receiver according to a seventh embodiment.
FIG. 9 is a block diagram showing a configuration of a wireless transceiver according to an eighth embodiment.
FIG. 10 is a block diagram showing a configuration of a wireless receiver according to a ninth embodiment.
FIG. 11 is a block diagram showing a configuration of a radio receiver according to a tenth embodiment.
FIG. 12 is a block diagram showing a configuration of a radio receiver according to an eleventh embodiment.
FIG. 13 is a diagram illustrating a configuration example of a conventional radio receiver to which a CDMA scheme is applied.
[Explanation of symbols]
1 Reference signal generation means
2 Frequency conversion means
3 Phase detection means
4 Frequency error detection means
5 Control means
6 D / A converter
7 Low noise amplifier
8 Low-pass filter
9 Low-pass filter
10 Local oscillation means
20 Demodulation means
30 A / D conversion means
40 Frequency synthesis means

Claims (8)

基準信号発生手段からの基準信号の周波数を基準として周波数合成を行って得られた局発信号によって受信波の周波数変換を行う周波数変換手段と、
周波数変換された信号を直交検波する直交検波手段と、
直交検波された信号をディジタル信号に変換するＡ／Ｄ変換手段とを備え、
前記基準信号の周波数を変化させる制御信号を制御手段から前記基準信号発生手段に与えるＡＦＣフィードバック制御を行う無線受信機において、
前記基準信号の周波数を基準として周波数合成を行って搬送波信号を前記直交検波手段に与える第１の周波数合成手段と、
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記Ａ／Ｄ変換手段へ供給する第２の周波数合成手段と、
を備えたことを特徴とする無線受信機。Frequency conversion means for performing frequency conversion of a received wave by a local oscillation signal obtained by performing frequency synthesis with reference to the frequency of the reference signal from the reference signal generation means;
A quadrature detection means for quadrature detection of the frequency-converted signal;
A / D conversion means for converting the quadrature detected signal into a digital signal,
In a radio receiver for performing AFC feedback control in which a control signal for changing the frequency of the reference signal is supplied from a control unit to the reference signal generation unit,
First frequency synthesis means for performing frequency synthesis on the basis of the frequency of the reference signal and providing a carrier signal to the orthogonal detection means;
Second frequency synthesizing means for generating a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal and supplying the clock signal to the A / D conversion means;
A wireless receiver comprising: 前記第２の周波数合成手段の出力を、前記Ａ／Ｄ変換後の信号を用いて受信波の信号点の位相を検出する位相検出手段又は前記制御手段に、クロック信号として供給する供給手段を更に有することを特徴とする請求項１記載の無線受信機。  Supply means for supplying the output of the second frequency synthesis means as a clock signal to the phase detection means for detecting the phase of the signal point of the received wave using the signal after A / D conversion or the control means The wireless receiver according to claim 1, further comprising: 基準信号発生手段からの基準信号の周波数を基準として周波数合成を行って得られた局発信号によって受信波の周波数変換を行う周波数変換手段と、
周波数変換された信号を直交検波する直交検波手段と、
直交検波された信号をディジタル信号に変換するＡ／Ｄ変換手段とを備え、
前記基準信号の周波数を変化させる制御信号を制御手段から前記基準信号発生手段に与えるＡＦＣフィードバック制御を行う無線受信機において、
前記基準信号の周波数を基準として周波数合成を行って搬送波信号を前記直交検波手段に与える第１の周波数合成手段と、
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記Ａ／Ｄ変換手段へ供給する第２の周波数合成手段と、
前記Ａ／Ｄ変換手段に供給可能なクロック信号を発生するクロック発生手段と、
前記クロック発生手段からのクロック信号と、前記第２の周波数合成手段からのクロック信号とのうちの一方を、前記制御手段から送られる選択信号に基づき選択して前記Ａ／Ｄ変換手段に供給する選択スイッチ手段と、
受信波が前記周波数変換手段により周波数変換された際に得られた周波数と、所望の周波数との間の周波数差が、所定値以下であるときには前記クロック発生手段からのクロック信号を選択することを指令し、前記周波数差が所定値を越えたときには、前記第２の周波数合成手段からのクロック信号を選択することを指令する選択信号を前記選択スイッチ手段に送る、前記制御手段に含まれる選択手段と、
を有することを特徴とする無線受信機。 Frequency conversion means for performing frequency conversion of a received wave by a local oscillation signal obtained by performing frequency synthesis with reference to the frequency of the reference signal from the reference signal generation means ;
A quadrature detection means for quadrature detection of the frequency-converted signal;
A / D conversion means for converting the quadrature detected signal into a digital signal,
In a radio receiver for performing AFC feedback control in which a control signal for changing the frequency of the reference signal is supplied from a control unit to the reference signal generation unit ,
First frequency synthesis means for performing frequency synthesis on the basis of the frequency of the reference signal and providing a carrier signal to the orthogonal detection means;
Generating a clock signal by performing a frequency synthesis based on the frequency of the reference signal, a second frequency synthesizer means for supplying to the A / D conversion means,
Clock generation means for generating a clock signal that can be supplied to the A / D conversion means;
One of the clock signal from the clock generation means and the clock signal from the second frequency synthesis means is selected based on a selection signal sent from the control means and supplied to the A / D conversion means. A selection switch means;
Selecting a clock signal from the clock generating means when the frequency difference between the frequency obtained when the received wave is frequency converted by the frequency converting means and a desired frequency is equal to or less than a predetermined value; And a selection means included in the control means for sending a selection signal to the selection switch means for instructing selection of a clock signal from the second frequency synthesis means when the frequency difference exceeds a predetermined value. When,
A wireless receiver comprising: 基準信号発生手段からの基準信号の周波数を基準として周波数合成を行って得られた局発信号によって受信波の周波数変換を行う周波数変換手段と、
周波数変換された信号を直交検波する直交検波手段と、
直交検波された信号をディジタル信号に変換するＡ／Ｄ変換手段とを備え、
前記基準信号の周波数を変化させる制御信号を制御手段から前記基準信号発生手段に与えるＡＦＣフィードバック制御を行う無線受信機において、
前記基準信号の周波数を基準として周波数合成を行って搬送波信号を前記直交検波手段に与える第１の周波数合成手段と、
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記Ａ／Ｄ変換手段へ供給する第２の周波数合成手段と、
基準受信波が前記周波数変換されたときに、前記制御手段によって定常的に出力される制御信号を記憶する記憶手段と、
始動の際に、前記記憶手段に記憶された制御信号を読み出して前記基準信号発生手段に与える、前記制御手段に含まれる読出手段と、
を有することを特徴とする無線受信機。 Frequency conversion means for performing frequency conversion of a received wave by a local oscillation signal obtained by performing frequency synthesis with reference to the frequency of the reference signal from the reference signal generation means;
A quadrature detection means for quadrature detection of the frequency-converted signal;
A / D conversion means for converting the quadrature detected signal into a digital signal,
In a radio receiver for performing AFC feedback control in which a control signal for changing the frequency of the reference signal is supplied from a control unit to the reference signal generation unit,
First frequency synthesis means for performing frequency synthesis on the basis of the frequency of the reference signal and providing a carrier signal to the orthogonal detection means;
Second frequency synthesizing means for generating a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal and supplying the clock signal to the A / D conversion means;
Storage means for storing a control signal steadily output by the control means when a reference received wave is frequency-converted;
A reading means included in the control means for reading out the control signal stored in the storage means and giving it to the reference signal generating means at the time of starting;
A wireless receiver comprising: 前記制御手段が、前記記憶手段に記憶された制御信号を読み出して前記基準信号発生手段に与えた後、受信波が前記周波数変換手段により周波数変換された際に得られた周波数と、所望の周波数との間の周波数差が、所定許容範囲内に収まったときの制御信号の平均値を記憶する平均値記憶手段を更に有し、After the control means reads the control signal stored in the storage means and gives it to the reference signal generation means, the frequency obtained when the received wave is frequency-converted by the frequency conversion means, and a desired frequency Further having an average value storage means for storing an average value of the control signal when the frequency difference between and the frequency difference is within a predetermined allowable range;
前記制御手段は所定時間毎に、前記平均値記憶手段に記憶されている平均値を、前記記憶手段に記憶されている制御信号と比較し、異なっている場合には、当該平均値を前記記憶手段に制御信号として記憶させる制御信号更新手段を含む、  The control means compares the average value stored in the average value storage means with the control signal stored in the storage means at every predetermined time. Including control signal updating means for storing the control signal in the means,
ことを特徴とする請求項４記載の無線受信機。  The wireless receiver according to claim 4. 第１の制御信号により周波数が可変し得る第１の基準信号発生手段からの第１の基準信号の周波数を基準として周波数合成を行って得られた局発信号によって受信波の周波数変換を行う周波数変換手段と、The frequency at which the received wave is frequency-converted by the local oscillation signal obtained by performing frequency synthesis with the frequency of the first reference signal from the first reference signal generating means whose frequency can be varied by the first control signal as a reference Conversion means;
周波数変換された信号を直交検波する直交検波手段と、  A quadrature detection means for quadrature detection of the frequency-converted signal;
直交検波された信号をディジタル信号に変換するＡ／Ｄ変換手段とを備え、  A / D conversion means for converting the quadrature detected signal into a digital signal,
前記第１の基準信号の周波数を変化させる第１の制御信号を制御手段から前記第１の基準信号発生手段に与えるＡＦＣフィードバック制御を行う無線受信機において、  In a radio receiver performing AFC feedback control in which a first control signal for changing a frequency of the first reference signal is supplied from the control means to the first reference signal generating means,
前記制御手段からの第２の制御信号により周波数が可変し得る第２の基準信号を発生する第２の基準信号発生手段と、  Second reference signal generating means for generating a second reference signal whose frequency can be varied by a second control signal from the control means;
前記制御手段からの第３の制御信号により周波数が可変し得る第３の基準信号を発生する第３の基準信号発生手段と、  Third reference signal generation means for generating a third reference signal whose frequency can be varied by a third control signal from the control means;
前記第２の基準信号の周波数を基準として周波数合成を行って搬送波信号を前記直交検波手段に与える第１の周波数合成手段と、  First frequency synthesis means for performing frequency synthesis on the basis of the frequency of the second reference signal and providing a carrier wave signal to the orthogonal detection means;
前記第３の基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記Ａ／Ｄ変換手段に与える第２の周波数合成手段と、  Second frequency synthesizing means for generating a clock signal by performing frequency synthesis with reference to the frequency of the third reference signal, and supplying the clock signal to the A / D conversion means;
前記第３の基準信号発生手段に供給可能な定電圧を発生する定電圧発生手段と、  Constant voltage generating means for generating a constant voltage that can be supplied to the third reference signal generating means;
前記定電圧発生手段からの定電圧と、前記制御手段からの第３の制御信号のうちの一方を、前記制御手段からの選択信号に基づき選択して前記第３の基準信号発生手段に供給する選択スイッチ手段と、  One of the constant voltage from the constant voltage generation means and the third control signal from the control means is selected based on the selection signal from the control means and supplied to the third reference signal generation means. A selection switch means;
受信波が前記周波数変換手段により周波数変換された際に得られた周波数と、所望の周波数との間の周波数差が、所定値以下であるときには前記定電圧発生手段から送られた定電圧を選択することを指令し、前記周波数差が所定値を越えたときには、前記制御手段から送られる第３の制御信号を選択することを指令する選択信号を前記選択スイッチ手段に送る、前記制御手段に含まれる選択手段と、  When the frequency difference between the frequency obtained when the received wave is frequency-converted by the frequency converting means and the desired frequency is equal to or less than a predetermined value, the constant voltage sent from the constant voltage generating means is selected. The control means includes a selection signal that instructs the selection switch means to select a third control signal sent from the control means when the frequency difference exceeds a predetermined value. Selection means,
を有することを特徴とする無線受信機。  A wireless receiver comprising: 基準信号発生手段からの基準信号の周波数を基準として周波数合成を行って得られた局発信号によって受信波の周波数変換を行う周波数変換手段と、Frequency conversion means for performing frequency conversion of a received wave by a local oscillation signal obtained by performing frequency synthesis with reference to the frequency of the reference signal from the reference signal generation means;
周波数変換された信号を直交検波する直交検波手段と、  A quadrature detection means for quadrature detection of the frequency-converted signal;
直交検波された信号をディジタル信号に変換するＡ／Ｄ変換手段とを備え、  A / D conversion means for converting the quadrature detected signal into a digital signal,
前記基準信号の周波数を変化させる制御信号を制御手段から前記基準信号発生手段に与えるＡＦＣフィードバック制御を行う無線送受信機において、  In a radio transceiver for performing AFC feedback control in which a control signal for changing a frequency of the reference signal is supplied from a control unit to the reference signal generation unit,
前記基準信号の周波数を基準として周波数合成を行って搬送波信号を前記直交検波手段に与える第１の周波数合成手段と、  First frequency synthesis means for performing frequency synthesis on the basis of the frequency of the reference signal and providing a carrier signal to the orthogonal detection means;
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記Ａ／Ｄ変換手段へ供給する第２の周波数合成手段と、  Second frequency synthesizing means for generating a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal and supplying the clock signal to the A / D conversion means;
ディジタル送信情報をアナログ信号に変換するＤ／Ａ変換手段と、  D / A conversion means for converting digital transmission information into an analog signal;
該Ｄ／Ａ変換手段からのアナログ信号を用いて直交変調を行う変調手段と、  Modulation means for performing quadrature modulation using an analog signal from the D / A conversion means;
前記基準信号の周波数を基準として周波数合成を行って局発信号を発生する送信側局部発振手段と、  Transmitting-side local oscillation means for generating a local oscillation signal by performing frequency synthesis with reference to the frequency of the reference signal;
前記変調手段からの信号について、該送信側局部発振手段からの局発信号を用いて周波数変換を行い、送信波を生成する送信側周波数変換手段と、  For the signal from the modulation means, frequency conversion is performed using a local oscillation signal from the transmission-side local oscillation means, and transmission-side frequency conversion means for generating a transmission wave;
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記Ｄ  Generating a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal; ／Ａ変換手段へ供給する第３の周波数合成手段と、Third frequency synthesizing means for supplying to the / A converting means;
前記基準信号の周波数を基準として周波数合成を行って搬送波信号を発生し、前記変調手段へ供給する第４の周波数合成手段と、  Fourth frequency synthesizing means for generating a carrier wave signal by performing frequency synthesis on the basis of the frequency of the reference signal, and supplying the carrier signal to the modulating means;
を有することを特徴とする無線送受信機。  A wireless transceiver characterized by comprising: 直交検波された入力アナログ信号をディジタル信号に変換して、受信波の信号点の位相を検出する位相検出手段への入力用の信号を出力するＡ／Ｄ変換手段と、A / D conversion means for converting the input analog signal subjected to quadrature detection into a digital signal and outputting a signal for input to the phase detection means for detecting the phase of the signal point of the received wave;
ＡＦＣフィードバックループの一部を構成し、直交検波に用いる搬送波及び受信波の周波数変換用として周波数変換部に入力される局部発振信号を自己が出力した信号に位相同期させるため該位相同期用の基準信号を出力する基準信号発生手段と、該基準信号の周波数を変化させる制御信号を出力する制御手段とを備えた無線受信機用回路において、  A part of the AFC feedback loop, and the phase synchronization reference for synchronizing the phase of the local oscillation signal input to the frequency conversion unit for the frequency conversion of the carrier wave and reception wave used for quadrature detection with the signal output by itself In a radio receiver circuit comprising a reference signal generating means for outputting a signal and a control means for outputting a control signal for changing the frequency of the reference signal,
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記Ａ／Ｄ変換手段へ供給する周波数合成手段を、  A frequency synthesis unit that generates a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal and supplies the clock signal to the A / D conversion unit,
備えたことを特徴とする無線受信機用回路。A circuit for a radio receiver, comprising:
JP3686298A 1998-02-19 1998-02-19 Wireless receiver, wireless transceiver, and circuit for wireless receiver Expired - Fee Related JP3698543B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3686298A JP3698543B2 (en) 1998-02-19 1998-02-19 Wireless receiver, wireless transceiver, and circuit for wireless receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3686298A JP3698543B2 (en) 1998-02-19 1998-02-19 Wireless receiver, wireless transceiver, and circuit for wireless receiver

Publications (2)

Publication Number Publication Date
JPH11234159A JPH11234159A (en) 1999-08-27
JP3698543B2 true JP3698543B2 (en) 2005-09-21

Family

ID=12481605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3686298A Expired - Fee Related JP3698543B2 (en) 1998-02-19 1998-02-19 Wireless receiver, wireless transceiver, and circuit for wireless receiver

Country Status (1)

Country Link
JP (1) JP3698543B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001527736A (en) * 1998-03-20 2001-12-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Receiver with clock signal generator
EP2544390A4 (en) 2010-03-05 2016-03-23 Fujitsu Ltd Wireless transmission system, terminal device and wireless transmission method for wireless transmission system

Also Published As

Publication number Publication date
JPH11234159A (en) 1999-08-27

Similar Documents

Publication Publication Date Title
CN101213783B (en) Synchronization scheme with adaptive reference frequency correction
JP4842942B2 (en) Wireless receiver
US7062240B2 (en) Automatic frequency control processing in multi-channel receivers
US7769352B2 (en) Receiver and wireless communication apparatus
JP3698543B2 (en) Wireless receiver, wireless transceiver, and circuit for wireless receiver
JP4893342B2 (en) Portable radio and charger
JP2005514850A (en) Transceiver with multi-state direct digital synthesizer driven by phase locked loop
WO2010109978A1 (en) Rf tag reader circuit
JP4126043B2 (en) Phase demodulator and mobile phone device
JP5813433B2 (en) transceiver
JP3875347B2 (en) Radio receiver and radio transceiver
JP2752850B2 (en) Receiving machine
JP3542984B2 (en) Mobile station and automatic reception frequency control method thereof
JP6107408B2 (en) Wireless communication device and reception frequency adjustment method
JP4618554B2 (en) FSK modulation apparatus and wireless communication apparatus including the same
JP2010263477A (en) Radio communication terminal and radio communication control method
JP2003046398A (en) Reception system, and transmission and reception system
JP2018088591A (en) Radio communication apparatus and modulation degree adjustment method of local oscillation circuit
JPH1168564A (en) Pll oscillator
JP2001352354A (en) Communication unit, communication method, and medium
JP2003332937A (en) Transceiver and local frequency control method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050705

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130715

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees