JP3698543B2 - Wireless receiver, wireless transceiver, and circuit for wireless receiver - Google Patents
Wireless receiver, wireless transceiver, and circuit for wireless receiver Download PDFInfo
- Publication number
- JP3698543B2 JP3698543B2 JP3686298A JP3686298A JP3698543B2 JP 3698543 B2 JP3698543 B2 JP 3698543B2 JP 3686298 A JP3686298 A JP 3686298A JP 3686298 A JP3686298 A JP 3686298A JP 3698543 B2 JP3698543 B2 JP 3698543B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- reference signal
- control
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、無線受信機、無線送受信機及び無線受信機用回路に関し、特に、CDMA(Code Division Multiple Access) 方式が適用された移動通信システムのように、到来した受信波の無線周波数に高い精度で発振周波数が一致した局発信号に基づいて周波数変換や変復調が行われる無線受信機、無線送受信機及び無線受信機用回路に関する。
【0002】
CDMA方式は、他の多元接続方式に比べて干渉、妨害及び無線伝送路の伝送特性の変動に抗して高い伝送品質が得られ、かつ秘話性に富むために、次世代の移動通信システムに適用される方向で種々の開発や研究が進められている。
【0003】
【従来の技術】
図13は、CDMA方式が適応された従来の無線受信機の構成例を示す図である。
【0004】
図中、受信波は低雑音増幅器(LNA)101及び帯域通過フィルタ(BPF)102を介して周波数変換部103に送られる。周波数変換部103は乗算器からなり、後述の局部発振部112から送られる局発信号を用いて、受信波を中間周波信号に変換する。周波数変換部103の出力は、帯域通過フィルタ(BPF)104を介して復調部105に入力される。復調部105は、乗算器105a,105b、90゜移相器105c、発振器105dからなり、位相検波を行って、IチャネルとQチャネルのベースバンド信号を出力する。このベースバンド信号がA/D変換部106でアナログからディジタルに変換される。A/D変換部106は、A/D変換器106a,106b、クロック発振器106cからなる。位相検出部107は、時系列t(ここでは、簡単のため、シンボル周期で正規化された整数値であると仮定する)に対応したIチャネル及びQチャネルの振幅Imt,Qmtを求めると共に、次式(1)に基づき受信波の位相θt を算出する。
【0005】
【数1】
θt =arctan(Qmt/Imt) ・・・(1)
周波数誤差検出部108は、この位相θt を時系列tに対して2回微分することにより、周波数誤差を算出する。この周波数誤差は、局発信号の周波数と中間周波信号の周波数との合算値と、受信波の周波数との差である。
【0006】
なお、このような周波数誤差の算出については、上述した受信波の成分のうち、その受信波の形式に基づいて受信されることが既知である情報を基準として行われる。その情報としては、例えば、受信側において同期確立に使用されるプリアンブル、ユニークワード、連続する同じ値のシンボル(ビット)列などがある。
【0007】
制御部109は、算出された周波数誤差が所定許容範囲内に収まっているか否かを判別し、所定許容範囲内に収まっていなければ、その周波数誤差に比例した値を示すディジタル信号を出力する。D/A変換器110は、そのディジタル信号が示す値を制御電圧Vcontとして示す制御信号を生成して、基準信号発生器111へ送る。基準信号発生器111は、電圧制御温度補償水晶発振器(VCTCXO)で構成され、その制御信号に応じて、上述した周波数誤差が圧縮される方向に発振周波数を可変した基準信号を発生する。
【0008】
局部発振部112は、基準信号発生器111から送られる基準信号(周波数fvctcxo)を基にして周波数合成を行い、局部発振信号(局発信号)を発生して周波数変換部103へ送る。局部発振部112は、分周比1/Mの分周器112a、分周比1/Nの分周器112b、位相比較器112c、ループフィルタ112d、電圧制御発振器(VCO)112eからなり、次式(2)で表される周波数fmsの局発信号を周波数変換部103へ出力する。
【0009】
【数2】
fms=fvctcxo・(N/M) ・・・(2)
なお、周波数変換部103、帯域通過フィルタ104、復調部105、A/D変換部106、位相検出部107、周波数誤差検出部108、D/A変換器110、基準信号発生器111、局部発振部112からなるAFC(Auto Frequency Control)フィードバックループにより、上述したような局発信号の周波数補正を反復処理するが、制御部109は、周波数誤差が所定許容範囲内に収まれば、その時点で、周波数補正を取り止めてその補正状態を維持する。即ち、制御電圧Vcontを維持する。
【0010】
これにより、送信側である基地局に対して、移動端末である無線受信機の同期が取れ、正確なデータ復調が可能となる。また、移動端末が無線送受信機であるときに、送信部において前述のような受信部と同期を取ることにより、基地局に対して移動端末から送られた送信信号も正確な同期が取れた信号となる。
【0011】
【発明が解決しようとする課題】
上述の従来の無線受信機では、AFCフィードバックループにより局発信号の周波数補正を行って正確なデータ復調を実現している。しかし、A/D変換部106がサンプリングに使用する、クロック発振器106cから出力されるクロック信号は、受信波と同期が取れていない。そのため、AFCによる周波数補正(同期)に時間がかかるという問題がある。これに対しては、クロック発振器106cに代わって基準信号発生器111を共用すれば解決しそうに見えるが、その使用には下記のような障害がある。
【0012】
即ち例えば、基準信号発生器111の基準信号の周波数が12MHzであるのに対して、A/D変換部106が必要とするクロック信号の周波数が32.768MHzである場合、分周しても互いに一致しない周波数関係にあり、共用ができない。
【0013】
その場合、基準信号発生器111の基準信号の周波数が32.768MHzであればよいことになるが、現在、移動端末に搭載可能な程小型で所望の安定度及び精度を持ったVCTCXOは存在しない。即ち、ここのA/D変換部106において必要とされるクロック信号の周波数32.768MHzは、通常のA/D変換部が必要とするクロック信号の周波数よりも高周波であり、現在、移動端末に搭載可能なVCTCXOの周波数は20MHzが限度である。
【0014】
その上、A/D変換部106で変換されたディジタル信号に対して、その後の処理を安定に行わせるには、クロック信号のデューティを50%とすることが望ましい。これを実現するには、32.768MHzの2倍である65.536MHzのクロック信号が必要となり、VCTCXOは、より高周波のものが求められる。
【0015】
本発明はこのような点に鑑みてなされたものであり、A/D変換部に起因して長くなっていた、AFCによる周波数補正(同期)の引き込み時間を短縮した無線受信機、無線送受信機及び無線送受信機用回路を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明では上記目的を達成するために、図1に示すように、外部からの制御信号により周波数が可変し得る基準信号を発生する基準信号発生手段1と、基準信号発生手段1から発生された基準信号の周波数を基準として周波数合成を行って局発信号を発生する局部発振手段10と、信号空間で位相が異なる複数の信号点をとる受信波を取り込み、前記局部発振手段から与えられた局発信号によって受信波の周波数変換を行い、中間周波信号を生成する周波数変換手段2と、周波数変換手段2によって生成された中間周波信号をディジタル復調して同相成分及び直交成分のベースバンド信号を出力する復調手段20と、同相成分及び直交成分のベースバンド信号に対してアナログからディジタルへの変換をそれぞれ行い、各ディジタル信号を出力するA/D変換手段30と、A/D変換手段30から出力された各ディジタル信号を基に、信号点の位相を検出する位相検出手段3と、位相検出手段3ら時系列に沿って出力された信号点の位相を2回時間微分することにより、局発信号の周波数と中間周波信号の周波数との合算値と、受信波の周波数との差である周波数誤差を求める周波数誤差検出手段4と、周波数誤差検出手段4によって求められた周波数誤差が圧縮される方向に、基準信号の周波数を変化させる制御信号を基準信号発生手段1に与える制御手段5と、基準信号発生手段1から発生された基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、A/D変換手段30へ供給する周波数合成手段40とを有することを特徴とする無線受信機が提供される。
【0017】
以上のような構成において、周波数誤差検出手段4が検出した周波数誤差を基にして、制御手段5が基準信号発生手段1に対してAFCフィードバック制御を行う。これは従来と同じ動作である。
【0018】
本発明では更に、周波数合成手段40が、基準信号発生手段1から発生された基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、A/D変換手段30へ供給する。従って、A/D変換手段30へ供給されるクロック信号は受信波と同期が取れており、そのため、A/D変換手段30がAFCフィードバック制御に悪影響を与えることがなくなり、AFCによる周波数補正(同期)の引き込み時間を従来よりも短縮することができる。
【0019】
また、周波数合成手段40にPLL(Phase Locked Loop) 回路を使用すれば、分周しても周波数が一致しない問題も解消し、また、移動端末に搭載可能な現在あるVCTCXOを使用することも可能となる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
第1の実施の形態を説明する。
【0021】
まず、第1の実施の形態に関する原理構成を、図1を参照して説明する。第1の実施の形態は、外部からの制御信号により周波数が可変し得る基準信号を発生する基準信号発生手段1と、基準信号発生手段1から発生された基準信号の周波数を基準として周波数合成を行って局発信号を発生する局部発振手段10と、信号空間で位相が異なる複数の信号点をとる受信波を取り込み、前記局部発振手段から与えられた局発信号によって受信波の周波数変換を行い、中間周波信号を生成する周波数変換手段2と、周波数変換手段2によって生成された中間周波信号をディジタル復調して同相成分及び直交成分のベースバンド信号を出力する復調手段20と、同相成分及び直交成分のベースバンド信号に対してアナログからディジタルへの変換をそれぞれ行い、各ディジタル信号を出力するA/D変換手段30と、A/D変換手段30から出力された各ディジタル信号を基に、信号点の位相を検出する位相検出手段3と、位相検出手段3ら時系列に沿って出力された信号点の位相を2回時間微分することにより、局発信号の周波数と中間周波信号の周波数との合算値と、受信波の周波数との差である周波数誤差を求める周波数誤差検出手段4と、周波数誤差検出手段4によって求められた周波数誤差が圧縮される方向に、基準信号の周波数を変化させる制御信号を基準信号発生手段1に与える制御手段5と、基準信号発生手段1から発生された基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、A/D変換手段30へ供給する周波数合成手段40とから構成される。
【0022】
以上のような構成において、周波数誤差検出手段4が検出した周波数誤差を基にして、制御手段5が基準信号発生手段1に対してAFCフィードバック制御を行う。これは従来と同じ動作である。
【0023】
本発明では更に、周波数合成手段40が、基準信号発生手段1から発生された基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、A/D変換手段30へ供給する。従って、A/D変換手段30へ供給されるクロック信号は受信波と同期が取れており、そのため、A/D変換手段30がAFCフィードバック制御に悪影響を与えることがなくなり、AFCによる周波数補正(同期)の引き込み時間が従来よりも短縮されることになる。
【0024】
また、周波数合成手段40にPLL回路を使用すれば、分周しても周波数が一致しない問題も解消し、また、移動端末に搭載可能な現在あるVCTCXOを使用することも可能となる。
【0025】
次に、第1の実施の形態を詳しく説明する。なお、以下に説明する第1の実施の形態では、図1に示す基準信号発生手段1は基準信号発生部1aに対応し、同様に、局部発振手段10は局部発振部10aに、周波数変換手段2は周波数変換部2aに、復調手段20は復調部20aに、A/D変換手段30はA/D変換部30aに、位相検出手段3は位相検出部3aに、周波数誤差検出手段4は周波数誤差検出部4aに、制御手段5は制御部5aに、周波数合成手段40は周波数合成部40aに対応する。
【0026】
図2は、第1の実施の形態に係るCDMA方式が適応された無線受信機の構成を示すブロック図である。図2中、受信波は低雑音増幅器(LNA)7及び帯域通過フィルタ(BPF)8を介して周波数変換部2aに送られる。周波数変換部2aは乗算器からなり、局部発振部10aから送られる局発信号を用いて、受信波を中間周波信号に変換する。周波数変換部2aの出力は、帯域通過フィルタ(BPF)9を介して復調部20aに入力される。復調部20aは、乗算器21,22、90゜移相器23、発振器24からなり、位相検波を行って、IチャネルとQチャネルのベースバンド信号を出力する。このベースバンド信号がA/D変換部30aでアナログからディジタルに変換される。A/D変換部30aは、A/D変換器31,32からなり、A/D変換器31,32には周波数合成部40aからクロック信号が送られる。位相検出部3aは、時系列tに対応したIチャネル及びQチャネルの振幅Imt,Qmtを求め、これらから受信波の位相θt を算出し、図示を省略したが後段の信号処理部へ送る。
【0027】
周波数誤差検出部4aは、この位相θt を分岐し、時系列tに対して2回微分することにより、周波数誤差を算出する。この周波数誤差は、局発信号の周波数と中間周波信号の周波数との合算値と、受信波の周波数との差である。
【0028】
なお、このような周波数誤差の算出については、上述した受信波の成分のうち、その受信波の形式に基づいて受信されることが既知である情報を基準として行われる。その情報としては、例えば、受信側において同期確立に使用されるプリアンブル、ユニークワード、連続する同じ値のシンボル(ビット)列などがある。
【0029】
制御部5aは、算出された周波数誤差が所定許容範囲内に収まっているか否かを判別し、所定許容範囲内に収まっていなければ、その周波数誤差に比例した値を示すディジタル信号を出力する。D/A変換器6は、そのディジタル信号が示す値を制御電圧Vcontとして示す制御信号を生成して、基準信号発生部1aへ送る。基準信号発生部1aは、電圧制御温度補償水晶発振器(VCTCXO)で構成され、その制御信号に応じて、上述した周波数誤差が圧縮される方向に発振周波数を可変した基準信号を発生する。
【0030】
局部発振部10aは、基準信号発生部1aから送られる基準信号(周波数fvctcxo)を基にして周波数合成を行い、局発信号を発生して周波数変換部2aへ送る。局部発振部10aは、分周比1/Mの分周器11、分周比1/Nの分周器12、位相比較器13、ループフィルタ14、電圧制御発振器(VCO)15からなり、周波数fvctcxo・(N/M)の局発信号を周波数変換部103へ出力する。
【0031】
なお、周波数変換部2a、帯域通過フィルタ9、復調部20a、A/D変換部30a、位相検出部3a、周波数誤差検出部4a、D/A変換器6、基準信号発生部1a、局部発振部10aからなるAFCフィードバックループにより、上述したような局発信号の周波数補正を反復処理するが、制御部5aは、周波数誤差が所定許容範囲内に収まれば、その時点で、周波数補正を取り止めてその補正状態を維持する。即ち、制御電圧Vcontを維持する。
【0032】
更に、周波数合成部40aは、基準信号発生部1aから送られる基準信号(周波数fvctcxo)を基にして周波数合成を行い、クロック信号を発生してA/D変換部30aへ送る。周波数合成部40aは、分周比1/M′の分周器41、分周比1/N′の分周器42、位相比較器43、ループフィルタ44、電圧制御発振器(VCO)45からなり、周波数fvctcxo・(N′/M′)のクロック信号をA/D変換部30aへ出力する。
【0033】
これにより、受信波にクロック信号が同期し、A/D変換部30aがAFCフィードバック制御に悪影響を与えることがなくなり、AFCによる周波数補正(同期)の引き込み時間が従来よりも短縮される。
【0034】
次に、第2の実施の形態を説明する。
図3は、第2の実施の形態に係る無線受信機の構成を示すブロック図である。
第2の実施の形態は、基本的に第1の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【0035】
第2の実施の形態では、切替スイッチ(SW)51を低雑音増幅器7の前段に設け、切替スイッチ51の一方の入力端子に受信波を入力させるようにする。通常は、切替スイッチ51は受信波を低雑音増幅器7へ出力するようにしている。また、制御部5aに記憶装置53を接続する。
【0036】
この無線受信機の製造時において、切替スイッチ51の他方の入力端子に基準信号発生器52を接続し、切替スイッチ51を切り替えて、受信波基準信号発生器52からの出力信号を低雑音増幅器7へ送るようにし、その上で、無線受信機に対してAFCフィードバック制御動作を行わせる。基準信号発生器52は、周波数が高安定な(例えば、0.01ppm)標準変調信号を発生する装置である。
【0037】
無線受信機でのAFCフィードバック制御動作の結果、周波数誤差検出部4aが検出した周波数誤差が所定範囲内に収まったときに、制御部5aは、そのときのD/A変換器6へ出力しているディジタル信号を、記憶装置53に初期値として記憶する。この記憶された初期値は、基準信号発生部1aへ送るべき周波数誤差に比例した電圧値(制御電圧Vcont)をディジタル値によって示すものである。
【0038】
即ち、電源電圧値、基準信号発生部1aの出力負荷の大きさ、発振周波数調整用に付加されるトリマコンデンサの容量、D/A変換器6の出力抵抗の値に、無線受信機毎の個体差があるために、VCTCXOからなる基準信号発生部1aが発生する基準信号の周波数は、無線受信機毎に異なるものになってしまう。そのため、このままでは、無線受信機によっては、周波数誤差が所定範囲内に収まるまでに、数10秒もかかることがある。
【0039】
そこで、製造時に各無線受信毎に、基準信号発生器52を使用して、予めAFCフィードバック制御動作を行う。その結果、周波数誤差が所定範囲内に収まったときのディジタル信号(制御電圧Vcontをディジタル値として示す、制御部5aがD/A変換器6へ出力している信号)を得て、記憶装置53に初期値として記憶しておく。そして、ユーザがその無線受信機を起動するときにその都度、制御部5aが記憶装置53に記憶された初期値を読み出して、D/A変換器6へ送るようにする。これによって、AFCフィードバック制御動作を行ったときに常時、素早く、周波数誤差が所定範囲内に収まることになる。つまり、製造時の予めのAFCフィードバック制御動作では、周波数誤差が所定範囲内に収まるまでに、長い時間がかかることがあっても、一度初期値を得てしまえば、ユーザが実際にその無線受信機を起動するときにその初期値を使用することにより、非常に短時間に周波数誤差が所定範囲内に収まり、従って、素早く同期の取れた正確な受信処理が可能となる。
【0040】
次に、第3の実施の形態を説明する。
図4は、第3の実施の形態に係る無線受信機の構成を示すブロック図である。
第3の実施の形態は、基本的に第1の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【0041】
第3の実施の形態では、復調部20bが、乗算器21,22、90゜移相器23からなり、乗算器21及び移相器23に周波数合成部60が接続される。周波数合成部60は、基準信号発生部1aから送られる基準信号(周波数fvctcxo)を基にして周波数合成を行い、搬送波信号を発生して復調部20bへ送る。周波数合成部60は、分周比1/M′の分周器61、分周比1/N′の分周器62、位相比較器63、ループフィルタ64、電圧制御発振器(VCO)65からなり、周波数fvctcxo・(N′/M′)の搬送波信号を復調部20bへ出力する。なお、ここで、周波数合成部60での分周比1/M′及び分周比1/N′が、第1の実施の形態における周波数合成部40aでの分周比1/M′及び分周比1/N′と同じ符号を使用しているが、同一の値であることを示すものではない。ここでは都合により、第1の実施の形態における周波数合成部40aでの分周比1/M′及び分周比1/N′を、図4では分周比1/M″及び分周比1/N″と表示している。
【0042】
このようにして、搬送波信号も受信波に同期することになり、従って、同期していないために復調部が原因となって発生していたAFCフィードバック制御への悪影響がなくなり、AFCによる周波数補正(同期)の引き込み時間が短縮される。
【0043】
なお、第3の実施の形態においても、第2の実施の形態のように切替スイッチ51及び記憶装置53を設け、基準信号発生器52を接続して初期値を求め記憶するようにしてもよい。
【0044】
次に、第4の実施の形態を説明する。
図5は、第4の実施の形態に係る無線受信機の構成を示すブロック図である。
第4の実施の形態は、基本的に第3の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【0045】
第4の実施の形態では、周波数合成部40aから出力されるクロック信号を位相検出部3a、周波数誤差検出部4a、及び制御部5aに供給する。
こうすることにより、無線受信機の各部が全て受信信号に同期することになり、AFCの精度が向上し、周波数補正(同期)の引き込み時間が短縮される。
【0046】
なお、第4の実施の形態においても、第2の実施の形態のように切替スイッチ51及び記憶装置53を設け、基準信号発生器52を接続して初期値を求め記憶するようにしてもよい。
【0047】
またなお、第4の実施の形態では、周波数合成部40aから出力されるクロック信号を位相検出部3a、周波数誤差検出部4a、及び制御部5aの全てに供給しているが、これに代わって、位相検出部3a、周波数誤差検出部4a、及び制御部5aのうちの少なくとも1つに供給するようにしてもよい。
【0048】
次に、第5の実施の形態を説明する。
図6は、第5の実施の形態に係る無線受信機の構成を示すブロック図である。
第5の実施の形態は、基本的に第3の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【0049】
第5の実施の形態では、制御部5aと周波数合成部40aとの間に基準信号発生部54及びD/A変換器55を新たに設けると共に、制御部5aと周波数合成部60との間に基準信号発生部56及びD/A変換器57を新たに設ける。基準信号発生部54,56は、基準信号発生部1aと同様に、電圧制御温度補償水晶発振器(VCTCXO)によってそれぞれ構成される。制御部5aからは、周波数誤差が所定許容範囲内に収まっていないときに、その周波数誤差に比例した値を示す各ディジタル信号がD/A変換器55,57へ出力される。D/A変換器55,57は、それらのディジタル信号が示す各値を制御電圧として示す制御信号を生成して、基準信号発生部54,56へそれぞれ送る。基準信号発生部54,56は、それらの制御信号に応じて、上述した周波数誤差が圧縮される方向に発振周波数を可変した基準信号をそれぞれ発生する。
【0050】
このように、基準信号発生部54,56を基準信号発生部1aと別に設けることにより、適切な分周比がないために所望の周波数を合成できないような場合にも対応することが可能になる。
【0051】
なお、制御部5aと周波数合成部40aとの間に基準信号発生部54及びD/A変換器55を新たに設けるだけで、周波数合成部60は、基準信号発生部1aからの基準信号を利用する構成にしてもよい。
【0052】
なおまた、第5の実施の形態においても、第2の実施の形態のように切替スイッチ51及び記憶装置53を設け、基準信号発生器52を接続して初期値を求め記憶するようにしてもよい。ただし、この場合には、D/A変換器毎に初期値を別々に記憶することになる。
【0053】
次に、第6の実施の形態を説明する。
図7は、第6の実施の形態に係る無線受信機の構成を示すブロック図である。
第6の実施の形態は、基本的に第3の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【0054】
第6の実施の形態では、周波数合成部40aとA/D変換部30aとの間に選択スイッチ(SW)58を設け、一方の入力端に周波数合成部40aからのクロック信号を入力させ、他方の入力端に、新たに設けたクロック発振器(OSC)59の出力クロック信号を入力させる。そして、制御部5aから選択スイッチ58に選択信号が送られる。制御部5aは、周波数誤差検出部4aによって検出された周波数誤差が所定値以下であるときには、クロック発振器59から送られたクロック信号を選択することを指令する選択信号を選択スイッチ58に送り、周波数誤差が所定値を越えたときには、周波数合成部40aから送られたクロック信号を選択することを指令する選択信号を選択スイッチ58に送る。なお、制御部5aは、受信信号に対して無線受信機の同期が取れていないときにも、周波数合成部40aから送られたクロック信号を選択することを指令する選択信号を選択スイッチ58に送るようにしてもよい。
【0055】
かくして、同期のずれがないときにはフィードバックが行われないので、不要に処理を複雑にして、その結果、同期の遅れを招くことを防止できる。
なお、第6の実施の形態においても、第2の実施の形態のように切替スイッチ51及び記憶装置53を設け、基準信号発生器52を接続して初期値を求め記憶するようにしてもよい。
【0056】
次に、第7の実施の形態を説明する。
図8は、第7の実施の形態に係る無線受信機の構成を示すブロック図である。
第7の実施の形態は、基本的に第5の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【0057】
第7の実施の形態では、図6に示す第5の実施の形態と比べ、制御部5aと周波数合成部60との間に基準信号発生部56及びD/A変換器57を設けず、周波数合成部60は、基準信号発生部1aからの基準信号を利用する。そして、基準信号発生部54とD/A変換器55との間に選択スイッチ(SW)71を設け、一方の入力端にD/A変換器55からの制御信号を入力させ、他方の入力端に、新たに設けた定電圧部72からの所定の一定電圧を入力させる。D/A変換器55から出力される制御信号は、アナログの電圧値からなっている。そして、制御部5aから選択スイッチ71に選択信号が送られる。制御部5aは、周波数誤差検出部4aによって検出された周波数誤差が所定値以下であるときには、定電圧部72から送られた所定の一定電圧を選択することを指令する選択信号を選択スイッチ71に送り、周波数誤差が所定値を越えたときには、D/A変換器55から送られたアナログの電圧値からなる制御信号を選択することを指令する選択信号を選択スイッチ71に送る。なお、制御部5aは、受信信号に対して無線受信機の同期が取れていないときにも、D/A変換器55から送られたアナログの電圧値からなる制御信号を選択することを指令する選択信号を選択スイッチ71に送るようにしてもよい。
【0058】
かくして、同期のずれがないときにはフィードバックが行われないので、不要に処理を複雑にして、その結果、同期の遅れを招くことを防止できる。
なお、第7の実施の形態においても、第2の実施の形態のように切替スイッチ51及び記憶装置53を設け、基準信号発生器52を接続して初期値を求め記憶するようにしてもよい。ただし、この場合には、D/A変換器毎に初期値を別々に記憶することになる。
【0059】
次に、第8の実施の形態を説明する。
図9は、第8の実施の形態に係る無線送受信機の構成を示すブロック図である。 第8の実施の形態は、図4に示す第3の実施の形態における無線受信機と同一の構成を有する受信部200に対して更に送信部を付加した無線送受信機に関するものである。図9においては受信部200の詳しい図示は省略する。受信部200は第3の実施の形態と同じ構成であるので、以下の説明では第3の実施に係る無線受信機を流用する。
【0060】
第8の実施の形態では、受信部200の基準信号発生部1aからの基準信号(周波数fvctcxo)を基にして、周波数合成部210が周波数合成を行い、クロック信号を発生してD/A変換器220へ送る。周波数合成部210は、分周比1/L″の分周器211、分周比1/K″の分周器212、位相比較器213、ループフィルタ214、電圧制御発振器(VCO)215からなり、周波数fvctcxo・(K″/L″)のクロック信号をD/A変換器220へ出力する。
【0061】
D/A変換器220は、D/A変換器221,222からなり、送信情報処理部から送られるディジタルの送信情報をアナログ化する。
また、受信部200の基準信号発生部1aからの基準信号(周波数fvctcxo)を基にして、周波数合成部230が周波数合成を行い、搬送波信号を発生して変調部240へ送る。周波数合成部230は、分周比1/L′の分周器231、分周比1/K′の分周器232、位相比較器233、ループフィルタ234、電圧制御発振器(VCO)235からなり、周波数fvctcxo・(K′/L′)の搬送波信号を変調部240へ出力する。
【0062】
変調部240は、乗算器241,242、90゜移相器243からなり、QPSK方式の変調を行う。
また更に、受信部200の基準信号発生部1aからの基準信号(周波数fvctcxo)を基にして、局部発振部250が周波数合成を行い、局発信号を発生して周波数変換部203へ送る。局部発振部250は、分周比1/Lの分周器251、分周比1/Kの分周器252、位相比較器253、ループフィルタ254、電圧制御発振器(VCO)255からなり、周波数fvctcxo・(K/L)の局発信号を周波数変換部203へ出力する。
【0063】
周波数変換部203は、変調部240からの変調信号を帯域通過フィルタ(BPF)202を介して受け取り、周波数変換を行って送信波を生成し、帯域通過フィルタ(BPF)204を介して電力増幅器(PA)205へ送る。電力増幅器205は送信波を所定レベルまで増幅してアンテナへ送る。
【0064】
このようにして、送信側のクロック信号、搬送波信号、局発信号も受信波に同期することになる。従って、受信波の送信元である、例えば基地局にこの送信波が届いた場合に、基地局では、自局のクロックに同期した信号を受信できることになる。
【0065】
なお第8の実施の形態では、送信側のクロック信号、搬送波信号、及び局発信号が全て受信波に同期するようになっているが、これらのうちの1つまたは2つが受信波に同期するようになっていてもよい。
【0066】
次に、第9の実施の形態を説明する。
図10は、第9の実施の形態に係る無線受信機の構成を示すブロック図である。 第9の実施の形態は、基本的に第3の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【0067】
第9の実施の形態では、切替スイッチ(SW)73を低雑音増幅器7の前段に設け、切替スイッチ73の一方の入力端子に受信波を入力させるようにする。通常は、切替スイッチ73は受信波を低雑音増幅器7へ出力するようにしている。また、制御部5aに記憶装置75、タイマ76、及びアラーム装置77を接続する。
【0068】
この無線受信機の製造時において、切替スイッチ73の他方の入力端子に基準信号発生器74を接続し、切替スイッチ73を切り替えて、受信波基準信号発生器74からの出力信号を低雑音増幅器7へ送るようにし、その上で、無線受信機に対してAFCフィードバック制御動作を行わせる。基準信号発生器74は、周波数が高安定な(例えば、0.01ppm)標準変調信号を発生する装置である。
【0069】
無線受信機でのAFCフィードバック制御動作の結果、周波数誤差検出部4aが検出した周波数誤差が所定範囲内に収まったときに、制御部5aは、そのときのD/A変換器6へ出力しているディジタル信号を、記憶装置75に初期値として記憶する。この記憶された初期値は、基準信号発生部1aへ送るべき周波数誤差に比例した電圧値(制御電圧Vcont)をディジタル値によって示すものである。
【0070】
即ち、第2の実施の形態と同様に、電源電圧値、基準信号発生部1aの出力負荷の大きさ、発振周波数調整用に付加されるトリマコンデンサの容量、D/A変換器6の出力抵抗の値に、無線受信機毎の個体差があるために、VCTCXOからなる基準信号発生部1aが発生する基準信号の周波数は、無線受信機毎にどうしても異なってしまう。そのため、このままでは、無線受信機によっては、周波数誤差が所定範囲内に収まるまでに、10数秒もかかることがある。
【0071】
そこで、製造時に各無線受信毎に、基準信号発生器74を使用して、予めAFCフィードバック制御動作を行って、周波数誤差が所定範囲内に収まったときのディジタル信号(制御電圧Vcontをディジタル値として示す、制御部5aがD/A変換器6へ出力している信号)を得て、記憶装置75に初期値として記憶しておく。そして、ユーザがその無線受信機を起動するときに、制御部5aが記憶装置75に記憶された初期値を読み出して、D/A変換器6へ送るようにする。これによって、AFCフィードバック制御動作を行ったときに常時、素早く、周波数誤差が所定範囲内に収まることになる。
【0072】
更に、第9の実施の形態では、タイマ76が、記憶装置75に初期値が記憶されたときからの時間の経過を計測する。制御部5aは、タイマ76の計測時間を監視し、タイマ76が所定時間(例えば1〜3年)の経過を計測したときに、アラーム装置77を作動させ、操作者に対して記憶装置75に記憶されている初期値の更新を促す。
【0073】
操作者はその時、無線受信機をサービスステーション等に持ち込み、前述の製造時の初期値設定と同じ手順によって、初期値の更新を受ける。
これにより、VCTCXO等の経年変化に起因して周波数誤差が変化し、その結果同期引き込みに時間がかかるようになっていた場合に、それを改善することができる。
【0074】
なお、第9の実施の形態では、タイマ76及びアラーム装置77を設けているが、それらを設けず、操作者の意志によって初期値の更新を受けるようにしてもよい。
【0075】
なおまた、第9の実施の形態では、製造後において基準信号発生器74を切替スイッチ73に接続する必要があるため、無線受信機の筐体に、切替スイッチ73に接続されたコネクタを設け、このコネクタを介して基準信号発生器74を切替スイッチ73に接続することになる。そこで、無線受信機が自動車内で使用され、この自動車に無線受信機用のアンテナがある場合には、アンテナをこのコネクタに接続するようにする。これによって、無線受信機に内蔵されるアンテナよりも高感度の受信が簡単に可能となる。
【0076】
次に、第10の実施の形態を説明する。
図11は、第10の実施の形態に係る無線受信機の構成を示すブロック図である。第10の実施の形態は、基本的に第9の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【0077】
第10の実施の形態では、第9の実施の形態に比べ、タイマ76及びアラーム装置77を設けず、新たに記憶装置78を設ける。
通常の起動動作において、制御部5aが、記憶装置75に記憶された初期値を読み出してD/A変換器6に与え、AFCフィードバック制御が実行される。その結果、周波数誤差検出部4aによって求められた周波数誤差が所定許容範囲内に収まったとき、制御部5aは、D/A変換器6に送っているディジタル信号が表している値の平均値を算出して記憶装置78に記憶する。平均値の算出は、ディジタル信号が得られる度にそれらの表す値を記憶し、所定時間毎に算術平均を求めるか、または、新たな値が得られる度に、前回までに算出されている平均値に加算するようにして加重平均を求める。
【0078】
その上で、制御部5aは、所定期間(例えば1年)毎に、記憶装置78に記憶されている平均値を、記憶装置75に記憶されている初期値と比較し、異なっている場合には、この平均値を記憶装置75に初期値として記憶させる。
【0079】
これにより、VCTCXO等の経年変化に起因して周波数誤差が変化し、その結果同期引き込みに時間がかかるようになっていた場合に、それを改善することができる。
【0080】
次に、第11の実施の形態を説明する。
図12は、第11の実施の形態に係る無線受信機の構成を示すブロック図である。第11の実施の形態は、基本的に第10の実施の形態と同じ構成であるので、同一構成部分には同一の参照符号を付してその説明を省略し、相違する部分だけを以下に説明する。
【0081】
第11の実施の形態では、タイマ79が新たに設けられる。タイマ79は、記憶装置75に初期値が記憶されたときからの時間の経過を計測する。記憶装置78には、第10の実施の形態と同じように、平均値が記憶される。
【0082】
そして、制御部5aが、タイマ79の計測時間を監視し、タイマ79が所定時間(例えば1年)の経過を計測したときに、制御部5aは、記憶装置78に記憶されている平均値を記憶装置75に初期値として記憶させる。
【0083】
これにより、VCTCXO等の経年変化に起因して周波数誤差が変化し、その結果同期引き込みに時間がかかるようになっていた場合に、それを改善することができる。
【0084】
【発明の効果】
以上説明したように本発明では、第2の周波数合成手段が、基準信号発生手段から発生された基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、A/D変換手段へ供給する。従って、A/D変換手段へ供給されるクロック信号は受信波と同期が取れており、そのため、A/D変換手段がAFCフィードバック制御に悪影響を与えることがなくなり、AFCによる周波数補正(同期)の引き込み時間を従来よりも短縮することができる。
【0085】
また、第2の周波数合成手段にPLL回路を使用すれば、分周しても周波数が一致しない問題も解消し、また、移動端末に搭載可能な現在あるVCTCXOを使用することも可能となる。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】第1の実施の形態に係るCDMA方式が適応された無線受信機の構成を示すブロック図である。
【図3】第2の実施の形態に係る無線受信機の構成を示すブロック図である。
【図4】第3の実施の形態に係る無線受信機の構成を示すブロック図である。
【図5】第4の実施の形態に係る無線受信機の構成を示すブロック図である。
【図6】第5の実施の形態に係る無線受信機の構成を示すブロック図である。
【図7】第6の実施の形態に係る無線受信機の構成を示すブロック図である。
【図8】第7の実施の形態に係る無線受信機の構成を示すブロック図である。
【図9】第8の実施の形態に係る無線送受信機の構成を示すブロック図である。
【図10】第9の実施の形態に係る無線受信機の構成を示すブロック図である。
【図11】第10の実施の形態に係る無線受信機の構成を示すブロック図である。
【図12】第11の実施の形態に係る無線受信機の構成を示すブロック図である。
【図13】CDMA方式が適応された従来の無線受信機の構成例を示す図である。
【符号の説明】
1 基準信号発生手段
2 周波数変換手段
3 位相検出手段
4 周波数誤差検出手段
5 制御手段
6 D/A変換器
7 低雑音増幅器
8 低域通過フィルタ
9 低域通過フィルタ
10 局部発振手段
20 復調手段
30 A/D変換手段
40 周波数合成手段[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wireless receiver. , Wireless transceiver And circuit for wireless receiver In particular, frequency conversion and modulation / demodulation are performed based on a local oscillation signal whose oscillation frequency matches with the radio frequency of the received wave with high accuracy, such as a mobile communication system to which a CDMA (Code Division Multiple Access) system is applied. Radio receiver performed , Wireless transceiver And circuit for wireless receiver About.
[0002]
Compared to other multiple access systems, the CDMA system can be applied to next-generation mobile communication systems because it provides high transmission quality against interference, interference, and fluctuations in the transmission characteristics of wireless transmission paths, and is rich in confidentiality. Various developments and research are being promoted in the direction of
[0003]
[Prior art]
FIG. 13 is a diagram illustrating a configuration example of a conventional radio receiver to which the CDMA scheme is applied.
[0004]
In the figure, a received wave is sent to a
[0005]
[Expression 1]
θt = arctan (Qmt / Imt) (1)
The frequency
[0006]
The calculation of the frequency error is performed with reference to information that is known to be received based on the format of the received wave among the components of the received wave described above. The information includes, for example, a preamble used for establishing synchronization on the receiving side, a unique word, and a continuous symbol (bit) sequence having the same value.
[0007]
The
[0008]
The local oscillator 112 performs frequency synthesis based on the reference signal (frequency fvctcxo) sent from the reference signal generator 111, generates a local oscillation signal (local signal), and sends it to the
[0009]
[Expression 2]
fms = fvctcxo (N / M) (2)
[0010]
As a result, the radio receiver as the mobile terminal is synchronized with the base station as the transmission side, and accurate data demodulation is possible. In addition, when the mobile terminal is a radio transceiver, the transmission signal sent from the mobile terminal to the base station is also accurately synchronized by synchronizing with the reception unit as described above in the transmission unit. It becomes.
[0011]
[Problems to be solved by the invention]
In the above-described conventional radio receiver, frequency correction of the local signal is performed by an AFC feedback loop to realize accurate data demodulation. However, the clock signal output from the clock oscillator 106c used by the A /
[0012]
That is, for example, when the frequency of the reference signal of the reference signal generator 111 is 12 MHz, but the frequency of the clock signal required by the A /
[0013]
In that case, the frequency of the reference signal of the reference signal generator 111 may be 32.768 MHz, but currently there is no VCTCXO that is small enough to be mounted on a mobile terminal and has the desired stability and accuracy. . That is, the frequency 32.768 MHz of the clock signal required in the A /
[0014]
In addition, it is desirable to set the duty of the clock signal to 50% in order to stably perform subsequent processing on the digital signal converted by the A /
[0015]
The present invention has been made in view of the above points, and is a radio receiver that shortens the pull-in time of frequency correction (synchronization) by AFC, which has become longer due to the A / D conversion unit. , Wireless transceiver And circuit for wireless transceiver The purpose is to provide.
[0016]
[Means for Solving the Problems]
In the present invention, in order to achieve the above object, as shown in FIG. 1, a reference signal generating means 1 for generating a reference signal whose frequency can be varied by an external control signal, and a reference signal generating means 1 A local oscillation means 10 for generating a local oscillation signal by performing frequency synthesis with reference to the frequency of the reference signal, and a received wave having a plurality of signal points having different phases in the signal space are fetched, and a station given from the local oscillation means Frequency conversion means 2 that performs frequency conversion of the received wave by the emitted signal and generates an intermediate frequency signal, and digitally demodulates the intermediate frequency signal generated by frequency conversion means 2 and outputs baseband signals of in-phase and quadrature components The demodulating means 20 and the in-phase component and quadrature component baseband signals are converted from analog to digital, respectively, and each digital signal is output. A / D conversion means 30 for performing the detection, the phase detection means 3 for detecting the phase of the signal point based on each digital signal output from the A / D conversion means 30, and the output from the phase detection means 3 in time series. The frequency error detecting means 4 obtains a frequency error which is the difference between the sum of the frequency of the local signal and the frequency of the intermediate frequency signal and the frequency of the received wave by differentiating the phase of the signal point twice. And a control means 5 for supplying a control signal for changing the frequency of the reference signal to the reference signal generating means 1 in a direction in which the frequency error obtained by the frequency error detecting means 4 is compressed. There is provided a radio receiver characterized by having frequency synthesis means 40 for generating a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal and supplying it to A / D conversion means 30.
[0017]
In the above configuration, the control means 5 performs AFC feedback control on the reference signal generating means 1 based on the frequency error detected by the frequency error detecting means 4. This is the same operation as before.
[0018]
Further, in the present invention, the frequency synthesis means 40 generates a clock signal by performing frequency synthesis based on the frequency of the reference signal generated from the reference signal generation means 1 and supplies the clock signal to the A / D conversion means 30. Therefore, the clock signal supplied to the A / D conversion means 30 is synchronized with the received wave, so that the A / D conversion means 30 does not adversely affect the AFC feedback control, and frequency correction (synchronization by AFC) ) Can be shortened compared to the conventional method.
[0019]
In addition, if a PLL (Phase Locked Loop) circuit is used for the frequency synthesizing means 40, the problem that the frequencies do not match even if the frequency is divided is solved, and it is also possible to use the existing VCTCXO that can be mounted on the mobile terminal. It becomes.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
A first embodiment will be described.
[0021]
First, the principle configuration of the first embodiment will be described with reference to FIG. In the first embodiment, reference signal generating means 1 for generating a reference signal whose frequency can be varied by an external control signal, and frequency synthesis based on the frequency of the reference signal generated from the reference signal generating means 1 are used. The local oscillation means 10 for generating a local oscillation signal and a reception wave having a plurality of signal points having different phases in the signal space are taken in, and the frequency conversion of the reception wave is performed by the local oscillation signal given from the local oscillation means A
[0022]
In the above configuration, the control means 5 performs AFC feedback control on the reference signal generating means 1 based on the frequency error detected by the frequency error detecting means 4. This is the same operation as before.
[0023]
Further, in the present invention, the frequency synthesis means 40 generates a clock signal by performing frequency synthesis based on the frequency of the reference signal generated from the reference signal generation means 1 and supplies the clock signal to the A / D conversion means 30. Therefore, the clock signal supplied to the A / D conversion means 30 is synchronized with the received wave, so that the A / D conversion means 30 does not adversely affect the AFC feedback control, and frequency correction (synchronization by AFC) ) Pull-in time is shorter than before.
[0024]
Further, if a PLL circuit is used for the frequency synthesizing means 40, the problem that the frequencies do not match even if the frequency is divided is solved, and it is also possible to use the existing VCTCXO that can be mounted on the mobile terminal.
[0025]
Next, the first embodiment will be described in detail. In the first embodiment described below, the reference signal generating means 1 shown in FIG. 1 corresponds to the reference signal generating section 1a. Similarly, the local oscillating means 10 is replaced with the local oscillating section 10a by the frequency converting means. 2 is a frequency converter 2a,
[0026]
FIG. 2 is a block diagram showing a configuration of a radio receiver to which the CDMA scheme according to the first embodiment is applied. In FIG. 2, the received wave is sent to the frequency converter 2 a via a low noise amplifier (LNA) 7 and a band pass filter (BPF) 8. The frequency conversion unit 2a includes a multiplier, and converts a received wave into an intermediate frequency signal using a local signal transmitted from the local oscillation unit 10a. The output of the frequency converter 2a is input to the demodulator 20a via a band pass filter (BPF) 9. The demodulator 20a includes
[0027]
The frequency error detector 4a branches the phase θt and calculates the frequency error by differentiating it twice with respect to the time series t. This frequency error is the difference between the sum of the frequency of the local oscillation signal and the frequency of the intermediate frequency signal and the frequency of the received wave.
[0028]
The calculation of the frequency error is performed with reference to information that is known to be received based on the format of the received wave among the components of the received wave described above. The information includes, for example, a preamble used for establishing synchronization on the receiving side, a unique word, and a continuous symbol (bit) sequence having the same value.
[0029]
The
[0030]
The local oscillator 10a performs frequency synthesis based on the reference signal (frequency fvctcxo) sent from the reference signal generator 1a, generates a local signal, and sends it to the frequency converter 2a. The local oscillator 10a includes a
[0031]
The frequency converter 2a, the
[0032]
Furthermore, the frequency synthesizer 40a performs frequency synthesis based on the reference signal (frequency fvctcxo) sent from the reference signal generator 1a, generates a clock signal, and sends it to the A / D converter 30a. The frequency synthesizer 40a includes a
[0033]
As a result, the clock signal is synchronized with the received wave, the A / D converter 30a does not adversely affect the AFC feedback control, and the time required for frequency correction (synchronization) by AFC is shortened compared to the conventional case.
[0034]
Next, a second embodiment will be described.
FIG. 3 is a block diagram showing a configuration of a radio receiver according to the second embodiment.
Since the second embodiment has basically the same configuration as that of the first embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0035]
In the second embodiment, a changeover switch (SW) 51 is provided in the front stage of the
[0036]
At the time of manufacturing the wireless receiver, the
[0037]
When the frequency error detected by the frequency error detection unit 4a falls within a predetermined range as a result of the AFC feedback control operation in the wireless receiver, the
[0038]
That is, the power supply voltage value, the size of the output load of the reference signal generator 1a, the capacity of the trimmer capacitor added for adjusting the oscillation frequency, the value of the output resistance of the D /
[0039]
Therefore, an AFC feedback control operation is performed in advance using the
[0040]
Next, a third embodiment will be described.
FIG. 4 is a block diagram showing a configuration of a radio receiver according to the third embodiment.
Since the third embodiment has basically the same configuration as the first embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0041]
In the third embodiment, the demodulator 20 b includes
[0042]
In this way, the carrier wave signal is also synchronized with the received wave. Therefore, since it is not synchronized, the AFC feedback control caused by the demodulator is not adversely affected, and the frequency correction by AFC ( (Synchronization) pull-in time is reduced.
[0043]
In the third embodiment, the
[0044]
Next, a fourth embodiment will be described.
FIG. 5 is a block diagram showing a configuration of a wireless receiver according to the fourth embodiment.
Since the fourth embodiment has basically the same configuration as that of the third embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0045]
In the fourth embodiment, the clock signal output from the frequency synthesizer 40a is supplied to the phase detector 3a, the frequency error detector 4a, and the
By doing so, all the parts of the radio receiver are synchronized with the received signal, the accuracy of AFC is improved, and the time required for frequency correction (synchronization) is shortened.
[0046]
In the fourth embodiment, the
[0047]
In the fourth embodiment, the clock signal output from the frequency synthesizer 40a is supplied to all of the phase detector 3a, the frequency error detector 4a, and the
[0048]
Next, a fifth embodiment will be described.
FIG. 6 is a block diagram illustrating a configuration of a wireless receiver according to the fifth embodiment.
Since the fifth embodiment has basically the same configuration as that of the third embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0049]
In the fifth embodiment, a
[0050]
Thus, by providing the
[0051]
The
[0052]
In the fifth embodiment, the
[0053]
Next, a sixth embodiment will be described.
FIG. 7 is a block diagram showing a configuration of a wireless receiver according to the sixth embodiment.
Since the sixth embodiment has basically the same configuration as that of the third embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0054]
In the sixth embodiment, a selection switch (SW) 58 is provided between the frequency synthesizer 40a and the A / D converter 30a, the clock signal from the frequency synthesizer 40a is input to one input terminal, and the other The output clock signal of the newly provided clock oscillator (OSC) 59 is input to the input terminal of. Then, a selection signal is sent from the
[0055]
Thus, since no feedback is performed when there is no synchronization shift, the processing is unnecessarily complicated, and as a result, a delay in synchronization can be prevented.
In the sixth embodiment, the
[0056]
Next, a seventh embodiment will be described.
FIG. 8 is a block diagram showing a configuration of a wireless receiver according to the seventh embodiment.
Since the seventh embodiment has basically the same configuration as that of the fifth embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0057]
In the seventh embodiment, compared to the fifth embodiment shown in FIG. 6, the
[0058]
Thus, since no feedback is performed when there is no synchronization shift, the processing is unnecessarily complicated, and as a result, a delay in synchronization can be prevented.
In the seventh embodiment, the
[0059]
Next, an eighth embodiment will be described.
FIG. 9 is a block diagram showing a configuration of a wireless transceiver according to the eighth embodiment. The eighth embodiment relates to a radio transceiver in which a transmitter is further added to the
[0060]
In the eighth embodiment, based on the reference signal (frequency fvctcxo) from the reference signal generator 1a of the
[0061]
The D /
Further, based on the reference signal (frequency fvctcxo) from the reference signal generation unit 1a of the
[0062]
The modulation unit 240 includes
Furthermore, based on the reference signal (frequency fvctcxo) from the reference signal generation unit 1a of the
[0063]
The
[0064]
In this way, the clock signal, carrier signal, and local signal on the transmission side are also synchronized with the received wave. Therefore, for example, when this transmission wave reaches the base station that is the transmission source of the reception wave, the base station can receive a signal synchronized with the clock of the own station.
[0065]
In the eighth embodiment, the clock signal, carrier wave signal, and local signal on the transmission side are all synchronized with the received wave, but one or two of these are synchronized with the received wave. It may be like this.
[0066]
Next, a ninth embodiment will be described.
FIG. 10 is a block diagram illustrating a configuration of a wireless receiver according to the ninth embodiment. Since the ninth embodiment has basically the same configuration as that of the third embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0067]
In the ninth embodiment, a changeover switch (SW) 73 is provided in front of the
[0068]
At the time of manufacturing the wireless receiver, the
[0069]
When the frequency error detected by the frequency error detection unit 4a falls within a predetermined range as a result of the AFC feedback control operation in the wireless receiver, the
[0070]
That is, as in the second embodiment, the power supply voltage value, the magnitude of the output load of the reference signal generator 1a, the capacitance of the trimmer capacitor added for adjusting the oscillation frequency, the output resistance of the D /
[0071]
Therefore, at the time of manufacturing, for each radio reception, the
[0072]
Furthermore, in the ninth embodiment, the
[0073]
At that time, the operator brings the wireless receiver to a service station or the like, and receives an initial value update by the same procedure as the initial value setting at the time of manufacturing.
As a result, when the frequency error changes due to secular change such as VCTCXO, and as a result, it takes time for synchronization pull-in, it can be improved.
[0074]
Although the
[0075]
In the ninth embodiment, since it is necessary to connect the
[0076]
Next, a tenth embodiment will be described.
FIG. 11 is a block diagram illustrating a configuration of a wireless receiver according to the tenth embodiment. Since the tenth embodiment has basically the same configuration as the ninth embodiment, the same reference numerals are given to the same components and the description thereof will be omitted, and only different portions will be described below. explain.
[0077]
In the tenth embodiment, the
In a normal start-up operation, the
[0078]
In addition, the
[0079]
As a result, when the frequency error changes due to secular change such as VCTCXO, and as a result, it takes time for synchronization pull-in, it can be improved.
[0080]
Next, an eleventh embodiment will be described.
FIG. 12 is a block diagram showing a configuration of a radio receiver according to the eleventh embodiment. Since the eleventh embodiment has basically the same configuration as the tenth embodiment, the same components are denoted by the same reference numerals, description thereof is omitted, and only different portions are described below. explain.
[0081]
In the eleventh embodiment, a
[0082]
Then, when the
[0083]
As a result, when the frequency error changes due to secular change such as VCTCXO, and as a result, it takes time for synchronization pull-in, it can be improved.
[0084]
【The invention's effect】
As described above, in the present invention, Second The frequency synthesizing unit performs frequency synthesis based on the frequency of the reference signal generated from the reference signal generating unit, generates a clock signal, and supplies the clock signal to the A / D conversion unit. Therefore, the clock signal supplied to the A / D conversion means is synchronized with the received wave, so that the A / D conversion means does not adversely affect AFC feedback control, and frequency correction (synchronization) by AFC is not caused. The pull-in time can be shortened compared to the conventional case.
[0085]
Also, Second If a PLL circuit is used as the frequency synthesizing means, the problem that the frequencies do not match even if the frequency is divided is solved, and it is also possible to use the existing VCTCXO that can be mounted on the mobile terminal.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is a block diagram showing a configuration of a radio receiver to which the CDMA scheme according to the first embodiment is applied.
FIG. 3 is a block diagram showing a configuration of a radio receiver according to a second embodiment.
FIG. 4 is a block diagram showing a configuration of a radio receiver according to a third embodiment.
FIG. 5 is a block diagram showing a configuration of a wireless receiver according to a fourth embodiment.
FIG. 6 is a block diagram showing a configuration of a radio receiver according to a fifth embodiment.
FIG. 7 is a block diagram showing a configuration of a radio receiver according to a sixth embodiment.
FIG. 8 is a block diagram showing a configuration of a radio receiver according to a seventh embodiment.
FIG. 9 is a block diagram showing a configuration of a wireless transceiver according to an eighth embodiment.
FIG. 10 is a block diagram showing a configuration of a wireless receiver according to a ninth embodiment.
FIG. 11 is a block diagram showing a configuration of a radio receiver according to a tenth embodiment.
FIG. 12 is a block diagram showing a configuration of a radio receiver according to an eleventh embodiment.
FIG. 13 is a diagram illustrating a configuration example of a conventional radio receiver to which a CDMA scheme is applied.
[Explanation of symbols]
1 Reference signal generation means
2 Frequency conversion means
3 Phase detection means
4 Frequency error detection means
5 Control means
6 D / A converter
7 Low noise amplifier
8 Low-pass filter
9 Low-pass filter
10 Local oscillation means
20 Demodulation means
30 A / D conversion means
40 Frequency synthesis means
Claims (8)
周波数変換された信号を直交検波する直交検波手段と、
直交検波された信号をディジタル信号に変換するA/D変換手段とを備え、
前記基準信号の周波数を変化させる制御信号を制御手段から前記基準信号発生手段に与えるAFCフィードバック制御を行う無線受信機において、
前記基準信号の周波数を基準として周波数合成を行って搬送波信号を前記直交検波手段に与える第1の周波数合成手段と、
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記A/D変換手段へ供給する第2の周波数合成手段と、
を備えたことを特徴とする無線受信機。Frequency conversion means for performing frequency conversion of a received wave by a local oscillation signal obtained by performing frequency synthesis with reference to the frequency of the reference signal from the reference signal generation means;
A quadrature detection means for quadrature detection of the frequency-converted signal;
A / D conversion means for converting the quadrature detected signal into a digital signal,
In a radio receiver for performing AFC feedback control in which a control signal for changing the frequency of the reference signal is supplied from a control unit to the reference signal generation unit,
First frequency synthesis means for performing frequency synthesis on the basis of the frequency of the reference signal and providing a carrier signal to the orthogonal detection means;
Second frequency synthesizing means for generating a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal and supplying the clock signal to the A / D conversion means;
A wireless receiver comprising:
周波数変換された信号を直交検波する直交検波手段と、
直交検波された信号をディジタル信号に変換するA/D変換手段とを備え、
前記基準信号の周波数を変化させる制御信号を制御手段から前記基準信号発生手段に与えるAFCフィードバック制御を行う無線受信機において、
前記基準信号の周波数を基準として周波数合成を行って搬送波信号を前記直交検波手段に与える第1の周波数合成手段と、
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記A/D変換手段へ供給する第2の周波数合成手段と、
前記A/D変換手段に供給可能なクロック信号を発生するクロック発生手段と、
前記クロック発生手段からのクロック信号と、前記第2の周波数合成手段からのクロック信号とのうちの一方を、前記制御手段から送られる選択信号に基づき選択して前記A/D変換手段に供給する選択スイッチ手段と、
受信波が前記周波数変換手段により周波数変換された際に得られた周波数と、所望の周波数との間の周波数差が、所定値以下であるときには前記クロック発生手段からのクロック信号を選択することを指令し、前記周波数差が所定値を越えたときには、前記第2の周波数合成手段からのクロック信号を選択することを指令する選択信号を前記選択スイッチ手段に送る、前記制御手段に含まれる選択手段と、
を有することを特徴とする無線受信機。 Frequency conversion means for performing frequency conversion of a received wave by a local oscillation signal obtained by performing frequency synthesis with reference to the frequency of the reference signal from the reference signal generation means ;
A quadrature detection means for quadrature detection of the frequency-converted signal;
A / D conversion means for converting the quadrature detected signal into a digital signal,
In a radio receiver for performing AFC feedback control in which a control signal for changing the frequency of the reference signal is supplied from a control unit to the reference signal generation unit ,
First frequency synthesis means for performing frequency synthesis on the basis of the frequency of the reference signal and providing a carrier signal to the orthogonal detection means;
Generating a clock signal by performing a frequency synthesis based on the frequency of the reference signal, a second frequency synthesizer means for supplying to the A / D conversion means,
Clock generation means for generating a clock signal that can be supplied to the A / D conversion means;
One of the clock signal from the clock generation means and the clock signal from the second frequency synthesis means is selected based on a selection signal sent from the control means and supplied to the A / D conversion means. A selection switch means;
Selecting a clock signal from the clock generating means when the frequency difference between the frequency obtained when the received wave is frequency converted by the frequency converting means and a desired frequency is equal to or less than a predetermined value; And a selection means included in the control means for sending a selection signal to the selection switch means for instructing selection of a clock signal from the second frequency synthesis means when the frequency difference exceeds a predetermined value. When,
A wireless receiver comprising:
周波数変換された信号を直交検波する直交検波手段と、
直交検波された信号をディジタル信号に変換するA/D変換手段とを備え、
前記基準信号の周波数を変化させる制御信号を制御手段から前記基準信号発生手段に与えるAFCフィードバック制御を行う無線受信機において、
前記基準信号の周波数を基準として周波数合成を行って搬送波信号を前記直交検波手段に与える第1の周波数合成手段と、
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記A/D変換手段へ供給する第2の周波数合成手段と、
基準受信波が前記周波数変換されたときに、前記制御手段によって定常的に出力される制御信号を記憶する記憶手段と、
始動の際に、前記記憶手段に記憶された制御信号を読み出して前記基準信号発生手段に与える、前記制御手段に含まれる読出手段と、
を有することを特徴とする無線受信機。 Frequency conversion means for performing frequency conversion of a received wave by a local oscillation signal obtained by performing frequency synthesis with reference to the frequency of the reference signal from the reference signal generation means;
A quadrature detection means for quadrature detection of the frequency-converted signal;
A / D conversion means for converting the quadrature detected signal into a digital signal,
In a radio receiver for performing AFC feedback control in which a control signal for changing the frequency of the reference signal is supplied from a control unit to the reference signal generation unit,
First frequency synthesis means for performing frequency synthesis on the basis of the frequency of the reference signal and providing a carrier signal to the orthogonal detection means;
Second frequency synthesizing means for generating a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal and supplying the clock signal to the A / D conversion means;
Storage means for storing a control signal steadily output by the control means when a reference received wave is frequency-converted;
A reading means included in the control means for reading out the control signal stored in the storage means and giving it to the reference signal generating means at the time of starting;
A wireless receiver comprising:
前記制御手段は所定時間毎に、前記平均値記憶手段に記憶されている平均値を、前記記憶手段に記憶されている制御信号と比較し、異なっている場合には、当該平均値を前記記憶手段に制御信号として記憶させる制御信号更新手段を含む、 The control means compares the average value stored in the average value storage means with the control signal stored in the storage means at every predetermined time. Including control signal updating means for storing the control signal in the means,
ことを特徴とする請求項4記載の無線受信機。 The wireless receiver according to claim 4.
周波数変換された信号を直交検波する直交検波手段と、 A quadrature detection means for quadrature detection of the frequency-converted signal;
直交検波された信号をディジタル信号に変換するA/D変換手段とを備え、 A / D conversion means for converting the quadrature detected signal into a digital signal,
前記第1の基準信号の周波数を変化させる第1の制御信号を制御手段から前記第1の基準信号発生手段に与えるAFCフィードバック制御を行う無線受信機において、 In a radio receiver performing AFC feedback control in which a first control signal for changing a frequency of the first reference signal is supplied from the control means to the first reference signal generating means,
前記制御手段からの第2の制御信号により周波数が可変し得る第2の基準信号を発生する第2の基準信号発生手段と、 Second reference signal generating means for generating a second reference signal whose frequency can be varied by a second control signal from the control means;
前記制御手段からの第3の制御信号により周波数が可変し得る第3の基準信号を発生する第3の基準信号発生手段と、 Third reference signal generation means for generating a third reference signal whose frequency can be varied by a third control signal from the control means;
前記第2の基準信号の周波数を基準として周波数合成を行って搬送波信号を前記直交検波手段に与える第1の周波数合成手段と、 First frequency synthesis means for performing frequency synthesis on the basis of the frequency of the second reference signal and providing a carrier wave signal to the orthogonal detection means;
前記第3の基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記A/D変換手段に与える第2の周波数合成手段と、 Second frequency synthesizing means for generating a clock signal by performing frequency synthesis with reference to the frequency of the third reference signal, and supplying the clock signal to the A / D conversion means;
前記第3の基準信号発生手段に供給可能な定電圧を発生する定電圧発生手段と、 Constant voltage generating means for generating a constant voltage that can be supplied to the third reference signal generating means;
前記定電圧発生手段からの定電圧と、前記制御手段からの第3の制御信号のうちの一方を、前記制御手段からの選択信号に基づき選択して前記第3の基準信号発生手段に供給する選択スイッチ手段と、 One of the constant voltage from the constant voltage generation means and the third control signal from the control means is selected based on the selection signal from the control means and supplied to the third reference signal generation means. A selection switch means;
受信波が前記周波数変換手段により周波数変換された際に得られた周波数と、所望の周波数との間の周波数差が、所定値以下であるときには前記定電圧発生手段から送られた定電圧を選択することを指令し、前記周波数差が所定値を越えたときには、前記制御手段から送られる第3の制御信号を選択することを指令する選択信号を前記選択スイッチ手段に送る、前記制御手段に含まれる選択手段と、 When the frequency difference between the frequency obtained when the received wave is frequency-converted by the frequency converting means and the desired frequency is equal to or less than a predetermined value, the constant voltage sent from the constant voltage generating means is selected. The control means includes a selection signal that instructs the selection switch means to select a third control signal sent from the control means when the frequency difference exceeds a predetermined value. Selection means,
を有することを特徴とする無線受信機。 A wireless receiver comprising:
周波数変換された信号を直交検波する直交検波手段と、 A quadrature detection means for quadrature detection of the frequency-converted signal;
直交検波された信号をディジタル信号に変換するA/D変換手段とを備え、 A / D conversion means for converting the quadrature detected signal into a digital signal,
前記基準信号の周波数を変化させる制御信号を制御手段から前記基準信号発生手段に与えるAFCフィードバック制御を行う無線送受信機において、 In a radio transceiver for performing AFC feedback control in which a control signal for changing a frequency of the reference signal is supplied from a control unit to the reference signal generation unit,
前記基準信号の周波数を基準として周波数合成を行って搬送波信号を前記直交検波手段に与える第1の周波数合成手段と、 First frequency synthesis means for performing frequency synthesis on the basis of the frequency of the reference signal and providing a carrier signal to the orthogonal detection means;
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記A/D変換手段へ供給する第2の周波数合成手段と、 Second frequency synthesizing means for generating a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal and supplying the clock signal to the A / D conversion means;
ディジタル送信情報をアナログ信号に変換するD/A変換手段と、 D / A conversion means for converting digital transmission information into an analog signal;
該D/A変換手段からのアナログ信号を用いて直交変調を行う変調手段と、 Modulation means for performing quadrature modulation using an analog signal from the D / A conversion means;
前記基準信号の周波数を基準として周波数合成を行って局発信号を発生する送信側局部発振手段と、 Transmitting-side local oscillation means for generating a local oscillation signal by performing frequency synthesis with reference to the frequency of the reference signal;
前記変調手段からの信号について、該送信側局部発振手段からの局発信号を用いて周波数変換を行い、送信波を生成する送信側周波数変換手段と、 For the signal from the modulation means, frequency conversion is performed using a local oscillation signal from the transmission-side local oscillation means, and transmission-side frequency conversion means for generating a transmission wave;
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記D Generating a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal; /A変換手段へ供給する第3の周波数合成手段と、Third frequency synthesizing means for supplying to the / A converting means;
前記基準信号の周波数を基準として周波数合成を行って搬送波信号を発生し、前記変調手段へ供給する第4の周波数合成手段と、 Fourth frequency synthesizing means for generating a carrier wave signal by performing frequency synthesis on the basis of the frequency of the reference signal, and supplying the carrier signal to the modulating means;
を有することを特徴とする無線送受信機。 A wireless transceiver characterized by comprising:
AFCフィードバックループの一部を構成し、直交検波に用いる搬送波及び受信波の周波数変換用として周波数変換部に入力される局部発振信号を自己が出力した信号に位相同期させるため該位相同期用の基準信号を出力する基準信号発生手段と、該基準信号の周波数を変化させる制御信号を出力する制御手段とを備えた無線受信機用回路において、 A part of the AFC feedback loop, and the phase synchronization reference for synchronizing the phase of the local oscillation signal input to the frequency conversion unit for the frequency conversion of the carrier wave and reception wave used for quadrature detection with the signal output by itself In a radio receiver circuit comprising a reference signal generating means for outputting a signal and a control means for outputting a control signal for changing the frequency of the reference signal,
前記基準信号の周波数を基準として周波数合成を行ってクロック信号を発生し、前記A/D変換手段へ供給する周波数合成手段を、 A frequency synthesis unit that generates a clock signal by performing frequency synthesis on the basis of the frequency of the reference signal and supplies the clock signal to the A / D conversion unit,
備えたことを特徴とする無線受信機用回路。A circuit for a radio receiver, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3686298A JP3698543B2 (en) | 1998-02-19 | 1998-02-19 | Wireless receiver, wireless transceiver, and circuit for wireless receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3686298A JP3698543B2 (en) | 1998-02-19 | 1998-02-19 | Wireless receiver, wireless transceiver, and circuit for wireless receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11234159A JPH11234159A (en) | 1999-08-27 |
JP3698543B2 true JP3698543B2 (en) | 2005-09-21 |
Family
ID=12481605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3686298A Expired - Fee Related JP3698543B2 (en) | 1998-02-19 | 1998-02-19 | Wireless receiver, wireless transceiver, and circuit for wireless receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3698543B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0988707A2 (en) * | 1998-03-20 | 2000-03-29 | Koninklijke Philips Electronics N.V. | Receiver with a clock signal generator |
JPWO2011108028A1 (en) | 2010-03-05 | 2013-06-20 | 富士通株式会社 | Wireless communication system, terminal apparatus, and wireless communication method in wireless communication system |
-
1998
- 1998-02-19 JP JP3686298A patent/JP3698543B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11234159A (en) | 1999-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101213783B (en) | Synchronization scheme with adaptive reference frequency correction | |
JP4842942B2 (en) | Wireless receiver | |
US7062240B2 (en) | Automatic frequency control processing in multi-channel receivers | |
US7769352B2 (en) | Receiver and wireless communication apparatus | |
JP3698543B2 (en) | Wireless receiver, wireless transceiver, and circuit for wireless receiver | |
JP4893342B2 (en) | Portable radio and charger | |
JP2005514850A (en) | Transceiver with multi-state direct digital synthesizer driven by phase locked loop | |
WO2010109978A1 (en) | Rf tag reader circuit | |
JP4126043B2 (en) | Phase demodulator and mobile phone device | |
JP2013070126A (en) | Radio | |
JP3875347B2 (en) | Radio receiver and radio transceiver | |
JP2752850B2 (en) | Receiving machine | |
JP3542984B2 (en) | Mobile station and automatic reception frequency control method thereof | |
JP6107408B2 (en) | Wireless communication device and reception frequency adjustment method | |
JP4618554B2 (en) | FSK modulation apparatus and wireless communication apparatus including the same | |
JP2010263477A (en) | Radio communication terminal and radio communication control method | |
JPH11191744A (en) | Radio equipment | |
JP2003046398A (en) | Reception system, and transmission and reception system | |
JP2018088591A (en) | Radio communication apparatus and modulation degree adjustment method of local oscillation circuit | |
JPH1168564A (en) | Pll oscillator | |
JP2001352354A (en) | Communication unit, communication method, and medium | |
JP2003332937A (en) | Transceiver and local frequency control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |