JP3689067B2 - データ中継装置及びデータ表示システム - Google Patents
データ中継装置及びデータ表示システム Download PDFInfo
- Publication number
- JP3689067B2 JP3689067B2 JP2002161815A JP2002161815A JP3689067B2 JP 3689067 B2 JP3689067 B2 JP 3689067B2 JP 2002161815 A JP2002161815 A JP 2002161815A JP 2002161815 A JP2002161815 A JP 2002161815A JP 3689067 B2 JP3689067 B2 JP 3689067B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- signal
- digital signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はデジタルビデオデータあるいはデジタル音声データの伝送路において用いられる映像・音声データを伝送するソース機器と、これらデータを表示する表示装置とを中継するデータ中継装置に関する。また、本発明は、これらソース機器、表示装置、及びデータ中継装置を備えたデータ表示システムに関する。
【０００２】
【従来の技術】
本発明の従来技術としては、特許第２６３５８３７に開示されているディスプレイシステムに関する技術がある。また、特許第２８１５３３９に開示されているディスプレイ装置に関する技術がある。
【０００３】
デジタル表示装置とパソコンやデジタルビデオディスクプレーヤ等のソース機器との互換性を保証する規格として、Ｅ−ＥＤＩＤ（Enhanced Extended Display Identification Data Standard）規格が定義されている。
【０００４】
この規格に基づいた制御（ＥＤＩＤ）データは、パソコンやデジタルビデオディスクプレーヤ等に接続されるデジタル表示装置の表示属性を示すデータとして規定されている。
【０００５】
具体的に、この制御データは、解像度、映像フレーム周期、画素数、ライン数、信号の形式（ＲＧＢ信号式あるいは輝度・色差信号式）等の映像信号の形態を示すデータ、または、音声データのサンプルビット数、サンプリング周波数、スピーカー数に相当するチャンネル数等の音声信号の形態を示すデータ等である。この制御データは、ソース機器側のデコード方法を設定する際に用いられる。
【０００６】
【発明が解決しようとする課題】
しかし、上記した制御データの値が、ソース機器側で誤って取得された場合、ソース機器は誤動作する。その結果、誤ってデコードされた信号は表示装置側における表示画像の乱れ等を誘発する恐れがある。また、一台の表示装置に対して複数のソース機器が接続される場合、上記問題はさらに深刻となる。さらに、一台の表示装置に対して複数のソース機器が接続される場合、表示装置から各ソース機器に対する制御データの転送時間の遅れも問題となる。
【０００７】
この発明の目的は、上記したような事情に鑑み成されたものであって、表示装置からの制御データを複数のソース機器に転送するのに優れたデータ中継装置及びデータ表示システムを提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、この発明のデータ中継装置及びデータ表示システムは、以下のように構成されている。
【０００９】
（１）この発明は、デジタル信号の表示属性を示す制御データに基づき当該デジタル信号を復号制御し復号されたデジタル信号を符号化しシリアルデジタル信号として出力する複数のソース機器と、前記シリアルデジタル信号に基づいて得られるデジタル信号を表示し且つ前記制御データを有する表示機器との間を中継するデータ中継装置であって、前記複数のソース機器に対応する複数のメモリと、前記表示機器が有する前記制御データを前記複数のメモリに対して記憶させるメモリ制御手段とを備えている。
【００１０】
（２）この発明は、デジタル信号の表示属性を示す制御データに基づき当該デジタル信号を復号制御し復号されたデジタル信号を符号化しシリアルデジタル信号として送信するソース機器と、当該シリアルデジタル信号に基づいて得られるデジタル信号を表示し且つ前記制御データを有する表示機器と、前記ソース機器と前記表示機器との間を中継するデータ中継装置と、を備えたデータ表示システムであって、
前記データ中継装置が、前記複数のソース機器に対応する複数のメモリと、前記表示機器が有する前記制御データを前記複数のメモリに対して記憶させるメモリ制御手段とを備えている。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１２】
本発明は、ソース機器と表示装置の間に介在するデータ中継装置、及びこのデータ中継装置を含むデータ表示システムに関するものである。データ中継装置は、表示装置からソース機器に対する表示装置の表示属性を示す制御データの中継を担う。まず、図１〜図５を参照して、データ表示システムの基本構成を説明する。
【００１３】
図１は、データ表示システムの基本構成を示すブロック図である。
【００１４】
データ表示システムは、ディスプレイ装置８８と、ディスプレイアダプタ９２と、両者を接続する出力ポート９４（グラフィックスホスト側）とを含む。ディスプレイ装置８８は記憶装置９８を含み、記憶装置９８は複数の制御コードの形式で制御データを記憶する。また、通信ロジック９５は、ディスプレイアダプタ９２によって発生した指令信号に応答して記憶装置９８と出力ポート９４間で制御コードを通信する。この通信ロジック９５は、シリアルリンク３０と、装置ロジック９７と、アダプタロジック９６とを含む。シリアルリンク３０は、ディスプレイ装置８８と出力ポート９４間で制御コードを通信する。装置ロジック９７は、ディスプレイ装置８８に配置されており、記憶装置９８とシリアルリンク３０間で制御コードを通信する。アダプタロジック９６は、ディスプレイアダプタ９２に配置されており、シリアルリンク３０とディスプレイアダプタ９２間で制御コードを通信する。ディスプレイ装置８８に設けられた記憶装置９８は、ディスプレイ装置８８の表示属性を示す情報を記憶する。
【００１５】
上記したようなデータ表示システムのために、映像データあるいは音声データを供給するソース機器としてのグラフィックスホストとデジタル表示装置との間を高速シリアルデジタル伝送を行う規格としてＤＶＩ（Digital Visual Interface）規格が制定されている。
【００１６】
ここでＤＶＩ規格を採用したグラフィックスホスト及びデジタル表示装置のシステムを説明するために図２を用いる。
【００１７】
図２はＤＶＩ規格を採用したグラフィックスホスト及びデジタル表示装置の回路ブロック図である。
【００１８】
このＤＶＩ規格は、グラフィックスホネトとデジタル表示装置との間を高遠シリアルデジタル伝送を行う規格であり、グラフィックスホスト側の信号を符号化方式や、デジタル表示装置側の復号化方式や、トランスミッタＴｘあるいはレシーバＲｘの電気的特性等を規定している。この規格にはデジタル表示装置に記憶されたＥＤＩＤ規格の制御データをグラフィックスホスト側で読み取るための通信制御の規格も含まれている。
【００１９】
このシステムは、グラフィックスホストとしての有線放送や衛星放送受信器等のセットトップボックス１と、デジタル表示装置は放送映像を表示するテレビジョン受信装置２とで構成されている。
【００２０】
セットトップボックス１のチューナ復号部３から復号されたデジタル映像信号はトランスミッタ４にて、高速シリアルデジタル信号に変換され、デジタル伝送路９でテレビジョン受信装置２によって伝送される。
【００２１】
テレビジョン受信装置２においては、伝送された高速シリアルデジタル信号をレシーバ７にて受信し、デジタル映像信号を表示部６に送って映像を表示させている。
【００２２】
ＤＶＩの規格においては、ＩＩＣ（フィリップス社提唱の２線式通信規格）通信バス規格が採用されている。
【００２３】
同様にディスプレイアダプタ９２によって発生した指令信号を発生するのは、図２のブロック図におけるセットトップボックス１のマイクロプロセッサ５であり、これにも通信ロジックが含まれる。
【００２４】
表示装置の表示属性を示す制御データを保持するＥＤＩＤメモリ８は、セットップボックス１のマイクロプロセッサ５で読み取られて、チューナ復号部３の映像信号の画角仕様（水平画素数・垂直ライン数など）や、フレーム周波数などの復号パラメータを、読み取った制御データに含まれる表示属性データに基づいて設定する。
【００２５】
また、このような表示システムにおいては、映像信号の記憶を未然に防止するために映像信号に対してスクランブル処理を施す。
【００２６】
このスクランブル処理を規定した規格として、ＨＤＣＰ（High-band Digital Content Protection）規格が規定されている。
【００２７】
ＨＤＣＰ規格は、グラフィックスホストとデジタル表示装置との間の映像言号のデジタル伝送に当たって、その映像信号のスクランブル/デスクランブルや、その共有鍵配送などを規定している。
【００２８】
上記のＤＶＩ規格においては、映像信号の暗号化復号方式として、このＨＤＣＰ規格を推奨している。
【００２９】
そしてＨＤＣＰ規格に規定された共有鍵の配送に関しては、図２のブロック図における通信制御バス１０を利用することになっている。
【００３０】
図３に、ＨＤＣＰ規格に準拠したスクランブラとデスクランブラを、図２のＤＶＩ規格を採用したグラフィックスホスト及びデジタル表示装置の回路ブロックに適用したシステムのブロック図を示す。
【００３１】
図３のブロック図、図２と同じブロックに関しては同じ符号を付している。セットトップボックス１のチューナ復号部３から復号されたデジタル映像信号はＨＤＣＰスクランブラ１１で暗号処理され、トランスミッタ４にて、高速シリアルデジタル信号に変換され、デジタル伝送路９でテレビジョン受信装置２に伝送される。
【００３２】
テレビジョン受信装置２では、高速シリアルデジタル信号をレシーバ７にて受信し、ＨＤＣＰデスクランブラ１２によってこれを復号処理して、デジタル映像信号を表示部６に転送している。
【００３３】
ＨＤＣＰスクランブラ１１による暗号処理とＨＤＣＰデスクランブラ１２による復号処理に当たっての共有鍵の配送に関しての制御は、通信制御バス１０を介して実行される。
【００３４】
このＨＤＣＰ規格においては、ソース機器及びデジタル表示装置の間の伝送路上に介在するデータ中継装置としてのリピータとこのリピータに関する機能を規定している。
【００３５】
ここでは、複数のグラフィックスホストと、デジタル表示装置の接続例を図4を用いて説明する。
【００３６】
リピータ１９は、高速シリアルデジタル信号を受信し、暗号化信号を復号処理し、再度、復号化映像信号を暗号処理して、再度、高速シリアルデジタル信号としてデジタル伝送路上に転送する機能を備える。
【００３７】
ここでは、複数のグラフィックスホストと、デジタル表示装置の接続例を図４を用いて説明する。
【００３８】
リピータ１９はセットトップボックス１とデジタルビデオディスクプレーヤ１８の２つのグラフィックスホストと、テレビジョン受信装置２との間に配置されている。
【００３９】
そして、リピータ１９は、これら２つのグラフィックスホストからのそれぞれの高速シリアルデジタル信号をレシーバ２０とレシーバ２１とによって受信する。
【００４０】
リピータ１９は、受信された高速デジタル信号の暗号化信号をＨＤＣＰデスクランブラ２４とＨＤＣＰデスクランブラ２６において復号処理する。
【００４１】
リピータ１９は、ＨＤＣＰデスクランブラ２４あるいはＨＤＣＰデスクランブラ２６のいずれか一方において復号処理された復号化映像信号を、ＨＤＣＰスクランブラ２５によって暗号化処理する。
【００４２】
リピータ１９は、暗号化処理した映像信号をトランスミッタ２２によって、高速シリアルデジタル信号に変換しテレビジョン受信装置２へと伝送する。
【００４３】
セットトップボックス１のチューナ復号部３がリピータ１９に含まれる場合もありえるが、ＤＶＤプレーヤ１８とデジタル表示装置との間にリピータ１９の機能を有する装置が配置されている構成には変わり無い。
【００４４】
ここで、図のソース機器とデジタル表示装置のシステムにおいて、前述のＥＤＩＤ規格の制御データを適用する場合について説明する。
【００４５】
図５はリピータ１９を介在した表示システムＥＤＩＤデータの処理機能を追加したシステムのブロック図である。
【００４６】
図５において、図４と同一の符号を付したブロックは同一の機能を備えるので説明は省略する。
【００４７】
前述のＤＶＩの規格では、このリピータ１９の定義が無く、リピータ１９をシステムに用いることを想定していない。
【００４８】
また、同様にＨＤＣＰ規格では、このＥＤＩＤ規格の制御データの処理が規定されていない。
【００４９】
ソース機器、リピータ１９及び、表示装置の間でデータの送信あるいは受信条件を一定に保ち、伝送路上で正しくデータが伝送されるようにする必要がある。これを解決する方法として、ソース機器、リピータ１９及び、デジタル表了装置の間に介在するリピータ１９にデジタル表示装置が記憶しているＥＤＩＤ規格の制御データを転送するためのメモリを図１のシステムと同様に設ける手法が想定される。
【００５０】
この手法では、メモリに制御データをバッファリングして、ソース機器側へＥＤＩＤ規格の制御データを伝送する。
【００５１】
図５に示されるリピータ１９にはトランスミッタ２２とレシーバ２０が設けられるので、リピータ１９に、テレビジョン受信装置２における、ＥＤＩＤメモリ８に記憶されたＥＤＩＤ規格の制御データを記憶するためのＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８を設ける。
【００５２】
リピータ１９は、マイクロプロセッサ２３により、テレビジョン受信装置２内のＥＤＩＤ規格の制御データを読み取り、ＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８へ記憶する。
【００５３】
一方、ソース機器側のセットトップボックス１あるいは、ビデオディスクプレーヤ１８はＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８へアクセスすることによって、テレビジョン受信装置２が記憶しているＥＤＩＤ規格の制御データを取得することが可能となり、伝送路上で正しくデータが伝送される。
【００５４】
しかしながら、各機器の電源がどのような順でオン状態となるかは不明である。テレビジョン受信装置２でのＥＤＩＤメモリ８をマイクロプロセッサ２３が読み出してＥＤＩＤメモリ２７に書き込んでいる期間、あるいは、書き込む以前にセットトップボックス１のマイクロプロセッサ５がＥＤＩＤメモリ２７ヘアクセスして制御データを読み出そうとした場合、その読み出しデータは、ＥＤＩＤメモリ８の値とは異なったものとなる可能性がある。
【００５５】
マイクロプロセッサ５が、テレビジョン受信装置２のＥＤＩＤメモリ８の制御データと異なった場合は、セットトップボックス１はテレビジョン受信装置２の表示部の実際の表示属性に適合しない誤ったパラメータでチューナ復号部３を設定してしまう。
【００５６】
そして誤った復号信号をテレビジョン受信装置２に対して送ってしまい、テレビジョン受信装置２はその形式の映像信号を表示できず画面が乱れて正常な表示ができなくなる。
【００５７】
以上が、本発明が適用される表示システムの基本構成である。
【００５８】
本発明ではこの表示システムに、メモリに対する制御データの記憶動作が完了するまでは、このメモリに対するアクセスを禁止するリピータを採用している。また、このリピータは、複数のソース機器と表示装置とを中継し、複数のソース機器に対応する複数のメモリを備える。
【００５９】
図６は、本発明の一例に係るデータ中継装置であるリピータ１９を採用したシステムのブロック図である。
【００６０】
セットボックス１とリピータ１９との間、デジタルビデオディスクプレーヤ１８とリピータ１９との間、リピータ１９とテレビジョン受信装置２との間は、ＤＶＩ規格で規定されたコネクタとケーブルで結合されている。
【００６１】
セットトップボックス１とリピータ１９との間には、双方向バスであるＩＩＣバス３６とセットトップボックス１の状態を示すパワーオンライン３０、リピータ１９の状態を示すホットプラグライン３３とが接続されている。
【００６２】
デジタルビデオディスクプレーヤ１８とリピータ１９との間も同様に双方向バスであるＩＩＣバス３８とセットトップボックス１の状態を示すパワーオンライン３２、リピータ１９の状態を示すホットプラグライン３５が接続されている。リピータ１９とテレビジョン受信装置２の間も同様に双方向バスであるＩＩＣバス３７とリピータ１９の状態を示すパワーオンライン３１、テレビジョン受信装置２の状態を示すホットプラグライン３４が接続されている。
【００６３】
これらの接続の形態は上記に示したものに限られるものではないが、テレビジョン受信装置２のパワーオンライン３１は、そのまま、ホットプラグライン３４とも接続されており、そして、テレビジョン受信装置２の表示属性情報を含んだＥＤＩＤデータを記憶したＥＤＩＤメモリ８に接続されているとする。
【００６４】
セットボックス１やデジタルビデオディスクプレーヤ１８あるいはリピータ１９に接続されている各パワーオンラインや各ホットプラグラインはそれぞれマイクロプロセッサ５、マイクロプロセッサ２３、マイクロプロセッサ１７に接続されている。
【００６５】
これらマイクロプロセッサ５、マイクロプロセッサ２３、マイクロプロセッサ１７はシステムの状態検出や状態制御を司る回路ブロックである。
【００６６】
ここで、図７を参照して、本実施形態の動作を説明する。
【００６７】
図７は、セットトップボックス１、リピー夕１９、テレビジョン受信装置２間の信号の送受信状態を示すタイミングチャートである。
【００６８】
まず、最初にＡ点においてセットボックス１の電源がオンとなり、パワーオンライン３０がアクティブとなる。
【００６９】
マイクロプロセッサ２３はセットボックス１の電源の状態を検出して、テレビジョン受信装置２側へのパワーオンライン３１をＡ点から期間Ｔ１後のＢ点においてアクティブとなす。
【００７０】
この動作により、ＥＤＩＤメモリ８の電源をリピータ１９側から供給し、同時にホットプラグライン３４を経由してＥＤＩＤメモリ８の電源の状態としてマイクロプロセッサ２３へ転送される。
【００７１】
同時にマイクロプロセッサ２３はセットボックス１へ状態を知らしめるホットプラグライン３３をＢ点において非アクティブとなすと共に、ＩＩＣバス３７を利用して、ＥＤＩＤメモリ８のデータの読み出しを開始する。
【００７２】
更に、マイクロプロセッサ２３は、期間Ｔ２においてＥＤＩＤメモリ８の制御データをリピータ１９側のＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８に記憶する処理を行う。
【００７３】
このとき、ホットプラグライン３３の非アクティブ状態を検出しているセットトップボックス１側のマイクロプロセッサ５はＥＤＩＤメモリ２７へのアクセスを停止すると共に、チューナ復号部への復号表示パラメータの設定動作や、高速デジタル伝送動作などを停止状態に制御する。
【００７４】
ＥＤＩＤメモリ８からのＥＤＩＤ制御データのＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８への記意処理が終了したら、マイクロプロセッサ２３は、セットボックス１へこの状態を知らしめるために、Ｃ点においてホットプラグライン３３をアクティブとなす。
【００７５】
ホットプラグライン３３がアクティブになったことにより、セットボックス１のマイクロプロセッサ５は、受信側の受信準備ができたと判断することができる。 また、Ｃ点以降はＤＶＩ規格、ＥＤＩＤ規格及び、ＨＤＣＰ規格に基づいたデータの伝送が行われる。
【００７６】
更に、マイクロプロセッサ５は、ＥＤＩＤメモリ１９ヘアクセスしＥＤＩＤ制御データを取得してチューナ復号部を制御する。
【００７７】
この実施の形態では、ＥＤＩＤメモリ８からのＥＤＩＤ制御データのＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８への記憶処理が行われている期間Ｔ２においてはセットトップボックス１のマイクロプロセッサ５は、リピータ１９のＥＤＩＤメモリ２７へのアクセスが禁じられている。同様に、期間Ｔ２においてはビデオディスクプレーヤ１８のマイクロプロセッサ１７は、リピータ１９のＥＤＩＤメモリ２８へのアクセスが禁じられている。
【００７８】
次に、本実施の形態において上記セットトップボックス１からのデジタル信号が、リピータ１９を介してテレビジョン受信装置２に伝送されている状態から、ビデオディスクプレーヤ１８からのデジタル信号が、リピータ１９を介して伝送可能な状態となった場合の動作を図８を用いて説明する。
【００７９】
図８は、デジタルビデオディスクプレーヤ１８、リピータ１９、テレビジョン受信装置２間の信号の送受信状態を示すタイミングチャートである。
【００８０】
ビデオディスクプレーヤ１８のパワーオンライン３２がＡ点においてアクティブになると、リピータ１９のマイクロプロセッサ２３はその状態を検出して、テレビジョン受信装置２側へのパワーオンライン３１をＢ点において非アクティブとする。
【００８１】
そして、ほぼ同時にホットプラグライン３４も非アクティブとなることによって、テレビジョン受信装置２がリセットされたことをマイクロプロセッサ２３が検出する。
【００８２】
そして、マイクロプロセッサ２３は、再度パワーオンライン３１をＣ点においてアクティブとする。
【００８３】
リピータ１９のＥＤＩＤメモリ２８には、既にＥＤＩＤメモリ８の制御データが書き込まれているので、ホットプラグライン３５がアクティブになる時間は、図７においてホットプラグライン３３がアクティブになる時間よりも短時間で済むことになる。
【００８４】
また、ビデオディスクプレーヤ１８側へのホットプラグライン３５がアクティブになるのと同じタイミングで、デジタル映像信号またはデジタル音声信号をセットトップボックス１からビデオディスクプレーヤ１８側に切り換える必要があるが、この切り換えについては後に詳しく説明する。
【００８５】
上記したように、図６に示すデータ表示システムでは、ユーザーが１台の送信機（セットトップボックス１又はビデオディスクプレーヤ１８）をオンにした場合、リピータ１９の内部にある全てのＥＤＩＤメモリ（ＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８）に受信機（テレビジョン受信装置２）のＥＤＩＤメモリ８を記入する。
【００８６】
この場合、例えばリピータ１９の端子に送信機が接続されていても送信機に電源が入っていない状態や、リピータ１９の端子に送信機自体が接続されていない場合、これら送信機に対応するＥＤＩＤメモリに受信機のＥＤＩＤメモリのデータを書き込んでから映像の伝送をすることになってしまう。
【００８７】
上記したような送信機に対応するＥＤＩＤメモリに対しては、受信機のＥＤＩＤメモリのデータ書込みを後回しにすることによって、メモリ書込み時間の短縮を図ることができる。
【００８８】
メモリ書込み時間を短縮することによって、送信機の映像を受信機にいち早く表示することが可能である。これを実現しようとしたのが図９に示すデータ表示システムである。なお、図９において、図６と同一の符号を付したブロックは同一の機能を備えるので説明は省略する。
【００８９】
図９に示すデータ表示システムでは、リピータ１９にはセットトップボックス1、デジタルビデオプレーヤ１８、デジタルビデオプレーヤ５６が接続されている。このうち、セットトップボックス１及びデジタルビデオプレーヤ１８の電源投入はスタンバイ状態である。一方、デジタルビデオプレーヤ１８の電源投入はオフ状態である。
【００９０】
ここでスタンバイ状態とは、機器内のマイクロプロセッサが導電されている状態と定義し、オフ状態とは機器内のマイクロプロセッサが導電されていない状態、あるいは端子に機器が接続されていない状態と定義する。
【００９１】
図９に示すように、リピータ１９の内部には、セットトップボックス１に対応するＥＤＩＤメモリ２７、デジタルビデオプレーヤ１８に対応するＥＤＩＤメモリ２８、デジタルビデオプレーヤ５６に対応するＥＤＩＤメモリ６１を備えている。リピータ１９は、スタンバイ状態である送信機器、つまりセットトップボックス１に対応するＥＤＩＤメモリ１８、及びデジタルビデオプレーヤ１８に対応するＥＤＩＤメモリ２８に優先して、テレビジョン受信装置２内のＥＤＩＤメモリ８の制御データを書込む。
【００９２】
セットトップボックス１の電源をオンにした場合、セットトップボックス１の電源がオンになったことが、パワーオンライン３０を介してリピータ１９内部のマイクロプロセッサ２３に伝わる。リピータ１９内部のマイクロプロセッサ２３はＥＤＩＤメモリ１８及びＥＤＩＤメモリ２８に書込むべきメモリであることを何らかの方法として検知する。
【００９３】
検知方法の一例としては、マイクロプロセッサ間に相互接続されているＩＩＣバス３６、ＩＩＣバス３８、ＩＩＣバス５８を用いて、リピータ１９内部のマイクロプロセッサ２３からリピータ１９側に接続されている送信機側のマイクロプロセッサ５、マイクロプロセッサ１７、及びマイクロプロセッサ５７に任意のデータを送信して送信機側のマイクロプロセッサ５、マイクロプロセッサ１７、及びマイクロプロセッサ５７からアクノリッジ信号を検知することによって判断することができる。
【００９４】
図９に示すケースでは、マイクロプロセッサ２３へは、マイクロプロセッサ５及びマイクロプロセッサ１７からのアクノリッジ信号が返ってくるが、マイクロプロセッサ５７からのアクノリッジ信号が返ってこない。よって、マイクロプロセッサ２３は、ＥＤＩＤメモリ８の制御データを、セットトップボックス１に対応するＥＤＩＤメモリ２８及びデジタルビデオプレーヤ１８に対応するＥＤＩＤメモリ２８のみに書込むべきと判別する。
【００９５】
マイクロプロセッサ２３はＥＤＩＤメモリ８の制御データをＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８に優先的に書込めば良い。一方、ＥＤＩＤメモリ６１に対してＥＤＩＤメモリ８の制御データは早急に書込む必要がないと見なした為に、例えばセットトップボックス１から映像信号が伝送された後、適当な時間を見計らって書込めば良いものとする.
なお、ここでは、送信機側がスタンバイ状態か否かにより、リピータ１９の内部のＥＤＩＤメモリ２７、２８、６１のどれに優先的に書込むかを判断するケースについて説明したが、あくまでも一例であって優先すべき基準は様々な事例が考えられる。
【００９６】
次に、図１０を参照して、ＥＤＩＤメモリを一つに集約したリピータ１９を備えたデータ表示システムについて説明する。なお、図１０において、図６と同一の符号を付したブロックは同一の機能を備えるので説明は省略する。
【００９７】
図１０に示すシステムと図６で示したシステムとの相違点は、リピータ１９の内部に存在するＥＤＩＤメモリの数である。図１０では、リピータ１９の内部に存在するＥＤＩＤメモリを１個所に集約させている。さらに、リピータ１９は、ＥＤＩＤメモリを１個所に集約させたことに伴い複数送信機器が同時にＥＤＩＤメモリ５４にアクセスするのを防ぐ手段、すなわち、複数送信機器のうちの一つのみがＥＤＩＤメモリ５４に対してアクセスできるように制御するアクセス制御手段を有していることである。本手段ではメモリ５４にアクセスすることを防止する手段の一例として、スイッチ５５を備えている場合を挙げる。
【００９８】
図６に示すシステムと同様に、動作の起点をセットトップボックス１の電源がオンとなり、パワーオンライン３０がアクティブとなった点にする。
【００９９】
マイクロプロセッサ２３はその状態を検出して、テレビジョン受信装置２側へのパワーオンライン３１をアクティブとする。これにより、ＥＤＩＤメモリ８の電源をリピータ１９側から供給し、同時にホットプラグライン３４が状態として返される。
【０１００】
マイクロプロセッサ２３はセットトップボックス１へ状態を知らしめるホットプラグライン３３を非アクティブとなすと共に、ＩＩＣバス３７を利用して、ＥＤＩＤメモリ８のデータを読み出して、ＥＤＩＤメモリ５４に書き込む。
【０１０１】
マイクロプロセッサ５は、ホットプラグライン３３が非アクティブ状態を検出しており、同時にマイクロプロセッサ５は、ＥＤＩＤメモリ５４へのアクセスを禁止する。さらに、マイクロプロセッサ５は、チューナ復号部への復号表示パラメータの設定や、高速デジタル伝送などを停止状態に制御する。
【０１０２】
ＥＤＩＤメモリ５４に対するＥＤＩＤメモリ８の制御データの書き込み処理が終了したら、セットトップボックス１へ状態を知らしめるホットプラグライン３３をアクティブとする。同時に、マイクロプロセッサ２３はＥＤＩＤメモリ５４のデータをセットトップボックス１のマイクロプロセッサ５側からのみ取り込むことができるようにスイッチ５５を切り替える。
【０１０３】
これにより、セットトップボックス１のマイクロプロセッサ５は、受け側の受信準備ができたと判断でき、一連の規格の動作を開始することができる。
【０１０４】
次に、図１１を参照して、リピータ１９の空きピンを利用したデータ転送について説明する。なお、図１１において、図６と同一の符号を付したブロックは同一の機能を備えるので説明は省略する。
【０１０５】
上記説明したように、ＤＶＩ仕様では、機器間を接続するケーブルには、高速シリアルデジタルラインやそのクロックラインと、通信制御データを伝送したり、共有鍵配送の制御に利用する通信制御のためのＩＩＣバス規格の２本のラインと、送り側の状態を示し電力も供給できるパワーオンラインや受け側の状態を示すホットプラグラインがある。その他に、コネクタとして空きピンがあり、これを用いて新しい制御線を設け、処理を一時中断させる方法も同様に利用できる。
【０１０６】
図１１に示すように、リピータ１９マイクロプロセッサ２３とセットトップボックス１のマイクロプロセッサ５、リピータ１９のマイクロプロセッサ２３とデジタルビデオプレーヤ１８のマイクロプロセッサ１７が、新しい制御線４０や４１で結合される。
【０１０７】
図１１には、図示しないがセットトップボックス１やデジタルビデオプレーヤ１８が起動し、パワーオンラインでその状態を検出して図７や図８で示したセットトップボックス１へ返すホットプラグライン３３や、デジタルビデオプレーヤ１８へ返すホットプラグライン３５の代用として、制御線４０や４１を用いることもできる。
【０１０８】
次に、リピータ１９の構成する回路の実施の形態について図１２を用いて説明する。
【０１０９】
図１２は、リピータ１９の回路ブロック図である。
【０１１０】
テレビジョン受信装置２の表示属性を示した制御データを、リピータ１９内に設けられたＥＤＩＤメモリ２７に対して、セットトップボックス１のマイクロプロセッサ５で読み出す場合以下のようにして、ＥＤＩＤメモリ２７へのアクセスを制御する。
【０１１１】
この方法は、マイクロプロセッサ５とＥＤＩＤメモリ２７との間の制御データを通信するシリアルリンクを、リピータ１９のマイクロプロセッサ２３が、制御データを書き込みする時間においては、通信を停止させる方法である。
【０１１２】
制御データを通信するシリアルリンクとは具体的にはＩＩＣバス規格基づく通信バスのことであり、ＩＩＣバス３６のシリアル転送のクロックライン３６ＣＬとシリアルデータラインＩＩＣバス３６ＤＴの２本の線路で通信する。
【０１１３】
この規格はクロックを発生する側をマスターとし他の機器をスレーブとして、マスター機器とスレーブ機器が通信してスレーブに対してあるデータを書き込みまたは読み出しを行う。
【０１１４】
ＩＩＣバス３６のクロックラインバス３６ＣＬやシリアルデータライン３６ＤＴはマスター側とスレーブ側の双方がオープンドレインで駆動されており、双方が非駆動となったときのみ論理レベルがＨ（ハイ）レベルとなるように抵抗値を設定している。
【０１１５】
マスターがスレーブに対してあるアドレスを指定して、スレーブ側からアクノリッジ状態の応答があるが、このときスレーブ側から正常なアクノリッジを回答しなければ次の書き込みや読み出しの状態に移らない。
【０１１６】
また、動作速度の遅い機器はクロックの立下りから立ち上がりの間での時間を標準の速度よりも遅らせて通信することができるので、この時間を利用して、シリアルデータライン３６ＤＴの通信動作を停止することができる。
【０１１７】
ＩＩＣバス３６のクロックラインバス３６ＣＬやシリアルデー夕ライン３６ＤＴはマスター側とスレーブ側の双方を非導通とする方法は、トランジスタ５１とトランジスタ５２をマイクロプロセッサ２３の端子６３、端子６４をＬ（ロー）レベルとすることで実行することが可能である。
【０１１８】
このようにトランジスタ５１とトランジスタ５２を非導通とすることによって、マスターの要求に対して何ら応答するととがなく、マスター側は待機状態となる。
【０１１９】
この間、マイクロプロセッサ２３はＩＩＣバス３７のクロックライン３７ＣＬとシリアルデータライン３７ＤＴのシリアルリンクを用いて、ＥＤＩＤメモリ８から制御データを読み出し、端子６１、端子６２からＩＩＣバス規格に基づいてＥＤＩＤメモリ２７に書き込みを行う。
【０１２０】
この動作が終了したら、端子６１、端子６２をオープンとなし、端子６３、端子６４のレベルをＨレベルにしてトランジスタ５１とトランジスタ５２を導通し、ＩＩＣバス３６のクロックライン３６ＣＬとシリアルデータラインＤＴによって、ＥＤＩＤメモリ２７の制御データを読み出すことが可能となる。
【０１２１】
マイクロプロセッサ２３の端子５をＨレベルにしてトランジスタ５３を導通にしてＩＩＣバス３６ＣＬＫをＬレベルにしておくことによって確実にマスター側とスレーブ側の通信を停止することができる。
【０１２２】
即ち、マスター側の装置であるセットトップボックス１のマイクロプロセッサ５のリピータ１９におけるＥＤＩＤメモリ２７に対するアクセスが禁じられることになる。
【０１２３】
以上説明したように、この発明によると、テレビジョン受信装置などの表示装置からの制御データがリピータのメモリに完全に記憶されるまでの間は、セットトップボックスやデジタルビデオプレーヤなどのソース側からリピータのメモリに対するアクセスが禁止される。これにより、ソース側による誤った制御データの読み出しを防止できる。
【０１２４】
また、リピータは、複数のソース機器に対応する複数のメモリを備えているので、各ソース機器が制御データを取得するまでの時間を短縮することができる。
【０１２５】
さらに、複数のソース機器に対する制御データの転送順序を、各ソース機器の優先順位に応じて決定する。これにより、特に制御データを早急に必要としないソース機器に対する制御データの転送を後回しにすることにより、早急に制御データを必要とするソース機器により早急に制御データを転送することができる。
【０１２６】
なお、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【０１２７】
【発明の効果】
この発明によれば、表示装置からの制御データを複数のソース機器に転送するのに優れたデータ中継装置及びデータ表示システムを提供することにある。
【図面の簡単な説明】
【図１】この発明の一例に係るデジタル表示システムの基本構成を説明するためのブロック図である。
【図２】ＤＶＩ規格の高速シリアルデジタル伝送路が適用されたデジタル表示システムの概略構成を示す図である。
【図３】ＨＤＣＰ規格が適用されたデジタル表示システムの概略構成を示す図である。
【図４】複数のグラフィックホスト（セットトップボックス、デジタルビデオプレーヤ）とデジタル表示装置（テレビジョン受信装置）の接続を示す図である。
【図５】ＥＤＩＤメモリを搭載したリピータによる複数のグラフィックホストとデジタル表示装置との接続を示す図である。
【図６】複数のグラフィックホストに対応する複数のＥＤＩＤメモリを搭載したリピータを備えたデータ表示システムの概略構成を示す図である。
【図７】セットトップボックス、リピータ、テレビジョン受信装置の間の伝送路における信号の送受信状態を示すタイミングチャートである。
【図８】デジタルビデオプレーヤ、リピータ、テレビジョン受信装置の間の伝送路における信号の送受信状態を示すタイミングチャートである。
【図９】セットトップボックス１及びデジタルビデオプレーヤ１８の電源投入がスタンバイ状態であり、デジタルビデオプレーヤ１８の電源投入がオフ状態であるときの、テレビジョン受信装置が搭載するメモリのデータ転送タイミングを説明するための図である。
【図１０】ＥＤＩＤメモリを一つに集約したリピータを備えたデータ表示システムの概略構成を示す図である。
【図１１】リピータの空きピンを利用したデータ転送を説明するための図である。
【図１２】リピータの概略構成を示す回路ブロック図である。
【符号の説明】
１…セットトップボックス
２…テレビジョン受信装置
５…マイクロプロセッサ
８…ＥＤＩＤメモリ
１７…マイクロプロセッサ
１８…デジタルビデオディスクプレーヤ
１９…リピータ
２３…マイクロプロセッサ
２７…ＥＤＩＤメモリ
２８…ＥＤＩＤメモリ
【発明の属する技術分野】
本発明はデジタルビデオデータあるいはデジタル音声データの伝送路において用いられる映像・音声データを伝送するソース機器と、これらデータを表示する表示装置とを中継するデータ中継装置に関する。また、本発明は、これらソース機器、表示装置、及びデータ中継装置を備えたデータ表示システムに関する。
【０００２】
【従来の技術】
本発明の従来技術としては、特許第２６３５８３７に開示されているディスプレイシステムに関する技術がある。また、特許第２８１５３３９に開示されているディスプレイ装置に関する技術がある。
【０００３】
デジタル表示装置とパソコンやデジタルビデオディスクプレーヤ等のソース機器との互換性を保証する規格として、Ｅ−ＥＤＩＤ（Enhanced Extended Display Identification Data Standard）規格が定義されている。
【０００４】
この規格に基づいた制御（ＥＤＩＤ）データは、パソコンやデジタルビデオディスクプレーヤ等に接続されるデジタル表示装置の表示属性を示すデータとして規定されている。
【０００５】
具体的に、この制御データは、解像度、映像フレーム周期、画素数、ライン数、信号の形式（ＲＧＢ信号式あるいは輝度・色差信号式）等の映像信号の形態を示すデータ、または、音声データのサンプルビット数、サンプリング周波数、スピーカー数に相当するチャンネル数等の音声信号の形態を示すデータ等である。この制御データは、ソース機器側のデコード方法を設定する際に用いられる。
【０００６】
【発明が解決しようとする課題】
しかし、上記した制御データの値が、ソース機器側で誤って取得された場合、ソース機器は誤動作する。その結果、誤ってデコードされた信号は表示装置側における表示画像の乱れ等を誘発する恐れがある。また、一台の表示装置に対して複数のソース機器が接続される場合、上記問題はさらに深刻となる。さらに、一台の表示装置に対して複数のソース機器が接続される場合、表示装置から各ソース機器に対する制御データの転送時間の遅れも問題となる。
【０００７】
この発明の目的は、上記したような事情に鑑み成されたものであって、表示装置からの制御データを複数のソース機器に転送するのに優れたデータ中継装置及びデータ表示システムを提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、この発明のデータ中継装置及びデータ表示システムは、以下のように構成されている。
【０００９】
（１）この発明は、デジタル信号の表示属性を示す制御データに基づき当該デジタル信号を復号制御し復号されたデジタル信号を符号化しシリアルデジタル信号として出力する複数のソース機器と、前記シリアルデジタル信号に基づいて得られるデジタル信号を表示し且つ前記制御データを有する表示機器との間を中継するデータ中継装置であって、前記複数のソース機器に対応する複数のメモリと、前記表示機器が有する前記制御データを前記複数のメモリに対して記憶させるメモリ制御手段とを備えている。
【００１０】
（２）この発明は、デジタル信号の表示属性を示す制御データに基づき当該デジタル信号を復号制御し復号されたデジタル信号を符号化しシリアルデジタル信号として送信するソース機器と、当該シリアルデジタル信号に基づいて得られるデジタル信号を表示し且つ前記制御データを有する表示機器と、前記ソース機器と前記表示機器との間を中継するデータ中継装置と、を備えたデータ表示システムであって、
前記データ中継装置が、前記複数のソース機器に対応する複数のメモリと、前記表示機器が有する前記制御データを前記複数のメモリに対して記憶させるメモリ制御手段とを備えている。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１２】
本発明は、ソース機器と表示装置の間に介在するデータ中継装置、及びこのデータ中継装置を含むデータ表示システムに関するものである。データ中継装置は、表示装置からソース機器に対する表示装置の表示属性を示す制御データの中継を担う。まず、図１〜図５を参照して、データ表示システムの基本構成を説明する。
【００１３】
図１は、データ表示システムの基本構成を示すブロック図である。
【００１４】
データ表示システムは、ディスプレイ装置８８と、ディスプレイアダプタ９２と、両者を接続する出力ポート９４（グラフィックスホスト側）とを含む。ディスプレイ装置８８は記憶装置９８を含み、記憶装置９８は複数の制御コードの形式で制御データを記憶する。また、通信ロジック９５は、ディスプレイアダプタ９２によって発生した指令信号に応答して記憶装置９８と出力ポート９４間で制御コードを通信する。この通信ロジック９５は、シリアルリンク３０と、装置ロジック９７と、アダプタロジック９６とを含む。シリアルリンク３０は、ディスプレイ装置８８と出力ポート９４間で制御コードを通信する。装置ロジック９７は、ディスプレイ装置８８に配置されており、記憶装置９８とシリアルリンク３０間で制御コードを通信する。アダプタロジック９６は、ディスプレイアダプタ９２に配置されており、シリアルリンク３０とディスプレイアダプタ９２間で制御コードを通信する。ディスプレイ装置８８に設けられた記憶装置９８は、ディスプレイ装置８８の表示属性を示す情報を記憶する。
【００１５】
上記したようなデータ表示システムのために、映像データあるいは音声データを供給するソース機器としてのグラフィックスホストとデジタル表示装置との間を高速シリアルデジタル伝送を行う規格としてＤＶＩ（Digital Visual Interface）規格が制定されている。
【００１６】
ここでＤＶＩ規格を採用したグラフィックスホスト及びデジタル表示装置のシステムを説明するために図２を用いる。
【００１７】
図２はＤＶＩ規格を採用したグラフィックスホスト及びデジタル表示装置の回路ブロック図である。
【００１８】
このＤＶＩ規格は、グラフィックスホネトとデジタル表示装置との間を高遠シリアルデジタル伝送を行う規格であり、グラフィックスホスト側の信号を符号化方式や、デジタル表示装置側の復号化方式や、トランスミッタＴｘあるいはレシーバＲｘの電気的特性等を規定している。この規格にはデジタル表示装置に記憶されたＥＤＩＤ規格の制御データをグラフィックスホスト側で読み取るための通信制御の規格も含まれている。
【００１９】
このシステムは、グラフィックスホストとしての有線放送や衛星放送受信器等のセットトップボックス１と、デジタル表示装置は放送映像を表示するテレビジョン受信装置２とで構成されている。
【００２０】
セットトップボックス１のチューナ復号部３から復号されたデジタル映像信号はトランスミッタ４にて、高速シリアルデジタル信号に変換され、デジタル伝送路９でテレビジョン受信装置２によって伝送される。
【００２１】
テレビジョン受信装置２においては、伝送された高速シリアルデジタル信号をレシーバ７にて受信し、デジタル映像信号を表示部６に送って映像を表示させている。
【００２２】
ＤＶＩの規格においては、ＩＩＣ（フィリップス社提唱の２線式通信規格）通信バス規格が採用されている。
【００２３】
同様にディスプレイアダプタ９２によって発生した指令信号を発生するのは、図２のブロック図におけるセットトップボックス１のマイクロプロセッサ５であり、これにも通信ロジックが含まれる。
【００２４】
表示装置の表示属性を示す制御データを保持するＥＤＩＤメモリ８は、セットップボックス１のマイクロプロセッサ５で読み取られて、チューナ復号部３の映像信号の画角仕様（水平画素数・垂直ライン数など）や、フレーム周波数などの復号パラメータを、読み取った制御データに含まれる表示属性データに基づいて設定する。
【００２５】
また、このような表示システムにおいては、映像信号の記憶を未然に防止するために映像信号に対してスクランブル処理を施す。
【００２６】
このスクランブル処理を規定した規格として、ＨＤＣＰ（High-band Digital Content Protection）規格が規定されている。
【００２７】
ＨＤＣＰ規格は、グラフィックスホストとデジタル表示装置との間の映像言号のデジタル伝送に当たって、その映像信号のスクランブル/デスクランブルや、その共有鍵配送などを規定している。
【００２８】
上記のＤＶＩ規格においては、映像信号の暗号化復号方式として、このＨＤＣＰ規格を推奨している。
【００２９】
そしてＨＤＣＰ規格に規定された共有鍵の配送に関しては、図２のブロック図における通信制御バス１０を利用することになっている。
【００３０】
図３に、ＨＤＣＰ規格に準拠したスクランブラとデスクランブラを、図２のＤＶＩ規格を採用したグラフィックスホスト及びデジタル表示装置の回路ブロックに適用したシステムのブロック図を示す。
【００３１】
図３のブロック図、図２と同じブロックに関しては同じ符号を付している。セットトップボックス１のチューナ復号部３から復号されたデジタル映像信号はＨＤＣＰスクランブラ１１で暗号処理され、トランスミッタ４にて、高速シリアルデジタル信号に変換され、デジタル伝送路９でテレビジョン受信装置２に伝送される。
【００３２】
テレビジョン受信装置２では、高速シリアルデジタル信号をレシーバ７にて受信し、ＨＤＣＰデスクランブラ１２によってこれを復号処理して、デジタル映像信号を表示部６に転送している。
【００３３】
ＨＤＣＰスクランブラ１１による暗号処理とＨＤＣＰデスクランブラ１２による復号処理に当たっての共有鍵の配送に関しての制御は、通信制御バス１０を介して実行される。
【００３４】
このＨＤＣＰ規格においては、ソース機器及びデジタル表示装置の間の伝送路上に介在するデータ中継装置としてのリピータとこのリピータに関する機能を規定している。
【００３５】
ここでは、複数のグラフィックスホストと、デジタル表示装置の接続例を図4を用いて説明する。
【００３６】
リピータ１９は、高速シリアルデジタル信号を受信し、暗号化信号を復号処理し、再度、復号化映像信号を暗号処理して、再度、高速シリアルデジタル信号としてデジタル伝送路上に転送する機能を備える。
【００３７】
ここでは、複数のグラフィックスホストと、デジタル表示装置の接続例を図４を用いて説明する。
【００３８】
リピータ１９はセットトップボックス１とデジタルビデオディスクプレーヤ１８の２つのグラフィックスホストと、テレビジョン受信装置２との間に配置されている。
【００３９】
そして、リピータ１９は、これら２つのグラフィックスホストからのそれぞれの高速シリアルデジタル信号をレシーバ２０とレシーバ２１とによって受信する。
【００４０】
リピータ１９は、受信された高速デジタル信号の暗号化信号をＨＤＣＰデスクランブラ２４とＨＤＣＰデスクランブラ２６において復号処理する。
【００４１】
リピータ１９は、ＨＤＣＰデスクランブラ２４あるいはＨＤＣＰデスクランブラ２６のいずれか一方において復号処理された復号化映像信号を、ＨＤＣＰスクランブラ２５によって暗号化処理する。
【００４２】
リピータ１９は、暗号化処理した映像信号をトランスミッタ２２によって、高速シリアルデジタル信号に変換しテレビジョン受信装置２へと伝送する。
【００４３】
セットトップボックス１のチューナ復号部３がリピータ１９に含まれる場合もありえるが、ＤＶＤプレーヤ１８とデジタル表示装置との間にリピータ１９の機能を有する装置が配置されている構成には変わり無い。
【００４４】
ここで、図のソース機器とデジタル表示装置のシステムにおいて、前述のＥＤＩＤ規格の制御データを適用する場合について説明する。
【００４５】
図５はリピータ１９を介在した表示システムＥＤＩＤデータの処理機能を追加したシステムのブロック図である。
【００４６】
図５において、図４と同一の符号を付したブロックは同一の機能を備えるので説明は省略する。
【００４７】
前述のＤＶＩの規格では、このリピータ１９の定義が無く、リピータ１９をシステムに用いることを想定していない。
【００４８】
また、同様にＨＤＣＰ規格では、このＥＤＩＤ規格の制御データの処理が規定されていない。
【００４９】
ソース機器、リピータ１９及び、表示装置の間でデータの送信あるいは受信条件を一定に保ち、伝送路上で正しくデータが伝送されるようにする必要がある。これを解決する方法として、ソース機器、リピータ１９及び、デジタル表了装置の間に介在するリピータ１９にデジタル表示装置が記憶しているＥＤＩＤ規格の制御データを転送するためのメモリを図１のシステムと同様に設ける手法が想定される。
【００５０】
この手法では、メモリに制御データをバッファリングして、ソース機器側へＥＤＩＤ規格の制御データを伝送する。
【００５１】
図５に示されるリピータ１９にはトランスミッタ２２とレシーバ２０が設けられるので、リピータ１９に、テレビジョン受信装置２における、ＥＤＩＤメモリ８に記憶されたＥＤＩＤ規格の制御データを記憶するためのＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８を設ける。
【００５２】
リピータ１９は、マイクロプロセッサ２３により、テレビジョン受信装置２内のＥＤＩＤ規格の制御データを読み取り、ＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８へ記憶する。
【００５３】
一方、ソース機器側のセットトップボックス１あるいは、ビデオディスクプレーヤ１８はＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８へアクセスすることによって、テレビジョン受信装置２が記憶しているＥＤＩＤ規格の制御データを取得することが可能となり、伝送路上で正しくデータが伝送される。
【００５４】
しかしながら、各機器の電源がどのような順でオン状態となるかは不明である。テレビジョン受信装置２でのＥＤＩＤメモリ８をマイクロプロセッサ２３が読み出してＥＤＩＤメモリ２７に書き込んでいる期間、あるいは、書き込む以前にセットトップボックス１のマイクロプロセッサ５がＥＤＩＤメモリ２７ヘアクセスして制御データを読み出そうとした場合、その読み出しデータは、ＥＤＩＤメモリ８の値とは異なったものとなる可能性がある。
【００５５】
マイクロプロセッサ５が、テレビジョン受信装置２のＥＤＩＤメモリ８の制御データと異なった場合は、セットトップボックス１はテレビジョン受信装置２の表示部の実際の表示属性に適合しない誤ったパラメータでチューナ復号部３を設定してしまう。
【００５６】
そして誤った復号信号をテレビジョン受信装置２に対して送ってしまい、テレビジョン受信装置２はその形式の映像信号を表示できず画面が乱れて正常な表示ができなくなる。
【００５７】
以上が、本発明が適用される表示システムの基本構成である。
【００５８】
本発明ではこの表示システムに、メモリに対する制御データの記憶動作が完了するまでは、このメモリに対するアクセスを禁止するリピータを採用している。また、このリピータは、複数のソース機器と表示装置とを中継し、複数のソース機器に対応する複数のメモリを備える。
【００５９】
図６は、本発明の一例に係るデータ中継装置であるリピータ１９を採用したシステムのブロック図である。
【００６０】
セットボックス１とリピータ１９との間、デジタルビデオディスクプレーヤ１８とリピータ１９との間、リピータ１９とテレビジョン受信装置２との間は、ＤＶＩ規格で規定されたコネクタとケーブルで結合されている。
【００６１】
セットトップボックス１とリピータ１９との間には、双方向バスであるＩＩＣバス３６とセットトップボックス１の状態を示すパワーオンライン３０、リピータ１９の状態を示すホットプラグライン３３とが接続されている。
【００６２】
デジタルビデオディスクプレーヤ１８とリピータ１９との間も同様に双方向バスであるＩＩＣバス３８とセットトップボックス１の状態を示すパワーオンライン３２、リピータ１９の状態を示すホットプラグライン３５が接続されている。リピータ１９とテレビジョン受信装置２の間も同様に双方向バスであるＩＩＣバス３７とリピータ１９の状態を示すパワーオンライン３１、テレビジョン受信装置２の状態を示すホットプラグライン３４が接続されている。
【００６３】
これらの接続の形態は上記に示したものに限られるものではないが、テレビジョン受信装置２のパワーオンライン３１は、そのまま、ホットプラグライン３４とも接続されており、そして、テレビジョン受信装置２の表示属性情報を含んだＥＤＩＤデータを記憶したＥＤＩＤメモリ８に接続されているとする。
【００６４】
セットボックス１やデジタルビデオディスクプレーヤ１８あるいはリピータ１９に接続されている各パワーオンラインや各ホットプラグラインはそれぞれマイクロプロセッサ５、マイクロプロセッサ２３、マイクロプロセッサ１７に接続されている。
【００６５】
これらマイクロプロセッサ５、マイクロプロセッサ２３、マイクロプロセッサ１７はシステムの状態検出や状態制御を司る回路ブロックである。
【００６６】
ここで、図７を参照して、本実施形態の動作を説明する。
【００６７】
図７は、セットトップボックス１、リピー夕１９、テレビジョン受信装置２間の信号の送受信状態を示すタイミングチャートである。
【００６８】
まず、最初にＡ点においてセットボックス１の電源がオンとなり、パワーオンライン３０がアクティブとなる。
【００６９】
マイクロプロセッサ２３はセットボックス１の電源の状態を検出して、テレビジョン受信装置２側へのパワーオンライン３１をＡ点から期間Ｔ１後のＢ点においてアクティブとなす。
【００７０】
この動作により、ＥＤＩＤメモリ８の電源をリピータ１９側から供給し、同時にホットプラグライン３４を経由してＥＤＩＤメモリ８の電源の状態としてマイクロプロセッサ２３へ転送される。
【００７１】
同時にマイクロプロセッサ２３はセットボックス１へ状態を知らしめるホットプラグライン３３をＢ点において非アクティブとなすと共に、ＩＩＣバス３７を利用して、ＥＤＩＤメモリ８のデータの読み出しを開始する。
【００７２】
更に、マイクロプロセッサ２３は、期間Ｔ２においてＥＤＩＤメモリ８の制御データをリピータ１９側のＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８に記憶する処理を行う。
【００７３】
このとき、ホットプラグライン３３の非アクティブ状態を検出しているセットトップボックス１側のマイクロプロセッサ５はＥＤＩＤメモリ２７へのアクセスを停止すると共に、チューナ復号部への復号表示パラメータの設定動作や、高速デジタル伝送動作などを停止状態に制御する。
【００７４】
ＥＤＩＤメモリ８からのＥＤＩＤ制御データのＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８への記意処理が終了したら、マイクロプロセッサ２３は、セットボックス１へこの状態を知らしめるために、Ｃ点においてホットプラグライン３３をアクティブとなす。
【００７５】
ホットプラグライン３３がアクティブになったことにより、セットボックス１のマイクロプロセッサ５は、受信側の受信準備ができたと判断することができる。 また、Ｃ点以降はＤＶＩ規格、ＥＤＩＤ規格及び、ＨＤＣＰ規格に基づいたデータの伝送が行われる。
【００７６】
更に、マイクロプロセッサ５は、ＥＤＩＤメモリ１９ヘアクセスしＥＤＩＤ制御データを取得してチューナ復号部を制御する。
【００７７】
この実施の形態では、ＥＤＩＤメモリ８からのＥＤＩＤ制御データのＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８への記憶処理が行われている期間Ｔ２においてはセットトップボックス１のマイクロプロセッサ５は、リピータ１９のＥＤＩＤメモリ２７へのアクセスが禁じられている。同様に、期間Ｔ２においてはビデオディスクプレーヤ１８のマイクロプロセッサ１７は、リピータ１９のＥＤＩＤメモリ２８へのアクセスが禁じられている。
【００７８】
次に、本実施の形態において上記セットトップボックス１からのデジタル信号が、リピータ１９を介してテレビジョン受信装置２に伝送されている状態から、ビデオディスクプレーヤ１８からのデジタル信号が、リピータ１９を介して伝送可能な状態となった場合の動作を図８を用いて説明する。
【００７９】
図８は、デジタルビデオディスクプレーヤ１８、リピータ１９、テレビジョン受信装置２間の信号の送受信状態を示すタイミングチャートである。
【００８０】
ビデオディスクプレーヤ１８のパワーオンライン３２がＡ点においてアクティブになると、リピータ１９のマイクロプロセッサ２３はその状態を検出して、テレビジョン受信装置２側へのパワーオンライン３１をＢ点において非アクティブとする。
【００８１】
そして、ほぼ同時にホットプラグライン３４も非アクティブとなることによって、テレビジョン受信装置２がリセットされたことをマイクロプロセッサ２３が検出する。
【００８２】
そして、マイクロプロセッサ２３は、再度パワーオンライン３１をＣ点においてアクティブとする。
【００８３】
リピータ１９のＥＤＩＤメモリ２８には、既にＥＤＩＤメモリ８の制御データが書き込まれているので、ホットプラグライン３５がアクティブになる時間は、図７においてホットプラグライン３３がアクティブになる時間よりも短時間で済むことになる。
【００８４】
また、ビデオディスクプレーヤ１８側へのホットプラグライン３５がアクティブになるのと同じタイミングで、デジタル映像信号またはデジタル音声信号をセットトップボックス１からビデオディスクプレーヤ１８側に切り換える必要があるが、この切り換えについては後に詳しく説明する。
【００８５】
上記したように、図６に示すデータ表示システムでは、ユーザーが１台の送信機（セットトップボックス１又はビデオディスクプレーヤ１８）をオンにした場合、リピータ１９の内部にある全てのＥＤＩＤメモリ（ＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８）に受信機（テレビジョン受信装置２）のＥＤＩＤメモリ８を記入する。
【００８６】
この場合、例えばリピータ１９の端子に送信機が接続されていても送信機に電源が入っていない状態や、リピータ１９の端子に送信機自体が接続されていない場合、これら送信機に対応するＥＤＩＤメモリに受信機のＥＤＩＤメモリのデータを書き込んでから映像の伝送をすることになってしまう。
【００８７】
上記したような送信機に対応するＥＤＩＤメモリに対しては、受信機のＥＤＩＤメモリのデータ書込みを後回しにすることによって、メモリ書込み時間の短縮を図ることができる。
【００８８】
メモリ書込み時間を短縮することによって、送信機の映像を受信機にいち早く表示することが可能である。これを実現しようとしたのが図９に示すデータ表示システムである。なお、図９において、図６と同一の符号を付したブロックは同一の機能を備えるので説明は省略する。
【００８９】
図９に示すデータ表示システムでは、リピータ１９にはセットトップボックス1、デジタルビデオプレーヤ１８、デジタルビデオプレーヤ５６が接続されている。このうち、セットトップボックス１及びデジタルビデオプレーヤ１８の電源投入はスタンバイ状態である。一方、デジタルビデオプレーヤ１８の電源投入はオフ状態である。
【００９０】
ここでスタンバイ状態とは、機器内のマイクロプロセッサが導電されている状態と定義し、オフ状態とは機器内のマイクロプロセッサが導電されていない状態、あるいは端子に機器が接続されていない状態と定義する。
【００９１】
図９に示すように、リピータ１９の内部には、セットトップボックス１に対応するＥＤＩＤメモリ２７、デジタルビデオプレーヤ１８に対応するＥＤＩＤメモリ２８、デジタルビデオプレーヤ５６に対応するＥＤＩＤメモリ６１を備えている。リピータ１９は、スタンバイ状態である送信機器、つまりセットトップボックス１に対応するＥＤＩＤメモリ１８、及びデジタルビデオプレーヤ１８に対応するＥＤＩＤメモリ２８に優先して、テレビジョン受信装置２内のＥＤＩＤメモリ８の制御データを書込む。
【００９２】
セットトップボックス１の電源をオンにした場合、セットトップボックス１の電源がオンになったことが、パワーオンライン３０を介してリピータ１９内部のマイクロプロセッサ２３に伝わる。リピータ１９内部のマイクロプロセッサ２３はＥＤＩＤメモリ１８及びＥＤＩＤメモリ２８に書込むべきメモリであることを何らかの方法として検知する。
【００９３】
検知方法の一例としては、マイクロプロセッサ間に相互接続されているＩＩＣバス３６、ＩＩＣバス３８、ＩＩＣバス５８を用いて、リピータ１９内部のマイクロプロセッサ２３からリピータ１９側に接続されている送信機側のマイクロプロセッサ５、マイクロプロセッサ１７、及びマイクロプロセッサ５７に任意のデータを送信して送信機側のマイクロプロセッサ５、マイクロプロセッサ１７、及びマイクロプロセッサ５７からアクノリッジ信号を検知することによって判断することができる。
【００９４】
図９に示すケースでは、マイクロプロセッサ２３へは、マイクロプロセッサ５及びマイクロプロセッサ１７からのアクノリッジ信号が返ってくるが、マイクロプロセッサ５７からのアクノリッジ信号が返ってこない。よって、マイクロプロセッサ２３は、ＥＤＩＤメモリ８の制御データを、セットトップボックス１に対応するＥＤＩＤメモリ２８及びデジタルビデオプレーヤ１８に対応するＥＤＩＤメモリ２８のみに書込むべきと判別する。
【００９５】
マイクロプロセッサ２３はＥＤＩＤメモリ８の制御データをＥＤＩＤメモリ２７及びＥＤＩＤメモリ２８に優先的に書込めば良い。一方、ＥＤＩＤメモリ６１に対してＥＤＩＤメモリ８の制御データは早急に書込む必要がないと見なした為に、例えばセットトップボックス１から映像信号が伝送された後、適当な時間を見計らって書込めば良いものとする.
なお、ここでは、送信機側がスタンバイ状態か否かにより、リピータ１９の内部のＥＤＩＤメモリ２７、２８、６１のどれに優先的に書込むかを判断するケースについて説明したが、あくまでも一例であって優先すべき基準は様々な事例が考えられる。
【００９６】
次に、図１０を参照して、ＥＤＩＤメモリを一つに集約したリピータ１９を備えたデータ表示システムについて説明する。なお、図１０において、図６と同一の符号を付したブロックは同一の機能を備えるので説明は省略する。
【００９７】
図１０に示すシステムと図６で示したシステムとの相違点は、リピータ１９の内部に存在するＥＤＩＤメモリの数である。図１０では、リピータ１９の内部に存在するＥＤＩＤメモリを１個所に集約させている。さらに、リピータ１９は、ＥＤＩＤメモリを１個所に集約させたことに伴い複数送信機器が同時にＥＤＩＤメモリ５４にアクセスするのを防ぐ手段、すなわち、複数送信機器のうちの一つのみがＥＤＩＤメモリ５４に対してアクセスできるように制御するアクセス制御手段を有していることである。本手段ではメモリ５４にアクセスすることを防止する手段の一例として、スイッチ５５を備えている場合を挙げる。
【００９８】
図６に示すシステムと同様に、動作の起点をセットトップボックス１の電源がオンとなり、パワーオンライン３０がアクティブとなった点にする。
【００９９】
マイクロプロセッサ２３はその状態を検出して、テレビジョン受信装置２側へのパワーオンライン３１をアクティブとする。これにより、ＥＤＩＤメモリ８の電源をリピータ１９側から供給し、同時にホットプラグライン３４が状態として返される。
【０１００】
マイクロプロセッサ２３はセットトップボックス１へ状態を知らしめるホットプラグライン３３を非アクティブとなすと共に、ＩＩＣバス３７を利用して、ＥＤＩＤメモリ８のデータを読み出して、ＥＤＩＤメモリ５４に書き込む。
【０１０１】
マイクロプロセッサ５は、ホットプラグライン３３が非アクティブ状態を検出しており、同時にマイクロプロセッサ５は、ＥＤＩＤメモリ５４へのアクセスを禁止する。さらに、マイクロプロセッサ５は、チューナ復号部への復号表示パラメータの設定や、高速デジタル伝送などを停止状態に制御する。
【０１０２】
ＥＤＩＤメモリ５４に対するＥＤＩＤメモリ８の制御データの書き込み処理が終了したら、セットトップボックス１へ状態を知らしめるホットプラグライン３３をアクティブとする。同時に、マイクロプロセッサ２３はＥＤＩＤメモリ５４のデータをセットトップボックス１のマイクロプロセッサ５側からのみ取り込むことができるようにスイッチ５５を切り替える。
【０１０３】
これにより、セットトップボックス１のマイクロプロセッサ５は、受け側の受信準備ができたと判断でき、一連の規格の動作を開始することができる。
【０１０４】
次に、図１１を参照して、リピータ１９の空きピンを利用したデータ転送について説明する。なお、図１１において、図６と同一の符号を付したブロックは同一の機能を備えるので説明は省略する。
【０１０５】
上記説明したように、ＤＶＩ仕様では、機器間を接続するケーブルには、高速シリアルデジタルラインやそのクロックラインと、通信制御データを伝送したり、共有鍵配送の制御に利用する通信制御のためのＩＩＣバス規格の２本のラインと、送り側の状態を示し電力も供給できるパワーオンラインや受け側の状態を示すホットプラグラインがある。その他に、コネクタとして空きピンがあり、これを用いて新しい制御線を設け、処理を一時中断させる方法も同様に利用できる。
【０１０６】
図１１に示すように、リピータ１９マイクロプロセッサ２３とセットトップボックス１のマイクロプロセッサ５、リピータ１９のマイクロプロセッサ２３とデジタルビデオプレーヤ１８のマイクロプロセッサ１７が、新しい制御線４０や４１で結合される。
【０１０７】
図１１には、図示しないがセットトップボックス１やデジタルビデオプレーヤ１８が起動し、パワーオンラインでその状態を検出して図７や図８で示したセットトップボックス１へ返すホットプラグライン３３や、デジタルビデオプレーヤ１８へ返すホットプラグライン３５の代用として、制御線４０や４１を用いることもできる。
【０１０８】
次に、リピータ１９の構成する回路の実施の形態について図１２を用いて説明する。
【０１０９】
図１２は、リピータ１９の回路ブロック図である。
【０１１０】
テレビジョン受信装置２の表示属性を示した制御データを、リピータ１９内に設けられたＥＤＩＤメモリ２７に対して、セットトップボックス１のマイクロプロセッサ５で読み出す場合以下のようにして、ＥＤＩＤメモリ２７へのアクセスを制御する。
【０１１１】
この方法は、マイクロプロセッサ５とＥＤＩＤメモリ２７との間の制御データを通信するシリアルリンクを、リピータ１９のマイクロプロセッサ２３が、制御データを書き込みする時間においては、通信を停止させる方法である。
【０１１２】
制御データを通信するシリアルリンクとは具体的にはＩＩＣバス規格基づく通信バスのことであり、ＩＩＣバス３６のシリアル転送のクロックライン３６ＣＬとシリアルデータラインＩＩＣバス３６ＤＴの２本の線路で通信する。
【０１１３】
この規格はクロックを発生する側をマスターとし他の機器をスレーブとして、マスター機器とスレーブ機器が通信してスレーブに対してあるデータを書き込みまたは読み出しを行う。
【０１１４】
ＩＩＣバス３６のクロックラインバス３６ＣＬやシリアルデータライン３６ＤＴはマスター側とスレーブ側の双方がオープンドレインで駆動されており、双方が非駆動となったときのみ論理レベルがＨ（ハイ）レベルとなるように抵抗値を設定している。
【０１１５】
マスターがスレーブに対してあるアドレスを指定して、スレーブ側からアクノリッジ状態の応答があるが、このときスレーブ側から正常なアクノリッジを回答しなければ次の書き込みや読み出しの状態に移らない。
【０１１６】
また、動作速度の遅い機器はクロックの立下りから立ち上がりの間での時間を標準の速度よりも遅らせて通信することができるので、この時間を利用して、シリアルデータライン３６ＤＴの通信動作を停止することができる。
【０１１７】
ＩＩＣバス３６のクロックラインバス３６ＣＬやシリアルデー夕ライン３６ＤＴはマスター側とスレーブ側の双方を非導通とする方法は、トランジスタ５１とトランジスタ５２をマイクロプロセッサ２３の端子６３、端子６４をＬ（ロー）レベルとすることで実行することが可能である。
【０１１８】
このようにトランジスタ５１とトランジスタ５２を非導通とすることによって、マスターの要求に対して何ら応答するととがなく、マスター側は待機状態となる。
【０１１９】
この間、マイクロプロセッサ２３はＩＩＣバス３７のクロックライン３７ＣＬとシリアルデータライン３７ＤＴのシリアルリンクを用いて、ＥＤＩＤメモリ８から制御データを読み出し、端子６１、端子６２からＩＩＣバス規格に基づいてＥＤＩＤメモリ２７に書き込みを行う。
【０１２０】
この動作が終了したら、端子６１、端子６２をオープンとなし、端子６３、端子６４のレベルをＨレベルにしてトランジスタ５１とトランジスタ５２を導通し、ＩＩＣバス３６のクロックライン３６ＣＬとシリアルデータラインＤＴによって、ＥＤＩＤメモリ２７の制御データを読み出すことが可能となる。
【０１２１】
マイクロプロセッサ２３の端子５をＨレベルにしてトランジスタ５３を導通にしてＩＩＣバス３６ＣＬＫをＬレベルにしておくことによって確実にマスター側とスレーブ側の通信を停止することができる。
【０１２２】
即ち、マスター側の装置であるセットトップボックス１のマイクロプロセッサ５のリピータ１９におけるＥＤＩＤメモリ２７に対するアクセスが禁じられることになる。
【０１２３】
以上説明したように、この発明によると、テレビジョン受信装置などの表示装置からの制御データがリピータのメモリに完全に記憶されるまでの間は、セットトップボックスやデジタルビデオプレーヤなどのソース側からリピータのメモリに対するアクセスが禁止される。これにより、ソース側による誤った制御データの読み出しを防止できる。
【０１２４】
また、リピータは、複数のソース機器に対応する複数のメモリを備えているので、各ソース機器が制御データを取得するまでの時間を短縮することができる。
【０１２５】
さらに、複数のソース機器に対する制御データの転送順序を、各ソース機器の優先順位に応じて決定する。これにより、特に制御データを早急に必要としないソース機器に対する制御データの転送を後回しにすることにより、早急に制御データを必要とするソース機器により早急に制御データを転送することができる。
【０１２６】
なお、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【０１２７】
【発明の効果】
この発明によれば、表示装置からの制御データを複数のソース機器に転送するのに優れたデータ中継装置及びデータ表示システムを提供することにある。
【図面の簡単な説明】
【図１】この発明の一例に係るデジタル表示システムの基本構成を説明するためのブロック図である。
【図２】ＤＶＩ規格の高速シリアルデジタル伝送路が適用されたデジタル表示システムの概略構成を示す図である。
【図３】ＨＤＣＰ規格が適用されたデジタル表示システムの概略構成を示す図である。
【図４】複数のグラフィックホスト（セットトップボックス、デジタルビデオプレーヤ）とデジタル表示装置（テレビジョン受信装置）の接続を示す図である。
【図５】ＥＤＩＤメモリを搭載したリピータによる複数のグラフィックホストとデジタル表示装置との接続を示す図である。
【図６】複数のグラフィックホストに対応する複数のＥＤＩＤメモリを搭載したリピータを備えたデータ表示システムの概略構成を示す図である。
【図７】セットトップボックス、リピータ、テレビジョン受信装置の間の伝送路における信号の送受信状態を示すタイミングチャートである。
【図８】デジタルビデオプレーヤ、リピータ、テレビジョン受信装置の間の伝送路における信号の送受信状態を示すタイミングチャートである。
【図９】セットトップボックス１及びデジタルビデオプレーヤ１８の電源投入がスタンバイ状態であり、デジタルビデオプレーヤ１８の電源投入がオフ状態であるときの、テレビジョン受信装置が搭載するメモリのデータ転送タイミングを説明するための図である。
【図１０】ＥＤＩＤメモリを一つに集約したリピータを備えたデータ表示システムの概略構成を示す図である。
【図１１】リピータの空きピンを利用したデータ転送を説明するための図である。
【図１２】リピータの概略構成を示す回路ブロック図である。
【符号の説明】
１…セットトップボックス
２…テレビジョン受信装置
５…マイクロプロセッサ
８…ＥＤＩＤメモリ
１７…マイクロプロセッサ
１８…デジタルビデオディスクプレーヤ
１９…リピータ
２３…マイクロプロセッサ
２７…ＥＤＩＤメモリ
２８…ＥＤＩＤメモリ
Claims (2)
- デジタル信号の表示属性を示す制御データに基づき当該デジタル信号を復号制御し復号されたデジタル信号を符号化しシリアルデジタル信号として出力する第１、第２、及び第３のソース機器と、前記シリアルデジタル信号に基づいて得られるデジタル信号を表示し且つ前記制御データを有する表示機器との間を中継するデータ中継装置であって、
前記第１、第２、及び第３のソース機器に対応する第１、第２、及び第３のメモリと、
前記表示機器が有する前記制御データを前記第１、第２、及び第３のメモリに対して記憶させるメモリ制御手段と、
を備え、
前記メモリ制御手段は、前記第１のソース機器の電源オンの検知に基づき、前記第１、第２、及び第３のソース機器に対してデータを送信し前記第１、第２、及び第３のソース機器からのアクノリッジ信号を待ち、前記第１のソース機器からのアクノリッジ信号に基づき前記表示機器が有する前記制御データを前記第１のメモリに記憶させるとともに、前記第２のソース機器からのアクノリッジ信号に基づき前記表示機器が有する前記制御データを前記第２のメモリにも記憶させ、前記第１のメモリに記憶された前記制御データに基づき復号制御された前記第１のソース機器からのデジタル信号を受信後に、前記前記表示機器が有する前記制御データをアクノリッジ信号を返信しなかった前記第３のソース機器に対応する前記第３のメモリにも記憶させることを特徴とするデータ中継装置。 - デジタル信号の表示属性を示す制御データに基づき当該デジタル信号を復号制御し復号されたデジタル信号を符号化しシリアルデジタル信号として送信する第１、第２、及び第３のソース機器と、
当該シリアルデジタル信号に基づいて得られるデジタル信号を表示し且つ前記制御データを有する表示機器と、
前記第１、第２、及び第３のソース機器と前記表示機器との間を中継するデータ中継装置と、
を備えたデータ表示システムであって、
前記データ中継装置が、
前記第１、第２、及び第３のソース機器に対応する第１、第２、及び第３のメモリと、
前記表示機器が有する前記制御データを前記第１、第２、及び第３のメモリに対して記憶させるメモリ制御手段と、
を備え、
前記メモリ制御手段は、前記第１のソース機器の電源オンの検知に基づき、前記第１、第２、及び第３のソース機器に対してデータを送信し前記第１、第２、及び第３のソース機器からのアクノリッジ信号を待ち、前記第１のソース機器からのアクノリッジ信号に基づき前記表示機器が有する前記制御データを前記第１のメモリに記憶させるとともに、前記第２のソース機器からのアクノリッジ信号に基づき前記表示機器が有する前記制御データを前記第２のメモリにも記憶させ、前記第１のメモリに記憶された前記制御データに基づき復号制御された前記第１のソース機器からのデジタル信号を受信後に、前記前記表示機器が有する前記制御データをアクノリッジ信号を返信しなかった前記第３のソース機器に対応する前記第３のメモリにも記憶させることを特徴とするデータ表示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161815A JP3689067B2 (ja) | 2002-06-03 | 2002-06-03 | データ中継装置及びデータ表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161815A JP3689067B2 (ja) | 2002-06-03 | 2002-06-03 | データ中継装置及びデータ表示システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004015104A JP2004015104A (ja) | 2004-01-15 |
| JP3689067B2 true JP3689067B2 (ja) | 2005-08-31 |
Family
ID=30430776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002161815A Expired - Fee Related JP3689067B2 (ja) | 2002-06-03 | 2002-06-03 | データ中継装置及びデータ表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3689067B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005006740A1 (ja) * | 2003-07-14 | 2005-01-20 | Matsushita Electric Industrial Co., Ltd. | 信号切替装置、信号分配装置、表示装置、および信号伝送システム |
| CN1842841A (zh) * | 2003-08-27 | 2006-10-04 | 先锋株式会社 | 显示装置和显示方法 |
| JP4468142B2 (ja) | 2004-10-29 | 2010-05-26 | 株式会社東芝 | データ中継装置、データ中継方法、データ伝送システム |
| KR101151148B1 (ko) * | 2004-11-03 | 2012-06-01 | 소니 일렉트로닉스 인코포레이티드 | 무선 송신을 위한 멀티미디어 디스플레이 시스템 및 멀티미디어 디스플레이 방법 |
| US7719482B2 (en) * | 2004-11-03 | 2010-05-18 | Sony Corporation | Method and system for processing wireless digital multimedia |
| JP4753880B2 (ja) * | 2004-11-25 | 2011-08-24 | パナソニック株式会社 | リピータ装置およびその制御方法 |
| JP4879830B2 (ja) * | 2006-02-14 | 2012-02-22 | パナソニック株式会社 | 無線通信システム |
| US8401461B2 (en) | 2006-02-14 | 2013-03-19 | Panasonic Corporation | Wireless communication system for wirelessly transmitting setting information of display unit |
| JP3952077B1 (ja) | 2006-06-06 | 2007-08-01 | オンキヨー株式会社 | ホットプラグ信号検出装置、ソース機器およびリピータ機器 |
| JP7152769B2 (ja) * | 2018-05-30 | 2022-10-13 | サイレックス・テクノロジー株式会社 | 中継装置、表示システム、制御方法、及び、プログラム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855097A (ja) * | 1994-08-09 | 1996-02-27 | Toshiba Corp | データ処理システム及びそのメモリアクセス方法 |
| KR19980075417A (ko) * | 1997-03-31 | 1998-11-16 | 윤종용 | 디스플레이 장치의 ddc 에러 방지 회로 및 방법 |
| WO1999026131A1 (fr) * | 1997-11-13 | 1999-05-27 | Hitachi, Ltd. | Afficheur |
| JP2001216284A (ja) * | 1999-11-25 | 2001-08-10 | Denso Corp | 電子制御装置 |
| JP2001195341A (ja) * | 2000-01-07 | 2001-07-19 | Seiko Epson Corp | ディスプレイアダプタ、ディスプレイ情報提供方法及び情報システムのセッティング方法 |
| JP4401542B2 (ja) * | 2000-07-04 | 2010-01-20 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法及び記録媒体 |
| JP2002175068A (ja) * | 2000-09-22 | 2002-06-21 | Canon Inc | 画像表示システム、画像表示方法、記憶媒体及び画像表示装置 |
| JP2002318571A (ja) * | 2001-04-20 | 2002-10-31 | Fujitsu General Ltd | 映像表示システム |
-
2002
- 2002-06-03 JP JP2002161815A patent/JP3689067B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004015104A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100524507B1 (ko) | 데이터 표시 시스템, 데이터 중계 장치, 데이터 중계 방법, 및 데이터 판독 방법 | |
| EP1988541B1 (en) | Data receiver, data transmitter, and information processing method and computer program relating to said data receiver and transmitter | |
| US7441065B2 (en) | Method and apparatus for a two-wire serial command bus interface | |
| EP1643761B1 (en) | Information-processing apparatus, information-processing method, program, and storage medium | |
| CN102833619B (zh) | 数据读出方法、用该方法的影像发送装置及影像接收装置 | |
| JP4799254B2 (ja) | 表示装置及び表示システム | |
| JP2005051558A (ja) | 送信装置、受信装置、及び送受信システム | |
| US20240040079A1 (en) | Reception Device, Method for Controlling Reception Device, and Transmission/Reception System | |
| JP3689067B2 (ja) | データ中継装置及びデータ表示システム | |
| CN108694339B (zh) | 信号转接装置及信号转接方法 | |
| KR100782965B1 (ko) | 데이터 표시 시스템, 데이터 중계 장치, 데이터 중계 방법,데이터 시스템, 및 싱크 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |