JP3686327B2

JP3686327B2 - Bias circuit

Info

Publication number: JP3686327B2
Application number: JP2000346363A
Authority: JP
Inventors: 学柳原; 昭久杉村; 毅田中
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-11-19
Filing date: 2000-11-14
Publication date: 2005-08-24
Anticipated expiration: 2020-11-14
Also published as: JP2001210723A

Description

【０００１】
【発明の属する技術分野】
本発明は、バイアス回路ならびにそれに用いられた各素子を集積化したバイポーラ集積回路の製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話に代表される移動体通信機器に用いられる送信用電力増幅器のトランジスタとして、低消費電力化が可能なＧａＡｓを材料とする電界効果型トランジスタ（ＭＥＳＦＥＴ）が多く用いられている。しかしながら、ＭＥＳＦＥＴでは、ゲート端子のバイアスには、通常、負電源が用いられる。このため、ＭＥＳＦＥＴを送信用電力増幅器として使用するには、正負２つの電源が必要となる。このことは増幅器の小型化の点では不利となるため、正電源だけで動作するトランジスタが強く求められている。
【０００３】
また、ＣＤＭＡ（ＣｏｄｅＤｅｖｉｓｉｏｎＭｕｌｔｉ−ＣｈａｎｎｅｌＡｃｃｅｓｓ）に代表される近年の通信方式では、送信用電力増幅器の出力電流の低歪み性（線形性）が強く求められている。これらの要求を満たすトランジスタとして、エミッタにベースよりもバンドギャップの大きい半導体を用いるヘテロ接合バイポーラトランジスタ（ＨＢＴ）が実用化されている。
【０００４】
従来のＨＢＴを用いた電力増幅器では、電力用トランジスタ（パワートランジスタ）として使用されるＨＢＴのベースに必要な電流を供給するために、バイアス回路を同一チップ内に内蔵させることが一般的である。ところが、図１０に示すように、ＨＢＴには温度が上昇するにつれてオン電圧が小さくなる特性（以下ＨＢＴの温度特性と称す）があり、一定の電圧をベース−エミッタ間に与えていた場合には、ＨＢＴのコレクタ電流（以下、アイドル電流と称す）が大きく増加する。このため、バイアス回路には、温度変化に対してパワートランジスタであるＨＢＴのアイドル電流の変化を小さくすることが求められている。
【０００５】
上記の課題を解決するためのバイアス回路について、従来の電力増幅器に用いられているバイアス回路１００を示す図１１を参照しながら説明する。
【０００６】
パワートランジスタであるバイポーラトランジスタ（以下Ｔｒと略す）１０１のベース端子は、Ｔｒ１０２のエミッタホロワ形式で４Ωの抵抗Ｒ１０３を介して接続されている。また、Ｔｒ１０２のベース端子はベース・コレクタ間を短絡したＴｒ１０３、Ｔｒ１０４を介して接地されている。このＴｒ１０３、Ｔｒ１０４はオン電圧がＴｒ１０１やＴｒ１０２と等しいＰＮダイオードとなる。この回路において、温度上昇が起こると、ＨＢＴであるＴｒ１０１は、その温度特性によってアイドル電流Ｃを増加させる。一方、温度上昇によって、Ｔｒ１０３およびＴｒ１０４に流れる電流も同様の温度特性によって増加する。このため、Ｔｒ１０３およびＴｒ１０４に直列に配置されている抵抗Ｒ１０１を流れる電流は増加する。抵抗Ｒ１０１の抵抗は一定（530Ω）であるので、電流が増加すると抵抗Ｒ１０１に印加される電圧は大きくなる。つまり、図中の点Ｐ₅における電位が低下する。従って、抵抗Ｒ１０１に接続されたＴｒ１０２のベース電位は低下する。その結果、Ｔｒ１０２のエミッタ電流が減少し、パワートランジスタＴｒ１０１のベース電位が低下する。従って、パワートランジスタＴｒ１０１のアイドル電流Ｃの増加は抑制される。
【０００７】
以上に述べたように、図１１に示すバイアス回路１００は、温度上昇に対するパワートランジスタＴｒ１０１のアイドル電流Ｃの増加を抑制する。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のバイアス回路１００では、アイドル電流の変化の抑制が不十分であるという不具合があった。
【０００９】
本発明は上記不具合を解決するためになされたものであり、パワートランジスタの温度変化によるアイドル電流の変化を抑制するバイアス回路およびそれを有する半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明のバイアス回路は、第１のエミッタと、第１のベースと、第１のコレクタとを有する第１のバイポーラトランジスタと、第２のエミッタと、第２のベースと、第２のコレクタとを有し、上記第１のバイポーラトランジスタの上記第１のベースに上記第２のエミッタが接続された第２のバイポーラトランジスタと、上記第２のバイポーラトランジスタの上記第２のベースと上記第１のバイポーラトランジスタの上記第１のエミッタとを接続する少なくとも１個のショットキーダイオードとを備えている。
【００１１】
バイポーラトランジスタは、一定の電圧をベース−エミッタ間に与えていた場合には、温度変化によってコレクタ電流が変化する。この変化を抑制するようなベース電位を与えるようにショットキーダイオードを配置することによって、温度変化に関わらずほぼ一定のコレクタ電流を得ることができる。
【００１２】
上記第２のバイポーラトランジスタの上記第２のベースと上記第１のバイポーラトランジスタの上記第１のエミッタとを接続する少なくとも１個のＰＮダイオードをさらに備えている構成としてもよい。
【００１３】
上記少なくとも１個のショットキーダイオードは、直列に接続された３個以上ショットキーダイオードである構成としてもよい。
【００１４】
上記第１および第２のバイポーラトランジスタは、ヘテロ接合バイポーラトランジスタである構成としてもよい。
【００１５】
本発明の別のバイアス回路は、第１のエミッタと、第１のベースと、第１のコレクタとを有する第１のバイポーラトランジスタと、第２のエミッタと、第２のベースと、第２のコレクタとを有し、上記第１のバイポーラトランジスタの上記第１のベースに上記第２のコレクタが接続された第２のバイポーラトランジスタと、上記第２のバイポーラトランジスタの上記第２のベースに対する電流を供給する電圧源と、上記第２のバイポーラトランジスタの上記第２のベースと上記電圧源とを接続する少なくとも１個のショットキーダイオードとを備えている。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら本発明による実施形態を説明する。簡単のため、各実施形態に共通する構成要素は、同一の参照符号で示す。
【００１７】
（実施形態１）
図１は、実施形態１によるバイアス回路１０の回路図である。
【００１８】
図１に示すように、バイアス回路１０は、バイポーラトランジスタＴｒ１、Ｔｒ２、Ｔｒ３と、ショットキーダイオードＤ１、Ｄ２と、抵抗Ｒ１（500Ω）、Ｒ２（200Ω）、Ｒ３（４Ω）、Ｒ４（2000Ω）とを備える。バイポーラトランジスタＴｒ１、Ｔｒ２、Ｔｒ３は全て、電流増幅率（β）が４５のバイポーラトランジスタである。パワートランジスタとして機能するＴｒ１のベース端子は、エミッタホロワ形式で抵抗Ｒ３を介してＴｒ２に接続されている。また、Ｔｒ２のベース端子は、ショットキーダイオードＤ１、Ｄ２と、ベース−コレクタ間を短絡したＴｒ３とを介して接地されている。Ｔｒ３はオン電圧がＴｒ１およびＴｒ２と等しいＰＮダイオードとなる。
【００１９】
図１のバイアス回路１０において、温度上昇が起こると、Ｔｒ１は、その温度特性によってアイドル電流Ｃを増加させる。ショットキーダイオードＤ１、Ｄ２およびＴｒ３に流れる電流も同様の温度特性によって増加する。このため、ショットキーダイオードＤ１、Ｄ２、およびＴｒ３に直列に配置されている抵抗Ｒ１を流れる電流は増加する。抵抗Ｒ１の抵抗は一定（500Ω）であるので、電流が増加すると抵抗Ｒ１に印加される電圧は大きくなる。つまり、図中の点Ｐ₁における電位が低下する。従って、抵抗Ｒ１に接続されたＴｒ２のベース電位は低下する。その結果、Ｔｒ２のエミッタ電流が減少し、パワートランジスタＴｒ１のベース電位が低下する。従って、パワートランジスタＴｒ１のアイドル電流Ｃの増加は抑制される。
【００２０】
なお、抵抗Ｒ２はショットキーダイオードのオン電圧が、温度上昇によってＰＮダイオードのオン電圧の半分よりも小さくなった場合、ショットキーダイオードＤ１、Ｄ２に流れる電流の増加を抑制するために設けられている。
【００２１】
図１に示す本実施形態のバイアス回路１０は、言い換えれば、図１１の従来のバイアス回路１００のＴｒ１０３を、ショットキーダイオードＤ１、Ｄ２に置き換えたものである。この理由を以下に説明する。なお、本実施形態のＴｒ３と従来のバイアス回路１００のＴｒ１０４は、同じバイポーラトランジスタである。
【００２２】
図１１に示した、ベース−コレクタ間を短絡したバイポーラトランジスタ（Ｔｒ１０３およびＴｒ１０４）の室温（２５℃）でのオン電圧は、図１０に示すように約１．１Ｖである。一方、室温（２５℃）でのショットキーダイオードのオン電圧は、図２に示すように約０．５５Ｖであり、Ｔｒ１０３またはＴｒ１０４の約半分である。また、図２に示されるように、温度変化によるショットキーダイオードのオン電圧の変化量は約−１．４ｍＶ／℃であり、Ｔｒ１０３またはＴｒ１０４とほぼ等しい。従って、一定の電圧をベース−エミッタ間に与え、周囲温度変化させた場合に流れる電流の変化も、図１１に示されたＴｒ１０３またはＴｒ１０４とほぼ等しい。
【００２３】
このことから、Ｔｒ１０３およびＴｒ１０４のいずれか１つを、直列に配置した２つのショットキーダイオードに置き換えることによって、従来のバイアス回路１００とほぼ同じオン電圧で動作させ、且つ、温度変化によるＰ１の電位変化量をＰ５の電位変化量の約１．５倍にすることができる。
【００２４】
上述のショットキーダイオードの温度特性に着目して構成した本実施形態のバイアス回路１０では、温度上昇に対してショットキーダイオードＤ１、Ｄ２およびＴｒ３のオン電圧の和の変化量は、Ｔｒ１０３およびＴｒ１０４のオン電圧の和の変化量の１．５倍になる。このため、抵抗Ｒ１を流れる電流は、従来のバイアス回路１００のＲ１０１よりもさらに増加する。抵抗Ｒ１の抵抗は一定（500Ω）なので、電流が増加すると抵抗Ｒ１に印加される電圧は、従来のバイアス回路１００のＲ１０１よりもさらに大きくなる。つまり、点Ｐ₁における電位が従来のバイアス回路１００の点Ｐ₅よりもさらに低下する。従って、Ｔｒ２のベース電位は従来のバイアス回路１００よりもさらに低下する。このことによって、温度上昇によるＴｒ２のエミッタ電流は、従来のバイアス回路１００よりもさらに減少する。つまり、温度上昇によってＴｒ１のベース電位が、従来のバイアス回路１００よりもさらに低下する。Ｔｒ１のベース電位がさらに低下すると、温度上昇によるＴｒ１のアイドル電流Ｃの増大はさらに抑制される。
【００２５】
温度が低下した場合は、上記と全く逆の作用によって、温度低下によるＴｒ１のアイドル電流Ｃの減少が抑制される。
【００２６】
（実施形態２）
図３は実施形態２によるバイアス回路２０の回路図である。
【００２７】
図３に示すように、バイアス回路２０は、バイポーラトランジスタＴｒ１、Ｔｒ２と、ショットキーダイオードＤ１、Ｄ２、Ｄ３、Ｄ４と、抵抗Ｒ１１（380Ω）、Ｒ２（200Ω）、Ｒ３（４Ω）、Ｒ４（2000Ω）とを備える。バイポーラトランジスタＴｒ１、Ｔｒ２は両方とも、電流増幅率（β）が４５のバイポーラトランジスタである。パワートランジスタとして機能するＴｒ１のベース端子は、エミッタホロワ形式で抵抗Ｒ３を介してＴｒ２に接続されている。また、Ｔｒ２のベース端子は、ショットキーダイオードＤ１、Ｄ２、Ｄ３およびＤ４を介して接地されている。
【００２８】
上記のバイアス回路２０は、言い換えれば、図１１の従来例のバイアス回路１００におけるＰＮダイオードのＴｒ１０３、Ｔｒ１０４が、ショットキーダイオードＤ１、Ｄ２、Ｄ３、Ｄ４に変更された回路である。つまり、上記実施形態１のＴｒ３を、２つの直列に配置されたショットキーダイオードＤ３、Ｄ４に置き換えたものである。このことによって、ほぼ同じオン電圧で動作させ、且つ、温度変化によるＴｒ２のベース電位の変化量を、従来のバイアス回路１００の約２倍とすることができる。つまり、上記実施形態１に比べて、温度変化によるトランジスタＴｒ２のベース電位の変化がより大きくなる。温度が上昇した場合、Ｔｒ２のエミッタ電流は上記実施形態１よりもさらに減少し、パワートランジスタＴｒ１のベース電位をさらに低下させる。このことによって、温度上昇によるＴｒ１のアイドル電流Ｃの増大はさらに抑制される。温度が低下する場合は、全く逆の作用によって、パワートランジスタＴｒ１のベース電位を上記実施形態１よりもさらに上昇させる。このことによって、温度低下によるＴｒ１のアイドル電流Ｃの減少はさらに抑制される。つまり、温度変化によるバイポーラトランジスタＴｒ１のアイドル電流Ｃの変化が上記実施形態１よりもさらに抑制される。
【００２９】
（実施形態３）
図４は、実施形態３によるバイアス回路３０の回路図である。
【００３０】
図４に示すように、バイアス回路３０は、パワートランジスタとして機能するＴｒ１のベース端子は、エミッタホロワ形式で抵抗Ｒ３を介してＴｒ２に接続されており、さらに、ショットキーダイオードＤ５およびＤ６、抵抗Ｒ２４が接続されている点で、上記実施形態２のバイアス回路２０と異なる。他の構成は、上記実施形態２のバイアス回路２０と同じである。なお、ショットキーダイオードＤ５およびＤ６は、ショットキーダイオードＤ１〜Ｄ４と全く同じものである。また、Ｒ２４（200Ω）はショットキーダイオードＤ５、Ｄ６のオン電圧がＰＮダイオードのオン電圧の半分よりも小さくなったときでも、ショットキーダイオードＤ５、Ｄ６に流れる電流の増加を抑制するように配置されている。
【００３１】
ショットキーダイオードＤ５、Ｄ６は、ショットキーダイオードＤ１〜Ｄ４と同様に、温度上昇によって流れる電流を増加させる性質がある。従って、温度が上昇すると、ショットキーダイオードＤ５、Ｄ６に流れる電流が増加し、パワートランジスタＴｒ１のベース電位を低下させる。このことによって、温度上昇によるＴｒ１のアイドル電流Ｃの増大はさらに抑制される。温度が低下する場合は、全く逆の作用によって、パワートランジスタＴｒ１のベース電位を上昇させる。つまり、温度変化によるパワートランジスタＴｒ１のアイドル電流Ｃの変化を、上記実施形態２に加えてさらに抑制するように働く。
【００３２】
次に、実施形態１から３のバイアス回路１０、２０、３０と、従来のバイアス回路１００とを、温度特性について、図５を参照しながら説明する。
【００３３】
図５は、上記実施形態１から３のバイアス回路１０、２０、３０と、従来のバイアス回路１００との効果をシミュレーションした結果を示す。この結果は、−３０℃から９０℃の温度範囲で、パワートランジスタＴｒ１に電力を入力しない状態でのコレクタ電流（アイドル電流）をプロットしたものである。ここで、従来のバイアス回路１００のＴｒ１０３およびＴｒ１０４のエミッタ面積は、Ｔｒ１０１の１／７０である。
【００３４】
図５が示すように、従来のバイアス回路１００は、温度変化によるアイドル電流の変化量が大きいのに対し、実施形態１、実施形態２、実施形態３となるにつれ、温度変化によるアイドル電流の変化量が小さくなっており、実施形態３ではほぼ平坦な温度特性が得られているのがわかる。
【００３５】
従来のバイアス回路１００のＴｒ１０３およびＴｒ１０４のエミッタ面積は、Ｔｒ１０１のエミッタ面積の１／１０から１／１００程度である。Ｔｒ１０３およびＴｒ１０４のエミッタ面積を増大させると、温度変化によるパワートランジスタＴｒ１０１のアイドル電流の変化を抑制する効果がある。しかし、Ｔｒ１０３およびＴｒ１０４に流れる電流が増加する、すなわち、電力増幅器にとって無駄なバイアス回路の消費電流が増加する。
【００３６】
しかし、上記実施形態１から３のように、ショットキーダイオードを用いてバイアス回路を構成すると、ショットキーダイオードに流れる電流は、従来のバイアス回路１００のＴｒ１０３およびＴｒ１０４に流れる電流とほとんど同じである。つまり、バイアス回路の消費電流を増加させることなく、温度変化によるパワートランジスタのアイドル電流の変化を抑制することができる。
【００３７】
（実施形態４）
図６は、実施形態４によるバイアス回路４０の回路図である。
【００３８】
図６に示すように、バイアス回路４０は、バイポーラトランジスタＴｒ４１、Ｔｒ４２と、ショットキーダイオードＤ４１、Ｄ４２と、抵抗Ｒ４１（4500Ω）、Ｒ４２（9000Ω）、Ｒ４３（2000Ω）、Ｒ４４（４Ω）とを備える。バイポーラトランジスタＴｒ４１、Ｔｒ４２は、電流増幅率（β）が４５の全く同じバイポーラトランジスタである。パワートランジスタとして機能するＴｒ４１のベースは、抵抗Ｒ４３を介してＴｒ４２のコレクタに接続されている。また、Ｔｒ４２のベースは、直列に配置されたショットキーダイオードＤ４１、Ｄ４２と、抵抗Ｒ４１とに接続されており、抵抗Ｒ４２を介して接地されている。
【００３９】
上記実施形態１から３では、パワートランジスタＴｒ１にエミッタホロワ形式でベース電流を与えていたが、本実施形態ではコレクタ側からベース電流を与える構成としている。
【００４０】
バイアス回路４０において、温度上昇が起こると、Ｄ４１、Ｄ４２のオン電圧が小さくなる結果、Ｔｒ４２のベース電位は高くなる。その結果、Ｔｒ４２のコレクタ電流は、温度上昇による増加と、ベース電位の上昇によって増加する。抵抗Ｒ４３の抵抗値は一定（2000Ω）であるので、電流が増加すると抵抗Ｒ４３に印加される電圧は大きくなる。つまり、図中の点Ｐ₄における電位が低下する。従って、Ｔｒ４２のコレクタ電位が低下すると同時に、Ｔｒ４１のベース電位が低下する。その結果、パワートランジスタＴｒ４１のアイドル電流Ｃは、温度上昇による増加が抑制される。温度が低下した場合は、上記と全く逆の作用によって、温度低下によるＴｒ４１のアイドル電流Ｃの減少が抑制される。
【００４１】
図７にこの実施形態のシミュレーション結果を示す。図７に示すように、ほぼ平坦な温度特性を有しているのがわかる。
【００４２】
なお、本実施形態では、ショットキーダイオードをＤ４１、Ｄ４２の２個にしているが、電源電圧や、抵抗値等を調整することで、１個や３個以上にすることも可能である。
【００４３】
次に、本発明のバイアス回路に用いられた各素子を集積化したバイポーラ集積回路である半導体装置の製造方法について、図８および図９を参照しながら説明する。なお、以下に説明する製造方法は、ショットキーダイオードを備える上記実施形態１から４のバイアス回路の各素子を集積化したバイポーラ集積回路に共通する製造方法である。
【００４４】
図８（ａ）に示す工程で、ＧａＡｓ基板１０１上に、ｎ⁺−ＧａＡｓ層１０２と、ｎ^-−ＧａＡｓ層１０３と、ｐ⁺−ＧａＡｓ層１０４と、ｎ−ＩｎＧａＰ層１０５と、ｎ−ＧａＡｓ／ｎ⁺−ＩｎＧａＡｓ層１０６とを、順にエピタキシャル成長法によって堆積し、次いで、高融点金属膜であるＷＳｉ膜１０７をスパッタ法で堆積させることによって形成された基板を用意する。
【００４５】
次に、図８（ｂ）に示す工程で、フォトリソグラフィおよび反応性ドライエッチングによってＷＳｉ膜１０７をパターニングすることにより、エミッタ電極１０８を形成する。
【００４６】
次に、図８（ｃ）に示す工程で、エミッタ電極１０８をマスクとして、硫酸／過酸化水素水／水の混合液でｎ−ＧａＡｓ／ｎ⁺−ＩｎＧａＡｓ層１０６をエッチングする。
【００４７】
次に、図８（ｄ）に示す工程で、基板上にフォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、ｎ−ＩｎＧａＰ層１０５を塩酸／水の混合液でエッチングし、ｐ⁺−ＧａＡｓ層１０４およびｎ^-−ＧａＡｓ層１０３の途中までを、硫酸／過酸化水素水／水の混合液でエッチングすることによって、ベースメサを形成する。
【００４８】
次に、図９（ａ）に示す工程で、基板上にフォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、硫酸／過酸化水素水／水の混合液でｎ^-−ＧａＡｓ層１０３をエッチングする。次いで、リフトオフ法によって、ｎ⁺−ＧａＡｓ層１０２上にＡｕＧｅ／Ａｕより構成されるコレクタ電極１０９およびオーミック電極１１０を同時に形成する。なお、この後、コレクタ電極１０９とオーミック電極１１０とが良好なオーミック特性を示すように、４５０℃での熱処理を行なうことが好ましい。次に、図９（ｂ）に示す工程で、基板上にフォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、ｎ−ＩｎＧａＰ層１０５を塩酸／水の混合液でエッチングする。なお、この塩酸／水の混合液ではｐ⁺−ＧａＡｓ層１０４とｎ^-−ＧａＡｓ層１０３はエッチングされない。その後、Ｔｉ／Ｐｔ／Ａｕから構成されるベース電極１１１とショットキー電極１１２をリフトオフ法で同時に形成する。
【００４９】
次に、図９（ｃ）に示す工程で、ベースメサとショットキー電極１１２との間の領域および隣接する素子との間の領域のｎ^-−ＧａＡｓ層１０３に水素注入を行なうことによって高抵抗領域１１３を形成する。このことにより、ＨＢＴおよびショットキーダイオードを形成し、配線部を除いたバイポーラ集積回路を形成する。なお、本実施形態では、水素注入により素子間を電気的に分離したが、エッチングによって素子間を電気的に分離してもよい。また、配線部は周知の方法によって、図９（ｃ）の後の工程で形成される。
【００５０】
以上の工程を行なって形成されたバイポーラ集積回路において、ｎ⁺−ＧａＡｓ層１０２はコレクタコンタクト層、ｎ^-−ＧａＡｓ層１０３はコレクタ層、ｐ⁺−ＧａＡｓ層１０４はベース層、ｎ−ＩｎＧａＰ層１０５はエミッタ層、ｎ−ＧａＡｓ／ｎ⁺−ＩｎＧａＡｓ層１０６はエミッタコンタクト層となる。
【００５１】
なお、本実施形態ではＩｎＧａＰ／ＧａＡｓからなるＨＢＴの製造方法について説明したが、ＡｌＧａＡｓ／ＧａＡｓ、ＩｎＰ／ＩｎＧａＡｓ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ、Ｓｉ／ＳｉＧｅなどの材料からなるＨＢＴや、ホモ接合の通常のバイポーラトランジスタにも適用できる。
【００５２】
以上のバイポーラ集積回路の製造方法では、ＨＢＴを用いたバイポーラ集積回路にショットキーダイオードを混在させるために、新たに半導体層を成長させる工程、あるいは、ショットキー電極を形成するための工程を増やす必要がない。つまり、従来のバイポーラ集積回路の製造方法と比べて工程数を増やすことなく、ショットキーダイオードを同一チップ内に混在させたバイポーラ集積回路を製造することができる。
【００５３】
【発明の効果】
本発明によれば、パワートランジスタの温度変化によるアイドル電流の変化を抑制するバイアス回路およびそれを有する半導体装置が得られる。
【図面の簡単な説明】
【図１】実施形態１によるバイアス回路の回路図である。
【図２】ショットキーダイオードの各温度における電流−電圧特性図である。
【図３】実施形態２によるバイアス回路の回路図である。
【図４】実施形態３によるバイアス回路の回路図である。
【図５】パワートランジスタに流れるアイドル電流の温度依存性を示す図である。
【図６】実施形態４によるバイアス回路の回路図である。
【図７】実施形態４のパワートランジスタに流れるアイドル電流の温度依存性を示す図である。
【図８】本発明のバイポーラ集積回路の製造方法を示す断面図である。
【図９】本発明のバイポーラ集積回路の製造方法を示す断面図である。
【図１０】ＨＢＴのベース−コレクタ間を短絡したＰＮダイオードの各温度における電流−電圧特性図である。
【図１１】従来のバイアス回路の回路図である。
【符号の説明】
１０１ＧａＡｓ基板
１０２ｎ⁺−ＧａＡｓ層
１０３ｎ^-−ＧａＡｓ層
１０４ｐ⁺−ＧａＡｓ層
１０５ｎ−ＩｎＧａＰ層
１０６ｎ−ＧａＡｓ／ｎ⁺−ＩｎＧａＡｓ層
１０７ＷＳｉ膜
１０８エミッタ電極
１０９コレクタ電極
１１０オーミック電極
１１１ベース電極
１１２ショットキー電極
１１３高抵抗領域[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a bias circuit and a method for manufacturing a bipolar integrated circuit in which elements used in the bias circuit are integrated.
[0002]
[Prior art]
In recent years, field effect transistors (MESFETs) made of GaAs, which can reduce power consumption, are often used as transistors of transmission power amplifiers used in mobile communication devices typified by mobile phones. However, in the MESFET, a negative power supply is usually used for biasing the gate terminal. For this reason, in order to use the MESFET as a transmission power amplifier, two power sources are required. Since this is disadvantageous in terms of downsizing of the amplifier, a transistor that operates only with a positive power supply is strongly demanded.
[0003]
In recent communication systems represented by CDMA (Code Division Multi-Channel Access), low distortion (linearity) of the output current of the transmission power amplifier is strongly demanded. As a transistor that satisfies these requirements, a heterojunction bipolar transistor (HBT) that uses a semiconductor having a larger band gap than the base as an emitter has been put into practical use.
[0004]
In a power amplifier using a conventional HBT, a bias circuit is generally built in the same chip in order to supply a necessary current to the base of the HBT used as a power transistor (power transistor). However, as shown in FIG. 10, the HBT has a characteristic that the on-voltage decreases as the temperature rises (hereinafter referred to as the temperature characteristic of the HBT), and when a constant voltage is applied between the base and the emitter, The collector current of the HBT (hereinafter referred to as idle current) greatly increases. For this reason, the bias circuit is required to reduce the change in the idle current of the HBT that is the power transistor with respect to the temperature change.
[0005]
A bias circuit for solving the above problem will be described with reference to FIG. 11 showing a bias circuit 100 used in a conventional power amplifier.
[0006]
A base terminal of a bipolar transistor (hereinafter abbreviated as Tr) 101 which is a power transistor is connected via a 4Ω resistor R103 in the form of an emitter follower of Tr102. The base terminal of Tr102 is grounded via Tr103 and Tr104 in which the base and collector are short-circuited. Tr103 and Tr104 are PN diodes having ON voltages equal to those of Tr101 and Tr102. In this circuit, when the temperature rises, the Tr101 which is an HBT increases the idle current C due to its temperature characteristics. On the other hand, as the temperature rises, the current flowing through Tr103 and Tr104 also increases due to similar temperature characteristics. For this reason, the current flowing through the resistor R101 arranged in series with Tr103 and Tr104 increases. Since the resistance of the resistor R101 is constant (530Ω), the voltage applied to the resistor R101 increases as the current increases. That is, the potential at the point P ₅ in the figure decreases. Accordingly, the base potential of the Tr 102 connected to the resistor R101 is lowered. As a result, the emitter current of Tr102 decreases and the base potential of power transistor Tr101 decreases. Therefore, an increase in the idle current C of the power transistor Tr101 is suppressed.
[0007]
As described above, the bias circuit 100 shown in FIG. 11 suppresses an increase in the idle current C of the power transistor Tr101 with respect to a temperature rise.
[0008]
[Problems to be solved by the invention]
However, the conventional bias circuit 100 has a problem in that the idle current change is not sufficiently suppressed.
[0009]
The present invention has been made to solve the above problems, and an object of the present invention is to provide a bias circuit that suppresses a change in idle current due to a temperature change in a power transistor and a method for manufacturing a semiconductor device having the bias circuit.
[0010]
[Means for Solving the Problems]
The bias circuit of the present invention includes a first bipolar transistor having a first emitter, a first base, and a first collector, a second emitter, a second base, and a second collector. A second bipolar transistor having the second emitter connected to the first base of the first bipolar transistor, the second base of the second bipolar transistor, and the first And at least one Schottky diode connecting the first emitter of the bipolar transistor .
[0011]
In the bipolar transistor, when a constant voltage is applied between the base and the emitter, the collector current changes due to a temperature change. By disposing the Schottky diode so as to provide a base potential that suppresses this change, a substantially constant collector current can be obtained regardless of the temperature change.
[0012]
It is good also as a structure further provided with the at least 1 PN diode which connects the said 2nd base of the said 2nd bipolar transistor, and the said 1st emitter of the said 1st bipolar transistor .
[0013]
The at least one Schottky diode may be three or more Schottky diodes connected in series.
[0014]
The first and second bipolar transistors may be heterojunction bipolar transistors.
[0015]
Another bias circuit of the present invention includes a first bipolar transistor having a first emitter, a first base, and a first collector, a second emitter, a second base, and a second base. A second bipolar transistor having a collector and having the second collector connected to the first base of the first bipolar transistor, and a current to the second base of the second bipolar transistor. And a voltage source to be supplied, and at least one Schottky diode connecting the second base of the second bipolar transistor and the voltage source .
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described below with reference to the drawings. For simplicity, components common to the embodiments are denoted by the same reference numerals.
[0017]
(Embodiment 1)
FIG. 1 is a circuit diagram of a bias circuit 10 according to the first embodiment.
[0018]
As shown in FIG. 1, the bias circuit 10 includes bipolar transistors Tr1, Tr2, Tr3, Schottky diodes D1, D2, resistors R1 (500Ω), R2 (200Ω), R3 (4Ω), and R4 (2000Ω). Is provided. The bipolar transistors Tr1, Tr2, Tr3 are all bipolar transistors having a current amplification factor (β) of 45. The base terminal of Tr1 that functions as a power transistor is connected to Tr2 via a resistor R3 in the form of an emitter follower. The base terminal of Tr2 is grounded via Schottky diodes D1 and D2 and Tr3 that short-circuits the base and collector. Tr3 is a PN diode having an ON voltage equal to that of Tr1 and Tr2.
[0019]
In the bias circuit 10 of FIG. 1, when the temperature rises, Tr1 increases the idle current C due to its temperature characteristics. The current flowing through the Schottky diodes D1, D2 and Tr3 also increases due to similar temperature characteristics. For this reason, the current flowing through the resistor R1 arranged in series with the Schottky diodes D1, D2, and Tr3 increases. Since the resistance of the resistor R1 is constant (500Ω), the voltage applied to the resistor R1 increases as the current increases. That is, the potential at the point P ₁ in the figure decreases. Accordingly, the base potential of Tr2 connected to the resistor R1 decreases. As a result, the emitter current of Tr2 decreases, and the base potential of the power transistor Tr1 decreases. Therefore, an increase in the idle current C of the power transistor Tr1 is suppressed.
[0020]
The resistor R2 is provided to suppress an increase in current flowing through the Schottky diodes D1 and D2 when the ON voltage of the Schottky diode becomes smaller than half of the ON voltage of the PN diode due to a temperature rise. .
[0021]
In other words, the bias circuit 10 of the present embodiment shown in FIG. 1 is obtained by replacing Tr103 of the conventional bias circuit 100 of FIG. 11 with Schottky diodes D1 and D2. The reason for this will be described below. In addition, Tr3 of this embodiment and Tr104 of the conventional bias circuit 100 are the same bipolar transistor.
[0022]
The on-voltage at room temperature (25 ° C.) of the bipolar transistors (Tr103 and Tr104) short-circuited between the base and the collector shown in FIG. 11 is about 1.1 V as shown in FIG. On the other hand, the ON voltage of the Schottky diode at room temperature (25 ° C.) is about 0.55 V as shown in FIG. 2, which is about half of Tr103 or Tr104. Further, as shown in FIG. 2, the amount of change in the ON voltage of the Schottky diode due to the temperature change is about −1.4 mV / ° C., which is substantially equal to Tr103 or Tr104. Therefore, the change in the current that flows when a constant voltage is applied between the base and the emitter and the ambient temperature is changed is substantially equal to that of Tr103 or Tr104 shown in FIG.
[0023]
From this, by replacing any one of Tr103 and Tr104 with two Schottky diodes arranged in series, the transistor can be operated with substantially the same on-voltage as the conventional bias circuit 100, and the potential of P1 due to temperature change The change amount can be about 1.5 times the potential change amount of P5.
[0024]
In the bias circuit 10 of the present embodiment configured by paying attention to the temperature characteristics of the Schottky diode described above, the amount of change in the sum of the ON voltages of the Schottky diodes D1, D2, and Tr3 with respect to the temperature rise is The amount of change of the sum of the ON voltages is 1.5 times. For this reason, the current flowing through the resistor R1 further increases as compared with R101 of the conventional bias circuit 100. Since the resistance of the resistor R1 is constant (500Ω), when the current increases, the voltage applied to the resistor R1 becomes larger than R101 of the conventional bias circuit 100. That is, the potential at the point P ₁ is further lowered than the point P ₅ of the conventional bias circuit 100. Accordingly, the base potential of Tr2 is further lowered than that of the conventional bias circuit 100. As a result, the emitter current of Tr2 due to temperature rise is further reduced as compared with the conventional bias circuit 100. That is, the base potential of Tr1 is further lowered as compared with the conventional bias circuit 100 due to the temperature rise. When the base potential of Tr1 further decreases, an increase in Tr1 idle current C due to temperature rise is further suppressed.
[0025]
When the temperature is lowered, the decrease in the idle current C of Tr1 due to the temperature drop is suppressed by the action opposite to the above.
[0026]
(Embodiment 2)
FIG. 3 is a circuit diagram of the bias circuit 20 according to the second embodiment.
[0027]
As shown in FIG. 3, the bias circuit 20 includes bipolar transistors Tr1, Tr2, Schottky diodes D1, D2, D3, D4, resistors R11 (380Ω), R2 (200Ω), R3 (4Ω), R4 (2000Ω). ). Both bipolar transistors Tr1 and Tr2 are bipolar transistors having a current amplification factor (β) of 45. The base terminal of Tr1 that functions as a power transistor is connected to Tr2 via a resistor R3 in the form of an emitter follower. The base terminal of Tr2 is grounded via Schottky diodes D1, D2, D3 and D4.
[0028]
In other words, the bias circuit 20 is a circuit in which the PN diodes Tr103 and Tr104 in the conventional bias circuit 100 of FIG. 11 are changed to Schottky diodes D1, D2, D3, and D4. That is, Tr3 in the first embodiment is replaced with two Schottky diodes D3 and D4 arranged in series. As a result, the operation can be performed with substantially the same ON voltage, and the change amount of the base potential of Tr2 due to the temperature change can be about twice that of the conventional bias circuit 100. That is, the change in the base potential of the transistor Tr2 due to the temperature change is greater than that in the first embodiment. When the temperature rises, the emitter current of Tr2 is further reduced as compared with the first embodiment, and the base potential of the power transistor Tr1 is further lowered. This further suppresses an increase in the idle current C of Tr1 due to a temperature rise. When the temperature decreases, the base potential of the power transistor Tr1 is further increased as compared with the first embodiment by the opposite operation. This further suppresses the decrease in the idle current C of Tr1 due to the temperature drop. That is, the change in the idle current C of the bipolar transistor Tr1 due to the temperature change is further suppressed as compared with the first embodiment.
[0029]
(Embodiment 3)
FIG. 4 is a circuit diagram of the bias circuit 30 according to the third embodiment.
[0030]
As shown in FIG. 4, in the bias circuit 30, the base terminal of Tr1, which functions as a power transistor, is connected to Tr2 via a resistor R3 in the form of an emitter follower. Further, Schottky diodes D5 and D6 and a resistor R24 It differs from the bias circuit 20 of the second embodiment in that it is connected. Other configurations are the same as those of the bias circuit 20 of the second embodiment. The Schottky diodes D5 and D6 are exactly the same as the Schottky diodes D1 to D4. R24 (200Ω) is arranged so as to suppress an increase in current flowing through the Schottky diodes D5 and D6 even when the on-voltage of the Schottky diodes D5 and D6 becomes smaller than half of the on-voltage of the PN diode. ing.
[0031]
The Schottky diodes D5 and D6 have the property of increasing the current that flows as the temperature rises, like the Schottky diodes D1 to D4. Therefore, when the temperature rises, the current flowing through the Schottky diodes D5 and D6 increases, and the base potential of the power transistor Tr1 is lowered. This further suppresses an increase in the idle current C of Tr1 due to a temperature rise. When the temperature drops, the base potential of the power transistor Tr1 is raised by the opposite action. That is, the change of the idle current C of the power transistor Tr1 due to the temperature change works in addition to the second embodiment.
[0032]
Next, the temperature characteristics of the bias circuits 10, 20, and 30 of the first to third embodiments and the conventional bias circuit 100 will be described with reference to FIG.
[0033]
FIG. 5 shows results of simulating the effects of the bias circuits 10, 20, and 30 of the first to third embodiments and the conventional bias circuit 100. In FIG. This result is a plot of the collector current (idle current) in the temperature range from −30 ° C. to 90 ° C. when no power is input to the power transistor Tr1. Here, the emitter area of Tr103 and Tr104 of the conventional bias circuit 100 is 1/70 of Tr101.
[0034]
As shown in FIG. 5, in the conventional bias circuit 100, the amount of change in the idle current due to temperature change is large, while the change in the idle current due to temperature change is achieved in the first, second, and third embodiments. The amount is small, and it can be seen that substantially flat temperature characteristics are obtained in the third embodiment.
[0035]
The emitter area of Tr103 and Tr104 of the conventional bias circuit 100 is about 1/10 to 1/100 of the emitter area of Tr101. Increasing the emitter areas of Tr103 and Tr104 has the effect of suppressing changes in the idle current of the power transistor Tr101 due to temperature changes. However, the current flowing through Tr103 and Tr104 increases, that is, the consumption current of the bias circuit which is useless for the power amplifier increases.
[0036]
However, when the bias circuit is configured using a Schottky diode as in the first to third embodiments, the current flowing through the Schottky diode is almost the same as the current flowing through Tr 103 and Tr 104 of the conventional bias circuit 100. That is, a change in the idle current of the power transistor due to a temperature change can be suppressed without increasing the current consumption of the bias circuit.
[0037]
(Embodiment 4)
FIG. 6 is a circuit diagram of the bias circuit 40 according to the fourth embodiment.
[0038]
As shown in FIG. 6, the bias circuit 40 includes bipolar transistors Tr41 and Tr42, Schottky diodes D41 and D42, and resistors R41 (4500Ω), R42 (9000Ω), R43 (2000Ω), and R44 (4Ω). . The bipolar transistors Tr41 and Tr42 are exactly the same bipolar transistors having a current amplification factor (β) of 45. The base of Tr41 functioning as a power transistor is connected to the collector of Tr42 via a resistor R43. The base of Tr42 is connected to Schottky diodes D41 and D42 arranged in series and resistor R41, and is grounded through resistor R42.
[0039]
In the first to third embodiments, the base current is applied to the power transistor Tr1 in the form of an emitter follower. In the present embodiment, the base current is applied from the collector side.
[0040]
In the bias circuit 40, when the temperature rises, the on-voltages of D41 and D42 are reduced, so that the base potential of Tr42 is increased. As a result, the collector current of Tr42 increases as the temperature increases and the base potential increases. Since the resistance value of the resistor R43 is constant (2000Ω), the voltage applied to the resistor R43 increases as the current increases. That is, the potential at the point P ₄ in the figure decreases. Accordingly, the collector potential of Tr42 is lowered and the base potential of Tr41 is lowered at the same time. As a result, an increase in the idle current C of the power transistor Tr41 due to a temperature rise is suppressed. When the temperature is lowered, the decrease in the idle current C of the Tr 41 due to the temperature drop is suppressed by the operation opposite to the above.
[0041]
FIG. 7 shows the simulation result of this embodiment. As shown in FIG. 7, it can be seen that it has a substantially flat temperature characteristic.
[0042]
In this embodiment, two Schottky diodes D41 and D42 are used. However, it is also possible to adjust the power supply voltage, the resistance value, etc. to one or more than three.
[0043]
Next, a method for manufacturing a semiconductor device which is a bipolar integrated circuit in which the elements used in the bias circuit of the present invention are integrated will be described with reference to FIGS. The manufacturing method described below is a manufacturing method common to bipolar integrated circuits in which the elements of the bias circuits of Embodiments 1 to 4 including the Schottky diode are integrated.
[0044]
8A, on the GaAs substrate 101, the n ⁺ -GaAs layer 102, the n ⁻ -GaAs layer 103, the p ⁺ -GaAs layer 104, the n-InGaP layer 105, and the n-GaAs. A / n ⁺ -InGaAs layer 106 is sequentially deposited by an epitaxial growth method, and then a substrate formed by depositing a WSi film 107 which is a refractory metal film by a sputtering method is prepared.
[0045]
Next, in the step shown in FIG. 8B, the emitter electrode 108 is formed by patterning the WSi film 107 by photolithography and reactive dry etching.
[0046]
Next, in the step shown in FIG. 8C, the n-GaAs / n ⁺ -InGaAs layer 106 is etched with a mixed solution of sulfuric acid / hydrogen peroxide solution / water using the emitter electrode 108 as a mask.
[0047]
Next, in the step shown in FIG. 8D, a resist pattern is formed on the substrate by photolithography. Using this resist pattern as a mask, the n-InGaP layer 105 is etched with a hydrochloric acid / water mixture, and p ⁺ A base mesa is formed by etching the −GaAs layer 104 and the n ⁻ −GaAs layer 103 halfway with a mixed solution of sulfuric acid / hydrogen peroxide solution / water.
[0048]
Next, in the step shown in FIG. 9A, a resist pattern is formed on the substrate by photolithography. Using this resist pattern as a mask, the n ⁻ -GaAs layer 103 is mixed with a mixed solution of sulfuric acid / hydrogen peroxide solution / water. Etch. Next, a collector electrode 109 and an ohmic electrode 110 made of AuGe / Au are simultaneously formed on the n ⁺ -GaAs layer 102 by a lift-off method. Thereafter, it is preferable to perform a heat treatment at 450 ° C. so that the collector electrode 109 and the ohmic electrode 110 exhibit good ohmic characteristics. Next, in the step shown in FIG. 9B, a resist pattern is formed on the substrate by photolithography, and the n-InGaP layer 105 is etched with a hydrochloric acid / water mixture using this resist pattern as a mask. Note that the p ⁺ -GaAs layer 104 and the n ⁻ -GaAs layer 103 are not etched by this hydrochloric acid / water mixture. Thereafter, the base electrode 111 and the Schottky electrode 112 made of Ti / Pt / Au are simultaneously formed by a lift-off method.
[0049]
Next, in the step shown in FIG. 9C, hydrogen is implanted into the n ⁻ -GaAs layer 103 in the region between the base mesa and the Schottky electrode 112 and the region adjacent to the high-resistance region. 113 is formed. Thus, an HBT and a Schottky diode are formed, and a bipolar integrated circuit excluding the wiring portion is formed. In this embodiment, the elements are electrically separated by hydrogen injection, but the elements may be electrically separated by etching. Further, the wiring portion is formed in a subsequent process of FIG. 9C by a known method.
[0050]
In the bipolar integrated circuit formed by performing the above steps, the n ⁺ -GaAs layer 102 is the collector contact layer, the n ⁻ -GaAs layer 103 is the collector layer, the p ⁺ -GaAs layer 104 is the base layer, and the n-InGaP layer 105. Is an emitter layer, and the n-GaAs / n ⁺ -InGaAs layer 106 is an emitter contact layer.
[0051]
In this embodiment, the method of manufacturing an HBT made of InGaP / GaAs has been described. However, an HBT made of a material such as AlGaAs / GaAs, InP / InGaAs, InAlAs / InGaAs, or Si / SiGe, or a homojunction ordinary bipolar transistor It can also be applied to.
[0052]
In the above bipolar integrated circuit manufacturing method, in order to mix a Schottky diode in a bipolar integrated circuit using HBT, it is necessary to increase the number of steps for newly growing a semiconductor layer or forming a Schottky electrode. There is no. That is, it is possible to manufacture a bipolar integrated circuit in which Schottky diodes are mixed in the same chip without increasing the number of processes compared to a conventional bipolar integrated circuit manufacturing method.
[0053]
【The invention's effect】
According to the present invention, a bias circuit that suppresses a change in idle current due to a temperature change of a power transistor and a semiconductor device having the same can be obtained.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a bias circuit according to a first embodiment.
FIG. 2 is a current-voltage characteristic diagram of a Schottky diode at each temperature.
FIG. 3 is a circuit diagram of a bias circuit according to a second embodiment.
FIG. 4 is a circuit diagram of a bias circuit according to a third embodiment.
FIG. 5 is a diagram showing temperature dependence of idle current flowing in a power transistor.
FIG. 6 is a circuit diagram of a bias circuit according to a fourth embodiment.
FIG. 7 is a diagram showing temperature dependence of an idle current flowing through a power transistor according to a fourth embodiment.
FIG. 8 is a cross-sectional view showing a method for manufacturing a bipolar integrated circuit according to the present invention.
FIG. 9 is a cross-sectional view showing a method for manufacturing a bipolar integrated circuit according to the present invention.
FIG. 10 is a current-voltage characteristic diagram at each temperature of a PN diode in which the base and collector of an HBT are short-circuited.
FIG. 11 is a circuit diagram of a conventional bias circuit.
[Explanation of symbols]
101 GaAs substrate 102 n ⁺ -GaAs layer 103 n ^-- GaAs layer 104 p ⁺ -GaAs layer 105 n-InGaP layer 106 n-GaAs / n ⁺ -InGaAs layer 107 WSi film 108 emitter electrode 109 collector electrode 110 ohmic electrode 111 base Electrode 112 Schottky electrode 113 High resistance region

Claims

A first bipolar transistor having a first emitter, a first base and a first collector; a second emitter; a second base; and a second collector; A second bipolar transistor having the second emitter connected to the first base of the second bipolar transistor; the second base of the second bipolar transistor; and the first bipolar transistor of the first bipolar transistor. A bias circuit comprising: at least one Schottky diode connecting the emitter.

The bias circuit of claim 1, wherein
The bias circuit further comprising at least one PN diode connecting the second base of the second bipolar transistor and the first emitter of the first bipolar transistor.

The bias circuit of claim 1, wherein
The at least one Schottky diode, the bias circuit, characterized in that connected in series is three or more Schottky diodes.

The bias circuit according to any one of claims 1 to 3,
The bias circuit according to claim 1, wherein the first and second bipolar transistors are heterojunction bipolar transistors.

A first bipolar transistor having a first emitter, a first base and a first collector; a second emitter; a second base; and a second collector; A second bipolar transistor having the second collector connected to the first base, a voltage source for supplying a current to the second base of the second bipolar transistor, and the second A bias circuit comprising: at least one Schottky diode that connects the second base of the bipolar transistor and the voltage source.