JP3686226B2

JP3686226B2 - Compound semiconductor device

Info

Publication number: JP3686226B2
Application number: JP23565897A
Authority: JP
Inventors: 敦黒川; 正雄山根; 富久行本
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1997-09-01
Filing date: 1997-09-01
Publication date: 2005-08-24
Anticipated expiration: 2017-09-01
Also published as: JPH1187345A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＧａＡｓ等の化合物半導体基板を用いた化合物半導体装置に関し、特に、耐水性の向上に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
ＧａＡｓ等の化合物半導体では、シリコンと比較して電子移動度が大きいことから、高速動作が可能となる点、また、半絶縁性の基板が得られるので低消費電力となる点等の利点があるために、半導体装置の基板として用いられている。
【０００３】
しかしながら、シリコン基板を用いた半導体装置と比較した場合に、技術開発の歴史が未だ浅いために信頼性に関する技術の蓄積が少なく、例えば化合物半導体基板に形成したＦＥＴについて、長期間の使用を行った場合に、しきい値電圧Ｖｔｈ等の特性がどのように変化するかといった経年変化に対する情報が充分とはいえない。このような化合物半導体を用いた半導体装置については、例えば培風館刊「超高速化合物半導体デバイス」第７２頁乃至第７６頁に記載されている。
【０００４】
このような経年変化に対する情報を得るために、本発明者の行った試験では、信頼性評価のため、ＧａＡｓ半導体基板にＦＥＴを形成した半導体装置に高温高湿状態での加速試験（約１２０℃，２気圧，湿度１００％）を行ったところ、しきい値電圧Ｖｔｈが１００ｍＶ以上変動する結果が得られた例があり、このような変動が半導体装置に起きた場合には実使用上問題が生じることが考えられる。
【０００５】
【発明が解決しようとする課題】
そこで本発明者は、このような変動を起こす要因について考察を加え、ＧａＡｓ化合物ではヒ素が水溶性を示すことから、シリコンを用いた半導体装置と同等の耐湿性では充分ではなく、空気中に含まれる水分によって半導体基板の素子形成領域が影響を受けるためと考えた。
【０００６】
本発明の課題は、化合物半導体装置の耐湿性を向上させて、特性変動を抑制し、信頼性を向上させることが可能な技術を提供することにある。
【０００７】
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【０００９】
化合物半導体基板の素子形成領域に半導体素子を形成し、前記半導体基板に接して前記素子の領域を水平方向に覆う非防水性の絶縁膜を設け、前記非防水性の絶縁膜の上部に、前記半導体基板に沿って延在し、且つ前記素子の領域外にて前記半導体基板と接して前記素子形成領域を水平方向及び垂直方向に覆う防水性の絶縁膜を設け、この防水性の絶縁膜を貫通する開口を前記素子形成領域外に設ける。
【００１１】
ここで「水平方向に覆う」とは、半導体素子の上部を覆うことを意味しており、半導体基板に平行に覆うというような厳密な方向を意味していない。例えば、素子の領域に凹凸や傾斜部がある場合にはそれに倣って覆うのが普通である。
【００１２】
また、「垂直方向に覆う」とは、半導体素子の側部を覆うことを意味しており、半導体基板に直角に覆うというような厳密な方向を意味していない。
【００１３】
防水性の絶縁膜としては、欠陥密度の少ない膜、例えば欠陥密度が１０個／ｃｍ²以下の膜であることが望ましい。欠陥密度は所謂ピンホールチェック等により水分の通る孔の密度を測定することで評価する。欠陥密度の低い膜を使用することで、水分の影響が防止でき、耐湿性即ち防水性が向上する。また、水分等により変質する膜も防水性の膜としては好ましくない。
【００１４】
上述した手段によれば、化合物半導体基板の素子形成領域を防水性の絶縁膜によって覆い、この絶縁膜を貫通する開口が素子形成領域に設けられていないので、素子形成領域への水分の浸入を低減することができる。このため、化合物半導体装置の特性変動を抑制し、信頼性を向上させることが可能となる。
【００１５】
以下、本発明の実施の形態を説明する。
【００１６】
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
【発明の実施の形態】
（実施の形態１）
図１に示すのは本発明の一実施の形態である半導体装置の平面図であり、図２に示すのは図１中のａ‐ａ線に沿った縦断面図であり、図３に示すのは図１中のｂ‐ｂ線に沿った縦断面図である。
【００１８】
図中、１は半絶縁性ＧａＡｓを用いた半導体基板、２は半導体基板１の素子形成領域であり、素子形成領域２は素子分離のためにメサ形状とされたエピタキシャル層となっており、例えば、半導体基板１上に不純物を含有しないＡｌＧａＡｓとＧａＡｓとを交互に積層したバッファ層２ａ、不純物を含有しないＩｎＧａＡｓからなる真性チャネル層２ｂ、ｎ型の不純物を含有したＡｌＧａＡｓからなるキャリア供給層２ｃ、高濃度のｎ型不純物を含有したＧａＡｓからなるｎ＋層２ｄを順次積層して、ＡｌＧａＡｓ／ＧａＡｓ或いはＡｌＧａＡｓ／ＧａＡｓとＩｎＧａＡｓとの異種接合 ( ヘテロ接合 ) を形成し、真性チャネル層２ｂとキャリア供給層２ｃとによってチャネルを形成する。
【００１９】
本実施の形態の半導体装置はストライプ構造のパワートランジスタであり、パワートランジスタとしてＭＥＳＦＥＴを用いる場合には、大電流化を達成するために、チャネル幅を増大させる必要があり、このようなチャネル幅の増大によってチップ面積が増大するのを回避するために、複数のストライプ状ゲートを並列接続してチャネル幅の増大を図っている。
【００２０】
３はキャリア供給層２ｃ上に形成されたストライプ状のゲート電極であり、耐熱層３ａとして例えばＭｏ膜に低抵抗層３ｂとして例えばＡｌが積層されている。他に、耐熱層３ａとしてＰｔ／Ｔｉ／Ｍｏの積層膜、低抵抗層３ｂとしてＴｉ／Ｐｔ／Ａｕ／Ｍｏの積層膜等も用いられている。
【００２１】
４はｎ＋層２ｄ上に形成されたソース，ドレイン電極４であり、ＡｕＧｅ／Ｎｉ／Ａｕを順次積層した積層膜が用いられている。５は半導体基板１の全面を覆う層間絶縁膜であり、ＣＶＤによる酸化珪素膜或いはリンをドープしたＰＳＧ膜が用いられている。
【００２２】
６は、層間絶縁膜５上に形成され層間絶縁膜５に設けた開口を通してソース電極，ドレイン電極４と接続された配線層であり、Ｍｏ／Ａｕ／Ｍｏを順次積層した積層膜となっている。７は配線層６を覆う層間絶縁膜であり、ＣＶＤによる酸化珪素膜或いはリンをドープしたＰＳＧ膜が用いられている。
【００２３】
８は素子形成領域２の全面を覆う絶縁膜であり、半導体基板１に沿って延在し且つ図１中破線にて示すように、素子形成領域２外にて矩形環状に半導体基板１と接して素子形成領域２を水平方向及び垂直方向に覆い、防水性に優れたプラズマＣＶＤによる窒化珪素膜を用いてある。９は絶縁膜８に設けた開口を通して配線層６と接続された外部電極であり、この外部電極９は全て素子形成領域２外の半導体基板１上に設け、絶縁膜８を貫通する開口は素子形成領域２内には設けない。
【００２４】
絶縁膜８及び外部電極９は接続のための開口部分を除いて樹脂等の保護絶縁膜１０によって覆われている。
【００２５】
本実施の形態の半導体装置では、素子形成領域２の全面を防水性の絶縁膜８によって覆い、この絶縁膜８を貫通する開口は全て素子形成領域２外に設けてある。このため、素子形成領域２への水分の浸入を低減することができるので、半導体装置の耐湿性が向上する。なお、層間絶縁膜５或いは層間絶縁膜７を窒化珪素膜として、より耐湿性を向上させることも可能である。
【００２６】
また、本実施の形態では、絶縁膜８の半導体基板１と接する部分が半導体基板１の端から少し内側に設けられているが、これはペレット切断の際等に端部が欠けることがあり、このような欠けが生じた場合にも絶縁膜８の半導体基板１と接する部分が損傷を受けるのを防止するためである。
【００２７】
また、図４に示すように、絶縁膜８の半導体基板１と接する部分を設けずに本発明を実施することも可能である。この場合には、横方向から層間絶縁膜５，７を通して浸入する水分を低減することはできないが、半導体ペレットのサイズを小さくすることが可能であり、加えて工程を簡略化することができる。
【００２８】
次に、図１乃至図３に示す半導体装置の製造方法について説明する。
【００２９】
先ず、半絶縁性ＧａＡｓ半導体基板１の上にＭＢＥ（Ｍolecular Ｂeam Ｅpitaxy）法によって、素子形成領域２となるエピタキシャル層を成長させる。エピタキシャル層としては、例えば、半導体基板１上に不純物を含有しないＡｌＧａＡｓとＧａＡｓとを交互に積層したバッファ層２ａ、不純物を含有しないＩｎＧａＡｓからなる真性チャネル層２ｂ、ｎ型の不純物を含有したＡｌＧａＡｓからなるキャリア供給層２ｃ、高濃度のｎ型不純物を含有したＧａＡｓからなるｎ＋層２ｄを夫々成長させる。真性チャネル層２ｂとキャリア供給層２ｃとによってチャネルを形成する。
【００３０】
次に、素子分離のためにエピタキシャル層をバッファ層２ａに達するまでメサ形状にエッチングを行い、素子形成領域２を形成し、ゲート電極３の形成される領域のｎ＋層２ｄをエッチング除去する。
【００３１】
次に、ｎ＋層２ｄのエッチング除去によって露出したキャリア供給層２ｃ上に形成されたストライプ状のゲート電極３を形成する。
【００３２】
次に、ｎ＋層２ｄ上にソース電極，ドレイン電極４を形成し、全面にＣＶＤによる酸化珪素膜或いはリンをドープしたＰＳＧ膜を堆積させ層間絶縁膜５を形成する。
【００３３】
次に、層間絶縁膜５に開口を設け、ソース電極，ドレイン電極４と接続する配線層６を形成し、全面にＣＶＤによる酸化珪素膜或いはリンをドープしたＰＳＧ膜を堆積させ層間絶縁膜７を形成する。
【００３４】
次に、半導体基板１の端から少し内側を矩形環状にエッチングを行い、層間絶縁膜５，７を半導体基板１に達するまで除去する。この後、全面にプラズマＣＶＤによる窒化珪素膜を堆積させ、半導体基板１に沿って延在し且つ素子形成領域２外にて矩形環状に半導体基板１と接して素子形成領域２を水平方向及び垂直方向に覆う絶縁膜８を形成する。なお、この窒化珪素膜では欠陥密度が１個／ｃｍ²以下となる。
【００３５】
次に、素子形成領域２外にて絶縁膜８に開口を設け、配線層６と接続する外部電極９を形成する。この後、樹脂等の保護絶縁膜１０を全面に設け、外部電極９の接続領域を露出させる。
【００３６】
なお、通常の半導体装置では、複数の半導体装置を形成したウェハから個々のペレットに分断されているが、このウェハの切断を容易かつ正確に行うために切断の行われるスクライブラインの層間絶縁膜を予めエッチングしておく工程が設けられており、前述した層間絶縁膜５，７のエッチングについては、この工程を利用することによって、マスクの増加及び工程の増加を防ぐことが可能である。
【００３７】
（実施の形態２）
図５に示すのは本発明の他の実施の形態である半導体装置の平面図である。
【００３８】
図５中、１は半絶縁性ＧａＡｓを用いた半導体基板、２は半導体基板１の素子形成領域であり、素子形成領域２は素子分離のためにメサ形状とされたエピタキシャル層となっている。
【００３９】
３はキャリア供給層２ｃ上に形成されたストライプ状のゲート電極であり、４はｎ＋層２ｄ上に形成されたソース，ドレイン電極４であり、６は、ソース電極，ドレイン電極４と接続された配線層である。
【００４０】
８は素子形成領域２の全面を覆う絶縁膜であり、半導体基板１に沿って延在し且つ図５中破線にて示すように、素子形成領域２外にて矩形環状に半導体基板１と接して素子形成領域２を水平方向及び垂直方向に覆い、防水性に優れたプラズマＣＶＤによる窒化珪素膜を用いてある。９は絶縁膜８に設けた開口を通して配線層６と接続された外部電極であり、この外部電極９は全て素子形成領域２外の半導体基板１上に設け、絶縁膜８を貫通する開口は素子形成領域２内には設けない。
【００４１】
本実施の形態の半導体装置では、素子形成領域２の全面を防水性の絶縁膜８によって覆い、この絶縁膜８を貫通する開口は全て素子形成領域２外に設けてある。このため、素子形成領域２への水分の浸入を低減することができるので、半導体装置の耐湿性が向上する。
【００４２】
また、本実施の形態では、絶縁膜８の半導体基板１と接する部分が半導体基板１の端に沿って設けられており、前述した実施の形態と比較した場合にペレットのサイズを縮小することができる。なお、導体基板１と接する前記部分の角部を三角形状としてあるが、これは前述したペレット切断の際等の端部の欠けが角部に多く発生することを考慮して、絶縁膜８の半導体基板１と接する部分がある程度欠けても機能を維持させるためである。
【００４３】
（実施の形態３）
図６に示すのは本発明の他の実施の形態である半導体装置の平面図である。
【００４４】
図６中、１は半絶縁性ＧａＡｓを用いた半導体基板、２は半導体基板１の素子形成領域であり、素子形成領域２は素子分離のためにメサ形状とされたエピタキシャル層となっている。
【００４５】
３はキャリア供給層２ｃ上に形成されたストライプ状のゲート電極であり、４はｎ＋層２ｄ上に形成されたソース，ドレイン電極４であり、６は、ソース電極，ドレイン電極４と接続された配線層である。
【００４６】
８は素子形成領域２の全面を覆う絶縁膜であり、半導体基板１に沿って延在し且つ図６中破線にて示すように、素子形成領域２外にて矩形環状に半導体基板１と接して素子形成領域２を水平方向及び垂直方向に覆い、防水性に優れたプラズマＣＶＤによる窒化珪素膜を用いてある。９は絶縁膜８に設けた開口を通して配線層６と接続された外部電極であり、この外部電極９は全て素子形成領域２外の半導体基板１上に設け、絶縁膜８を貫通する開口は素子形成領域２内には設けない。
【００４７】
本実施の形態の半導体装置では、素子形成領域２の全面を防水性の絶縁膜８によって覆い、この絶縁膜８を貫通する開口は全て素子形成領域２外に設けてある。このため、素子形成領域２への水分の浸入を低減することができるので、半導体装置の耐湿性が向上する。
【００４８】
また、本実施の形態では、絶縁膜８の半導体基板１と接する部分が素子形成領域２と外部電極９の設けられる領域との間に設けられているが、これは絶縁膜８に設けられる外部電極９の開口による影響を防止するためである。
【００４９】
（実施の形態４）
図７に示すのは本発明の他の実施の形態である半導体装置の平面図である。
【００５０】
図７中、１は半絶縁性ＧａＡｓを用いた半導体基板、２は半導体基板１の素子形成領域であり、素子形成領域２は素子分離のためにメサ形状とされたエピタキシャル層となっている。
【００５１】
３はキャリア供給層２ｃ上に形成されたストライプ状のゲート電極であり、４はｎ＋層２ｄ上に形成されたソース，ドレイン電極４である。
【００５２】
６は、ソース電極，ドレイン電極４と接続された配線層である。
【００５３】
８は素子形成領域２の全面を覆う絶縁膜であり、半導体基板１に沿って延在し且つ図７中破線にて示すように、素子形成領域２外にて部分的に半導体基板１と接して素子形成領域２を水平方向及び該当部分にて垂直方向に覆い、防水性に優れたプラズマＣＶＤによる窒化珪素膜を用いてある。９は絶縁膜８に設けた開口を通して配線層６と接続された外部電極であり、この外部電極９は全て素子形成領域２外の半導体基板１上に設け、絶縁膜８を貫通する開口は素子形成領域２内には設けない。
【００５４】
本実施の形態の半導体装置では、素子形成領域２の全面を防水性の絶縁膜８によって覆い、この絶縁膜８を貫通する開口は全て素子形成領域２外に設けてある。このため、素子形成領域２への水分の浸入を低減することができるので、半導体装置の耐湿性が向上する。
【００５５】
また、本実施の形態では、絶縁膜８の半導体基板１と接する部分が部分的に設けられており、横方向から層間絶縁膜５，７を通して浸入する水分を低減するのに有効な部分を選び部分的に設けることによって、半導体ペレットのサイズの増加を抑えることができる。
【００５６】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、本発明は、前記実施の形態にて挙げたＦＥＴ単体に限定されるものではなく、集積回路装置についても適用されるものであることは勿論である。
【００５７】
また、前記実施の形態では防水性に優れた絶縁膜として窒化珪素膜を挙げたが、これに限定されるものではなく、酸窒化珪素（ＳｉＯＮ）膜等の耐湿性のある膜でも良い。
【００５８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００５９】
（１）本発明によれば、化合物半導体基板の素子形成領域を覆う防水性の絶縁膜素子形成領域にて開口が設けられていないので素子形成領域への水分の浸入を低減することができるという効果がある。
【００６０】
（２）本発明によれば、上記効果（１）により、化合物半導体装置の耐湿性向上させることができるという効果がある。
【００６１】
（３）本発明によれば、上記効果（２）により、化合物半導体装置の特性変動を抑制することができるという効果がある。
【００６２】
（４）本発明によれば、上記効果（３）により、化合物半導体装置の信頼性を向上させることが可能となるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を示す平面図である。
【図２】図１中のａ‐ａ線に沿った縦断面図である。
【図３】図１中のｂ‐ｂ線に沿った縦断面図である。
【図４】本発明の他の実施の形態である半導体装置を示す平面図である。
【図５】本発明の他の実施の形態である半導体装置を示す平面図である。
【図６】本発明の他の実施の形態である半導体装置を示す平面図である。
【図７】本発明の他の実施の形態である半導体装置を示す平面図である。
【符号の説明】
１…半導体基板、２…素子形成領域、２ａ…バッファ層、２ｂ…真性チャネル層、２ｃ…キャリア供給層、２ｄ…ｎ＋層、３…ゲート電極、４…ソース電極，ドレイン電極、５，７…層間絶縁膜、６…配線層、８…絶縁膜、９…外部電極、１０…保護絶縁膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a compound semiconductor device using a compound semiconductor substrate such as GaAs, and particularly relates to a technique effective when applied to improvement of water resistance.
[0002]
[Prior art]
Compound semiconductors such as GaAs have advantages such as high electron mobility compared to silicon and high speed operation and low power consumption because a semi-insulating substrate can be obtained. Therefore, it is used as a substrate of a semiconductor device.
[0003]
However, when compared with a semiconductor device using a silicon substrate, since the history of technological development is still shallow, there is little accumulation of technology related to reliability. For example, FETs formed on a compound semiconductor substrate have been used for a long time. In this case, it cannot be said that there is sufficient information on the secular change such as how the characteristics such as the threshold voltage Vth change. A semiconductor device using such a compound semiconductor is described, for example, in pages 72 to 76 of “Ultra-high-speed compound semiconductor device” published by Baifukan.
[0004]
In order to obtain information on such secular change, the present inventor conducted an accelerated test (about 120 ° C.) in a high-temperature and high-humidity state on a semiconductor device in which an FET was formed on a GaAs semiconductor substrate for reliability evaluation. , 2 atm, humidity 100%), there is an example in which the threshold voltage Vth fluctuates by 100 mV or more. When such fluctuation occurs in the semiconductor device, there is a problem in practical use. It is possible that this will occur.
[0005]
[Problems to be solved by the invention]
Therefore, the present inventor considered the factors that cause such fluctuations, and arsenic is water-soluble in GaAs compounds. Therefore, the moisture resistance equivalent to that of a semiconductor device using silicon is not sufficient, and is contained in the air. This is considered to be because the element formation region of the semiconductor substrate is affected by the moisture.
[0006]
An object of the present invention is to provide a technique capable of improving the moisture resistance of a compound semiconductor device, suppressing characteristic fluctuations, and improving reliability.
[0007]
The above and other problems and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
[0008]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
[0009]
A semiconductor element is formed in an element formation region of the compound semiconductor substrate, a non-waterproof insulating film that is in contact with the semiconductor substrate and covers the element region in a horizontal direction is provided, and the upper portion of the non-waterproof insulating film is A waterproof insulating film extending along the semiconductor substrate and in contact with the semiconductor substrate outside the element region and covering the element forming region in the horizontal direction and the vertical direction is provided, and the waterproof insulating film is provided. A penetrating opening is provided outside the element formation region.
[0011]
Here, “covering in the horizontal direction” means covering the upper part of the semiconductor element, and does not mean a strict direction such as covering in parallel with the semiconductor substrate. For example, if there are irregularities or inclined portions in the element region, it is common to cover them in accordance with them.
[0012]
Further, “covering in the vertical direction” means covering a side portion of the semiconductor element, and does not mean a strict direction such as covering the semiconductor substrate at a right angle.
[0013]
The waterproof insulating film is desirably a film having a low defect density, for example, a film having a defect density of 10 / cm ² or less. The defect density is evaluated by measuring the density of holes through which moisture passes by a so-called pinhole check or the like. By using a film having a low defect density, the influence of moisture can be prevented, and the moisture resistance, that is, the waterproof property is improved. In addition, a film that is altered by moisture or the like is not preferable as a waterproof film.
[0014]
According to the above-described means, since the element forming region of the compound semiconductor substrate is covered with the waterproof insulating film, and the opening penetrating the insulating film is not provided in the element forming region, moisture can enter the element forming region. Can be reduced. For this reason, it becomes possible to suppress the characteristic fluctuation | variation of a compound semiconductor device and to improve reliability.
[0015]
Embodiments of the present invention will be described below.
[0016]
Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 is a plan view of a semiconductor device according to an embodiment of the present invention. FIG. 2 is a longitudinal sectional view taken along line aa in FIG. FIG. 2 is a longitudinal sectional view taken along line bb in FIG.
[0018]
In the figure, 1 is a semiconductor substrate using semi-insulating GaAs, 2 is an element formation region of the semiconductor substrate 1, and the element formation region 2 is an epitaxial layer formed in a mesa shape for element isolation. A buffer layer 2a in which AlGaAs and GaAs not containing impurities are alternately stacked on the semiconductor substrate 1, an intrinsic channel layer 2b made of InGaAs containing no impurities, a carrier supply layer 2c made of AlGaAs containing n-type impurities, by sequentially stacking an n + layer 2d made of GaAs containing a high concentration n-type impurity, to form a heterojunction between the AlGaAs / GaAs or AlGaAs / GaAs and InGaAs (heterozygous), the intrinsic channel layer 2b and the carrier supply layer And 2c form a channel.
[0019]
The semiconductor device of the present embodiment is a power transistor having a stripe structure. When a MESFET is used as the power transistor, it is necessary to increase the channel width in order to achieve a large current. In order to avoid an increase in chip area due to the increase, a plurality of striped gates are connected in parallel to increase the channel width.
[0020]
Reference numeral 3 denotes a stripe-shaped gate electrode formed on the carrier supply layer 2c. For example, Al is laminated as a low-resistance layer 3b on a Mo film as the heat-resistant layer 3a. In addition, a laminated film of Pt / Ti / Mo is used as the heat resistant layer 3a, and a laminated film of Ti / Pt / Au / Mo is used as the low resistance layer 3b.
[0021]
Reference numeral 4 denotes a source / drain electrode 4 formed on the n + layer 2d, and uses a laminated film in which AuGe / Ni / Au are sequentially laminated. Reference numeral 5 denotes an interlayer insulating film covering the entire surface of the semiconductor substrate 1, and a silicon oxide film by CVD or a PSG film doped with phosphorus is used.
[0022]
Reference numeral 6 denotes a wiring layer formed on the interlayer insulating film 5 and connected to the source electrode and the drain electrode 4 through an opening provided in the interlayer insulating film 5, and is a laminated film in which Mo / Au / Mo are sequentially laminated. . Reference numeral 7 denotes an interlayer insulating film covering the wiring layer 6, and a silicon oxide film by CVD or a PSG film doped with phosphorus is used.
[0023]
An insulating film 8 covers the entire surface of the element formation region 2 and extends along the semiconductor substrate 1 and is in contact with the semiconductor substrate 1 in a rectangular ring shape outside the element formation region 2 as indicated by a broken line in FIG. The element formation region 2 is covered in the horizontal direction and the vertical direction, and a silicon nitride film by plasma CVD excellent in waterproofness is used. Reference numeral 9 denotes an external electrode connected to the wiring layer 6 through an opening provided in the insulating film 8. The external electrode 9 is all provided on the semiconductor substrate 1 outside the element forming region 2, and the opening penetrating the insulating film 8 is an element. It is not provided in the formation region 2.
[0024]
The insulating film 8 and the external electrode 9 are covered with a protective insulating film 10 such as a resin except for an opening for connection.
[0025]
In the semiconductor device of the present embodiment, the entire surface of the element formation region 2 is covered with a waterproof insulating film 8, and all the openings that penetrate the insulating film 8 are provided outside the element formation region 2. For this reason, since moisture permeation into the element formation region 2 can be reduced, the moisture resistance of the semiconductor device is improved. Note that the moisture resistance can be further improved by using the interlayer insulating film 5 or the interlayer insulating film 7 as a silicon nitride film.
[0026]
Further, in the present embodiment, the portion of the insulating film 8 that contacts the semiconductor substrate 1 is provided slightly inside from the end of the semiconductor substrate 1, but this may lack the end when pellets are cut, This is to prevent the portion of the insulating film 8 in contact with the semiconductor substrate 1 from being damaged even when such chipping occurs.
[0027]
In addition, as shown in FIG. 4, the present invention can be implemented without providing a portion of the insulating film 8 in contact with the semiconductor substrate 1. In this case, the moisture that permeates through the interlayer insulating films 5 and 7 from the lateral direction cannot be reduced, but the size of the semiconductor pellet can be reduced, and the process can be simplified.
[0028]
Next, a method for manufacturing the semiconductor device shown in FIGS. 1 to 3 will be described.
[0029]
First, an epitaxial layer to be an element formation region 2 is grown on the semi-insulating GaAs semiconductor substrate 1 by MBE (Molecular Beam Epitaxy) method. As the epitaxial layer, for example, a buffer layer 2a in which AlGaAs and GaAs not containing impurities are alternately stacked on the semiconductor substrate 1, an intrinsic channel layer 2b made of InGaAs containing no impurities, and AlGaAs containing n-type impurities are used. A carrier supply layer 2c and an n + layer 2d made of GaAs containing high-concentration n-type impurities are grown. A channel is formed by the intrinsic channel layer 2b and the carrier supply layer 2c.
[0030]
Next, for element isolation, the epitaxial layer is etched into a mesa shape until it reaches the buffer layer 2a to form an element formation region 2, and the n + layer 2d in the region where the gate electrode 3 is formed is removed by etching.
[0031]
Next, the stripe-shaped gate electrode 3 formed on the carrier supply layer 2c exposed by the etching removal of the n + layer 2d is formed.
[0032]
Next, a source electrode and a drain electrode 4 are formed on the n + layer 2d, and a silicon oxide film by CVD or a PSG film doped with phosphorus is deposited on the entire surface to form an interlayer insulating film 5.
[0033]
Next, an opening is formed in the interlayer insulating film 5, a wiring layer 6 connected to the source electrode and the drain electrode 4 is formed, and a silicon oxide film by CVD or a PSG film doped with phosphorus is deposited on the entire surface to form an interlayer insulating film 7. Form.
[0034]
Next, the inner side from the end of the semiconductor substrate 1 is etched in a rectangular ring shape, and the interlayer insulating films 5 and 7 are removed until reaching the semiconductor substrate 1. Thereafter, a silicon nitride film by plasma CVD is deposited on the entire surface, and extends along the semiconductor substrate 1 and contacts the semiconductor substrate 1 in a rectangular ring shape outside the element formation region 2 so that the element formation region 2 is horizontally and vertically aligned. An insulating film 8 covering the direction is formed. This silicon nitride film has a defect density of 1 piece / cm ² or less.
[0035]
Next, an opening is formed in the insulating film 8 outside the element formation region 2 to form an external electrode 9 connected to the wiring layer 6. Thereafter, a protective insulating film 10 such as a resin is provided on the entire surface to expose the connection region of the external electrode 9.
[0036]
In a normal semiconductor device, a wafer on which a plurality of semiconductor devices are formed is divided into individual pellets. In order to easily and accurately cut this wafer, an interlayer insulating film of a scribe line to be cut is used. An etching process is provided in advance, and the above-described etching of the interlayer insulating films 5 and 7 can be used to prevent an increase in masks and an increase in processes.
[0037]
(Embodiment 2)
FIG. 5 is a plan view of a semiconductor device according to another embodiment of the present invention.
[0038]
In FIG. 5, 1 is a semiconductor substrate using semi-insulating GaAs, 2 is an element formation region of the semiconductor substrate 1, and the element formation region 2 is an epitaxial layer having a mesa shape for element isolation.
[0039]
3 is a stripe-shaped gate electrode formed on the carrier supply layer 2c, 4 is a source / drain electrode 4 formed on the n + layer 2d, and 6 is connected to the source / drain electrode 4. It is a wiring layer.
[0040]
8 is an insulating film covering the whole surface of the element formation region 2, as shown by extending Mashimashi and in Figure 5 a broken line along the semiconductor substrate 1, and the contact semiconductor substrate 1 in a rectangular ring shape from a device forming area 2 outside The element formation region 2 is covered in the horizontal direction and the vertical direction, and a silicon nitride film by plasma CVD excellent in waterproofness is used. Reference numeral 9 denotes an external electrode connected to the wiring layer 6 through an opening provided in the insulating film 8. The external electrode 9 is all provided on the semiconductor substrate 1 outside the element forming region 2, and the opening penetrating the insulating film 8 is an element. It is not provided in the formation region 2.
[0041]
In the semiconductor device of the present embodiment, the entire surface of the element formation region 2 is covered with a waterproof insulating film 8, and all the openings that penetrate the insulating film 8 are provided outside the element formation region 2. For this reason, since moisture permeation into the element formation region 2 can be reduced, the moisture resistance of the semiconductor device is improved.
[0042]
In the present embodiment, the portion of the insulating film 8 in contact with the semiconductor substrate 1 is provided along the edge of the semiconductor substrate 1, and the size of the pellet can be reduced as compared with the above-described embodiment. it can. In addition, although the corner | angular part of the said part which contact | connects the conductor board | substrate 1 is made into triangular shape, this considers that many chip | tips of edge parts generate | occur | produce at the corner | angular part etc. at the time of the above-mentioned pellet cutting, etc. This is to maintain the function even if the portion in contact with the semiconductor substrate 1 is missing to some extent.
[0043]
(Embodiment 3)
FIG. 6 is a plan view of a semiconductor device according to another embodiment of the present invention.
[0044]
In FIG. 6, 1 is a semiconductor substrate using semi-insulating GaAs, 2 is an element formation region of the semiconductor substrate 1, and the element formation region 2 is an epitaxial layer having a mesa shape for element isolation.
[0045]
3 is a stripe-shaped gate electrode formed on the carrier supply layer 2c, 4 is a source / drain electrode 4 formed on the n + layer 2d, and 6 is connected to the source / drain electrode 4. It is a wiring layer.
[0046]
An insulating film 8 covers the entire surface of the element formation region 2 and extends along the semiconductor substrate 1 and is in contact with the semiconductor substrate 1 in a rectangular ring shape outside the element formation region 2 as indicated by a broken line in FIG. The element formation region 2 is covered in the horizontal direction and the vertical direction, and a silicon nitride film by plasma CVD excellent in waterproofness is used. Reference numeral 9 denotes an external electrode connected to the wiring layer 6 through an opening provided in the insulating film 8. The external electrode 9 is all provided on the semiconductor substrate 1 outside the element forming region 2, and the opening penetrating the insulating film 8 is an element. It is not provided in the formation region 2.
[0047]
In the semiconductor device of the present embodiment, the entire surface of the element formation region 2 is covered with a waterproof insulating film 8, and all the openings that penetrate the insulating film 8 are provided outside the element formation region 2. For this reason, since moisture permeation into the element formation region 2 can be reduced, the moisture resistance of the semiconductor device is improved.
[0048]
In the present embodiment, the portion of the insulating film 8 that contacts the semiconductor substrate 1 is provided between the element forming region 2 and the region where the external electrode 9 is provided. This is to prevent the influence of the opening of the electrode 9.
[0049]
(Embodiment 4)
FIG. 7 is a plan view of a semiconductor device according to another embodiment of the present invention.
[0050]
In FIG. 7, 1 is a semiconductor substrate using semi-insulating GaAs, 2 is an element formation region of the semiconductor substrate 1, and the element formation region 2 is an epitaxial layer having a mesa shape for element isolation.
[0051]
Reference numeral 3 denotes a stripe-shaped gate electrode formed on the carrier supply layer 2c, and reference numeral 4 denotes a source / drain electrode 4 formed on the n + layer 2d.
[0052]
Reference numeral 6 denotes a wiring layer connected to the source and drain electrodes 4.
[0053]
An insulating film 8 covers the entire surface of the element formation region 2 and extends along the semiconductor substrate 1 and partially contacts the semiconductor substrate 1 outside the element formation region 2 as indicated by a broken line in FIG. Then, the element forming region 2 is covered in the horizontal direction and in the vertical direction at the corresponding part, and a silicon nitride film by plasma CVD excellent in waterproofness is used. Reference numeral 9 denotes an external electrode connected to the wiring layer 6 through an opening provided in the insulating film 8. The external electrode 9 is all provided on the semiconductor substrate 1 outside the element forming region 2, and the opening penetrating the insulating film 8 is an element. It is not provided in the formation region 2.
[0054]
In the semiconductor device of the present embodiment, the entire surface of the element formation region 2 is covered with a waterproof insulating film 8, and all the openings that penetrate the insulating film 8 are provided outside the element formation region 2. For this reason, since moisture permeation into the element formation region 2 can be reduced, the moisture resistance of the semiconductor device is improved.
[0055]
In this embodiment, a portion of the insulating film 8 that contacts the semiconductor substrate 1 is partially provided, and a portion that is effective for reducing moisture entering through the interlayer insulating films 5 and 7 from the lateral direction is selected. By providing partially, an increase in the size of the semiconductor pellet can be suppressed.
[0056]
Although the invention made by the present inventor has been specifically described based on the above-described embodiment, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. Of course. For example, the present invention is not limited to the single FET described in the above embodiment, but of course can also be applied to an integrated circuit device.
[0057]
In the above-described embodiment, the silicon nitride film is exemplified as the insulating film excellent in waterproofness. However, the present invention is not limited to this, and a moisture-resistant film such as a silicon oxynitride (SiON) film may be used.
[0058]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
[0059]
(1) According to the present invention, since no opening is provided in the waterproof insulating film element forming region covering the element forming region of the compound semiconductor substrate, it is possible to reduce the intrusion of moisture into the element forming region. effective.
[0060]
(2) According to the present invention, the effect (1) has an effect that the moisture resistance of the compound semiconductor device can be improved.
[0061]
(3) According to the present invention, due to the effect (2), there is an effect that the characteristic variation of the compound semiconductor device can be suppressed.
[0062]
(4) According to the present invention, there is an effect that the reliability of the compound semiconductor device can be improved by the effect (3).
[Brief description of the drawings]
FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a longitudinal sectional view taken along the line aa in FIG.
3 is a longitudinal sectional view taken along line bb in FIG. 1. FIG.
FIG. 4 is a plan view showing a semiconductor device according to another embodiment of the present invention.
FIG. 5 is a plan view showing a semiconductor device according to another embodiment of the present invention.
FIG. 6 is a plan view showing a semiconductor device according to another embodiment of the present invention.
FIG. 7 is a plan view showing a semiconductor device according to another embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Element formation area, 2a ... Buffer layer, 2b ... Intrinsic channel layer, 2c ... Carrier supply layer, 2d ... n + layer, 3 ... Gate electrode, 4 ... Source electrode, drain electrode, 5, 7 ... Interlayer insulating film, 6 ... wiring layer, 8 ... insulating film, 9 ... external electrode, 10 ... protective insulating film.

Claims

In a compound semiconductor device in which a semiconductor element is formed on a compound semiconductor substrate,
Providing a non-waterproof insulating film in contact with the semiconductor substrate and covering the region of the element in the horizontal direction;
A waterproof insulating film that extends along the semiconductor substrate and is in contact with the semiconductor substrate outside the element region and covers the region in the horizontal and vertical directions above the non-waterproof insulating film. A compound semiconductor device characterized in that an opening penetrating the waterproof insulating film is provided outside the region.

2. The compound semiconductor device according to claim 1 , wherein a portion of the waterproof insulating film in contact with the semiconductor substrate is provided in a rectangular ring shape.

The compound semiconductor device according to claim 1 , wherein a portion of the waterproof insulating film that is in contact with the semiconductor substrate is partially provided.

The compound semiconductor device according to any one of claims 1 to 3 characterized by having a heterojunction in the area of the element.