JP3685567B2 - VTR playback TV signal discrimination circuit - Google Patents

Description

【００１０】
また、出力電圧Ｖｏｕｔは数２によって表される。
【００１１】
【数２】

【００１２】
ここで、Ｒ１＝２・Ｒ２，Ｒ５＝２・Ｒ３とすると、出力信号Ｖｏｕｔは数３によって表される。
【００１３】
【数３】

【００１４】
数３は、ＡＰＦ１４の伝達特性を示す。
また、図２に示すＡＰＦ１４に用いられるジャイレータＬとしては、たとえば図３に示すものが用いられる。
図３に示すジャイレータＬは、差動増幅回路２０を含む。差動増幅回路２０の（＋）入力には、抵抗Ｒ６およびバッファ２２の直列回路が接続される。また、差動増幅器２０の（＋）入力と抵抗Ｒ６との間には抵抗Ｒ７の一方端が接続され、抵抗Ｒ７の他方端は接地される。差動増幅器２０の（−）入力には、他方端が接地された抵抗Ｒ８の一方端が接続され、また差動増幅器２０の出力がコンデンサＣ２を介して（−）入力にフィードバックされる。また、差動増幅器２０の出力は抵抗Ｒ９を介して増幅器２６の一方入力に与えられ、また、差動増幅器２０の（＋）入力と抵抗Ｒ７との接続点はバッファ２４および抵抗Ｒ１０の直列回路を介して増幅器２６の他方入力に接続される。また、増幅器２６の一方入力と他方入力との間には抵抗Ｒ１１が接続される。増幅器２６の出力はバッファ２２の入力に接続され、電流帰還される。ここで、バッファ２２に与えられる入力信号をＶ１，差動増幅器２０の出力信号をＶ２，増幅器２６の両入力間の電圧を示す信号をＶ３，増幅器２６からの電流帰還経路に流れる電流をｉおよび増幅器２６の増幅率をｇｍとすると、数４および数５が得られる。
【００１５】
【数４】

【００１６】
【数５】

【００１７】
したがって、信号Ｖ３は入力信号Ｖ１に比べて、位相が９０°遅れた信号となり、これをバッファ２２の入力に電流帰還させることにより、数６に示すように、電流ｉは入力信号Ｖ１に比べて９０°遅れ位相となって、数７に示すように、ジャイレータＬは等価的インダクタンスを形成する。
【００１８】
【数６】

【００１９】
【数７】

【００２０】
このＡＰＦ１４は、いわゆる周波数−位相変換を行う。この実施例では、図４に示すように、４．４３ＭＨｚのサブキャリア周波数を基準とし、４．４３ＭＨｚのサブキャリア周波数を有するカラー信号が与えられると、そのカラー信号を１８０°移相する。したがって、ＡＰＦ１４に与えられるカラー信号のサブキャリア周波数が４．４３ＭＨｚでなければ、その周波数と４．４３ＭＨｚとの差に応じて移相量が１８０°からずれる。
【００２１】
図１に戻って、９０°移相器２８は、たとえば図５に示すように構成される。図５に示す９０°移相器２８では、入力端３０ａは抵抗Ｒ１２を介して、差動接続されたトランジスタＱ１およびＱ２のトランジスタＱ２のベースに接続される。入力端３０ｂは負極を接地している定電圧源３２の正極と接続され、また抵抗Ｒ１３を介して、差動接続されたトランジスタＱ３およびＱ４のトランジスタＱ４のベースに接続され、さらに抵抗Ｒ１４を介してトランジスタＱ１のベースに接続される。トランジスタＱ１およびＱ２のエミッタは共通的に、トランジスタＱ８および抵抗Ｒ１５の直列回路を介して、接地される。トランジスタＱ１のコレクタは直接に電源Ｖｃｃに接続され、トランジスタＱ２のコレクタはトランジスタＱ６と抵抗Ｒ１６との直列回路を介して電源Ｖｃｃに接続される。トランジスタＱ２のコレクタとトランジスタＱ６のコレクタとの接続点はトランジスタＱ５のベースおよびトランジスタＱ３のコレクタに接続される。
【００２２】
トランジスタＱ６のベースはトランジスタＱ７のベースおよびコレクタに接続され、トランジスタＱ７のエミッタは抵抗Ｒ１７を介して電源Ｖｃｃに接続される。これらのトランジスタＱ６およびＱ７が電流ミラー回路を構成する。トランジスタＱ７のコレクタはトランジスタＱ１０および抵抗Ｒ１８の直列回路を介して接地される。トランジスタＱ５のコレクタは直接に電源Ｖｃｃに接続され、そのエミッタはトランジスタＱ９および抵抗Ｒ１９の直列回路を介して接地される。
【００２３】
トランジスタＱ２のベースはコンデンサＣ３および抵抗Ｒ２０の直列回路を介してトランジスタＱ３のベースに接続される。コンデンサＣ３と抵抗Ｒ２０との接続点は出力端３０ｃに接続される。出力端３０ｄは接地される。トランジスタＱ３のベースとトランジスタＱ４のベースとの間にはコンデンサＣ４が介挿され、それらのエミッタは共通に、トランジスタＱ１１および抵抗Ｒ２１の直列回路を介して、接地される。トランジスタＱ８，Ｑ９，Ｑ１０およびＱ１１のベースは共通に、負極を接地している定電圧源３４の正極に接続される。すなわち、この９０°移相器２８は、トランジスタＱ１，Ｑ２，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９およびＱ１０と、ハイパスフィルタを構成する抵抗Ｒ１２、コンデンサＣ３等からなり、かつ図５において１点鎖線で取り囲んでいる交流的な負帰還増幅回路３６を備え、さらにローパスフィルタを構成する抵抗Ｒ２０およびＲ１３ならびにコンデンサＣ４と、トランジスタＱ３およびＱ４等からなり、かつ図５において２点鎖線で囲んだ、直流電圧を負帰還増幅回路３６へ帰還させる、直流的な負帰還回路３８を備える構成となっている。
【００２４】
なお、トランジスタＱ８，Ｑ９，Ｑ１０およびＱ１１は定電流源を構成し、抵抗Ｒ１５，Ｒ１８およびＲ２１は同抵抗値に設定される。そのため、トランジスタＱ８，Ｑ１０およびＱ１１のコレクタ電流が等しく、それぞれの電流値を２Ｉｏとすると、トランジスタＱ６およびＱ７が電流ミラー回路を構成しているため、抵抗Ｒ１６およびＲ１７の抵抗値が同抵抗値であれば、トランジスタＱ６のコレクタ電流は２Ｉｏとなる。
【００２５】
次に、９０°移相器２８の交流的動作を説明する。トランジスタＱ１のベースは交流的に接地されている。トランジスタＱ６が、差動接続のトランジスタＱ１およびＱ２からの出力を電流で取り出すための負荷となっており、交流負荷が非常に大きな値となるため、開ループゲインＡは十分大きい。トランジスタＱ２のコレクタ電流が変化するとトランジスタＱ５のベース電流が変化し、トランジスタＱ５のエミッタフォロワで出力を電圧として導出する。トランジスタＱ５のエミッタフォロワから出力された出力電圧ｅo は、コンデンサＣ３および抵抗Ｒ１２のハイパスフィルタに供給される。したがって、トランジスタＱ２のベース電位は数８で与えられる。
【００２６】
【数８】

【００２７】
そして、トランジスタＱ１のベース電位は、交流的に接地されているため、入力電圧ｅi と出力電圧ｅo との関係は、数９で与えられる。
【００２８】
【数９】

【００２９】
ここで、開ループゲインＡが十分大きいことを考慮すると、数９は、次式の数１０に変形され、移相量が９０°になることが理解されよう。
【００３０】
【数１０】

【００３１】
次に直流的な動作を説明する。負帰還増幅回路３６では交流的に負帰還されるが、コンデンサＣ３により直流的には負帰還されていない。そのためトランジスタＱ５のエミッタ電圧は、不定となり、このままでは負帰還増幅回路３６は動作しない。しかし、トランジスタＱ５のエミッタフォロワから出力される電圧の直流成分のみが、抵抗Ｒ２０およびＲ１３ならびにコンデンサＣ４のローパスフィルタへ供給され、差動接続されたトランジスタＱ３およびＱ４のトランジスタＱ３のベースに供給される。トランジスタＱ４のベースには定電圧源３２から一定電圧が供給されており、トランジスタＱ３およびＱ４のベース電流と抵抗Ｒ２０およびＲ１３による電圧降下とを無視すると、両ベース電圧の差によって、トランジスタＱ１１のコレクタ電流２Ｉｏの分流比が変わり、トランジスタＱ３のコレクタ電流が変化する。
【００３２】
トランジスタＱ１およびＱ２のベースの直流電圧は定電圧源３２の電圧に保持されるため、トランジスタＱ１およびＱ２のベース電流と抵抗Ｒ１２およびＲ１４による電圧降下とを無視すると、トランジスタＱ１およびＱ２にそれぞれ流れるコレクタ電流はトランジスタＱ８のコレクタ電流２Ｉｏを等分したＩｏとなる。
【００３３】
また、トランジスタＱ６のコレクタ電流は２Ｉｏとなっているため、トランジスタＱ５のベース電流が小さく無視できるとすれば、トランジスタＱ３のコレクタ電流はトランジスタＱ６のコレクタ電流からトランジスタＱ２のコレクタ電流を差し引いたＩｏとなる。そして、差動接続されたトランジスタＱ３およびＱ４のトランジスタＱ３のコレクタ電流がＩｏになるためには、トランジスタＱ１１のコレクタ電流が２Ｉｏであるから、トランジスタＱ３およびＱ４のベース電圧が等しくならなければならず、トランジスタＱ５のエミッタの直流電圧は定電圧源３２の電圧に固定されるので、この電圧を動作点として負帰還増幅回路３６が正常に動作する。
【００３４】
図１に戻って、９０°移相器２８およびＡＰＦ１４によって位相を遅らせた信号と、マルチプレクサ１２から経路３９を介した信号とが、位相比較器４０に与えられる。位相比較器４０はたとえば図６に示すように構成され、図７に示すように動作する。
すなわち、図６に示す入力端４２および４４には、図７（Ａ）に示すような信号が入力され、入力端４６および４８には、図７（Ｂ）に示すような信号が入力される。
【００３５】
両信号が同相の場合、正の周期ではトランジスタＱ２１およびＱ２５がオンしかつ負の周期ではトランジスタＱ２３およびＱ２６がオンする。したがって、出力端Ａにおける電圧は図７（Ｃ）に示すように負方向に半周期毎に脈動し、出力端Ｂにおける電圧は図７（Ｄ）に示すように定電圧となる。そのため、出力端ＡおよびＢから取り出されるこの位相比較器４０の出力は、図７（Ｃ）と図７（Ｄ）との差となり、図７（Ｅ）に示すようになる。したがって、この位相比較器４０の出力を受けるローパスフィルタ（以下、単に「ＬＰＦ」という）４２からは、図７（Ｆ）に示すように、両信号が同相のときには負の電圧信号を出力する。
【００３６】
両信号が逆相の場合、入力端４２および４４からの信号が正の周期ではトランジスタＱ２４およびＱ２６がオンしかつその信号が負の周期ではトランジスタＱ２２およびＱ２５がオンする。したがって、出力端Ａにおける電圧は図７（Ｃ）に示すように一定となり、出力端Ｂにおける電圧は図７（Ｄ）に示すように負方向に半周期毎に脈動する。そのため、出力端ＡおよびＢから取り出されるこの位相比較器４０の出力は、図７（Ｃ）と図７（Ｄ）との差となり、図７（Ｅ）に示すようになる。したがって、ＬＰＦ４２は、図７（Ｆ）に示すように、両信号が逆相のときには正の電圧信号を出力する。
【００３７】
両信号が９０°の位相差を有する場合には、図７（Ａ）に示す入力端４２および４４からの信号の前半周期の前半ではトランジスタＱ２１およびＱ２５がオンし、後半ではトランジスタＱ２４およびＱ２６がオンする。また、入力端４２および４４からの信号の後半周期の前半ではトランジスタＱ２３およびＱ２６がオンし、後半ではトランジスタＱ２２およびＱ２５がオンする。したがって、出力端Ａにおける電圧は図７（Ｃ）に示すように各半周期の前半にのみ負方向電圧となり、出力端Ｂにおける電圧は図７（Ｄ）に示すように各半周期の後半にのみ負方向電圧として出現する。したがって、出力端ＡおよびＢから取り出されるこの位相比較器４０の出力は、図７（Ｅ）に示すようになり、ＬＰＦ４２は、図７（Ｆ）に示すように、両信号が９０°位相差を有するときにはほぼゼロの電圧信号を出力する。
【００３８】
このようにして、位相比較器４０に入力される２つの信号の位相差が９０°のときは、ＬＰＦ４２からはほぼゼロの電圧信号が出力される。２つの信号の位相差が９０°からずれている場合には、そのずれ量に応じた正または負の電圧信号がＬＰＦ４２から出力される。
すなわち、位相比較器４０およびＬＰＦ４２では、ＡＰＦ１４の入出力を位相比較して、位相−電圧(Phase-Volt.) 変換する。
【００３９】
また、位相比較器４０からの図７（Ｆ）に示すような制御信号は、キャリブレーション用に設けられたＬＰＦ４４を介してＡＰＦ１４にフィードバックされる。ただし、ＬＰＦ４４は、バースト期間中には電圧信号を出力することなく保持する。このように位相比較器４０からの出力をＬＰＦ４４を介してＡＰＦ１４にフィードバックすることによって、ＡＰＦ１４の位相遅延動作を安定化できる。すなわち、バースト期間以外の期間に４．４３ＭＨｚの周波数信号をＡＰＦ４に与えることによって、ＡＰＦ１４の中心周波数が４．４３ＭＨｚと一致するように自動調整され、ＡＰＦ１４に４．４３ＭＨｚのサブキャリア周波数を有するカラー信号が与えられたとき、入出力位相差が常に−１８０°となるように位相管理して、中心周波数調整が行われる。
【００４０】
すなわち、位相比較器４０は、バースト期間ではテレビ信号判別用として動作し、バースト期間以外の期間ではＡＰＦ１４の中心周波数の自動調整用として動作する。
そして、ＬＰＦ４２からの電圧信号は、サンプルホールド回路４６に与えられる。サンプルホールド回路４６は、バーストゲートパルスを用いて、バースト期間のＬＰＦ４４からの電圧信号を１Ｈ期間ホールドする。すなわち、サンプルホールド回路４６には、バーストゲートパルスが与えられ、たとえばバーストゲートパルスの立ち下がり時点でＬＰＦ４２から与えられる電圧信号をサンプルホールドして矩形波信号を生成し、その矩形波信号を１Ｈ遅延回路４８および位相比較器５０に与える。１Ｈ遅延回路４８では、矩形波信号を１ライン分遅延させた後、位相比較器５０に与える。位相比較器５０は位相比較器４０と同様に構成される。したがって、位相比較器５０では、２つの矩形波信号の位相差が１８０°であればハイレベルの信号を出力し、２つの矩形波信号が同相であればローレベルの信号を出力する。
【００４１】
位相比較器５０には、たとえばＳＥＣＡＭ方式では、１８０°の位相差の２つの矩形波信号が入力され、ＰＡＬ方式およびＮＴＳＣ方式では、同相の２つの矩形波信号が入力され、白黒ノイズでは、ランダムな位相差で２つの矩形波信号が入力されるので、位相比較器５０は、それぞれ異なったレベルの信号を出力する。そして、この信号はＬＰＦ５２によってその信号のレベルに応じたレベルを有する電圧信号に変換される。この電圧信号がヒステリシス特性を有するコンパレータ５４に与えられ、基準電圧Ｖｒｅｆと比較される。ＬＰＦ５２からの電圧信号が基準電圧Ｖｒｅｆより大きければ「ハイレベル」，小さければ「ローレベル」の２値のいずれかの判別信号がコンパレータ５４からたとえばＴＴＬレベルで出力される。この判別信号によって、テレビジョン方式がＳＥＣＡＭ方式であるかその他のＰＡＬ方式またはＮＴＳＣ方式等のいずれであるかを判別できる。なお、コンパレータ５４では、判別が困難な信号が入力されてきた場合に、出力される判別信号がチャタリングを起こさないように、ヒステリシス特性を持たせている。
【００４２】
ここで、このようなテレビ信号判別回路１０のＳＥＣＡＭ方式とＰＡＬ方式との判別動作を、図８および図９を参照して説明する。
まず、ＳＥＣＡＭ方式の場合には各部の動作波形は図８に示すようになる。
まず、マルチプレクサ１２からは図８（Ａ）に示すような信号が出力される。マルチプレクサ１２は、バースト期間にはカラー信号のサブキャリア周波数を抽出するためカラーバースト信号を出力する。このカラーバースト信号を出力することによって、１ライン毎に４．２５ＭＨｚと４．４１ＭＨｚとのサブキャリア周波数が交互に抽出される。そしてマルチプレクサ１２は、バースト期間以外の期間には周波数信号ｆscを出力する。この実施例では、周波数信号ｆscは、４．４３ＭＨｚに設定されている。なお、バーストゲートパルス（ＢＧＰ）は図８（Ｂ）に示される。そして、ＬＰＦ４２からは、図８（Ｃ）に示すような電圧信号が出力される。この電圧信号は、基準となる４．４３ＭＨｚの周波数と、サブキャリア周波数との差が大きくなるほど大きな振幅として表され、カラー信号のサブキャリア周波数が４．２５ＭＨｚの場合には大きく、４．４１ＭＨｚの場合には小さくなり、１ライン毎に２種類の大きさの電圧信号が繰り返し出力される。この電圧信号が入力されるサンプルホールド回路４６からは、図８（Ｄ）に示すような矩形波信号が出力される。この矩形波信号は、バーストゲートパルスの立ち下がり時点でのＬＰＦ４２の出力を保持して生成される。図８（Ｄ）に示す矩形波信号は１ライン毎に「ハイレベル」と「ローレベル」とを繰り返す。これは、ＳＥＣＡＭ方式に限り、２種類のサブキャリア周波数が１ライン毎に交互に出力されることに起因するものである。ちなみに、各ラインとも同じサブキャリア周波数を出力するＰＡＬ方式では、その矩形波信号（後述する図９（Ｄ）参照）も各ライン同様の波形となるので、ＳＥＣＡＭ方式とＰＡＬ方式とは後述するように判別され得る。そして、位相比較器５０からは図８（Ｅ）に示すようなハイレベルの電圧信号が出力される。
【００４３】
一方、ＰＡＬ方式の場合には各部の動作波形は図９に示すようになる。
まず、マルチプレクサ１２からは図９（Ａ）に示すような信号が出力される。マルチプレクサ１２には、図９（Ｂ）に示すようなバーストゲートパルスが与えられ、バースト期間にはカラー信号のうち４．４３ＭＨｚのカラーバースト信号が１ライン毎に出力される。マルチプレクサ１２は、バースト期間以外の期間には周波数信号ｆscを出力する。すると、ＬＰＦ４２からは、図９（Ｃ）に示すような電圧信号が出力され、この電圧信号が入力されるサンプルホールド回路４６からは図９（Ｄ）に示すような矩形波信号が出力される。その結果、位相比較器５０からは図９（Ｅ）に示すようなローレベルの電圧信号が出力される。なお、図９（Ｃ）に示す電圧信号には１Ｈ毎にノイズａが含まれているが、このノイズａは、図９（Ｂ）に示すバーストゲートパルスが発生するバースト期間が図９（Ａ）に示すカラーバースト信号の発生期間よりも長いために発生するものである。
【００４４】
図８（Ｅ）および図９（Ｅ）にそれぞれ示す電圧信号からわかるように、ＳＥＣＡＭ方式およびＰＡＬ方式のそれぞれの電圧信号のレベルは異なり、したがってコンパレータ５４からの判別信号は、たとえばＳＥＣＡＭ方式ではハイレベル，ＰＡＬ方式ではローレベルとそれぞれ異なった信号として出力され、両方式を判別できる。
【００４５】
このテレビ信号判別回路１０では、ＡＰＦ１４の周波数−位相特性を応用することで、ＩＣに内蔵可能な範囲内のＱを有するフィルタを用いて回路を構成できる。
また、フィルタキャリブレーション用の基準フィルタは必要なく、信号判別用のＡＰＦのみで足りる。したがって、従来では、同一ＩＣに基準のフィルタおよびそれと同一形態のＢＰＦなどの他のフィルタを内蔵し、基準のフィルタを用いて、ＢＰＦなどの他のフィルタのフィルタ特性（たとえば中心周波数）を調整する場合、特性がずれてしまい所望の特性が得られず、判別動作に影響を与えていたが、この発明ではそのようなことはない。
【００４６】
さらに、従来用いられていたＢＰＦを用いることなく、ＡＰＦ１４を用いることによって以下のような利点を有する。従来のＢＰＦは、Ｑ＝４０程度のセラミックフィルタで、高ＱのためＩＣに内蔵することが困難であったが、ＡＰＦ１４はＩＣに内蔵することが容易である。また、ＡＰＦ１４の位相変化率（対周波数）がＢＰＦの２倍であるので、低いＱでも検出感度を高くできる。
【００４７】
また、従来用いられていたｆH ／２共振フィルタをＩＣに内蔵するには、ＩＣに内蔵するインダクタを相当大きくしなければならず、ｆH ／２共振フィルタの特性も判別精度に少なからず影響を及ぼしていたが、ｆH ／２共振フィルタを用いないこの発明では、このような弊害は生じない。
また、上述の実施例に用いられる１Ｈ遅延回路４８は、たとえば図１０に示すように構成される。図１０に示す１Ｈ遅延回路４８は、サンプルホールド回路４６に接続される２つのサンプルホールド回路６２，６４およびサンプルホールド回路６２および６４のいずれか一方を選択するマルチプレクサ６６を含む。そして、サンプルホールド回路４６には、コントロールパルスＣＮＴ１となるバーストゲートパルスが与えられ、また、マルチプレクサ６６には、バーストゲートパルスを分周器６８によって１／２分周して得られた矩形波状のコントロールパルスＣＮＴ４が与えられ、マルチプレクサ６６のスイッチング動作が制御される。また、サンプルホールド回路６２および６４には、それぞれバーストゲートパルスＢＧＰと同期したコントロールパルスＣＮＴ２およびＣＮＴ３が、１ライン毎に交互に与えられる。
【００４８】
１Ｈ遅延回路４８の動作を図１１を参照して説明する。
入力端７０に図１１（Ａ）に示すようなＬＰＦ４２からの電圧信号ｅ1 が１ライン毎に与えられると、サンプルホールド回路４６は、図１１（Ｆ）に示すコントロールパルスＣＮＴ１のタイミングに従って、図１１（Ｂ）に示すような矩形波信号ｅ2 を出力する。この矩形波信号ｅ2 はサンプルホールド回路６２および６４にそれぞれ与えられる。サンプルホールド回路６２および６４には、それぞれ図１１（Ｇ）および（Ｈ）に示すコントロールパルスＣＮＴ２およびＣＮＴ３が与えられ、これらのコントロールパルスＣＮＴ２およびＣＮＴ３に応じてサンプルホールド回路６２および６４は、それぞれ図１１（Ｃ）および（Ｄ）に示すような矩形波信号ｅ3 およびｅ4 を出力する。そして、マルチプレクサ６６には、図１１（Ｉ）に示すコントロールパルスＣＮＴ４が与えられ、このコントロールパルスＣＮＴ４に応じてマルチプレクサ６６はスイッチング制御されて１ライン毎に矩形波信号ｅ4 およびｅ3 を選択し、出力端７２からは図１１（Ｅ）に示すような矩形波信号ｅ5 が出力される。
【００４９】
図１１（Ｂ）および（Ｅ）にそれぞれ示す矩形波信号ｅ2 およびｅ5 を比較してわかるように、図１１（Ｅ）に示す矩形波信号ｅ5 は図１１（Ｂ）に示す矩形波信号ｅ2 より１ライン遅延されていることがわかる。
なお、図１に示す実施例において、９０°移相器２８は、経路３９上に介挿されてもよく、また、ＡＰＦ１４と位相比較器４０との間に介挿されてもよい。
【００５０】
また、図１に示す実施例では、４．４３ＭＨｚの周波数信号ｆSCがＡＰＦ１４に入力されたときに、位相比較器４０に与えられる２つの入力の位相差が９０°になるように９０°移相器２８を用いたが、たとえば９０°移相器２８の代わりに４５°移相器を用いて位相比較器４０の一方入力を４５°遅延させ、さらに経路３９上に４５°移相器を介挿して位相比較器４０の他方入力を４５°進めて、位相比較器４０の２つの入力の位相差を９０°にするなど、位相比較器４０の２つの入力の位相差が９０°になるならば、９０°移相器２８以外の任意の手段が用いられ得る。
【００５１】
また、上述の実施例では、ＳＥＣＡＭ方式とＰＡＬ方式とを判別する場合について述べたが、ＳＥＣＡＭ方式とＮＴＳＣ方式との判別にも、この発明は用いられ得る。
以上述べた如く、図１の装置によれば、共振回路等を必要とせずにＳＥＣＡＭ方式とＰＡＬ方式とを判別することができる。
【００５２】
ところで、最近のＶＴＲでは輝度信号のＦＭ変調周波数を従来のものに比べて高く、広いデビエーションで変調・復調するＴＶ信号の広帯域記録再生方式が登場してきている。この広帯域記録再生方式は、基本的には輝度信号のＦＭ変調周波数が異なるだけであるので、他の回路ブロックや機構を兼用して従来の狭帯域記録再生方式と同一のＶＴＲに搭載される場合がある。そのような狭帯域記録再生方式と広帯域記録再生方式とが混在しているＶＴＲではビデオテープを再生する際に、いずれのＦＭ再生方式で再生すべきかをＶＴＲが再生ＦＭ信号に基づき自分で判別する必要がある。この判別のために専用の判別回路を設ければ、判別することは可能であるが、そのためには素子数が大幅にアップしてしまう。
【００５３】
そこで本発明では、図１の判別装置を用いて更に狭帯域記録再生方式と広帯域記録再生方式との判別をも行えるようにした。
ＮＴＳＣの狭帯域記録再生方式と広帯域記録再生方式では、ＦＭ変調周波数が次のように異なる。
狭帯域記録再生方式・・・3.4MHZm 〜4.4MHZ
広帯域記録再生方式・・・5.4MHZm 〜7.0MHZ
となっている。この場合、クロマ信号のサブキャリア周波数はいずれも同じでありＮＴＳＣ方式であれば、約3.58MHZである。ＶＴＲのクロマ信号再生回路では、サブキャリア周波数で発振する発振器を有しているので、該発振器の発振出力信号を図１のＡＰＦの基準信号に使用すれば、上記狭帯域記録再生方式と広帯域記録再生方式との判別が可能となる。
【００５４】
その様子を図１２を参照して説明する。図１２において、（１００）はカラー信号が印加される入力端子、（１０１）は周波数信号fscが印加される入力端子、（１０２）はＶＴＲからの再生ＦＭ信号（狭帯域記録再生方式及び広帯域記録再生方式）が印加される入力端子、（１０３）はＮＴＳＣ方式のサブキャリア周波数信号が印加される入力端子、（１０４）及び（１０５）はスイッチ回路、（１０６）は図１のＡＰＦ１４、９０度移相器、位相比較器及びＬＰＦからなる信号処理回路、（１０７）（１０８）はスイッチ回路である。
【００５５】
まず、図１の場合と同様にＳＥＣＡＭ方式とＰＡＬ方式とを判別する場合について説明する。この場合には、スイッチ回路（１０４）及び（１０５）は、ａ側を選択する。又、スイッチ回路（１０７）及び（１０８）も、ａ側を選択する。すると、図１の場合と同様の信号処理経路が作られ、同様の判別によりＳＥＣＡＭ方式とＰＡＬ方式とを判別できる。
【００５６】
次に、ＶＴＲからの再生ＦＭ信号が狭帯域記録再生方式であるか広帯域記録再生方式であるかの判別について説明する。この場合には、スイッチ回路（１０４）及び（１０５）は、ｂ側を選択する。又、スイッチ回路（１０７）及び（１０８）も、ｂ側を選択する。入力端子（１０２）には上述の２種類のＦＭ変調周波数の信号が印加される。入力端子（１０３）にはサブキャリア周波数（ＮＴＳＣ方式：約3.58MHZで）の信号が印加される。ＶＴＲの再生信号処理回路では一般にサブキャリア周波数で発振する発振器が存在するので、該発振器よりサブキャリア周波数信号を供給するようにする。
【００５７】
（ＢＧＰ以外の期間）
ＢＧＰ期間ではマルチプレクサ１２がｂ側となり、サブキャリア周波数信号が入力端子（１０３）、スイッチ回路（１０５）及びマルチプレクサ１２を介して信号処理回路（１０６）に印加される。信号処理回路（１０６）は、図１の場合と同様の動作を行い、内部のＡＰＦ１４の特性は、図１３のように3.58MHZで１８０度の移相量となる。
【００５８】
（ＢＧＰ期間）
ＢＧＰ以外の期間ではマルチプレクサ１２がａ側となり、入力端子（１０２）、スイッチ回路（１０４）及びマルチプレクサ１２を介してＦＭ変調されている信号が信号処理回路（１０６）に印加される。信号処理回路（１０６）は、図１３の特性カーブに従い狭帯域記録再生方式（3.4MHZm 〜4.4MHZ）では大なる移相を行い、広帯域記録再生方式（5.4MHZm 〜7.0MHZ）では移相を行なわない。
【００５９】
すると、図７の特性に従い、信号処理回路（１０６）からは狭帯域記録再生方式で「Ｈ１」レベルが、広帯域記録再生方式で「Ｌ１」レベルが発生する。
尚、図８（Ｃ）と図９（Ｃ）の場合のレベル差に比べてレベル差が小さくなる。従って、信号処理回路（１０６）の出力信号をラッチ回路等（図示せず）でラッチすれば、そのラッチ回路より、ＶＴＲからの再生ＦＭ信号が狭帯域記録再生方式であるか広帯域記録再生方式であるかの判別が可能となる。
【００６０】
図１２の例では再生信号のドロップアウト等を考慮してその判別出力信号をＬＰＦ（５２）より得るようにしている。即ち、サンプルホールド回路（４６）でサンプル・ホールドされた後、スイッチ回路（１０７）及び（１０８）を介してＬＰＦ（５２）に印加され判別される。このような判別でも良いし、ドロップアウト等の恐れがなければ上述のようにしてもよい。
【００６１】
従って、図１２の装置によれば、１つの識別装置でＳＥＣＡＭ方式とＰＡＬ方式との判別と、ＶＴＲからの再生ＦＭ信号が狭帯域記録再生方式であるか広帯域記録再生方式であるかの判別を行うことができ、素子数の大幅な削減が可能となる。
【００６２】
【発明の効果】
この発明によれば、セラミックフィルタや共振アンプなどを用いる必要がないので、全ての回路要素を集積回路に容易に組み込むことができる。特に、この発明によれば、１つの識別装置でＳＥＣＡＭ方式とＰＡＬ方式との判別と、ＶＴＲからの再生ＦＭ信号が狭帯域記録再生方式であるか広帯域記録再生方式であるかの判別を行うことができるので、ＳＥＣＡＭ方式とＰＡＬ方式のＴＶ信号の再生と、再生ＦＭ信号が狭帯域記録再生方式及び広帯域記録再生方式で行えるＶＴＲにおいて、判別回路の削減により、素子数の大幅な削減が可能となる。
【図面の簡単な説明】
【図１】この発明の原理を示すブロック図である。
【図２】この実施例に用いられるＡＰＦの一例を示す回路図である。
【図３】図２に示すＡＰＦに用いられるジャイレータの一例を示す回路図である。
【図４】図２に示すＡＰＦの周波数−移相量特性を示すグラフである。
【図５】この実施例に用いられる９０°移相器の一例を示す回路図である。
【図６】この実施例に用いられる位相比較器の一例を示す回路図である。
【図７】図６に示す位相比較器の動作を示す波形図である。
【図８】この実施例におけるＳＥＣＡＭ方式での各部の動作を示す波形図である。
【図９】この実施例におけるＰＡＬ方式での各部の動作を示す波形図である。
【図１０】この実施例に用いられる１Ｈ遅延回路の一例を示すブロック図である。
【図１１】図１０に示す１Ｈ遅延回路の動作を示す波形図である。
【図１２】この発明の原理を示すブロック図である。
【図１３】図１２に示すＡＰＦの周波数−移相量特性を示すグラフである。
【符号の説明】
１０ …テレビ信号判別回路
１２，６６ …マルチプレクサ
１４ …ＡＰＦ
２８ …９０°移相器
４０，５０ …位相比較器
４２，４４，５２ …ＬＰＦ
４６，６２，６４ …サンプルホールド回路
４８ …１Ｈ遅延回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a reproduction TV signal discrimination circuit for a VTR. More specifically, the present invention relates to a luminance signal in a VTR (television signal recording / reproducing apparatus) that can selectively receive color television signals of different broadcasting systems such as the SECAM system, PAL system, and NTSC system. The present invention relates to a VTR playback television signal discrimination circuit that can discriminate between a first recording / reproducing system and a second recording / reproducing system for TV signals having different FM modulation frequencies by a single discrimination method.
[0002]
[Prior art]
An example of this type of prior art is disclosed in Japanese Patent Application Laid-Open No. 57-207494 published on Dec. 20, 1982. In this prior art, a voltage signal corresponding to a subcarrier frequency is obtained by passing an input color signal through a high-Q band-pass filter, and this voltage signal is used as a tuning point at a frequency half of the horizontal frequency (fH). Give to resonant amplifier. If the output of the resonance amplifier is a sine wave, it can be determined that the SECAM method is used in which the subcarrier frequency changes for each line.
[0003]
[Problems to be solved by the invention]
In this prior art, it is necessary to use a ceramic filter or an amplifier, and there is a problem that it is difficult to configure the signal discrimination circuit with an integrated circuit.
Therefore, a main object of the present invention is to provide a television signal discrimination circuit that can be easily incorporated into an integrated circuit.
[0004]
[Means for Solving the Problems]
The present invention relates to a VTR playback television signal discrimination circuit capable of discriminating between TV systems having different subcarrier frequencies and discriminating between TV signal recording / playback systems having different FM modulation frequencies of luminance signals. A first mode for selecting a subcarrier frequency signal of the first and a frequency signal having a predetermined frequency equal to or near the subcarrier frequency, a reproduction FM signal of the TV signal, and a subcarrier frequency signal of the TV signal are selected. A first switching means having a second mode for transmitting the subcarrier frequency signal or the reproduced FM signal during a burst gate period, and the frequency signal or the subcarrier frequency signal of the TV signal during a period other than the burst gate period. The second switch means for passing the signal and the output signal of the second switch means is phase-shifted according to the frequency A phase shift circuit; and a phase comparison circuit that adjusts the phase shift amount of the phase shift circuit by comparing the phase of the output signal of the phase shift circuit and the output signal of the second switch means. The discrimination signal is created in accordance with the output signal.
[0005]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram showing a part of the principle of the present invention. The television signal discrimination circuit 10 of the embodiment of FIG. The multiplexer 12 receives the color signal and the frequency signal fsc. The frequency signal fsc is set to, for example, a predetermined value equal to or close to either the PAL subcarrier frequency (4.43 MHz) or the SECAM subcarrier frequency (4.40 MHz or 4.25 MHz). In this embodiment, the frequency of the frequency signal fsc is set to 4.43 MHz which is equal to the PAL subcarrier frequency. Therefore, according to this embodiment, since a PAL frequency signal can be used as it is, there is an advantage that it is not necessary to separately provide a special signal generator. However, it goes without saying that the frequency is not limited to 4.43 MHz.
[0006]
The multiplexer 12 is supplied with a burst gate pulse (BGP), a color signal is output from the multiplexer 12 during a burst period in which the burst gate pulse is applied, and the frequency signal fsc is output during a period other than the burst period. Is output. The output of the multiplexer 12 is supplied to an all-pass filter (hereinafter simply referred to as “APF”) 14 having a relatively low Q (for example, Q = 12) via a 90 ° phase shifter 28 (described later).
[0007]
The APF 14 includes a differential amplifier 16 as shown in FIG. The output from the multiplexer 12 is given to the (+) input of the differential amplifier 16 via the resistor R1. One end of the resistor R2 is connected between the (+) input of the differential amplifier 16 and the resistor R1, and the other end of the resistor R2 is grounded. Further, the output of the multiplexer 12 is given to the (−) input of the differential amplifier 16 through a series circuit of the resistor R3, the buffer 18 and the resistor R4. A parallel circuit of a gyrator L, which is a variable inductor, and a capacitor C1 is connected between the buffer 18 and the resistor R4, and one end of the parallel circuit is grounded. That is, the resistor R4, the gyrator L, and the capacitor C1 constitute a bandpass filter, and the output through the bandpass filter is given to the (−) input of the differential amplifier 16. Further, the output of the differential amplifier 16 is fed back to the (−) input of the differential amplifier 16 via the resistor R5. Therefore, the circuit shown in FIG. 2 constitutes the APF 14 as a whole.
[0008]
Here, when the input voltage of the APF 14 is Vin, the input voltage of the buffer 18 is Va, and the output voltage of the APF 14 is Vout, the input voltage Va is expressed by Equation 1.
[0009]
[Expression 1]

[0010]
Further, the output voltage Vout is expressed by Equation 2.
[0011]
[Expression 2]

[0012]
Here, assuming that R1 = 2 · R2 and R5 = 2 · R3, the output signal Vout is expressed by Equation 3.
[0013]
[Equation 3]

[0014]
Equation 3 shows the transfer characteristics of the APF 14.
Moreover, as a gyrator L used for APF14 shown in FIG. 2, what is shown, for example in FIG. 3 is used.
The gyrator L shown in FIG. 3 includes a differential amplifier circuit 20. A series circuit of a resistor R 6 and a buffer 22 is connected to the (+) input of the differential amplifier circuit 20. Further, one end of the resistor R7 is connected between the (+) input of the differential amplifier 20 and the resistor R6, and the other end of the resistor R7 is grounded. The (−) input of the differential amplifier 20 is connected to one end of a resistor R8 whose other end is grounded, and the output of the differential amplifier 20 is fed back to the (−) input via the capacitor C2. The output of the differential amplifier 20 is given to one input of the amplifier 26 via the resistor R9, and the connection point between the (+) input of the differential amplifier 20 and the resistor R7 is a series circuit of the buffer 24 and the resistor R10. To the other input of the amplifier 26. A resistor R11 is connected between one input and the other input of the amplifier 26. The output of the amplifier 26 is connected to the input of the buffer 22 and is current-feedback. Here, the input signal supplied to the buffer 22 is V1, the output signal of the differential amplifier 20 is V2, the signal indicating the voltage between both inputs of the amplifier 26 is V3, and the current flowing through the current feedback path from the amplifier 26 is i and When the amplification factor of the amplifier 26 is gm, Equations 4 and 5 are obtained.
[0015]
[Expression 4]

[0016]
[Equation 5]

[0017]
Therefore, the signal V3 is a signal whose phase is delayed by 90 ° compared to the input signal V1, and the current i is fed back to the input of the buffer 22 so that the current i is compared with the input signal V1, as shown in Equation 6. As shown in Equation 7, the gyrator L forms an equivalent inductance with a 90 ° phase delay.
[0018]
[Formula 6]

[0019]
[Expression 7]

[0020]
The APF 14 performs so-called frequency-phase conversion. In this embodiment, as shown in FIG. 4, when a color signal having a subcarrier frequency of 4.43 MHz is given with a subcarrier frequency of 4.43 MHz as a reference, the color signal is phase-shifted by 180 °. Therefore, if the subcarrier frequency of the color signal supplied to the APF 14 is not 4.43 MHz, the amount of phase shift is shifted from 180 ° according to the difference between the frequency and 4.43 MHz.
[0021]
Returning to FIG. 1, the 90 ° phase shifter 28 is configured as shown in FIG. 5, for example. In the 90 ° phase shifter 28 shown in FIG. 5, the input terminal 30a is connected to the base of the transistor Q2 of the differentially connected transistors Q1 and Q2 via the resistor R12. The input terminal 30b is connected to the positive electrode of the constant voltage source 32 whose negative electrode is grounded, is connected to the bases of the transistors Q3 and Q4 of the differentially connected transistors Q3 and Q4 via the resistor R13, and further via the resistor R14. To the base of the transistor Q1. The emitters of the transistors Q1 and Q2 are commonly grounded via a series circuit of a transistor Q8 and a resistor R15. The collector of the transistor Q1 is directly connected to the power supply Vcc, and the collector of the transistor Q2 is connected to the power supply Vcc through a series circuit of the transistor Q6 and the resistor R16. The connection point between the collector of transistor Q2 and the collector of transistor Q6 is connected to the base of transistor Q5 and the collector of transistor Q3.
[0022]
The base of transistor Q6 is connected to the base and collector of transistor Q7, and the emitter of transistor Q7 is connected to power supply Vcc via resistor R17. These transistors Q6 and Q7 form a current mirror circuit. The collector of transistor Q7 is grounded via a series circuit of transistor Q10 and resistor R18. The collector of the transistor Q5 is directly connected to the power supply Vcc, and its emitter is grounded via a series circuit of the transistor Q9 and the resistor R19.
[0023]
The base of transistor Q2 is connected to the base of transistor Q3 via a series circuit of capacitor C3 and resistor R20. A connection point between the capacitor C3 and the resistor R20 is connected to the output terminal 30c. The output terminal 30d is grounded. A capacitor C4 is inserted between the base of the transistor Q3 and the base of the transistor Q4, and their emitters are commonly grounded via a series circuit of the transistor Q11 and the resistor R21. The bases of the transistors Q8, Q9, Q10 and Q11 are commonly connected to the positive electrode of the constant voltage source 34 whose negative electrode is grounded. That is, this 90 ° phase shifter 28 includes transistors Q1, Q2, Q5, Q6, Q7, Q8, Q9, and Q10, a resistor R12 that constitutes a high-pass filter, a capacitor C3, and the like. The DC negative feedback amplifier circuit 36 is surrounded by a resistor R20 and R13 and a capacitor C4 constituting a low-pass filter, transistors Q3 and Q4, etc., and surrounded by a two-dot chain line in FIG. A DC negative feedback circuit 38 for feeding back the voltage to the negative feedback amplifier circuit 36 is provided.
[0024]
Transistors Q8, Q9, Q10 and Q11 constitute a constant current source, and resistors R15, R18 and R21 are set to the same resistance value. Therefore, if the collector currents of the transistors Q8, Q10, and Q11 are equal and the current values are 2Io, the transistors Q6 and Q7 constitute a current mirror circuit, so that the resistance values of the resistors R16 and R17 have the same resistance value. If so, the collector current of transistor Q6 is 2Io.
[0025]
Next, the AC operation of the 90 ° phase shifter 28 will be described. The base of the transistor Q1 is grounded in an alternating manner. The transistor Q6 is a load for taking out the outputs from the differentially connected transistors Q1 and Q2 as a current, and the AC load is a very large value, so the open loop gain A is sufficiently large. When the collector current of the transistor Q2 changes, the base current of the transistor Q5 changes, and the output is derived as a voltage by the emitter follower of the transistor Q5. The output voltage eo output from the emitter follower of the transistor Q5 is supplied to the high-pass filter of the capacitor C3 and the resistor R12. Therefore, the base potential of the transistor Q2 is given by Equation 8.
[0026]
[Equation 8]

[0027]
Since the base potential of the transistor Q1 is grounded in an alternating manner, the relationship between the input voltage ei and the output voltage eo is given by equation (9).
[0028]
[Equation 9]

[0029]
Here, considering that the open-loop gain A is sufficiently large, it will be understood that Equation 9 is transformed into Equation 10 of the following equation and the amount of phase shift becomes 90 °.
[0030]
[Expression 10]

[0031]
Next, a DC operation will be described. In the negative feedback amplifier circuit 36, negative feedback is performed in an AC manner, but no negative feedback is performed in a DC manner by the capacitor C3. Therefore, the emitter voltage of the transistor Q5 becomes indefinite, and the negative feedback amplifier circuit 36 does not operate as it is. However, only the DC component of the voltage output from the emitter follower of the transistor Q5 is supplied to the resistors R20 and R13 and the low-pass filter of the capacitor C4, and is supplied to the bases of the transistors Q3 and Q4 of the differentially connected transistors Q3 and Q4. . A constant voltage is supplied to the base of the transistor Q4 from the constant voltage source 32. If the base current of the transistors Q3 and Q4 and the voltage drop due to the resistors R20 and R13 are ignored, the collector of the transistor Q11 is caused by the difference between the base voltages. The shunt ratio of current 2Io changes, and the collector current of transistor Q3 changes.
[0032]
Since the DC voltage at the bases of the transistors Q1 and Q2 is held at the voltage of the constant voltage source 32, if the base current of the transistors Q1 and Q2 and the voltage drop due to the resistors R12 and R14 are ignored, the collectors flowing in the transistors Q1 and Q2, respectively. The current becomes Io obtained by equally dividing the collector current 2Io of the transistor Q8.
[0033]
Further, since the collector current of the transistor Q6 is 2Io, if the base current of the transistor Q5 is small and can be ignored, the collector current of the transistor Q3 is Io obtained by subtracting the collector current of the transistor Q2 from the collector current of the transistor Q6. Become. In order for the collector current of the transistor Q3 of the differentially connected transistors Q3 and Q4 to be Io, the collector current of the transistor Q11 is 2Io, so the base voltages of the transistors Q3 and Q4 must be equal. Since the DC voltage of the emitter of the transistor Q5 is fixed to the voltage of the constant voltage source 32, the negative feedback amplifier circuit 36 operates normally with this voltage as the operating point.
[0034]
Returning to FIG. 1, the signal delayed in phase by the 90 ° phase shifter 28 and the APF 14 and the signal from the multiplexer 12 via the path 39 are supplied to the phase comparator 40. The phase comparator 40 is configured as shown in FIG. 6, for example, and operates as shown in FIG.
That is, a signal as shown in FIG. 7A is input to the input terminals 42 and 44 shown in FIG. 6, and a signal as shown in FIG. 7B is input to the input terminals 46 and 48. .
[0035]
When both signals are in phase, transistors Q21 and Q25 are turned on in the positive cycle and transistors Q23 and Q26 are turned on in the negative cycle. Accordingly, the voltage at the output terminal A pulsates every half cycle in the negative direction as shown in FIG. 7C, and the voltage at the output terminal B becomes a constant voltage as shown in FIG. 7D. Therefore, the output of the phase comparator 40 taken out from the output terminals A and B is the difference between FIG. 7C and FIG. 7D, and is as shown in FIG. Therefore, a low voltage filter (hereinafter simply referred to as “LPF”) 42 that receives the output of the phase comparator 40 outputs a negative voltage signal when both signals are in phase, as shown in FIG.
[0036]
When both signals are in opposite phases, the transistors Q24 and Q26 are turned on when the signals from the input terminals 42 and 44 are positive, and the transistors Q22 and Q25 are turned on when the signal is negative. Therefore, the voltage at the output terminal A becomes constant as shown in FIG. 7C, and the voltage at the output terminal B pulsates every half cycle in the negative direction as shown in FIG. 7D. Therefore, the output of the phase comparator 40 taken out from the output terminals A and B is the difference between FIG. 7C and FIG. 7D, and is as shown in FIG. Accordingly, as shown in FIG. 7F, the LPF 42 outputs a positive voltage signal when both signals are in reverse phase.
[0037]
When both signals have a phase difference of 90 °, the transistors Q21 and Q25 are turned on in the first half of the first half of the signal from the input terminals 42 and 44 shown in FIG. 7A, and the transistors Q24 and Q26 are turned on in the second half. Turn on. Further, the transistors Q23 and Q26 are turned on in the first half of the second half of the signal from the input terminals 42 and 44, and the transistors Q22 and Q25 are turned on in the second half. Therefore, the voltage at the output terminal A becomes a negative direction voltage only in the first half of each half cycle as shown in FIG. 7C, and the voltage at the output terminal B is in the latter half of each half cycle as shown in FIG. Only appears as negative voltage. Therefore, the output of the phase comparator 40 taken out from the output terminals A and B is as shown in FIG. 7E, and the LPF 42 has a 90 ° phase difference between both signals as shown in FIG. 7F. A voltage signal of almost zero is outputted when
[0038]
In this way, when the phase difference between the two signals input to the phase comparator 40 is 90 °, the LPF 42 outputs a substantially zero voltage signal. When the phase difference between the two signals is shifted from 90 °, a positive or negative voltage signal corresponding to the shift amount is output from the LPF 42.
That is, the phase comparator 40 and the LPF 42 perform phase comparison between the input and output of the APF 14 and perform phase-voltage (Phase-Volt.) Conversion.
[0039]
A control signal as shown in FIG. 7F from the phase comparator 40 is fed back to the APF 14 via the LPF 44 provided for calibration. However, the LPF 44 holds the voltage signal without outputting it during the burst period. Thus, by feeding back the output from the phase comparator 40 to the APF 14 via the LPF 44, the phase delay operation of the APF 14 can be stabilized. That is, by supplying a frequency signal of 4.43 MHz to the APF 4 during a period other than the burst period, the center frequency of the APF 14 is automatically adjusted to coincide with 4.43 MHz, and the APF 14 has a subcarrier frequency of 4.43 MHz. When a signal is given, the center frequency is adjusted by managing the phase so that the input / output phase difference is always −180 °.
[0040]
That is, the phase comparator 40 operates for discriminating a television signal in the burst period, and operates for automatic adjustment of the center frequency of the APF 14 in a period other than the burst period.
The voltage signal from the LPF 42 is given to the sample hold circuit 46. The sample hold circuit 46 holds the voltage signal from the LPF 44 in the burst period for 1H period using the burst gate pulse. That is, a burst gate pulse is applied to the sample hold circuit 46. For example, a voltage signal applied from the LPF 42 is sampled and held at the time of falling of the burst gate pulse to generate a rectangular wave signal, and the rectangular wave signal is delayed by 1H. The circuit 48 and the phase comparator 50 are provided. In the 1H delay circuit 48, the rectangular wave signal is delayed by one line and then supplied to the phase comparator 50. The phase comparator 50 is configured in the same manner as the phase comparator 40. Accordingly, the phase comparator 50 outputs a high level signal if the phase difference between the two rectangular wave signals is 180 °, and outputs a low level signal if the two rectangular wave signals are in phase.
[0041]
For example, in the SECAM system, two rectangular wave signals having a phase difference of 180 ° are input to the phase comparator 50. In the PAL system and the NTSC system, two rectangular wave signals having the same phase are input. Since two rectangular wave signals are input with a large phase difference, the phase comparator 50 outputs signals of different levels. This signal is converted by the LPF 52 into a voltage signal having a level corresponding to the level of the signal. This voltage signal is given to the comparator 54 having hysteresis characteristics and is compared with the reference voltage Vref. If the voltage signal from the LPF 52 is greater than the reference voltage Vref, one of the two determination signals of “high level” and “low level” is output from the comparator 54 at a TTL level, for example. Based on this determination signal, it is possible to determine whether the television system is the SECAM system, or any other PAL system or NTSC system. The comparator 54 has a hysteresis characteristic so that the output discrimination signal does not chatter when a signal that is difficult to discriminate is input.
[0042]
Here, the discrimination operation between the SECAM system and the PAL system of the television signal discrimination circuit 10 will be described with reference to FIGS.
First, in the case of the SECAM system, the operation waveforms of the respective parts are as shown in FIG.
First, the multiplexer 12 outputs a signal as shown in FIG. The multiplexer 12 outputs a color burst signal in order to extract the subcarrier frequency of the color signal during the burst period. By outputting this color burst signal, subcarrier frequencies of 4.25 MHz and 4.41 MHz are alternately extracted for each line. The multiplexer 12 outputs the frequency signal fsc during a period other than the burst period. In this embodiment, the frequency signal fsc is set to 4.43 MHz. The burst gate pulse (BGP) is shown in FIG. The LPF 42 outputs a voltage signal as shown in FIG. This voltage signal is expressed as a larger amplitude as the difference between the reference 4.43 MHz frequency and the subcarrier frequency increases, and is large when the color signal subcarrier frequency is 4.25 MHz. In some cases, the voltage becomes smaller, and two types of voltage signals are repeatedly output for each line. A rectangular wave signal as shown in FIG. 8D is output from the sample hold circuit 46 to which this voltage signal is input. This rectangular wave signal is generated by holding the output of the LPF 42 at the time when the burst gate pulse falls. The rectangular wave signal shown in FIG. 8D repeats “high level” and “low level” for each line. This is due to the fact that only two types of subcarrier frequencies are alternately output for each line only in the SECAM system. Incidentally, in the PAL system that outputs the same subcarrier frequency for each line, the rectangular wave signal (see FIG. 9D described later) also has the same waveform as each line, so the SECAM system and the PAL system will be described later. Can be discriminated. The phase comparator 50 outputs a high level voltage signal as shown in FIG.
[0043]
On the other hand, in the case of the PAL system, the operation waveform of each part is as shown in FIG.
First, the multiplexer 12 outputs a signal as shown in FIG. A burst gate pulse as shown in FIG. 9B is applied to the multiplexer 12, and a 4.43 MHz color burst signal is output for each line in the burst period. The multiplexer 12 outputs the frequency signal fsc during a period other than the burst period. Then, a voltage signal as shown in FIG. 9C is output from the LPF 42, and a rectangular wave signal as shown in FIG. 9D is output from the sample hold circuit 46 to which this voltage signal is input. . As a result, the phase comparator 50 outputs a low level voltage signal as shown in FIG. Note that the voltage signal shown in FIG. 9C includes noise a every 1H. This noise a is caused by the burst period in which the burst gate pulse shown in FIG. This occurs because it is longer than the generation period of the color burst signal shown in FIG.
[0044]
As can be seen from the voltage signals shown in FIGS. 8E and 9E, respectively, the levels of the voltage signals of the SECAM method and the PAL method are different. Therefore, the discrimination signal from the comparator 54 is, for example, high in the SECAM method. In the level and PAL systems, signals are output as signals different from the low level, and both types can be discriminated.
[0045]
In the television signal discriminating circuit 10, by applying the frequency-phase characteristic of the APF 14, a circuit can be configured using a filter having a Q within a range that can be built in the IC.
Further, a reference filter for filter calibration is not necessary, and only an APF for signal discrimination is sufficient. Therefore, conventionally, a reference filter and another filter such as a BPF of the same form are incorporated in the same IC, and the filter characteristics (for example, center frequency) of the other filter such as BPF are adjusted using the reference filter. In this case, the characteristics are shifted and the desired characteristics cannot be obtained, which affects the discrimination operation. However, this is not the case with the present invention.
[0046]
Further, the use of the APF 14 without using the conventionally used BPF has the following advantages. A conventional BPF is a ceramic filter having a Q of about 40 and is difficult to be incorporated in an IC due to its high Q. However, the APF 14 is easily incorporated in an IC. Moreover, since the phase change rate (vs. frequency) of the APF 14 is twice that of the BPF, the detection sensitivity can be increased even with a low Q.
[0047]
In addition, in order to incorporate a conventionally used fH / 2 resonance filter in an IC, the inductor incorporated in the IC must be made considerably large, and the characteristics of the fH / 2 resonance filter have a considerable influence on the discrimination accuracy. However, in the present invention in which the fH / 2 resonance filter is not used, such a problem does not occur.
Further, the 1H delay circuit 48 used in the above-described embodiment is configured as shown in FIG. 10, for example. A 1H delay circuit 48 shown in FIG. 10 includes two sample hold circuits 62 and 64 connected to the sample hold circuit 46 and a multiplexer 66 that selects one of the sample hold circuits 62 and 64. The sample and hold circuit 46 is supplied with a burst gate pulse as the control pulse CNT1, and the multiplexer 66 has a rectangular wave shape obtained by dividing the burst gate pulse by 1/2 by the frequency divider 68. A control pulse CNT4 is applied, and the switching operation of the multiplexer 66 is controlled. Control pulses CNT2 and CNT3 synchronized with the burst gate pulse BGP are alternately applied to the sample hold circuits 62 and 64 for each line.
[0048]
The operation of the 1H delay circuit 48 will be described with reference to FIG.
When the voltage signal e1 from the LPF 42 as shown in FIG. 11A is applied to the input terminal 70 for each line, the sample hold circuit 46 changes the timing shown in FIG. 11 according to the timing of the control pulse CNT1 shown in FIG. A rectangular wave signal e2 as shown in (B) is output. This rectangular wave signal e2 is applied to sample and hold circuits 62 and 64, respectively. Control pulses CNT2 and CNT3 shown in FIGS. 11G and 11H are applied to the sample and hold circuits 62 and 64, respectively. In response to these control pulses CNT2 and CNT3, the sample and hold circuits 62 and 64 are respectively shown in FIG. 11 (C) and rectangular wave signals e3 and e4 as shown in (D) are output. The control pulse CNT4 shown in FIG. 11 (I) is applied to the multiplexer 66, and the multiplexer 66 is switched in accordance with the control pulse CNT4 to select and output the rectangular wave signals e4 and e3 for each line. From the end 72, a rectangular wave signal e5 as shown in FIG.
[0049]
As can be seen by comparing the rectangular wave signals e2 and e5 shown in FIGS. 11 (B) and 11 (E), the rectangular wave signal e5 shown in FIG. 11 (E) is obtained from the rectangular wave signal e2 shown in FIG. 11 (B). It can be seen that one line is delayed.
In the embodiment shown in FIG. 1, the 90 ° phase shifter 28 may be inserted on the path 39, or may be inserted between the APF 14 and the phase comparator 40.
[0050]
Further, in the embodiment shown in FIG. 1, when a 4.43 MHz frequency signal fSC is input to the APF 14, a 90 ° phase shift is performed so that the phase difference between the two inputs given to the phase comparator 40 is 90 °. For example, a 45 ° phase shifter is used instead of the 90 ° phase shifter 28 to delay one input of the phase comparator 40 by 45 °, and a 45 ° phase shifter is routed on the path 39. If the phase difference between the two inputs of the phase comparator 40 is 90 °, for example, the phase difference between the two inputs of the phase comparator 40 is 90 ° by advancing the other input of the phase comparator 40 by 45 °. For example, any means other than the 90 ° phase shifter 28 can be used.
[0051]
In the above-described embodiments, the case of discriminating between the SECAM system and the PAL system has been described. However, the present invention can also be used to discriminate between the SECAM system and the NTSC system.
As described above, according to the apparatus of FIG. 1, it is possible to distinguish between the SECAM method and the PAL method without requiring a resonance circuit or the like.
[0052]
By the way, in recent VTRs, the FM modulation frequency of the luminance signal is higher than that of the conventional one, and a TV signal broadband recording / reproducing system that modulates and demodulates with a wide range of deviations has appeared. Since this wideband recording / reproducing system basically differs only in the FM modulation frequency of the luminance signal, it is mounted on the same VTR as the conventional narrowband recording / reproducing system by combining other circuit blocks and mechanisms. There is. In a VTR in which such a narrow-band recording / reproducing method and a wide-band recording / reproducing method are mixed, when the video tape is reproduced, the VTR determines by itself the FM reproducing method to be reproduced based on the reproduced FM signal. There is a need. If a dedicated determination circuit is provided for this determination, it is possible to determine, but for this purpose, the number of elements is greatly increased.
[0053]
Therefore, in the present invention, the discrimination device of FIG. 1 can be used to further discriminate between the narrowband recording / reproducing method and the wideband recording / reproducing method.
The FM modulation frequency differs between the NTSC narrow-band recording / reproducing system and the wide-band recording / reproducing system as follows.
Narrow-band recording / playback system: 3.4 MHz to 4.4 MHz
Wideband recording / reproducing system: 5.4MHZm to 7.0MHZ
It has become. In this case, the subcarrier frequencies of the chroma signal are all the same, and in the case of the NTSC system, it is about 3.58 MHz. Since the VTR chroma signal reproducing circuit has an oscillator that oscillates at a subcarrier frequency, if the oscillation output signal of the oscillator is used as the reference signal of the APF in FIG. Discrimination from the playback method is possible.
[0054]
This will be described with reference to FIG. In FIG. 12, (100) is an input terminal to which a color signal is applied, (101) is an input terminal to which a frequency signal fsc is applied, and (102) is a reproduction FM signal from a VTR (narrowband recording / reproduction method and wideband recording). (103) is an input terminal to which an NTSC subcarrier frequency signal is applied, (104) and (105) are switch circuits, and (106) is the APF of FIG. A signal processing circuit including a phase shifter, a phase comparator, and an LPF, and (107) and (108) are switch circuits.
[0055]
First, the case where the SECAM method and the PAL method are discriminated as in the case of FIG. 1 will be described. In this case, the switch circuits (104) and (105) select the a side. The switch circuits (107) and (108) also select the a side. Then, a signal processing path similar to that in the case of FIG. 1 is created, and the SECAM method and the PAL method can be determined by the same determination.
[0056]
Next, the determination of whether the reproduced FM signal from the VTR is a narrowband recording / reproducing system or a wideband recording / reproducing system will be described. In this case, the switch circuits (104) and (105) select the b side. The switch circuits (107) and (108) also select the b side. The above-mentioned two types of FM modulation frequency signals are applied to the input terminal (102). A signal having a subcarrier frequency (NTSC system: about 3.58 MHz) is applied to the input terminal (103). In a reproduction signal processing circuit of a VTR, there is generally an oscillator that oscillates at a subcarrier frequency. Therefore, a subcarrier frequency signal is supplied from the oscillator.
[0057]
(Period other than BGP)
In the BGP period, the multiplexer 12 is on the b side, and the subcarrier frequency signal is applied to the signal processing circuit (106) via the input terminal (103), the switch circuit (105), and the multiplexer 12. The signal processing circuit (106) performs the same operation as in FIG. 1, and the characteristic of the internal APF 14 is a phase shift amount of 180 degrees at 3.58 MHz as shown in FIG.
[0058]
(BGP period)
During a period other than BGP, the multiplexer 12 is on the a side, and an FM-modulated signal is applied to the signal processing circuit (106) via the input terminal (102), the switch circuit (104), and the multiplexer 12. The signal processing circuit (106) performs a large phase shift in the narrow band recording / reproducing system (3.4MHZm to 4.4MHZ) according to the characteristic curve of FIG. Absent.
[0059]
Then, according to the characteristics shown in FIG. 7, the signal processing circuit (106) generates the “H1” level in the narrow-band recording / reproducing method and the “L1” level in the wide-band recording / reproducing method.
Note that the level difference is smaller than the level difference in the case of FIG. 8C and FIG. 9C. Therefore, if the output signal of the signal processing circuit (106) is latched by a latch circuit or the like (not shown), the reproduction FM signal from the VTR is narrow band recording / reproducing system or wide band recording / reproducing system. It is possible to determine whether there is any.
[0060]
In the example of FIG. 12, the discrimination output signal is obtained from the LPF (52) in consideration of the dropout of the reproduction signal. That is, after being sampled and held by the sample and hold circuit (46), it is applied to the LPF (52) through the switch circuits (107) and (108) for discrimination. Such determination may be performed, or the above may be performed if there is no fear of dropout or the like.
[0061]
Therefore, according to the apparatus of FIG. 12, it is possible to discriminate between the SECAM system and the PAL system with a single identification device, and to determine whether the playback FM signal from the VTR is a narrowband recording / reproducing system or a wideband recording / reproducing system. This can be done, and the number of elements can be greatly reduced.
[0062]
【The invention's effect】
According to the present invention, since it is not necessary to use a ceramic filter or a resonant amplifier, all circuit elements can be easily incorporated into an integrated circuit. In particular, according to the present invention, it is possible to discriminate between the SECAM system and the PAL system with one identification device and to determine whether the reproduced FM signal from the VTR is a narrowband recording / reproducing system or a wideband recording / reproducing system. Therefore, the number of elements can be greatly reduced by reducing the number of discriminators in a VTR that can play back TV signals in SECAM and PAL formats, and that can play back FM signals in narrowband recording and playback systems and wideband recording and playback systems. Become.
[Brief description of the drawings]
FIG. 1 is a block diagram showing the principle of the present invention.
FIG. 2 is a circuit diagram showing an example of an APF used in this embodiment.
FIG. 3 is a circuit diagram showing an example of a gyrator used in the APF shown in FIG. 2;
4 is a graph showing frequency-phase shift amount characteristics of the APF shown in FIG.
FIG. 5 is a circuit diagram showing an example of a 90 ° phase shifter used in this embodiment.
FIG. 6 is a circuit diagram showing an example of a phase comparator used in this embodiment.
7 is a waveform diagram showing an operation of the phase comparator shown in FIG. 6. FIG.
FIG. 8 is a waveform diagram showing the operation of each part in the SECAM method in this embodiment.
FIG. 9 is a waveform diagram showing the operation of each part in the PAL system in this embodiment.
FIG. 10 is a block diagram showing an example of a 1H delay circuit used in this embodiment.
11 is a waveform diagram showing an operation of the 1H delay circuit shown in FIG.
FIG. 12 is a block diagram showing the principle of the present invention.
13 is a graph showing frequency-phase shift amount characteristics of the APF shown in FIG.
[Explanation of symbols]
10 ... Television signal discrimination circuit
12, 66 ... multiplexer
14 APF
28… 90 ° phase shifter
40, 50 ... Phase comparator
42, 44, 52 ... LPF
46, 62, 64 ... sample hold circuit
48 ... 1H delay circuit

Claims (2)

A VTR playback TV signal discrimination circuit capable of discriminating between TV systems having different subcarrier frequencies and discriminating between recording and playback systems of TV signals having different FM modulation frequencies of luminance signals,
A first mode for selecting a subcarrier frequency signal of a TV signal and a frequency signal having a predetermined frequency equal to or near the subcarrier frequency, a reproduction FM signal of the TV signal, and a subcarrier frequency signal of the TV signal First switch means having a second mode for selecting
Second switch means for passing the subcarrier frequency signal or the reproduced FM signal during a burst gate period and passing the frequency signal or the subcarrier frequency signal of the TV signal during a period other than the burst gate period;
A phase shift circuit that shifts the output signal of the second switch means in accordance with the frequency;
A phase comparison circuit for comparing the phase of the output signal of the phase shift circuit and the output signal of the second switch means to adjust the amount of phase shift of the phase shift circuit, and according to the output signal of the phase comparison circuit A reproduction TV signal discrimination circuit for a VTR, characterized in that a discrimination signal is generated by the method. A VTR playback TV signal discrimination circuit capable of discriminating between TV systems having different subcarrier frequencies and discriminating between recording and playback systems of TV signals having different FM modulation frequencies of luminance signals,
A first mode for selecting a subcarrier frequency signal of a TV signal and a frequency signal having a predetermined frequency equal to or near the subcarrier frequency, a reproduction FM signal of the TV signal, and a subcarrier frequency signal of the TV signal First switch means having a second mode for selecting
Second switch means for passing the subcarrier frequency signal or the reproduced FM signal during a burst gate period and passing the frequency signal or the subcarrier frequency signal of the TV signal during a period other than the burst gate period;
A phase shift circuit that shifts the output signal of the second switch means in accordance with the frequency;
A first phase comparison circuit that compares the phase of the output signal of the phase shift circuit and the output signal of the second switch means to adjust the phase shift amount of the phase shift circuit;
Signal conversion means for converting the output signal of the first phase comparison circuit into a rectangular wave signal;
Delay means for delaying the phase of the rectangular wave signal by one line, and a second phase comparison circuit for performing phase comparison between the rectangular wave signal from the signal converting means and the rectangular wave signal from the delay means, A reproduction TV signal discrimination circuit for a VTR, characterized in that a discrimination signal is created according to the output signals of the first and second phase comparison circuits.

Images