JP3684404B2 - イーサネットパケットスイッチハブのためのフロー制御方法および装置 - Google Patents
イーサネットパケットスイッチハブのためのフロー制御方法および装置 Download PDFInfo
- Publication number
- JP3684404B2 JP3684404B2 JP50046197A JP50046197A JP3684404B2 JP 3684404 B2 JP3684404 B2 JP 3684404B2 JP 50046197 A JP50046197 A JP 50046197A JP 50046197 A JP50046197 A JP 50046197A JP 3684404 B2 JP3684404 B2 JP 3684404B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- packet
- data packet
- back pressure
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 27
- 238000004891 communication Methods 0.000 claims description 18
- 239000000872 buffer Substances 0.000 claims description 12
- 230000015654 memory Effects 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000003139 buffering effect Effects 0.000 description 5
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012913 prioritisation Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000001115 mace Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/13—Flow control; Congestion control in a LAN segment, e.g. ring or bus
- H04L47/135—Flow control; Congestion control in a LAN segment, e.g. ring or bus by jamming the transmission media
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/506—Backpressure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
この発明は、一般的にはコンピュータローカルエリアネットワークに用いられるデータパケットスイッチに関し、より特定的には、そのようなコンピュータネットワークのスイッチに宛てられたパケットのフロー制御を実現するための方法および装置に関する。
コンピュータのネットワークは今日のビジネス環境で一般的に用いられている。一般的なネットワークシステム構造では、1つまたはそれ以上のリピータを用いる。リピータは典型的にはいくつかのポートを含む。1つのポートで受取られたあるデータパケットはリピータの他のポートから再送信される。各々のリピータは、1つのポートにおいて受信されたデータパケットのタイミングおよび振幅劣化を修復し、これらを他のすべてのポートに、したがってネットワーク全体にわたって、再送信する。イーサネットネットワークのような、CSMA/CD方式のネットワークを用いるネットワークでは、すべてのデータパケットはすべてのリピータを通過する。ネットワーク管理者は、したがってネットワークの稼動に関する情報を集めるためのネットワーク上の道具として、各々のリピータを便利に利用することができる。
従来のイーサネット(802.3 10BASE5)およびチーパネット(802.3 10BASE2)においては、ローカルエリアネットワークのすべてのノードが接続されるリニアバスを同軸ケーブルが提供している。IEEEによって公表された規格(IEEE規格802.3)は、コンピュータネットワークのためのさまざまな機能性を規定する。この規格を、すべての目的のために明示的に引用により援用する。信号伝達は、電流同期技術を用いて達成され、同軸ケーブルの中心導体は信号に用いられ、同軸ケーブルの遮蔽導体は基準電圧(典型的には接地)に用いられる。より線対イーサネット(802.3 10BASE−T)は、同軸ケーブルではなく標準音声帯域電話ケーブルを用いる。電話ケーブルは、送信および受信のために別々の導線の対を用いる。
より線対イーサネットを用いる際、ネットワーク構成はスタートポロジーである。スタートポロジーはいくつかの端末局またはデータ端末(DTE)装置を考慮したものであり、これらの装置はすべて、スターの中心に位置するマルチポートリピータに結合されている。リピータは信号の振幅およびタイミングの復元を行なう。リピータは、そのポートの1つにおいてビットストリームを受け、すべての適当な出力ポートへの信号振幅レベルおよびタイミング要件を修復する。リピータはその他のポートのすべてに、整形し直されタイミングが調整し直された入力ビットストリームを中継する。ある意味でリピータは論理的同軸ケーブルとして作用し、同軸ケーブルが用いられるときとちょうど同じように、より線対ネットワークに接続されたすべてのノードが、他のどのノードからでも各々の送信を受けることを可能にする。導体の対は差分信号送信を用い、1対は送信用、もう1対は受信用である。
従来のやり方で配線された同軸イーサネットネットワークにおいて、リピータはネットワークの物理的距離制限を拡張するための機構として用いられるが、IEEE802.3 10BASE−Tにおける規格は、2つ以上のノードが存在する場合はいつでもノード間に接続可能性を提供するというリピータの用途を指定している。従来のイーサネット方式のリピータとより線対方式のリピータとでは電線の物理的信号伝達が異なるが、リピータの機能は同じであり、同様に、ネットワークに関係しているノード間でメッセージを伝達するのに用いられるフレームまたはパケット形式も同じである。
パケットは、交互の(「1」および「0」)パターンであるプリアンブルシーケンスで始まる。プリアンブルシーケンスはネットワーク上に各フレームの始めにおいてこの場合は5メガヘルツ(MHz)である単一の周波数を提供し、受信器が関連のビットストリームを捕捉しロックするのを可能にする。プリアンブルシーケンスの後に、フレーム開始識別子が続き、そのすぐあとに送信のデータ部分がある。フレーム開始デリミタ(802.3)または同期シーケンス(イーサネット)のいずれかがメッセージのデータ部分の開始を表わす。フレーム開始識別子に続くのは、行先アドレス(DA)および発信元アドレス(SA)の2つのアドレスフィールドである。これらのアドレスはともに48ビット値であり、最下位ビット(LSB)から先に送信される。
各DTEに対応するメディアアクセスコントローラ(MAC)は、行先アドレスを用いて、入来パケットが対応のノードにアドレスされているかどうかを判定する。受信ノードがそのノードアドレスと行先アドレスフィールド内に送信されているアドレスとの間に一致を検出すると、そのノードはパケットを受信しようと試みる。一致するアドレスを検出しなかったMACを有するノードでは、典型的にはパケットの残り部分を無視する。
802.3規格で指示されている行先アドレス指定には、以下の3種類がある。
1.個別 DAフィールドは、ネットワーク上の単一のノードに割当てられた個別で一意のアドレスを含む。
2.マルチキャスト DAの最初のビット(LSB)がセットされているとき、DAの残り部分はグループアドレスを含む。実際にアドレスされたノード群は上位層機能により決定される。一般的に、グループアドレスの使用は、ネットワーク上の論理的に類似したノードのサブセットへメッセージを送信するように設計されている。
3.ブロードキャスト ブロードキャストとは、DAフィールドがすべて「1」にセットされているマルチキャストアドレスの特別な形態である。このアドレスは予約されており、ネットワーク上のすべてのノードはブロードキャストメッセージを受信できなければならない。
データパケットを送信するMACはSAフィールドに自らのアドレスを書込む。これによって送信MACが自ら生成するそれらのパケットを識別することが可能になる。802.3規格によれば、受信MACがSAフィールドに基づいて動作を起こすことは要求されていない。管理、セキュリティ、または構成などのアプリケーションによっては、SAフィールドは追跡され監視され得る。
2バイトの長さ/タイプフィールドがSAフィールドの後に続く。長さまたはタイプの選択は、フレームがIEEE802.3またはイーサネット規格のいずれと互換性があるのかに依存している。長さ/タイプフィールドの上位バイトが最初に送信され、各バイトのLSBが最初に送信される。
データフィールドは端末局間で転送され、46から1500バイトの長さである実際のパケットデータを含む。論理リンク制御(LLC)機能が、ネットワーク上での送信に適したブロックサイズにデータを細分化する責任を負っている。データバイトは連続して送信され、各バイトのLSBが最初に送信される。
フレームチェックシーケンス(FCS)は、フレーム全体のための巡回冗長検査(CRC)を含む4バイトフィールドである。送信局はDA、SA、長さ/タイプフィールド、およびデータフィールドのすべてにわたってCRCを計算する。送信局はFCSをフレームの最後の4バイトとして末尾に追加する。受信局は同様のCRCアルゴリズムを用いて、受信したフレームのためのCRCを計算する。受信局はそれの計算するCRC値と送信されたFCSのCRC値とを比較する。不一致は不良データフレームなどのエラーを示す。FCSのCRCビットは、最上位ビット(MSB)からLSBへ順に送信される。
図1および図2はそれぞれ、IEEE802.3規格に従ったパケットおよびイーサネットパケットのフォーマットを図解する図である。パケットフォーマットを比較することにより示されるパケットタイプの主な違いは、802.3のフレーム開始デリミタ(SFD)が「10101011」のパターンを有するバイトとして規定される一方、イーサネットの開始フレーム(同期)は「11」のシーケンスであることである。とはいうものの、いずれの場合においても、プリアンブルのビット総数にフレーム開始表示を加えたものは64ビット長である。
802.3およびイーサネット規格はともに、パケットが64から1518バイト(プリアンブル/SFDを除く)の範囲内でなければならないことを規定している。しかし、802.3システムの実際のデータフィールドは、この最小サイズを確保するのに必要な46バイト値より小さくてもよいことになっている。小さめのサイズのデータフィールドを扱うために、送信局のMACは、ネットワーク上にデータを送る前にLLCデータフィールドの末尾に埋込み文字を追加する。データをMACに送る前に最小データフィールドが46バイトであることを上位層が確認することをイーサネット規格は想定しているため、イーサネットフォーマットを実装するMACには末尾に追加された埋込み文字の存在は知られない。
802.3規格はまた、データフィールドのみにあるデータバイトの数を示す長さフィールドを用いる。一方イーサネットでは、メッセージプロトコルタイプを識別するために同じ2バイトにあるタイプフィールドを用いる。有効なイーサネットのタイプフィールドは常に802.3パケット長サイズの有効最大値外に割当てられるため、802.3およびイーサネットのパケットの双方が同じネットワーク上に共存できる。そこで、さまざまな理由のため、アドレス追跡と監視とが可能なことが重要であることがわかってきた。たとえば、ネットワークに接続されたノードの数が変わるにつれ、アドレスとネットワーク内の特定のポート等とを関連づけることが可能であることが重要になる。
さらに背景の情報を提供すると、衝突ドメインの概念を考慮することが有益である。衝突ドメインとは、CSMA/CDプロトコルを用いる場合に利用可能な全帯域幅に集合的にアクセスするノードおよび端末局の集合である。CSMA/CDシステムは衝突状態(ネットワーク上の2つ以上の装置が同時に送信を試みる場合)を検出する機構を提供する。
CSMA/CD装置は衝突が存在すると、これを検出し、さまざまな装置を制御する手順を提供して、衝突ドメイン内で一度に1つのデータパケットしか送信されないようにする。たとえば、イーサネットでは、衝突事象が検出されると、衝突が検出された際に送信を試みた各端末局はバックオフアルゴリズムを実現するように仕向けられる。バックオフは、特定の端末局が再び送信を試みる前に待機する期間を選択する。いくつかの異なった値が可能であるため、干渉する端末局はそのうち異なる値を選択することとなり、その結果その端末局のうちの1つがそのデータパケットを送信することになる。
付加的な制御機構がキャリア検出によって提供される。端末局は、別の端末局が衝突ドメイン内に送信している場合にはその衝突ドメイン内にパケットを送信することができない。周知であるように、端末局は別の端末局が送信しているかどうかをキャリア検出機構によって判定する。
個々の端末局の計算能力および帯域幅の要求が高まるにつれ、益々衝突ドメインが飽和しやすくなり、その結果、ネットワークの動作は効率が悪くなり、ネットワーク上のさまざまな資源にアクセスを試みる端末局の動作も効率が悪くなる。
さまざまなネットワークの管理者らがネットワークの輻そうを減少するために用いてきた解決策は、端末局を複数の衝突ドメインにセグメント化することである。各ドメインが関係のあるネットワークの帯域幅を完全に割当てられるので、さまざまなセグメント化された衝突ドメインの動作は改善される。特に高い帯域幅の要件を有する端末局では、これをそれ自体の衝突ドメインにセグメント化することが可能である。
しばしば、さまざまな自律的衝突ドメインは情報を交換することになる。スイッチまたはブリッジなどの特別な装置が複数の衝突ドメインに存在し、さまざまな衝突ドメイン間にデータパケットを経路付ける。これらの特別な装置を設計するにあたって、それらがドメイン間パケットを適切な行先へ効率よく転送しながらも、メッセージを間で転送する衝突ドメインの性能を大幅に劣化させないことが重要である。一般的には、ある衝突ドメイン内の衝突は他のどの衝突ドメインにも伝搬されない。別の衝突ドメイン内の行先に宛てられた有効パケットのみが転送されることになる。
EP−A−0 529 774では通信ネットワークブリッジ装置が説明され、この装置では、ブリッジ上のバッファ記憶装置が既にいっぱいであり、ターゲットのネットワークに送る準備のできているデータパケットがない場合に、ターゲットのネットワークにキャリア信号を与えて他の装置がターゲットのネットワークを利用することを拒むことによって異常輻そうを制御する。
発明の概要
この発明は、半二重イーサネットスイッチにおいて、簡単に、有効に、かつ経済的にフロー制御を提供するための装置および方法を提供する。好ましい実施例の1つの利点は、複数の入力または出力バッファを備えた既存のスイッチ実現例に利用できることである。実現例では、入力/出力バッファの数を減少することができ、同時に設計の元のデータ経路を保つことができる。バッファリング要件を大幅に減少するために機能を追加するには最小の論理を追加するだけでよい。好ましい実施例では、全くどのようなスイッチアークテクチャでも対応することが可能であり、これはスイッチが専用または共有の入力/出力キュー構造を提供するのかどうかにかかわらず、またはそれがメモリベースであるか、またはバスベースであるかということにさえ関係がない。要するに、説明される好ましい実施例の機構は、スイッチ構成の利用可能なバッファリングおよび集合帯域幅に応じてスイッチの最適化を可能にする。
たとえば、出力キュー付スイッチでは、出力バッファリングを減少することができる。フロー制御インジケータは、現出力バッファが存在しないことを示すためだけに生成される。本質的に、背圧フロー制御は出力ポートのための利用可能な出力バッファがない場合に発生する。同様に、入力キュー付スイッチでは、入力バッファリングを減少することができ、フロー制御インジケータは現入力バッファが存在しないことを合図するのに用いられる。時分割多重(TDM)バスベースのスイッチについては、フロー制御インジケータはTDMバス上にある、現時点で利用可能なスロットのいずれも利用できないことを合図する。
この発明の1局面によれば、半二重イーサネットスイッチの第1のポートにおいて受取られた入力データパケットを半二重イーサネットスイッチの第2のポートへスイッチングする方法が含まれ、半二重イーサネットスイッチの第2のポートと第3のポートとの間に通信チャネルが設置されている。この発明の好ましい実施例は、以下のステップを含む。すなわち、
入力データパケットを阻止するかどうかを判定するステップと、その後
阻止することが望ましい場合、第1のポートから背圧を付与するステップと、
通信チャネルから得たキャリア検知信号を第1のポートに与えるステップと、その後
前記キャリア検知信号が、前記通信チャネルが閉鎖されており第2のポートが利用可能であることを示す場合、第1のポートで入力データパケットを受取るステップと、その後
第1のポートから第2のポートへ入力データパケットを経路付けするステップとを含む。
図面および請求の範囲を含むこの明細書の残りの部分を参照することによって、この発明の他の特徴および利点が明らかになるであろう。この発明のさらなる特徴および利点も、この発明のさまざまな実施例の構造および動作も、添付の図面に関連して以下に詳しく説明される。図面では同じ参照番号は同一または機能上類似した要素を示す。
【図面の簡単な説明】
図1は、IEEE802.3規格に従ったパケットのためのフォーマットを示す図である。
図2は、イーサネットパケットのためのフォーマットを示す図である。
図3は、スイッチを有し、ドメイン間パケットを適切なドメイン内に経路付けるための多衝突ドメインネットワークのブロック図である。
図4は、受信側衝突ドメインが使用中である場合の1つの衝突ドメインへの背圧の付与を図示する概略ブロック図である。
図5は、この発明の好ましい実施例を組込んだスイッチの概略ブロック図である。
図6は、背圧および論理的衝突ドメインをサポートするスイッチ構成のための詳細な論理の図である。
好ましい実施例の説明
図3は、スイッチ20を有し、ドメイン間パケットを適切な衝突ドメイン内へ経路付けるための多衝突ドメインネットワーク10のブロック図である。ネットワーク10は、第1のドメイン30、第2のドメイン40、および第3のドメイン50を含み、これらのすべてはスイッチ20の半二重ポートに結合される。図3では、第1のドメイン30は一連のパケット60をスイッチ20を通して経路付けることによって第2のドメイン40へ送信していると想定する。スイッチ20はパケット60を第2のドメイン40の中へ経路付け、ドメイン40の中に経路付けられるパケットはパケット70として示される。以下の説明のために、スイッチの概念はその広義において用いられ、スイッチ、ハブ、ゲートウェイ、ルータ、集信装置、またはその他の術語のいずれで称されるかにかかわらず、衝突ドメイン間パケット経路制御装置を意味する。
最初に、スイッチ20は、入来パケット60の行先アドレスフィールドに含まれる行先アドレス情報に応答して、第1のドメイン30と第2のドメイン40との間に通信チャネルを設定する。パケットを1つの衝突ドメインから別の衝突ドメインへ送るプロセスはIEEE802.3規格に従うものである。パケット60のうちの1つが第1のドメイン30から第2のドメイン40へスイッチ20を通して送信される間、第3のドメイン50はパケット80を第1のドメイン30または第2のドメイン40へ送信することを試みることがあり得る。第3のドメイン50は送信中に別のドメインの1つにパケット80を送ることが可能である。なぜなら、第3のドメイン50は他の衝突ドメインからネットワーク活動についての情報を受取らないからである。
パケット80を受取ると、スイッチ20はパケット80が有効なパケットであるかどうか、かつ第3のドメイン50以外の衝突ドメインの端末局に宛てられているかどうかを判定する。パケット80が別の衝突ドメインに宛てられている場合は必ず、スイッチ20は所望のドメインが使用中であるかどうかを判定する。
説明を簡単にするために、パケット80は第2のドメイン40へ送信されるものと想定する。パケット80がスイッチ20において受信された際、所望のドメインが使用中であった場合、スイッチ20はパケット80を第2のドメイン40へ送ることができるまでパケット80をバッファするためにメモリのいくらかを利用することができるであろう。しかしながら、コストの競合のあるスイッチでは、バッファメモリの量は必然的に限られており、場合によってはスイッチ20はパケット80をバッファできないことがある。従来のスイッチは、フロー制御機構を通して第3のドメイン50を十分に制御して、第3のドメイン50がパケット80を第2のドメイン40へ送信するのを中断することができない。パケット80はそのため送信され消失する。従来のシステムの物理レイヤは、高位誤り検出および訂正機構によってこの種類の誤り状態から回復しなければならない。このことは大幅な性能劣化につながることがある。
図4は、使用中である受信側ドメインへのパケット80の送信に応答しての第3のドメイン50への背圧の付与を図示する概略ブロック図である。スイッチ20は、パケット80を阻止しなければならないことを判断した後(スイッチ20がパケット80をバッファすることも第2のドメイン40へ転送することもできないため)、第3のドメイン50内へ背圧を与える。好ましい実施例ではファントムデータパケット90である背圧は、スイッチ20から第3のドメイン50へ送られる。ファントムパケット90は事実上どんなタイプのパケットでもよく、好ましい実施例においては、スイッチ20によって作り出されるが、そうでなければネットワーク10上に存在しないことからファントムパケットと呼ばれる。ファントムパケット90に要求されることの1つは、パケット80がスイッチ20へ送信されている間に第3のドメイン50においてファントムパケット90が受信されると、第3のドメイン50内の衝突状態がトリガされることである。
第3のドメイン50はパケット80の送信を中断するか、またはIEEE規格802.3に従った周知の態様でパケット80を再送信することで望ましい、IEEE802.3に従った、衝突状態に応答する。最も簡単な実現例では、スイッチ20は、第2のドメイン50がパケット80の受信を検出し、その受信を阻止する必要がある度に(たとえば、バッファリングが使用不能であり所望のドメインが使用中である場合)第2のドメイン50に単一のファントムパケット90の形で背圧を与える。第3のドメイン50はファントムパケット90に応答して、バックオフアルゴリズムを実現し、これは、第3のドメイン50がパケット80の送信を再度試みることができる前にランダムに遅延を割当てる。応用例によっては、この簡単なタイプのフロー制御で十分である。
他の応用例では、上述のフロー制御手順は完全な解決をもたらさないこともある。例によっては、所望のドメインが長い連続したデータパケットを受信することもある。第3のドメイン50がパケット80の送信を再度試みるのがいつなのかを調整することなしには、第2のドメイン40に送信される一連のパケット60のパケット間の間隔(IPG)にパケット80がスイッチ20において受信される確率は低い。標準のバックオフアルゴリズムでは、以後、衝突が検出されることなくパケット80を送信するのに失敗する度に遅延が増加するという点で、パケット80がIPGの間に受取られる可能性は減少する。可能性が減少する理由は、バックオフアルゴリズムにより、ファントムパケット90によって引起こされるパケット80の衝突の度に、次の送信を試みる前に経過していなければならない、起こり得るバックオフ遅延の範囲が増大することである。IEEE802.3規格は、プロセスを終了し再試行エラーをアサートするまでに、1つの特定の送信の試みに対して16回の失敗(衝突)しか許容しない。
この制約を効果的に回避するために、好ましい実施例では、単に単一のファントムパケット90を第3のドメイン50に送る以上のことをする。スイッチ20は実は、関係のある3つの衝突ドメインから1つの論理的衝突ドメインを作るのである。換言すると、スイッチ20は第1のドメイン30、第2のドメイン40、および第3のドメイン50を組合せることによって単一の論理的衝突ドメインを作る。これを実行するために、スイッチ20は第1のドメイン30からのデータパケット60の送信が持続する間、キャリア活動信号として一連のファントムパケット90を発生する。一連のファントムパケット90の第1のものはバックオフアルゴリズムを開始する。後続のファントムパケット90の送信は第3のドメイン50によってキャリア活動として検出され、キャリア活動が停止するまで第3のドメイン50がパケット80の送信を再び試みることを禁じる。キャリア活動が停止し、第1のドメイン30と第2のドメイン40との間の通信チャネルがアイドルとなり、第2のドメイン40がパケット80を受けることができるようになると、第3のドメイン50は第2のドメイン40へのアクセスを巡って攻撃的に争う機会を与えられる。
第3のドメイン50が第2のドメイン40を巡って攻撃的に争う際に、現トランザクションに係わるドメインと、関係のあるドメインのうちの1つとの通信を開始するよう試みるドメインとに対して論理的衝突ドメインを用いることは、ネットワーク10のフロー制御およびアクセス可能性/性能を大いに改善する。バースト転送の場合など、第1のドメイン30が第2のドメイン40を独占している例においては、第3のドメイン50はなお第2のドメイン40にアクセスするのが困難であることがある。その理由はバックオフアルゴリズムである。すべての衝突ドメイン内のすべてのDTEの各々はIPGカウンタを含み、IPGカウンタはパケットの送信の間の最小の間隔を制御する。IEEE802.3規格を実現するにあたっては、キャリア活動が完了した後までDTEがそのIPGカウンタを開始しないことが要求される。そのため、第1のドメイン30による第2のドメイン40へのバックツーバック送信では、第3のドメイン50による第2のドメイン40へのアクセスは厳密には公平ではない可能性がある。公平さを増し、機能性を強化するために、スイッチ20は優先順位付け機構を実現し、いずれかの衝突ドメインによる、別の衝突ドメインへのアクセスも制御する。
好ましい実施例では、この優先順位付け機構は、各ポートに1つずつの、複数のスロットルカウンタ(図示せず)を含む、スイッチ20がある衝突ドメインに背圧を与えると、その衝突ドメインに関連付けられたスロットルカウンタがインクリメントされる。スロットルカウンタのカウントは優先順位の問題を判定する際スイッチ20によって利用される。パケット80が第2のドメイン40に首尾よく送信された後、スイッチ20はスロットルカウンタをクリアし、論理的衝突ドメインを取除く。
優先順位付け機構を効率よく実現するために、スイッチ20は、現在使用中の行先ドメインに宛てられたパケットを有する各衝突ドメインに、行先ドメインがアイドルになるまで、背圧をアサートする。次に、スイッチ20は、行先ドメインに送信されるパケットを有する衝突ドメイン(この例では第3のドメイン50)に与えられている背圧を軽減することによって行先ドメイン(第2のドメイン40)へのアクセスを認める。
好ましい実施例では、パケットの転送は行先アドレスに基づくものと想定されるが、これはスイッチの最小限の能力と考えられる。スイッチは本質的には、ブリッジに求められる転送動作を実行する(ブリッジは二重の経路を避けるための極大木アルゴリズムの実現などの他の動作も提供する)。しかしながら、プロトコル経路制御、セキュリティ、および仮想LAN(VLAN)管理(発信元/行先アドレスの組合せを用いたブロードキャストドメインの創造)などの、他の転送判断基準を、基本的な行先アドレス転送判断の代わりに用いるか、またはこれに加えて用いることができる。転送アルゴリズムに関わらず、好ましいのは転送判断をタイムリーな態様で実行することであり、それによって、出力ポートまたは内部スイッチ資源が利用可能でない場合(阻止されている場合)には、スイッチの受信ポートによって背圧を付与することができ、背圧は、512ビット時間である、通常の衝突ウィンドウ(スロット時間)が経過する前に発信元局に到達するようにする。
好ましい実施例では、スロットルカウントは優先順位を与える際に用いられる。スロットルカウントが16回のパケットの再試行制限に近づくにつれ、第3のドメイン50にアクセスを与えることは益々切迫したものとなる。スイッチ20は、特定のポート(ポート番号)または端末局(パケットの発信元アドレス)へのアクセスを強化する他の優先順位付けアルゴリズムを含んでもよい。
好ましい実施例では、予め定められた時間内に2つの入力ポートが活性状態になる場合、各関連のあるポートにおいてMACからスロットルカウント値が読出され、最も高い(または予め定められた)値のスロットルカウントを有する受信ポートに優先順位が与えられる。実際上同時に受取られたと考えられる、到着しつつある受信パケットの期間はプログラム可能にすることもでき、これによって可能な限り遅くまで入力ポートが出力ポートを巡って争うことを可能にし、公平さを最大にする。
好ましい実施例では、ファントムパケットの発生の開始はプログラム可能にされる。ファントムパケットの発生が起こるのは、パケットの早期の段階のある時点において(スロット時間内のある時点において)であるため、このことは事実上、衝突ドメインの論理的スパンをその物理的スパンより大きく見せる。実質的には、ファントム衝突の発生の遅延は、付加的なラウンドトリップ遅延として発信元端末局に現れる。スイッチポートの下でさまざまなトポロジーに対応可能にするために、ファントムパケットの発生の開始がプログラム可能であることが必要であるが、通常は妥当なデフォルトが用いられる。拡張されたトポロジーが必要である場合には、ファントムパケットの発生が開始するまでの時間は減少されることとなり、潜在的な遅い衝突の問題を避ける。
好ましい実施例では、ファントムパケットの内容および/または持続時間を制御して、システムのロバストネスを強化することができる。半二重実現例のファントムパケットに含まれる実際のデータは任意のものである。しかしながら、ファントムパケットを受信する装置がデータを有効なパケットと解釈しないことが望ましい。このことを確実にする1つの方法は、単純に、ファントムパケットがプリアンブル(交互の「1」および「0」)のみを有するようにすることである。そのような単純なファントムパケットは(10BASE−Tなどの)リンクセグメントには十分であるかもしれないが、そのようなファントムパケットが(10PASE2などの)混合セグメントに対しては不適当である可能性がある。すなわち、応用例によっては、ファントムパケットは小型(ファントムパケットはプリアンブルを含んで576ビットより小さくなければならない)として解釈されるか、または規定の長さのファントムパケットは無効なCRC値を有するとして解釈されなければならない。
好ましい実施例では、ファントムパケットがプログラム可能な大きさを有することはオプションである。あるモードでのファントムパケットの発生は、発生したファントムパケットのすべてが確実に小型であるようにする。小型パケットは受信器によって自然に無効パケットとして拒絶される。ファントムパケットの発生はまた、行先ドメインが使用中である限りファントムパケットを続けるようにプログラム可能である。
このように、好ましい実施例は、行先ドメインが使用中である間中、通常のプリアンブルシーケンスとしてのファントムパケットを背圧として発生する妥協案を提供する選択肢を含んでいる。プログラム可能な選択肢として、ファントムパケットは複数の小さいパケット(小型ファントム)にセグメント化され、この小さいパケットは許されているより近づけて連続して送信される(つまり、2つの小型ファントムの間のIPGは違法的に短い)。このタイプの背圧によって、フロー制御が適用されている装置がまず衝突を検出し、短い沈黙の後、次に第1の部分のフレーム間間隔(IFS)に達する前に、受信器がキャリア活動を検出しバックオフすることが確実になる。小型ファントムの各々はパケットの大きさが無効であるため受信側メディアアクセスコントローラ(MAC)によって拒絶されるので、不法CRC値を作り出す必要はほとんどない。
図5は、この発明の好ましい実施例を組込んだスイッチ20の概略のブロック図である。スイッチ20は、スイッチ処理エンジン100、データ転送ユニット105、ファントムパケットおよび論理的衝突ドメイン論理110、ならびに1対のQUAD統合イーサネットMAC装置115(統合パケット115につき4つのMAC)を含む。スイッチ20はすなわち、8ポートのスイッチ構成を提供する。QUAD MAC115は、カリフォルニア州サニィベイルのアドバンスト・マイクロ・ディバイシズ(Advanced Micro Devices,Inc.Sunnyvale,California)からの商業的に入手可能なQUAD−MACEチップ(P/N AMM79C944)を変形したものである。QUAD−MACEのための現在利用可能な仕様はここに明示的にあらゆる目的のために引用により援用する。
QUAD−MACEはポートごとに2つのピンを加えることによって変更される。出力ピンの1つ(CRSx)は、対応するポートxが使用中である場合(送信中または受信中)アサートされ、もう1つの入力ピンはBLOCKx信号を受ける。BLOCKx信号がアサートされると、ポートxはBLOCKx信号がアサートされている限り背圧をアサートする。
ポートxでパケットが受取られると、スイッチ処理エンジン100は適当なMAC115のポートxからの入来パケットの開始を読む。ルックアップを実行して物理的行先ポートであるポートyを定めた後、ポートyが既に使用中であることが判定された場合、スイッチ処理エンジン100は活性状態の入力ポートを3ビットPORT IDコードとして、適当な出力ポートyの論理的衝突ドメインコントローラへ書く。論理的衝突ドメインコントローラは3ビットのPORT SELECTコードを用いて選択される。各ポートは関連付けられた3−to−8線デコーダを有する(以下の図6参照)。ポートIDが書き出されると、CRS出力(この場合ポートyの送信または受信状態を示す)はBLOCK信号としてポートxへアサートされる。スイッチ処理エンジン100は、ポートxがポートyへ送信するのに成功するまでこの構成を維持する。ポートのCRS出力は同じポートのBLOCK入力へフィードバックされないことに注意されたい。スイッチ処理エンジン100は、ポート上の入来パケットが物理的にそれ自体に宛てられている場合、適切な措置を講じるものと想定され、ハードウェアブロッキングは実行されない。
図6は、背圧および論理的衝突ドメインをサポートするスイッチ構成のための詳細な論理である。ファントムパケットおよび論理的衝突ドメインコントローラ110は、8ポートのスイッチに対して、8つのポートx受信パケット行先デコーダ200x(ポートごとに1つ)および8つのブロッキング7入力ORゲート(G0−G7)を含む。各デコーダ200xはMAC115からCRSxを受取り、CRSxがアサートされるとポートyを識別するデコードされたPORT ID信号に応答して、デコーダ出力信号DECODEyをアサートする。デコーダ200xからの対応するDECODEy信号(すなわちポートyを識別するもの)は、各々対応するブロッキングORゲートGyの入力の1つに提供される。
各デコーダ200xは、3−to−8デコーダ250、7つの二入力NORゲート(G10−G16)およびインバータG17を含む。デコーダ200xには、CRSxがインバータG17へ入力される。インバータG17の出力は各ゲートG10−G16の第1の入力に結合される。NORゲートGxの出力はDECODEy信号を提供する。CRSx入力はまた、デコーダ250のイネーブル入力に提供される。デコーダ250は、PORT ID信号とイネーブル信号のアサートとに応答して、活性状態の受信ポートを識別するビットコードを8ビットコードに変換する。変換されたPORT IDコードのビットの各々のうちの1つはNORゲートG10−G16の第2の入力の1つに結合される。
たとえば、ポート0が活性受信器であり、識別される行先出力ポートがポート7である場合(CRS7はアサートされていると想定する)、値0がポート7受信パケット行先デコーダ2007へ書かれると、CRS7はDECODE0においてブロッキングORゲートG0へ経路付けられる。DECODE0が活性状態である場合(たとえば活性CRS7がG0へ経路付けられている)、BLOCK0がアサートされ、CRS7がアサートされている限り、ファントムパケットがポート0に結合される衝突ドメインの中へ送信される。
論理的衝突ドメインコントローラ110の遅延経路によって生じた、CRSx信号をデアサートする際の遅延は、CRS信号を制御するMACがそれを可能なかぎり速くデアサートするのを確実にすることによって最小限にできる。さらに、CRSx信号が、送信するスイッチポートから返されると、遅延を完全に軽減することができる。送信側MACは前もってパケットの終わりを知っているため(それは送信側MACの内側FIFOに記憶されているため)、送信側MACは実際のパケットの完了に関するそのCRS出力のデアサートを、(予測可能な時間で)効果的に促進することができる。このCRSデアサーション機能をプログラム可能にすることによって、論理遅延をなくすことができ、実際に、ファントムパケットによって阻止されている局をわずかに優先することができる。CRSx表示を早めに止めることで、BLOCKx信号はデアサートされ、ファントムパケットの送信が止む。これを、前に阻止された入力ポートにおいて、パケット転送に現在係わっているポートのキャリア表示よりわずかに速く発生させることで、前に阻止された局のIPGタイマがタイムアウトし始めるのを可能にし、局が論理的衝突ドメインを巡って攻撃的に争うことを可能にする。
スイッチ処理エンジン100は、2つの入力ポートが活性状態である場合、適当なスロットルカウント値を読むと同時に(または時間の間隔をあまり置かずに)同じ出力資源へのアクセスを要求することができると想定する。スイッチ処理エンジン100は次に、最大のスロットルカウントを有するポートを選び、それが出力ポートを占有できるようにする一方、低いスロットルカウント値を有するポートは、そのポートIDを関連のある出力ポートのための論理的衝突ドメインコントローラへ書くようにする。
結論としては、この発明は半二重イーサネットスイッチのフロー制御の問題に簡単で有効な解決策を提供する。上記はこの発明の好ましい実施例の完全な説明であるが、さまざまな代替案、修正例、および均等物を用いることもできる。
変更例には、パケットがファントムであることを識別する特定のプリアンブルまたはSFDパターンを有するファントムパケットを作りだすことが含まれる。さらに、ファントムパケットはデータフィールドおよび有効なCRCを含むように形成することもでき、そのため情報をファントムパケット内で送ることができるようになる。これは装置(全二重可能装置など)によっては有益である。さらに、新しい設置例では、強化された端末局を配置してファントムパケットに異なる反応をするようにしてもよい。たとえば、ファントムパケット内で送られたデータを読んだり、利用したり、またはファントムパケットを受信した際、特定の期間、送信を止めるなどである。端末局によって送信を再開するのは、「再開」メッセージを送信することによって、または単に端末局が、固定された遅延または可変な遅延の後、送信を再開させることによって実行できる。最後に、ファントムパケットは、その単純さおよび既存のイーサネット通信システムとのインターオペラビリティのために用いられるが、イーサネットの他の派生物または他の通信システムでは、別の信号伝達の方法を用いて、パケットを現時点で受取ることができず、適当な遅延の後に再試行すべきであることを効果的に示してもよい。
このように、上述の説明は添付の請求の範囲によって規定されるこの発明の範囲を限定するものとして受取られるべきではない。
Claims (14)
- 半二重イーサネットスイッチの第1のポートにおいて受取られた入力データパケットを、半二重イーサネットスイッチの第2のポートと第3のポートとの間に設けられた通信チャネルを有する半二重イーサネットスイッチの第2のポートへスイッチングする方法であって、
入力データパケットを阻止するかどうかを判定するステップと、その後
通信チャネルから得たキャリア検知信号を第1のポートへ与えるステップと、その後
阻止することが望ましい場合に、背圧パケットを第1のポートから、入力データパケットを送信する第1のポートに結合される端末局へ発生することにより、第1のポートから背圧を付与するステップとを含み、スイッチは前記背圧パケットを発生するためのジェネレータを含み、さらに
第2のポートが利用可能である場合に、第1のポートにおいて入力データパケットを受取るステップを含み、前記受取るステップは前記通信チャネルが閉鎖している際、第2のポートが利用可能であることを判定し、その後
第1のポートから第2のポートへ入力データパケットを経路付けするステップと、前記判定するステップで阻止することが望ましいと判定された場合、第1のポートにおいて経過するビット時間の数をカウントするステップと、
前記ビット時間の数が予め定められたしきい値を超えた後、前記発生するステップを開始するステップとを含む、方法。 - 前記ジェネレータは前記予め定められたしきい値として用いられる値を記憶するためのメモリを含む、請求項1に記載のスイッチングの方法。
- 前記ジェネレータは複数のメモリに結合され、複数のメモリは各ポートにつき1つであり、各メモリは前記予め定められたしきい値として用いられる値を記憶する、請求項1に記載のスイッチングの方法。
- 前記発生するステップの前に前記値を前記メモリに書込むステップと、
前記発生するステップを開始すべきかどうかを判定するために、前記ビット時間の数が、前記メモリに書込まれた前記値を超えているかどうかを判定するステップとをさらに含む、請求項2に記載のスイッチングの方法。 - 前記発生するステップの前に前記値を前記複数のメモリの関連付けられた1つのメモリの中に書込むステップと、
前記発生するステップを開始するかどうかを判定するために、前記ビット時間の数が前記関連付けられた1つのメモリに書込まれた前記値を超えているかどうかを判定するステップとをさらに含む、請求項3に記載のスイッチングの方法。 - 入力パケットの行先アドレスフィールドおよび発信元アドレスフィールド以外のフィールドを、阻止する前に比較できるように時間が十分に長く、スイッチが経路制御判断を下すことを可能にする、請求項1に記載のスイッチングの方法。
- 半二重イーサネットスイッチの第1のポートにおいて受取られた入力データパケットを、半二重イーサネットスイッチの第2のポートと第3のポートとの間に設けられた通信チャネルを有する半二重イーサネットスイッチの第2のポートへスイッチングする方法であって、
入力データパケットを阻止するかどうかを判定するステップと、その後
阻止することが望ましい場合に第1のポートから背圧を付与するステップと、第2のポートが利用可能である場合に第1のポートにおいて入力データパケットを受取るステップと、その後
第1のポートから第2のポートへ入力データパケットを経路付けするステップと、
前記背圧を付与するステップが実現される度に、第1のポートに関連のあるカウントをインクリメントするステップと、その後
前記カウントを用いて、第1のポートによる第2のポートへアクセスを与えるにあたっての優先順位を定めるステップとを含む、方法。 - タイマ期間を用いて、阻止されているいずれかのポートの背圧カウント値を判定し、最低カウントを有する特定のポートが優先されて入力データパケットを受信(および転送)することを許され、一方、他のいずれのポートにも背圧が付与される、請求項7に記載のスイッチングの方法。
- 背圧カウントは、入力データパケットが首尾よく第3の部分に経路付けられるとクリアされる、請求項7に記載のスイッチングの方法。
- 半二重イーサネットスイッチの第1のポートにおいて受取られた入力データパケットを、半二重イーサネットスイッチの第2のポートと第3のポートとの間に設けられた通信チャネルを有する半二重イーサネットスイッチの第2のポートへスイッチングする方法であって、
入力データパケットを阻止するかどうかを判定するステップと、その後
阻止することが望ましい場合に第1のポートから背圧を付与するステップと、
第2のポートが利用可能である場合に第1のポートにおいて入力データパケットを受取るステップと、その後
第1のポートから第2のポートへ入力データパケットを経路付けするステップとを含み、
前記背圧は送信された背圧パケットを用いることによって付与され、前記送信された背圧パケットは、スイッチが第1のポートから送信再開パケットを送信するまで、第1のポートに結合される第1の衝突ドメインに結合される端末局からの送信を終了する、方法。 - 前記送信パケットは第3のポートが利用可能である場合に送信される、請求項10に記載のスイッチングの方法。
- 前記第1の衝突ドメインの前記端末局は、スイッチから送信再開パケットを受信しなくても第1のデータパケットの再送信をイネーブルする再開タイマを含む、請求項11に記載のスイッチングの方法。
- 半二重イーサネットスイッチの第1のポートにおいて受取られた入力データパケットを、半二重イーサネットスイッチの第2のポートと第3のポートとの間に設けられた通信チャネルを有する半二重イーサネットスイッチの第2のポートへスイッチングする方法であって、
入力データパケットを阻止するかどうかを判定するステップを含み、阻止することの決断は、以下の阻止条件のうちの少なくとも1つを満たす、入力データパケットのための行先アドレスポートに基づいており、前記阻止条件は
第3のポートが物理的に受信していること、第3のポートが物理的に送信していること、第1のポートの利用可能な入力バッファ空間が不十分であること、第3のポートの利用可能な出力バッファ空間がないこと、またはスイッチの別の入力ポートが第3のポートへアクセスするためのより上位の優先順位を有すると判定されたことであり、その後
阻止することが望ましい場合に第1のポートから背圧を付与するステップと、
第2のポートが利用可能である場合に第1のポートにおいて入力データパケットを受取るステップと、その後
第1のポートから第2のポートへ入力データパケットを経路付けするステップとを含む、方法。 - 半二重イーサネットスイッチの第1のポートにおいて受取られた入力データパケットを、半二重イーサネットスイッチの第2のポートと第3のポートとの間に設けられた通信チャネルを有する半二重イーサネットスイッチの第2のポートへスイッチングする方法であって、
入力データパケットを阻止するかどうかを判定するステップと、その後
通信チャネルから得たキャリア検知信号を第1のポートへ与えるステップと、
阻止することが望ましい場合に、背圧パケットを第1のポートから、入力データパケットを送信する第1のポートに結合される端末局へ発生することにより、第1のポートから背圧を付与するステップとを含み、前記背圧パケットはプログラム可能な衝突タイマの満了に応答して送信され、前記プログラム可能な衝突タイマは、第1のポートに結合されるバックオフされた局において衝突が検出される前に生じるビット時間が512ビット時間より少ないことを確実にし、
第2のポートが利用可能である場合に第1のポートにおいて入力データパケットを受取るステップを含み、前記受取るステップは前記通信チャネルが閉鎖している際、第2のポートが利用可能であることを判定し、その後
第1のポートから第2のポートへ入力データパケットを経路付けするステップを含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/480,497 US5859837A (en) | 1995-06-07 | 1995-06-07 | Flow control method and apparatus for ethernet packet switched hub |
US08/480,497 | 1995-06-07 | ||
PCT/US1996/004658 WO1996041456A1 (en) | 1995-06-07 | 1996-04-04 | Flow control method and apparatus for ethernet packet switched hub |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11506287A JPH11506287A (ja) | 1999-06-02 |
JP3684404B2 true JP3684404B2 (ja) | 2005-08-17 |
Family
ID=23908190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50046197A Expired - Fee Related JP3684404B2 (ja) | 1995-06-07 | 1996-04-04 | イーサネットパケットスイッチハブのためのフロー制御方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5859837A (ja) |
EP (1) | EP0830769B1 (ja) |
JP (1) | JP3684404B2 (ja) |
KR (1) | KR19990021933A (ja) |
DE (1) | DE69608800T2 (ja) |
TW (1) | TW312068B (ja) |
WO (1) | WO1996041456A1 (ja) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6035105A (en) * | 1996-01-02 | 2000-03-07 | Cisco Technology, Inc. | Multiple VLAN architecture system |
US6151326A (en) * | 1996-10-24 | 2000-11-21 | Hewlett-Packard Company | Method and apparatus for automatic device segmentation and port-to-segment distribution |
US6282195B1 (en) * | 1997-01-09 | 2001-08-28 | Silicon Graphics, Inc. | Packetized data transmissions in a switched router architecture |
US6269098B1 (en) | 1997-02-14 | 2001-07-31 | Advanced Micro Devices, Inc. | Method and apparatus for scaling number of virtual lans in a switch using an indexing scheme |
US5931915A (en) | 1997-05-13 | 1999-08-03 | International Business Machines Corporation | Method for processing early arrival messages within a multinode asynchronous data communications system |
US5935268A (en) * | 1997-06-03 | 1999-08-10 | Bay Networks, Inc. | Method and apparatus for generating an error detection code for a modified data packet derived from an original data packet |
JP3116860B2 (ja) | 1997-06-05 | 2000-12-11 | 日本電気株式会社 | データ処理装置、データ処理システム、データ処理方法、情報記憶媒体 |
US6363067B1 (en) | 1997-09-17 | 2002-03-26 | Sony Corporation | Staged partitioned communication bus for a multi-port bridge for a local area network |
US6617879B1 (en) | 1997-09-17 | 2003-09-09 | Sony Corporation | Transparently partitioned communication bus for multi-port bridge for a local area network |
US6308218B1 (en) | 1997-09-17 | 2001-10-23 | Sony Corporation | Address look-up mechanism in a multi-port bridge for a local area network |
US6446173B1 (en) | 1997-09-17 | 2002-09-03 | Sony Corporation | Memory controller in a multi-port bridge for a local area network |
US6252879B1 (en) | 1997-09-17 | 2001-06-26 | Sony Corporation | Single counter for controlling multiple finite state machines in a multi-port bridge for local area network |
US6816490B1 (en) | 1997-09-17 | 2004-11-09 | Sony Corporation | Statistical learning technique in a multi-port bridge for a local area network |
US6301256B1 (en) | 1997-09-17 | 2001-10-09 | Sony Corporation | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network |
US6442168B1 (en) | 1997-09-17 | 2002-08-27 | Sony Corporation | High speed bus structure in a multi-port bridge for a local area network |
US7570583B2 (en) * | 1997-12-05 | 2009-08-04 | Cisco Technology, Inc. | Extending SONET/SDH automatic protection switching |
US6687754B1 (en) * | 1998-08-27 | 2004-02-03 | Intel Corporation | Method of detecting a device in a network |
US6370115B1 (en) * | 1998-09-09 | 2002-04-09 | Stmicroelectronics, Inc. | Ethernet device and method for applying back pressure |
US6667985B1 (en) * | 1998-10-28 | 2003-12-23 | 3Com Technologies | Communication switch including input bandwidth throttling to reduce output congestion |
US6885657B1 (en) * | 1998-11-30 | 2005-04-26 | Broadcom Corporation | Network telephony system |
KR100308902B1 (ko) * | 1998-12-28 | 2001-11-15 | 윤종용 | 이더넷 매체접속제어계층에서 수신패킷의 에러 처리 방법 및 장치 |
US6785742B1 (en) * | 1999-02-24 | 2004-08-31 | Brocade Communications Systems, Inc. | SCSI enclosure services |
GB2348580B (en) | 1999-03-30 | 2001-03-14 | 3Com Corp | System and method for congestion control in packet-based communication networks |
US7046632B2 (en) * | 2000-04-01 | 2006-05-16 | Via Technologies, Inc. | Method and switch controller for relieving flow congestion in network |
US20050030898A1 (en) * | 2000-05-08 | 2005-02-10 | Metrobility Optical Systems Inc. | Using inter-packet gap as management channel |
US6856595B1 (en) | 2000-05-19 | 2005-02-15 | Mosaid Technologies, Inc. | Method and apparatus for providing input back pressure in an output buffered switch |
NO313778B1 (no) * | 2000-06-06 | 2002-11-25 | Ontime Networks As | Fremgangsmåte for å sikre aksess til et transmisjonsmedium ved et forhåndsbestemt tidspunkt og en tidsserver som benytterfremgangsmåten |
US6981054B1 (en) | 2000-06-06 | 2005-12-27 | Advanced Micro Devices, Inc. | Flow control arrangement in a network switch based on priority traffic |
JP3407717B2 (ja) * | 2000-06-20 | 2003-05-19 | 日本電気株式会社 | Lan通信路制御システム及び制御方法 |
DE10039838A1 (de) * | 2000-08-10 | 2002-02-21 | Philips Corp Intellectual Pty | Aktivitätsdetektion in einem Sternknoten mit mehreren gekoppelten Netzknoten |
GB2370184B (en) * | 2000-12-13 | 2003-06-18 | 3Com Corp | Selectable bandwidth facility for a network port |
US7058070B2 (en) * | 2001-05-01 | 2006-06-06 | Integrated Device Technology, Inc. | Back pressure control system for network switch port |
US7082104B2 (en) * | 2001-05-18 | 2006-07-25 | Intel Corporation | Network device switch |
WO2002095604A1 (en) * | 2001-05-18 | 2002-11-28 | Phdx Systems, Inc. | High-level xml structure and communication process |
US7142552B2 (en) * | 2002-04-08 | 2006-11-28 | International Business Machines Corporation | Method and system for priority enforcement with flow control |
US7304940B2 (en) * | 2002-09-05 | 2007-12-04 | World Wide Packets, Inc. | Network switch assembly, network switching device, and method |
US7633861B2 (en) * | 2003-04-25 | 2009-12-15 | Alcatel-Lucent Usa Inc. | Fabric access integrated circuit configured to bound cell reorder depth |
US7646724B2 (en) | 2003-05-12 | 2010-01-12 | International Business Machines Corporation | Dynamic blocking in a shared host-network interface |
US20050138238A1 (en) * | 2003-12-22 | 2005-06-23 | James Tierney | Flow control interface |
US7355975B2 (en) * | 2004-04-30 | 2008-04-08 | International Business Machines Corporation | Method and apparatus for group communication with end-to-end reliability |
DE102004050423A1 (de) | 2004-10-15 | 2006-04-20 | Bosch Rexroth Ag | Kommunikationssystem und Verfahren zur Synchronisation desselben |
US7680053B1 (en) | 2004-10-29 | 2010-03-16 | Marvell International Ltd. | Inter-device flow control |
US8004970B2 (en) * | 2005-08-30 | 2011-08-23 | International Business Machines Corporation | Method, system and program product for setting a transmission rate in a network |
US8218445B2 (en) * | 2006-06-02 | 2012-07-10 | Ciena Corporation | Smart ethernet edge networking system |
US8363545B2 (en) * | 2007-02-15 | 2013-01-29 | Ciena Corporation | Efficient ethernet LAN with service level agreements |
US8509062B2 (en) * | 2006-08-07 | 2013-08-13 | Ciena Corporation | Smart ethernet edge networking system |
US7729274B2 (en) * | 2006-03-31 | 2010-06-01 | Ciena Corporation | Smart ethernet mesh edge device |
US9621375B2 (en) * | 2006-09-12 | 2017-04-11 | Ciena Corporation | Smart Ethernet edge networking system |
JP2008172515A (ja) * | 2007-01-11 | 2008-07-24 | Sony Corp | 送信装置および方法、通信装置、並びにプログラム |
US20090188561A1 (en) * | 2008-01-25 | 2009-07-30 | Emcore Corporation | High concentration terrestrial solar array with III-V compound semiconductor cell |
US8819161B1 (en) | 2010-01-18 | 2014-08-26 | Marvell International Ltd. | Auto-syntonization and time-of-day synchronization for master-slave physical layer devices |
US8539068B2 (en) * | 2010-06-07 | 2013-09-17 | Salesforce.Com, Inc. | Methods and systems for providing customized domain messages |
GB2482013B (en) * | 2010-07-15 | 2016-08-03 | Cray Uk Ltd | Crossbar packet switch with simultaneous reassertion of blocked requests |
KR102171117B1 (ko) * | 2013-08-30 | 2020-10-29 | 삼성전자주식회사 | 패킷 송수신 방법 및 그에 따른 단말, 그에 따른 시스템 |
WO2019173618A1 (en) * | 2018-03-08 | 2019-09-12 | Fungible, Inc. | Reliable communications using a point to point protocol |
US10671554B1 (en) | 2019-02-08 | 2020-06-02 | Advanced Micro Devices, Inc. | Credit based flow control mechanism for use in multiple link width interconnect systems |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1196980A (en) * | 1982-04-14 | 1985-11-19 | Fumio Akashi | Data communication device including circuitry responsive to an overflow of an input packet buffer for causing a colision |
US5140585A (en) * | 1990-07-19 | 1992-08-18 | Kabushiki Kaisha Toshiba | Star local-area network system |
US5285449A (en) * | 1991-04-03 | 1994-02-08 | International Business Machines Corporation | Protocol for hybrid local area networks |
US5339313A (en) * | 1991-06-28 | 1994-08-16 | Digital Equipment Corporation | Method and apparatus for traffic congestion control in a communication network bridge device |
US5177788A (en) * | 1991-10-15 | 1993-01-05 | Ungermann-Bass, Inc. | Network message security method and apparatus |
US5305321A (en) * | 1992-02-24 | 1994-04-19 | Advanced Micro Devices | Ethernet media access controller with external address detection interface and associated method |
US5351241A (en) * | 1992-12-24 | 1994-09-27 | Intel Corporation | Twisted pair ethernet hub for a star local area network |
FR2701618B1 (fr) * | 1993-02-16 | 1995-06-23 | Tremel Jean Yves | Procede de mesure de parametres de performance d'un reseau atm et dispositif de mise en oeuvre. |
EP0648034A1 (en) * | 1993-09-08 | 1995-04-12 | ALCATEL BELL Naamloze Vennootschap | Communication network and computer network server and interface modules used therein |
US5469439A (en) * | 1994-05-04 | 1995-11-21 | Hewlett Packard Company | Two priority fair distributed round robin protocol for a network having cascaded hubs |
US5546385A (en) * | 1995-01-19 | 1996-08-13 | Intel Corporation | Flexible switching hub for a communication network |
-
1995
- 1995-06-07 US US08/480,497 patent/US5859837A/en not_active Expired - Lifetime
-
1996
- 1996-03-02 TW TW085102565A patent/TW312068B/zh active
- 1996-04-04 KR KR1019970708408A patent/KR19990021933A/ko not_active Application Discontinuation
- 1996-04-04 JP JP50046197A patent/JP3684404B2/ja not_active Expired - Fee Related
- 1996-04-04 DE DE69608800T patent/DE69608800T2/de not_active Expired - Lifetime
- 1996-04-04 WO PCT/US1996/004658 patent/WO1996041456A1/en not_active Application Discontinuation
- 1996-04-04 EP EP96911582A patent/EP0830769B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW312068B (ja) | 1997-08-01 |
EP0830769B1 (en) | 2000-06-07 |
US5859837A (en) | 1999-01-12 |
JPH11506287A (ja) | 1999-06-02 |
KR19990021933A (ko) | 1999-03-25 |
EP0830769A1 (en) | 1998-03-25 |
WO1996041456A1 (en) | 1996-12-19 |
DE69608800D1 (de) | 2000-07-13 |
DE69608800T2 (de) | 2001-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3684404B2 (ja) | イーサネットパケットスイッチハブのためのフロー制御方法および装置 | |
JP3829165B2 (ja) | 全二重イーサネットのための802.3メディアアクセスコントロールおよび付随する信号伝達方式の強化 | |
US6198722B1 (en) | Flow control method for networks | |
US6192422B1 (en) | Repeater with flow control device transmitting congestion indication data from output port buffer to associated network node upon port input buffer crossing threshold level | |
US5568476A (en) | Method and apparatus for avoiding packet loss on a CSMA/CD-type local area network using receive-sense-based jam signal | |
CA2277097C (en) | Buffered repeater with early filling of transmit buffer | |
US6331985B1 (en) | Telecommunication network with variable address learning, switching and routing | |
US5894559A (en) | System for selectively reducing capture effect in a network station by increasing delay time after a predetermined number of consecutive successful transmissions | |
US5920698A (en) | Automatic detection of a similar device at the other end of a wire in a computer network | |
US6442170B1 (en) | Adaptive addressing filtering | |
EP0853405A2 (en) | Ethernet network with credit based flow control | |
US6370115B1 (en) | Ethernet device and method for applying back pressure | |
JPH10511826A (ja) | 安全なネットワークのためのプログラム可能な遅延毀損 | |
EP0853406A2 (en) | Management of a computer network switched repeater | |
AU714667C (en) | Buffered repeater with early filling of transmit buffer | |
Ma et al. | Prioritized protocols for multi-bus local area networks | |
Guy et al. | Local Area Networks | |
KR20010028680A (ko) | 인터넷 정합 장치에서 재전송 제어 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |