JP3679340B2

JP3679340B2 - Receiving machine

Info

Publication number: JP3679340B2
Application number: JP2001085301A
Authority: JP
Inventors: 賢生野
Original assignee: Kenwood KK
Current assignee: Kenwood KK
Priority date: 2001-03-23
Filing date: 2001-03-23
Publication date: 2005-08-03
Anticipated expiration: 2021-03-23
Also published as: JP2002290483A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＦＳＫ（Frequency Shift Keying）信号などを受信し、その信号を復調する受信機に関するものである。
【０００２】
【従来の技術】
電離層反射を伝播の手段とする短波無線通信において、従来から音声通信とともに、低いビットレート（５０〜３００ボー程度）での文字データ通信が行われている。このデータ通信は、ＦＳＫ、ＲＴＴＹ（ラジオテレタイプ）などと呼ばれる。この方式では、符号の値「１」および「０」をマークおよびスペースとそれぞれ定義し、符号の値に応じて２つの周波数のいずれかを伝送することで、符号を伝送する。
【０００３】
図５は、このようなＦＳＫ信号を受信し、そのＦＳＫ信号を復調する従来の受信機の構成を示すブロック図である。
【０００４】
図５において、受信回路１は、図示せぬアンテナを介して、電波として伝送されてきたＦＳＫ信号を受信する回路である。
【０００５】
ＳＳＢ検波器２は、ＳＳＢ（Sigle Side Band）モードで受信信号を検波する検波器である。
【０００６】
バンドパスフィルタ（以下、ＢＰＦという）１０１Ａは、ＦＳＫ信号のうちの第１のピーク周波数の成分を通過させ、第２のピーク周波数の成分を阻止するフィルタである。
【０００７】
ＢＰＦ１０１Ｂは、ＦＳＫ信号のうちの第２のピーク周波数の成分を通過させ、第１のピーク周波数の成分を阻止するフィルタである。
【０００８】
図６は、従来の受信機におけるＢＰＦ１０１ＡおよびＢＰＦ１０１Ｂの通過特性の一例を示す図である。図６においては、通過帯域の中心周波数が１８００Ｈｚであり、通過帯域の中心周波数が２２００Ｈｚである場合の両者の特性を示している。
【０００９】
比較回路１０２は、ＢＰＦ１０１Ａを通過した信号の強度とＢＰＦ１０１Ｂを通過した信号の強度とを比較し、その比較結果に応じて復調信号の値を決定する回路である。
【００１０】
次に、この従来の受信機の動作について説明する。
【００１１】
受信回路１は、図示せぬアンテナを介して、電波として伝送されてきたＦＳＫ信号を受信し、ＳＳＢ検波器２は、受信回路１により受信された信号をＳＳＢモードで検波する。
【００１２】
ＳＳＢ検波器２により検波して得られた信号は、ＢＰＦ１０１ＡおよびＢＰＦ１０１Ｂに供給される。ＢＰＦ１０１Ａは、この信号のうち、第１のピーク周波数の成分を通過させ、第２のピーク周波数の成分を阻止する。一方、ＢＰＦ１０１Ｂは、この信号のうち、第２のピーク周波数の成分を通過させ、第１のピーク周波数の成分を阻止する。
【００１３】
すなわち、伝送される符号の値が「１」である場合、ＦＳＫ信号のピーク周波数が第１のピーク周波数であり、伝送される符号の値が「０」である場合、ＦＳＫ信号のピーク周波数が第２のピーク周波数であるとすると、受信されたＦＳＫ信号における符号の値が「１」であるときには、ＢＰＦ１０１Ａの出力が、ＢＰＦ１０１Ｂの出力より大きくなり、受信されたＦＳＫ信号における符号の値が「０」であるときには、ＢＰＦ１０１Ｂの出力が、ＢＰＦ１０１Ａの出力より大きくなる。
【００１４】
したがって、比較回路１０２は、ＢＰＦ１０１Ａの出力がＢＰＦ１０１Ｂの出力より大きい場合には復調信号の値を「１」とし、ＢＰＦ１０１Ｂの出力がＢＰＦ１０１Ａの出力より大きい場合には復調信号の値を「０」として、復調信号を出力する。
【００１５】
【発明が解決しようとする課題】
しかしながら、従来の受信機のように２つのＢＰＦ１０１Ａ，１０１Ｂを使用して各ピーク周波数の成分を分離しようとすると、２つのＢＰＦ１０１Ａ，１０１Ｂの振幅特性と群遅延特性の両特性を同一に設計することが困難であるという問題がある。すなわち、２つのＢＰＦ１０１Ａ，１０１Ｂの振幅特性を同一にすると、図７に示すように両者の群遅延特性が互いに異なるものとなり、逆に、両者の群遅延特性を同一にすると、両者の振幅特性が互いに異なるものとなってしまう。これに起因して、ＦＳＫ信号の符号の値を誤って復調してしまう可能性がある。
【００１６】
本発明は、上記のような問題を鑑みてなされたものであり、ＢＰＦの特性の不一致に起因するＦＳＫ信号の誤復調を抑制することができる受信機を得ることを目的とする。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために、本発明の受信機は、ＳＳＢモードで受信信号を検波するＳＳＢ検波器と、ＳＳＢ検波器による検波後の信号を所定の周期でサンプリングしてデジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器によりデジタル信号とされた検波後の信号における第１および第２のピーク周波数を通過させるデジタルフィルタと、第１のピーク周波数に対応して、デジタルフィルタを通過したデジタル信号の時系列における第１の間隔だけ離れた信号間の自己相関値を計算する第１の自己相関処理回路と、第２のピーク周波数に対応して、デジタルフィルタを通過したデジタル信号の時系列における第２の間隔だけ離れた信号間の自己相関値を計算する第２の自己相関処理回路と、第１の間隔についての自己相関値と第２の間隔についての自己相関値とを比較し、その比較結果に基づいて復調信号の値を決定する比較回路とを備えている。そして、第１の自己相関処理回路が、デジタルフィルタを通過したデジタル信号において、第１の間隔に対応するサンプル数だけ離れた複数のサンプル同士の自己相関値を計算し、第２の自己相関処理回路が、デジタルフィルタを通過したデジタル信号において、第２の間隔に対応するサンプル数だけ離れた複数のサンプル同士の自己相関値を計算する。
【００１８】
この受信機を利用すると、ＢＰＦが１つで済むため、複数のＢＰＦを使用した際のＢＰＦの特性の不一致に起因するＦＳＫ信号の誤復調を抑制することができる。さらに、ＳＳＢ検波器より後段の処理をすべてデジタル信号処理とすることができ、ＤＳＰ（ Digital Signal Processor ）などにより各回路を簡単に実現することができる。また、ＦＳＫ信号におけるピーク周波数が変更されても、ＤＳＰの設定を変更するだけで、そのＦＳＫ信号を復調することができる。
【００２１】
さらに、本発明の受信機は、上記各発明の受信機に加え、第１の自己相関処理回路による自己相関値を時系列的に積分処理する第１の積分処理回路と、第２の自己相関処理回路による自己相関値を時系列的に積分処理する第２の積分処理回路とを備え、比較回路は、第１の間隔についての自己相関値として第１の積分処理回路の出力を使用し、第２の間隔についての自己相関値として第２の積分処理回路の出力を使用して、第１の積分処理回路の出力と第２の積分処理回路の出力とを比較するようにしたものである。
【００２２】
この受信機を利用すると、各自己相関値の変化が緩やかになり、ノイズなどに起因する誤復調を抑制することができる。
【００２３】
さらに、本発明の受信機は、上記各発明の受信機に加え、第１の自己相関処理回路により計算される自己相関値についての第１の間隔、および、第２の自己相関処理回路により計算される自己相関値についての第２の間隔のうちの少なくとも一方を設定または変更する制御回路を備えている。
【００２４】
この受信機を利用すると、ＦＳＫ信号におけるピーク周波数が変更されても、そのＦＳＫ信号を復調することができる。
【００２９】
【発明の実施の形態】
以下、図に基づいて本発明の実施の形態を説明する。
【００３０】
図１は、本発明の実施の形態に係る受信機の構成を示すブロック図である。
【００３１】
図１において、受信回路１は、図示せぬアンテナを介して、電波として伝送されてきたＦＳＫ信号などを受信する回路である。
【００３２】
ＳＳＢ検波器２は、ＳＳＢモードで受信信号を検波する検波器である。
【００３３】
Ａ／Ｄ変換器３は、ＳＳＢ検波器２により検波され得られた信号を所定のサンプリング周期でサンプリングして、デジタル信号を得る回路である。
【００３４】
ＢＰＦ４は、ＦＳＫ信号のうちの第１および第２のピーク周波数の成分を通過させ、他の周波数帯域の成分を阻止するフィルタである。
【００３５】
図２は、ＢＰＦ４の通過特性の一例を示す図である。図２に示すように、第１および第２のピーク周波数の成分がそれぞれ１８００Ｈｚ、２２００Ｈｚである場合には、その第１および第２のピーク周波数を含む通過帯域が設定される。
【００３６】
遅延回路５は、例えば、ＢＰＦ４を通過してきたデジタル信号を、サンプリング周期ごとに順次所定の数だけ記憶していくリングバッファを有し、バッファリングされた過去のデジタル信号のサンプルを必要に応じて自己相関処理回路６Ａ，６Ｂに供給する回路である。
【００３７】
自己相関処理回路６Ａは、第１のピーク周波数に対応して、遅延回路５にバッファリングされたデジタル信号のサンプルを読み出して、ＢＰＦ４を通過したデジタル信号の時系列における第１の間隔についての自己相関値を計算する第１の自己相関処理回路である。
【００３８】
自己相関処理回路６Ｂは、第２のピーク周波数に対応して、遅延回路５にバッファリングされたデジタル信号のサンプルを読み出して、ＢＰＦ４を通過したデジタル信号の時系列における第２の間隔についての自己相関値を計算する第２の自己相関処理回路である。
【００３９】
積分処理回路７Ａは、自己相関処理回路６Ａによる自己相関値を時系列的に積分処理する第１の積分処理回路であり、積分処理回路７Ｂは、自己相関処理回路６Ｂによる自己相関値を時系列的に積分処理する第２の積分処理回路である。
【００４０】
図３は、図１における積分処理回路７Ａ，７Ｂの構成例を示すブロック図である。図３において、加算器１１は、自己相関処理回路６Ａ（６Ｂ）からの自己相関値に、係数器１３の出力値を加算する回路であり、係数器１２は、加算器１１の出力に所定の係数Ｋ１を乗算する回路であり、係数器１３は、係数器１２の出力に所定の係数Ｋ２を乗算する回路である。
【００４１】
なお、この係数Ｋ１，Ｋ２には、Ｋ１＜１、Ｋ２＜１であり、かつ、３つの式：Ｋ１／Ｋ２＜１，Ｋ１＜Ｋ２，１−Ｋ１＝Ｋ２を満たすものを選択する。例えば、Ｋ１＝０．０１およびＫ２＝０．９９とする。
【００４２】
図１に戻り、比較回路８は、積分処理回路７Ａからの値、すなわち、ＢＰＦ４の出力の時系列における第１の間隔についての自己相関値に応じた値と、積分処理回路７Ｂからの値、すなわち、ＢＰＦ４の出力の時系列における第２の間隔についての自己相関値に応じた値とを比較し、その比較結果に基づいて復調信号の値を決定する回路である。
【００４３】
制御回路９は、ユーザの指令などに応じて、自己相関処理回路６Ａにより計算される自己相関値についての第１の間隔、および、自己相関処理回路６Ｂにより計算される自己相関値についての第２の間隔のうちの少なくとも一方を設定または変更する回路である。
【００４４】
次に、上記受信機の動作について説明する。
【００４５】
受信回路１は、図示せぬアンテナを介して、電波として伝送されてきたＦＳＫ信号などを受信し、ＳＳＢ検波器２は、受信回路１により受信された信号をＳＳＢモードで検波する。
【００４６】
Ａ／Ｄ変換器３は、ＳＳＢ検波器２により検波され得られた信号を所定のサンプリング周期でサンプリングしてデジタル信号とし、ＢＰＦ４は、そのデジタル信号のうちの、第１および第２のピーク周波数の成分を通過させ、他の周波数帯域の成分を阻止する。
【００４７】
遅延回路５は、図示せぬ内蔵のリングバッファに、ＢＰＦ４を通過してきたデジタル信号をサンプリング周期ごとに順次記憶していき、リングバッファに所定の数のデジタル信号のサンプルが記憶された後は、供給されたデジタル信号のサンプルを最も過去のサンプルに上書きしていく。
【００４８】
そして、自己相関処理回路６Ａおよび自己相関処理回路６Ｂは、それぞれ、第１および第２のピーク周波数に対応して、遅延回路５にバッファリングされたデジタル信号のサンプルを読み出して、ＢＰＦ４を通過したデジタル信号の時系列における第１の間隔および第２の間隔についての自己相関値を計算する。図４は、遅延回路５におけるサンプルのうち、自己相関処理回路６Ａおよび自己相関処理回路６Ｂの使用するサンプルについて説明する図である。
【００４９】
このとき、図４に示すように、自己相関処理回路６Ａは、現時点でバッファリングされたサンプルから過去のＮ個分のＮサンプルと、現時点からＤ１サンプル分だけの過去（時刻Ｔ１）以前のＮ個分のＮサンプルとを遅延回路５から読み出し、前者と後者とのベクトル内積を自己相関として計算する。このとき、第１の間隔に対応するサンプル数Ｄ１は、サンプリング周波数をｆｓとし、第１のピーク周波数をｆ１とすると、次式で得られる数とする。
【００５０】
Ｄ１＝ＩＮＴ（２×ｆｓ／ｆ１）
【００５１】
ただし、ＩＮＴ（）は、少数を切り捨て整数化する関数である。
【００５２】
これにより、自己相関処理回路６Ａにより計算される自己相関値は、受信信号が第１のピーク周波数ｆ１を有するときには高くなり、そうでないときには低くなる。
【００５３】
例えば、サンプリング周波数ｆｓが４８ｋＨｚであり、第１のピーク周波数ｆ１が１８００Ｈｚである場合には、第１の間隔に対応するサンプル数Ｄ１は、５３（＝ＩＮＴ（２×４８ｋＨｚ／１８００Ｈｚ））となる。
【００５４】
また、自己相関値を計算する際に使用するサンプルの数Ｎは、例えば６４とする。なお、この数Ｎは、各サンプリング周期の時間で自己相関値を演算可能であり、自己相関処理回路６Ａ，６Ｂによる２つの自己相関値に明確な差が生ずるように設定すればよい。
【００５５】
一方、自己相関処理回路６Ｂは、図４に示すように、現時点でバッファリングされたサンプルから過去のＮ個分のＮサンプルと、現時点からＤ２サンプル分だけの過去（時刻Ｔ２）以前のＮ個分のＮサンプルとを遅延回路５から読み出し、前者と後者とのベクトル内積を自己相関として計算する。なお、この実施の形態では、Ｎを上述のように６４としている。
【００５６】
このとき、第２の間隔に対応するサンプル数Ｄ２は、サンプリング周波数をｆｓとし、第２のピーク周波数をｆ２とすると、次式で得られる数とする。
【００５７】
Ｄ２＝ＩＮＴ（２×ｆｓ／ｆ２）
【００５８】
これにより、自己相関処理回路６Ｂにより計算される自己相関値は、受信信号が第２のピーク周波数ｆ２を有するときには高くなり、そうでないときには低くなる。
【００５９】
例えば、サンプリング周波数ｆｓが４８ｋＨｚであり、第１のピーク周波数ｆ１が２２００Ｈｚである場合には、第１の間隔に対応するサンプル数Ｄ２は、４４（＝ＩＮＴ（２×４８ｋＨｚ／２２００Ｈｚ））となる。
【００６０】
そして、自己相関処理回路６Ａ，６Ｂは、それぞれ計算した自己相関値を積分処理回路７Ａ，７Ｂに供給する。積分処理回路７Ａ，７Ｂは、自己相関処理回路６Ａ，６Ｂからそれぞれ供給された自己相関値の急激な変化を抑制する、カットオフ周波数の低いローパスフィルタとして機能する。
【００６１】
すなわち、積分処理回路７Ａ，７Ｂにおける係数器１３が、１つ前の積分処理回路７Ａ，７Ｂの出力に所定の係数Ｋ２を乗じ、加算器１１が、今回供給された自己相関値に係数器１３の出力の値を加算し、係数器１２が、加算器１１の出力に所定の係数Ｋ１を乗じ、その演算結果を今回の積分処理回路７Ａ，７Ｂの出力とする。これにより、自己相関値が急激に変化した場合でも、積分処理回路７Ａ，７Ｂの変化は緩やかになる。
【００６２】
なお、自己相関処理回路６Ａ，６Ｂの出力を比較回路８へ直接供給してもよいが、このように、自己相関処理回路６Ａ，６Ｂと比較回路８との間に積分処理回路７Ａ，７Ｂをそれぞれ設け、自己相関値の変化を緩やかにすることができる。
【００６３】
そして、積分処理回路７Ａ，７Ｂの出力は、それぞれ比較回路８に供給される。比較回路８は、積分処理回路７Ａからの値と、積分処理回路７Ｂからの値とを比較し、積分処理回路７Ａからの値が積分処理回路７Ｂからの値より大きい場合には、復調信号の値を、第１のピーク周波数に対応する符号の値（例えば「１」）とし、そうでない場合には、復調信号の値を、第２のピーク周波数に対応する符号の値（例えば「０」）とする。
【００６４】
以上のように、上記実施の形態によれば、ＳＳＢモードで受信信号を検波するＳＳＢ検波器２と、そのＳＳＢ検波器２による検波後の信号における第１および第２のピーク周波数ｆ１，ｆ２を通過させるＢＰＦ４と、第１のピーク周波数ｆ１に対応して、ＢＰＦ４を通過した信号の時系列における第１の間隔（間隔サンプル数Ｄ１）についての自己相関値を計算する自己相関処理回路６Ａと、第２のピーク周波数ｆ２に対応して、ＢＰＦ４を通過した信号の時系列における第２の間隔（間隔サンプル数Ｄ２）についての自己相関値を計算する自己相関処理回路６Ｂと、第１の間隔についての自己相関値と第２の間隔についての自己相関値とを比較し、その比較結果に基づいて復調信号の値を決定する比較回路８とを備えている。これにより、ＢＰＦが１つで済むため、複数のＢＰＦを使用した際のＢＰＦの特性の不一致に起因するＦＳＫ信号の誤復調を抑制することができる。
【００６５】
また、上記実施の形態によれば、ＳＳＢ検波器２による検波後の信号を所定の周期でサンプリングしてデジタル信号に変換するＡ／Ｄ変換器３を備え、ＢＰＦ４をデジタルフィルタとし、自己相関処理回路６Ａが、第１の間隔に対応するサンプル数Ｄ１だけ離れた検波後の信号間についての自己相関値を計算し、自己相関処理回路６Ｂが、第２の間隔に対応するサンプル数Ｄ２だけ離れた検波後の信号間についての自己相関値を計算する。これにより、ＳＳＢ検波器２より後段の処理をすべてデジタル信号処理とすることができ、ＤＳＰなどにより各回路を簡単に実現することができる。また、ＦＳＫ信号におけるピーク周波数が変更されても、ＤＳＰの設定を変更するだけで、そのＦＳＫ信号を復調することができる。
【００６６】
さらに、上記実施の形態によれば、自己相関処理回路６Ａによる自己相関値を時系列的に積分処理する積分処理回路７Ａと、自己相関処理回路６Ｂによる自己相関値を時系列的に積分処理する積分処理回路７Ｂとを備え、比較回路８は、第１の間隔についての自己相関値として積分処理回路７Ａの出力を使用し、第２の間隔についての自己相関値として積分処理回路７Ｂの出力を使用して、積分処理回路７Ａの出力と積分処理回路７Ｂの出力とを比較するようにした。これにより、各自己相関値の変化が緩やかになり、ノイズなどに起因する誤復調を抑制することができる。
【００６７】
さらに、上記実施の形態によれば、自己相関処理回路６Ａにより計算される自己相関値についての第１の間隔、および、自己相関処理回路６Ｂにより計算される自己相関値についての第２の間隔のうちの少なくとも一方を設定または変更する制御回路９を備えている。これにより、ＦＳＫ信号におけるピーク周波数が変更されても、そのＦＳＫ信号を復調することができる。
【００６８】
なお、上記実施の形態では、ＦＳＫ信号におけるピーク周波数が２つである場合について述べているが、同様にして、ピーク周波数が３つ以上ある場合でもその信号を良好に復調することができる。その場合、ＢＰＦ４を、そのすべてのピーク周波数の成分が通過可能なようにし、各ピーク周波数ｆｉ（ｉ＝１，・・・，ｎ；ｎ＞２）に応じた間隔サンプル数Ｄｎでそれぞれ自己相関処理を行う自己相関処理回路（および積分処理回路）をそのピーク周波数の数ｎだけ設ければよい。また、この場合、そのｎ個の自己相関値間の大小関係に応じて符号を復調すればよい。
【００６９】
また、単一の周波数の信号が断続するような信号を良好に復調することも可能である。その場合、自己相関処理回路（および積分処理回路）はそれぞれ１つでよく、比較回路は、自己相関値と所定の閾値とを比較して、復調信号の値を「１」または「０」に決定する。
【００７０】
【発明の効果】
本発明では、ＢＰＦの特性の不一致に起因するＦＳＫ信号の誤復調を抑制することができる受信機を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る受信機の構成を示すブロック図である。
【図２】図１におけるＢＰＦの通過特性の一例を示す図である。
【図３】図１における積分処理回路の構成例を示すブロック図である。
【図４】図１における遅延回路におけるサンプルのうち、２つの自己相関処理回路のそれぞれに使用するサンプルについて説明する図である。
【図５】従来の受信機の構成を示すブロック図である。
【図６】従来の受信機における２つのＢＰＦのそれぞれの通過特性の一例を示す図である。
【図７】従来の受信機における２つのＢＰＦのそれぞれの群遅延特性の一例を示す図である。
【符号の説明】
２ＳＳＢ検波器
３Ａ／Ｄ変換器
４ＢＰＦ（フィルタ）
６Ａ自己相関処理回路（第１の自己相関処理回路）
６Ｂ自己相関処理回路（第２の自己相関処理回路）
７Ａ積分処理回路（第１の積分処理回路）
７Ｂ積分処理回路（第２の積分処理回路）
８比較回路
９制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a receiver that receives an FSK (Frequency Shift Keying) signal and the like and demodulates the signal.
[0002]
[Prior art]
In shortwave radio communication using ionospheric reflection as a means of propagation, character data communication at a low bit rate (about 50 to 300 baud) is conventionally performed along with voice communication. This data communication is called FSK, RTTY (radio teletype) or the like. In this method, code values “1” and “0” are defined as a mark and a space, respectively, and a code is transmitted by transmitting one of two frequencies according to the code value.
[0003]
FIG. 5 is a block diagram showing the configuration of a conventional receiver that receives such an FSK signal and demodulates the FSK signal.
[0004]
In FIG. 5, a receiving circuit 1 is a circuit that receives an FSK signal transmitted as a radio wave via an antenna (not shown).
[0005]
The SSB detector 2 is a detector that detects a received signal in an SSB (Sigle Side Band) mode.
[0006]
The band-pass filter (hereinafter referred to as BPF) 101A is a filter that passes the first peak frequency component of the FSK signal and blocks the second peak frequency component.
[0007]
The BPF 101B is a filter that passes the second peak frequency component of the FSK signal and blocks the first peak frequency component.
[0008]
FIG. 6 is a diagram illustrating an example of pass characteristics of the BPF 101A and the BPF 101B in a conventional receiver. FIG. 6 shows both characteristics when the center frequency of the passband is 1800 Hz and the center frequency of the passband is 2200 Hz.
[0009]
The comparison circuit 102 is a circuit that compares the intensity of the signal that has passed through the BPF 101A and the intensity of the signal that has passed through the BPF 101B, and determines the value of the demodulated signal according to the comparison result.
[0010]
Next, the operation of this conventional receiver will be described.
[0011]
The receiving circuit 1 receives an FSK signal transmitted as a radio wave via an antenna (not shown), and the SSB detector 2 detects the signal received by the receiving circuit 1 in the SSB mode.
[0012]
A signal obtained by detection by the SSB detector 2 is supplied to the BPF 101A and the BPF 101B. The BPF 101A passes the first peak frequency component of the signal and blocks the second peak frequency component. On the other hand, the BPF 101B passes the second peak frequency component of the signal and blocks the first peak frequency component.
[0013]
That is, when the value of the transmitted code is “1”, the peak frequency of the FSK signal is the first peak frequency, and when the value of the transmitted code is “0”, the peak frequency of the FSK signal is Assuming the second peak frequency, when the code value in the received FSK signal is “1”, the output of the BPF 101A is larger than the output of the BPF 101B, and the code value in the received FSK signal is “ When “0”, the output of the BPF 101B is larger than the output of the BPF 101A.
[0014]
Therefore, the comparison circuit 102 sets the demodulated signal value to “1” when the output of the BPF 101A is larger than the output of the BPF 101B, and sets the demodulated signal value to “0” when the output of the BPF 101B is larger than the output of the BPF 101A. The demodulated signal is output.
[0015]
[Problems to be solved by the invention]
However, when two BPFs 101A and 101B are used to separate the components of each peak frequency as in a conventional receiver, both the amplitude characteristics and group delay characteristics of the two BPFs 101A and 101B are designed to be the same. There is a problem that is difficult. That is, if the amplitude characteristics of the two BPFs 101A and 101B are the same, the group delay characteristics of the two are different from each other as shown in FIG. 7, and conversely, if the group delay characteristics of both are the same, the amplitude characteristics of both are different. It will be different from each other. As a result, the sign value of the FSK signal may be erroneously demodulated.
[0016]
The present invention has been made in view of the above problems, and an object of the present invention is to obtain a receiver that can suppress erroneous demodulation of an FSK signal due to a mismatch in characteristics of BPF.
[0017]
[Means for Solving the Problems]
In order to solve the above problems, the receiver of the present invention samples an SSB detector that detects a received signal in the SSB mode, and samples a signal after detection by the SSB detector at a predetermined period and converts it into a digital signal. an a / D converter, a digital filter for passing first and second peak frequency in the signal after detection in the form of a digital signal by the a / D converter, in response to a first peak frequency, a digital filter a first autocorrelation processing circuit for calculating an autocorrelation value between the first distance apart signal in the time-series digital signals having passed through the, corresponding to the second peak frequency, passed through a digital filter digital A second autocorrelation processing circuit for calculating an autocorrelation value between signals separated by a second interval in the time series of signals; and between the autocorrelation value and the second for the first interval A comparison circuit for comparing the autocorrelation values of the intervals and determining the value of the demodulated signal based on the comparison result. The first autocorrelation processing circuit calculates autocorrelation values between a plurality of samples separated by the number of samples corresponding to the first interval in the digital signal that has passed through the digital filter, and the second autocorrelation processing The circuit calculates an autocorrelation value between a plurality of samples separated by the number of samples corresponding to the second interval in the digital signal that has passed through the digital filter.
[0018]
When this receiver is used, since only one BPF is required, it is possible to suppress erroneous demodulation of the FSK signal due to the mismatch of the BPF characteristics when a plurality of BPFs are used. Furthermore, all the processing subsequent to the SSB detector can be digital signal processing, and each circuit can be easily realized by a DSP ( Digital Signal Processor ) or the like. Even if the peak frequency in the FSK signal is changed, the FSK signal can be demodulated only by changing the setting of the DSP.
[0021]
Further, the receiver of the present invention includes a first integration processing circuit that integrates the autocorrelation values obtained by the first autocorrelation processing circuit in time series, and a second autocorrelation in addition to the receivers of the respective inventions. A second integration processing circuit that integrates the autocorrelation values by the processing circuit in time series, and the comparison circuit uses the output of the first integration processing circuit as the autocorrelation value for the first interval; The output of the second integration processing circuit is used as the autocorrelation value for the second interval, and the output of the first integration processing circuit is compared with the output of the second integration processing circuit. .
[0022]
When this receiver is used, the change of each autocorrelation value becomes gradual, and erroneous demodulation due to noise or the like can be suppressed.
[0023]
Furthermore, the receiver of the present invention is calculated by the first interval for the autocorrelation value calculated by the first autocorrelation processing circuit and the second autocorrelation processing circuit, in addition to the receivers of the respective inventions described above. A control circuit for setting or changing at least one of the second intervals for the autocorrelation value to be set.
[0024]
If this receiver is used, even if the peak frequency in the FSK signal is changed, the FSK signal can be demodulated.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0030]
FIG. 1 is a block diagram showing a configuration of a receiver according to an embodiment of the present invention.
[0031]
In FIG. 1, a receiving circuit 1 is a circuit that receives an FSK signal transmitted as a radio wave via an antenna (not shown).
[0032]
The SSB detector 2 is a detector that detects a received signal in the SSB mode.
[0033]
The A / D converter 3 is a circuit that samples a signal detected by the SSB detector 2 at a predetermined sampling period to obtain a digital signal.
[0034]
The BPF 4 is a filter that allows the first and second peak frequency components of the FSK signal to pass therethrough and blocks other frequency band components.
[0035]
FIG. 2 is a diagram illustrating an example of the pass characteristic of the BPF 4. As shown in FIG. 2, when the components of the first and second peak frequencies are 1800 Hz and 2200 Hz, respectively, a pass band including the first and second peak frequencies is set.
[0036]
The delay circuit 5 has, for example, a ring buffer that sequentially stores a predetermined number of digital signals that have passed through the BPF 4 for each sampling period, and if necessary, samples of past digital signals that have been buffered are stored. This circuit supplies the autocorrelation processing circuits 6A and 6B.
[0037]
The autocorrelation processing circuit 6A reads the sample of the digital signal buffered in the delay circuit 5 corresponding to the first peak frequency, and self-corresponds to the first interval in the time series of the digital signal that has passed through the BPF 4. It is the 1st autocorrelation processing circuit which calculates a correlation value.
[0038]
The autocorrelation processing circuit 6B reads the sample of the digital signal buffered in the delay circuit 5 corresponding to the second peak frequency, and self-corresponds to the second interval in the time series of the digital signal that has passed through the BPF 4. It is the 2nd autocorrelation processing circuit which calculates a correlation value.
[0039]
The integration processing circuit 7A is a first integration processing circuit that integrates the autocorrelation values by the autocorrelation processing circuit 6A in time series. The integration processing circuit 7B converts the autocorrelation values by the autocorrelation processing circuit 6B in time series. This is a second integration processing circuit that performs integration processing.
[0040]
FIG. 3 is a block diagram showing a configuration example of the integration processing circuits 7A and 7B in FIG. In FIG. 3, an adder 11 is a circuit that adds the output value of the coefficient unit 13 to the autocorrelation value from the autocorrelation processing circuit 6 </ b> A (6 </ b> B), and the coefficient unit 12 outputs a predetermined value to the output of the adder 11. The coefficient multiplier 13 is a circuit that multiplies the coefficient K1, and the coefficient multiplier 13 is a circuit that multiplies the output of the coefficient multiplier 12 by a predetermined coefficient K2.
[0041]
The coefficients K1 and K2 are selected so that K1 <1, K2 <1, and satisfying three expressions: K1 / K2 <1, K1 <K2, 1−K1 = K2. For example, K1 = 0.01 and K2 = 0.99.
[0042]
Returning to FIG. 1, the comparison circuit 8 compares the value from the integration processing circuit 7A, that is, the value according to the autocorrelation value for the first interval in the time series of the output of the BPF 4, the value from the integration processing circuit 7B, That is, it is a circuit that compares the value corresponding to the autocorrelation value for the second interval in the time series of the output of the BPF 4 and determines the value of the demodulated signal based on the comparison result.
[0043]
In response to a user command or the like, the control circuit 9 uses a first interval for the autocorrelation value calculated by the autocorrelation processing circuit 6A and a second value for the autocorrelation value calculated by the autocorrelation processing circuit 6B. This circuit sets or changes at least one of the intervals.
[0044]
Next, the operation of the receiver will be described.
[0045]
The receiving circuit 1 receives an FSK signal transmitted as a radio wave via an antenna (not shown), and the SSB detector 2 detects the signal received by the receiving circuit 1 in the SSB mode.
[0046]
The A / D converter 3 samples the signal detected by the SSB detector 2 at a predetermined sampling period to obtain a digital signal, and the BPF 4 has first and second peak frequencies of the digital signal. Are allowed to pass and other frequency band components are blocked.
[0047]
The delay circuit 5 sequentially stores the digital signal that has passed through the BPF 4 in a built-in ring buffer (not shown) for each sampling period, and after a predetermined number of digital signal samples are stored in the ring buffer, The sample of the supplied digital signal is overwritten on the past sample.
[0048]
Then, the autocorrelation processing circuit 6A and the autocorrelation processing circuit 6B read the digital signal samples buffered in the delay circuit 5 corresponding to the first and second peak frequencies, respectively, and passed through the BPF 4. Autocorrelation values for the first and second intervals in the time series of the digital signal are calculated. FIG. 4 is a diagram for explaining samples used by the autocorrelation processing circuit 6A and the autocorrelation processing circuit 6B among the samples in the delay circuit 5.
[0049]
At this time, as shown in FIG. 4, the autocorrelation processing circuit 6 </ b> A performs N samples for the past N samples from the buffered samples at the present time and N samples before the past (time T <b> 1) for the D1 samples from the current time. N samples are read from the delay circuit 5 and the vector inner product of the former and the latter is calculated as an autocorrelation. At this time, the number of samples D1 corresponding to the first interval is a number obtained by the following equation where the sampling frequency is fs and the first peak frequency is f1.
[0050]
D1 = INT (2 × fs / f1)
[0051]
However, INT () is a function that rounds down a decimal number to an integer.
[0052]
Thereby, the autocorrelation value calculated by the autocorrelation processing circuit 6A is high when the received signal has the first peak frequency f1, and is low when the received signal is not.
[0053]
For example, when the sampling frequency fs is 48 kHz and the first peak frequency f1 is 1800 Hz, the number of samples D1 corresponding to the first interval is 53 (= INT (2 × 48 kHz / 1800 Hz)). .
[0054]
The number N of samples used when calculating the autocorrelation value is, for example, 64. The number N can be set so that the autocorrelation value can be calculated at the time of each sampling period, and a clear difference is generated between the two autocorrelation values by the autocorrelation processing circuits 6A and 6B.
[0055]
On the other hand, as shown in FIG. 4, the autocorrelation processing circuit 6B has N samples for the past N samples from the samples buffered at the present time and N samples before the past (time T2) for the D2 samples from the current time. N samples of minutes are read from the delay circuit 5, and the vector inner product of the former and the latter is calculated as an autocorrelation. In this embodiment, N is set to 64 as described above.
[0056]
At this time, the number of samples D2 corresponding to the second interval is a number obtained by the following expression, where the sampling frequency is fs and the second peak frequency is f2.
[0057]
D2 = INT (2 × fs / f2)
[0058]
Thus, the autocorrelation value calculated by the autocorrelation processing circuit 6B is high when the received signal has the second peak frequency f2, and is low when the received signal is not.
[0059]
For example, when the sampling frequency fs is 48 kHz and the first peak frequency f1 is 2200 Hz, the number of samples D2 corresponding to the first interval is 44 (= INT (2 × 48 kHz / 2200 Hz)). .
[0060]
Then, the autocorrelation processing circuits 6A and 6B supply the calculated autocorrelation values to the integration processing circuits 7A and 7B, respectively. The integration processing circuits 7A and 7B function as a low-pass filter with a low cutoff frequency that suppresses a sudden change in the autocorrelation values supplied from the autocorrelation processing circuits 6A and 6B, respectively.
[0061]
That is, the coefficient unit 13 in the integration processing circuits 7A and 7B multiplies the output of the previous integration processing circuit 7A and 7B by a predetermined coefficient K2, and the adder 11 adds the autocorrelation value supplied this time to the coefficient unit 13. Then, the coefficient unit 12 multiplies the output of the adder 11 by a predetermined coefficient K1, and uses the calculation result as the output of the current integration processing circuits 7A and 7B. As a result, even when the autocorrelation value changes abruptly, changes in the integration processing circuits 7A and 7B become gradual.
[0062]
Although the outputs of the autocorrelation processing circuits 6A and 6B may be directly supplied to the comparison circuit 8, the integration processing circuits 7A and 7B are provided between the autocorrelation processing circuits 6A and 6B and the comparison circuit 8 in this way. Each can be provided to moderate the change of the autocorrelation value.
[0063]
The outputs of the integration processing circuits 7A and 7B are supplied to the comparison circuit 8, respectively. The comparison circuit 8 compares the value from the integration processing circuit 7A with the value from the integration processing circuit 7B. If the value from the integration processing circuit 7A is larger than the value from the integration processing circuit 7B, the comparison signal 8 The value is the value of the code corresponding to the first peak frequency (for example, “1”). Otherwise, the value of the demodulated signal is the value of the code corresponding to the second peak frequency (for example, “0”). ).
[0064]
As described above, according to the above embodiment, the SSB detector 2 that detects a received signal in the SSB mode, and the first and second peak frequencies f1 and f2 in the signal after detection by the SSB detector 2 are obtained. An autocorrelation processing circuit 6A that calculates an autocorrelation value for a first interval (number of interval samples D1) in a time series of a signal that has passed through the BPF4, corresponding to the BPF4 to be passed and the first peak frequency f1, Corresponding to the second peak frequency f2, an autocorrelation processing circuit 6B that calculates an autocorrelation value for the second interval (number of interval samples D2) in the time series of the signal that has passed through the BPF 4, and the first interval And a comparison circuit 8 that compares the autocorrelation value with the autocorrelation value for the second interval and determines the value of the demodulated signal based on the comparison result. Thereby, since only one BPF is required, it is possible to suppress erroneous demodulation of the FSK signal due to the mismatch of the BPF characteristics when a plurality of BPFs are used.
[0065]
In addition, according to the above-described embodiment, the A / D converter 3 that samples the signal after detection by the SSB detector 2 at a predetermined period and converts it into a digital signal is provided, the BPF 4 is used as a digital filter, and autocorrelation processing is performed. The circuit 6A calculates an autocorrelation value between the detected signals separated by the number of samples D1 corresponding to the first interval, and the autocorrelation processing circuit 6B is separated by the number of samples D2 corresponding to the second interval. The autocorrelation value between the signals after detection is calculated. Thereby, all processes subsequent to the SSB detector 2 can be digital signal processing, and each circuit can be easily realized by a DSP or the like. Even if the peak frequency in the FSK signal is changed, the FSK signal can be demodulated only by changing the setting of the DSP.
[0066]
Furthermore, according to the above embodiment, the integration processing circuit 7A that integrates the autocorrelation values by the autocorrelation processing circuit 6A in time series and the autocorrelation values by the autocorrelation processing circuit 6B are integrated in time series. And an integration processing circuit 7B. The comparison circuit 8 uses the output of the integration processing circuit 7A as the autocorrelation value for the first interval, and uses the output of the integration processing circuit 7B as the autocorrelation value for the second interval. In use, the output of the integration processing circuit 7A and the output of the integration processing circuit 7B are compared. As a result, the change of each autocorrelation value becomes gradual, and erroneous demodulation due to noise or the like can be suppressed.
[0067]
Furthermore, according to the above embodiment, the first interval for the autocorrelation value calculated by the autocorrelation processing circuit 6A and the second interval for the autocorrelation value calculated by the autocorrelation processing circuit 6B. A control circuit 9 for setting or changing at least one of them is provided. Thereby, even if the peak frequency in the FSK signal is changed, the FSK signal can be demodulated.
[0068]
In the above embodiment, the case where there are two peak frequencies in the FSK signal is described. Similarly, even when there are three or more peak frequencies, the signal can be demodulated well. In that case, the BPF 4 is allowed to pass all the components of the peak frequency, and the autocorrelation is performed with the number of interval samples Dn corresponding to each peak frequency fi (i = 1,..., N; n> 2). It is only necessary to provide the autocorrelation processing circuit (and the integration processing circuit) that performs processing by the number n of the peak frequencies. In this case, the code may be demodulated according to the magnitude relationship between the n autocorrelation values.
[0069]
It is also possible to satisfactorily demodulate a signal in which a single frequency signal is intermittent. In that case, each of the autocorrelation processing circuits (and integration processing circuits) may be one, and the comparison circuit compares the autocorrelation value with a predetermined threshold value and sets the value of the demodulated signal to “1” or “0”. decide.
[0070]
【The invention's effect】
According to the present invention, it is possible to obtain a receiver that can suppress erroneous demodulation of an FSK signal caused by a mismatch in BPF characteristics.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a receiver according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating an example of a pass characteristic of a BPF in FIG.
FIG. 3 is a block diagram illustrating a configuration example of an integration processing circuit in FIG. 1;
4 is a diagram for explaining samples used for each of two autocorrelation processing circuits among samples in the delay circuit in FIG. 1; FIG.
FIG. 5 is a block diagram showing a configuration of a conventional receiver.
FIG. 6 is a diagram illustrating an example of pass characteristics of two BPFs in a conventional receiver.
FIG. 7 is a diagram illustrating an example of group delay characteristics of two BPFs in a conventional receiver.
[Explanation of symbols]
2 SSB detector 3 A / D converter 4 BPF (filter)
6A autocorrelation processing circuit (first autocorrelation processing circuit)
6B autocorrelation processing circuit (second autocorrelation processing circuit)
7A Integration processing circuit (first integration processing circuit)
7B Integration processing circuit (second integration processing circuit)
8 Comparison circuit 9 Control circuit

Claims

In a receiver that receives an FSK signal and demodulates the FSK signal,
An SSB detector for detecting a received signal in the SSB mode;
An A / D converter that samples the signal after detection by the SSB detector at a predetermined period and converts it into a digital signal;
A digital filter that passes the first and second peak frequencies in the signal after detection that has been converted into a digital signal by the A / D converter;
A first autocorrelation processing circuit that calculates an autocorrelation value between signals that are separated by a first interval in a time series of the digital signal that has passed through the digital filter, corresponding to the first peak frequency;
A second autocorrelation processing circuit that calculates an autocorrelation value between signals that are separated by a second interval in a time series of the digital signal that has passed through the digital filter, corresponding to the second peak frequency;
A comparison circuit that compares the autocorrelation value for the first interval and the autocorrelation value for the second interval and determines the value of the demodulated signal based on the comparison result;
Equipped with a,
The first autocorrelation processing circuit calculates an autocorrelation value between a plurality of samples separated by the number of samples corresponding to the first interval in the digital signal that has passed through the digital filter,
The second autocorrelation processing circuit calculates an autocorrelation value between a plurality of samples separated by the number of samples corresponding to the second interval in the digital signal that has passed through the digital filter;
Receiver characterized by.

A first integration processing circuit for integrating the autocorrelation values by the first autocorrelation processing circuit in time series; and a second integration processing for integrating autocorrelation values by the second autocorrelation processing circuit in time series. And an integration processing circuit of
The comparison circuit uses the output of the first integration processing circuit as an autocorrelation value for the first interval, and uses the output of the second integration processing circuit as an autocorrelation value for the second interval. Using to compare the output of the first integration processing circuit with the output of the second integration processing circuit;
The receiver of claim 1 Symbol mounting characterized.

The first interval for the autocorrelation value calculated by the first autocorrelation processing circuit and the second interval for the autocorrelation value calculated by the second autocorrelation processing circuit; The receiver according to claim 1 or 2, further comprising a control circuit for setting or changing at least one of them.