JP3677505B2 - Driving method of switching regulator - Google Patents

Driving method of switching regulator Download PDF

Info

Publication number
JP3677505B2
JP3677505B2 JP2003166943A JP2003166943A JP3677505B2 JP 3677505 B2 JP3677505 B2 JP 3677505B2 JP 2003166943 A JP2003166943 A JP 2003166943A JP 2003166943 A JP2003166943 A JP 2003166943A JP 3677505 B2 JP3677505 B2 JP 3677505B2
Authority
JP
Japan
Prior art keywords
voltage
input
switching
output
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003166943A
Other languages
Japanese (ja)
Other versions
JP2005006402A (en
Inventor
善蔵 中村
Original Assignee
東京コイルエンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京コイルエンジニアリング株式会社 filed Critical 東京コイルエンジニアリング株式会社
Priority to JP2003166943A priority Critical patent/JP3677505B2/en
Publication of JP2005006402A publication Critical patent/JP2005006402A/en
Application granted granted Critical
Publication of JP3677505B2 publication Critical patent/JP3677505B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、DC−DCコンバータやDC−ACインバータのスイッチングレギュレータの駆動方法に関する。
【0002】
【従来の技術】
例えば、DC−DCコンバータからなるスイッチングレギュレータは、図7に示すように、直流電圧Vinを出力する直流電源1にDC−ACインバータ2を接続し、このDC−ACインバータ2に整流・平滑回路3を接続したものが知られている。DC−ACインバータ2は、トランジスタからなるスイッチング素子とトランスやコイルやキャパシタ等のエネルギー蓄積素子等を設け、スイッチング素子を高周波スイッチング動作させることでエネルギー蓄積素子を駆動し交流電圧を出力する。整流・平滑回路3はDC−ACインバータ2から出力される交流電圧を整流し、さらに平滑して所望の直流電圧Vを出力する。
【0003】
このようなスイッチングレギュレータは、スイッチング素子とエネルギー蓄積素子との接続の仕方によって動作が異なり、例えば、エネルギー蓄積素子としてコイルを使用した場合は、非絶縁型で降圧、昇圧或は昇降圧のDC−DCコンバータが実現でき、また、エネルギー蓄積素子としてトランスを使用した場合は、絶縁型フォワード、フライバックDC−DCコンバータやプッシュプル、ハーフ・ブリッジ、或はフル・ブリッジDC−ACインバータが実現できる。
【0004】
このようなスイッチングレギュレータ、例えば、DC−DCコンバータを制御する方法として、パルス幅変調(以下、PWMと称する。)方式や間欠動作方式が知られている。PWM方式は、図8に示すように、出力電圧Vと所望の電圧Vとの差ΔV(=V−V)を一定振幅の鋸歯状波vと比較し、これによってパルス幅変調された信号をスイッチング素子のスイッチング信号とするものであり、フィードバック制御方式になっている。このようなフィードバック制御方式によるDC−DCコンバータの直流出力電圧Vは、一般に次のように表される。
【0005】
=K1・f(d)・Vin …(1)
ここで、Kは比例定数、Vinは入力直流電圧、f(d)は時比率(デューティ比)dの関数で、τをスイッチング信号の周期、τonをスイッチング素子のオン時間とすると、
d=τon/τ …(2)
で与えられる。因みに、スイッチングレギュレータで多用されているトランスを用いた連続モードフライバック方式では、
=N/N …(3)
f(d)=d/(1−d) …(4)
となる。ここで、NとNはそれぞれトランスの1次及び2次の巻線数である。
【0006】
このPWM方式はスイッチング信号の一周期毎に出力電圧の制御を行うので、即応性に優れているが、出力電圧Vが所望の電圧Vよりも高い場合でも回路は常に動作しているので、次に述べる間欠動作方式に比較して電力交換効率が低い。もう一つの問題点は小型化にある。近年、電源の小型化が強く要望されており、この要望に応える有力な手段はスイッチング周波数を高くし、これによってコイル、トランス或はキャパシタを小さくすることである。しかしながら、スイッチング素子であるトランジスタの立ち上がり時間、立ち下がり時間、遅延時間は有限であるため、スイッチング周波数を高くすると、広い範囲でデューティ比を制御することは困難になる。
【0007】
間欠動作方式は、図9にその原理を示すように、DC−DCコンバータの出力電圧Vが所望の電圧Vよりも低い場合のみ、一定パルス幅のスイッチング信号によってスイッチング素子を駆動してコンバータを動作させる方式であり、この場合の出力電圧Vは次式で与えられる。
【0008】
=K・Vin・D …(5)
ここで、Kは比例定数、Dは、
D=Ton/(Ton+Toff)=Ton/T …(6)
で、TonとToffはそれぞれDC−DCコンバータの動作期間と休止期間であり、T=Ton+Toffは間欠周期である。この方式は、V>Vの期間は回路が停止しているのでエネルギーはほとんど消費せず、従って、極めて高い電力変換効率が得られ、また、スイッチング信号のパルス幅は一定であるためスイッチング周波数を高くすることができるので、小型化にも有利である。このため、この間欠動作方式は省電力のスイッチングレギュレータに広く用いられている。
【0009】
【発明が解決しようとする課題】
しかしながら、この間欠動作方式を、入力電圧Vinが広い範囲で変化する、トランスを用いたフライバック方式のスイッチングレギュレータに適用すると、以下に述べる問題が生じる。
【0010】
例えば、入力電圧範囲を、Vmin <V in <V maxとすると、上記(6)式のDは、0<D≦1となるので、Vin=Vminのとき、D=1とすると、
=V/Vmin …(7)
となり、DはVin=Vmaxの時に最小となる。すなわち、
min=Vmin/Vmax …(8)
となる。従って、Vin=VmaxでVmax>>Vminの場合、Tonは短く、Toffは極めて長くなるので、出力のリップル電圧は極めて大きくなる。また、この場合の間欠動作周波数f=1/Tは往々にして可聴周波数となり、トランスの取付けによっては可聴音を発する。
【0011】
さらに、ピーク電力の問題がある。すなわち、Vin=VminでD=1のとき、フライバック方式では次の関係が成り立つ。
【0012】
(1/2η)・Vmax /L・τon/τ …(9)
ここで、Pは要求される出力電力、ηは電力変換効率、Lはトランスの1次巻線のインダクタンス、τonはスイッチング素子のオン時間、τはスイッチング周期である。Vinが、Vin=Vmaxとなった場合、動作期間Tonにおける瞬時電力Pは、
(1/2η)・Vmax /L・τon/τ=P(Vmax/Vmin …(10)
となり、Vmax>>Vminの場合、極めて大きな瞬時電力、従って、極めて大きなピーク電流が流れることになり、入力電源としてバッテリを使用した場合にはその消耗を早めることになる。
【0013】
そこで、本発明は、入力電圧範囲を広くしても出力リップル電圧やピーク電力が大きくなることが無く、従って、入力電圧範囲を広くすることができ、しかも、スイッチング周波数の高周波化により小型化を図ることができるスイッチングレギュレータの駆動方法を提供する。
【0014】
【課題を解決するための手段】
本発明は、スイッチング素子、エネルギー蓄積素子、整流、平滑回路等を備え、前記スイッチング素子のスイッチング動作によって入力直流電圧を所望の直流電圧に変換するスイッチングレギュレータにおいて、入力直流電圧を電流に変換し、この電流でキャパシタを充電することによって鋸歯状波を発生し、該キャパシタをクロック信号で一定周期ごとにリセットし、該鋸歯状波を基準電圧と比較することによってスイッチング素子を駆動するスイッチング信号のパルス幅を入力直流電圧で変調するフィードフォワード制御と、出力直流電圧を基準電圧と比較し、その結果に応じてスイッチング素子を間欠動作するフィードバック制御とを組み合わせて、出力直流電圧を制御することにある。
【0015】
また、本発明は、入力直流電圧を電流に変換し、この電流でキャパシタを充電することによって鋸歯状波を発生し、該キャパシタをクロック信号で一定周期ごとにリセットし、該鋸歯状波を基準電圧と比較することによってスイッチング素子を駆動するスイッチング信号のパルス幅を入力直流電圧で変調するフィードフォワード制御と、出力交流電圧を基準電圧と比較し、その結果に応じてスイッチング素子を間欠動作するフィードバック制御とを組み合わせて、出力交流電圧を制御することにある。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。なお、この実施の形態は、本発明をフライバック方式のDC−DCコンバータに適用したものについて述べる。
【0017】
図1に示すように、直流電源11にDC−DCコンバータ12の入力端子a,bを接続している。この直流電源11は、例えば、交流電源を整流し、平滑して得られる直流電源である。前記DC−DCコンバータ12は、キャパシタ121、抵抗122、ダイオード123からなるスナバ回路124とエネルギー蓄積素子であるトランス125とスイッチング素子であるトランジスタ126とで構成されたDC−ACインバータと、整流用ダイオード127と平滑用キャパシタ128とで構成された整流・平滑回路129によって構成されている。
【0018】
すなわち、前記入力端子a,b間に、トランス125の1次巻線を介してトランジスタ126を接続し、前記トランス125の1次巻線にスナバ回路124を並列に接続している。そして、前記トランス125の2次巻線に、ダイオード127を介してキャパシタ128を並列に接続し、そのキャパシタ128の両端を端子c,dに接続している。前記端子c,dは出力端子e,fにそれぞれ接続している。
前記入力端子a,bと端子c,dとの間に、比較部13を接続し、また、前記入力端子a,bにPWM(パルス幅変調)回路14を接続している。
【0019】
前記比較部13は、図2に示すように、端子c,d間に抵抗131,132の直列回路を接続し、抵抗131と抵抗132との接続点をコンパレータ133の反転入力端子(-)に接続している。前記コンパレータ133の非反転入力端子(+)には、基準電圧源134から基準電圧Vが印加されている。そして、前記端子cとコンパレータ133の出力端子との間にフォトカプラ135の発光ダイオード135Dを接続している。
【0020】
前記比較部13は、また、入力端子a,b間に抵抗136を介して前記フォトカプラ135のホトトランジスタ135Tを接続すると共にD型フリップフロップ137を接続している。そして、前記抵抗136とホトトランジスタ135Tとの接続点をD型フリップフロップ137のD入力端子に接続している。前記D型フリップフロップ137はD入力端子がハイレベルのときにクロック入力端子にクロック信号CLKが入力するとQ出力端子からハイレベルなイネーブル信号ENを出力し、D入力端子がローレベルのときにクロック信号CLKが入力すると/Q出力端子からハイレベルなディスエーブル信号DISを出力するようになっている。
【0021】
前記PWM回路14は、図3に示すように、一定パルス幅で一定周期のクロック信号CLKを発生するクロック発生部141と、R−Sフリップフロップ142と、定電流回路143とキャパシタ144と制御用トランジスタ145からなり、キャパシタ144の両端間から鋸歯状波を発生する鋸歯状波発生部を設けている。
【0022】
また、一定電圧Vを発生する電圧発生源146と、前記鋸歯状波発生部からの鋸歯状波を非反転入力端子(+)に入力し、前記電圧発生源146からの一定電圧Vを反転入力端子(-)に入力して比較し、鋸歯状波電圧が一定電圧Vに達するまでは出力をローレベルとし、鋸歯状波電圧が一定電圧Vに達すると出力をハイレベルに反転するコンパレータ147とを設けている。
【0023】
そして、前記クロック発生部141からのクロック信号CLKを前記R−Sフリップフロップ142のS入力端子に入力すると共に、反転回路148で反転し、さらに2入力オアゲート149を介して前記R−Sフリップフロップ142のR入力端子に入力している。また、前記コンパレータ147の出力を、前記2入力オアゲート149を介して前記R−Sフリップフロップ142のR入力端子に入力している。
【0024】
また、前記クロック発生部141からのクロック信号CLKを前記比較部13におけるD型フリップフロップ137のクロック入力端子(CLK)に供給している。
前記比較部13からのイネーブル信号ENを、定電流回路143を構成するトランジスタのゲートに入力し、前記比較部13からのディスエーブル信号DISをR−Sフリップフロップ142のR入力端子に入力している。
【0025】
前記鋸歯状波発生部は、ハイレベルなイネーブル信号ENが定電流回路143に入力すると動作し、キャパシタ144を充電することでそのキャパシタ144の両端子間からランプ波s(t)を発生するようになっている。
【0026】
このような構成においては、直流電源11が投入されると、DC−DCコンバータ12、比較部13及びPWM回路14は動作を開始する。この動作において、PWM回路14のクロック発生部141は図4の(a)に示すように、一定パルス幅、一定周期のクロック信号CLKを発生する。このクロック信号CLKは比較部13のD型フリップフロップ137のクロック入力端子(CLK)に入力される。また、このクロック信号CLKはその立ち上がりでR−Sフリップフロップ142をセットする。
【0027】
比較部13は、図4の(b)に示すように、DC−DCコンバータ12から出力される直流電圧Vを抵抗131,132で分圧した電圧kVをコンパレータ133に入力し、基準電圧Vと比較する。そして、kV<Vのときコンパレータ133の出力はハイレベルとなって発光ダイオード135Dの発光は停止し、kV≧Vのときコンパレータ133の出力はローレベルとなつて発光ダイオード135Dは発光する。
【0028】
D型フリップフロップ137は発光ダイオード135Dの発光が停止している時にクロック信号CLKが入力するとD入力端子に入力するハイレベル状態をセットしQ出力端子出力をハイレベル、/Q端子出力をローレベルにし、また、発光ダイオード135Dが発光している時にクロック信号CLKが入力するとD入力端子に入力するローレベル状態をセットしQ出力端子出力をローレベル、/Q端子出力をハイレベルにする。こうして、D型フリップフロップ137のQ出力端子からは図4の(c)に示すようなイネーブル信号ENが出力され、PWM回路14の定電流回路143を構成するトランジスタのゲートに入力され、また、D型フリップフロップ137の/Q出力端子からはディスエーブル信号DISが出力され、PWM回路14のR−Sフリップフロップ142のR入力端子に入力される。これにより、DC−DCコンバータ12から出力される直流電圧Vを基準電圧Vと比較し、その結果を帰還するフィードバック制御が行われる。
【0029】
従って、イネーブル信号ENがハイレベル期間(Ton)、定電流回路143が動作してキャパシタ144を充電する。そして、クロック信号CLKがローレベルになった瞬間、制御用トランジスタ145はオン動作してキャパシタ144を瞬時に放電する。こうして、キャパシタ144から図4の(e)に示すようなランプ波s(t)が発生し、コンパレータ147に入力される。
【0030】
また、定電流回路143には図4の(d)に示すようなある程度脈流状になっている直流の入力電圧Vinが入力されるので、定電流回路143の電流値は入力電圧Vinによって変化する。すなわち、入力電圧Vinが大きい時にはランプ波のピーク値は大きく傾きは急になり、逆に入力電圧Vinが小さい時にはランプ波のピーク値は小さく傾きは緩やかになる。すなわち、ランプ波s(t)の傾きは入力電圧Vinの変化よって変化する。
【0031】
コンパレータ147はこのようなランプ波s(t)の電圧と電圧発生源146からの一定電圧Vを比較し、ランプ波の振幅が一定電圧Vに達すると、コンパレータ147の出力がハイレベルとなり、R−Sフリップフロップ142はリセットされる。また、ランプ波の振幅がクロック信号CLKのパルス幅内で一定電圧Vに達しない時には、R−Sフリップフロップ142はクロック信号CLKの立ち下がりによってリセットされる。
【0032】
このようして、R−Sフリップフロップ142のセット出力端子からは、図4の(f)に示すように、入力電圧Vinによってパルス幅変調されたスイッチング信号SWが出力される。これにより、入力電圧に応じてトランジスタ126を駆動するためにパルス幅変調するフィードフォワード制御が行われる。そして、このスイッチング信号SWによってDC−DCコンバータ12のトランジスタ126がスイッチング駆動される。
【0033】
また、イネーブル信号ENがローレベル期間(Toff)においては定電流回路143の動作が停止されると共に、R−Sフリップフロップ142はディスエーブル信号DISによってリセットされる。これにより、R−Sフリップフロップ142からのスイッチング信号SWの出力が停止され、DC−DCコンバータ12は動作が停止される。
このような一連の動作を繰り返すことによって、比較部13とPWM回路14はkV=VとなるようにDC−DCコンバータ12を制御する。
【0034】
このように、DC−DCコンバータ12は、直流電源11からの入力直流電圧Vinを入力し、出力端子e(c),f(d)間に直流電圧Vを出力する。また、比較部13は入力直流電圧Vinと出力直流電圧Vを入力し、PWM回路14は入力直流電圧Vinを入力する。
【0035】
この構成のDC−DCコンバータ12の出力電圧Vは、
=K・f(d)Vin・D …(11)
として表わすことができる。ここで、Kは定数で、Kと同様上記(3)式で与えられる。なお、トランスの代りにコイルを用いる非絶縁型DC−DCコンバータではK=1となる。f(d)は、デューティ比dの関数で、dはVinの関数、Dは間欠動作におけるデューティ比で上記(6)式で与えられる。デューティ比を図5に示すように、入力電圧Vinによって変化させ、f(d)をdの単調減少関数とすれば、Vinとf(d)Vinの関系は図6に示すようになり、
{f(dmin)Vmax}/{f(dmax)Vmin}<Vmax/Vmin…(12)
となる。上記(12)式は、入力電圧Vinが広い範囲で変化しても、DC−DCコンバータへの等価入力電圧f(d)Vinの範囲がPWMによって狭い範囲に限定されることを示している。従って、間欠動作周波数も狭い範囲に限定され、出力リップル電圧が大きくなることはなく、また、トランス125が可聴音を発生するおそれも無い。
【0036】
また、f(dmin)<1とすることができるので、DC−DCコンバータへの等価最大入力電圧f(dmin)VmaxはVmaxよりも小さくなるので、瞬時電力の問題も緩和され、ピーク電力が大きくなることはない。さらに、従来のPWM方式では入力電圧Vinの全範囲に亘ってスイッチング信号のパルス幅を精度よく制御する必要があったが、本方式では図5に示すようにその必要はなく、従って、スイッチング周波数の高周波化、それに伴う電源の小型化が実現できる。
【0037】
このように、DC−DCコンバータ12、比較部13、PWM回路14からなるスイッチングレギュレータは、入力電圧範囲を広くしても出力リップル電圧やピーク電力が大きくなることが無く、従って、入力電圧範囲を広くすることができ、しかも、スイッチング周波数の高周波化により小型化を図ることができる。
【0038】
なお、この実施の形態は、絶縁形のフライバック方式のDC−DCコンバータに適用したものについて述べたがこれに限定するものではなく、非絶縁型で降圧、昇圧或は昇降圧のDC−DCコンバータや絶縁型フォワードDC−DCコンバータなどにも適用できるものである。
【0039】
また、この実施の形態は、DC−DCコンバータ12を有するスイッチングレギュレータについて述べたがこれに限定するものではなく、例えば、整流・平滑回路129を省略したDC−ACインバータを有するスイッチングレギュレータにおいても適用できる。この場合は比較部内に整流・平滑回路を設ければ良い。その他、プッシュプル、ハーフ・ブリッジ、或はフル・ブリッジDC−ACインバータにも適用できるものである
【0040】
【発明の効果】
以上詳述したように本発明によれば、入力電圧範囲を広くしても出力リップル電圧やピーク電力が大きくなることが無く、従って、入力電圧範囲を広くすることができ、しかも、スイッチング周波数の高周波化により小型化を図ることができるスイッチングレギュレータの駆動方法を提供できる。
【図面の簡単な説明】
【図1】 本発明の実施の形態を示す全体の回路図。
【図2】 図1における比較部の具体的構成を示す回路図。
【図3】 図1におけるPWM回路の具体的構成を示す回路図。
【図4】 同実施の形態における各部の入力及び出力波形を示す図。
【図5】 同実施の形態における入力電圧とデューティ比との関係を示すグラフ。
【図6】 同実施の形態における入力電圧と等価入力電圧との関係を示すグラフ。
【図7】 従来例を示すブロック図。
【図8】 従来のPWM方式の原理を説明するための電圧波形図。
【図9】 従来の間欠動作方式の原理を説明するための図。
【符号の説明】
11…直流電源、12…DC−DCコンバータ、13…比較部、14…PWM回路、125…トランス、126…トランジスタ、129…整流・平滑回路。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for driving a switching regulator of a DC-DC converter or a DC-AC inverter.
[0002]
[Prior art]
For example, the switching regulator comprising a DC-DC converter, as shown in FIG. 7, connect the DC-AC inverter 2 to the DC power source 1 to output a DC voltage V in, the rectifying and smoothing circuit to the DC-AC inverter 2 What connected 3 is known. The DC-AC inverter 2 includes a switching element formed of a transistor and an energy storage element such as a transformer, a coil, and a capacitor. Rectifying and smoothing circuit 3 rectifies the AC voltage output from the DC-AC inverter 2, further smoothing and outputs the desired DC voltage V O.
[0003]
Such a switching regulator operates differently depending on how the switching element and the energy storage element are connected. For example, when a coil is used as the energy storage element, it is a non-insulated type step-down, step-up or step-up / step-down DC−. A DC converter can be realized, and when a transformer is used as an energy storage element, an isolated forward, flyback DC-DC converter, push-pull, half bridge, or full bridge DC-AC inverter can be realized.
[0004]
As a method for controlling such a switching regulator, for example, a DC-DC converter, a pulse width modulation (hereinafter referred to as PWM) method and an intermittent operation method are known. As shown in FIG. 8, the PWM method compares the difference ΔV O (= V O −V r ) between the output voltage V O and the desired voltage V r with a sawtooth wave v s having a constant amplitude, thereby generating a pulse. The width-modulated signal is used as a switching signal of the switching element, and is a feedback control system. DC output voltage V O of the DC-DC converter according to such feedback control scheme is generally expressed as follows.
[0005]
V O = K 1 · f (d) · V in (1)
Here, K 1 is a proportionality constant, V in is the input DC voltage, f (d) when the ratio (duty ratio) as a function of d, the period of the switching signal tau, when the on time of the switching element the tau on,
d = τ on / τ (2)
Given in. By the way, in the continuous mode flyback method using a transformer often used in switching regulators,
K 1 = N s / N p (3)
f (d) = d / (1-d) (4)
It becomes. Here, N p and N s are the primary and the number secondary windings of the transformer, respectively.
[0006]
This PWM method controls the output voltage every cycle of the switching signal, so it has excellent responsiveness, but the circuit always operates even when the output voltage V O is higher than the desired voltage V r . Compared with the intermittent operation method described below, the power exchange efficiency is low. Another problem is miniaturization. In recent years, there has been a strong demand for miniaturization of the power source, and an effective means for meeting this demand is to increase the switching frequency, thereby reducing the coil, transformer, or capacitor. However, since the rise time, fall time, and delay time of a transistor that is a switching element are finite, it is difficult to control the duty ratio in a wide range when the switching frequency is increased.
[0007]
As shown in FIG. 9, the intermittent operation method is a converter in which the switching element is driven by a switching signal having a constant pulse width only when the output voltage V O of the DC-DC converter is lower than the desired voltage V r. The output voltage V O in this case is given by the following equation.
[0008]
V O = K 2 · V in · D (5)
Here, K 2 is a proportionality constant, D is
D = Ton / ( Ton + Toff ) = Ton / T (6)
T on and T off are an operation period and a rest period of the DC-DC converter, respectively, and T = T on + T off is an intermittent period. In this method, since the circuit is stopped during the period of V O > V r , almost no energy is consumed. Therefore, extremely high power conversion efficiency is obtained, and the pulse width of the switching signal is constant, so that switching is performed. Since the frequency can be increased, it is advantageous for downsizing. For this reason, this intermittent operation method is widely used for power-saving switching regulators.
[0009]
[Problems to be solved by the invention]
However, when this intermittent operation method is applied to a flyback switching regulator using a transformer in which the input voltage Vin changes over a wide range, the following problems arise.
[0010]
For example, when the input voltage range is V min <V in <V max , D in the above equation (6) is 0 <D ≦ 1, so when V in = V min and D = 1,
K 2 = V O / V min (7)
D becomes minimum when V in = V max . That is,
D min = V min / V max (8)
It becomes. Therefore, when V in = V max and V max >> V min , Ton is short and T off is very long, so that the output ripple voltage becomes very large. In this case, the intermittent operation frequency f = 1 / T is often an audible frequency, and an audible sound is generated depending on the installation of the transformer.
[0011]
Furthermore, there is a problem of peak power. That is, when V in = V min and D = 1, the following relationship is established in the flyback method.
[0012]
P O = (1 / 2η) · V max 2 / L p · τ on / τ (9)
Here, PO is the required output power, η is the power conversion efficiency, L p is the inductance of the primary winding of the transformer, τ on is the ON time of the switching element, and τ is the switching period. If the V in is, became a V in = V max, instantaneous power P i in the operation period T on is,
P i = (1 / 2η) · V max 2 / L p · τ on / τ = P O (V max / V min) 2 ... (10)
Thus, when V max >> V min , a very large instantaneous power, and therefore a very large peak current flows, and when a battery is used as an input power source, the consumption is accelerated.
[0013]
Therefore, the present invention does not increase the output ripple voltage or peak power even if the input voltage range is widened. Therefore, the input voltage range can be widened, and the size can be reduced by increasing the switching frequency. A switching regulator driving method that can be realized is provided.
[0014]
[Means for Solving the Problems]
The present invention includes a switching element, an energy storage element, a rectifier, a smoothing circuit, and the like. In the switching regulator that converts an input DC voltage to a desired DC voltage by a switching operation of the switching element, the input DC voltage is converted into a current, By charging the capacitor with this current, a sawtooth wave is generated, the capacitor is reset with a clock signal at regular intervals, and the switching signal pulse that drives the switching element by comparing the sawtooth wave with a reference voltage. The output DC voltage is controlled by combining feedforward control in which the width is modulated by the input DC voltage and feedback control in which the output DC voltage is compared with the reference voltage and the switching element is intermittently operated according to the result. .
[0015]
In addition, the present invention converts an input DC voltage into a current, charges the capacitor with this current, generates a sawtooth wave, resets the capacitor with a clock signal at regular intervals, and uses the sawtooth wave as a reference. Feedforward control that modulates the pulse width of the switching signal that drives the switching element by comparing the voltage with the input DC voltage, and feedback that compares the output AC voltage with the reference voltage and intermittently operates the switching element according to the result In combination with the control, the output AC voltage is controlled.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In this embodiment, the present invention is applied to a flyback type DC-DC converter.
[0017]
As shown in FIG. 1, input terminals a and b of a DC-DC converter 12 are connected to a DC power supply 11. The DC power supply 11 is, for example, a DC power supply obtained by rectifying and smoothing an AC power supply. The DC-DC converter 12 includes a snubber circuit 124 including a capacitor 121, a resistor 122, a diode 123, a transformer 125 as an energy storage element, and a transistor 126 as a switching element, and a rectifying diode. The rectifying / smoothing circuit 129 includes 127 and a smoothing capacitor 128.
[0018]
That is, a transistor 126 is connected between the input terminals a and b via a primary winding of a transformer 125, and a snubber circuit 124 is connected in parallel to the primary winding of the transformer 125. A capacitor 128 is connected in parallel to the secondary winding of the transformer 125 via a diode 127, and both ends of the capacitor 128 are connected to terminals c and d. The terminals c and d are connected to output terminals e and f, respectively.
A comparator 13 is connected between the input terminals a and b and the terminals c and d, and a PWM (pulse width modulation) circuit 14 is connected to the input terminals a and b.
[0019]
As shown in FIG. 2, the comparison unit 13 connects a series circuit of resistors 131 and 132 between terminals c and d, and connects the connection point between the resistor 131 and the resistor 132 to the inverting input terminal (−) of the comparator 133. Connected. A reference voltage V r is applied from the reference voltage source 134 to the non-inverting input terminal (+) of the comparator 133. The light emitting diode 135D of the photocoupler 135 is connected between the terminal c and the output terminal of the comparator 133.
[0020]
The comparison unit 13 also connects a phototransistor 135T of the photocoupler 135 via a resistor 136 between the input terminals a and b and a D-type flip-flop 137. The connection point between the resistor 136 and the phototransistor 135T is connected to the D input terminal of the D flip-flop 137. The D-type flip-flop 137 outputs a high-level enable signal EN from the Q output terminal when the clock signal CLK is input to the clock input terminal when the D input terminal is at the high level, and clocks when the D input terminal is at the low level. When the signal CLK is input, a high level disable signal DIS is output from the / Q output terminal.
[0021]
As shown in FIG. 3, the PWM circuit 14 includes a clock generator 141 that generates a clock signal CLK with a constant pulse width and a constant period, an RS flip-flop 142, a constant current circuit 143, a capacitor 144, and a control signal. A sawtooth wave generating unit that includes a transistor 145 and generates a sawtooth wave from both ends of the capacitor 144 is provided.
[0022]
Further, a voltage source 146 for generating a constant voltage V c, enter the sawtooth wave from the sawtooth wave generator to the non-inverting input terminal (+), a constant voltage V c from the voltage source 146 inverting input terminal (-) to input compared to, until sawtooth voltage reaches a constant voltage V c to the output to the low level, the sawtooth voltage reaches a predetermined voltage V c and the inverted output to a high level Comparator 147 is provided.
[0023]
Then, the clock signal CLK from the clock generator 141 is input to the S input terminal of the RS flip-flop 142, inverted by the inverting circuit 148, and further passed through the 2-input OR gate 149 to the RS flip-flop. The signal is input to the 142 R input terminal. The output of the comparator 147 is input to the R input terminal of the RS flip-flop 142 via the two-input OR gate 149.
[0024]
The clock signal CLK from the clock generation unit 141 is supplied to the clock input terminal (CLK) of the D-type flip-flop 137 in the comparison unit 13.
The enable signal EN from the comparison unit 13 is input to the gate of the transistor constituting the constant current circuit 143, and the disable signal DIS from the comparison unit 13 is input to the R input terminal of the RS flip-flop 142. Yes.
[0025]
The sawtooth generator operates when a high-level enable signal EN is input to the constant current circuit 143, and charges the capacitor 144 to generate a ramp wave s (t) from between both terminals of the capacitor 144. It has become.
[0026]
In such a configuration, when the DC power supply 11 is turned on, the DC-DC converter 12, the comparison unit 13, and the PWM circuit 14 start operation. In this operation, the clock generator 141 of the PWM circuit 14 generates a clock signal CLK having a constant pulse width and a constant period, as shown in FIG. This clock signal CLK is input to the clock input terminal (CLK) of the D-type flip-flop 137 of the comparator 13. The clock signal CLK sets the RS flip-flop 142 at the rising edge.
[0027]
As shown in FIG. 4B, the comparison unit 13 inputs a voltage kV O obtained by dividing the DC voltage V O output from the DC-DC converter 12 by resistors 131 and 132 into the comparator 133, and the reference voltage Compare with V r . When kV O <V r , the output of the comparator 133 becomes high level and the light emission of the light emitting diode 135D stops, and when kV O ≧ V r , the output of the comparator 133 becomes low level and the light emitting diode 135D emits light. To do.
[0028]
The D-type flip-flop 137 sets the high level state to be input to the D input terminal when the clock signal CLK is input when the light emission of the light emitting diode 135D is stopped, the Q output terminal output is high level, and the / Q terminal output is low level. If the clock signal CLK is input while the light emitting diode 135D is emitting light, the low level state to be input to the D input terminal is set, the Q output terminal output is set to the low level, and the / Q terminal output is set to the high level. Thus, the enable signal EN as shown in FIG. 4C is output from the Q output terminal of the D-type flip-flop 137, and is input to the gate of the transistor constituting the constant current circuit 143 of the PWM circuit 14. The disable signal DIS is output from the / Q output terminal of the D-type flip-flop 137 and input to the R input terminal of the RS flip-flop 142 of the PWM circuit 14. Thus, feedback control is performed in which the DC voltage V O output from the DC-DC converter 12 is compared with the reference voltage V r and the result is fed back.
[0029]
Therefore, the constant current circuit 143 operates to charge the capacitor 144 during the high level period (T on ) of the enable signal EN. Then, at the moment when the clock signal CLK becomes low level, the control transistor 145 is turned on to discharge the capacitor 144 instantaneously. Thus, the ramp wave s (t) as shown in FIG. 4E is generated from the capacitor 144 and input to the comparator 147.
[0030]
Further, since the input voltage V in of the direct current to some extent become pulsating as shown in FIG. 4 (d) is the constant current circuit 143 is input, the current value of the constant current circuit 143 input voltage V in It depends on. That is, when the input voltage V in is large peak values of the ramp is greater slope becomes steeper, the peak value of the ramp is small inclination becomes gentle when the input voltage V in the opposite small. That is, the slope of the ramp wave s (t) is changed thus changing the input voltage V in.
[0031]
Comparator 147 compares the constant voltage V c from the voltage and the voltage generating source 146 such ramp s (t), the amplitude of the ramp reaches a predetermined voltage V c, the output of the comparator 147 becomes the high level , RS flip-flop 142 is reset. Further, when the amplitude of the ramp does not reach the constant voltage V c in the pulse width of the clock signal CLK, R-S flip-flop 142 is reset by the falling edge of the clock signal CLK.
[0032]
Thus to, from the set output terminal of the R-S flip-flop 142, as shown in (f) of FIG. 4, the switching signal SW which is pulse width modulated by the input voltage V in is output. As a result, feedforward control is performed in which pulse width modulation is performed to drive the transistor 126 in accordance with the input voltage. Then, the transistor 126 of the DC-DC converter 12 is switched by the switching signal SW.
[0033]
Further, when the enable signal EN is in the low level period (T off ), the operation of the constant current circuit 143 is stopped and the RS flip-flop 142 is reset by the disable signal DIS. Thereby, the output of the switching signal SW from the RS flip-flop 142 is stopped, and the operation of the DC-DC converter 12 is stopped.
By repeating such a series of operations, comparator 13 and the PWM circuit 14 controls the DC-DC converter 12 so as to kV O = V r.
[0034]
Thus, DC-DC converter 12 inputs the input DC voltage V in from the DC power supply 11, the output terminal e (c), to output a DC voltage V O between f (d). Further, the comparator 13 receives the output DC voltage V O and the input DC voltage V in, PWM circuit 14 inputs the input DC voltage V in.
[0035]
The output voltage V O of the DC-DC converter 12 having this configuration is
V O = K 3 · f (d) V in · D (11)
Can be expressed as Here, K 3 is a constant given by the same manner as described above (3) and K 1. Note that K 3 = 1 in a non-insulated DC-DC converter using a coil instead of a transformer. f (d) is a function of the duty ratio d, d is a function of V in, D is given by the duty ratio in the intermittent operation in the above equation (6). The duty ratio as shown in FIG. 5, is changed by the input voltage Vin, f (d) is if a monotonically decreasing function of d, Seki system V in and f (d) V in is shown in FIG. 6 Become
{F (d min ) V max } / {f (d max ) V min } <V max / V min (12)
It becomes. The above equation (12) shows that even if the input voltage Vin changes in a wide range, the range of the equivalent input voltage f (d) Vin to the DC-DC converter is limited to a narrow range by PWM. Therefore, the intermittent operation frequency is also limited to a narrow range, the output ripple voltage does not increase, and there is no possibility that the transformer 125 generates audible sound.
[0036]
Further, since f (d min ) <1, the equivalent maximum input voltage f (d min ) V max to the DC-DC converter is smaller than V max , so the problem of instantaneous power is alleviated, The peak power does not increase. Further, in the conventional PWM method, it is necessary to accurately control the pulse width of the switching signal over the entire range of the input voltage Vin. However, in this method, it is not necessary as shown in FIG. Higher frequency and a corresponding reduction in power supply can be realized.
[0037]
As described above, the switching regulator including the DC-DC converter 12, the comparison unit 13, and the PWM circuit 14 does not increase the output ripple voltage and the peak power even when the input voltage range is widened. In addition, the size can be reduced by increasing the switching frequency.
[0038]
Although this embodiment has been described with respect to an application to an isolated flyback DC-DC converter, the present invention is not limited to this, and is a non-insulated step-down, step-up or step-up / step-down DC-DC. The present invention can also be applied to converters, isolated forward DC-DC converters, and the like.
[0039]
Although this embodiment has been described with respect to the switching regulator having the DC-DC converter 12, the present invention is not limited to this. For example, the present invention is also applicable to a switching regulator having a DC-AC inverter in which the rectifying / smoothing circuit 129 is omitted. it can. In this case, a rectification / smoothing circuit may be provided in the comparison unit. In addition, it can be applied to a push-pull, half-bridge, or full-bridge DC-AC inverter .
[0040]
【The invention's effect】
As described above in detail, according to the present invention, the output ripple voltage and the peak power are not increased even when the input voltage range is widened. Therefore, the input voltage range can be widened, and the switching frequency can be reduced. It is possible to provide a switching regulator driving method capable of reducing the size by increasing the frequency.
[Brief description of the drawings]
FIG. 1 is an overall circuit diagram illustrating an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a specific configuration of a comparison unit in FIG. 1;
3 is a circuit diagram showing a specific configuration of a PWM circuit in FIG. 1. FIG.
FIG. 4 is a diagram showing input and output waveforms of respective units in the embodiment.
FIG. 5 is a graph showing a relationship between an input voltage and a duty ratio in the embodiment.
FIG. 6 is a graph showing a relationship between an input voltage and an equivalent input voltage in the embodiment.
FIG. 7 is a block diagram showing a conventional example.
FIG. 8 is a voltage waveform diagram for explaining the principle of a conventional PWM method.
FIG. 9 is a diagram for explaining the principle of a conventional intermittent operation method.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... DC power supply, 12 ... DC-DC converter, 13 ... Comparison part, 14 ... PWM circuit, 125 ... Transformer, 126 ... Transistor, 129 ... Rectification / smoothing circuit

Claims (2)

スイッチング素子、エネルギー蓄積素子、整流、平滑回路等を備え、前記スイッチング素子のスイッチング動作によって入力直流電圧を所望の直流電圧に変換するスイッチングレギュレータにおいて、
入力直流電圧を電流に変換し、この電流でキャパシタを充電することによって鋸歯状波を発生し、該キャパシタをクロック信号で一定周期ごとにリセットし、該鋸歯状波を基準電圧と比較することによってスイッチング素子を駆動するスイッチング信号のパルス幅を入力直流電圧で変調するフィードフォワード制御と、出力直流電圧を基準電圧と比較し、その結果に応じて前記スイッチング素子を間欠動作するフィードバック制御とを組み合わせて、出力直流電圧を制御するスイッチングレギュレータの駆動方法。
In a switching regulator that includes a switching element, an energy storage element, a rectifier, a smoothing circuit, etc., and converts an input DC voltage to a desired DC voltage by a switching operation of the switching element.
By converting the input DC voltage into current and charging the capacitor with this current, a sawtooth wave is generated, the capacitor is reset with a clock signal at regular intervals, and the sawtooth wave is compared with a reference voltage Combined with feedforward control that modulates the pulse width of the switching signal that drives the switching element with the input DC voltage, and feedback control that compares the output DC voltage with the reference voltage and intermittently operates the switching element according to the result A switching regulator driving method for controlling the output DC voltage.
スイッチング素子、エネルギー蓄積素子等を備え、前記スイッチング素子のスイッチング動作によって入力直流電圧を所望の交流電圧に変換するスイッチングレギュレータにおいて、
入力直流電圧を電流に変換し、この電流でキャパシタを充電することによって鋸歯状波を発生し、該キャパシタをクロック信号で一定周期ごとにリセットし、該鋸歯状波を基準電圧と比較することによってスイッチング素子を駆動するスイッチング信号のパルス幅を入力直流電圧で変調するフィードフォワード制御と、出力交流電圧を基準電圧と比較し、その結果に応じて前記スイッチング素子を間欠動作するフィードバック制御とを組み合わせて、出力交流電圧を制御するスイッチングレギュレータの駆動方法。
In a switching regulator that includes a switching element, an energy storage element, etc., and converts an input DC voltage into a desired AC voltage by a switching operation of the switching element.
By converting the input DC voltage into current and charging the capacitor with this current, a sawtooth wave is generated, the capacitor is reset with a clock signal at regular intervals, and the sawtooth wave is compared with a reference voltage A combination of feedforward control that modulates the pulse width of a switching signal that drives the switching element with an input DC voltage, and feedback control that compares the output AC voltage with a reference voltage and intermittently operates the switching element according to the result. A switching regulator driving method for controlling the output AC voltage.
JP2003166943A 2003-06-11 2003-06-11 Driving method of switching regulator Expired - Fee Related JP3677505B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003166943A JP3677505B2 (en) 2003-06-11 2003-06-11 Driving method of switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003166943A JP3677505B2 (en) 2003-06-11 2003-06-11 Driving method of switching regulator

Publications (2)

Publication Number Publication Date
JP2005006402A JP2005006402A (en) 2005-01-06
JP3677505B2 true JP3677505B2 (en) 2005-08-03

Family

ID=34092939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003166943A Expired - Fee Related JP3677505B2 (en) 2003-06-11 2003-06-11 Driving method of switching regulator

Country Status (1)

Country Link
JP (1) JP3677505B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505891A (en) * 2016-12-31 2017-03-15 广州市奔创电子科技有限公司 A kind of vehicle-mounted row plug-in source converter

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380772B2 (en) 2005-12-16 2014-01-08 富士通株式会社 Control circuit for controlling DC / DC converter, electric device, and device having power supply circuit
JP4481962B2 (en) 2006-07-12 2010-06-16 株式会社東芝 Power supply device, amplification device, radio device, and playback device
JP2008206291A (en) * 2007-02-20 2008-09-04 Densei Lambda Kk Auxiliary power supply circuit
CN104702137B (en) * 2013-12-09 2017-05-10 立锜科技股份有限公司 Control circuit of power switching circuit
CN111614255A (en) * 2020-04-29 2020-09-01 南宁学院 Portable voltage converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505891A (en) * 2016-12-31 2017-03-15 广州市奔创电子科技有限公司 A kind of vehicle-mounted row plug-in source converter

Also Published As

Publication number Publication date
JP2005006402A (en) 2005-01-06

Similar Documents

Publication Publication Date Title
US10241322B2 (en) Device and method for quasi-resonant-mode voltage control of a switching converter
US20050007088A1 (en) Pfc-pwm controller having a power saving means
US20070164720A1 (en) Switch-mode power supply controllers
US20020196006A1 (en) Volt-second balanced PFCPWM power converter
JP4254884B2 (en) Power factor correction circuit
US20130336031A1 (en) AC/DC Power Conversion Methods and Apparatus
KR101265799B1 (en) Variable mode converter control circuit and half-bridge converter having the same
JP2003259641A (en) Direct-current voltage conversion circuit
JP2006049127A (en) Lighting device for illuminating light source
JP3677505B2 (en) Driving method of switching regulator
JP3429417B2 (en) Forward type DC-DC converter
JP2022013833A (en) Controlling reverse current in switched mode power supplies to achieve zero voltage switching
JPH08130871A (en) Dc-dc converter
JP5012905B2 (en) Isolated DC-DC converter
JP3496069B2 (en) AC-DC converter
JP2009240114A (en) Switching power supply unit
JP5239917B2 (en) Power factor correction converter and power factor correction converter controller
JP4649729B2 (en) Power supply device and discharge lamp lighting device
JPH0727831Y2 (en) Buck-boost DC-DC converter
JPH1118437A (en) Power conversion device
JP3161571B2 (en) AC input power supply
JP2004328948A (en) Switching power circuit and switching regulator equipped with the switching power circuit
JP2006042435A (en) Switching power supply
JP4649728B2 (en) Power supply device and discharge lamp lighting device
US20240055983A1 (en) Multi-mode pfc circuit and control method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees