JP3675662B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP3675662B2 JP3675662B2 JP07488599A JP7488599A JP3675662B2 JP 3675662 B2 JP3675662 B2 JP 3675662B2 JP 07488599 A JP07488599 A JP 07488599A JP 7488599 A JP7488599 A JP 7488599A JP 3675662 B2 JP3675662 B2 JP 3675662B2
- Authority
- JP
- Japan
- Prior art keywords
- spine
- integrated circuit
- branch
- fpga
- plc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17792—Structural details for adapting physical parameters for operating speed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路に関し、特に、フィールドプログラマブルゲートアレイに関する。
【０００２】
【従来の技術】
図１は、プログラマブル入出力（Ｉ／Ｏ）セル（ＰＩＣ(programmable input/output cell)）１０４のリングによって包囲されたプログラマブル論理セル（ＰＬＣ(programmable logic cell)）１０２のアレイからなる従来のフィールドプログラマブルゲートアレイ（ＦＰＧＡ(field programmable gate array)）１００のブロック図である。ＰＩＣは、ＰＬＣアレイに出入りするデータのフローを処理し、ＰＬＣアレイは、所望の演算のセットを実行するようにユーザによってプログラムされることが可能である。
【０００３】
図２は、図１の従来のＦＰＧＡ１００の部分詳細図である。図２は、ＰＬＣアレイ内の２個の隣接する列に対応する４個のＰＩＣを示す。ＰＩＣ２０２およびＰＩＣ２０４はそれぞれ、ＰＬＣアレイ内の列ｉの上および下のＰＩＣであり、ＰＩＣ２０６およびＰＩＣ２０８はそれぞれ、ＰＬＣアレイ内の列ｉ＋１の上および下のＰＩＣである。各ＰＩＣは、４：１ＭＵＸ（例えば２１２）の入力に接続された４個のパッド（例えば２１０）を有する。各ＰＩＣごとに、ＭＵＸの出力は、そのＰＩＣから水平ブランチ（例えば２１６）へグローバル信号を運ぶグローバル信号垂直スパイン(spine)（例えば２１４）に接続される。水平ブランチは、ＰＬＣアレイ内の行に対応し、個々のＰＬＣ（図２には図示せず）へのプログラマブルな接続を提供する。同様に、図２には表されていないが、ＦＰＧＡ１００には、ＦＰＧＡ１００の垂直スパインおよび水平ブランチについて図２に示されているのと同様に、垂直ブランチにプログラマブルに接続された水平スパインをドライブする左および右のＰＩＣがある。水平および垂直スパインと、対応する垂直および水平ブランチは、任意のＰＩＣの任意のパッドから任意のＰＬＣにアクセスするＦＰＧＡ１００のフレキシビリティを提供する。
【０００４】
【発明が解決しようとする課題】
従来のＦＰＧＡ設計によれば、各スパイン２１４は一方向性である。例えば、スパイン２１４は、ＰＩＣ２０２から下方にのみドライブすることが可能であり、スパイン２１８はＰＩＣ２０４から上方にのみドライブすることが可能である。各ＰＩＣから各ブランチへのアクセスを可能にするため、各垂直スパインは各水平ブランチに直接にプログラマブルに接続され、各水平スパインは各垂直ブランチに直接にプログラムマブルに接続される。各プログラマブル接続はスパインにキャパシタンスを追加し、これは、ＰＩＣがＰＬＣにグローバル信号を送信することができる速度を遅くする。さらに、従来のＦＰＧＡ設計では、一度に、与えられたＰＬＣの列に対応する２つのスパインのうちの一方しか、与えられたブランチをドライブすることができない。すなわち、ＰＩＣ２０２がＦＰＧＡ１００内の列ｉの下方スパイン２１４をドライブし、スパイン２１４がブランチ２１６をドライブしているときには、ＰＩＣ２０４は、上方スパイン２１８をドライブすることができるが、スパイン２１８はブランチ２１６をドライブすることができない。
【０００５】
【課題を解決するための手段】
一実施例では、本発明は、フィールドプログラマブルゲートアレイを有する集積回路である。ＦＰＧＡは、（ａ）ＰＬＣのアレイ（各ＰＬＣはプログラマブル機能ユニット（ＰＦＵ(programmable function unit)）を有する）と、（ｂ）ＰＬＣのアレイを包囲するＰＩＣのリングと、（ｃ）ＦＰＧＡ上を第１方向に走る１つ以上のスパインと、（ｄ）ＦＰＧＡ上を、第１方向に直交する第２方向に走る１つ以上のブランチとを有する。１つ以上のスパインは、１つ以上のブランチをプログラマブルに直接にドライブするように設定され、１つ以上のブランチは、ＰＦＵにプログラマブルに直接に接続するように設定され、各ブランチは、アレイの少なくとも２つの行／列において、２個以上のＰＦＵによって共有される。
【０００６】
【発明の実施の形態】
本発明は一般にＦＰＧＡが信号を分配する方法に関し、例えば、ＦＰＧＡにおいてユーザＰＩＣからセルへクロック信号を、エリアおよびグローバルルーティングにおけるスキューおよびオーバーヘッドを小さくして、高速に伝送する方法に関する。各ＰＩＣにおいて、パッドからの信号はプログラマブルにスパインに接続され、スパインは、一般に１つおきの直交ブランチへのプログラマブル接続を有する。ＦＰＧＡアレイ内の各セルは、そのセルを通るブランチへのプログラマブル接続を有する。プログラマブルなスパイン−ブランチ間接続の半数（例えば、行／列１つおきに）使用するとともに、隣どうし（例えば、隣接するセルの行／列）の間のプログラマブル接続を使用することによって、グローバル信号を受け取る最も近いセルと最も遠いセルの間の全スキューは低減される。各スパイン上のプログラマブル接続の数を削減することにより、スパイン上の容量性負荷は低減され、グローバル信号の分配は高速になる。一部の実施例では、１つおきの行／列のみが、ドライブされるクロックブランチを含むため、使用されるルーティングリソースの量およびパワー消費はいずれも低減される。
【０００７】
本発明の実施例によるＦＰＧＡは、いくつかの固有の特徴を有する。本発明によるＦＰＧＡは、２個の隣接するプログラマブルＩ／Ｏセルのすべてのパッドから単一のスパインへのプログラマブル接続性を有する。本発明のＦＰＧＡは、２個の隣接するＰＩＣのルーティングリソースから単一のスパインへのプログラマブル接続を有するため、本発明を用いて、内部で生成された信号をルーティングすることが可能となる。本発明のＦＰＧＡのスパインは、２個の隣接するＰＩＣのパッドおよびローカルルーティングリソースの両方からのプログラマブル接続性を有する。本発明のＦＰＧＡは、スパイン上の容量性負荷を低減するために、隣接するセル間に、グローバル信号の共有をローカルにサポートする専用の高速なプログラマブル接続を有する。本発明のＦＰＧＡは、各行／列に単一の方向性グローバル信号スパインを有し、そのアーキテクチャは、すべてのプログラマブルＩ／Ｏセルパッドからの完全なグローバル信号分配をサポートする。
【０００８】
図３は、本発明の一実施例によるＦＰＧＡ３００の部分図である。ＦＰＧＡ３００の全体的なブロックレベルアーキテクチャは、図１のＦＰＧＡ１００と同一である。しかし、図３に示されるように、ＦＰＧＡ３００の詳細は図２に示されるＦＰＧＡ１００のものとは異なる。具体的には、ＦＰＧＡ３００では、隣接するＰＩＣの各対は単一のスパインをドライブするようにプログラマブルに接続される。例えば、ＰＩＣ３０２とＰＩＣ３０６は、下方スパイン３１４（ＦＰＧＡ３００内の列ｉに対応する）をドライブするようにプログラマブルに接続され、ＰＩＣ３０４とＰＩＣ３０８は、上方スパイン３１８（ＦＰＧＡ３００内の列ｉ＋１に対応する）をドライブするようにプログラマブルに接続される。特に、ＰＩＣ３０２のパッド（例えば３１０）とＰＩＣ３０６のパッドはすべて、ＰＩＣ３０２内にある単一のＭＵＸ３１２に接続される。さらに、ＰＩＣ３０２およびＰＩＣ３０６のそれぞれの内部ルーティングリソースからの信号もまたＭＵＸ３１２に入力される。１０：１ＭＵＸ３１２の出力はスパイン３１４をドライブするように接続される。
【０００９】
本発明によるＦＰＧＡ３００と図２の従来のＦＰＧＡ１００との間のもう１つの相違点は、ＦＰＧＡ３００では、各スパインが直交ブランチの半数のみに直接にプログラマブルに接続され、隣接するスパインは相異なるブランチに接続されることである。例えば、図３に示されるように、スパイン３１４は、ブランチｊ−２、ｊ、およびｊ＋２に直接にプログラマブルに接続され、スパイン３１８は、ブランチｊ−１、ｊ＋１、およびｊ＋３に直接にプログラマブルに接続される。図３は、スパインが１つおきのブランチにプログラマブルに接続されることを示しているが、一般に、スパインは、ブランチのサブセットにプログラマブルに接続される。ブランチは、ＦＰＧＡの一端のＰＩＣから対応する反対側の端のＰＩＣまで、アレイの幅／高さ全体にわたって走る。
【００１０】
図４は、図３のＦＰＧＡ内の水平および垂直の両方のブランチに対するブランチ−セル間接続の概略図である。各セルは、対応する水平および垂直のブランチのそれぞれへのプログラマブル接続を有する。例えば、セル４０２は、水平ブランチｊへのプログラマブル接続４１０および垂直ブランチｉへのプログラマブル接続４１２を有する。同様に、セル４０４は、ブランチｊ＋１およびｉのそれぞれへのプログラマブル接続４１４および４１２を有し、セル４０６は、ブランチｊおよびｉ＋１のそれぞれへのプログラマブル接続４１０および４１６を有し、セル４０８は、ブランチｊ＋１およびｉ＋１のそれぞれへのプログラマブル接続４１４および４１６を有する。
【００１１】
さらに、各セルは、水平ブランチｊおよびｊ＋１ならびに垂直ブランチｉおよびｉ＋１のうちの１つ以上から入力を受け取るようにプログラマブルに接続される４：１ＭＵＸ４１８を有する。すなわち、ＭＵＸ４１８は、２つのグローバル信号をセル内から受け取り、２つのグローバル信号を隣接セルから受け取ることが可能である。例えば、セル４０２のＭＵＸ４１８が２つのグローバル信号をセル４０２内のノード４１０および４１２から受け取り、１つのグローバル信号をセル４０６のノード４１６から受け取り、１つのグローバル信号をセル４０４のノード４１４から受け取るように、ＦＰＧＡ３００をプログラムすることができる。ＭＵＸ４１８の出力は、セル内の内部プログラマブルロジック（図示せず。例えば、プログラマブル機能ユニット（ＰＦＵ））に接続される。本発明の他の実施例として、ＭＵＸ４１８のマルチプレクサ入力の数を拡張して、１つ以上のローカル信号がプログラマブルに選択されＰＦＵに分配されるようにすることが可能である。
【００１２】
各セルは、その２つのローカルブランチから隣接セルへ２つのグローバル信号を送る。ローカル垂直ブランチからのプログラマブル接続は水平方向の隣に送られ、ローカル水平ブランチからのプログラマブル接続は垂直方向の隣に送られる。例えば、セル４０２は、ノード４１０で受信したグローバル信号をブランチｊからセル４０４へ送るとともに、ノード４１２で受信したグローバル信号をブランチｉからセル４０６へ送る。こうして、各２×２サブアレイ内の２個の水平ブランチのうちの一方のみが、与えられた垂直スパインに直接にプログラマブルに接続され、２個の垂直ブランチのうちの一方のみが、水平スパインに直接にプログラマブルに接続されるだけであるにもかかわらず、本発明の接続方式によれば、アレイ内の任意のＰＩＣの任意のパッドが、任意のこのような２×２サブアレイ内の４個のセルのうちのいずれにもアクセス可能である。
【００１３】
このように、本発明の実施例によれば、図３および図４のＦＰＧＡ３００のようなＦＰＧＡにおいて、各グローバル信号スパインは、相異なる２個のＰＩＣのいずれのＰＩＣ内のいずれのパッドからも、あるいは、いずれのＰＩＣのローカルルーティングリソースからもドライブされることが可能となる。各スパインからは、ブランチのサブセット（例えば１つおきの行／列）へのプログラマブル接続がある。１つおきの行／列にプログラマブル接続を設けることにより、各スパインに対する容量性負荷は半減し、それにより、グローバル信号分配は高速になる。
【００１４】
隣接するセル間のグローバル信号共有は、ルーティング輻輳も低減する。例えば、各ブランチは、２×２サブアレイ内の４個のセルすべてをドライブすることができる。ＰＩＣの対が個々のスパインをドライブすることができるようにすることにより、ＦＰＧＡ内のスパインの数は半減するにもかかわらず、各ＰＩＣは、グローバル信号をドライブするプログラム可能性を有する。スパインの数を半分にすることにより、スパインのためのルーティングエリアが縮小し、ＦＰＧＡ上のより多くのエリアが他のリソースのために残される。また、あらゆるセルは、１つおきの行／列の信号ブランチのみをドライブすればアクセスすることができるため、必要な信号ブランチの数も半数になる。隣どうしでグローバル信号を共有することは、ＦＰＧＡのルーティング輻輳を低減する。従って、本発明によれば、低いルーティングオーバーヘッドで、高速な、低スキューのグローバル信号分配が実現される。
【００１５】
例えば、本発明は、システムクロックを送信するために使用可能である。隣接するＰＩＣの対における８個のパッドのうちのいずれか１つが、行または列におけるクロックスパインをドライブすることができる。クロック遅延およびスキューは、ＰＩＣ対ごとに１個だけのクロックバッファを設け、１つおきの行／列でのみクロックブランチを用いることによって最小化され、またこれにより、必要なブランチドライバの数も低減される。各対ごとのクロックスパインは、対をなす各ＰＩＣ内の４個のＰＩＣスイッチングセグメント（ｐＳＷ(PIC switching)）のうちの１つによって（例えば内部ルーティングリソースを通じて）ドライブされることも可能である。これにより、ＰＬＣアレイ内で生成された信号は、グローバルクロックスパインネットワークへルーティングされることが可能となる。位相ロックループあるいはその他の周期的信号操作要素を含むプログラマブルクロックマネージャ（ＰＣＭ(programmable clock manager)）のシステムクロック出力もまた、ｐＳＷセグメントを通じてグローバルシステムクロックスパインへルーティングされることが可能である。
【００１６】
注意すべき点であるが、示した例では、行／列あたり１個のクロックスパインおよび１個のクロックブランチのみの場合を示した。より多くの行および列がアレイに追加され、それぞれがスパインを含む場合、行および列あたり、より多くのブランチを追加することにより、本発明を用いて、あらゆるＰＦＵで複数のクロック信号をドライブすることが可能である。この場合、あらゆるクロック信号は、１つおきの行／列のブランチをドライブする自分のスパインを有し、同じブランチは、別のクロック信号によっては決して用いられない。
【００１７】
【発明の効果】
以上述べたごとく、本発明によれば、
【図面の簡単な説明】
【図１】従来のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）のブロック図である。
【図２】図１の従来のＦＰＧＡの部分詳細図である。
【図３】本発明の一実施例によるＦＰＧＡの部分図である。
【図４】図３のＦＰＧＡ内の水平および垂直の両方のブランチに対するブランチ−セル間およびセル−セル間接続の概略図である。
【符号の説明】
１００ フィールドプログラマブルゲートアレイ（ＦＰＧＡ）
１０２ プログラマブル論理セル（ＰＬＣ）
１０４ プログラマブル入出力セル（ＰＩＣ）
２０２ ＰＩＣ
２０４ ＰＩＣ
２０６ ＰＩＣ
２０８ ＰＩＣ
２１０ パッド
２１２ ４：１ＭＵＸ
２１４ 垂直スパイン
２１６ 水平ブランチ
２１８ スパイン
３００ ＦＰＧＡ
３０２ ＰＩＣ
３０４ ＰＩＣ
３０６ ＰＩＣ
３０８ ＰＩＣ
３１０ パッド
３１２ １０：１ＭＵＸ
３１４ 下方スパイン
３１８ 上方スパイン
４０２ セル
４０４ セル
４０６ セル
４０８ セル
４１０ プログラマブル接続
４１２ プログラマブル接続
４１４ プログラマブル接続
４１６ プログラマブル接続
４１８ ４：１ＭＵＸ
【発明の属する技術分野】
本発明は、集積回路に関し、特に、フィールドプログラマブルゲートアレイに関する。
【０００２】
【従来の技術】
図１は、プログラマブル入出力（Ｉ／Ｏ）セル（ＰＩＣ(programmable input/output cell)）１０４のリングによって包囲されたプログラマブル論理セル（ＰＬＣ(programmable logic cell)）１０２のアレイからなる従来のフィールドプログラマブルゲートアレイ（ＦＰＧＡ(field programmable gate array)）１００のブロック図である。ＰＩＣは、ＰＬＣアレイに出入りするデータのフローを処理し、ＰＬＣアレイは、所望の演算のセットを実行するようにユーザによってプログラムされることが可能である。
【０００３】
図２は、図１の従来のＦＰＧＡ１００の部分詳細図である。図２は、ＰＬＣアレイ内の２個の隣接する列に対応する４個のＰＩＣを示す。ＰＩＣ２０２およびＰＩＣ２０４はそれぞれ、ＰＬＣアレイ内の列ｉの上および下のＰＩＣであり、ＰＩＣ２０６およびＰＩＣ２０８はそれぞれ、ＰＬＣアレイ内の列ｉ＋１の上および下のＰＩＣである。各ＰＩＣは、４：１ＭＵＸ（例えば２１２）の入力に接続された４個のパッド（例えば２１０）を有する。各ＰＩＣごとに、ＭＵＸの出力は、そのＰＩＣから水平ブランチ（例えば２１６）へグローバル信号を運ぶグローバル信号垂直スパイン(spine)（例えば２１４）に接続される。水平ブランチは、ＰＬＣアレイ内の行に対応し、個々のＰＬＣ（図２には図示せず）へのプログラマブルな接続を提供する。同様に、図２には表されていないが、ＦＰＧＡ１００には、ＦＰＧＡ１００の垂直スパインおよび水平ブランチについて図２に示されているのと同様に、垂直ブランチにプログラマブルに接続された水平スパインをドライブする左および右のＰＩＣがある。水平および垂直スパインと、対応する垂直および水平ブランチは、任意のＰＩＣの任意のパッドから任意のＰＬＣにアクセスするＦＰＧＡ１００のフレキシビリティを提供する。
【０００４】
【発明が解決しようとする課題】
従来のＦＰＧＡ設計によれば、各スパイン２１４は一方向性である。例えば、スパイン２１４は、ＰＩＣ２０２から下方にのみドライブすることが可能であり、スパイン２１８はＰＩＣ２０４から上方にのみドライブすることが可能である。各ＰＩＣから各ブランチへのアクセスを可能にするため、各垂直スパインは各水平ブランチに直接にプログラマブルに接続され、各水平スパインは各垂直ブランチに直接にプログラムマブルに接続される。各プログラマブル接続はスパインにキャパシタンスを追加し、これは、ＰＩＣがＰＬＣにグローバル信号を送信することができる速度を遅くする。さらに、従来のＦＰＧＡ設計では、一度に、与えられたＰＬＣの列に対応する２つのスパインのうちの一方しか、与えられたブランチをドライブすることができない。すなわち、ＰＩＣ２０２がＦＰＧＡ１００内の列ｉの下方スパイン２１４をドライブし、スパイン２１４がブランチ２１６をドライブしているときには、ＰＩＣ２０４は、上方スパイン２１８をドライブすることができるが、スパイン２１８はブランチ２１６をドライブすることができない。
【０００５】
【課題を解決するための手段】
一実施例では、本発明は、フィールドプログラマブルゲートアレイを有する集積回路である。ＦＰＧＡは、（ａ）ＰＬＣのアレイ（各ＰＬＣはプログラマブル機能ユニット（ＰＦＵ(programmable function unit)）を有する）と、（ｂ）ＰＬＣのアレイを包囲するＰＩＣのリングと、（ｃ）ＦＰＧＡ上を第１方向に走る１つ以上のスパインと、（ｄ）ＦＰＧＡ上を、第１方向に直交する第２方向に走る１つ以上のブランチとを有する。１つ以上のスパインは、１つ以上のブランチをプログラマブルに直接にドライブするように設定され、１つ以上のブランチは、ＰＦＵにプログラマブルに直接に接続するように設定され、各ブランチは、アレイの少なくとも２つの行／列において、２個以上のＰＦＵによって共有される。
【０００６】
【発明の実施の形態】
本発明は一般にＦＰＧＡが信号を分配する方法に関し、例えば、ＦＰＧＡにおいてユーザＰＩＣからセルへクロック信号を、エリアおよびグローバルルーティングにおけるスキューおよびオーバーヘッドを小さくして、高速に伝送する方法に関する。各ＰＩＣにおいて、パッドからの信号はプログラマブルにスパインに接続され、スパインは、一般に１つおきの直交ブランチへのプログラマブル接続を有する。ＦＰＧＡアレイ内の各セルは、そのセルを通るブランチへのプログラマブル接続を有する。プログラマブルなスパイン−ブランチ間接続の半数（例えば、行／列１つおきに）使用するとともに、隣どうし（例えば、隣接するセルの行／列）の間のプログラマブル接続を使用することによって、グローバル信号を受け取る最も近いセルと最も遠いセルの間の全スキューは低減される。各スパイン上のプログラマブル接続の数を削減することにより、スパイン上の容量性負荷は低減され、グローバル信号の分配は高速になる。一部の実施例では、１つおきの行／列のみが、ドライブされるクロックブランチを含むため、使用されるルーティングリソースの量およびパワー消費はいずれも低減される。
【０００７】
本発明の実施例によるＦＰＧＡは、いくつかの固有の特徴を有する。本発明によるＦＰＧＡは、２個の隣接するプログラマブルＩ／Ｏセルのすべてのパッドから単一のスパインへのプログラマブル接続性を有する。本発明のＦＰＧＡは、２個の隣接するＰＩＣのルーティングリソースから単一のスパインへのプログラマブル接続を有するため、本発明を用いて、内部で生成された信号をルーティングすることが可能となる。本発明のＦＰＧＡのスパインは、２個の隣接するＰＩＣのパッドおよびローカルルーティングリソースの両方からのプログラマブル接続性を有する。本発明のＦＰＧＡは、スパイン上の容量性負荷を低減するために、隣接するセル間に、グローバル信号の共有をローカルにサポートする専用の高速なプログラマブル接続を有する。本発明のＦＰＧＡは、各行／列に単一の方向性グローバル信号スパインを有し、そのアーキテクチャは、すべてのプログラマブルＩ／Ｏセルパッドからの完全なグローバル信号分配をサポートする。
【０００８】
図３は、本発明の一実施例によるＦＰＧＡ３００の部分図である。ＦＰＧＡ３００の全体的なブロックレベルアーキテクチャは、図１のＦＰＧＡ１００と同一である。しかし、図３に示されるように、ＦＰＧＡ３００の詳細は図２に示されるＦＰＧＡ１００のものとは異なる。具体的には、ＦＰＧＡ３００では、隣接するＰＩＣの各対は単一のスパインをドライブするようにプログラマブルに接続される。例えば、ＰＩＣ３０２とＰＩＣ３０６は、下方スパイン３１４（ＦＰＧＡ３００内の列ｉに対応する）をドライブするようにプログラマブルに接続され、ＰＩＣ３０４とＰＩＣ３０８は、上方スパイン３１８（ＦＰＧＡ３００内の列ｉ＋１に対応する）をドライブするようにプログラマブルに接続される。特に、ＰＩＣ３０２のパッド（例えば３１０）とＰＩＣ３０６のパッドはすべて、ＰＩＣ３０２内にある単一のＭＵＸ３１２に接続される。さらに、ＰＩＣ３０２およびＰＩＣ３０６のそれぞれの内部ルーティングリソースからの信号もまたＭＵＸ３１２に入力される。１０：１ＭＵＸ３１２の出力はスパイン３１４をドライブするように接続される。
【０００９】
本発明によるＦＰＧＡ３００と図２の従来のＦＰＧＡ１００との間のもう１つの相違点は、ＦＰＧＡ３００では、各スパインが直交ブランチの半数のみに直接にプログラマブルに接続され、隣接するスパインは相異なるブランチに接続されることである。例えば、図３に示されるように、スパイン３１４は、ブランチｊ−２、ｊ、およびｊ＋２に直接にプログラマブルに接続され、スパイン３１８は、ブランチｊ−１、ｊ＋１、およびｊ＋３に直接にプログラマブルに接続される。図３は、スパインが１つおきのブランチにプログラマブルに接続されることを示しているが、一般に、スパインは、ブランチのサブセットにプログラマブルに接続される。ブランチは、ＦＰＧＡの一端のＰＩＣから対応する反対側の端のＰＩＣまで、アレイの幅／高さ全体にわたって走る。
【００１０】
図４は、図３のＦＰＧＡ内の水平および垂直の両方のブランチに対するブランチ−セル間接続の概略図である。各セルは、対応する水平および垂直のブランチのそれぞれへのプログラマブル接続を有する。例えば、セル４０２は、水平ブランチｊへのプログラマブル接続４１０および垂直ブランチｉへのプログラマブル接続４１２を有する。同様に、セル４０４は、ブランチｊ＋１およびｉのそれぞれへのプログラマブル接続４１４および４１２を有し、セル４０６は、ブランチｊおよびｉ＋１のそれぞれへのプログラマブル接続４１０および４１６を有し、セル４０８は、ブランチｊ＋１およびｉ＋１のそれぞれへのプログラマブル接続４１４および４１６を有する。
【００１１】
さらに、各セルは、水平ブランチｊおよびｊ＋１ならびに垂直ブランチｉおよびｉ＋１のうちの１つ以上から入力を受け取るようにプログラマブルに接続される４：１ＭＵＸ４１８を有する。すなわち、ＭＵＸ４１８は、２つのグローバル信号をセル内から受け取り、２つのグローバル信号を隣接セルから受け取ることが可能である。例えば、セル４０２のＭＵＸ４１８が２つのグローバル信号をセル４０２内のノード４１０および４１２から受け取り、１つのグローバル信号をセル４０６のノード４１６から受け取り、１つのグローバル信号をセル４０４のノード４１４から受け取るように、ＦＰＧＡ３００をプログラムすることができる。ＭＵＸ４１８の出力は、セル内の内部プログラマブルロジック（図示せず。例えば、プログラマブル機能ユニット（ＰＦＵ））に接続される。本発明の他の実施例として、ＭＵＸ４１８のマルチプレクサ入力の数を拡張して、１つ以上のローカル信号がプログラマブルに選択されＰＦＵに分配されるようにすることが可能である。
【００１２】
各セルは、その２つのローカルブランチから隣接セルへ２つのグローバル信号を送る。ローカル垂直ブランチからのプログラマブル接続は水平方向の隣に送られ、ローカル水平ブランチからのプログラマブル接続は垂直方向の隣に送られる。例えば、セル４０２は、ノード４１０で受信したグローバル信号をブランチｊからセル４０４へ送るとともに、ノード４１２で受信したグローバル信号をブランチｉからセル４０６へ送る。こうして、各２×２サブアレイ内の２個の水平ブランチのうちの一方のみが、与えられた垂直スパインに直接にプログラマブルに接続され、２個の垂直ブランチのうちの一方のみが、水平スパインに直接にプログラマブルに接続されるだけであるにもかかわらず、本発明の接続方式によれば、アレイ内の任意のＰＩＣの任意のパッドが、任意のこのような２×２サブアレイ内の４個のセルのうちのいずれにもアクセス可能である。
【００１３】
このように、本発明の実施例によれば、図３および図４のＦＰＧＡ３００のようなＦＰＧＡにおいて、各グローバル信号スパインは、相異なる２個のＰＩＣのいずれのＰＩＣ内のいずれのパッドからも、あるいは、いずれのＰＩＣのローカルルーティングリソースからもドライブされることが可能となる。各スパインからは、ブランチのサブセット（例えば１つおきの行／列）へのプログラマブル接続がある。１つおきの行／列にプログラマブル接続を設けることにより、各スパインに対する容量性負荷は半減し、それにより、グローバル信号分配は高速になる。
【００１４】
隣接するセル間のグローバル信号共有は、ルーティング輻輳も低減する。例えば、各ブランチは、２×２サブアレイ内の４個のセルすべてをドライブすることができる。ＰＩＣの対が個々のスパインをドライブすることができるようにすることにより、ＦＰＧＡ内のスパインの数は半減するにもかかわらず、各ＰＩＣは、グローバル信号をドライブするプログラム可能性を有する。スパインの数を半分にすることにより、スパインのためのルーティングエリアが縮小し、ＦＰＧＡ上のより多くのエリアが他のリソースのために残される。また、あらゆるセルは、１つおきの行／列の信号ブランチのみをドライブすればアクセスすることができるため、必要な信号ブランチの数も半数になる。隣どうしでグローバル信号を共有することは、ＦＰＧＡのルーティング輻輳を低減する。従って、本発明によれば、低いルーティングオーバーヘッドで、高速な、低スキューのグローバル信号分配が実現される。
【００１５】
例えば、本発明は、システムクロックを送信するために使用可能である。隣接するＰＩＣの対における８個のパッドのうちのいずれか１つが、行または列におけるクロックスパインをドライブすることができる。クロック遅延およびスキューは、ＰＩＣ対ごとに１個だけのクロックバッファを設け、１つおきの行／列でのみクロックブランチを用いることによって最小化され、またこれにより、必要なブランチドライバの数も低減される。各対ごとのクロックスパインは、対をなす各ＰＩＣ内の４個のＰＩＣスイッチングセグメント（ｐＳＷ(PIC switching)）のうちの１つによって（例えば内部ルーティングリソースを通じて）ドライブされることも可能である。これにより、ＰＬＣアレイ内で生成された信号は、グローバルクロックスパインネットワークへルーティングされることが可能となる。位相ロックループあるいはその他の周期的信号操作要素を含むプログラマブルクロックマネージャ（ＰＣＭ(programmable clock manager)）のシステムクロック出力もまた、ｐＳＷセグメントを通じてグローバルシステムクロックスパインへルーティングされることが可能である。
【００１６】
注意すべき点であるが、示した例では、行／列あたり１個のクロックスパインおよび１個のクロックブランチのみの場合を示した。より多くの行および列がアレイに追加され、それぞれがスパインを含む場合、行および列あたり、より多くのブランチを追加することにより、本発明を用いて、あらゆるＰＦＵで複数のクロック信号をドライブすることが可能である。この場合、あらゆるクロック信号は、１つおきの行／列のブランチをドライブする自分のスパインを有し、同じブランチは、別のクロック信号によっては決して用いられない。
【００１７】
【発明の効果】
以上述べたごとく、本発明によれば、
【図面の簡単な説明】
【図１】従来のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）のブロック図である。
【図２】図１の従来のＦＰＧＡの部分詳細図である。
【図３】本発明の一実施例によるＦＰＧＡの部分図である。
【図４】図３のＦＰＧＡ内の水平および垂直の両方のブランチに対するブランチ−セル間およびセル−セル間接続の概略図である。
【符号の説明】
１００ フィールドプログラマブルゲートアレイ（ＦＰＧＡ）
１０２ プログラマブル論理セル（ＰＬＣ）
１０４ プログラマブル入出力セル（ＰＩＣ）
２０２ ＰＩＣ
２０４ ＰＩＣ
２０６ ＰＩＣ
２０８ ＰＩＣ
２１０ パッド
２１２ ４：１ＭＵＸ
２１４ 垂直スパイン
２１６ 水平ブランチ
２１８ スパイン
３００ ＦＰＧＡ
３０２ ＰＩＣ
３０４ ＰＩＣ
３０６ ＰＩＣ
３０８ ＰＩＣ
３１０ パッド
３１２ １０：１ＭＵＸ
３１４ 下方スパイン
３１８ 上方スパイン
４０２ セル
４０４ セル
４０６ セル
４０８ セル
４１０ プログラマブル接続
４１２ プログラマブル接続
４１４ プログラマブル接続
４１６ プログラマブル接続
４１８ ４：１ＭＵＸ
Claims (19)
- フィールドプログラマブルゲートアレイ（以下「ＦＰＧＡ」という。）を有する集積回路において、該ＦＰＧＡは、
（ａ）それぞれプログラマブル機能ユニット（以下「ＰＦＵ」という。）を含むプログラマブル論理セル（以下「ＰＬＣ」という。）のアレイと、
（ｂ）ＰＬＣのアレイを包囲するプログラマブル入出力セル（以下「ＰＩＣ」という。）のリングと、
（ｃ）ＦＰＧＡ上を第１方向に走る、スパインとして用いられる１つ以上の配線と、
（ｄ）ＦＰＧＡ上を、第１方向に直交する第２方向に走る、ブランチとして用いられる２つ以上の配線とを有し、
各スパインは、全てのＰＬＣをその行／列に横切って走り、
各ブランチは、全てのＰＬＣをその行／列に横切って走り、
各スパインは、２以上のブランチをプログラマブルに直接ドライブするように構成され、その中で、いかなる１つのスパインによって直接ドライブされる２つのブランチも隣接する行／列になく、
各ブランチは、該ブランチに平行な少なくとも２つの行／列において、２以上のＰＦＵをプログラマブルに直接ドライブするように構成されることを特徴とする集積回路。 - 各ＰＩＣはＰＦＵを含み、
各ブランチは、ＰＩＣのＰＦＵにプログラマブルに直接にドライブすることを特徴とする請求項１に記載の集積回路。 - 前記スパインは、前記ブランチに対する少なくとも２つの行／列において、ＰＩＣからの入出力ピンによってプログラマブルに直接にドライブされることを特徴とする請求項１に記載の集積回路。
- ＦＰＧＡの各ＰＬＣの行／列は、ＰＩＣからの入出力ピンによってプログラマブルに直接にドライブされる少なくとも１つのスパインを有することを特徴とする請求項１に記載の集積回路。
- 各スパインは、２個の隣接するＰＩＣからの入出力ピンによってドライブされることを特徴とする請求項３に記載の集積回路。
- ＦＰＧＡには行／列あたりただ１つのスパインがあり、
各スパインは、ＦＰＧＡのいずれか一方の端からドライブされることを特徴とする請求項３に記載の集積回路。 - ＦＰＧＡの各行／列は、１以上のブランチを有することを特徴とする請求項１に記載の集積回路。
- 前記スパインは、ＦＰＧＡで生成される内部信号によってプログラマブルにドライブされることを特徴とする請求項１に記載の集積回路。
- 前記内部信号は、ＰＩＣ内のスパイン上にのみドライブされ、これにより、該スパインは該ＰＩＣからドライブされることが可能であることを特徴とする請求項８に記載の集積回路。
- 前記スパインは、ＰＩＣからの入出力ピンによってプログラマブルに直接にドライブされることを特徴とする請求項９に記載の集積回路。
- 各スパインは、１つおきの行／列のブランチにのみプログラマブルに直接に接続され、しかも、各ＰＦＵはグローバル信号を受け取ることが可能であることを特徴とする請求項１に記載の集積回路。
- 前記スパインおよびブランチは、クロック信号をＰＦＵに分配するために用いられることを特徴とする請求項１に記載の集積回路。
- ＰＦＵは、前記スパインおよびブランチによって分配されるクロック信号によってクロックされるレジスタを有することを特徴とする請求項１２に記載の集積回路。
- 与えられた１個のブランチが、ちょうど２個の行／列のＰＦＵにプログラマブルに接続可能であることを特徴とする請求項１に記載の集積回路。
- ＰＬＣ内の各ＰＦＵは、（１）該ＰＬＣのローカル水平ブランチと、（２）垂直方向に隣接するＰＬＣのローカル水平ブランチと、にプログラマブルに接続されることを特徴とする請求項１４に記載の集積回路。
- ＰＬＣ内の各ＰＦＵは、（１）該ＰＬＣのローカル垂直ブランチと、（２）水平方向に隣接するＰＬＣのローカル垂直ブランチと、にプログラマブルに接続されることを特徴とする請求項１４に記載の集積回路。
- ＰＬＣ内の各ＰＦＵは、（１）該ＰＬＣのローカル水平ブランチと、（２）垂直方向に隣接するＰＬＣのローカル水平ブランチと、（３）該ＰＬＣのローカル垂直ブランチと、（４）水平方向に隣接するＰＬＣのローカル垂直ブランチと、にプログラマブルに接続されることを特徴とする請求項１４に記載の集積回路。
- 前記ブランチは、前記スパインによって直接にドライブされないときに、他の一般的なルーティングに用いられるための他のプログラマブル接続を有することを特徴とする請求項１に記載の集積回路。
- 前記スパインは一方向性であることを特徴とする請求項１に記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/045,128 US6064225A (en) | 1998-03-20 | 1998-03-20 | Global signal distribution with reduced routing tracks in an FPGA |
| US09/045128 | 1998-03-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330248A JPH11330248A (ja) | 1999-11-30 |
| JP3675662B2 true JP3675662B2 (ja) | 2005-07-27 |
Family
ID=21936138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07488599A Expired - Lifetime JP3675662B2 (ja) | 1998-03-20 | 1999-03-19 | 集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6064225A (ja) |
| JP (1) | JP3675662B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457410A (en) * | 1993-08-03 | 1995-10-10 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
| US6292020B1 (en) * | 2000-08-01 | 2001-09-18 | Xilinx, Inc. | Low-skew programmable control routing for a programmable logic device |
| US7426665B1 (en) * | 2000-09-02 | 2008-09-16 | Actel Corporation | Tileable field-programmable gate array architecture |
| US6476636B1 (en) * | 2000-09-02 | 2002-11-05 | Actel Corporation | Tileable field-programmable gate array architecture |
| US7015719B1 (en) * | 2000-09-02 | 2006-03-21 | Actel Corporation | Tileable field-programmable gate array architecture |
| US6992925B2 (en) * | 2002-04-26 | 2006-01-31 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline |
| US7042772B2 (en) * | 2002-09-26 | 2006-05-09 | Kilopass Technology, Inc. | Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric |
| US7031209B2 (en) * | 2002-09-26 | 2006-04-18 | Kilopass Technology, Inc. | Methods and circuits for testing programmability of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric |
| US6924664B2 (en) * | 2003-08-15 | 2005-08-02 | Kilopass Technologies, Inc. | Field programmable gate array |
| US7064973B2 (en) * | 2004-02-03 | 2006-06-20 | Klp International, Ltd. | Combination field programmable gate array allowing dynamic reprogrammability |
| US6972986B2 (en) * | 2004-02-03 | 2005-12-06 | Kilopass Technologies, Inc. | Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown |
| US20050218929A1 (en) * | 2004-04-02 | 2005-10-06 | Man Wang | Field programmable gate array logic cell and its derivatives |
| US9123572B2 (en) | 2004-05-06 | 2015-09-01 | Sidense Corporation | Anti-fuse memory cell |
| JP4981661B2 (ja) | 2004-05-06 | 2012-07-25 | サイデンス コーポレーション | 分割チャネルアンチヒューズアレイ構造 |
| US7755162B2 (en) | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
| US8735297B2 (en) | 2004-05-06 | 2014-05-27 | Sidense Corporation | Reverse optical proximity correction method |
| US7164290B2 (en) * | 2004-06-10 | 2007-01-16 | Klp International, Ltd. | Field programmable gate array logic unit and its cluster |
| US20050275427A1 (en) * | 2004-06-10 | 2005-12-15 | Man Wang | Field programmable gate array logic unit and its cluster |
| US7135886B2 (en) * | 2004-09-20 | 2006-11-14 | Klp International, Ltd. | Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control |
| US7193436B2 (en) * | 2005-04-18 | 2007-03-20 | Klp International Ltd. | Fast processing path using field programmable gate array logic units |
| US7292062B2 (en) * | 2005-05-02 | 2007-11-06 | Infineon Technologies, Ag | Distribution of signals throughout a spine of an integrated circuit |
| US7292063B2 (en) * | 2005-05-02 | 2007-11-06 | Lsi Corporation | Method of interconnect for multi-slot metal-mask programmable relocatable function placed in an I/O region |
| US7797664B2 (en) * | 2006-06-23 | 2010-09-14 | National Institute Of Advanced Industrial Science And Technology | System for configuring an integrated circuit and method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212652A (en) * | 1989-08-15 | 1993-05-18 | Advanced Micro Devices, Inc. | Programmable gate array with improved interconnect structure |
| US5384497A (en) * | 1992-11-04 | 1995-01-24 | At&T Corp. | Low-skew signal routing in a programmable array |
| US5652529A (en) * | 1995-06-02 | 1997-07-29 | International Business Machines Corporation | Programmable array clock/reset resource |
| US5914616A (en) * | 1997-02-26 | 1999-06-22 | Xilinx, Inc. | FPGA repeatable interconnect structure with hierarchical interconnect lines |
-
1998
- 1998-03-20 US US09/045,128 patent/US6064225A/en not_active Expired - Lifetime
-
1999
- 1999-03-19 JP JP07488599A patent/JP3675662B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6064225A (en) | 2000-05-16 |
| JPH11330248A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3675662B2 (ja) | 集積回路 | |
| JP3547168B2 (ja) | 構成可能ロジックアレイ | |
| US9256575B2 (en) | Data processor chip with flexible bus system | |
| US5218240A (en) | Programmable logic cell and array with bus repeaters | |
| US5144166A (en) | Programmable logic cell and array | |
| US6526461B1 (en) | Interconnect chip for programmable logic devices | |
| US7595659B2 (en) | Logic cell array and bus system | |
| EP1080531B1 (en) | A dedicated interface architecture for a hybrid circuit | |
| US9018979B2 (en) | Universal digital block interconnection and channel routing | |
| US7557611B2 (en) | Block level routing architecture in a field programmable gate array | |
| JPH0379125A (ja) | 構成可能論理アレイ | |
| US6825690B1 (en) | Clock tree network in a field programmable gate array | |
| US6366121B2 (en) | Programmable logic array integrated circuit architectures | |
| US7375553B1 (en) | Clock tree network in a field programmable gate array | |
| JP3496661B2 (ja) | データパスに適したプログラマブル相互接続網を有する再構成可能デバイス | |
| JP2000513511A (ja) | 半導体集積回路 | |
| US20180300278A1 (en) | Array Processor Having a Segmented Bus System | |
| US7126374B2 (en) | Multi-level routing architecture in a field programmable gate array having transmitters and receivers | |
| KR20020038582A (ko) | 프로그래머블 게이트 어레이내의 가변성 크기 자율 서브어레이들을 동적으로 정의하는 장치 및 방법 | |
| US6429681B1 (en) | Programmable logic device routing architecture to facilitate register re-timing | |
| US9626325B2 (en) | Array processor having a segmented bus system | |
| GB2312308A (en) | Configurable logic array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040615 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |