JP3672733B2

JP3672733B2 - Solder bonding method and electronic device

Info

Publication number: JP3672733B2
Application number: JP12724498A
Authority: JP
Inventors: 浩三清水; 俊也赤松
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-05-11
Filing date: 1998-05-11
Publication date: 2005-07-20
Anticipated expiration: 2018-05-11
Also published as: JPH11330678A

Description

【０００１】
【発明の属する技術分野】
本発明は、半田接合方法に係り、特に絶縁耐圧の低下を防止し、またα線によるソフトエラーを防止することができる半田接合方法に関する。
また、本発明は、回路基板及びその回路基板を用いた電子装置に係り、特に絶縁抵抗の低下を防止し、またα線によるソフトエラーを防止することができる回路基板及びそれを用いた電子装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速動作の観点から、配線長を短縮する技術が求められている。そこで注目されているのが、フリップチップ接合（Flip Chip Bonding）技術、即ち、半導体チップ上に形成された半田バンプを、電極が形成された回路基板上に載置し、熱を加えることにより半田バンプを溶解して接続する技術である。
【０００３】
従来のフリップチップ接合について、図３を用いて説明する。
まず、所定の素子が形成された半導体基板１１０上に、Ｔｉ膜１１２及びＮｉ膜１１４より成る電極１１６を形成し、電極１１６上に半田バンプ１１８を形成する。
一方、ガラスエポキシ基板１２０上に、Ｃｒ膜１２２、Ｃｕ膜１２４、Ｎｉ膜１２６、及びＡｕ膜１２７よりなる電極１２８を形成する。
【０００４】
この後、半導体基板１１０側の半田バンプ１１８をガラスエポキシ基板１２０側の電極１２８と位置合わせし、加熱することにより接合する。
このように、フリップチップ接合を用いれば、リード線を用いて接続する必要がないため、配線長を短縮することができる。
従来、フリップチップ接合には、Ｐｂ−Ｓｎ系の半田材料が広く用いられてきた。しかし、Ｐｂ−Ｓｎ系の半田材料に含まれるＰｂ（鉛）は同位体が存在し、それら同位体はＵ（ウラン）やＴｈ（トリウム）の崩壊系列中の中間生成物又は最終生成物である。Ｕ（ウラン）やＴｈ（トリウム）は、Ｈｅ原子を放出するα崩壊を伴うため、半田材料からα線が生じることとなる。そして、このα線が半導体素子の動作に影響を与え、いわゆるソフトエラーが生じてしまうことがあった。
【０００５】
また、Ｐｂが土壌に流出した場合、酸性雨によりＰｂが溶解され、環境に悪影響を及ぼす場合があり、環境問題の面からもＰｂを主成分としない半田材料を用いることが求められていた。
そこで、Ｐｂ−Ｓｎ系の半田材料に代わる半田材料として、例えばＳｎ（スズ）にＡｇ（銀）を添加した半田材料が用いられ始めている。
【０００６】
【発明が解決しようとする課題】
しかしながら、フリップチップ接合は半田を用いた接合であるので、フラックスが用いられる。半田接合で用いられたフラックスはその後の洗浄処理によって除去されるが、フリップチップ接合が行われた場合には構造上フラックスを洗浄しにくいため、フラックスが完全に除去しきれないことがある。
【０００７】
フラックスにはＣｌイオン等が含まれているため、フラックスの残渣からＣｌイオン等が移動し、いわゆるイオンマイグレーションが生じてしまう。イオンマイグレーションが生じると、Ｃｌイオン等のハロゲンイオンが半田材料のＳｎやＡｇと再結晶し、これにより樹枝状の結晶、即ちデンドライト（dendrite）結晶が生じてしまう。
【０００８】
従来のＰｂ−５％Ｓｎ等のＰｂを主成分とする半田材料ではＳｎの含有率が少ないためデンドライト結晶は成長しにくかったが、Ｓｎを主成分とするＳｎ−Ａｇ系の半田材料を用いた場合にはデンドライト結晶が大きく成長してしまう。
そして、デンドライト結晶が大きく成長して隣接する電極近傍まで達すると、絶縁抵抗の低下を招いてしまう。特に配線間隔が狭い微細化された半導体装置等をフリップチップ接合した場合には、デンドライト結晶の成長による絶縁抵抗の低下は顕著であった。
【０００９】
本発明の目的は、絶縁抵抗の低下を防止し、またα線によるソフトエラーを防止することができる半田接合方法及び回路基板並びにその回路基板を用いた電子装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、Ｂｉを含むＳｎ又はＳｂを含むＳｎより成る予備半田層が上面に形成された第１の電極と、Ａｇを含むＳｎより成る半田バンプが上面に形成された第２の電極とを半田接合することを特徴とする半田接合方法により達成される。これにより、Ｓｎを主成分とする半田材料を用いた半田接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。また、Ａｇを含むＳｎより成る半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
【００１１】
また、上記の半田接合方法において、前記半田バンプのＰｂの含有率は１ｐｐｍ以下であることが望ましい。これにより、Ｐｂの含有率が少ない半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
【００１２】
また、上記の半田接合方法において、前記半田バンプのα線量は０．０１ｃｐｈ／ｃｍ^２以下であることが望ましい。これにより、α線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
また、上記の半田接合方法において、前記予備半田層の厚さが５０μｍ〜１００μｍであることが望ましい。
【００１４】
また、上記目的は、第１の電極と、前記第１の電極上に形成され、Ｂｉを含むＳｎ又はＳｂを含むＳｎより成る予備半田層とが設けられた一方の基板と、第２の電極と、前記第２の電極上に形成され、Ａｇを含むＳｎより成る半田バンプとが設けられた他方の基板とを備え、前記第１の電極と前記第２の電極とが半田接合されていることを特徴とする電子装置により達成される。これにより、Ｓｎを主成分とする半田材料を用いた半田接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。また、Ａｇを含むＳｎより成る半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
また、上記の電子装置において、前記予備半田層の厚さが５０μｍ〜１００μｍであることが望ましい。
【００１５】
【発明の実施の形態】
本発明の一実施形態による半田接合方法を図１を用いて説明する。図１は、本実施形態による半田接合方法を示す断面図である。
まず、所定の半導体素子が形成された半導体基板１０を用意する。
次に、半導体基板１０上に、スパッタ法により膜厚１００ｎｍのＴｉ膜１２を形成する。この後、Ｔｉ膜１２を電極の形状にパターニングする。電極の形状は例えば直径７０乃至１００μｍとし、電極１４と隣接する電極（図示せず）との間のピッチは例えば１５０乃至２１０μｍとする。
【００１６】
次に、無電解メッキ法又は電解メッキ法により、Ｔｉ膜１２上に、膜厚４μｍのＮｉ膜１４を形成する。こうしてＴｉ膜１２及びＮｉ膜１４より成る電極１６が形成されることとなる。なお、Ｎｉ膜１４は、後工程で電極１６上に形成する半田バンプ１８が電極１６内に拡散するのを防止するためのバリアメタルとして機能するものである。
【００１７】
次に、電極１６上に、Ｓｎ−Ａｇ系の半田材料より成る半田バンプ１８を形成する。半田バンプ１８の形成方法としては、例えばＤＰ（Dimple Plate）法を用いることができる。なお、Ｓｎ−Ａｇ系の半田材料中のＰｂの濃度は１ｐｐｍ以下であることが望ましい。また、Ｓｎ−Ａｇ系の半田材料から放出されるα線量は、０．０１ｃｐｈ／ｃｍ²以下であることが望ましい。
【００１８】
こうして、半導体基板１０の電極１６上に半田バンプ１８が形成された半導体装置１９が形成されることとなる。
一方、ガラスエポキシ基板２０上に、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６を順に形成する。この後、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６をパターニングすることにより、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６より成る電極２８を形成する。
【００１９】
次に、電極２８上に、膜厚５０乃至１００μｍの予備半田層３０を形成する。予備半田層３０は、例えば、２５μｍ以下の粉末に分級したＳｎ−Ｂｉ系の半田材料にフラックスを混合して半田ペーストを作製し、この半田ペーストを用いたスクリーン印刷により形成することができる。半田材料としては、例えばＳｎ−５７％Ｂｉを用いることができる。
【００２０】
予備半田層３０としてＳｎ−Ｂｉ系の半田材料を用いるのは、Ｓｎ−Ｂｉ系の半田材料を用いることにより下記のような効果が得られるためである。
即ち、ガラスエポキシ基板２０側の電極２８と半導体基板１０側の半田バンプ１８とを接合すると、ガラスエポキシ基板２０側の電極２８上に形成されたＳｎ−Ｂｉ系の予備半田層３０内のＢｉが、半導体基板１０側の電極１６上に形成されたＳｎ−Ａｇ系の半田バンプ１８内に拡散し、Ｓｎ−Ａｇ−Ｂｉ系の半田合金を生ずる。Ｂｉはフラックスの残渣等に含まれるＣｌイオン等のハロゲンイオンを捕捉する能力が高いため、半田バンプ１８のＳｎやＡｇにＣｌイオン等が反応するのが防止され、これによりデンドライト結晶の発生が防止される。また、半田バンプ１８からＳｎイオンやＡｇイオンが溶出したとしても、ＣｌイオンがＳｎイオンやＡｇイオンと反応するのではなく、ＢｉがＳｎイオンやＡｇイオンに反応する。ＢｉがＳｎイオンやＡｇイオンと反応することにより生じる結晶はＳｎやＡｇの結晶よりも小さく、また、その結晶は樹枝状には成長しないので、絶縁抵抗の低下が防止される。
【００２１】
なお、予備半田層３０の膜厚を５０乃至１００μｍとするのは、下記の理由によるものである。
即ち、予備半田層３０の膜厚が５０乃至１００μｍ程度であれば、予備半田層３０内のＢｉが半田バンプ１８内に拡散し、ガラスエポキシ基板２０側の電極２８近傍でＢｉの濃度が極端に高くなってしまうことはないが、予備半田層３０の膜厚が厚すぎると、予備半田層３０の半田材料が半田バンプ１８内に拡散しきらない。半田バンプ１８の融点は例えば２００℃と比較的高いのに対し、予備半田層３０として用いるＳｎ−５７％Ｂｉは融点が１３９℃と低いため、予備半田層３０の材料が半田バンプ１８内に十分に拡散しきらなかった場合には、ガラスエポキシ基板２０側の電極２８近傍において融点が低い領域が生じてしまうこととなる。また、Ｂｉが多く含まれる半田は柔軟性が低いため、ガラスエポキシ基板２０側の電極２８近傍の半田において柔軟性の低い領域が生じることとなり、クラックの発生要因となってしまうこともある。そこで、本実施形態では、予備半田層３０の半田材料が半田バンプ１８内に十分に拡散しうるよう、予備半田層３０の膜厚を５０乃至１００μｍとした。
【００２２】
こうして、電極２８上に予備半田層３０が形成された回路基板３２が形成されることとなる。
次に、半導体装置１９と回路基板３２との位置合わせを行い、酸素濃度が１０ｐｐｍ以下の窒素雰囲気中のリフロー炉内でフリップチップ接合を行う。
このようにして回路基板３２上に半導体装置１９が実装され、電子装置が製造されることとなる。
【００２３】
（ＴＨＢ試験結果）
上記のような半田接合方法を用いて製造した電子装置について、ＴＨＢ（Thermal Humidity Bias）試験を１０００時間行い、絶縁抵抗を測定した。ＴＨＢ試験の条件は、温度１２１℃、湿度８５％ＲＨ、圧力１．７ａｔｍ、印加電圧５Ｖとした。半田バンプ１８の材料としてはＳｎ−１０％Ａｇ、Ｓｎ−５％Ａｇ、Ｓｎ−３．５％Ａｇ、又はＳｎ−３％Ａｇを用い、予備半田層３０として膜厚５０μｍのＳｎ−５７％Ｂｉ、又は膜厚１００μｍのＳｎ−５７％Ｂｉを用い、それぞれの組み合わせについてＴＨＢ試験を行った。その結果を表１に示す。
【００２４】
【表１】

【００２５】
表１の実施例１乃至８に示すように、ＴＨＢ試験前の絶縁抵抗はいずれも１０¹⁰Ω以上、ＴＨＢ試験後の絶縁抵抗はいずれも１０¹⁰Ω以上であり、良好な絶縁抵抗を得ることができた。
一方、図３に示す従来の半田接合方法を用いて製造した電子装置についても、２つの比較例、即ち比較例１及び比較例２によりＴＨＢ試験を行った。ＴＨＢ試験の条件は上記と同様とし、半田バンプ１１８の材料としてはＳｎ−３．５％Ａｇを用いた。
【００２６】
その結果、表１に示すように、比較例１については、ＴＨＢ試験前の絶縁抵抗は１０⁹〜１０¹⁰Ωであり、ＴＨＢ試験後の絶縁抵抗は１０⁸〜１０⁹Ωであった。また、比較例２についてはＴＨＢ試験前の絶縁抵抗は１０⁷〜１０⁸Ω、ＴＨＢ試験後の絶縁抵抗は１０⁷〜１０⁸Ωであった。即ち、従来の半田接合方法を用いた場合には、比較例１及び比較例２のいずれもがＴＨＢ試験後に１０¹⁰Ω以上の良好な絶縁抵抗を得ることはできなかった。
【００２７】
このように、本実施形態によれば、Ｓｎを主成分とする半田材料を用いたフリップチップ接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。
【００２８】
また、Ｐｂの含有率の少ない半田材料、即ち放出されるα線量が少ない半田材料を用いて接合するので、半田材料から放出されるα線量は少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
［他の実施形態］
本発明の他の実施形態による半田接合方法を図２を用いて説明する。図２は、本実施形態による半田接合方法を示す断面図である。図１に示す一実施形態による半田接合方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００２９】
本実施形態による半田接合方法は、予備半田層３０ａとしてＳｎ−Ｓｂ系の半田材料を用いている点の他は、第１実施形態による半田接合方法と同様である。予備半田層３０ａの材料としては、例えばＳｎ−５％Ｓｂを用いることができる。
本実施形態による半田接合方法で予備半田層３０ａとしてＳｎ−Ｓｂ系の半田材料を用いているのは、予備半田層３０ａに含まれるＳｂが第１実施形態による予備半田層に含まれるＢｉと同様の効果を奏するためである。
【００３０】
（ＴＨＢ試験結果）
また、このようにして接合した電子装置について、第１実施形態と同様にしてＴＨＢ試験を行った。なお、予備半田層３０ａの材料としては、膜厚５０μｍ又は膜厚１００μｍのＳｎ−５％Ｓｂを用いた。その結果を表２に示す。
【００３１】
【表２】

【００３２】
表２の実施例９乃至実施例１６に示すように、ＴＨＢ試験前及びＴＨＢ試験後の絶縁抵抗はいずれも１０¹⁰Ω以上であり、良好な絶縁抵抗が得られた。
このように、本実施形態によれば、Ｓｎを主成分とする半田材料を用いたフリップチップ接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＰｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。
【００３３】
また、Ｐｂの含有率の少ない半田材料、即ち放出されるα線量が少ない半田材料を用いて接合するので、半田材料から放出されるα線量は少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００３４】
例えば、一実施形態では、半田材料としてＳｎ−５７％Ｂｉを用いたが、Ｂｉの含有率は５７％に限定されるものではない。例えば、半田材料として、Ｂｉの含有率が４０〜６０ｗｔ％のＳｎ−Ｂｉ系の半田材料を適宜用いてもよい。
また、他の実施形態では、半田材料としてＳｎ−５％Ｓｂを用いたが、Ｓｂの含有率は５％に限定されるものではない。例えば、半田材料として、Ｓｂの含有率が０．１〜１０ｗｔ％のＳｎ−Ｓｂ系の半田材料を適宜用いてもよい。
【００３５】
また、上記実施形態では、半導体装置を回路基板上に搭載して電子装置を製造する場合を例に説明したが、複数の半導体装置を１つの回路基板上に搭載することにより構成されるマルチチップモジュール（ＭＣＭ、Multi Chip Module）を製造する場合などにも適用することができる。
また、上記実施形態では、回路基板上に半導体装置を搭載することにより電子装置を製造する場合を例に説明したが、回路基板上に半導体チップを搭載することにより半導体パッケージを製造する場合にも適用することができる。
【００３６】
【発明の効果】
以上の通り、本発明によれば、Ｓｎを主成分とする半田材料を用いた半田接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。
【００３７】
また、本発明によれば、Ａｇを含むＳｎより成る半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による半田接合方法を示す断面図である。
【図２】本発明の他の実施形態による半田接合方法を示す断面図である。
【図３】従来の半田接合方法を示す断面図である。
【符号の説明】
１０…半導体基板
１２…Ｔｉ膜
１４…Ｎｉ膜
１６…電極
１８…半田バンプ
１９…半導体装置
２０…ガラスエポキシ基板
２２…Ｃｒ膜
２４…Ｃｕ膜
２６…Ｎｉ膜
２８…電極
３０…予備半田層
３０ａ…予備半田層
３２…回路基板
１１０…半導体基板
１１２…Ｔｉ膜
１１４…Ｎｉ膜
１１６…電極
１１８…半田バンプ
１１９…半導体装置
１２０…ガラスエポキシ基板
１２２…Ｃｒ膜
１２４…Ｃｕ膜
１２６…Ｎｉ膜
１２７…Ａｕ膜
１２８…電極
１３２…回路基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solder bonding method, and more particularly to a solder bonding method capable of preventing a decrease in dielectric strength and preventing a soft error due to α rays.
The present invention also relates to a circuit board and an electronic apparatus using the circuit board, and more particularly to a circuit board capable of preventing a decrease in insulation resistance and preventing a soft error due to α rays, and an electronic apparatus using the circuit board About.
[0002]
[Prior art]
In recent years, a technique for shortening the wiring length has been demanded from the viewpoint of high-speed operation of semiconductor devices. Therefore, attention is focused on flip chip bonding technology, that is, solder bumps formed on a semiconductor chip are placed on a circuit board on which electrodes are formed, and solder is applied by applying heat. This is a technology for melting and connecting bumps.
[0003]
A conventional flip chip bonding will be described with reference to FIG.
First, an electrode 116 made of a Ti film 112 and a Ni film 114 is formed on a semiconductor substrate 110 on which predetermined elements are formed, and a solder bump 118 is formed on the electrode 116.
On the other hand, an electrode 128 made of a Cr film 122, a Cu film 124, a Ni film 126, and an Au film 127 is formed on the glass epoxy substrate 120.
[0004]
Thereafter, the solder bumps 118 on the semiconductor substrate 110 side are aligned with the electrodes 128 on the glass epoxy substrate 120 side, and are joined by heating.
As described above, when the flip chip bonding is used, since it is not necessary to connect using the lead wire, the wiring length can be shortened.
Conventionally, Pb—Sn solder materials have been widely used for flip chip bonding. However, Pb (lead) contained in Pb—Sn solder materials has isotopes, and these isotopes are intermediate products or final products in the decay series of U (uranium) and Th (thorium). . Since U (uranium) and Th (thorium) are accompanied by α decay that releases He atoms, α rays are generated from the solder material. Then, this α-ray affects the operation of the semiconductor element, and so-called soft error may occur.
[0005]
In addition, when Pb flows into the soil, Pb is dissolved by acid rain and may adversely affect the environment. From the viewpoint of environmental problems, it has been required to use a solder material that does not contain Pb as a main component.
Thus, for example, a solder material in which Ag (silver) is added to Sn (tin) has begun to be used as a solder material that replaces the Pb—Sn solder material.
[0006]
[Problems to be solved by the invention]
However, since flip chip bonding is bonding using solder, flux is used. The flux used in the solder bonding is removed by a subsequent cleaning process. However, when the flip chip bonding is performed, the flux may not be completely removed because the structure is difficult to clean the flux.
[0007]
Since the flux contains Cl ions and the like, Cl ions and the like move from the residue of the flux, and so-called ion migration occurs. When ion migration occurs, halogen ions such as Cl ions recrystallize with Sn or Ag of the solder material, thereby generating dendritic crystals, that is, dendrite crystals.
[0008]
Conventional solder materials containing Pb such as Pb-5% Sn as a main component have a low Sn content, and therefore dendrite crystals are difficult to grow. However, Sn-Ag solder materials containing Sn as a main component were used. In some cases, the dendrite crystal grows greatly.
And if a dendrite crystal grows large and reaches the vicinity of an adjacent electrode, it will cause the fall of insulation resistance. In particular, when a miniaturized semiconductor device or the like having a narrow wiring interval is flip-chip bonded, the decrease in insulation resistance due to the growth of dendrite crystals is significant.
[0009]
An object of the present invention is to provide a soldering method, a circuit board, and an electronic device using the circuit board that can prevent a decrease in insulation resistance and a soft error due to α rays.
[0010]
[Means for Solving the Problems]
The object is to provide a first electrode in which a preliminary solder layer made of Sn containing Bi or Sn containing Sb is formed on the upper surface, and a second electrode in which a solder bump made of Sn containing Ag is formed on the upper surface. This is achieved by a soldering method characterized by soldering. As a result, even when solder bonding using a solder material containing Sn as a main component is performed, halogen ions such as Cl ions contained in the flux residue are captured by Bi or Sb contained in the spare solder layer. Therefore, the growth of the dendrite crystal can be prevented, thereby preventing the insulation resistance from being lowered. Further, since solder bonding is performed using a solder material made of Sn containing Ag, that is, a solder material that emits a small amount of α, the amount of α emitted from the solder material can be reduced. Soft errors in the semiconductor device can be prevented.
[0011]
In the solder bonding method, the Pb content of the solder bump is preferably 1 ppm or less. As a result, since solder bonding is performed using a solder material with a low Pb content, that is, a solder material with a low α dose emitted, it is possible to reduce the α dose emitted from the solder material. The soft error of the semiconductor device due to the above can be prevented.
[0012]
In the above solder joining method, it is desirable that the α dose of the solder bump is 0.01 cph / cm ² or less. As a result, since solder bonding is performed using a solder material with a small α dose, the α dose emitted from the solder material can be reduced, thereby preventing a soft error of the semiconductor device due to α rays.
In the solder bonding method, it is desirable that the preliminary solder layer has a thickness of 50 μm to 100 μm.
[0014]
In addition, the object is to provide a first electrode, one substrate provided with a pre-solder layer made of Sn containing Bi or Sn formed on the first electrode, and a second electrode. When the formed on the second electrode, and a other substrate in which the solder bumps made of Sn provided containing Ag, the first electrode and the second electrode is solder-bonded This is achieved by an electronic device characterized in that: As a result, even when solder bonding using a solder material containing Sn as a main component is performed, halogen ions such as Cl ions contained in the flux residue are captured by Bi or Sb contained in the spare solder layer. Therefore, the growth of the dendrite crystal can be prevented, thereby preventing the insulation resistance from being lowered. Further, since solder bonding is performed using a solder material made of Sn containing Ag, that is, a solder material that emits a small amount of α, the amount of α emitted from the solder material can be reduced. Soft errors in the semiconductor device can be prevented.
In the electronic device, it is desirable that the preliminary solder layer has a thickness of 50 μm to 100 μm.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
A solder bonding method according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a cross-sectional view illustrating the solder bonding method according to the present embodiment.
First, a semiconductor substrate 10 on which a predetermined semiconductor element is formed is prepared.
Next, a 100 nm-thick Ti film 12 is formed on the semiconductor substrate 10 by sputtering. Thereafter, the Ti film 12 is patterned into an electrode shape. The electrode shape is, for example, 70 to 100 μm in diameter, and the pitch between the electrode 14 and an adjacent electrode (not shown) is, for example, 150 to 210 μm.
[0016]
Next, a 4 μm-thick Ni film 14 is formed on the Ti film 12 by electroless plating or electrolytic plating. Thus, the electrode 16 composed of the Ti film 12 and the Ni film 14 is formed. The Ni film 14 functions as a barrier metal for preventing the solder bumps 18 formed on the electrode 16 in a later process from diffusing into the electrode 16.
[0017]
Next, a solder bump 18 made of a Sn—Ag solder material is formed on the electrode 16. As a method for forming the solder bumps 18, for example, a DP (Dimple Plate) method can be used. Note that the concentration of Pb in the Sn—Ag solder material is desirably 1 ppm or less. Further, the α dose emitted from the Sn—Ag solder material is preferably 0.01 cph / cm ² or less.
[0018]
Thus, the semiconductor device 19 in which the solder bumps 18 are formed on the electrodes 16 of the semiconductor substrate 10 is formed.
On the other hand, a Cr film 22, a Cu film 24, and a Ni film 26 are sequentially formed on the glass epoxy substrate 20. Thereafter, the Cr film 22, the Cu film 24, and the Ni film 26 are patterned to form an electrode 28 composed of the Cr film 22, the Cu film 24, and the Ni film 26.
[0019]
Next, a preliminary solder layer 30 having a thickness of 50 to 100 μm is formed on the electrode 28. The preliminary solder layer 30 can be formed by, for example, producing a solder paste by mixing a flux with an Sn—Bi solder material classified into a powder of 25 μm or less and screen printing using the solder paste. As the solder material, for example, Sn-57% Bi can be used.
[0020]
The reason why the Sn—Bi solder material is used as the preliminary solder layer 30 is that the following effects can be obtained by using the Sn—Bi solder material.
That is, when the electrode 28 on the glass epoxy substrate 20 side and the solder bump 18 on the semiconductor substrate 10 side are joined, Bi in the Sn—Bi-based preliminary solder layer 30 formed on the electrode 28 on the glass epoxy substrate 20 side is formed. Then, it diffuses into the Sn-Ag solder bumps 18 formed on the electrode 16 on the semiconductor substrate 10 side, thereby producing a Sn-Ag-Bi solder alloy. Bi has a high ability to capture halogen ions such as Cl ions contained in flux residues and the like, so that Cl ions and the like are prevented from reacting with Sn and Ag of the solder bump 18, thereby preventing the generation of dendrite crystals. Is done. Further, even if Sn ions and Ag ions are eluted from the solder bumps 18, Cl ions do not react with Sn ions and Ag ions, but Bi reacts with Sn ions and Ag ions. Crystals produced by the reaction of Bi with Sn ions and Ag ions are smaller than Sn and Ag crystals, and the crystals do not grow in a dendritic shape, thereby preventing a decrease in insulation resistance.
[0021]
The reason why the thickness of the preliminary solder layer 30 is set to 50 to 100 μm is as follows.
That is, if the thickness of the

preliminary solder layer

30 is about 50 to 100 μm, Bi in the preliminary solder layer 30 diffuses into the solder bump 18 and the concentration of Bi is extremely near the electrode 28 on the glass epoxy substrate 20 side. Although it does not become high, if the film thickness of the preliminary solder layer 30 is too thick, the solder material of the preliminary solder layer 30 does not completely diffuse into the solder bumps 18. The melting point of the solder bump 18 is relatively high, for example, 200 ° C., whereas Sn-57% Bi used as the preliminary solder layer 30 has a low melting point of 139 ° C., so the material of the preliminary solder layer 30 is sufficient in the solder bump 18. If it does not completely diffuse, a region having a low melting point will occur in the vicinity of the electrode 28 on the glass epoxy substrate 20 side. In addition, since solder containing a large amount of Bi has low flexibility, a low-flexibility region is generated in the solder near the electrode 28 on the glass epoxy substrate 20 side, which may cause cracks. Therefore, in this embodiment, the film thickness of the preliminary solder layer 30 is set to 50 to 100 μm so that the solder material of the preliminary solder layer 30 can be sufficiently diffused into the solder bumps 18.
[0022]
Thus, the circuit board 32 having the preliminary solder layer 30 formed on the electrode 28 is formed.
Next, the semiconductor device 19 and the circuit board 32 are aligned, and flip chip bonding is performed in a reflow furnace in a nitrogen atmosphere having an oxygen concentration of 10 ppm or less.
In this way, the semiconductor device 19 is mounted on the circuit board 32, and the electronic device is manufactured.
[0023]
(THB test results)
About the electronic device manufactured using the above soldering methods, the THB (Thermal Humidity Bias) test was performed for 1000 hours, and the insulation resistance was measured. The THB test conditions were a temperature of 121 ° C., a humidity of 85% RH, a pressure of 1.7 atm, and an applied voltage of 5V. The material of the solder bump 18 is Sn-10% Ag, Sn-5% Ag, Sn-3.5% Ag, or Sn-3% Ag, and the preliminary solder layer 30 is Sn-57% Bi with a film thickness of 50 μm. Alternatively, a THB test was performed on each combination using Sn-57% Bi with a thickness of 100 μm. The results are shown in Table 1.
[0024]
[Table 1]

[0025]
As shown in Examples 1 to 8 in Table 1, the insulation resistance before the THB test is 10 ¹⁰ Ω or more, and the insulation resistance after the THB test is 10 ¹⁰ Ω or more. I was able to.
On the other hand, the THB test was performed on two electronic devices manufactured using the conventional solder bonding method shown in FIG. The THB test conditions were the same as described above, and Sn-3.5% Ag was used as the material of the solder bump 118.
[0026]
As a result, as shown in Table 1, for Comparative Example 1, the insulation resistance before the THB test was 10 ⁹ to 10 ¹⁰ Ω, and the insulation resistance after the THB test was 10 ⁸ to 10 ⁹ Ω. In Comparative Example 2, the insulation resistance before the THB test was 10 ⁷ to 10 ⁸ Ω, and the insulation resistance after the THB test was 10 ⁷ to 10 ⁸ Ω. That is, when the conventional soldering method was used, neither Comparative Example 1 nor Comparative Example 2 was able to obtain a good insulation resistance of 10 ¹⁰ Ω or more after the THB test.
[0027]
As described above, according to the present embodiment, even when flip-chip bonding is performed using a solder material mainly composed of Sn, halogen ions such as Cl ions contained in the flux residue are applied to the spare solder layer. Since it can be captured by the contained Bi, it is possible to prevent the dendrite crystal from growing, thereby preventing a decrease in insulation resistance.
[0028]
Further, since bonding is performed using a solder material having a low Pb content, that is, a solder material that emits a small amount of α, the amount of α emitted from the solder material can be reduced. Can prevent soft errors.
[Other Embodiments]
A solder bonding method according to another embodiment of the present invention will be described with reference to FIG. FIG. 2 is a cross-sectional view illustrating the solder bonding method according to the present embodiment. The same components as those in the solder bonding method according to the embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted or simplified.
[0029]
The solder bonding method according to the present embodiment is the same as the solder bonding method according to the first embodiment, except that an Sn—Sb solder material is used as the preliminary solder layer 30a. As a material of the preliminary solder layer 30a, for example, Sn-5% Sb can be used.
The reason why the Sn—Sb solder material is used as the preliminary solder layer 30a in the solder bonding method according to the present embodiment is that Sb included in the preliminary solder layer 30a is the same as Bi included in the preliminary solder layer according to the first embodiment. This is to achieve the effect of.
[0030]
(THB test results)
Further, the THB test was performed on the electronic device thus bonded in the same manner as in the first embodiment. As the material of the preliminary solder layer 30a, Sn-5% Sb having a film thickness of 50 μm or a film thickness of 100 μm was used. The results are shown in Table 2.
[0031]
[Table 2]

[0032]
As shown in Example 9 to Example 16 in Table 2, the insulation resistance before and after the THB test was 10 ¹⁰ Ω or more, and good insulation resistance was obtained.
As described above, according to the present embodiment, even when flip-chip bonding is performed using a solder material mainly composed of Sn, halogen ions such as Cl ions contained in the flux residue are applied to the spare solder layer. Since it can be trapped by the contained Pb, it is possible to prevent the growth of dendrite crystals, thereby preventing a decrease in insulation resistance.
[0033]
Further, since bonding is performed using a solder material having a low Pb content, that is, a solder material that emits a small amount of α, the amount of α emitted from the solder material can be reduced. Can prevent soft errors.
[Modified Embodiment]
The present invention is not limited to the above embodiment, and various modifications can be made.
[0034]
For example, in one embodiment, Sn-57% Bi is used as the solder material, but the Bi content is not limited to 57%. For example, an Sn—Bi solder material having a Bi content of 40 to 60 wt% may be appropriately used as the solder material.
In other embodiments, Sn-5% Sb is used as the solder material, but the Sb content is not limited to 5%. For example, an Sn—Sb solder material having a Sb content of 0.1 to 10 wt% may be appropriately used as the solder material.
[0035]
In the above-described embodiment, the case where the semiconductor device is mounted on the circuit board and the electronic device is manufactured has been described as an example. However, a multichip configured by mounting a plurality of semiconductor devices on one circuit board is described. The present invention can also be applied when a module (MCM, Multi Chip Module) is manufactured.
Further, in the above embodiment, the case where the electronic device is manufactured by mounting the semiconductor device on the circuit board is described as an example, but the case where the semiconductor package is manufactured by mounting the semiconductor chip on the circuit board is also described. Can be applied.
[0036]
【The invention's effect】
As described above, according to the present invention, halogen ions such as Cl ions contained in the residue of the flux are contained in the preliminary solder layer even in the case of performing solder bonding using a solder material mainly composed of Sn. Further, since it can be captured by Bi or Sb, it is possible to prevent the growth of dendrite crystals, thereby preventing a decrease in insulation resistance.
[0037]
Further, according to the present invention, solder bonding is performed using a solder material made of Sn containing Ag, that is, a solder material that emits a small amount of α, so that the amount of α emitted from the solder material can be reduced. As a result, a soft error of the semiconductor device due to α rays can be prevented.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a solder bonding method according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating a solder bonding method according to another embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a conventional solder bonding method.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Semiconductor substrate 12 ... Ti film 14 ... Ni film 16 ... Electrode 18 ... Solder bump 19 ... Semiconductor device 20 ... Glass epoxy substrate 22 ... Cr film 24 ... Cu film 26 ... Ni film 28 ... Electrode 30 ... Preliminary solder layer 30a ... Preliminary solder layer 32 ... circuit substrate 110 ... semiconductor substrate 112 ... Ti film 114 ... Ni film 116 ... electrode 118 ... solder bump 119 ... semiconductor device 120 ... glass epoxy substrate 122 ... Cr film 124 ... Cu film 126 ... Ni film 127 ... Au Membrane 128 ... Electrode 132 ... Circuit board

Claims

Solder-bonding a first electrode having a preliminary solder layer made of Sn containing Bi or Sn containing Sb formed on the upper surface and a second electrode having a solder bump made of Sn containing Ag formed on the upper surface. A solder bonding method characterized by the above.

The solder bonding method according to claim 1,
The solder bonding method, wherein the solder bump has a Pb content of 1 ppm or less.

In the soldering method according to claim 1 or 2,
The solder bonding method, wherein an α dose of the solder bump is 0.01 cph / cm ² or less.

In the soldering method according to any one of claims 1 to 3,
A solder bonding method, wherein the preliminary solder layer has a thickness of 50 μm to 100 μm.

One substrate provided with a first electrode and a pre-solder layer formed on the first electrode and made of Sn containing Bi or Sn containing Sb;
A second electrode, formed on the second electrode, and a other substrate in which the solder bumps made of Sn provided including Ag,
The electronic device, wherein the first electrode and the second electrode are soldered together.

The electronic device according to claim 5.
The electronic device according to claim 1, wherein the preliminary solder layer has a thickness of 50 μm to 100 μm.