JP3668131B2 - Nitride semiconductor device and method for forming nitride semiconductor - Google Patents
Nitride semiconductor device and method for forming nitride semiconductor Download PDFInfo
- Publication number
- JP3668131B2 JP3668131B2 JP2000402340A JP2000402340A JP3668131B2 JP 3668131 B2 JP3668131 B2 JP 3668131B2 JP 2000402340 A JP2000402340 A JP 2000402340A JP 2000402340 A JP2000402340 A JP 2000402340A JP 3668131 B2 JP3668131 B2 JP 3668131B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- gan
- type
- based semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、窒化物系半導体素子および窒化物系半導体の形成方法に関し、より特定的には、選択横方向成長を用いて形成した窒化物系半導体素子および窒化物系半導体の形成方法に関する。
【0002】
【従来の技術】
近年、発光ダイオード素子、半導体レーザなどの半導体発光素子やトランジスタなどの電子素子に用いられる半導体素子として、GaN系化合物半導体を利用した窒化物系半導体素子の開発が盛んに行われている。このようなGaN系半導体素子の製造の際には、サファイア、SiC、SiまたはGaAsなどからなる基板上に、GaN系半導体層をエピタキシャル成長させている。
【0003】
この場合、サファイアなどの基板とGaNとでは、格子定数が異なるため、サファイアなどの基板上に成長させたGaN系半導体層では、基板から上下方向に延びる貫通転位(格子欠陥)が存在している。この格子欠陥の転位密度は、109cm-2程度である。このようなGaN系半導体層における転位は、半導体素子の素子特性の劣化および信頼性の低下を招く。
【0004】
そこで、上記のようなGaN系半導体層における転位を低減する方法として、従来、選択横方向成長(ELO:Epitaxyial Lateral Overgrowth)が提案されている。この選択横方向成長については、たとえば、応用電子物性分科会誌第4巻(1998)の第53頁〜第58頁および第210頁〜第215頁などに開示されている。
【0005】
図22〜図25は、従来の選択横方向成長を用いた窒化物系半導体の形成方法を説明するための断面図である。次に、図22〜図25を参照して、従来の選択横方向成長を用いた窒化物系半導体の形成方法について説明する。
【0006】
まず、図22に示すように、サファイア基板101上に、MOCVD法(有機金属気相成長法)などの結晶成長法を用いて、約600℃の成長温度で、約15nmの膜厚を有するAlGaNバッファ層102を形成する。次に、AlGaNバッファ層102上に、約3μmの膜厚を有するGaNからなる第1GaN層103を堆積する。さらに、第1GaN層103上に、SiO2からなるストライプ状(細長状)のマスク層104を形成する。
【0007】
次に、マスク層104をマスクとして、AlGaNバッファ層102および第1GaN層103をドライエッチングする。これにより、図23に示されるような、パターニングされたAlGaNバッファ層102および第1GaN層103が形成される。
【0008】
次に、図24に示すように、AlGaNバッファ層102および第1GaN層103を種結晶として、第2GaN層106の再成長を行う。図24に示す状態からさらに成長が進むと、図25に示すように、第2GaN層106が全面を覆うように接合し、かつ、表面が平坦化される。
【0009】
上記のように、従来の窒化物系半導体の形成方法では、第2GaN層106の選択横方向成長を行うことによって、第2GaN層106の貫通転位を低減することができる。このような転位が低減された第2GaN層106上に窒化物系半導体層(図示せず)を形成することによって、サファイア基板101上に良好な結晶性を有する窒化物系半導体層を形成することができる。
【0010】
【発明が解決しようとする課題】
上記した従来の選択横方向成長を用いる窒化物系半導体の形成方法では、サファイア基板101の表面近傍に形成された結晶性の悪いAlGaNバッファ層102および第1GaN層103を種結晶として、第2GaN層106を形成している。このため、第2GaN層106の転位の低減には限界があった。その結果、従来の選択横方向成長を用いた方法では、十分に欠陥密度の少ない第2GaN層106を形成することは困難であった。
【0011】
そこで、従来、上記のような不都合を解決するため、選択横方向成長を用いる方法において、結晶性の良好な種結晶を用いてGaN層を形成する方法が提案されている。この提案された方法は、たとえば、特開2000−106473号公報に開示されている。この従来の提案された方法では、サファイア基板上にAlGaNバッファ層およびGaN層を形成した後、ニッケル(Ni)からなるストライプ状のマスクを用いてGaN層をエッチングすることにより、GaN層にストライプ状の凹凸パターンを形成する。そして、Niからなるマスクを除去した後、凹凸パターンの上面および底面にSiO2マスクを形成し、凹凸パターンの両側面を露出させる。その両側面を種結晶としてGaN層を再成長させる方法である。
【0012】
しかしながら、上記した従来の提案された方法では、GaN層の凹凸パターンの両方の側面を種結晶としてGaN層を再成長させるので、GaN層は両方向に横方向成長する。このため、接合界面が現れやすくなるので、欠陥密度をより少なくするのは困難であるという問題点があった。
【0013】
また、上記した従来の提案された方法では、Niマスクを用いて凹凸パターンを形成した後、Niマスクを除去する工程が必要であるので、製造プロセスが複雑になるという問題点もあった。
【0014】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の一つの目的は、結晶欠陥のより少ない窒化物系半導体層を含む良好な素子特性を有する窒化物系半導体素子を提供することである。
【0015】
この発明のもう一つの目的は、簡単な製造プロセスで、結晶欠陥の少ない窒化物系半導体層を形成することが可能な窒化物系半導体の形成方法を提供することである。
【0016】
【課題を解決するための手段】
この発明の一の局面による窒化物系半導体素子は、凹凸形状の表面を有する第1窒化物系半導体を含む基板と、第1窒化物系半導体の凹凸形状の表面を覆うとともに、凹凸形状の一方の側面のみを露出するように形成されたマスク層と、その露出された一方の側面に接触するとともに、マスク層上に形成された第2窒化物系半導体層と、第2窒化物系半導体層上に形成され、素子領域を有する窒化物系半導体素子層とを備えている。
【0017】
この一の局面による窒化物系半導体素子では、上記のように構成することによって、第2窒化物系半導体層を形成する際に、第1窒化物系半導体の凹凸形状の露出された一方の側面のみを種結晶として第2窒化物系半導体層を1方向に成長させることができる。これにより、接合界面が現れにくくなるので、欠陥密度のより少ない第2窒化物系半導体層を形成することができる。そして、その欠陥密度のより少ない第2窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を形成することによって、容易に、良好な素子特性を有する窒化物系半導体素子を得ることができる。
【0018】
上記一の局面による窒化物系半導体素子において、好ましくは、第1窒化物系半導体は、基板上にバッファ層を介して形成された凹凸形状の表面を有する第1窒化物系半導体層を含む。このように構成すれば、第2窒化物系半導体層を形成する際に、従来のように絶縁性基板の表面近傍に成長されたバッファ層などの結晶性の悪い窒化物系半導体部分を種結晶として用いる必要がなく、結晶性の良好な第1窒化物系半導体層の凹凸形状の一方の側面部分を種結晶として用いることができる。これにより、その結晶性の良好な第1窒化物系半導体層の一方の側面部分を種結晶として、第2窒化物系半導体層を成長させることによって、より欠陥密度の少ない第2窒化物系半導体層を形成することができる。そして、そのより欠陥密度の少ない第2窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を形成することによって、より良好な素子特性を有する窒化物系半導体素子を得ることができる。
【0019】
上記一の局面による窒化物系半導体素子において、好ましくは、第1窒化物系半導体を含む基板は、第1窒化物系半導体基板を含む。このように構成すれば、第2窒化物系半導体層を形成する際に、従来のように絶縁性基板の表面近傍に成長されたバッファ層などの結晶性の悪い窒化物系半導体部分を種結晶として用いる必要がなく、結晶性の良好な第1窒化物系半導体基板の凹凸形状の一方の側面部分を種結晶として用いることができる。特に、第1窒化物系半導体基板は、窒化物系半導体層に比べて結晶欠陥が非常に少ないので、その結晶欠陥の非常に少ない第1窒化物系半導体基板の凹凸形状の一方の側面部分を種結晶として、第2窒化物系半導体層を成長させることによって、非常に欠陥密度の少ない第2窒化物系半導体層を形成することができる。そして、その非常に欠陥密度の少ない第2窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を形成することによって、さらに良好な素子特性を有する窒化物系半導体素子を得ることができる。
【0020】
上記の場合、マスク層は、高融点金属を含む膜および絶縁膜のうちのいずれかを含むのが好ましい。このような材料からマスク層を構成すれば、マスク層上に容易に第2窒化物系半導体層を横方向成長させることができる。これにより、より欠陥の少ない良質な第2窒化物系半導体層を得ることができる。
【0021】
この発明のもう一つの局面による窒化物系半導体の形成方法は、第1窒化物系半導体基板の表面上の所定領域に、第1マスク層を形成する工程と、第1マスク層をエッチングマスクとして、第1窒化物系半導体基板の表面をエッチングすることによって、凹凸形状の表面を形成する工程と、少なくとも凹凸形状の底面を覆うとともに、凹凸形状の側面を露出するように第2マスク層を形成する工程と、露出された凹凸形状の側面を種結晶として、第1マスク層および第2マスク層上に第2窒化物系半導体層を成長させる工程とを備えている。
【0022】
このもう一つの局面による窒化物系半導体の形成方法では、上記のように、第1窒化物系半導体基板の凹凸形状の側面を種結晶として、第2窒化物系半導体層を成長させることによって、従来のように絶縁性基板の表面近傍に成長されたバッファ層などの結晶性の悪い窒化物系半導体部分を種結晶として用いる必要がなく、結晶性の良好な第1窒化物系半導体基板の凹凸形状の側面部分を種結晶として用いることができる。特に、第1窒化物系半導体基板は、窒化物系半導体層に比べて結晶欠陥が非常に少ないので、その結晶欠陥の非常に少ない第1窒化物系半導体基板の凹凸形状の側面部分を種結晶として第2窒化物系半導体層を成長させることによって、非常に欠陥密度の少ない第2窒化物系半導体層を形成することができる。また、凹凸形状を形成する際のエッチングマスクとして用いた第1マスク層を、そのまま第2窒化物系半導体層を成長させる際のマスクとして用いることによって、第1マスク層を除去する工程が不要となるので、製造プロセスを簡略化することもできる。
【0023】
上記の場合、第2マスク層は、前記第1マスク層と同じ材料からなるのが好ましい。このように構成すれば、第1マスクと第2マスクとを異なる材料により形成した場合に発生しやすい第1マスク層と第2マスク層との間の膜剥がれを有効に防止することができる。
【0024】
また、上記の場合、第2マスク層を形成する工程は、好ましくは、凹凸形状の一方の側面のみが露出するように第2マスク層を形成する工程を含む。このように形成すれば、第1窒化物系半導体層または第1窒化物系半導体基板の凹凸形状の露出された一方の側面のみを種結晶として第2窒化物系半導体層を成長させることができる。これにより、成長方向が1方向の接合界面が現れにくい第2窒化物系半導体層を得ることができる。その結果、より欠陥密度の少ない第2窒化物系半導体層を形成することができる。また、この場合、一方の側面のみが露出するように第2マスク層を形成する工程は、好ましくは、第2マスク層を斜め方向から蒸着する工程を含む。このように構成すれば、容易に、凹凸形状の一方の側面のみが露出するように第2マスク層を形成することができる。
【0025】
【発明の実施形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【0026】
(第1実施形態)
図1〜図5は、本発明の第1実施形態による窒化物系半導体の形成方法を説明するための断面図である。図1〜図5を参照して、第1実施形態による窒化物系半導体の形成方法について説明する。
【0027】
まず、図1に示すように、サファイア基板1上に、MOCVD法などの結晶成長法を用いて、約600℃の成長温度で、約15nmの膜厚を有するAlGaNバッファ層2を形成する。次に、AlGaNバッファ層2上に、約3μmの膜厚を有するGaNからなる第1GaN層3を堆積する。この第1GaN層3が、本発明の「第1窒化物系半導体層」の一例である。上記のように形成された第1GaN層3では、X線半値幅が約300秒であるとともに、ピット(結晶表面の穴)のない結晶が得られる。なお、X線半値幅とは、X線の強度の最大値の1/2の強度における波長の幅であり、このX線半値幅が小さいほど結晶性がよい。さらに、第1GaN層3上の全面に、SiO2膜(図示せず)を約240nmの厚みで堆積する。このSiO2膜を、フォトレジストパターン(図示せず)を用いてドライエッチングすることにより、図1に示されるような、約5μmの幅を有するストライプ状(細長状)のSiO2からなるマスク層4を形成する。
【0028】
このマスク層4をマスクとして、塩素系のRIE(Reactive Ion Etching)法を用いて、第1GaN層3を約2μmの厚み分だけエッチングする。これにより、図2に示すように、第1GaN層3を凹凸形状に形成する。この場合、凹凸形状の凹部の底面の厚みは、約1μmになる。
【0029】
次に、図3に示すように、回り込みの少ないEB(Electron Beam)蒸着法を用いて、SiO2からなるマスク層5を約500nmの厚みで堆積する。この場合、基板を傾けて配置し、斜め方向から蒸着することによって、凹凸形状の底面上および凹凸形状の一方の側面を覆うとともに、凹凸形状のもう一方の側面を露出するマスク層5を形成する。さらに、緩衝フッ酸(フッ化アンモニウムとフッ酸との混合液)を用いて、軽微なエッチングを行うことにより、凹凸形状の露出された一方の側面を清浄化する。ここで、マスク層5の厚みが約5
00nm(約0.5μm)であるとともに、凹凸形状の凹部の底面の厚みが、約1μmであるので、露出された一方の側面は、第1GaN層3の底面から、約1.5μmから約3μmの高さ位置で露出されている。このような第1GaN層3の上部(約1.5μmから約3μmの高さ位置)に位置する側面部分の結晶は、第1GaN層3の下部に位置する結晶に比べて、結晶性が良好である。
【0030】
次に、図4に示すように、第1GaN層3の凹凸形状の露出された結晶性の良好な一方の側面部分を種結晶として、第2GaN層6を再成長させる。この場合、初期段階では、第2GaN層6は、第1GaN層3の凹凸形状の底面上に形成されたSiO2からなるマスク層5上を横方向成長する。なお、この第2GaN層6が、本発明の「第2窒化物系半導体層」の一例である。
【0031】
そして、図4に示す状態からさらに第2GaN層6の成長が進むと、第2GaN層6は、マスク層5上を横方向に成長した後、縦方向に成長する。それによって、図5に示すように、第1GaN層3と、マスク層4および5とを覆うように接合し、かつ、表面が平坦化された、X線半値幅が150秒以下の良好な結晶性を有する第2GaN層6が得られる。
【0032】
第1実施形態では、上記のように、サファイア基板1上にAlGaNバッファ層2を介して形成された第1GaN層3を凹凸形状に形成するとともに、その凹凸形状の結晶性の良好な側面部分を種結晶として用いることによって、サファイア基板1の表面近傍に成長された結晶性の悪いAlGaNバッファ層2を種結晶として用いる必要がない。これにより、その結晶性の良好な第1GaN層3の凹凸形状の側面部分を種結晶として、結晶性の良好な第2GaN層6を成長させることができる。また、第1GaN層3の凹凸形状の露出された一方の側面のみを種結晶として、第2GaN層6を1方向に成長させることによって、接合界面が現れにくくなるので、より欠陥密度の少ない第2GaN層6を形成することができる。
【0033】
また、第1実施形態では、上記のように、第1GaN層3に凹凸形状を形成する際のエッチングマスクとして用いたマスク層4を、そのまま第2GaN層6を成長させる際のマスクとして用いることによって、マスク層4を除去する工程が不要となる。その結果、製造プロセスを簡略化することができる。
【0034】
また、第1実施形態では、上記のように、マスク層4および5を、絶縁膜であるSiO2を用いて形成することによって、マスク層4および5上に、第2GaN層6を容易に横方向成長させることができる。これにより、欠陥密度の少ない良質な第2GaN層6を形成することができる。
【0035】
また、第1実施形態では、マスク層4および5を同じSiO2を用いて形成することによって、マスク層4とマスク層5とを異なる材料により形成した場合に発生しやすいマスク層4とマスク層5との間の膜剥がれを有効に防止することができる。
【0036】
図6は、上記した第1実施形態の窒化物系半導体の形成方法を用いて製造した窒化物系半導体素子を示した断面図である。次に、図6を参照して、第1実施形態による窒化物系半導体の形成方法を用いて製造した窒化物系半導体素子の構造および製造プロセスについて説明する。
【0037】
第1実施形態の窒化物系半導体素子の構造としては、図6に示すように、サファイア基板1の上面上に、約15nmの膜厚を有するAlGaNバッファ層2を介して、凹凸形状を有する第1GaN層3が形成されている。
【0038】
このGaN層3の凸状部分上には、約240nmの膜厚を有するSiO2からなるマスク層4が形成されている。また、マスク層4上、凹凸形状の底面上および凹凸形状の一方の側面を覆うように、約500nmの膜厚を有するマスク層5が形成されている。さらに、第1GaN層3と、マスク層4および5とを覆うように、第2GaN層6が形成されている。
【0039】
第2GaN層6上には、n型GaNコンタクト層7、n型AlGaNからなるn型クラッド層8、活性層9、および、p型GaNガイド層10が順次形成されている。p型GaNガイド層10上には、凸状の上面を有するp型AlGaNからなるp型クラッド層11が形成されている。そのp型クラッド層11の凸状部分上には、p型GaNコンタクト層12が形成されている。このp型クラッド層11の凸状部分と、その上に形成されるp型GaNコンタクト層12とによって、ストライプ状のリッジ部が構成されている。p型クラッド層11上およびp型GaNコンタクト層12上面の一部上には、SiO2からなる絶縁膜13が形成されている。そして、この絶縁膜13の開口部13aを介してp型GaNコンタクト層12に接触するように、p型電極14が形成されている。また、p型電極14を覆うように、パッド電極15が形成されている。
【0040】
また、絶縁膜13からn型GaNコンタクト層7までの一部領域が除去されており、そのn型GaNコンタクト層7の露出した表面に、n型電極16が形成されている。
【0041】
なお、n型GaNコンタクト層7、n型クラッド層8、活性層9、p型GaNガイド層10、p型クラッド層11およびp型GaNコンタクト層12は、本発明の「窒化物系半導体素子層」の一例である。
【0042】
上記のような構造を有する第1実施形態の窒化物系半導体素子の形成方法としては、まず、図1〜図5を用いて説明した第1実施形態の窒化物系半導体の形成方法を用いて、サファイア基板1上に、約15nmの膜厚を有するAlGaNバッファ層2、約3μmの膜厚を有するGaNからなる凹凸形状の第1GaN層3、約240nmの膜厚を有する幅約5μmのストライプ状のSiO2からなるマスク層4、凹凸形状の一方の側面のみを露出させるマスク層5、および、第2GaN層6を順次形成する。
【0043】
次に、MOCVD法などの結晶成長法を用いて、第2GaN層6上に、n型GaNコンタクト層7、n型AlGaNからなるn型クラッド層8、活性層9、p型GaNガイド層10、p型クラッド層11、および、p型GaNコンタクト層12を連続的に成長させる。その後、p型GaNコンタクト層12およびp型クラッド層11をドライエッチングすることにより、ストライプ状のリッジ部を形成する。
【0044】
p型GaNコンタクト層12およびp型クラッド層11を覆うように、SiO2からなる絶縁膜13を形成する。そして、絶縁膜13の所定領域をエッチングすることにより、ストライプ状の開口部13aを形成する。次に、絶縁膜13上、および、開口部13a内に露出したp型GaNコンタクト層12上に、p型電極14を形成する。そして、p型電極14を覆うように、パッド電極15を形成する。
【0045】
最後に、絶縁膜13からn型GaNコンタクト層7までの領域の一部をエッチングにより除去した後、露出されたn型GaNコンタクト層7の表面上に、n型電極16を形成する。
【0046】
このようにして、図6に示した第1実施形態による窒化物系半導体素子が完成される。
【0047】
第1実施形態の窒化物系半導体素子では、上記のように、図1〜図5に示した第1実施形態の窒化物系半導体の形成方法を用いて形成された結晶性の良好な第2GaN層6を下地層として、その上に各層7〜12を形成することができる。すなわち、上述したように、第1GaN層3の凹凸形状の露出された一方の側面のみを種結晶として、第2GaN層6を1方向に成長させることによって、接合界面が現れにくくなるので、欠陥密度のより少ない第2GaN層6を形成することができる。このように、結晶性の良好な第2GaN層6を下地層として、その上に各層7〜12を形成することによって、各層7〜12において良好な結晶性を実現することができる。これにより、第1実施形態では、良好な素子特性を有する窒化物系半導体素子を得ることができる。
【0048】
(第2実施形態)
図7〜図11は、本発明の第2実施形態による窒化物系半導体の形成方法を説明するための断面図である。この第2実施形態では、上記した第1実施形態の第1GaN層3に代えて、n型GaN基板21を種結晶として用いる。以下、図7〜図11を参照して、第2実施形態による窒化物系半導体の形成方法について詳細に説明する。
【0049】
第2実施形態の形成方法では、まず、約1×106cm-2の欠陥密度を有する結晶欠陥の非常に少ないn型GaN基板21上の全面に、SiO2膜(図示せず)を約240nmの厚みで堆積する。このSiO2膜を、フォトレジストパターン(図示せず)を用いてドライエッチングすることにより、図7に示されるような、約5μmの幅を有するストライプ状のSiO2からなるマスク層24を形成する。なお、n型GaN基板21が、本発明の「第1窒化物系半導体基板」の一例である。
【0050】
このマスク層24をマスクとして、塩素系のRIE法を用いて、n型GaN基板21を約2μmの厚み分だけエッチングする。これにより、図8に示すように、n型GaN基板21の表面を凹凸形状に形成する。
【0051】
次に、図9に示すように、回り込みの少ないEB蒸着法を用いて、SiO2からなるマスク層25を約500nmの厚みで堆積する。この場合、基板を傾けて配置し、斜め方向から蒸着することによって、凹凸形状の底面上および凹凸形状の一方の側面を覆うとともに、凹凸形状のもう一方の側面を露出するマスク層25を形成する。さらに、緩衝フッ酸(フッ化アンモニウムとフッ酸との混合液)を用いて、軽微なエッチングを行うことにより、凹凸形状の露出された一方の側面を清浄化する。
【0052】
次に、図10に示すように、n型GaN基板21の凹凸形状の露出された一方の側面を種結晶として、Siをドープしたn型第2GaN層26を再成長させる。この場合、初期段階では、n型第2GaN層26は、n型GaN基板21の凹凸形状の底面上に形成されたSiO2からなるマスク層25上を横方向成長する。なお、このn型第2GaN層26が、本発明の「第2窒化物系半導体層」の一例である。
【0053】
そして、図10に示す状態からさらにn型第2GaN層26の成長が進むと、n型第2GaN層26は、マスク層25上を横方向に成長した後、縦方向に成長する。それによって、図11に示すように、n型GaN基板21と、マスク層24および25とを覆うように接合し、かつ、表面が平坦化された、欠陥密度5×105cm-2以下のn型第2GaN層26が得られる。
【0054】
第2実施形態では、上記のように、n型GaN基板21の表面を凹凸形状に形成することによって、従来のように、サファイア基板101(図24参照)の表面近傍に成長された結晶性の悪いAlGaNバッファ層102を種結晶として用いる必要がない。
【0055】
また、この第2実施形態では、結晶欠陥の非常に少ないn型GaN基板21の凹凸形状の一方の側面のみを種結晶としてn型第2GaN層26を成長させることによって、欠陥密度が非常に少なく、かつ、接合界面が現れにくいn型第2GaN層26を成長させることができる。これにより、第1実施形態に比べて、より結晶性の良好なn型第2GaN層26を形成することができる。
【0056】
また、上記第2実施形態では、第1実施形態と同様、n型GaN基板21に凹凸形状を形成する際のエッチングマスクとして用いたマスク層24を、そのままn型第2GaN層26を成長させる際のマスクとして用いることによって、マスク層24を除去する工程が不要となる。その結果、製造プロセスを簡略化することができる。
【0057】
また、上記第2実施形態では、第1実施形態と同様、マスク層24および25を、絶縁膜であるSiO2を用いて形成することによって、マスク層24および25上に、n型第2GaN層26を容易に横方向成長させることができる。これにより、欠陥密度の少ない良質なn型第2GaN層26を形成することができる。
【0058】
また、上記第2実施形態では、第1実施形態と同様、マスク層24および25を同じSiO2を用いて形成することによって、マスク層24とマスク層25とを異なる材料により形成した場合に発生しやすいマスク層24とマスク層25との間の膜剥がれを有効に防止することができる。
【0059】
図12は、上記した第2実施形態の窒化物系半導体の形成方法を用いて製造した窒化物系半導体素子を示した断面図である。次に、図12を参照して、第2実施形態による窒化物系半導体の形成方法を用いて製造した窒化物系半導体素子の構造および製造プロセスについて説明する。
【0060】
第2実施形態の窒化物系半導体素子の構造としては、図11に示した構造(n型第2GaN層26)上に、図12に示すように、n型GaNコンタクト層7、n型クラッド層8、活性層9、p型GaNガイド層10、p型クラッド層11、p型GaNコンタクト層12、絶縁膜13、p型電極14、パッド電極15およびn型電極16が形成されている。このn型GaNコンタクト層7よりも上の構造は、図6に示した第1実施形態の構造と同様であるので、その詳細な説明を省略する。
【0061】
上記のような構造を有する第2実施形態の窒化物系半導体素子の形成方法としては、まず、図7〜図11を用いて説明した第2実施形態の窒化物系半導体の形成方法を用いて、凹凸形状のn型GaN基板21上に、約240nmの膜厚を有する幅約5μmのストライプ状のSiO2からなるマスク層24、凹凸形状の一方の側面のみを露出させるマスク層25、および、n型第2GaN層26を順次形成する。
【0062】
次に、n型第2GaN層26上に、図6に示した第1実施形態の製造プロセスと同様の製造プロセスを用いて、n型GaNコンタクト層7、n型クラッド層8、活性層9、p型GaNガイド層10、p型クラッド層11、p型GaNコンタクト層12、絶縁膜13、p型電極14、パッド電極15およびn型電極16を形成する。このようにして、図12に示した第2実施形態による窒化物系半導体素子が完成される。
【0063】
この第2実施形態の窒化物系半導体素子では、上記のように、図7〜図11に示した第2実施形態の窒化物系半導体の形成方法を用いて形成された、結晶欠陥の非常に少なく、かつ、接合界面が現れにくい、より結晶性の良好なn型第2GaN層26を下地層として、その上に各層7〜12を形成することができる。これにより、各層7〜12において、より良好な結晶性を実現することができる。その結果、第2実施形態では、第1実施形態に比べて、さらに良好な素子特性を有する窒化物系半導体素子を得ることができる。
【0064】
(第1参考形態)
図13〜図15は、本発明の第1参考形態による窒化物系半導体の形成方法を説明するための断面図である。図13〜図15を参照して、この第1参考形態の形成方法では、上記した第1および第2実施形態と異なり、第1GaN層3の両方の側面を種結晶として第2GaN層36を成長させる。以下、図1、図2および図13〜図15を参照して、第1参考形態による窒化物系半導体の形成方法について詳細に説明する。
【0065】
この第1参考形態の形成方法では、まず、図1および図2に示した第1実施形態の製造プロセスと同様の製造プロセスを用いて、サファイア基板1上に、約15nmの膜厚を有するAlGaNバッファ層2、約3μmの膜厚を有するGaNからなる第1GaN層3、および、約5μmの幅と約240nmの厚みとを有するストライプ状のSiO2からなるマスク層4を形成するとともに、そのマスク層4を用いて、第1GaN層3を凹凸形状に形成する。
【0066】
この後、図13に示すように、回り込みの少ないECR−CVD(Electron Cyclotron Resonance−Chemical Vapor Deposition)法を用いて、SiO2を約200nmの厚みで堆積することによって、凹凸形状の底面上および凸状部分上を覆うとともに、凹凸形状の両方の側面を露出するマスク層35を形成する。さらに、緩衝フッ酸(フッ化アンモニウムとフッ酸との混合液)を用いて、軽微なエッチングを行うことにより、凹凸形状の露出された両方の側面を清浄化する。
【0067】
次に、図14に示すように、第1GaN層3の凹凸形状の露出された両方の側面を種結晶として、第2GaN層36を再成長させる。この場合、初期段階では、第2GaN層36は、第1GaN層3の凹凸形状の底面上に形成されたSiO2からなるマスク層35上を横方向成長する。
【0068】
そして、図14に示す状態からさらに第2GaN層36の成長が進むと、図15に示すように、第1GaN層3と、マスク層4および35とを覆うように接合し、かつ、表面が平坦化された、X線半値幅が150秒以下の第2GaN層36が得られる。
【0069】
第1参考形態では、上記のように、第1GaN層3の凹凸形状の露出された両方の側面を種結晶として、第2GaN層36を成長させることにより、欠陥密度の少ない第2GaN層36を形成することができる。
【0070】
また、上記第1参考形態では、第1実施形態と同様、第1GaN層3に凹凸形状を形成する際のエッチングマスクとして用いたマスク層4を、そのまま第2GaN層36を成長させる際のマスクとして用いることによって、マスク層4を除去する工程が不要となる。その結果、製造プロセスを簡略化することができる。
【0071】
また、上記第1参考形態では、第1および第2実施形態と同様、マスク層4および35を、絶縁膜であるSiO2を用いて形成することによって、マスク層4および35上に、第2GaN層36を容易に横方向成長させることができる。これにより、欠陥密度の少ない良質な第2GaN層36を形成することができる。
【0072】
また、上記第1参考形態では、第1および第2実施形態と同様、マスク層4および35を同じSiO2を用いて形成することによって、マスク層4とマスク層35とを異なる材料により形成した場合に発生しやすいマスク層4とマスク層35との間の膜剥がれを有効に防止することができる。
【0073】
図16は、上記した第1参考形態の窒化物系半導体の形成方法を用いて製造した窒化物系半導体素子を示した断面図である。次に、図16を参照して、第1参考形態による窒化物系半導体の形成方法を用いて製造した窒化物系半導体素子の構造および製造プロセスについて説明する。
【0074】
第1参考形態の窒化物系半導体素子の構造としては、図15に示した構造(第2GaN層36)上に、図16に示すように、n型GaNコンタクト層7、n型クラッド層8、活性層9、p型GaNガイド層10、p型クラッド層11、p型GaNコンタクト層12、絶縁膜13、p型電極14、パッド電極15およびn型電極16が形成されている。このn型GaNコンタクト層7よりも上の構造は、図6に示した第1実施形態の構造と同様であるので、その詳細な説明を省略する。
【0075】
上記のような構造を有する第1参考形態の窒化物系半導体素子の形成方法としては、まず、図1、図2および図13〜図15を用いて説明した第1参考形態の窒化物系半導体の形成方法を用いて、サファイア基板1上に、約15nmの膜厚を有するAlGaNバッファ層2、約3μmの膜厚を有する凹凸形状の第1GaN層3、約240nmの膜厚を有する幅約5μmのストライプ状のSiO2からなるマスク層4、凹凸形状の両方の側面を露出させるマスク層35、および、第2GaN層36を順次形成する。
【0076】
この後、第2GaN層36上に、図6に示した第1実施形態の製造プロセスと同様の製造プロセスを用いて、n型GaNコンタクト層7、n型クラッド層8、活性層9、p型GaNガイド層10、p型クラッド層11、p型GaNコンタクト層12、絶縁膜13、p型電極14、パッド電極15およびn型電極16を形成する。このようにして、図16に示した第1参考形態による窒化物系半導体素子が完成される。
【0077】
この第1参考形態の窒化物系半導体素子では、上記のように、図1、図2、および図13〜図15に示した第1参考形態の窒化物系半導体の形成方法を用いて形成された、結晶性の良好な第2GaN層36を下地層として、その上に各層7〜12を形成することができる。これにより、各層7〜12において良好な結晶性を実現することができる。その結果、第1参考形態では、良好な素子特性を有する窒化物系半導体素子を得ることができる。
【0078】
(第2参考形態)
図17〜図19は、本発明の第2参考形態による窒化物系半導体の形成方法を説明するための断面図である。この第2参考形態では、上記した第1参考形態の第1GaN層3の代わりに、n型GaN基板21を種結晶として用いる。以下、図7、図8および図17〜図19を参照して、第2参考形態による窒化物系半導体の形成方法について詳細に説明する。
【0079】
第2参考形態では、まず、図7および図8に示した第2実施形態の製造プロセスと同様の製造プロセスを用いて、約1×106cm-2の欠陥密度を有する結晶欠陥の非常に少ないn型GaN基板21上に、約5μmの幅と約240nmの厚みとを有するストライプ状のSiO2からなるマスク層24を形成するとともに、そのマスク層24を用いて、n型GaN基板21を凹凸形状に形成する。
【0080】
次に、図17に示すように、回り込みの少ないECR−CVD法を用いて、SiO2を約200nmの厚みで堆積することによって、凹凸形状の底面上および凸状部分上を覆うとともに、凹凸形状の両方の側面を露出するマスク層45を形成する。さらに、緩衝フッ酸(フッ化アンモニウムとフッ酸との混合液)を用いて、軽微なエッチングを行うことにより、凹凸形状の露出された両方の側面を清浄化する。
【0081】
次に、図18に示すように、n型GaN基板21の凹凸形状の露出された両方の側面を種結晶として、Siをドープしたn型第2GaN層46を再成長させる。この場合、初期段階では、n型第2GaN層46は、n型GaN基板21の凹凸形状の底面上に形成されたSiO2からなるマスク層45上を横方向成長する。
【0082】
そして、図18に示す状態からさらにn型第2GaN層46の成長が進むと、図19に示すように、n型GaN基板21と、マスク層24および45とを覆うように接合し、かつ、表面が平坦化された、欠陥密度5×105cm-2以下のn型第2GaN層46が得られる。
【0083】
上記第2参考形態では、第2実施形態と同様、n型GaN基板21を凹凸形状に形成することによって、従来のように、サファイア基板101(図24参照)の表面近傍に成長された結晶性の悪いAlGaNバッファ層102を種結晶として用いる必要がない。
【0084】
また、第2参考形態では、上記のように、結晶欠陥の非常に少ないn型GaN基板21の凹凸形状の両方の側面を種結晶として、非常に欠陥密度の少ないn型第2GaN層46を成長させることができる。これにより、第1参考形態に比べて、より結晶性の良好なn型第2GaN層46を形成することができる。
【0085】
また、上記第2参考形態では、第2実施形態と同様、n型GaN基板21に凹凸形状を形成する際のエッチングマスクとして用いたマスク層24を、そのままn型第2GaN層46を成長させる際のマスクとして用いることによって、マスク層24を除去する工程が不要となる。その結果、製造プロセスを簡略化することができる。
【0086】
また、上記第2参考形態では、第2実施形態と同様、マスク層24および45を、絶縁膜であるSiO2を用いて形成することによって、マスク層24および45上に、n型第2GaN層46を容易に横方向成長させることができる。これにより、欠陥密度の少ない良質なn型第2GaN層46を形成することができる。
【0087】
また、上記第2参考形態では、第1、第2実施形態及び第1参考形態と同様、マスク層24および45を同じSiO2を用いて形成することによって、マスク層24とマスク層45とを異なる材料により形成した場合に発生しやすいマスク層24とマスク層45との間の膜剥がれを有効に防止することができる。
【0088】
図20は、上記した第2参考形態の窒化物系半導体の形成方法を用いて製造した窒化物系半導体素子を示した断面図である。次に、図20を参照して、第2参考形態による窒化物系半導体の形成方法を用いて製造した窒化物系半導体素子の構造および製造プロセスについて説明する。
【0089】
第2参考形態の窒化物系半導体素子の構造としては、図19に示した構造(n型第2GaN層46)上に、図20に示すように、n型GaNコンタクト層7、n型クラッド層8、活性層9、p型GaNガイド層10、p型クラッド層11、p型GaNコンタクト層12、絶縁膜13、p型電極14、パッド電極15およびn型電極16が形成されている。このn型GaNコンタクト層7よりも上の構造は、第1実施形態と同様であるので、その詳細な説明を省略する。
【0090】
上記のような構造を有する第2参考形態の窒化物系半導体素子の形成方法としては、まず、図7、図8および図17〜図19を用いて説明した第2参考形態の窒化物系半導体の形成方法を用いて、凹凸形状のn型GaN基板21上に、約240nmの膜厚を有する幅約5μmのストライプ状のSiO2からなるマスク層24、凹凸形状の両方の側面を露出させるマスク層45、および、n型第2GaN層46を順次形成する。
【0091】
次に、n型第2GaN層46上に、図6に示した第1実施形態の製造プロセスと同様の製造プロセスを用いて、n型GaNコンタクト層7、n型クラッド層8、活性層9、p型GaNガイド層10、p型クラッド層11、p型GaNコンタクト層12、絶縁膜13、p型電極14、パッド電極15およびn型電極16を形成する。このようにして、図20に示した第2参考形態による窒化物系半導体素子が完成される。
【0092】
この第2参考形態の窒化物系半導体素子では、上記のように、図7、図8および図17〜図19に示した第2参考形態の窒化物系半導体の形成方法を用いて形成された、結晶欠陥の非常に少ない結晶性の良好なn型第2GaN層46を下地層として、その上に各層7〜12を形成することができる。これにより、各層7〜12において良好な結晶性を実現することができる。その結果、第2参考形態では、第1参考形態に比べて良好な素子特性を有する窒化物系半導体素子を得ることができる。
【0093】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0094】
たとえば、上記第1、第2実施形態及び第1、第2参考形態では、マスク層をSiO2によって形成したが、本発明はこれに限らず、W、WSi、WN、WSiNなどの高融点金属や、SiO2以外のSiN、SiONなどの絶縁膜などによってマスク層を形成しても同様の効果を得ることができる。
【0095】
また、上記第1、第2実施形態及び第1、第2参考形態では、マスク層5、25、35および45を回り込みの少ないEB蒸着法またはECR−CVD法を用いて形成したが、本発明はこれに限らず、抵抗加熱蒸着法などの他の回り込みの少ない成膜方法を用いて形成してもよい。
【0096】
また、上記第2実施形態および第2参考形態では、n型電極16をn型GaNコンタクト層7の露出した表面に形成したが、本発明はこれに限らず、図21に示すように、n型電極56をn型GaN基板21の裏面に形成してもよい。このように、n型電極56をn型GaN基板21の裏面に形成することによって、第2実施形態および第2参考形態に比べて素子面積を低減することができる。その結果、コストを低減することができる。
【0097】
【発明の効果】
以上のように、本発明によれば、より結晶欠陥の少ない窒化物系半導体層を含む良好な素子特性を有する窒化物系半導体素子を提供することができる。また、簡単な製造プロセスで、結晶欠陥の少ない窒化物系半導体層を形成することが可能な窒化物系半導体の形成方法を提供することができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図2】 本発明の第1実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図3】 本発明の第1実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図4】 本発明の第1実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図5】 本発明の第1実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図6】 本発明の第1実施形態による窒化物系半導体の形成方法を用いて形成した窒化物系半導体素子を示した断面図である。
【図7】 本発明の第2実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図8】 本発明の第2実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図9】 本発明の第2実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図10】 本発明の第2実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図11】 本発明の第2実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図12】 本発明の第2実施形態による窒化物系半導体の形成方法を用いて形成した窒化物系半導体素子を示した断面図である。
【図13】 本発明の第1参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図14】 本発明の第1参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図15】 本発明の第1参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図16】 本発明の第1参考形態による窒化物系半導体の形成方法を用いて形成した窒化物系半導体素子を示した断面図である。
【図17】 本発明の第2参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図18】 本発明の第2参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図19】 本発明の第2参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図20】 本発明の第2参考形態による窒化物系半導体の形成方法を用いて形成した窒化物系半導体素子を示した断面図である。
【図21】 本発明の第2参考形態の変形例による窒化物系半導体素子を示した断面図である。
【図22】 従来の窒化物系半導体の形成方法を説明するための断面図である。
【図23】 従来の窒化物系半導体の形成方法を説明するための断面図である。
【図24】 従来の窒化物系半導体の形成方法を説明するための断面図である。
【図25】 従来の窒化物系半導体の形成方法を説明するための断面図である。
【符号の説明】
1 サファイア基板(基板)
2 AlGaNバッファ層(バッファ層)
3 第1GaN層(第1窒化物系半導体層)
4、24 マスク層
5、25、35、45 マスク層
6、36 第2GaN層(第2窒化物系半導体層)
7 n型GaNコンタクト層(窒化物系半導体素子層)
8 n型クラッド層(窒化物系半導体素子層)
9 活性層(窒化物系半導体素子層)
10 p型GaNガイド層(窒化物系半導体素子層)
11 p型クラッド層(窒化物系半導体素子層)
12 p型GaNコンタクト層(窒化物系半導体素子層)
21 n型GaN基板(第1窒化物系半導体基板)
26、46 n型第2GaN層(第2窒化物系半導体層)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor device and a method for forming a nitride semiconductor, and more particularly to a nitride semiconductor device formed using selective lateral growth and a method for forming a nitride semiconductor.
[0002]
[Prior art]
In recent years, nitride semiconductor devices using GaN-based compound semiconductors have been actively developed as semiconductor devices used in semiconductor light emitting devices such as light emitting diode devices and semiconductor lasers and electronic devices such as transistors. When manufacturing such a GaN-based semiconductor element, a GaN-based semiconductor layer is epitaxially grown on a substrate made of sapphire, SiC, Si, GaAs, or the like.
[0003]
In this case, since the lattice constant is different between a substrate such as sapphire and GaN, threading dislocations (lattice defects) extending in the vertical direction from the substrate exist in the GaN-based semiconductor layer grown on the substrate such as sapphire. . The dislocation density of this lattice defect is 10 9 cm-2Degree. Such dislocations in the GaN-based semiconductor layer cause deterioration of device characteristics and reliability of the semiconductor device.
[0004]
Therefore, selective lateral growth (ELO) has been conventionally proposed as a method for reducing dislocations in the GaN-based semiconductor layer as described above. This selective lateral growth is disclosed, for example, in pages 53 to 58 and pages 210 to 215 of the Journal of Applied Electronic Physical Properties, Vol. 4 (1998).
[0005]
22 to 25 are cross-sectional views for explaining a conventional method of forming a nitride-based semiconductor using selective lateral growth. Next, a conventional method for forming a nitride-based semiconductor using selective lateral growth will be described with reference to FIGS.
[0006]
First, as shown in FIG. 22, AlGaN having a film thickness of about 15 nm on a
[0007]
Next, the AlGaN
[0008]
Next, as shown in FIG. 24, the
[0009]
As described above, in the conventional method for forming a nitride-based semiconductor, threading dislocations in the
[0010]
[Problems to be solved by the invention]
In the conventional method for forming a nitride-based semiconductor using selective lateral growth, the second GaN layer is formed using the AlGaN
[0011]
Therefore, conventionally, in order to solve the inconvenience as described above, a method of forming a GaN layer using a seed crystal having good crystallinity has been proposed in a method using selective lateral growth. This proposed method is disclosed in, for example, Japanese Patent Laid-Open No. 2000-106473. In this conventional proposed method, after an AlGaN buffer layer and a GaN layer are formed on a sapphire substrate, the GaN layer is etched using a striped mask made of nickel (Ni), whereby the GaN layer is striped. An uneven pattern is formed. After removing the Ni mask, the top and bottom surfaces of the concavo-convex pattern are made of SiO.2A mask is formed and both side surfaces of the concavo-convex pattern are exposed. In this method, the GaN layer is regrown using both side surfaces as seed crystals.
[0012]
However, in the conventional proposed method described above, the GaN layer is regrown using both side surfaces of the concavo-convex pattern of the GaN layer as seed crystals, so that the GaN layer grows laterally in both directions. For this reason, there is a problem that it is difficult to reduce the defect density because the bonding interface is likely to appear.
[0013]
Further, the conventional proposed method described above has a problem that the manufacturing process becomes complicated because a step of removing the Ni mask is necessary after forming the concavo-convex pattern using the Ni mask.
[0014]
The present invention has been made to solve the above problems,
One object of the present invention is to provide a nitride-based semiconductor device having good device characteristics including a nitride-based semiconductor layer with fewer crystal defects.
[0015]
Another object of the present invention is to provide a method for forming a nitride-based semiconductor capable of forming a nitride-based semiconductor layer with few crystal defects by a simple manufacturing process.
[0016]
[Means for Solving the Problems]
A nitride semiconductor device according to one aspect of the present invention covers a substrate including a first nitride semiconductor having a concavo-convex surface, the concavo-convex surface of the first nitride semiconductor, and one of the concavo-convex shapes. A mask layer formed so as to expose only the side surface of the second nitride semiconductor layer, a second nitride semiconductor layer formed on the mask layer and in contact with the exposed one side surface, and a second nitride semiconductor layer And a nitride-based semiconductor element layer having an element region.
[0017]
In the nitride-based semiconductor device according to this one aspect, when the second nitride-based semiconductor layer is formed, the one side surface where the concave-convex shape of the first nitride-based semiconductor is exposed is formed as described above. The second nitride semiconductor layer can be grown in one direction using only the seed crystal. This makes it difficult for the bonding interface to appear, so that the second nitride-based semiconductor layer with a lower defect density can be formed. Then, by forming a nitride semiconductor element layer having an element region on the second nitride semiconductor layer having a lower defect density, a nitride semiconductor element having good element characteristics can be easily obtained. be able to.
[0018]
In the nitride semiconductor device according to the above aspect, the first nitride semiconductor preferably includes a first nitride semiconductor layer having a concavo-convex surface formed on a substrate via a buffer layer. With this configuration, when forming the second nitride semiconductor layer, the nitride semiconductor portion having poor crystallinity such as a buffer layer grown near the surface of the insulating substrate as in the past is seeded. As a seed crystal, one side surface portion of the concavo-convex shape of the first nitride semiconductor layer having good crystallinity can be used. Thus, the second nitride semiconductor having a lower defect density can be obtained by growing the second nitride semiconductor layer using the one side surface portion of the first nitride semiconductor layer having good crystallinity as a seed crystal. A layer can be formed. Then, by forming a nitride semiconductor element layer having an element region on the second nitride semiconductor layer having a lower defect density, a nitride semiconductor element having better element characteristics can be obtained. it can.
[0019]
In the nitride semiconductor device according to the above aspect, the substrate including the first nitride semiconductor preferably includes a first nitride semiconductor substrate. With this configuration, when forming the second nitride semiconductor layer, the nitride semiconductor portion having poor crystallinity such as a buffer layer grown near the surface of the insulating substrate as in the past is seeded. As a seed crystal, one side surface portion of the concavo-convex shape of the first nitride semiconductor substrate having good crystallinity can be used. In particular, since the first nitride-based semiconductor substrate has very few crystal defects as compared with the nitride-based semiconductor layer, the one side surface portion of the concavo-convex shape of the first nitride-based semiconductor substrate having very few crystal defects is formed. By growing the second nitride-based semiconductor layer as a seed crystal, the second nitride-based semiconductor layer having a very low defect density can be formed. Then, by forming a nitride semiconductor element layer having an element region on the second nitride semiconductor layer having a very low defect density, a nitride semiconductor element having even better element characteristics can be obtained. Can do.
[0020]
In the above case, the mask layer preferably includes one of a film containing a refractory metal and an insulating film. If the mask layer is formed of such a material, the second nitride semiconductor layer can be easily grown in the lateral direction on the mask layer. As a result, a high-quality second nitride semiconductor layer with fewer defects can be obtained.
[0021]
This inventionNo moreAccording to one aspect, a method for forming a nitride-based semiconductor includes a step of forming a first mask layer in a predetermined region on a surface of a first nitride-based semiconductor substrate, and a first nitridation using the first mask layer as an etching mask. Etching the surface of the physical semiconductor substrate to form a concavo-convex surface; forming a second mask layer so as to cover at least the concavo-convex bottom surface and expose the concavo-convex side surface; And a step of growing a second nitride-based semiconductor layer on the first mask layer and the second mask layer using the exposed uneven side surface as a seed crystal.
[0022]
This alreadyIn the method for forming a nitride-based semiconductor according to one aspect, as described above, the second nitride-based semiconductor layer is grown by growing the second nitride-based semiconductor layer using the uneven side surface of the first nitride-based semiconductor substrate as a seed crystal. Thus, there is no need to use a nitride-based semiconductor portion with poor crystallinity such as a buffer layer grown in the vicinity of the surface of the insulating substrate as a seed crystal, and the uneven shape of the first nitride-based semiconductor substrate with good crystallinity Side portions can be used as seed crystals. In particular, since the first nitride semiconductor substrate has very few crystal defects compared to the nitride semiconductor layer, the side surface portion of the concavo-convex shape of the first nitride semiconductor substrate with very few crystal defects is seeded. As described above, the second nitride semiconductor layer having a very low defect density can be formed by growing the second nitride semiconductor layer. In addition, the first mask layer used as an etching mask for forming the uneven shape is used as a mask for growing the second nitride semiconductor layer as it is, so that the step of removing the first mask layer is unnecessary. Therefore, the manufacturing process can be simplified.
[0023]
In the above case, the second mask layer is preferably made of the same material as the first mask layer. If comprised in this way, the film peeling between the 1st mask layer and the 2nd mask layer which is easy to generate | occur | produce when a 1st mask and a 2nd mask are formed with a different material can be prevented effectively.
[0024]
In the above case, the step of forming the second mask layer preferably includes the step of forming the second mask layer so that only one side surface of the concavo-convex shape is exposed. If formed in this way, the second nitride semiconductor layer can be grown using only the exposed one side surface of the first nitride semiconductor layer or the first nitride semiconductor substrate as a seed crystal. . Thereby, it is possible to obtain a second nitride-based semiconductor layer in which a bonding interface whose growth direction is one direction hardly appears. As a result, a second nitride semiconductor layer with a lower defect density can be formed. In this case, the step of forming the second mask layer so that only one side surface is exposed preferably includes the step of depositing the second mask layer from an oblique direction. If comprised in this way, a 2nd mask layer can be easily formed so that only one side surface of uneven | corrugated shape may be exposed.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments embodying the present invention will be described below with reference to the drawings.
[0026]
(First embodiment)
1 to 5 are cross-sectional views illustrating a method for forming a nitride semiconductor according to the first embodiment of the present invention. With reference to FIGS. 1 to 5, the nitride-based semiconductor formation method according to the first embodiment will be described.
[0027]
First, as shown in FIG. 1, an
[0028]
Using this
[0029]
Next, as shown in FIG. 3, using an EB (Electron Beam) vapor deposition method with less wraparound,
Since the thickness of the concave portion of the concave and convex shape is about 1 μm, the exposed one side surface is about 1.5 μm to about 3 μm from the bottom surface of the
[0030]
Next, as shown in FIG. 4, the second GaN layer 6 is regrown using the one side surface portion of the
[0031]
Then, when the growth of the second GaN layer 6 further proceeds from the state shown in FIG. 4, the second GaN layer 6 grows in the vertical direction after growing on the
[0032]
In the first embodiment, as described above, the
[0033]
In the first embodiment, as described above, by using the
[0034]
In the first embodiment, as described above, the mask layers 4 and 5 are made of SiO which is an insulating film.2By using this, the second GaN layer 6 can be easily laterally grown on the mask layers 4 and 5. As a result, a high-quality second GaN layer 6 with a low defect density can be formed.
[0035]
In the first embodiment, the mask layers 4 and 5 are made of the same SiO 2.2By using this, it is possible to effectively prevent film peeling between the
[0036]
FIG. 6 is a cross-sectional view showing a nitride semiconductor device manufactured using the nitride semiconductor forming method of the first embodiment. Next, the structure and manufacturing process of the nitride semiconductor device manufactured by using the nitride semiconductor forming method according to the first embodiment will be described with reference to FIG.
[0037]
As shown in FIG. 6, the structure of the nitride-based semiconductor device of the first embodiment is a first structure having a concavo-convex shape on an upper surface of a
[0038]
On the convex portion of the
[0039]
On the second GaN layer 6, an n-type
[0040]
Further, a partial region from the insulating
[0041]
The n-type
[0042]
As a method for forming the nitride-based semiconductor device of the first embodiment having the above structure, first, the method for forming a nitride-based semiconductor of the first embodiment described with reference to FIGS. 1 to 5 is used. On the
[0043]
Next, using a crystal growth method such as MOCVD, an n-type
[0044]
SiO is covered so as to cover the p-type
[0045]
Finally, after removing a part of the region from the insulating
[0046]
Thus, the nitride semiconductor device according to the first embodiment shown in FIG. 6 is completed.
[0047]
In the nitride semiconductor device according to the first embodiment, as described above, the second GaN with good crystallinity formed by using the method for forming the nitride semiconductor according to the first embodiment shown in FIGS. By using the layer 6 as a base layer, the
[0048]
(Second Embodiment)
7 to 11 are cross-sectional views illustrating a method for forming a nitride semiconductor according to the second embodiment of the present invention. In the second embodiment, an n-
[0049]
In the formation method of the second embodiment, first, about 1 × 106cm-2On the entire surface of the n-
[0050]
Using this
[0051]
Next, as shown in FIG. 9, using an EB vapor deposition method with less wraparound, SiO 22A
[0052]
Next, as shown in FIG. 10, the n-type
[0053]
Then, when the growth of the n-type
[0054]
In the second embodiment, as described above, the surface of the n-
[0055]
In the second embodiment, the n-type
[0056]
Further, in the second embodiment, as in the first embodiment, when the n-type
[0057]
In the second embodiment, as in the first embodiment, the mask layers 24 and 25 are made of SiO, which is an insulating film.2Thus, the n-type
[0058]
In the second embodiment, the mask layers 24 and 25 are made of the same SiO as in the first embodiment.2Therefore, it is possible to effectively prevent film peeling between the
[0059]
FIG. 12 is a cross-sectional view showing a nitride semiconductor device manufactured by using the nitride semiconductor forming method of the second embodiment described above. Next, with reference to FIG. 12, the structure and manufacturing process of the nitride semiconductor device manufactured using the nitride semiconductor forming method according to the second embodiment will be described.
[0060]
As the structure of the nitride-based semiconductor device of the second embodiment, an n-type
[0061]
As a method for forming the nitride semiconductor device of the second embodiment having the above-described structure, first, the method of forming the nitride semiconductor of the second embodiment described with reference to FIGS. On a concavo-convex n-
[0062]
Next, the n-type
[0063]
In the nitride-based semiconductor device of the second embodiment, as described above, the crystal defects formed by using the method for forming a nitride-based semiconductor of the second embodiment shown in FIGS. The n-type
[0064]
(FirstReference form)
13 to 15 show the present invention.FirstIt is sectional drawing for demonstrating the formation method of the nitride type semiconductor by a reference form. With reference to FIGS.FirstIn the formation method of the reference mode, unlike the first and second embodiments described above, the
[0065]
thisFirstIn the formation method of the reference form, first, an
[0066]
Thereafter, as shown in FIG. 13, by using ECR-CVD (Electron Cyclotron Resonance-Chemical Vapor Deposition) method with less wraparound,
[0067]
Next, as shown in FIG. 14, the
[0068]
Then, when the growth of the
[0069]
FirstIn the reference mode, as described above, the
[0070]
Also, aboveFirstIn the reference mode, as in the first embodiment, the
[0071]
Also, aboveFirstIn the reference embodiment, as in the first and second embodiments, the mask layers 4 and 35 are made of SiO which is an insulating film.2By using this, the
[0072]
Also, aboveFirstIn the reference embodiment, the mask layers 4 and 35 are made of the same SiO as in the first and second embodiments.2Therefore, it is possible to effectively prevent film peeling between the
[0073]
FIG.FirstIt is sectional drawing which showed the nitride-type semiconductor element manufactured using the formation method of the nitride-type semiconductor of a reference form. Next, referring to FIG.FirstThe structure and manufacturing process of the nitride semiconductor device manufactured using the nitride semiconductor forming method according to the reference embodiment will be described.
[0074]
FirstAs a structure of the nitride-based semiconductor element of the reference form, as shown in FIG. 16, an n-type
[0075]
Has the above structureFirst referenceAs a method for forming the nitride-based semiconductor device of the embodiment, first, the method has been described with reference to FIGS. 1, 2, and 13 to 15.First referenceOn the
[0076]
Thereafter, the n-type
[0077]
thisFirstAs described above, the nitride-based semiconductor device of the reference form is shown in FIGS. 1, 2, and 13 to 15.FirstThe
[0078]
(Second referenceForm)
17 to 19 show the present invention.Second referenceIt is sectional drawing for demonstrating the formation method of the nitride-type semiconductor by a form. thisSecond referenceIn form, the aboveFirstInstead of the
[0079]
Second referenceIn the embodiment, first, a manufacturing process similar to the manufacturing process of the second embodiment shown in FIGS.6cm-2
[0080]
Next, as shown in FIG. 17, using the ECR-CVD method with less wraparound,
[0081]
Next, as shown in FIG. 18, the n-type
[0082]
Then, when the growth of the n-type
[0083]
the aboveSecond referenceIn the form, as in the second embodiment, by forming the n-
[0084]
Also,Second referenceIn the embodiment, as described above, the n-type
[0085]
Also, aboveSecond referenceIn the embodiment, as in the second embodiment, the
[0086]
Also, aboveSecond referenceIn the form, as in the second embodiment, the mask layers 24 and 45 are made of SiO which is an insulating film.2Thus, the n-type
[0087]
Also, aboveSecond referenceIn the form, the first, second embodiment andFirstAs in the reference embodiment, the mask layers 24 and 45 are made of the same SiO.2Therefore, it is possible to effectively prevent film peeling between the
[0088]
FIG.Second referenceIt is sectional drawing which showed the nitride-type semiconductor element manufactured using the formation method of the nitride-type semiconductor of form. Next, referring to FIG.Second referenceA structure and a manufacturing process of a nitride-based semiconductor device manufactured by using the nitride-based semiconductor forming method according to the embodiment will be described.
[0089]
Second referenceAs the structure of the nitride-based semiconductor device of the embodiment, on the structure (n-type second GaN layer 46) shown in FIG. 19, as shown in FIG. 20, the n-type
[0090]
Has the above structureSecond referenceAs a method for forming the nitride-based semiconductor device of the embodiment, first, the method has been described with reference to FIGS. 7, 8, and 17 to 19.Second referenceOn the uneven n-
[0091]
Next, on the n-type
[0092]
thisSecond referenceAs described above, the nitride-based semiconductor device according to the embodiment is shown in FIGS. 7, 8, and 17 to 19.Second referenceThe n-type
[0093]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
[0094]
For example, the aboveFirst and second embodiments and first and second reference formsThen, the mask layer is made of SiO.2However, the present invention is not limited to this, and high melting point metals such as W, WSi, WN, and WSiN, and SiO2Even if the mask layer is formed of an insulating film such as SiN or SiON other than the above, the same effect can be obtained.
[0095]
Also, aboveFirst and second embodiments and first and second reference formsThen, the mask layers 5, 25, 35 and 45 are formed by using the EB vapor deposition method or the ECR-CVD method with less wraparound. However, the present invention is not limited to this, and other low wraparound method such as a resistance heating vapor deposition method is formed. You may form using a film | membrane method.
[0096]
Also, aboveSecond embodiment and second referenceIn the embodiment, the n-
[0097]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a nitride semiconductor device having good device characteristics including a nitride semiconductor layer with fewer crystal defects. In addition, it is possible to provide a method for forming a nitride-based semiconductor capable of forming a nitride-based semiconductor layer with few crystal defects by a simple manufacturing process.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a method for forming a nitride semiconductor according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating a method for forming a nitride semiconductor according to the first embodiment of the present invention.
FIG. 3 is a cross-sectional view illustrating a method for forming a nitride semiconductor according to the first embodiment of the present invention.
FIG. 4 is a cross-sectional view illustrating a method for forming a nitride semiconductor according to the first embodiment of the present invention.
FIG. 5 is a cross-sectional view illustrating a method for forming a nitride semiconductor according to the first embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a nitride-based semiconductor device formed by using the method for forming a nitride-based semiconductor according to the first embodiment of the present invention.
FIG. 7 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor according to a second embodiment of the present invention.
FIG. 8 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor according to a second embodiment of the present invention.
FIG. 9 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor according to a second embodiment of the present invention.
FIG. 10 is a cross-sectional view illustrating a method for forming a nitride semiconductor according to the second embodiment of the present invention.
FIG. 11 is a cross-sectional view illustrating a method for forming a nitride semiconductor according to the second embodiment of the present invention.
FIG. 12 is a cross-sectional view showing a nitride-based semiconductor device formed by using the method for forming a nitride-based semiconductor according to the second embodiment of the present invention.
FIG. 13 shows the present invention.First referenceIt is sectional drawing for demonstrating the formation method of the nitride-type semiconductor by a form.
FIG. 14 shows the present invention.First referenceIt is sectional drawing for demonstrating the formation method of the nitride-type semiconductor by a form.
FIG. 15 shows the present invention.First referenceIt is sectional drawing for demonstrating the formation method of the nitride-type semiconductor by a form.
FIG. 16 shows the present invention.First referenceIt is sectional drawing which showed the nitride-type semiconductor element formed using the formation method of the nitride-type semiconductor by a form.
FIG. 17 shows the present invention.Second referenceIt is sectional drawing for demonstrating the formation method of the nitride-type semiconductor by a form.
FIG. 18 shows the present invention.Second referenceIt is sectional drawing for demonstrating the formation method of the nitride-type semiconductor by a form.
FIG. 19 shows the present invention.Second referenceIt is sectional drawing for demonstrating the formation method of the nitride-type semiconductor by a form.
FIG. 20 shows the present invention.Second referenceIt is sectional drawing which showed the nitride-type semiconductor element formed using the formation method of the nitride-type semiconductor by a form.
FIG. 21 shows the present invention.Second referenceIt is sectional drawing which showed the nitride-type semiconductor element by the modification of form.
FIG. 22 is a cross-sectional view for explaining a conventional method for forming a nitride-based semiconductor.
FIG. 23 is a cross-sectional view for explaining a conventional method for forming a nitride-based semiconductor.
FIG. 24 is a cross-sectional view for explaining a conventional method for forming a nitride-based semiconductor.
FIG. 25 is a cross-sectional view for explaining a conventional method for forming a nitride-based semiconductor.
[Explanation of symbols]
1 Sapphire substrate (substrate)
2 AlGaN buffer layer (buffer layer)
3 First GaN layer (first nitride semiconductor layer)
4, 24 Mask layer
5, 25, 35, 45 Mask layer
6, 36 Second GaN layer (second nitride semiconductor layer)
7 n-type GaN contact layer (nitride-based semiconductor device layer)
8 n-type cladding layer (nitride semiconductor element layer)
9 Active layer (nitride semiconductor element layer)
10 p-type GaN guide layer (nitride-based semiconductor element layer)
11 p-type cladding layer (nitride-based semiconductor element layer)
12 p-type GaN contact layer (nitride-based semiconductor element layer)
21 n-type GaN substrate (first nitride semiconductor substrate)
26, 46 n-type second GaN layer (second nitride semiconductor layer)
Claims (7)
前記第1窒化物系半導体の凹凸形状の表面を覆うとともに、前記凹凸形状の一方の側面のみを露出するように形成されたマスク層と、
前記露出された一方の側面に接触するとともに、前記マスク層上に形成された第2窒化物系半導体層と、
前記第2窒化物系半導体層上に形成され、素子領域を有する窒化物系半導体素子層とを備えた、窒化物系半導体素子。A substrate including a first nitride-based semiconductor having an uneven surface;
A mask layer formed to cover the uneven surface of the first nitride-based semiconductor and to expose only one side surface of the uneven shape;
A second nitride-based semiconductor layer that contacts the exposed one side surface and is formed on the mask layer;
A nitride semiconductor device comprising: a nitride semiconductor device layer formed on the second nitride semiconductor layer and having an element region.
前記第1マスク層をエッチングマスクとして、前記第1窒化物系半導体基板の表面をエッチングすることによって、凹凸形状の表面を形成する工程と、Forming a concavo-convex surface by etching the surface of the first nitride semiconductor substrate using the first mask layer as an etching mask;
少なくとも前記凹凸形状の底面を覆うとともに、前記凹凸形状の一方の側面のみを露出するように、第2マスク層を形成する工程と、Forming a second mask layer so as to cover at least the bottom surface of the uneven shape and expose only one side surface of the uneven shape;
前記露出された凹凸形状の側面を種結晶として、前記第1マスク層および前記第2マスク層上に第2窒化物系半導体層を成長させる工程とを備えた、窒化物系半導体の形成方法。And a step of growing a second nitride-based semiconductor layer on the first mask layer and the second mask layer using the exposed uneven side surface as a seed crystal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000402340A JP3668131B2 (en) | 2000-12-28 | 2000-12-28 | Nitride semiconductor device and method for forming nitride semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000402340A JP3668131B2 (en) | 2000-12-28 | 2000-12-28 | Nitride semiconductor device and method for forming nitride semiconductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002203793A JP2002203793A (en) | 2002-07-19 |
JP3668131B2 true JP3668131B2 (en) | 2005-07-06 |
Family
ID=18866661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000402340A Expired - Lifetime JP3668131B2 (en) | 2000-12-28 | 2000-12-28 | Nitride semiconductor device and method for forming nitride semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3668131B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4552516B2 (en) * | 2004-06-01 | 2010-09-29 | 住友電気工業株式会社 | Method for producing AlN single crystal |
DE102005041643A1 (en) * | 2005-08-29 | 2007-03-01 | Forschungsverbund Berlin E.V. | Semiconductor method for producing an isolated semiconductor substrate uses a masking layer with holes and an output layer |
WO2009011100A1 (en) | 2007-07-19 | 2009-01-22 | Mitsubishi Chemical Corporation | Iii nitride semiconductor substrate and method for cleaning the same |
-
2000
- 2000-12-28 JP JP2000402340A patent/JP3668131B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002203793A (en) | 2002-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3679720B2 (en) | Nitride semiconductor device and method for forming nitride semiconductor | |
US6727523B2 (en) | Method of manufacturing crystal of iii-v compounds of the nitride system, crystal substrate of iii-v compounds of the nitride system, crystal film of iii-v compounds of the nitride system, and method of manufacturing device | |
JP5186515B2 (en) | Semiconductor device, semiconductor substrate, and method of manufacturing semiconductor substrate | |
JP3819730B2 (en) | Nitride-based semiconductor device and method for forming nitride semiconductor | |
US6790279B2 (en) | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor | |
JP4666295B2 (en) | Semiconductor laser and semiconductor device manufacturing method | |
KR100700677B1 (en) | Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof | |
JP3863720B2 (en) | Nitride semiconductor device and method for forming nitride semiconductor | |
EP0993048A2 (en) | Nitride semiconductor device and its manufacturing method | |
US7279344B2 (en) | Method of forming a nitride-based semiconductor | |
JP2001196697A (en) | Substrate for semiconductor element and its manufacturing method, and semiconductor element using the same | |
JP4015865B2 (en) | Manufacturing method of semiconductor device | |
JP2002261392A (en) | Nitride-based semiconductor device and its formation method | |
JP3883827B2 (en) | Nitride semiconductor device and method for forming nitride semiconductor | |
JP3668131B2 (en) | Nitride semiconductor device and method for forming nitride semiconductor | |
KR100639747B1 (en) | Semiconductor laser, semiconductor device and their manufacturing methods | |
JP3789781B2 (en) | Semiconductor device and method for forming semiconductor layer | |
JP4381397B2 (en) | Nitride semiconductor device and method for forming nitride semiconductor | |
JP3546634B2 (en) | Selective etching method for nitride-based compound semiconductor and method for manufacturing semiconductor device | |
JP2002299249A (en) | Semiconductor substrate, semiconductor element and method for forming semiconductor layer | |
JP3869662B2 (en) | Method for forming semiconductor layer | |
JP3913758B2 (en) | Semiconductor device and method for forming semiconductor layer | |
JP4416761B2 (en) | Nitride semiconductor device and method for forming nitride semiconductor | |
JP3789814B2 (en) | Semiconductor device and method for forming semiconductor layer | |
JP4754057B2 (en) | Semiconductor device, semiconductor substrate, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3668131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |