JP3663180B2

JP3663180B2 - キースキャン装置

Info

Publication number: JP3663180B2
Application number: JP2002069134A
Authority: JP
Inventors: 竜太郎今田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-03-13
Filing date: 2002-03-13
Publication date: 2005-06-22
Anticipated expiration: 2022-03-13
Also published as: JP2003271291A

Description

【０００１】
【発明の属する技術分野】
この発明は、電子機器に一般に搭載されているキーをスキャニングするために必要な信号の入出力インタフェースを実現するためのキースキャン装置に関し、特に、ＡＳＩＣ（application specific integrated circuit）など集積回路の入出力信号を最小限にすることが可能になるキースキャン装置に関する。
【０００２】
【従来の技術】
キーが複数個配置されている入力装置は、電子装置にしばしば搭載されている。入力装置に配置されているそれらキーをユーザが押すことによって電子装置に特定の命令を入力する。
【０００３】
入力装置に複数のキーが存在する場合は、ユーザによって押されたキーを確定するためにキースキャンを実行するキースキャン装置は必須である。
通常、キーはキーの数量に合わせてマトリクス状に配置されていて、キーはｍ×ｎのマトリクスに対応する数だけ必要である。すなわち、ＡＳＩＣなど集積回路において多数の入出力インタフェースの確保が必要となる。
【０００４】
また、ＬＳＩの内部にスキャン回路によりどのキーが押下されているかがスキャンされ、ＬＳＩ内部の処理部がスキャン回路からの割り込み信号によりどのキーが押下されたか否かを検出する等の処理が実行されている。
【０００５】
さらに、ＡＳＩＣなど集積回路は装置の小型化に伴い、チップの微細化、パッケージの小型化の方向に進んでいる。
【０００６】
【発明が解決しようとする課題】
このように、従来のキースキャン装置では、キースキャン回路とキーをスキャンし押下されているキーを確定するためのインタフェース、すなわちＡＳＩＣなど集積回路との入出力インタフェースが多数必要である。
【０００７】
また、キーが配置している回路部分からＬＳＩに入力される信号線の数が多いため、キースキャン装置を小型化することが難しい。
【０００８】
さらに、ＬＳＩ内部のスキャン回路等の回路が大きく、ＬＳＩを小型化することも難しい。
【０００９】
また、キースキャン装置が搭載される装置の大きさの増大を抑制するためには部品を縮小しなければならず、小型部品の採用は製造コストの増大につながる。
【００１０】
そこで本発明は、これら上述した従来における問題に鑑み、装置の大きさを小さくすることができ、さらにＬＳＩとキースキャン回路の信号線数を減らすことが可能なキースキャン装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明のキースキャン装置は、
第１の端子、第２の端子、及び第３の端子を有して、当該各端子が接続している接続状態、および当該各端子が非接続である非接続状態のいずれかの状態にすることが可能なキーが行列状に配置されているキー群と、
一端を前記キー群中のある行に配置される複数のキーの各第１の端子に接続し他端を接地している抵抗が各行ごとに配置されている第１の抵抗群と、
一端を前記キー群中のある列に配置される複数のキーの各第２の端子に接続している抵抗が各列ごとに配置されている第２の抵抗群と、
前記第２の抵抗群に含まれる複数の抵抗の他端に接続し、複数の該他端を定電圧に保つ定電圧手段と、
各前記第３の端子に接続し、前記キー群のうちのいずれかのキーの前記各端子が接続状態であるか否かに応じて、前記第１の抵抗群及び前記第２の抵抗群にもとづく電圧値を検出する検出手段と、
を具備したものである。
【００１３】
以上のような構成によれば、キースキャンを実行するインタフェースを最小の１ラインで行うことが可能になる。
また、インタフェースの減少は装置の小型化や軽量化を実現し微細化、パッケージの小型化の進むＬＳＩにも大きく貢献できる。
さらに、抵抗にもとづく電圧値は、抵抗の配置によりキー個別に割り当てることが可能になる。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態に係るキースキャン装置を説明する。
図１は、本発明の一実施形態に係るキースキャン装置の機能ブロック図である。
本実施形態のキースキャン装置は、行列状に配置されているキー（ｉ，ｊ）（１≦ｉ≦ｍ、１≦ｊ≦ｎ；ｍ，ｎは自然数。ｎ＝１，２，３，・・・）と、列方向に配置されている抵抗２と、行方向に配置されている抵抗３と、接地されている抵抗４と、ＬＳＩ５内のＡ／Ｄコンバータ（アナログ−デジタルコンバータ）６と、電源ＶＤＤを具備している。ここで、行方向とは図１において左右の方向を示し、列方向とは図１において上下の方向を示す。
【００１５】
各キー（ｉ，ｊ）は、端子を３つ有しており、キー（ｉ，ｊ）が押下されると、そのキー（ｉ，ｊ）のすべての端子が導通状態になる。逆に、キー（ｉ，ｊ）を放すと、そのキー（ｉ，ｊ）のすべての端子が非導通状態になる。本実施形態では、キー（ｉ，ｊ）は行列状に規則正しく配置されており、方形状にｍ×ｎ個のキー（ｉ，ｊ）が配置されている。
【００１６】
列方向に配置されている抵抗２はその一端を、その抵抗２の行方向に配列しているすべてのキー（ｉ，ｊ）の、図１ではキー（ｉ，ｊ）の真ん中に示されている第２端子８に接続している。
【００１７】
たとえば、Ｒｃｉ（１≦ｉ≦ｍ）は、その直ぐ右に配置しているキー（ｉ，１）の第２端子８に接続して、さらにキー（ｉ，１）の第２端子８はそのすぐ右に配置しているキー（ｉ，２）の第２端子８に接続している。すなわち、Ｒｃｉと（ｉ，１）から（ｉ，ｎ）までのｎ個のキーの第２端子８とが接続している。
【００１８】
そして、列方向に配置されている抵抗２の他端は接地されている。上述の例では、Ｒｃｉのキー（ｉ，１）に接続している端子とは別のもう１つの端子が接地されている。
【００１９】
行方向に配置されている抵抗３はその一端を、その抵抗３の列方向に配列しているすべてのキー（ｉ，ｊ）の、抵抗２の場合とは異なりキー（ｉ，ｊ）の右に示されている第３端子９に接続している。
【００２０】
たとえば、Ｒｒｊ（１≦ｊ≦ｎ）は、その直ぐ下に配置しているキー（１，ｊ）の第３端子９に接続して、さらにキー（１，ｊ）の第３端子９はその直ぐ下に配置しているキー（２，ｊ）の第３端子９に接続している。すなわち、Ｒｒｊと（１，ｊ）から（ｍ，ｊ）までのｍ個のキーの第３端子９とが接続している。
【００２１】
そして、行方向に配置している抵抗３の他端は電源ＶＤＤに接続している。電源ＶＤＤは、定電圧源である。上述の例では、キー（１，ｊ）に接続している端子とは別のもう１つの端子が電源ＶＤＤに接続している。
【００２２】
キー（ｉ、ｊ）の第１端子７は、Ａ／Ｄコンバータ６および抵抗４に接続している。抵抗４は、第１端子７に溜る可能性のある電荷を放電するためのものである。
【００２３】
抵抗４は、図１に示されている列方向および行方向にそれぞれ配置されている抵抗ＲｃｉおよびＲｒｊ（１≦ｉ≦ｍ、１≦ｊ≦ｎ）に比較して十分に大きな値を有するように設定されている。換言すれば、抵抗ＲｃｉおよびＲｒｊ（１≦ｉ≦ｍ、１≦ｊ≦ｎ）にとって、抵抗４は外界と各キーの第１端子７との間を絶縁しているような効果を奏する。
【００２４】
Ａ／Ｄコンバータ６は、すべてのキー（ｉ、ｊ）の第１端子７を接続している信号線における電圧値を検出する。この電圧値にもとづいて、ＬＳＩ５（large scale integrated circuit）は、どのキーが押下されたかを検出することが可能になる。
すなわち、キー（ｉ，ｊ）（１≦ｉ≦ｍ、１≦ｊ≦ｎ）が押下されると、抵抗Ｒｃｉおよび抵抗Ｒｒｊによって一意に定まる電圧値がＡ／Ｄコンバータ６に入力される。図１では、Ａ／Ｄコンバータは１つしか設置されていないが、２つ以上のＡ／Ｄコンバータが設置されて、所定のキー（ｉ，ｊ）の第１端子７と接続されていてもよい。たとえば、図１の上半分のキーは第１のＡ／Ｄコンバータに接続され、下半分のキーは第２のＡ／Ｄコンバータに接続されるように設定されていてもよい。
【００２５】
この場合は、それぞれのＡ／Ｄコンバータに接続されている回路内において、抵抗値を設定すればよいので、Ａ／Ｄコンバータが識別する必要のある電圧値の数が減少する。したがって、より正確な電圧値の検出が実現できる可能性が大きくなる。
【００２６】
また、微細に抵抗値を設定する必要もこの場合はほぼ半減させることが可能になる。さらに、上部と下部で同一の回路構成にすることが可能になるので、列方向に配置されている抵抗も同じ抵抗値を有する抵抗を使用することができる。したがって、異なる抵抗値を有する多くの抵抗を用意する必要もなくなる。
【００２７】
また、電圧値を測定するＡ／Ｄコンバータ６の代わりに、電流値を測定する検出器が配置されてもよい。Ａ／Ｄコンバータ６は、キーが押下された場合に変化する電気的特性、すなわち電圧値や電流値等の変化を検出することができる機器であれば、どんなものでもよい。
【００２８】
図２は、図１の左上の４つのキーを含む部分を拡大した拡大図である。図３は、図１に示される各キーが単独で押下された場合に、Ａ／Ｄコンバータが検出する電圧値を示した図である。図３では、簡単のため電源ＶＤＤの電圧値を１としている。ＶＤＤの電圧値がＶである場合は、電圧値が記載されている各項目の値にＶをかければよい。
実際にキーが押下された場合の動作を以下に詳細に説明する。
キー（ｉ，ｊ）（１≦ｉ≦ｍ、１≦ｊ≦ｎ）が押下されると、キー（ｉ，ｊ）の第１端子７の電圧値は、ＲｃｉとＲｒｊとの間の電圧値に等しくなる。キー（ｉ，ｊ）が押下されると、Ｒｃｉは一端が接地されて他端が第１端子７およびＲｒｊの一端に接続する。さらに、Ｒｒｊの他端は電源ＶＤＤに接続している。
【００２９】
したがって、キー（ｉ，ｊ）の第１端子７の電圧値は、Ｒｃｉ／（Ｒｃｉ＋Ｒｒｊ）のＶ倍になる。キー（ｉ，ｊ）のみが押下されている場合は、この電圧値がＡ／Ｄコンバータ６で検出される。
たとえば、キー（１，１）が押下されれば、キー（１，１）の第１端子７の電圧値はＲｃ１／（Ｒｃ１＋Ｒｒ１）になる。また、キー（１，２）が押下されれば、キー（１，２）の第１端子７の電圧値はＲｃ１／（Ｒｃ１＋Ｒｒ２）になる。
【００３０】
図３に示したＲｃｉおよびＲｒｊ（１≦ｉ≦ｍ、１≦ｊ≦ｎ）からなるＲｃｉ／（Ｒｃｉ＋Ｒｒｊ）がすべて異なる値になるように、すべてのＲｃｉおよびＲｒｊを調整する。その結果、押下されたキーが異なれば、Ａ／Ｄコンバータ６で検出される電圧値も異なるようになる。したがって、この場合は、Ａ／Ｄコンバータ６で検出される電圧値を図３に示される表に当てはめれば、どのキーが押下されたかＬＳＩ５が判定することが可能になる。
【００３１】
さらに発展して、キーのうちいくつかが同時に押下される場合もキーの押下を有効にする必要がある場合は、それらのキーが押下された場合にＡ／Ｄコンバータ６で検出される電圧値も図３に示されたＲｃｉ／（Ｒｃｉ＋Ｒｒｊ）（１≦ｉ≦ｍ、１≦ｊ≦ｎ）とは異なる値になるように、抵抗値ＲｃｉおよびＲｒｊ（１≦ｉ≦ｍ、１≦ｊ≦ｎ）を調整する。
【００３２】
その結果、押下されると想定されているキーが押下された場合、どのキーが押下されたかを確実に判定することが可能になる。
【００３３】
また、さらに発展させて押下される可能性があるすべての場合が考慮されて、抵抗値が設定されていてもよい。この場合は、ユーザが間違えて意味の無いキー操作をした場合には、警告音または警告表示等をＣＰＵを通じてスピーカや画面等に出力するように設定することも可能である。
【００３４】
以上の実施形態に係るキースキャン装置により、キースキャンを実行するインタフェースを最小の１ラインで行うことが可能になる。
また、インタフェースの大きさを減少することができるため、装置の小型化や軽量化に伴い微細化、パッケージの小型化の進むＬＳＩにも大きく貢献することができる。
（比較例）
図４は、図１に示される実施形態に係るキースキャン装置と比較するためのキースキャン装置の機能ブロック図である。図４には、キーが２端子を有している場合である。
【００３５】
図４に示されているキースキャン装置は、キー［ｉ，ｊ］（１≦ｉ≦ｍ、１≦ｊ≦２）と、列方向に配置されている抵抗１２と、行方向に配置されている抵抗１３と、ＬＳＩ５内に設置されているＡ／Ｄコンバータ６−ｋ（１≦ｋ≦ｍ）と、電源ＶＤＤを具備している。
【００３６】
各キー［ｉ，ｊ］は、端子を２つ有していること以外は、図１および図２に示される本発明の実施形態に係るキースキャン装置のキーと同様である。また、列方向に配置されている抵抗１２も、上記の実施形態に係るキースキャン装置の抵抗２と同様に配置されている。
【００３７】
列方向に配置されている抵抗１２は、各キー［ｉ，ｊ］の第１端子１４に接続している。第１端子１４は、図４ではキー［ｉ，ｊ］の左方に示されているものである。
【００３８】
行方向に配置されている抵抗１３は、各キーの第２端子１５に接続している。第２端子１５は、図４では、キー［ｉ，ｊ］の右方に示されているものである。上記の実施形態に比較して図４の例では、キーの端子が２つしかないため、配置する抵抗の数が増えてしまう。
【００３９】
すなわち、図４の例では、たとえば同じキー数２ｎ個における抵抗の数で比較すると、行方向の抵抗の数がｎ倍になってしまう。さらに、その増加した抵抗の数にしたがって、キーと接続する信号線の長さも増大する可能性もある。
【００４０】
また、Ａ／Ｄコンバータ６−ｋ（１≦ｋ≦ｍ）も、列方向に配列されている抵抗１２ごとに接続される必要がある。これもキー［ｉ，ｊ］の端子が２つしかないため、列方向に配置されている抵抗１２の接続同士を連結してしまうと、すべての列方向に配置されている抵抗１２が電圧値に影響してしまい、Ａ／Ｄコンバータが電圧値を検出することができない可能性が大きくなってしまう。これでは、押下されたキーによる電圧値を検出することが不可能になるので、Ａ／Ｄコンバータは、列方向に配列されている抵抗１２の数だけ配置する必要がある。
Ａ／Ｄコンバータは、ＬＳＩに占める面積が大きいため、このようにＡ／Ｄコンバータを抵抗１２の数だけ配置すると、チップ面積の増大につながる。チップ面積の増大はコストアップにつながる。
【００４１】
一方、図１から図３に示されている本発明の実施形態に係るキースキャン装置は、Ａ／Ｄコンバータを１つで済ませることが可能である。また、キーは行列状に配置することが可能になるので、必要となる抵抗も最小限の数で済ませることが可能になる。したがって、実装面積は小さくなり、製造コストもおさえることが可能になる。
【００４２】
本発明は、特定のキーが押下される等によって電気的に信号をＬＳＩ等に送出して指令をＣＰＵ等に伝達するための装置であれば、適用される装置は限定されない。たとえば、キーボード、電話機の入力装置、リモートコントローラ等に使用されることが可能である。
特に、キー部分の回路とＬＳＩとの間の伝送路が制限されているような装置に対して、有効である。
【００４３】
本発明は、上述した実施の形態に限定されるものではなく、その技術的範囲において種々変形して実施することができる。
【００４４】
【発明の効果】
本発明のキースキャン装置によれば、装置の大きさを小さくすることができ、さらにＬＳＩとの信号線数を減らすことが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るキースキャン装置の機能ブロック図。
【図２】図１の左上の４つのキーを含む部分を拡大した拡大図。
【図３】図１に示される各キーが単独で押下された場合に、Ａ／Ｄコンバータが検出する電圧値を示した図。
【図４】図１に示される実施形態に係るキースキャン装置と比較するためのキースキャン装置の機能ブロック図。
【符号の説明】
２抵抗
３抵抗
４抵抗
５ＬＳＩ
６コンバータ
７第１端子
８第２端子
９第３端子
１２抵抗
１３抵抗
１４第１端子
１５第２端子

Claims

第１の端子、第２の端子、及び第３の端子を有して、当該各端子が接続している接続状態、および当該各端子が非接続である非接続状態のいずれかの状態にすることが可能な
一端を前記第１の端子に接続し他端を接地している抵抗第１の抵抗群と、
一端を前記第２の端子に接続している抵抗第２の抵抗群と、
前記第２の抵抗群に含まれる複数の抵抗の他端に接続し、複数の該他端を定電圧に保つ定電圧手段と、
前記第３の端子に接続し、前記キーのうちのいずれかのキーの前記各端子が接続状態であるか否かに応じて、前記第１の抵抗群及び前記第２の抵抗群にもとづく電圧値を検出する検出手段と、
を具備することを特徴とするキースキャン装置。
前記キーのうち接続状態になっているキーと、この場合の前記検出手段が検出する電圧値とが対応するように前記第１の抵抗群及び前記第２の抵抗群に含まれる各抵抗の抵抗値が設定されていることを特徴とする請求項１に記載のキースキャン装置。
前記検出手段は、１つの信号線で前記複数のキーに接続していることを特徴とする請求項１に記載のキースキャン装置。