JP3661379B2 - Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus - Google Patents

Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus Download PDF

Info

Publication number
JP3661379B2
JP3661379B2 JP34162297A JP34162297A JP3661379B2 JP 3661379 B2 JP3661379 B2 JP 3661379B2 JP 34162297 A JP34162297 A JP 34162297A JP 34162297 A JP34162297 A JP 34162297A JP 3661379 B2 JP3661379 B2 JP 3661379B2
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
scanning
crystal display
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34162297A
Other languages
Japanese (ja)
Other versions
JPH11174411A (en
Inventor
健男 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP34162297A priority Critical patent/JP3661379B2/en
Publication of JPH11174411A publication Critical patent/JPH11174411A/en
Application granted granted Critical
Publication of JP3661379B2 publication Critical patent/JP3661379B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示パネルの駆動装置、液晶表示装置及び電子機器の技術分野に属し、特に、ＭＩＭ（Metal Insulator Metal）駆動素子等の双方向ダイオード特性を有する２端子型非線形素子を用いたアクティブマトリクス駆動方式の液晶表示パネルの駆動装置、該駆動装置を備えた液晶表示装置（液晶表示モジュール）及び該液晶表示装置を備えた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、アクティブマトリクス駆動方式の液晶表示パネルとしては、ＴＦＴ（薄膜トランジスタ）駆動素子を用いたものの他に、ＭＩＭ駆動素子等の双方向ダイオード特性を有する２端子型非線形素子を用いたものがある。ＭＩＭ駆動素子等は、急峻なしきい値を持つため、従来の単純マトリクス駆動方式と比較すると画素間におけるクロストークの問題が少ない点で有利であり、ＴＦＴ駆動素子と比較すると、素子構成や製造工程が比較的簡易な点で有利である。
【０００３】
この種のＭＩＭ駆動素子等を用いた液晶表示パネルにおいては、データ信号線とタイミング信号線の交点に液晶層とＭＩＭ駆動素子等の層が直列に接続された回路となるため、ＴＦＴ駆動素子を用いた場合と異なる駆動方式が採用されている。 このＭＩＭ駆動素子等を用いた液晶表示パネルの駆動方式の一例である４値駆動法を図２３に基づいて説明する。
【０００４】
図２３（ａ）は、 ＭＩＭ駆動素子等を用いた液晶表示パネルの基本構成を示す図であり、図２３（ｂ）は、タイミング信号線Ｙｉに印加されるタイミング信号の波形を示す図である。タイミング信号は、図に示すように走査期間と蓄積期間から構成されている。また、図２３（ｃ）はデータ信号線Ｘｊに印加されるデータ信号の波形を示す図であり、データ信号は、各画素の放電状態を平均化させるために、図に示すように、１水平期間ごとに極性を反転させられる。更に、図２３（ｄ）は最高輝度の画素に印加される駆動信号の波形を示す図である。
【０００５】
以上のような各信号が１水平期間ごとにタイミング信号線Ｙｉ及びデータ信号線Ｘｊに印加され、この印加を１垂直期間に渡って行うことにより、１フィールドの表示が行われる。そして、例えばインターレス方式の場合には、２フィールドの表示により１フレームの表示が行われ、テレビ画像の表示が可能となる。
【０００６】
【発明が解決しようとする課題】
しかし、映像信号の方式には、ＮＴＳＣ方式あるいはＰＡＬ方式といった異なる方式が存在し、１垂直期間における水平走査線の数がＮＴＳＣ方式では２６２本又は２６３本、ＰＡＬ方式では３１２本又は３１３本と互いに異なるため、前記従来の方式では両方の方式の映像を適切な表示領域に表示させることはできなかった。
【０００７】
そこで、水平走査線の数が少ないＮＴＳＣ方式を標準として、 ＰＡＬ方式の映像信号を表示させる場合には、何本かに１本は水平走査線を間引く方式が提案された。この方式によれば、 ＮＴＳＣ方式とＰＡＬ方式のいずれの方式であっても、映像を適切に表示することができる。
【０００８】
この間引き方式を、図２４に基づいて説明する。間引きを行うタイミングは、水平同期信号をカウントし、カウント値が予め定められた値に達した時に、タイミング信号の出力を禁止することで行う。そして、この間引き期間においては、図２３に示すように、データ信号は間引き期間Ｔ２の直前の期間Ｔ１における極性を維持するようになっている。なお、この例では、データ信号は全てＨｉｇｈレベルの信号（表示データが有ることを示す）である。
【０００９】
このように極性を維持するのは、間引き期間Ｔ２の終了後の期間Ｔ３において、前記期間Ｔ１とは異なる極性のデータ信号を供給することにより、各画素の放電状態を平均化させるためである。
【００１０】
しかしながら、図２４に示すように、間引き期間Ｔ２の全期間においてデータ信号の極性を前記期間Ｔ１と同じ極性に保つ場合には、間引き期間Ｔ２にて水平走査線Ｙｉに供給される信号のレベルが低くなるにも拘わらず、データ信号の極性は前記期間Ｔ１と同じ極性であるため、前記水平走査線Ｙｉ上の画素においては、通常の場合に比べて急激に電荷を放電させる方向の電圧が液晶に印加されるため、液晶の電圧状態が他の走査線と異なることになり、コントラストが他の水平走査線と異なるという問題があった。
【００１１】
従って、画面全体においてはコントラストが不均一になり、テレビ画像を良好に表示できないという問題があった。
【００１２】
本発明は上述した問題点に鑑みなされたものであり、 ＮＴＳＣ方式とＰＡＬ方式の共通化を図りつつ、コントラストの均一化の可能な、ＭＩＭ駆動素子等の双方向ダイオード特性を有する２端子型非線形素子を用いたアクティブマトリクス駆動方式の液晶表示パネルの駆動装置、該駆動装置を備えた液晶表示装置及び該液晶表示装置を備えた電子機器を提供することを課題とする。
【００１３】
【解決を解決するための手段】
請求項１に記載の液晶表示パネルの駆動装置は上記課題を解決するために、一対の基板と、該一対の基板間に挟持された液晶と、一方基板に設けられた複数のデータ線と、他方の基板に設けられた複数の走査線と、前記データ線と前記走査線との間に直列に接続された２端子型非線形素子及び前記液晶とからなる複数の画素とを備えた液晶表示パネルの駆動装置であって、走査信号を前記複数の走査線に少なくとも一行毎に走査タイミング信号に基づいて時分割で供給する走査信号駆動手段と、データ信号を前記複数のデータ線に、前記走査信号駆動手段による前記走査信号の供給タイミングに同期させて供給すると共に、各列に供給するデータ信号の所定の基準電位を基準とする極性を交流化信号に基づいて交互に反転させるデータ信号駆動手段と、前記データ信号を出力するデータ信号出力手段と、外部から所定の周期で出力される基準信号の当該周期ごとの繰り返し数を計数する計数手段と、前記基準信号の周期に同期させて前記走査タイミング信号を出力する走査タイミング信号出力手段と、前記計数手段による所定の計数値ごとに、前記走査信号の出力を少なくとも前記基準信号の一周期内において禁止させる禁止信号を、出力する禁止信号出力手段と、前記基準信号の周期に同期させて所定の基準電位を基準とする極性を交互に反転させる前記交流化信号を出力する交流化信号出力手段と、前記禁止信号の出力期間においては、前記禁止信号の出力直前の前記基準信号一周期における前記交流化信号の前記極性を維持する期間と、前記所定の基準電位を基準として当該極性とは逆の極性に切り換える期間とを設ける交流化信号制御手段とを備えたことを特徴とする。
【００１４】
請求項１に記載の液晶表示パネルの駆動装置によれば、外部から所定の周期で出力される基準信号の周期に同期させて、走査タイミング信号出力手段により前記走査タイミング信号が出力される。次に、この走査タイミング信号に基づいて、走査信号駆動手段により、走査信号が前記複数の走査線に少なくとも一行毎に時分割で供給される。一方、前記複数のデータ線に対しても、前記走査信号駆動手段により、前記走査信号の供給タイミングに同期させてデータ信号が供給され、走査信号が供給された走査線とデータ信号が供給されたデータ線との交点における画素の２端子型非線形素子がオン状態となり、当該画素の液晶に対する充電が行われる。そして、当該画素に対する前記走査信号の供給が終了すると、当該液晶には、充電時よりも低い電圧が印加されることになり、充電された電荷を放電させる方向の電圧が当該液晶に印加されることになる。しかし、前記走査信号の供給が終了した次の基準信号の周期においては、供給されるデータ信号の所定の基準電位を基準とする極性は、交流化信号に基づいて反転されるので、このデータ信号の前記極性が画素をオン状態とする方向の極性であれば、当該液晶には、前記放電を停止させる方向の電圧が印加されることになり、前記電荷の放電は緩やかに行われることになる。
【００１５】
一方、このような走査信号及びデータ信号の供給と並行して、計数手段により、前記基準信号の当該周期ごとの繰り返し数が計数される。そして、この計数値が所定の値に達する毎に、禁止信号出力手段により禁止信号が出力され、前記走査信号の出力は、少なくとも前記基準信号の一周期内において禁止される。しかし、この禁止の期間が終了し、走査信号が出力される次の基準信号の一周期においては、前記交流化信号は前記禁止の期間の直前の前記基準信号の一周期における極性とは所定の基準電位を基準として逆の極性にする必要がある。従って、前記禁止の期間においては、前記交流化信号を前記直前の一周期における極性と同極性に維持する必要がある。そこで、この走査信号の出力が禁止される期間においては、交流化信号出力手段により、前記禁止の期間の直前の前記基準信号一周期における前記交流化信号の所定の基準電位を基準とする極性を維持する期間が設けられるが、更に、当該極性とは所定の基準電位を基準として逆の極性に切り換える期間が設けられる。このように、前記走査信号の出力が禁止される期間においても、交流化信号の前記極性を、直前の基準信号一周期における前記交流化信号の前記極性と所定の基準電位を基準として逆の極性に切り換える期間が設けられるため、前記交流化信号は通常の場合と同様に交互に前記極性が切り換えられることになり、データ信号もこの極性に従って供給される。その結果、前記直前の基準信号一周期で走査信号が供給された走査線においては、当該走査線上の画素の液晶における充電電荷の放電を抑える方向の電圧が印加されることになり、急激な放電を防ぐ。従って、当該走査線のコントラストは他の走査線のコントラストとほぼ同様になる。また、上述のように走査信号の出力が基準信号一周期内において禁止され、禁止期間終了後におけるデータ信号の前記極性は上述のような交流化信号の制御により適切な極性に保たれるので、走査線の本数が多い方式による映像信号であっても良好に映像が表示されることになる。
【００１６】
請求項２に記載の液晶表示パネルの駆動装置は、前記請求項１に記載の駆動装置において、前記禁止信号の出力期間に、前記交流化信号制御手段により制御される交流化信号の所定の基準電位を基準とする極性と同極性のデータ信号を固定的に出力させるマスク手段を更に備えたことを特徴とする。
【００１７】
請求項２に記載の液晶表示パネルの駆動装置によれば、前記禁止信号の出力期間においては、前記交流化信号制御手段により交流化信号の所定の基準電位を基準とする極性が制御され、前記禁止信号の出力期間内において、交流化信号の前記極性が、直前の期間における極性に対して、所定の基準電位を基準として、逆の極性と同じ極性とに切り換えられることになる。そして、この禁止信号の出力期間においては、マスク手段により、交流化信号の前記極性と同じように極性の変化するデータ信号が固定的に出力されるので、前記直前の期間において充電の行われた画素の液晶には、前記禁止信号の出力期間において、液晶の放電を抑える方向の電圧が確実に印加されることになり、コントラストの低下が確実に防止される。
【００１８】
請求項３に記載の液晶表示パネルの駆動方法は、前記課題を解決するために、一対の基板と、該一対の基板間に挟持された液晶と、一方基板に設けられた複数のデータ線と、他方の基板に設けられた複数の走査線と、前記データ線と前記走査線との間に直列に接続された２端子型非線形素子及び前記液晶とからなる複数の画素とを備えた液晶表示パネルの駆動方法であって、走査信号を前記複数の走査線に少なくとも一行毎に走査タイミング信号に基づいて時分割で供給する工程と、データ信号を前記複数のデータ線に、前記走査信号駆動手段による前記走査信号の供給タイミングに同期させて供給すると共に、各列に供給するデータ信号の所定の基準電位を基準とする極性を交流化信号に基づいて交互に反転させる工程と、外部から所定の周期で出力される基準信号の当該周期ごとの繰り返し数を計数する工程と、前記基準信号の周期に同期させて前記走査タイミング信号を出力する工程と、前記繰り返し数が所定の計数値に達するごとに、前記走査信号の出力を少なくとも前記基準信号の一周期内において禁止させる禁止信号を、出力する工程と、前記基準信号の周期に同期させて所定の基準電位を基準とする極性を交互に反転させる前記交流化信号を出力する工程と、前記禁止信号の出力期間においては、前記禁止信号の出力直前の前記基準信号一周期における前記交流化信号の前記極性を維持する期間と、当該極性とは所定の基準電位を基準として逆の極性に切り換える期間とを設ける工程とを備えたことを特徴とする。
【００１９】
請求項３に記載の液晶表示パネルの駆動方法によれば、外部から所定の周期で出力される基準信号の周期に同期させて、前記走査タイミング信号が出力される。次に、この走査タイミング信号に基づいて、走査信号が前記複数の走査線に少なくとも一行毎に時分割で供給される。一方、前記複数のデータ線に対しても、前記走査信号の供給タイミングに同期させてデータ信号が供給され、走査信号が供給された走査線とデータ信号が供給されたデータ線との交点における画素の２端子型非線形素子がオン状態となり、当該画素の液晶に対する充電が行われる。そして、当該画素に対する前記走査信号の供給が終了すると、当該液晶には、充電時よりも低い電圧が印加されることになり、充電された電荷を放電させる方向の電圧が当該液晶に印加されることになる。しかし、前記走査信号の供給が終了した次の基準信号の周期においては、供給されるデータ信号の所定の基準電位を基準とする極性は、交流化信号に基づいて反転されるので、このデータ信号の前記極性が画素をオン状態とする方向の極性であれば、当該液晶には、前記放電を停止させる方向の電圧が印加されることになり、前記電荷の放電は緩やかに行われることになる。
【００２０】
一方、このような走査信号及びデータ信号の供給と並行して、前記基準信号の当該周期ごとの繰り返し数が計数される。そして、この計数値が所定の値に達する毎に、禁止信号が出力され、前記走査信号の出力は、少なくとも前記基準信号の一周期内において禁止される。しかし、この禁止の期間が終了し、走査信号が出力される次の基準信号の一周期においては、前記交流化信号は前記禁止の期間の直前の前記基準信号の一周期における極性とは所定の基準電位を基準として逆の極性にする必要がある。従って、前記禁止の期間においては、前記交流化信号を前記直前の一周期における極性と同極性に維持する必要がある。そこで、この走査信号の出力が禁止される期間においては、前記禁止の期間の直前の前記基準信号一周期における前記交流化信号の所定の基準電位を基準とする極性を維持する期間が設けられが、更に、当該極性とは所定の基準電位を基準として逆の極性に切り換える期間が設けられる。このように、前記走査信号の出力が禁止される期間においても、交流化信号の前記極性を、直前の基準信号一周期における前記交流化信号の前記極性と所定の基準電位を基準として逆の極性に切り換える期間が設けられるため、前記交流化信号は通常の場合と同様に交互に前記極性が切り換えられることになり、データ信号もこの極性に従って供給される。その結果、前記直前の基準信号一周期で走査信号が供給された走査線においては、当該走査線上の画素の液晶における充電電荷の放電を抑える方向の電圧が印加されることになり、急激な放電を防ぐ。従って、当該走査線のコントラストは他の走査線のコントラストとほぼ同様になる。また、上述のように走査信号の出力が基準信号一周期内において禁止され、禁止期間終了後におけるデータ信号の前記極性は上述のような交流化信号の制御により適切な極性に保たれるので、走査線の本数が多い方式による映像信号であっても良好に映像が表示されることになる。
【００２１】
請求項４に記載の液晶表示パネルの駆動方法によれば、前記請求項３に記載の駆動方法において、前記禁止信号の出力期間にて制御される交流化信号の所定の基準電位を基準とする極性と同極性の信号を、前記禁止信号の出力期間において固定的に出力させる工程を更に備えたことを特徴とする。
【００２２】
請求項４に記載の液晶表示パネルの駆動方法によれば、前記禁止信号の出力期間においては、交流化信号の所定の基準電位を基準とする極性が制御され、前記禁止信号の出力期間内において、交流化信号の前記極性が、直前の期間における極性に対して、所定の基準電位を基準として、逆の極性と同じ極性とに切り換えられることになる。そして、この禁止信号の出力期間においては、交流化信号の前記極性と同じように極性の変化するデータ信号が固定的に出力されるので、前記直前の期間において充電の行われた画素の液晶には、前記禁止信号の出力期間において、液晶の放電を抑える方向の電圧が確実に印加されることになり、コントラストの低下が確実に防止される。
【００２３】
請求項５に記載の液晶表示装置は前記課題を解決するために請求項１または請求項２に記載の液晶表示パネルの駆動装置と前記液晶表示パネルとを備えたことを特徴とする。
【００２４】
請求項５に記載の液晶表示装置（液晶表示モジュール）によれば、液晶表示パネルは、特に２端子型非線形素子を備えているが、上述した本願発明の駆動装置により、上述した交流化信号の制御が行われ、コントラストの不均一化を抑えつつ、走査線数の多い方式の映像信号を良好に表示することができる。
【００２５】
請求項６に記載の液晶表示装置は上記課題を解決するために請求項５に記載の液晶表示装置において、前記２端子型非線形素子は、ＭＩＭ（Metal Insulator Metal）駆動素子を備えたことを特徴とする。
【００２６】
請求項６に記載の液晶表示装置によれば、液晶表示パネルは、特にＭＩＭ駆動素子を備えているが、上述した本願発明の駆動装置により、上述した交流化信号の制御が行われ、コントラストの不均一化を抑えつつ、走査線数の多い方式の映像信号を良好に表示することができる。
【００２７】
請求項７に記載の電子機器は上記課題を解決するために請求項５又は６に記載の液晶表示装置を備えたことを特徴とする。
【００２８】
請求項７に記載の電子機器によれば、電子機器は、上述した本願発明の液晶表示装置を備えており、比較的簡易な構成によりコントラストの不均一化を抑えつつ、走査線数の多い方式の映像信号を良好に表示することができる。
【００２９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３１】
（ＭＩＭ駆動素子）
図１は、本発明の実施の形態である液晶表示装置を構成する液晶表示パネルに備えられる２端子型非線形素子の一例としてのＭＩＭ駆動素子を画素電極と共に模式的に示す平面図であり、図２は、図１のＡ−Ａ断面図である。尚、図２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３２】
図１及び図２において、ＭＩＭ駆動素子２０は、第１基板の一例を構成するＭＩＭアレイ基板３０上に形成された絶縁膜３１を下地として、その上に形成されており、絶縁膜３１の側から順に第１金属膜２２、絶縁層２４及び第２金属膜２６から構成され、ＭＩＭ構造（Metal Insulator Metal構造）を持つ。そして、２端子型のＭＩＭ駆動素子２０の第１金属膜２２は、一方の端子としてＭＩＭアレイ基板３０上に形成された走査線１２に接続されており、第２金属膜２６は、他方の端子として画素電極３４に接続されている。尚、走査線１２に代えてデータ線（図６参照）をＭＩＭアレイ基板３０上に形成し、画素電極３４に接続してもよい。
【００３３】
ＭＩＭアレイ基板３０は、例えばガラス、プラスチックなどの絶縁性及び透明性を有する基板からなる。
【００３４】
下地をなす絶縁膜３１は、例えば酸化タンタルからなる。但し、絶縁膜３１は、第２金属膜２６の堆積後等に行われる熱処理により第１金属膜２２が下地から剥離しないこと及び下地から第１金属膜２２に不純物が拡散しないことを主目的として形成されるものである。従って、ＭＩＭアレイ基板３０を、例えば石英基板等のように耐熱性や純度に優れた基板から構成すること等により、これらの剥離や不純物の拡散が問題とならない場合には、絶縁膜３１は省略することができる。
【００３５】
第１金属膜２２は、導電性の金属薄膜からなり、例えば、タンタル単体又はタンタル合金からなる。若しくは、タンタル単体又はタンタル合金を主成分として、これに例えば、タングステン、クロム、モリブデン、レニウム、イットリウム、ランタン、ディスプロリウムなどの周期率表で第６、第７又は第８族に属する元素を添加してもよい。この場合、添加する元素としては、タングステンが好ましく、その含有割合は、例えば０．１〜６原子％が好ましい。
【００３６】
絶縁膜２４は、例えば化成液中で第１金属膜２２の表面に陽極酸化により形成された酸化膜からなる。
【００３７】
第２金属膜２６は、導電性の金属薄膜からなり、例えば、クロム単体又はクロム合金からなる。
【００３８】
画素電極３４は、例えばＩＴＯ（Indium Tin Oxide）膜等の、透明導電膜からなる。
【００３９】
また、図３の断面図に示すように、上述の第２金属膜及び画素電極は、同一のＩＴＯ膜等からなる透明導電膜３６から構成されてもよい。このような構成を持つＭＩＭ駆動素子２０’は、製造の際に、第２金属膜及び画素電極を同一の製造工程により形成できる利点がある。尚、図３において図２と同様の構成要素には同一参照符号を付し、その説明は省略する。
【００４０】
更にまた、図４の平面図及び図５のＢ−Ｂ断面図に示すように、ＭＩＭ駆動素子４０は、所謂バック・ツー・バック（Back To Back）構造、即ち第１のＭＩＭ駆動素子４０ａと第２のＭＩＭ駆動素子４０ｂとを極性を反対にして直列に接続した構造を持つように構成されてもよい。尚、図４及び図５において図１及び図２と同様の構成要素には同一参照符号を付し、その説明は省略する。
【００４１】
図４及び図５において、第１のＭＩＭ駆動素子４０ａは、ＭＩＭアレイ基板３０上に形成された絶縁膜３１を下地として、この上に順に形成されたタンタル等からなる第１金属膜４２、陽極酸化膜等からなる絶縁膜４４及びクロム等からなる第２金属膜４６ａから構成されている。他方、第２のＭＩＭ駆動素子４０ｂは、ＭＩＭアレイ基板３０上に形成された絶縁膜３１を下地として、この上に順に形成された第１金属膜４２、絶縁膜４４及び第１金属膜４６ａから離間した第２金属膜４６ｂから構成されている。
【００４２】
第１のＭＩＭ駆動素子４０ａの第２金属膜４６ａは、走査線４８に接続され、第２のＭＩＭ駆動素子４０ｂの第２金属膜４６ｂは、ＩＴＯ膜等からなる画素電極４５に接続されている。従って、走査信号は、走査線４８から第１及び第２のＭＩＭ駆動素子４０ａ及び４０ｂを介して画素電極４５に供給される。尚、走査線４８に代えてデータ線（図６参照）をＭＩＭアレイ基板３０上に形成し、第１のＭＩＭ駆動素子４０ａの第２金属膜４６ａに接続するように構成してもよい。
【００４３】
この図４及び図５に示した例では、絶縁膜４４は、図１及び図２に示した例における絶縁膜２４に比べて膜厚が小さく、例えば半分程度の膜厚に設定されている。
【００４４】
以上、２端子型非線形素子としてＭＩＭ駆動素子の幾つかの例について説明したが、ＺｎＯ（酸化亜鉛）バリスタ、ＭＳＩ（Metal Semi-Insulator）駆動素子、ＲＤ（Ring Diode）などの双方向ダイオード特性を有する２端子型非線形素子を本実施の形態のアクティブマトリクス駆動方式の液晶表示パネルに適用可能である。
【００４５】
（液晶表示パネル）
次に、上述のＭＩＭ駆動素子２０を用いたアクティブマトリクス駆動方式の液晶表示パネルの実施の形態について図６及び図７を参照して説明する。尚、図６は、本実施の形態における液晶表示パネルを駆動回路と共に示した等価回路図であり、図７は、本実施の形態における液晶表示パネルを模式的に示す部分破断斜視図である。
【００４６】
図６において、液晶表示パネル１０は、ＭＩＭアレイ基板３０又はその対向基板上に配列された複数の走査線１２が走査信号駆動回路１００に接続されており、ＭＩＭアレイ基板３０又はその対向基板上に配列された複数のデータ線１４がデータ信号駆動回路１１０に接続されている。また、前記走査信号駆動回路１００及び前記データ信号駆動回路１１０には、これらの駆動回路に対して必要な信号を出力する駆動制御回路１２０が接続されている。尚、走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０は、図１及び図２に示したＭＩＭアレイ基板３０又はその対向基板上に形成されていてもよく、この場合には、駆動回路を含んだ液晶表示装置（液晶表示モジュール）となる。或いは、走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０は、液晶表示パネルとは独立したＩＣから構成され、所定の配線を経て走査線１２やデータ線１４に接続されてもよく、この場合には、駆動回路を含まない液晶表示装置（液晶表示モジュール）となる。
【００４７】
各画素領域１６において、走査線１２は、ＭＩＭ駆動素子２０の一方の端子に接続されており（図１参照）、データ線１４は、液晶層１８及び図１に示した画素電極３４を介してＭＩＭ駆動素子２０の他方の端子に接続されている。従って、各画素領域１６に対応する走査線１２に走査信号が供給され、データ線１４に当該画素領域をオン状態とするデータ信号が供給されると、当該画素領域におけるＭＩＭ駆動素子２０にＭＩＭ駆動素子２０の閾値電圧以上の電圧が印加され、ＭＩＭ駆動素子２０がオン状態となる。そして、ＭＩＭ駆動素子２０を介して、画素電極３４及びデータ線１４間にある液晶層１８に駆動電圧が印加される。
【００４８】
尚、走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０をＭＩＭアレイ基板３０上に設けると、ＭＩＭ駆動素子２０についての薄膜形成プロセスと走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０についての薄膜形成プロセスとを同時に行える利点がある。但し、例えばＴＡＢ（テープオートメイテッドボンディング）方式で実装された走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０を含むＬＳＩに、ＭＩＭアレイ基板３０の周辺部に設けられた異方性導電フィルムを介して走査線１２及びデータ線１４を接続する構成を採れば、液晶表示パネル１０の製造がより容易となる。また、前述のＬＳＩをＭＩＭアレイ基板３０及びその対向基板上に異方性導電フィルムを介して直接実装するＣＯＧ（チップオングラス）方式を用いて、走査線１２及びデータ線１４と接続する構成を採ることもできる。
【００４９】
図７において、液晶表示パネル１０は、ＭＩＭアレイ基板３０と、これに対向配置される透明な第２基板の一例を構成する対向基板３２とを備えている。対向基板３２は、例えばガラス基板からなる。ＭＩＭアレイ基板３０には、マトリクス状に複数の透明な画素電極３４が設けられている。複数の画素電極３４は、所定のＸ方向に沿って夫々延びておりＸ方向に直交するＹ方向に配列された複数の走査線１２に夫々接続されている。画素電極３４、ＭＩＭ駆動素子２０、走査線１２等の液晶に面する側には、例えばポリイミド薄膜などの有機薄膜からなりラビング処理等の所定の配向処理が施された配向膜が設けられている。
【００５０】
他方、対向基板３２には、Ｙ方向に沿って夫々延びておりＸ方向に短冊状に配列された複数のデータ線１４が設けられている。データ線１４の下側には、例えばポリイミド薄膜などの有機薄膜からなりラビング処理等の所定の配向処理が施された配向膜が設けられている。この場合データ線１４は、少なくとも画素電極３４と対向する部分については、ＩＴＯ膜等の透明導電膜から形成される。但し、データ線１４に代えて走査線１２を対向基板３２の側に形成する場合には、走査線１２がＩＴＯ膜等の透明導電膜から形成される。
【００５１】
対向基板３２には、液晶表示パネル１０の用途に応じて、例えばストライプ状、モザイク状、トライアングル状等に配列された色材膜からなるカラーフィルタが設けられてもよく、更に、例えばクロムやニッケルなどの金属材料やカーボンやチタンをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられていてもよい。このようなカラーフィルタやブラックマトリクスにより、一つの液晶表示パネルによるカラー表示を可能としたり、コントラストの向上や色材の混色防止などにより、高品位の画像を表示できるようになる。
【００５２】
このように構成され、画素電極３４とデータ線１４とが対面するように配置されたＭＩＭアレイ基板３０と対向基板３２との間には、対向基板３２の周辺に沿って配置されるシール剤により囲まれた空間に液晶が封入され、液晶層１８（図６参照）が形成される。液晶層１８は、画素電極３４及びデータ線１４からの電界が印加されていない状態で前述の配向膜により所定の配向状態を採る。液晶層１８は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール剤は、両基板３０及び３２をそれらの周辺で張り合わせるための接着剤であり、両基板間の距離を所定値とするためのスペーサが混入されている。
【００５３】
図６において、走査信号駆動回路１００がパルス的にＭＩＭ駆動素子２０に所定電圧の走査信号を順次送るのに合わせて、データ信号駆動回路１１０は表示信号の階調レベルに応じたパルス幅を有するデータ信号をデータ線１４に順次送る。図７において、このように画素電極３４及びデータ線１４に電圧が印加されると、この画素電極３４とデータ線１４とに挟まれた部分における液晶層の配向状態が、ＭＩＭ駆動素子２０を介して印加される駆動電圧により変化し、ノーマリーホワイトモードであれば、駆動電圧が印加された状態で入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、駆動電圧が印加された状態で入射光がこの液晶部分を通過可能とされ、全体として液晶表示パネル１０からは表示信号に応じたコントラストを持つ光が出射する。
【００５４】
また、図１から図７には示されていないが、対向基板３２の投射光が入射する側及びＭＩＭアレイ基板３０の投射光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、ＤＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００５５】
次に、図６に示した走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０の第１の実施の形態における構成及び動作について図８から図１０を参照して説明する。
【００５６】
先ず、走査信号駆動手段の一例を構成する走査信号駆動回路１００は、図８に示すように、後述する駆動制御回路１２０から出力される走査側クロック信号ＹＳＣＬに同期して、走査線端子Ｙ１〜Ｙｉに対して所定の順序で走査信号発生用のパルス信号を出力するシフトレジスタ１０４を有している。このシフトレジスタ１０４の動作は、イネーブルコントロール回路１０３から出力されるイネーブル信号により制御されており、イネーブル信号が動作許可状態になった時に前記シフトレジスタ１０４からのパルス信号の出力が開始される。このイネーブル信号の状態は、駆動制御回路１２０から出力されるシフトレジスタ用データＤＹＩＯのレベルにより決定されるように構成されており、シフトレジスタ用データＤＹＩＯは、イネーブルコントロール回路１０３により走査側クロック信号ＹＳＣＬの立ち下がりで入力される。そして、入力したデータＤＹＩＯがＬｏｗレベルである場合には前記イネーブル信号が動作許可状態とされ、Ｈｉｇｈレベルである場合には非許可状態とされる。従って、前記走査信号発生用のパルス信号は、データＤＹＩＯがＬｏｗレベルになった時にシフトレジスタ１０４により順次出力されることになる。また、シフトレジスタ１０４に対するクロックの供給は、クロック発生制御回路１０２によって制御されており、出力コントロール部制御回路１０１から停止信号が出力された場合には、シフトレジスタ１０４に対するクロックの供給は停止され、前記走査信号発生用のパルス信号が出力されないので、走査信号も出力されないことになる。このようなシーケンスは、走査線を間引くために、所定のタイミングで駆動制御回路１２０からＬｏｗレベルの走査信号の出力禁止信号ＸＩＮＨが出力された時に実行されるものである。詳しくは後述する。
【００５７】
また、シフトレジスタ１０４の次段には、出力コントロール回路１０６が設けられている。この出力コントロール回路１０６は、前記シフトレジスタ１０４からのパルス信号の立ち上がりに同期して走査信号を出力する回路であり、種々の制御信号に基づいて、各走査線端子毎の走査信号の出力の可否、及び選択期間と非選択期間における走査信号の電圧値を制御している。
【００５８】
例えば、インターレス駆動の場合には、１フィールドにおいて１走査線端子おきに走査信号を出力させる必要があるため、走査信号を出力させない走査線端子については、前記シフトレジスタ１０４からのパルス信号の入力を禁止する必要がある。そこで、駆動制御回路１２０から出力される選択信号ＳＥＬによりインターレス駆動が選択された場合には、出力コントロール部制御回路１０１から前記パルス信号の入力禁止信号が出力されるように構成されており、この入力禁止信号が入力されると、走査信号を出力する走査線端子が出力コントロール回路１０６により１フィールド毎に切り換えられる。
【００５９】
また、走査信号は、各画素の放電状態を平均化するために、１走査線毎に極性を反転させる必要がある。そこで、駆動制御回路１２０から交流化信号ＦＲＹを入力し、走査信号をオン状態にする期間（以下、選択期間とする）における走査信号の電位（以下、選択電位とする）を、交流化信号ＦＲＹの信号レベルに応じて切り換えている。交流化信号ＦＲＹは、クロック信号ＹＳＣＬの立ち上がりに同期して信号の極性が交互に反転するパルス状信号であり、出力コントロール回路１０６だけでなく、 ＬＣＤドライバー出力電圧選択回路１０５に接続される。ＬＣＤドライバー出力電圧選択回路１０５においては、交流化信号ＦＲＹの信号レベルに基づいて選択電位の極性が選択され、交流化信号ＦＲＹの信号レベルがＨｉｇｈレベルの場合に、選択電位の極性として負極性が選択され、交流化信号ＦＲＹの信号レベルがＬｏｗレベルの場合に、選択電位の極性として正極性が選択される。より具体的には、交流化信号ＦＲＹと逆位相の選択電位信号がＬＣＤドライバー出力電圧選択回路１０５から出力される。そして、出力コントロール回路１０６においては、シフトレジスタ１０４から出力されるパルス信号の立ち上がりで選択電位信号の極性と等しい極性の信号が出力され、交流化信号ＦＲＹの立ち下がりで逆極性の信号が出力される。従って、選択期間を示すシフトレジスタ１０４からのパルス信号の出力期間において、選択電位の極性を示すパルス信号が出力コントロール回路１０６から出力されることになる。また、シフトレジスタ１０４から出力されるパルス信号がシフトされるタイミング、即ち選択期間の切り換えタイミングと、交流化信号ＦＲＹの極性の切り換えタイミングとは同期しているため、隣り合う走査線の選択電位の極性は、互いに異なることになる。更に、本実施形態では、走査線数は奇数に設定されているため、ある一つの走査線に着目すると、次のフィールドにおけるその走査線の選択期間の交流化信号ＦＲＹの極性は、前のフィールドにおけるその走査線の選択期間の交流化信号ＦＲＹの極性と必ず異なることになる。従って、各走査線における選択電位の極性は、各フィールドごとに切り換えられることになる。
【００６０】
以上のようにして、各走査線ごとに出力コントロール回路１０６から出力されるパルス信号は、レベルシフタ１０７によってロジック系電位レベルから液晶駆動系電位レベルにレベルがシフトされ、ＬＣＤドライバー１０８に出力される。
【００６１】
ＬＣＤドライバー１０８には、走査信号の選択期間及び非選択期間における電位レベルを決定するＶ０，Ｖ１，Ｖ４，Ｖ５の４値の電圧が印加されており、上述した出力コントロール回路から出力されるパルス信号の極性が負極性の場合には、負極性の選択電位であるＶ５が選択され、また、前記パルス信号の極性が正極性の場合には、正極性の電位であるＶ０が選択される。そして、これらの電位を有し前記パルス信号と同形状の走査信号が各走査信号出力端子Ｙ１〜Ｙｉから出力されることになる。また、選択電位としてＶ５が選択された場合には、非選択期間においてはＶ１の電位が選択され、選択電位としてＶ０が選択された場合には、非選択期間の電位としてＶ４が選択される。
【００６２】
以上のようにして、走査線駆動回路１００の走査信号出力端子Ｙ１〜Ｙｉから図９に示すような走査信号が出力されることになる。尚、駆動方式に応じて、走査信号を走査線１２に一行毎に時分割で供給してもよいし、例えば３行毎などの複数の行毎に時分割で供給するようにしてもよい。
【００６３】
次に、データ信号駆動回路１１０の構成を図１０に基づいて説明する。図１０に示すように、データ信号駆動回路１１０においては、第１ラッチ１１２が備えられており、後述する駆動制御回路１２０から出力される階調データＤＡ０〜ＤＡ５が、この第１ラッチ１１２に各データ線ごとにラッチされる。階調データＤＡ０〜ＤＡ５は、各データ線のデータとしてシリアル出力されるように構成されており、駆動制御回路１２０から出力されるデータ側クロック信号ＸＳＣＬに同期してシフトレジスタ１１１から出力されるシフトパルスが、ラッチのタイミングを形成している。このようにして第１ラッチ１１２にラッチされた階調データＤＡ０〜ＤＡ５は、駆動制御回路１２０から出力されるラッチパルスＬＰの立ち下がりで第２ラッチ１１３にラッチされ、デコーダ１１５に出力される。
【００６４】
デコーダ１１５は、階調データＤＡ０〜ＤＡ５に応じたパルス幅を有するパルス信号を出力する回路であり、このパルス信号の出力はグレースケールコントロール１１４からの分周信号に同期して行われる。グレースケールコントロール１１４は、駆動制御回路１２０から出力される階調発生基本クロックＧＣＰを分周する回路であり、この分周されたクロック信号をデコーダ１１５に入力し、階調データＤＡ０〜ＤＡ５により表される６ビットのデータを、デコーダ１１５において前記分周されたクロック信号に基づいてカウントすることにより、階調データに応じたパルス幅の階調データ信号が得られる。この階調データ信号は正極性で出力され、例えばグレースケール値が最大の６３の場合には、 Ｈｉｇｈレベルの期間が前記分周されたクロック信号の６３倍の期間となるパルス幅を有する階調データ信号として出力されることになる。そして、この階調データ信号と、駆動制御回路１２０から出力される交流化信号ＦＲＸとの排他的論理和の論理演算を行って、その結果をＮＯＴ回路により反転することにより、最終的にデコーダ１１５から出力される表示データ信号を得ている。この交流化信号ＦＲＸは、ラッチパルスＬＰの立ち下がりに同期して極性を交互に反転させるパルス信号であり、前記論理演算の結果、交流化信号ＦＲＸがＨｉｇｈレベルの期間においては階調データ信号と同極性の信号を表示データ信号として出力し、交流化信号ＦＲＸがＬｏｗレベルの期間においては階調データ信号と逆極性の信号を表示データ信号として出力する。従って、ラッチパルスＬＰが水平同期信号に同期して出力される毎に前記交流化信号ＦＲＸの極性が反転され、その度に前記階調データ信号は極性が反転されるので、結局、表示データ信号は一走査線ごとに極性が反転させられた信号となる。つまり、階調データ信号が最高値のグレースケールを有するデータに基づく信号である場合には、表示データ信号は交流化信号ＦＲＸに同期して極性が反転するパルス信号となる。
【００６５】
そして、デコーダ１１５により出力される表示データ信号は、レベルシフタ１１６によりロジック系の電位レベルから液晶駆動系の電位レベルに変換され、ＬＣＤドライバー１１７により、各データ信号出力端子Ｘ１〜Ｘｊから出力されることになる。
【００６６】
次に、以上のような走査信号駆動回路１００及びデータ信号駆動回路１１０を制御するための駆動制御回路１２０の構成を図１１に基づいて説明する。
【００６７】
駆動制御回路１２０には、図１１に示すように、基本タイミング作成部１２１が備えられており、基本タイミング作成部１２１は、コンポジット信号から抽出される垂直同期信号及び水平同期信号と内部のクロック信号とをＰＬＬ１２７により同期させ、駆動制御回路１２０内で使用する各種のタイミング信号を作成する。
【００６８】
例えば、駆動制御回路１２０に備えられたＡ／Ｄコントロール部１２２にクロック信号を出力することにより、 Ａ／Ｄコントロール部１２２からはＡ／Ｄ変換用のクロック信号が出力され、前記コンポジット信号から抽出されたアナログの映像データが、前記クロック信号に同期してＡ／Ｄコンバータ１２６により６ビットのデジタルデータにＡ／Ｄ変換される。そして、このデジタルデータは、データラッチ部１２４に出力され、前記基本タイミング作成部１２１から出力されるストローブ信号により、データラッチ部１２４にラッチされる。
【００６９】
一方、駆動制御回路１２０には、上述した走査信号駆動回路１００及びデータ信号駆動回路１１０に対する各種の制御信号を出力する駆動回路コントロール部１２３が備えられている。そして、前記基本タイミング作成部１２１は、垂直同期信号及び水平同期信号に同期して、前記各種の制御信号を出力する。具体的には、水平同期信号に同期させてデータ信号駆動回路１１０に対するラッチパルスＬＰを出力し、また、このラッチパルスＬＰに同期させてデータ信号駆動回路１１０に対するクロック信号ＸＳＣＬ及び走査信号駆動回路１００に対するクロック信号ＹＳＣＬを出力する。更には、走査信号駆動回路１００に対して上述したシフトレジスタ用のデータ信号ＤＹＩＯを出力し、データ信号駆動回路１１０に対するグレイスケールコントロール用のクロック信号ＧＣＰを出力する。
【００７０】
また、前記データラッチ部１２４にラッチされたデータは階調データＤＡ０〜ＤＡ５としてデータ信号駆動回路１１０に出力されるが、後述するように間引きを行う際には、間引きを行う水平走査期間の前の水平走査期間において、データマスク信号を出力し、ＯＲ回路１２５によりデータのマスクを行うように構成されている。詳しくは後述する。
【００７１】
以上のような駆動制御回路１２０により出力される制御信号、及び走査信号駆動回路１００とデータ信号駆動回路１１０による出力される走査信号波形及びデータ信号の波形の例を図１２に示す。なお、図１２の例では、階調データはグレースケールが最高値のデータであり、データ信号駆動回路１１０のデコーダ１１５により１水平走査期間中Ｈｉｇｈレベルを維持して出力されるデータである。つまり、ノーマリーホワイトモードでは画素を最低輝度とするデータであり、ノーマリーブラックモードでは画素を最高輝度とするデータである。
【００７２】
各画素及び液晶には図１２に示すような波形の電圧が印加され、各画素はＭＩＭ素子の閾値との関係で選択期間にのみオン状態となるように構成されている。つまり、各画素においては、選択期間の前後の水平走査期間における印加電圧が、ＭＩＭ素子の閾値よりも低い電圧に設定されているので、選択期間以外にオン状態になることがない。
【００７３】
次に、以上のような本実施形態の液晶表示パネルにおける間引き処理について説明する。
【００７４】
本実施形態の液晶表示パネルは、上述したような構成により、ＮＴＳＣ方式で出力される映像信号を表示するように水平走査線数が設定されているため、ＰＡＬ方式で出力される映像信号を表示するためには、水平走査線を何本かに１本の割合で間引く必要がある。そこで、本実施形態においては、駆動制御回路１２０の駆動回路コントロール部１２３に垂直同期信号と水平同期信号をカウントするカウンタを備え、１垂直期間毎に水平同期信号をカウントして、カウント値が所定数になった時に、走査信号駆動回路１００に対して上述した禁止信号ＸＩＮＨを出力することにより、水平走査線を間引くように構成されている。つまり、この禁止信号ＸＩＮＨを１水平走査期間中Ｌｏｗレベル信号にすることにより、図８に示す走査信号駆動回路１００の出力コントロール部制御回路１０１は、クロック発生制御回路１０２に対してクロック供給の停止信号を出力し、シフトレジスタ１０４へのクロック信号の供給が停止される。従って、図１３に示すように、この間引きを行う水平走査期間Ｔ１においては、走査信号発生のパルス信号がシフトレジスタ１０４から出力されず、水平走査線が間引かれたことになる。
【００７５】
一方、この水平走査線の間引き処理に対応して、表示データについても間引きを行う必要がある。そこで、この表示データの間引き処理を行う一つの方法として、データ信号駆動回路１１０に出力される交流化信号ＦＲＸの極性を間引き期間において変化させないという方法が提案された。
【００７６】
データ信号駆動回路１１０のデコーダ１１５においては、上述したように、交流化信号ＦＲＸに応じて階調データ信号の極性を反転させる処理を行っているため、例えば図１３に示すように、間引き期間Ｔ１の前の水平走査期間Ｔ０における交流化信号ＦＲＸの極性が正極性であった場合には、間引き期間Ｔ１の次の水平走査期間である期間Ｔ２においては、交流化信号ＦＲＸの極性を負極性にする必要がある。そこで、従来は、間引き期間Ｔ１においては、その前の水平走査期間Ｔ０における交流化信号ＦＲＸの極性をそのまま維持するように構成していた。
【００７７】
このように構成することにより、間引き期間Ｔ１以降の期間においては、走査信号及びデータ信号共に通常と同様の処理が行われることになり、水平走査信号を適切に間引くことができるので、ＮＴＳＣ方式を基準とした液晶表示パネルにおいてもＰＡＬ方式で出力される映像信号に基づいて表示を行うことができた。
【００７８】
しかしながら、このように従来の方法によれば、間引き期間Ｔ１の前の水平走査期間Ｔ０における水平走査線上の画素のコントラストが他の水平走査線のコントラストと異なるという問題があった。
【００７９】
図１３に示すように、間引き期間Ｔ１の前の水平走査期間Ｔ０においては、水平走査線Ｙｎ＋１に正極性の選択電位を有する走査信号が出力され、該当画素がオン状態となる。例えば、データ線Ｘｎに正極性の表示データ信号が出力されることにより、水平走査線Ｙｎ＋１とデータ線Ｘｎの交点における画素に所定の電圧が印加され、ＭＩＭ素子がオン状態となり、更に液晶に対する充電も開始され、液晶は所定の電圧まで充電される。しかしながら、上述した間引き処理により、交流化信号ＦＲＸの極性をこの水平走査期間Ｔ０の次の水平走査期間であるＴ１の期間中維持すると、次のような問題が生ずる。例えば間引き期間Ｔ１の階調データが最高値のグレースケールを有するデータであったとすれば、図１３に示すように、データ線Ｘｎのデータ信号は、間引き期間Ｔ１の全期間において、正極性の信号となり、水平走査線Ｙｎ＋１とデータ線Ｘｎの交点における画素には、液晶に充電されていた電圧を急激に放電させる方向の電圧が印加されることになる。その結果、他の水平走査線における各画素と比べて当該画素の液晶の電圧は急峻に変化することになり、コントラストが異なることになるのである。
【００８０】
そこで、本実施形態においては、表示データの間引き処理を行う場合には、単に直前の水平走査期間Ｔ０における交流化信号ＦＲＸの極性を維持するのではなく、間引き期間Ｔ１においては一旦直前の水平走査期間Ｔ０における交流化信号ＦＲＸの極性を所定期間反転させ、その後に交流化信号ＦＲＸの極性を、直前の水平走査期間Ｔ０における極性と同極性とするように構成した。このように構成することにより、間引き期間においては、液晶に充電されている電圧を急激に放電させることがなく、他の水平走査線とほぼ同じコントラストを保つことができる。
【００８１】
このような構成を実現するために、本実施形態においては、駆動制御回路１２０の駆動回路コントロール部１２３を図１４に示すように構成した。図１４において、駆動回路コントロール部１２３に垂直同期信号をカウントする垂直カウンタ１３０、水平同期信号をカウントする水平カウンタ１３１、交流化信号ＦＲＸを発生させるＦＲＸ発生回路１３３を備えた点は従来と同様である。しかしながら、本実施形態においては、電圧パルス発生回路１３２と、Ｅｘ−ＯＲ回路１３５とを備えており、水平カウンタ１３１のカウンタ値が所定値に達し、間引き処理を行うタイミングになった時に、電圧パルス発生回路１３２から図１５に示すように間引き期間Ｔ１の前の水平走査期間Ｔ０における交流化信号ＦＲＸと同極性のパルス信号を出力させ、このパルス信号と間引き期間Ｔ１における交流化信号ＦＲＸとの排他的論理和をＥｘ−ＯＲ回路１３５により論理演算させる。これにより、図１５に示すように、間引き期間Ｔ１の当初の交流化信号ＦＲＸは、前の水平走査期間Ｔ０における極性と逆極性の信号となり、前の水平走査期間Ｔ０に対応する水平走査線上の画素の液晶に急激な放電を起こさせることがない。
【００８２】
更に、本実施形態においては、図１４に示すように、データマスクパルス発生回路１３４とＯＲ回路１２５とを備え、図１５に示すように、間引きを行う前の水平走査期間Ｔ０において、間引き期間Ｔ１における階調データをマスクし、Ｈｉｇｈレベル信号に固定することとした。このように構成することにより、間引き期間Ｔ１に対応する階調データ信号は必ずＨｉｇｈレベル信号となり、上述のようにＥｘ−ＯＲ回路１３５により排他的論理和による論理演算を行った後の交流化信号ＦＲＸの波形を常にデータ信号に反映させることができる。これは、上述したように、デコーダ１１５において、階調データ信号と交流化信号ＦＲＸとの排他的論理和及びＮＯＴ回路の論理演算を行うことにより、表示データ信号を得ているためである。
【００８３】
図１６に本実施形態における間引き処理を行った場合の各信号の波形例を示す。図１６に示すように、間引き期間Ｔ１の前の水平走査期間Ｔ０に、走査信号が供給された水平走査線上の画素の液晶には、充電された電圧を急激に放電させる方向の電圧は印加されないので、当該水平走査線のコントラストは他のコントラストとほぼ同じ状態になるのである。図１７に、当該画素における液晶に印加される電圧の変換を比較して示す。図１７からも判るように、本実施形態による場合には、当該液晶の電圧の変化を、間引き処理を行わない場合とほぼ同様に抑えることができる。
【００８４】
以上のように、本実施形態の液晶表示パネルによれば、ＮＴＳＣ方式を基準としてＰＡＬ方式の映像信号を表示可能に構成した場合でも、各水平走査線のコントラストを均一にすることができ、良好な画像を表示することができる。
【００８５】
なお、以上説明した液晶表示パネル１０は、例えばカラー液晶プロジェクタに適用される場合には、３つの液晶表示パネル１０がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになるので、対向基板３２上にカラーフィルタを設ける必要はない。他方、液晶表示パネル１０は、例えば直視型や反射型のカラー液晶テレビに適用される場合には、画素電極３４に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板３２上に形成してもよい。
【００８６】
液晶表示パネル１０において、ＭＩＭアレイ基板３０側における液晶分子の配向不良を抑制するために、画素電極３４、ＭＩＭ駆動素子２０、走査線１２等の全面に平坦化膜をスピンコート等で塗布してもよく、又はＣＭＰ処理を施してもよい。
【００８７】
また、以上の実施の形態では、所謂“４値駆動法”に基づいて、時間的又は空間的な平均化を行うようにしたが、本発明によれば、例えば特開平２−１２５２２５号公報等に開示された充放電駆動法に基づいて同様に時間的又は空間的な平均化を行うことも可能である。
【００８８】
更に、液晶表示パネル１０においては、一例として液晶層１８をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶表示パネルの高輝度化や低消費電力化の利点が得られる。更に、画素電極３４をＡｌ等の反射率の高い金属膜から構成することにより、液晶表示パネル１０を反射型液晶表示装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶表示パネル１０においては、液晶層に対し垂直な電界（縦電界）を印加するように対向基板３２の側にデータ線１４を設けているが、液晶層に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極３４を夫々構成する（即ち、対向基板３２の側には縦電界発生用の電極を設けることなく、ＭＩＭアレイ基板３０の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【００８９】
（電子機器）
次に、以上詳細に説明した液晶表示パネル１０、走査信号駆動回路１００及びデータ信号駆動回路１１０を備えた電子機器の実施の形態について図１８から図２２を参照して説明する。
【００９０】
先ず図１８に、このように液晶表示パネル１０等を備えた電子機器の概略構成を示す。
【００９１】
図１８において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、前述の走査信号駆動回路１００及びデータ信号駆動回路１１０を含む駆動回路１００４、前述の液晶表示パネル１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、同調回路等を含み、クロック発生回路１００８からのクロックに基いて、所定フォーマットのビデオ信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロックに基いて入力された表示情報から前述の６ビットの６４階調のデジタル信号DATA（Ｄ０〜Ｄ５）を順次生成し、クロックCLKと共に駆動回路１００４に出力する。駆動回路１００４は、走査信号駆動回路１００及びデータ信号駆動回路１１０によって前述の駆動方法により液晶表示パネル１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶表示パネル１０を構成するＭＩＭアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【００９２】
次に図１９乃至図２２に、このように構成された電子機器の具体例を夫々示す。
【００９３】
図１９において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＭＩＭアレイ基板上に搭載された液晶表示パネル１０を含む液晶表示モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１０Ｒ、１０Ｇ及び１０Ｂとして用いた投射型プロジェクタとして構成されている。液晶プロジェクタ１１００では、白色光源のランプユニット１１０２から投射光が発せられると、ライトガイド１１０４の内部で、複数のミラー１１０６を介して、２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１０Ｒ、１０Ｇ及び１０Ｂに夫々導かれる。そして、ライトバルブ１０Ｒ、１０Ｇ及び１０Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投写レンズ１１１４を介してスクリーンなどにカラー画像として投写される。
【００９４】
図２０において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶表示パネル１０がトップカバーケース１２０６内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【００９５】
図２１において、電子機器の他の例たるページャ１３００は、金属フレーム１３０２内に前述の駆動回路１００４がＭＩＭアレイ基板上に搭載されて液晶表示モジュールをなす液晶表示パネル１０が、バックライト１３０６ａを含むライトガイド１３０６、回路基板１３０８、第１及び第２のシールド板１３１０及び１３１２、二つの弾性導電体１３１４及び１３１６、並びにフィルムキャリアテープ１３１８と共に収容されている。この例の場合、前述の表示情報処理回路１００２（図１８参照）は、回路基板１３０８に搭載してもよく、液晶表示パネル１０のＭＩＭアレイ基板上に搭載してもよい。更に、前述の駆動回路１００４を回路基板１３０８上に搭載することも可能である。
【００９６】
尚、図２１に示す例はページャであるので、回路基板１３０８等が設けられている。しかしながら、駆動回路１００４や更に表示情報処理回路１００２を搭載して液晶表示モジュールをなす液晶表示パネル１０の場合には、金属フレーム１３０２内に液晶表示パネル１０を固定したものを液晶表示装置として、或いはこれに加えてライトガイド１３０６を組み込んだバックライト式の液晶表示装置として、生産、販売、使用等することも可能である。
【００９７】
また図２２に示すように、駆動回路１００４や表示情報処理回路１００２を搭載しない液晶表示パネル１０の場合には、駆動回路１００４や表示情報処理回路１００２を含むＩＣ１３２４がポリイミドテープ１３２２上に実装されたＴＣＰ（Tape Carrier Package）１３２０に、ＭＩＭアレイ基板３０の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶表示装置として、生産、販売、使用等することも可能である。
【００９８】
以上図１９から図２２を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１８に示した電子機器の例として挙げられる。
【００９９】
以上説明したように、本実施の形態によれば、比較的簡易な構成を持ち、高階調表示が可能であり且つ階調表示における信頼性が高い液晶表示装置を備えた各種の電子機器を実現できる。
【０１００】
【発明の効果】
本発明によれば、走査信号の出力を禁止させる禁止信号の出力期間においては、当該出力期間の直前の基準信号の一周期における交流化信号の極性を維持する期間と、当該極性とは逆の極性に切り換える期間とを設けるようにしたので、水平走査線を間引いて表示を行う場合でも、間引く直前の水平走査線のコントラストを低下させることがなく、良好な映像の表示を行うことができる。従って、ＮＴＳＣ方式を基準として、ＰＡＬ方式の映像信号が入力された場合でも、均一なコントラストで良好な映像を表示することができる。
【図面の簡単な説明】
【図１】 本発明による液晶表示パネルの実施の形態に備えられるＭＩＭ駆動素子の一例を画素電極と共に示す平面図である。
【図２】 図１のＡ−Ａ断面図である。
【図３】 液晶表示パネルの実施の形態に備えられるＭＩＭ駆動素子の他の例を示す断面図である。
【図４】 液晶表示パネルの実施の形態に備えられるＭＩＭ駆動素子の更に他の例を画素電極と共に示す平面図である。
【図５】 図４のＢ−Ｂ断面図である。
【図６】 液晶表示パネルの実施の形態を構成する回路を示す等価回路図である。
【図７】 液晶表示パネルの実施の形態を模式的に示す部分破断斜視図である。
【図８】 本発明による走査信号駆動回路の一実施形態を示すブロック図である。
【図９】 図８の走査信号駆動回路による動作を示すタイミングチャートである。
【図１０】 本発明によるデータ信号駆動回路の一実施形態を示すブロック図である。
【図１１】 本発明による駆動制御回路の一実施形態示すブロック図である。
【図１２】 本発明の駆動装置による動作を示すタイミングチャートである。
【図１３】 従来の間引き処理方法を採用した比較例の駆動装置による間引き処理を含む動作を示すタイミングチャートである。
【図１４】 本発明による駆動制御回路内の駆動コントロール部の一実施形態を示すブロック図である。
【図１５】 図１４の駆動コントロール部による動作を示すタイミングチャートである。
【図１６】 本発明の駆動装置による間引き処理を含む動作を示すタイミングチャートである。
【図１７】 （ａ）は本発明の駆動装置による通常動作時の画素電位及び液晶電位を示す図、（ｂ）は比較例の駆動装置による間引き動作時の（ａ）と同一の画素における画素電位及び液晶電位を示す図、（ｃ）は本発明の駆動装置による間引き動作時の（ａ）と同一の画素における画素電位及び液晶電位を示す図である。
【図１８】 本発明による電子機器の実施の形態を示すブロック図である。
【図１９】 電子機器の一例としての液晶プロジェクタを示す断面図である。
【図２０】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図２１】 電子機器の一例としてのページャを示す分解斜視図である。
【図２２】 電子機器の一例としてのＴＣＰを用いた液晶表示装置を示す斜視図である。
【図２３】 （ａ）は従来のＭＩＭ駆動素子等を用いた液晶表示パネルの基本構成を示す図、（ｂ）は走査信号線に供給される走査信号の波形を示す図、（ｃ）はデータ信号線に供給されるデータ信号の波形を示す図、（ｄ）は前記走査信号線と前記データ信号線の交点となる画素に印加される電圧の波形を示す図である。
【図２４】 従来の間引き処理を説明するためのタイミングチャートである。
【符号の説明】
１０…液晶表示パネル
１２、４８…走査線
１４…データ線
１８…液晶層
２０、２０’、４０ａ、４０ｂ…ＭＩＭ駆動素子
３０…ＭＩＭアレイ基板
３２…対向基板
３４、４５…画素電極
１００…走査線駆動回路
１１０…データ線駆動回路
１２０…駆動制御回路
１２３…駆動コントロール部
１２４…データラッチ部
１２５…論理回路
１１００…液晶プロジェクタ
１２００…パーソナルコンピュータ
１３００…ページャ[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of liquid crystal display panel driving devices, liquid crystal display devices, and electronic equipment, and in particular, active using two-terminal nonlinear elements having bidirectional diode characteristics such as MIM (Metal Insulator Metal) driving elements. The present invention belongs to a technical field of a matrix driving type liquid crystal display panel driving device, a liquid crystal display device (liquid crystal display module) including the driving device, and an electronic device including the liquid crystal display device.
[0002]
[Prior art]
Conventionally, as an active matrix liquid crystal display panel, there is a liquid crystal display panel using a two-terminal type non-linear element having bidirectional diode characteristics such as an MIM driving element in addition to a TFT (thin film transistor) driving element. MIM driving elements and the like have steep thresholds, and are therefore advantageous in that there are fewer problems of crosstalk between pixels compared to the conventional simple matrix driving system. Compared to TFT driving elements, the element configuration and manufacturing process are advantageous. Is advantageous in that it is relatively simple.
[0003]
In a liquid crystal display panel using this type of MIM driving element or the like, a circuit in which a liquid crystal layer and a layer such as an MIM driving element are connected in series at the intersection of a data signal line and a timing signal line. A different driving method is used. A quaternary driving method as an example of a driving method of a liquid crystal display panel using the MIM driving element will be described with reference to FIG.
[0004]
FIG. 23A is a diagram showing a basic configuration of a liquid crystal display panel using MIM driving elements and the like, and FIG. 23B is a diagram showing a waveform of a timing signal applied to the timing signal line Yi. . The timing signal is composed of a scanning period and an accumulation period as shown in the figure. FIG. 23C is a diagram showing the waveform of the data signal applied to the data signal line Xj, and the data signal is 1 horizontal as shown in the figure in order to average the discharge state of each pixel. The polarity can be reversed every period. Further, FIG. 23D is a diagram showing the waveform of the drive signal applied to the pixel with the highest luminance.
[0005]
Each signal as described above is applied to the timing signal line Yi and the data signal line Xj every one horizontal period, and by performing this application over one vertical period, display of one field is performed. For example, in the case of an interlace system, one frame is displayed by displaying two fields, and a television image can be displayed.
[0006]
[Problems to be solved by the invention]
However, there are different video signal systems such as the NTSC system or the PAL system, and the number of horizontal scanning lines in one vertical period is 262 or 263 for the NTSC system and 312 or 313 for the PAL system. Because of the difference, the conventional method cannot display images of both methods in an appropriate display area.
[0007]
Therefore, with the NTSC system having a small number of horizontal scanning lines as a standard, when displaying a PAL video signal, a system in which one horizontal scanning line is thinned out has been proposed. According to this method, video can be appropriately displayed regardless of the NTSC method or the PAL method.
[0008]
This thinning method will be described with reference to FIG. The timing of thinning is performed by counting the horizontal synchronization signal and prohibiting the output of the timing signal when the count value reaches a predetermined value. In this thinning-out period, as shown in FIG. 23, the data signal maintains the polarity in the period T1 immediately before the thinning-out period T2. In this example, all data signals are high level signals (indicating that display data is present).
[0009]
The reason for maintaining the polarity in this manner is to average the discharge state of each pixel by supplying a data signal having a polarity different from that of the period T1 in the period T3 after the end of the thinning period T2.
[0010]
However, as shown in FIG. 24, when the polarity of the data signal is kept the same as that of the period T1 in the entire period of the thinning period T2, the level of the signal supplied to the horizontal scanning line Yi in the thinning period T2 is In spite of the low level, the polarity of the data signal is the same as that of the period T1, so that the voltage in the direction in which charges are rapidly discharged in the pixels on the horizontal scanning line Yi compared to the normal case. Therefore, there is a problem that the voltage state of the liquid crystal is different from that of other scanning lines, and the contrast is different from that of other horizontal scanning lines.
[0011]
Accordingly, there is a problem in that the contrast becomes non-uniform on the entire screen and a television image cannot be displayed satisfactorily.
[0012]
The present invention has been made in view of the above-mentioned problems, and is a two-terminal nonlinear characteristic having bidirectional diode characteristics such as an MIM driving element capable of making the contrast uniform while making the NTSC system and the PAL system common. It is an object of the present invention to provide a driving device for an active matrix liquid crystal display panel using an element, a liquid crystal display device including the driving device, and an electronic device including the liquid crystal display device.
[0013]
[Means for solving the problem]
In order to solve the above problems, a driving device for a liquid crystal display panel according to claim 1 includes a pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of data lines provided on one substrate, A liquid crystal display panel comprising a plurality of scanning lines provided on the other substrate, and a plurality of pixels comprising a two-terminal nonlinear element and the liquid crystal connected in series between the data lines and the scanning lines And a scanning signal driving means for supplying a scanning signal to the plurality of scanning lines in a time division manner based on a scanning timing signal at least for each row, and a data signal to the plurality of data lines. A data signal drive that supplies the scanning signal in synchronization with the supply timing of the scanning signal by the driving means and alternately inverts the polarity of the data signal supplied to each column with reference to a predetermined reference potential based on the AC signal. Means, a data signal output means for outputting the data signal, a counting means for counting the number of repetitions of the reference signal output from the outside at a predetermined period, and the period in synchronism with the period of the reference signal. A scanning timing signal output means for outputting a scanning timing signal, and a prohibiting signal output for outputting a prohibiting signal for prohibiting the output of the scanning signal within at least one cycle of the reference signal for each predetermined count value by the counting means. Means, an alternating signal output means for outputting the alternating signal that alternately inverts the polarity based on a predetermined reference potential in synchronization with the cycle of the reference signal, and the output period of the prohibition signal, A period for maintaining the polarity of the AC signal in one cycle of the reference signal immediately before the output of the prohibition signal, and the predetermined reference potential as a reference The sex is characterized in that a switching signal control means for providing a time for switching to the opposite polarity.
[0014]
According to the liquid crystal display panel driving device of the first aspect, the scanning timing signal is output by the scanning timing signal output means in synchronization with the cycle of the reference signal output from the outside at a predetermined cycle. Next, based on the scanning timing signal, the scanning signal driving unit supplies the scanning signal to the plurality of scanning lines in a time division manner at least for each row. On the other hand, the data signal is supplied to the plurality of data lines in synchronization with the supply timing of the scan signal by the scan signal driving means, and the scan line to which the scan signal is supplied and the data signal are supplied. The two-terminal nonlinear element of the pixel at the intersection with the data line is turned on, and the liquid crystal of the pixel is charged. When the supply of the scanning signal to the pixel is finished, a voltage lower than that at the time of charging is applied to the liquid crystal, and a voltage in a direction for discharging the charged charge is applied to the liquid crystal. It will be. However, in the period of the next reference signal after the supply of the scanning signal is completed, the polarity of the supplied data signal with reference to a predetermined reference potential is inverted based on the alternating signal, so this data signal If the polarity is a polarity in a direction to turn on the pixel, a voltage in a direction to stop the discharge is applied to the liquid crystal, and the discharge of the charge is performed slowly. .
[0015]
On the other hand, in parallel with the supply of the scanning signal and the data signal, the counting means counts the number of repetitions of the reference signal for each period. Whenever the count value reaches a predetermined value, a prohibition signal is output by the prohibition signal output means, and the output of the scanning signal is prohibited at least within one cycle of the reference signal. However, in the period of the next reference signal in which the prohibition period ends and the scanning signal is output, the alternating signal is a predetermined polarity of the reference signal immediately before the prohibition period. It is necessary to reverse the polarity with respect to the reference potential. Therefore, in the prohibition period, it is necessary to maintain the AC signal with the same polarity as the polarity in the immediately preceding cycle. Therefore, during the period in which the output of the scanning signal is prohibited, the alternating signal output means sets the polarity based on the predetermined reference potential of the alternating signal in one cycle of the reference signal immediately before the prohibited period. A period for maintaining is provided, and further, a period for switching to a polarity opposite to the polarity with respect to a predetermined reference potential is provided. As described above, even in the period in which the output of the scanning signal is prohibited, the polarity of the alternating signal is set to the opposite polarity with respect to the polarity of the alternating signal in the immediately preceding reference signal cycle and a predetermined reference potential. Therefore, the polarity of the alternating signal is switched alternately as in the normal case, and the data signal is also supplied according to this polarity. As a result, in the scanning line to which the scanning signal is supplied in one cycle of the immediately preceding reference signal, a voltage in a direction that suppresses the discharge of the charged charge in the liquid crystal of the pixel on the scanning line is applied, and the rapid discharge prevent. Therefore, the contrast of the scanning line is almost the same as the contrast of the other scanning lines. Further, as described above, the output of the scanning signal is prohibited within one cycle of the reference signal, and the polarity of the data signal after the prohibition period ends is maintained at an appropriate polarity by controlling the alternating signal as described above. Even if the video signal is based on a method with a large number of scanning lines, the video is displayed well.
[0016]
The drive device for a liquid crystal display panel according to claim 2 is the drive device according to claim 1, wherein a predetermined reference of the alternating signal controlled by the alternating signal control means during the output period of the prohibition signal. It further comprises mask means for fixedly outputting a data signal having the same polarity as the polarity with reference to the potential.
[0017]
According to the liquid crystal display panel driving device of claim 2, in the output period of the prohibition signal, the alternating signal control means controls the polarity with reference to a predetermined reference potential of the alternating signal, and Within the output period of the prohibition signal, the polarity of the alternating signal is switched to the same polarity as the opposite polarity with respect to the polarity in the immediately preceding period with a predetermined reference potential as a reference. In the output period of this prohibition signal, the mask means outputs a data signal whose polarity changes in the same way as the polarity of the alternating signal, so that charging was performed in the immediately preceding period. A voltage in a direction that suppresses the discharge of the liquid crystal is surely applied to the liquid crystal of the pixel during the output period of the prohibition signal, and a decrease in contrast is reliably prevented.
[0018]
According to a third aspect of the present invention, there is provided a driving method for a liquid crystal display panel, in order to solve the above problems, a pair of substrates, a liquid crystal sandwiched between the pair of substrates, and a plurality of data lines provided on one substrate. A liquid crystal display comprising: a plurality of scanning lines provided on the other substrate; and a plurality of pixels comprising a two-terminal nonlinear element and the liquid crystal connected in series between the data lines and the scanning lines. A method for driving a panel, comprising: supplying a scanning signal to the plurality of scanning lines in a time division manner based on a scanning timing signal at least for each row; and a scanning signal driving unit for supplying a data signal to the plurality of data lines. And a step of alternately inverting the polarity based on a predetermined reference potential of a data signal supplied to each column based on an alternating signal, and supplying the same in synchronization with the supply timing of the scanning signal by A step of counting the number of repetitions of the reference signal output in each period, a step of outputting the scanning timing signal in synchronization with the period of the reference signal, and a time when the number of repetitions reaches a predetermined count value In addition, a step of outputting a prohibition signal for prohibiting the output of the scanning signal within at least one cycle of the reference signal, and a polarity with reference to a predetermined reference potential are alternately inverted in synchronization with the cycle of the reference signal. The step of outputting the alternating signal, the output period of the prohibition signal, the period of maintaining the polarity of the alternating signal in one cycle of the reference signal immediately before the output of the prohibition signal, and the polarity And a step of providing a period for switching to a reverse polarity with a predetermined reference potential as a reference.
[0019]
According to the driving method of the liquid crystal display panel according to the third aspect, the scanning timing signal is output in synchronization with the period of the reference signal output from the outside at a predetermined period. Next, based on the scanning timing signal, a scanning signal is supplied to the plurality of scanning lines in a time division manner at least for each row. On the other hand, the data signal is supplied to the plurality of data lines in synchronization with the supply timing of the scan signal, and the pixel at the intersection of the scan line supplied with the scan signal and the data line supplied with the data signal The two-terminal nonlinear element is turned on, and the liquid crystal of the pixel is charged. When the supply of the scanning signal to the pixel is finished, a voltage lower than that at the time of charging is applied to the liquid crystal, and a voltage in a direction for discharging the charged charge is applied to the liquid crystal. It will be. However, in the period of the next reference signal after the supply of the scanning signal is completed, the polarity of the supplied data signal with reference to a predetermined reference potential is inverted based on the alternating signal, so this data signal If the polarity is a polarity in a direction to turn on the pixel, a voltage in a direction to stop the discharge is applied to the liquid crystal, and the discharge of the charge is performed slowly. .
[0020]
On the other hand, in parallel with the supply of the scanning signal and the data signal, the number of repetitions of the reference signal for each period is counted. Each time the count value reaches a predetermined value, an inhibition signal is output, and the output of the scanning signal is inhibited at least within one cycle of the reference signal. However, in the period of the next reference signal in which the prohibition period ends and the scanning signal is output, the alternating signal is a predetermined polarity of the reference signal immediately before the prohibition period. It is necessary to reverse the polarity with respect to the reference potential. Therefore, in the prohibition period, it is necessary to maintain the AC signal with the same polarity as the polarity in the immediately preceding cycle. Therefore, in the period in which the output of the scanning signal is prohibited, there is provided a period for maintaining the polarity based on the predetermined reference potential of the alternating signal in one cycle of the reference signal immediately before the prohibited period. Furthermore, a period for switching to a polarity opposite to the polarity with a predetermined reference potential as a reference is provided. As described above, even in the period in which the output of the scanning signal is prohibited, the polarity of the alternating signal is set to the opposite polarity with respect to the polarity of the alternating signal in the immediately preceding reference signal cycle and a predetermined reference potential. Therefore, the polarity of the alternating signal is switched alternately as in the normal case, and the data signal is also supplied according to this polarity. As a result, in the scanning line to which the scanning signal is supplied in one cycle of the immediately preceding reference signal, a voltage in a direction that suppresses the discharge of the charged charge in the liquid crystal of the pixel on the scanning line is applied, and the rapid discharge prevent. Therefore, the contrast of the scanning line is almost the same as the contrast of the other scanning lines. Further, as described above, the output of the scanning signal is prohibited within one cycle of the reference signal, and the polarity of the data signal after the prohibition period ends is maintained at an appropriate polarity by controlling the alternating signal as described above. Even if the video signal is based on a method with a large number of scanning lines, the video is displayed well.
[0021]
According to the driving method of the liquid crystal display panel according to claim 4, in the driving method according to claim 3, the predetermined reference potential of the alternating signal controlled in the output period of the inhibition signal is used as a reference. The method further comprises a step of outputting a signal having the same polarity as the polarity in a fixed signal output period.
[0022]
According to the driving method of the liquid crystal display panel according to claim 4, in the output period of the prohibition signal, a polarity with reference to a predetermined reference potential of the alternating signal is controlled, and within the output period of the prohibition signal The polarity of the alternating signal is switched to the same polarity as the opposite polarity with respect to the polarity in the immediately preceding period on the basis of a predetermined reference potential. In this prohibition signal output period, a data signal whose polarity changes in the same manner as the polarity of the alternating signal is fixedly output, so that the liquid crystal of the pixel charged in the previous period is supplied to the liquid crystal. In the output period of the prohibition signal, a voltage in a direction that suppresses the discharge of the liquid crystal is surely applied, and a decrease in contrast is reliably prevented.
[0023]
According to a fifth aspect of the present invention, there is provided a liquid crystal display device including the liquid crystal display panel driving device according to the first or second aspect and the liquid crystal display panel in order to solve the above-described problem.
[0024]
According to the liquid crystal display device (liquid crystal display module) according to claim 5, the liquid crystal display panel particularly includes the two-terminal type non-linear element. Control is performed, and a video signal of a method having a large number of scanning lines can be satisfactorily displayed while suppressing non-uniform contrast.
[0025]
In order to solve the above problem, the liquid crystal display device according to claim 6 is the liquid crystal display device according to claim 5, wherein the two-terminal nonlinear element includes a MIM (Metal Insulator Metal) driving element. And
[0026]
According to the liquid crystal display device of the sixth aspect, the liquid crystal display panel particularly includes the MIM drive element. However, the above-described drive signal of the present invention controls the AC signal so that the contrast is reduced. A video signal of a method having a large number of scanning lines can be satisfactorily displayed while suppressing nonuniformity.
[0027]
According to a seventh aspect of the present invention, there is provided an electronic apparatus including the liquid crystal display device according to the fifth or sixth aspect in order to solve the above-described problem.
[0028]
According to the electronic device described in claim 7, the electronic device includes the above-described liquid crystal display device of the present invention, and a method with a large number of scanning lines while suppressing non-uniform contrast with a relatively simple configuration. Video signals can be displayed satisfactorily.
[0029]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0031]
(MIM drive element)
FIG. 1 is a plan view schematically showing an MIM driving element as an example of a two-terminal nonlinear element provided in a liquid crystal display panel constituting a liquid crystal display device according to an embodiment of the present invention, together with a pixel electrode. 2 is a cross-sectional view taken along the line AA in FIG. In FIG. 2, the scales are different for each layer and each member so that each layer and each member can be recognized on the drawing.
[0032]
1 and 2, the MIM driving element 20 is formed on an insulating film 31 formed on an MIM array substrate 30 constituting an example of the first substrate, and is formed on the insulating film 31 side. The first metal film 22, the insulating layer 24, and the second metal film 26 are sequentially formed to have an MIM structure (Metal Insulator Metal structure). The first metal film 22 of the two-terminal type MIM driving element 20 is connected to the scanning line 12 formed on the MIM array substrate 30 as one terminal, and the second metal film 26 is connected to the other terminal. Connected to the pixel electrode 34. Instead of the scanning lines 12, data lines (see FIG. 6) may be formed on the MIM array substrate 30 and connected to the pixel electrodes.
[0033]
The MIM array substrate 30 is made of an insulating and transparent substrate such as glass or plastic.
[0034]
The insulating film 31 that forms the base is made of, for example, tantalum oxide. However, the main purpose of the insulating film 31 is to prevent the first metal film 22 from being peeled off from the base and to prevent impurities from diffusing from the base into the first metal film 22 by heat treatment performed after the second metal film 26 is deposited. Is formed. Therefore, when the MIM array substrate 30 is made of a substrate having excellent heat resistance and purity, such as a quartz substrate, for example, if the separation or diffusion of impurities is not a problem, the insulating film 31 is omitted. can do.
[0035]
The first metal film 22 is made of a conductive metal thin film, for example, tantalum alone or a tantalum alloy. Alternatively, tantalum alone or a tantalum alloy as a main component, for example, an element belonging to Group 6, 7 or 8 in a periodic rate table such as tungsten, chromium, molybdenum, rhenium, yttrium, lanthanum, dysprolium, etc. It may be added. In this case, the element to be added is preferably tungsten, and the content ratio is preferably, for example, 0.1 to 6 atomic%.
[0036]
The insulating film 24 is made of, for example, an oxide film formed by anodic oxidation on the surface of the first metal film 22 in the chemical liquid.
[0037]
The second metal film 26 is made of a conductive metal thin film, for example, chromium alone or a chromium alloy.
[0038]
The pixel electrode 34 is made of a transparent conductive film such as an ITO (Indium Tin Oxide) film.
[0039]
As shown in the cross-sectional view of FIG. 3, the second metal film and the pixel electrode described above may be composed of a transparent conductive film 36 made of the same ITO film or the like. The MIM driving element 20 ′ having such a configuration has an advantage that the second metal film and the pixel electrode can be formed by the same manufacturing process at the time of manufacturing. In FIG. 3, the same components as those in FIG. 2 are denoted by the same reference numerals, and the description thereof is omitted.
[0040]
Furthermore, as shown in the plan view of FIG. 4 and the BB cross-sectional view of FIG. 5, the MIM driving element 40 has a so-called back-to-back structure, that is, a first MIM driving element 40a. The second MIM driving element 40b may be configured to have a structure in which the polarity is reversed and connected in series. In FIG. 4 and FIG. 5, the same components as those in FIG. 1 and FIG.
[0041]
4 and 5, the first MIM driving element 40a includes a first metal film 42 made of tantalum or the like formed in order on an insulating film 31 formed on the MIM array substrate 30, and an anode. The insulating film 44 is made of an oxide film or the like, and the second metal film 46a is made of chromium or the like. On the other hand, the second MIM drive element 40b is based on the insulating film 31 formed on the MIM array substrate 30, and the first metal film 42, the insulating film 44, and the first metal film 46a are sequentially formed thereon. The second metal film 46b is spaced apart.
[0042]
The second metal film 46a of the first MIM driving element 40a is connected to the scanning line 48, and the second metal film 46b of the second MIM driving element 40b is connected to the pixel electrode 45 made of an ITO film or the like. . Accordingly, the scanning signal is supplied from the scanning line 48 to the pixel electrode 45 via the first and second MIM driving elements 40a and 40b. Instead of the scanning lines 48, data lines (see FIG. 6) may be formed on the MIM array substrate 30 and connected to the second metal film 46a of the first MIM driving element 40a.
[0043]
In the example shown in FIGS. 4 and 5, the insulating film 44 is smaller than the insulating film 24 in the example shown in FIGS. 1 and 2, and is set to, for example, about half the film thickness.
[0044]
As described above, several examples of the MIM driving element as the two-terminal type non-linear element have been described. The two-terminal nonlinear element having the above can be applied to the active matrix driving liquid crystal display panel of this embodiment.
[0045]
(LCD panel)
Next, an embodiment of an active matrix driving type liquid crystal display panel using the above-described MIM driving element 20 will be described with reference to FIGS. FIG. 6 is an equivalent circuit diagram showing the liquid crystal display panel according to the present embodiment together with the drive circuit, and FIG. 7 is a partially broken perspective view schematically showing the liquid crystal display panel according to the present embodiment.
[0046]
In FIG. 6, the liquid crystal display panel 10 has a plurality of scanning lines 12 arranged on the MIM array substrate 30 or its counter substrate connected to the scanning signal drive circuit 100, and is on the MIM array substrate 30 or its counter substrate. A plurality of arranged data lines 14 are connected to the data signal driving circuit 110. The scanning signal driving circuit 100 and the data signal driving circuit 110 are connected to a driving control circuit 120 that outputs necessary signals to these driving circuits. The scanning signal drive circuit 100, the data signal drive circuit 110, and the drive control circuit 120 may be formed on the MIM array substrate 30 shown in FIGS. 1 and 2 or its opposite substrate. In this case, A liquid crystal display device (liquid crystal display module) including a drive circuit is obtained. Alternatively, the scanning signal driving circuit 100, the data signal driving circuit 110, and the driving control circuit 120 may be configured by an IC independent of the liquid crystal display panel, and may be connected to the scanning lines 12 and the data lines 14 through predetermined wirings. In this case, the liquid crystal display device (liquid crystal display module) does not include a driving circuit.
[0047]
In each pixel region 16, the scanning line 12 is connected to one terminal of the MIM driving element 20 (see FIG. 1), and the data line 14 is connected to the liquid crystal layer 18 and the pixel electrode 34 shown in FIG. The other terminal of the MIM driving element 20 is connected. Accordingly, when a scanning signal is supplied to the scanning line 12 corresponding to each pixel region 16 and a data signal for turning on the pixel region is supplied to the data line 14, MIM driving is performed on the MIM driving element 20 in the pixel region. A voltage equal to or higher than the threshold voltage of the element 20 is applied, and the MIM driving element 20 is turned on. A driving voltage is applied to the liquid crystal layer 18 between the pixel electrode 34 and the data line 14 via the MIM driving element 20.
[0048]
When the scanning signal driving circuit 100, the data signal driving circuit 110, and the driving control circuit 120 are provided on the MIM array substrate 30, the thin film formation process for the MIM driving element 20, the scanning signal driving circuit 100, the data signal driving circuit 110, and the like. There is an advantage that the thin film formation process for the drive control circuit 120 can be performed simultaneously. However, for example, anisotropy provided in the peripheral portion of the MIM array substrate 30 in an LSI including the scanning signal drive circuit 100, the data signal drive circuit 110, and the drive control circuit 120 mounted by a TAB (tape automated bonding) method. If the structure which connects the scanning line 12 and the data line 14 via a conductive film is taken, manufacture of the liquid crystal display panel 10 will become easier. In addition, a configuration in which the above-described LSI is connected to the scanning lines 12 and the data lines 14 by using a COG (chip on glass) system in which the LSI is directly mounted on the MIM array substrate 30 and the opposite substrate via an anisotropic conductive film. It can also be taken.
[0049]
In FIG. 7, the liquid crystal display panel 10 includes an MIM array substrate 30 and a counter substrate 32 that constitutes an example of a transparent second substrate disposed to face the MIM array substrate 30. The counter substrate 32 is made of, for example, a glass substrate. The MIM array substrate 30 is provided with a plurality of transparent pixel electrodes 34 in a matrix. The plurality of pixel electrodes 34 extend along a predetermined X direction, and are connected to the plurality of scanning lines 12 arranged in the Y direction orthogonal to the X direction. An alignment film made of an organic thin film such as a polyimide thin film and subjected to a predetermined alignment process such as a rubbing process is provided on the side facing the liquid crystal such as the pixel electrode 34, the MIM driving element 20, and the scanning line 12. .
[0050]
On the other hand, the counter substrate 32 is provided with a plurality of data lines 14 extending in the Y direction and arranged in a strip shape in the X direction. An alignment film made of an organic thin film such as a polyimide thin film and subjected to a predetermined alignment process such as a rubbing process is provided below the data line 14. In this case, the data line 14 is formed of a transparent conductive film such as an ITO film at least at a portion facing the pixel electrode 34. However, when the scanning line 12 is formed on the counter substrate 32 instead of the data line 14, the scanning line 12 is formed of a transparent conductive film such as an ITO film.
[0051]
Depending on the application of the liquid crystal display panel 10, the counter substrate 32 may be provided with a color filter made of a color material film arranged in, for example, a stripe shape, a mosaic shape, or a triangle shape. A black matrix such as resin black in which carbon or titanium is dispersed in a photoresist may be provided. With such a color filter or black matrix, it is possible to display a color image on a single liquid crystal display panel, or to display a high-quality image by improving contrast or preventing color mixture of color materials.
[0052]
Between the MIM array substrate 30 and the counter substrate 32 configured as described above and arranged so that the pixel electrode 34 and the data line 14 face each other, a sealant disposed along the periphery of the counter substrate 32 is used. Liquid crystal is sealed in the enclosed space, and a liquid crystal layer 18 (see FIG. 6) is formed. The liquid crystal layer 18 adopts a predetermined alignment state by the alignment film described above in a state where the electric field from the pixel electrode 34 and the data line 14 is not applied. The liquid crystal layer 18 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing agent is an adhesive for bonding the substrates 30 and 32 around them, and a spacer for mixing the distance between the substrates with a predetermined value is mixed therein.
[0053]
In FIG. 6, the data signal driving circuit 110 has a pulse width corresponding to the gradation level of the display signal as the scanning signal driving circuit 100 sequentially sends a scanning signal of a predetermined voltage to the MIM driving element 20 in a pulse manner. Data signals are sequentially sent to the data line 14. In FIG. 7, when a voltage is applied to the pixel electrode 34 and the data line 14 in this way, the alignment state of the liquid crystal layer in the portion sandwiched between the pixel electrode 34 and the data line 14 is passed through the MIM driving element 20. In the normally white mode, the incident light cannot pass through the liquid crystal portion when the drive voltage is applied. In the normally black mode, the drive voltage is In the applied state, incident light can pass through the liquid crystal portion, and light having a contrast corresponding to a display signal is emitted from the liquid crystal display panel 10 as a whole.
[0054]
Although not shown in FIGS. 1 to 7, for example, a TN (twisted nematic) mode, respectively, is provided on the side on which the projection light of the counter substrate 32 is incident and on the side of the MIM array substrate 30 on which the projection light is emitted. Depending on the operation mode such as STN (super TN) mode, DSTN (double-STN) mode, or normally white mode / normally black mode, a polarizing film, retardation film, polarizing plate, etc. are arranged in a predetermined direction. Is done.
[0055]
Next, the configuration and operation of the scanning signal drive circuit 100, the data signal drive circuit 110, and the drive control circuit 120 shown in FIG. 6 in the first embodiment will be described with reference to FIGS.
[0056]
First, as shown in FIG. 8, the scanning signal driving circuit 100 that constitutes an example of the scanning signal driving means synchronizes with the scanning clock signal YSCL output from the drive control circuit 120 described later. The shift register 104 outputs a pulse signal for generating a scanning signal in a predetermined order with respect to Yi. The operation of the shift register 104 is controlled by an enable signal output from the enable control circuit 103. When the enable signal is in an operation-permitted state, output of a pulse signal from the shift register 104 is started. The state of the enable signal is determined by the level of the shift register data DYIO output from the drive control circuit 120. The shift register data DYIO is received by the enable control circuit 103 by the scanning side clock signal YSCL. Input at the falling edge of. When the input data DYIO is at a low level, the enable signal is in an operation-permitted state, and when it is at a high level, it is in a non-permitted state. Accordingly, the pulse signal for generating the scanning signal is sequentially output by the shift register 104 when the data DYIO becomes the low level. The clock supply to the shift register 104 is controlled by the clock generation control circuit 102. When a stop signal is output from the output control unit control circuit 101, the clock supply to the shift register 104 is stopped. Since the pulse signal for generating the scanning signal is not output, the scanning signal is not output. Such a sequence is executed when an output inhibition signal XINH of a low level scanning signal is output from the drive control circuit 120 at a predetermined timing in order to thin out scanning lines. Details will be described later.
[0057]
Further, an output control circuit 106 is provided at the next stage of the shift register 104. The output control circuit 106 outputs a scanning signal in synchronization with the rising edge of the pulse signal from the shift register 104, and whether or not the scanning signal can be output for each scanning line terminal based on various control signals. The voltage value of the scanning signal in the selection period and the non-selection period is controlled.
[0058]
For example, in the case of interlace driving, since it is necessary to output a scanning signal every other scanning line terminal in one field, a pulse signal input from the shift register 104 is input to a scanning line terminal that does not output a scanning signal. It is necessary to ban. Therefore, when the interlace driving is selected by the selection signal SEL output from the drive control circuit 120, the input control signal for the pulse signal is output from the output control unit control circuit 101. When this input inhibition signal is input, the scanning line terminal for outputting the scanning signal is switched by the output control circuit 106 for each field.
[0059]
The scanning signal needs to be inverted in polarity for each scanning line in order to average the discharge state of each pixel. Therefore, the AC signal FRY is input from the drive control circuit 120, and the potential of the scanning signal (hereinafter referred to as the selection potential) in the period during which the scanning signal is turned on (hereinafter referred to as the selection period) is determined as the AC signal FRY. Is switched according to the signal level. The AC signal FRY is a pulse signal whose signal polarity is alternately inverted in synchronization with the rising edge of the clock signal YSCL, and is connected not only to the output control circuit 106 but also to the LCD driver output voltage selection circuit 105. In the LCD driver output voltage selection circuit 105, the polarity of the selection potential is selected based on the signal level of the AC signal FRY. When the signal level of the AC signal FRY is High level, the polarity of the selection potential is negative. When the AC signal FRY is selected and the signal level is Low, the positive polarity is selected as the polarity of the selection potential. More specifically, a selection potential signal having a phase opposite to that of the alternating signal FRY is output from the LCD driver output voltage selection circuit 105. In the output control circuit 106, a signal having the same polarity as the polarity of the selection potential signal is output at the rising edge of the pulse signal output from the shift register 104, and a signal having a reverse polarity is output at the falling edge of the alternating signal FRY. The Therefore, the pulse signal indicating the polarity of the selection potential is output from the output control circuit 106 during the output period of the pulse signal from the shift register 104 indicating the selection period. In addition, since the timing at which the pulse signal output from the shift register 104 is shifted, that is, the switching timing of the selection period is synchronized with the switching timing of the polarity of the AC signal FRY, the selection potential of the adjacent scanning line is changed. The polarities will be different from each other. Further, in this embodiment, since the number of scanning lines is set to an odd number, when attention is paid to one scanning line, the polarity of the alternating signal FRY in the selection period of the scanning line in the next field is the previous field. The polarity of the alternating signal FRY during the scanning line selection period in FIG. Therefore, the polarity of the selection potential in each scanning line is switched for each field.
[0060]
As described above, the level of the pulse signal output from the output control circuit 106 for each scanning line is shifted from the logic system potential level to the liquid crystal driving system potential level by the level shifter 107 and output to the LCD driver 108.
[0061]
The LCD driver 108 is applied with four voltage values V0, V1, V4, and V5 that determine potential levels in the scanning signal selection period and non-selection period, and the pulse signal output from the output control circuit described above. When the polarity is negative, V5, which is a negative selection potential, is selected. When the polarity of the pulse signal is positive, V0, which is a positive potential, is selected. A scanning signal having these potentials and having the same shape as the pulse signal is output from each of the scanning signal output terminals Y1 to Yi. Further, when V5 is selected as the selection potential, the potential of V1 is selected in the non-selection period, and when V0 is selected as the selection potential, V4 is selected as the potential of the non-selection period.
[0062]
As described above, scanning signals as shown in FIG. 9 are output from the scanning signal output terminals Y1 to Yi of the scanning line driving circuit 100. Depending on the driving method, the scanning signal may be supplied to the scanning line 12 in a time-sharing manner for each row, or may be supplied in a time-sharing manner for each of a plurality of rows such as every three rows.
[0063]
Next, the configuration of the data signal driving circuit 110 will be described with reference to FIG. As shown in FIG. 10, the data signal driving circuit 110 includes a first latch 112, and gradation data DA <b> 0 to DA <b> 5 output from a driving control circuit 120 described later is stored in the first latch 112. Latched for each data line. The gradation data DA0 to DA5 are configured to be serially output as data of each data line, and the shift data output from the shift register 111 in synchronization with the data-side clock signal XSCL output from the drive control circuit 120. The pulses form the latch timing. The grayscale data DA0 to DA5 latched by the first latch 112 in this way is latched by the second latch 113 at the falling edge of the latch pulse LP output from the drive control circuit 120 and output to the decoder 115.
[0064]
The decoder 115 is a circuit that outputs a pulse signal having a pulse width corresponding to the gradation data DA0 to DA5, and the output of this pulse signal is performed in synchronization with the frequency-divided signal from the gray scale control 114. The grayscale control 114 is a circuit that divides the gradation generation basic clock GCP output from the drive control circuit 120. The divided clock signal is input to the decoder 115 and is represented by gradation data DA0 to DA5. The 6-bit data is counted based on the frequency-divided clock signal in the decoder 115, thereby obtaining a gradation data signal having a pulse width corresponding to the gradation data. This gradation data signal is output with a positive polarity. For example, when the gray scale value is 63, which is the maximum, the gradation having a pulse width in which the High level period is 63 times as long as the divided clock signal. It will be output as a data signal. Then, a logical operation of an exclusive OR of this gradation data signal and the AC signal FRX output from the drive control circuit 120 is performed, and the result is inverted by a NOT circuit, so that the decoder 115 finally becomes. The display data signal output from is obtained. The alternating signal FRX is a pulse signal that alternately inverts the polarity in synchronization with the falling edge of the latch pulse LP. As a result of the logical operation, the alternating signal FRX and the grayscale data signal are output during a period in which the alternating signal FRX is at a high level. A signal having the same polarity is output as a display data signal, and a signal having a polarity opposite to that of the gradation data signal is output as a display data signal during a period in which the AC signal FRX is at a low level. Accordingly, every time the latch pulse LP is output in synchronization with the horizontal synchronizing signal, the polarity of the AC signal FRX is inverted, and the polarity of the gradation data signal is inverted each time. Becomes a signal whose polarity is inverted for each scanning line. That is, when the gradation data signal is a signal based on data having the highest gray scale, the display data signal is a pulse signal whose polarity is inverted in synchronization with the AC signal FRX.
[0065]
The display data signal output from the decoder 115 is converted from the logic system potential level to the liquid crystal drive system potential level by the level shifter 116, and output from the data signal output terminals X1 to Xj by the LCD driver 117. become.
[0066]
Next, the configuration of the drive control circuit 120 for controlling the scanning signal drive circuit 100 and the data signal drive circuit 110 as described above will be described with reference to FIG.
[0067]
As shown in FIG. 11, the drive control circuit 120 includes a basic timing generation unit 121. The basic timing generation unit 121 includes a vertical synchronization signal and a horizontal synchronization signal extracted from the composite signal, and an internal clock signal. Are synchronized by the PLL 127, and various timing signals used in the drive control circuit 120 are generated.
[0068]
For example, by outputting a clock signal to the A / D control unit 122 provided in the drive control circuit 120, an A / D conversion clock signal is output from the A / D control unit 122 and extracted from the composite signal. The analog video data thus obtained is A / D converted into 6-bit digital data by the A / D converter 126 in synchronization with the clock signal. The digital data is output to the data latch unit 124 and is latched in the data latch unit 124 by the strobe signal output from the basic timing generation unit 121.
[0069]
On the other hand, the drive control circuit 120 is provided with a drive circuit control unit 123 that outputs various control signals for the scanning signal drive circuit 100 and the data signal drive circuit 110 described above. The basic timing generator 121 outputs the various control signals in synchronization with the vertical synchronization signal and the horizontal synchronization signal. Specifically, the latch pulse LP for the data signal driving circuit 110 is output in synchronization with the horizontal synchronizing signal, and the clock signal XSCL and the scanning signal driving circuit 100 for the data signal driving circuit 110 are synchronized with the latch pulse LP. The clock signal YSCL is output. Further, the data signal DYIO for the shift register described above is output to the scanning signal driving circuit 100, and the clock signal GCP for gray scale control for the data signal driving circuit 110 is output.
[0070]
The data latched by the data latch unit 124 is output to the data signal driving circuit 110 as gradation data DA0 to DA5. When thinning is performed as described later, before the horizontal scanning period in which thinning is performed. In the horizontal scanning period, a data mask signal is output, and data is masked by the OR circuit 125. Details will be described later.
[0071]
FIG. 12 shows an example of the control signal output by the drive control circuit 120 as described above, and the waveform of the scan signal and the data signal output by the scan signal drive circuit 100 and the data signal drive circuit 110. In the example of FIG. 12, the grayscale data is data having the highest grayscale value, and is data that is output while maintaining the High level during one horizontal scanning period by the decoder 115 of the data signal driving circuit 110. That is, in the normally white mode, the data has the lowest luminance, and in the normally black mode, the data has the highest luminance.
[0072]
A voltage having a waveform as shown in FIG. 12 is applied to each pixel and the liquid crystal, and each pixel is configured to be in an on state only during a selection period in relation to the threshold value of the MIM element. That is, in each pixel, the applied voltage in the horizontal scanning period before and after the selection period is set to a voltage lower than the threshold value of the MIM element, so that it is not turned on other than in the selection period.
[0073]
Next, the thinning process in the liquid crystal display panel of the present embodiment as described above will be described.
[0074]
The liquid crystal display panel of the present embodiment displays the video signal output by the PAL system because the number of horizontal scanning lines is set so as to display the video signal output by the NTSC system by the configuration as described above. In order to do this, it is necessary to thin out one horizontal scanning line at a rate of one. Therefore, in the present embodiment, the drive circuit control unit 123 of the drive control circuit 120 includes a counter that counts the vertical synchronization signal and the horizontal synchronization signal, and the horizontal synchronization signal is counted for each vertical period, and the count value is predetermined. When the number reaches the number, the above-described prohibition signal XINH is output to the scanning signal driving circuit 100 to thin out the horizontal scanning lines. That is, by making the inhibition signal XINH a low level signal during one horizontal scanning period, the output control unit control circuit 101 of the scanning signal driving circuit 100 shown in FIG. 8 stops the clock supply to the clock generation control circuit 102. The signal is output and the supply of the clock signal to the shift register 104 is stopped. Therefore, as shown in FIG. 13, in the horizontal scanning period T1 in which this thinning is performed, the pulse signal for generating the scanning signal is not output from the shift register 104, and the horizontal scanning line is thinned out.
[0075]
On the other hand, it is necessary to thin out the display data in correspondence with the thinning process of the horizontal scanning lines. Therefore, as a method for performing the thinning process of the display data, a method has been proposed in which the polarity of the AC signal FRX output to the data signal driving circuit 110 is not changed during the thinning period.
[0076]
As described above, the decoder 115 of the data signal driving circuit 110 performs the process of inverting the polarity of the gradation data signal in accordance with the AC signal FRX. Therefore, for example, as shown in FIG. If the polarity of the AC signal FRX in the horizontal scanning period T0 before the positive polarity is positive, the polarity of the AC signal FRX is negative in the period T2, which is the horizontal scanning period next to the thinning period T1. There is a need to. Therefore, conventionally, in the thinning-out period T1, the polarity of the AC signal FRX in the previous horizontal scanning period T0 is maintained as it is.
[0077]
With this configuration, in the period after the thinning-out period T1, the scanning signal and the data signal are processed in the same manner as usual, and the horizontal scanning signal can be appropriately thinned out. The reference liquid crystal display panel was able to display based on the video signal output by the PAL system.
[0078]
However, according to the conventional method as described above, there is a problem that the contrast of the pixels on the horizontal scanning line in the horizontal scanning period T0 before the thinning period T1 is different from the contrast of the other horizontal scanning lines.
[0079]
As shown in FIG. 13, in the horizontal scanning period T0 before the thinning period T1, a scanning signal having a positive selection potential is output to the horizontal scanning line Yn + 1, and the corresponding pixel is turned on. For example, when a positive display data signal is output to the data line Xn, a predetermined voltage is applied to the pixel at the intersection of the horizontal scanning line Yn + 1 and the data line Xn, the MIM element is turned on, and the liquid crystal is charged. The liquid crystal is charged to a predetermined voltage. However, if the polarity of the AC signal FRX is maintained during the period T1 which is the horizontal scanning period next to the horizontal scanning period T0 by the above-described thinning process, the following problem occurs. For example, if the gradation data in the thinning-out period T1 is data having the maximum gray scale, as shown in FIG. 13, the data signal of the data line Xn is a positive signal in all the thinning-out period T1. Thus, a voltage in a direction that rapidly discharges the voltage charged in the liquid crystal is applied to the pixel at the intersection of the horizontal scanning line Yn + 1 and the data line Xn. As a result, the voltage of the liquid crystal of the pixel changes abruptly as compared with each pixel in the other horizontal scanning lines, and the contrast is different.
[0080]
Therefore, in the present embodiment, when the display data thinning process is performed, the polarity of the AC signal FRX in the immediately preceding horizontal scanning period T0 is not simply maintained, but the previous horizontal scanning is temporarily performed in the thinning period T1. The polarity of the AC signal FRX in the period T0 is inverted for a predetermined period, and then the polarity of the AC signal FRX is set to be the same as the polarity in the immediately preceding horizontal scanning period T0. With this configuration, the voltage charged in the liquid crystal is not rapidly discharged during the thinning-out period, and the same contrast as other horizontal scanning lines can be maintained.
[0081]
In order to realize such a configuration, in the present embodiment, the drive circuit control unit 123 of the drive control circuit 120 is configured as shown in FIG. In FIG. 14, the drive circuit control unit 123 includes a vertical counter 130 that counts the vertical synchronization signal, a horizontal counter 131 that counts the horizontal synchronization signal, and a FRX generation circuit 133 that generates the AC signal FRX. is there. However, in the present embodiment, the voltage pulse generation circuit 132 and the Ex-OR circuit 135 are provided, and the voltage pulse is generated when the counter value of the horizontal counter 131 reaches a predetermined value and it is time to perform the thinning process. As shown in FIG. 15, the generation circuit 132 outputs a pulse signal having the same polarity as the AC signal FRX in the horizontal scanning period T0 before the thinning period T1, and the pulse signal and the AC signal FRX in the thinning period T1 are exclusive. The logical OR is logically operated by the Ex-OR circuit 135. As a result, as shown in FIG. 15, the initial AC signal FRX in the thinning period T1 becomes a signal having a polarity opposite to that in the previous horizontal scanning period T0, and is on the horizontal scanning line corresponding to the previous horizontal scanning period T0. There is no sudden discharge in the liquid crystal of the pixel.
[0082]
Further, in the present embodiment, as shown in FIG. 14, a data mask pulse generation circuit 134 and an OR circuit 125 are provided. As shown in FIG. 15, a thinning period T1 in a horizontal scanning period T0 before thinning is performed. The gradation data at is masked and fixed to a high level signal. With this configuration, the gradation data signal corresponding to the thinning-out period T1 is always a high level signal, and the alternating signal after the logical operation by exclusive OR is performed by the Ex-OR circuit 135 as described above. The FRX waveform can always be reflected in the data signal. This is because, as described above, the decoder 115 obtains the display data signal by performing the exclusive OR of the gradation data signal and the AC signal FRX and the logical operation of the NOT circuit.
[0083]
FIG. 16 shows a waveform example of each signal when the thinning process according to the present embodiment is performed. As shown in FIG. 16, in the horizontal scanning period T0 before the thinning-out period T1, a voltage in a direction for rapidly discharging the charged voltage is not applied to the liquid crystal of the pixels on the horizontal scanning line to which the scanning signal is supplied. Therefore, the contrast of the horizontal scanning line is almost the same as other contrasts. FIG. 17 shows a comparison of voltage conversion applied to the liquid crystal in the pixel. As can be seen from FIG. 17, in the case of this embodiment, the change in the voltage of the liquid crystal can be suppressed in substantially the same manner as in the case where the thinning process is not performed.
[0084]
As described above, according to the liquid crystal display panel of the present embodiment, even when a PAL video signal can be displayed based on the NTSC system, the contrast of each horizontal scanning line can be made uniform and good. Simple images can be displayed.
[0085]
When the liquid crystal display panel 10 described above is applied to, for example, a color liquid crystal projector, the three liquid crystal display panels 10 are used as RGB light valves, and each panel is for RGB color separation. Since each color light separated through the dichroic mirror is incident as incident light, it is not necessary to provide a color filter on the counter substrate 32. On the other hand, when the liquid crystal display panel 10 is applied to, for example, a direct-view or reflective color liquid crystal television, an RGB color filter is formed on a counter substrate 32 together with its protective film in a predetermined region facing the pixel electrode 34. It may be formed.
[0086]
In the liquid crystal display panel 10, a planarizing film is applied to the entire surface of the pixel electrode 34, the MIM driving element 20, the scanning line 12, etc. by spin coating or the like in order to suppress alignment defects of liquid crystal molecules on the MIM array substrate 30 side. Alternatively, a CMP process may be performed.
[0087]
In the above embodiment, temporal or spatial averaging is performed based on the so-called “four-value driving method”. However, according to the present invention, for example, Japanese Patent Laid-Open No. 2-125225, etc. Similarly, temporal or spatial averaging may be performed based on the charge / discharge driving method disclosed in the above.
[0088]
Further, in the liquid crystal display panel 10, the liquid crystal layer 18 is made of nematic liquid crystal as an example. However, if polymer dispersed liquid crystal in which liquid crystal is dispersed as fine particles in a polymer is used, the alignment film and polarizing film described above are used. Further, there is no need for a polarizing plate or the like, and the advantages of high brightness and low power consumption of the liquid crystal display panel can be obtained by increasing the light utilization efficiency. Further, by forming the pixel electrode 34 from a metal film having a high reflectance such as Al, when the liquid crystal display panel 10 is applied to a reflection type liquid crystal display device, the liquid crystal molecules are substantially vertically aligned in the state where no voltage is applied. Also, SH (super homeotropic) type liquid crystal may be used. Furthermore, in the liquid crystal display panel 10, the data line 14 is provided on the counter substrate 32 side so as to apply an electric field (vertical electric field) perpendicular to the liquid crystal layer, but an electric field (lateral electric field) parallel to the liquid crystal layer is provided. ) Is applied to each pixel electrode 34 from the pair of electrodes for generating the horizontal electric field (that is, the electrode for generating the vertical electric field is not provided on the counter substrate 32 side, and the MIM array substrate 30 side is provided). It is also possible to provide an electrode for generating a transverse electric field. Using a horizontal electric field in this way is more advantageous in widening the viewing angle than using a vertical electric field. In addition, the present embodiment can be applied to various liquid crystal materials (liquid crystal phases), operation modes, liquid crystal alignments, driving methods, and the like.
[0089]
(Electronics)
Next, an embodiment of an electronic device including the liquid crystal display panel 10, the scanning signal driving circuit 100, and the data signal driving circuit 110 described in detail above will be described with reference to FIGS.
[0090]
First, FIG. 18 shows a schematic configuration of an electronic apparatus including the liquid crystal display panel 10 and the like as described above.
[0091]
In FIG. 18, an electronic device includes a display information output source 1000, a display information processing circuit 1002, a driving circuit 1004 including the scanning signal driving circuit 100 and the data signal driving circuit 110, a liquid crystal display panel 10 and a clock generation circuit 1008. In addition, a power supply circuit 1010 is provided. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit, and the like. Based on a clock from the clock generation circuit 1008, a video signal of a predetermined format, etc. The display information is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and display information input based on a clock. The above-described 6-bit 64-gradation digital signal DATA (D0 to D5) is sequentially generated and output to the drive circuit 1004 together with the clock CLK. The driving circuit 1004 drives the liquid crystal display panel 10 by the scanning signal driving circuit 100 and the data signal driving circuit 110 by the driving method described above. The power supply circuit 1010 supplies predetermined power to the above-described circuits. The drive circuit 1004 may be mounted on the MIM array substrate constituting the liquid crystal display panel 10, and in addition to this, the display information processing circuit 1002 may be mounted.
[0092]
Next, specific examples of the electronic devices configured as described above are shown in FIGS.
[0093]
In FIG. 19, a liquid crystal projector 1100 as an example of an electronic device prepares three liquid crystal display modules including the liquid crystal display panel 10 in which the above-described drive circuit 1004 is mounted on an MIM array substrate, and each of the RGB light valves 10R. It is configured as a projection type projector used as 10G and 10B. In the liquid crystal projector 1100, when projection light is emitted from the lamp unit 1102 of the white light source, light corresponding to the three primary colors of RGB is provided by the two dichroic mirrors 1108 through the plurality of mirrors 1106 inside the light guide 1104. Divided into components R, G, and B, they are led to light valves 10R, 10G, and 10B corresponding to the respective colors. The light components corresponding to the three primary colors modulated by the light valves 10R, 10G, and 10B are synthesized again by the dichroic prism 1112, and then projected as a color image on the screen or the like via the projection lens 1114.
[0094]
20, a laptop personal computer 1200, which is another example of an electronic device, includes the above-described liquid crystal display panel 10 in a top cover case 1206, and further houses a CPU, a memory, a modem, and the like, and a keyboard. A main body 1204 in which 1202 is incorporated is provided.
[0095]
In FIG. 21, a pager 1300 as another example of an electronic device includes a backlight 1306a in a liquid crystal display panel 10 in which the above-described drive circuit 1004 is mounted on a MIM array substrate in a metal frame 1302 to form a liquid crystal display module. A light guide 1306, a circuit board 1308, first and second shield plates 1310 and 1312, two elastic conductors 1314 and 1316, and a film carrier tape 1318 are accommodated. In this example, the aforementioned display information processing circuit 1002 (see FIG. 18) may be mounted on the circuit board 1308 or on the MIM array substrate of the liquid crystal display panel 10. Further, the above-described drive circuit 1004 can be mounted on the circuit board 1308.
[0096]
Since the example shown in FIG. 21 is a pager, a circuit board 1308 and the like are provided. However, in the case of the liquid crystal display panel 10 in which the driving circuit 1004 and the display information processing circuit 1002 are mounted to form a liquid crystal display module, a liquid crystal display device in which the liquid crystal display panel 10 is fixed in a metal frame 1302 is used. In addition, a backlight type liquid crystal display device incorporating a light guide 1306 can be produced, sold, used, or the like.
[0097]
As shown in FIG. 22, in the case of the liquid crystal display panel 10 in which the driving circuit 1004 and the display information processing circuit 1002 are not mounted, an IC 1324 including the driving circuit 1004 and the display information processing circuit 1002 is mounted on the polyimide tape 1322. It is physically and electrically connected to a TCP (Tape Carrier Package) 1320 via an anisotropic conductive film provided on the periphery of the MIM array substrate 30 to produce, sell, use, etc. as a liquid crystal display device It is also possible.
[0098]
In addition to the electronic devices described above with reference to FIGS. 19 to 22, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, a workstation, a mobile phone A video phone, a POS terminal, a device provided with a touch panel, and the like are examples of the electronic device shown in FIG.
[0099]
As described above, according to this embodiment, various electronic devices having a relatively simple configuration, capable of high gradation display, and equipped with a liquid crystal display device with high reliability in gradation display are realized. it can.
[0100]
【The invention's effect】
According to the present invention, in the output period of the prohibition signal that prohibits the output of the scanning signal, the polarity is opposite to the period in which the polarity of the alternating signal is maintained in one cycle of the reference signal immediately before the output period. Since the period for switching to the polarity is provided, even when the display is performed by thinning out the horizontal scanning lines, the contrast of the horizontal scanning line immediately before the thinning out is not reduced, and a good image can be displayed. Therefore, even when a PAL video signal is input with reference to the NTSC system, a good video can be displayed with a uniform contrast.
[Brief description of the drawings]
FIG. 1 is a plan view showing an example of an MIM driving element provided in an embodiment of a liquid crystal display panel according to the present invention together with a pixel electrode.
FIG. 2 is a cross-sectional view taken along the line AA of FIG.
FIG. 3 is a cross-sectional view showing another example of the MIM driving element provided in the embodiment of the liquid crystal display panel.
FIG. 4 is a plan view showing still another example of the MIM driving element provided in the embodiment of the liquid crystal display panel together with the pixel electrode.
5 is a cross-sectional view taken along the line BB in FIG.
FIG. 6 is an equivalent circuit diagram showing a circuit constituting the embodiment of the liquid crystal display panel.
FIG. 7 is a partially broken perspective view schematically showing an embodiment of a liquid crystal display panel.
FIG. 8 is a block diagram showing an embodiment of a scanning signal driving circuit according to the present invention.
9 is a timing chart showing an operation by the scanning signal driving circuit of FIG.
FIG. 10 is a block diagram showing an embodiment of a data signal driving circuit according to the present invention.
FIG. 11 is a block diagram showing an embodiment of a drive control circuit according to the present invention.
FIG. 12 is a timing chart showing an operation by the driving apparatus of the present invention.
FIG. 13 is a timing chart showing an operation including a thinning process by a driving device of a comparative example adopting a conventional thinning process method;
FIG. 14 is a block diagram showing an embodiment of a drive control unit in the drive control circuit according to the present invention.
FIG. 15 is a timing chart showing an operation by the drive control unit of FIG. 14;
FIG. 16 is a timing chart showing an operation including a thinning process by the driving apparatus of the present invention.
17A is a diagram showing a pixel potential and a liquid crystal potential during normal operation by the driving device of the present invention, and FIG. 17B is a pixel in the same pixel as that of FIG. 17A during thinning-out operation by the driving device of the comparative example. The figure which shows an electric potential and a liquid crystal electric potential, (c) is a figure which shows the pixel electric potential and liquid crystal electric potential in the same pixel as (a) at the time of thinning-out operation by the drive device of this invention.
FIG. 18 is a block diagram showing an embodiment of an electronic device according to the present invention.
FIG. 19 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
FIG. 20 is a front view showing a personal computer as another example of the electronic apparatus.
FIG. 21 is an exploded perspective view showing a pager as an example of an electronic apparatus.
FIG. 22 is a perspective view showing a liquid crystal display device using TCP as an example of an electronic apparatus.
23A is a diagram showing a basic configuration of a liquid crystal display panel using a conventional MIM driving element, FIG. 23B is a diagram showing a waveform of a scanning signal supplied to the scanning signal line, and FIG. FIG. 4D is a diagram illustrating a waveform of a data signal supplied to the data signal line, and FIG. 4D is a diagram illustrating a waveform of a voltage applied to a pixel that is an intersection of the scanning signal line and the data signal line.
FIG. 24 is a timing chart for explaining a conventional thinning process;
[Explanation of symbols]
10 ... Liquid crystal display panel
12, 48 ... scan lines
14 ... Data line
18 ... Liquid crystal layer
20, 20 ', 40a, 40b ... MIM drive element
30 ... MIM array substrate
32 ... Counter substrate
34, 45 ... Pixel electrodes
100: Scanning line driving circuit
110: Data line driving circuit
120 ... Drive control circuit
123 ... Drive control unit
124: Data latch part
125 ... logic circuit
1100 ... Liquid crystal projector
1200 ... personal computer
1300 ... Pager

Claims (7)

一対の基板と、該一対の基板間に挟持された液晶と、一方基板に設けられた複数のデータ線と、他方の基板に設けられた複数の走査線と、前記データ線と前記走査線との間に直列に接続された２端子型非線形素子及び前記液晶とからなる複数の画素とを備えた液晶表示パネルの駆動装置であって、
走査信号を前記複数の走査線に少なくとも一行毎に走査タイミング信号に基づいて時分割で供給する走査信号駆動手段と、
データ信号を前記複数のデータ線に、前記走査信号駆動手段による前記走査信号の供給タイミングに同期させて供給すると共に、各列に供給するデータ信号の所定の基準電位を基準とする極性を交流化信号に基づいて交互に反転させるデータ信号駆動手段と、
前記データ信号を出力するデータ信号出力手段と、
外部から所定の周期で出力される基準信号の当該周期ごとの繰り返し数を計数する計数手段と、
前記基準信号の周期に同期させて前記走査タイミング信号を出力する走査タイミング信号出力手段と、
前記計数手段による所定の計数値ごとに、前記走査信号の出力を少なくとも前記基準信号の一周期内において禁止させる禁止信号を、出力する禁止信号出力手段と、
前記基準信号の周期に同期させて所定の基準電位を基準とする極性を交互に反転させる前記交流化信号を出力する交流化信号出力手段と、
前記禁止信号の出力期間においては、前記禁止信号の出力直前の前記基準信号一周期における前記交流化信号の前記極性を維持する期間と、前記所定の基準電位を基準として当該極性とは逆の極性に切り換える期間とを設ける交流化信号制御手段と、
を備えたことを特徴とする液晶表示パネルの駆動装置。A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of data lines provided on one substrate, a plurality of scanning lines provided on the other substrate, the data lines and the scanning lines, A liquid crystal display panel drive device comprising a two-terminal nonlinear element connected in series between the plurality of pixels and a plurality of pixels comprising the liquid crystal,
Scanning signal driving means for supplying a scanning signal to the plurality of scanning lines in a time division manner based on a scanning timing signal at least for each row;
A data signal is supplied to the plurality of data lines in synchronization with the supply timing of the scanning signal by the scanning signal driving means, and the polarity based on a predetermined reference potential of the data signal supplied to each column is changed to AC Data signal driving means for alternately inverting based on the signal;
Data signal output means for outputting the data signal;
Counting means for counting the number of repetitions of the reference signal output at a predetermined cycle from the outside for each cycle;
Scanning timing signal output means for outputting the scanning timing signal in synchronization with the cycle of the reference signal;
A prohibition signal output means for outputting a prohibition signal for prohibiting the output of the scanning signal within at least one cycle of the reference signal for each predetermined count value by the counting means;
AC signal output means for outputting the AC signal for alternately inverting the polarity based on a predetermined reference potential in synchronization with the cycle of the reference signal;
In the output period of the prohibition signal, a period of maintaining the polarity of the alternating signal in one cycle of the reference signal immediately before the output of the prohibition signal, and a polarity opposite to the polarity based on the predetermined reference potential AC signal control means for providing a period for switching to
An apparatus for driving a liquid crystal display panel, comprising: 前記禁止信号の出力期間において、前記交流化信号制御手段により制御される交流化信号の所定の基準電位を基準とする極性と同極性のデータ信号を固定的に出力させるマスク手段を更に備えたことを特徴とする請求項１に記載の液晶表示パネルの駆動装置。In the output period of the prohibition signal, there is further provided mask means for fixedly outputting a data signal having the same polarity as a reference with respect to a predetermined reference potential of the alternating signal controlled by the alternating signal control means. The liquid crystal display panel driving device according to claim 1. 一対の基板と、該一対の基板間に挟持された液晶と、一方基板に設けられた複数のデータ線と、他方の基板に設けられた複数の走査線と、前記データ線と前記走査線との間に直列に接続された２端子型非線形素子及び前記液晶とからなる複数の画素とを備えた液晶表示パネルの駆動方法であって、
走査信号を前記複数の走査線に少なくとも一行毎に走査タイミング信号に基づいて時分割で供給する工程と、
データ信号を前記複数のデータ線に、前記走査信号駆動手段による前記走査信号の供給タイミングに同期させて供給すると共に、各列に供給するデータ信号の所定の基準電位を基準とする極性を交流化信号に基づいて交互に反転させる工程と、
外部から所定の周期で出力される基準信号の当該周期ごとの繰り返し数を計数する工程と、
前記基準信号の周期に同期させて前記走査タイミング信号を出力する工程と、
前記繰り返し数が所定の計数値に達するごとに、前記走査信号の出力を少なくとも前記基準信号の一周期内において禁止させる禁止信号を、出力する工程と、
前記基準信号の周期に同期させて所定の基準電位を基準とする極性を交互に反転させる前記交流化信号を出力する工程と、
前記禁止信号の出力期間においては、前記禁止信号の出力直前の前記基準信号一周期における前記交流化信号の前記極性を維持する期間と、当該極性とは所定の基準電位を基準として逆の極性に切り換える期間とを設ける工程と、
を備えたことを特徴とする液晶表示パネルの駆動方法。A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of data lines provided on one substrate, a plurality of scanning lines provided on the other substrate, the data lines and the scanning lines, A liquid crystal display panel driving method comprising a two-terminal nonlinear element connected in series between a plurality of pixels and a plurality of pixels comprising the liquid crystal,
Supplying a scanning signal to the plurality of scanning lines in a time division manner based on a scanning timing signal at least for each row;
A data signal is supplied to the plurality of data lines in synchronization with the supply timing of the scanning signal by the scanning signal driving means, and the polarity based on a predetermined reference potential of the data signal supplied to each column is changed to AC Alternately inverting based on the signal;
A step of counting the number of repetitions of the reference signal output at a predetermined cycle from the outside for each cycle;
Outputting the scan timing signal in synchronization with the cycle of the reference signal;
A step of outputting a prohibition signal for prohibiting the output of the scanning signal within at least one cycle of the reference signal every time the number of repetitions reaches a predetermined count value;
Outputting the alternating signal for alternately inverting the polarity based on a predetermined reference potential in synchronization with the cycle of the reference signal;
In the output period of the prohibition signal, the period of maintaining the polarity of the alternating signal in one cycle of the reference signal immediately before the output of the prohibition signal is opposite to the polarity with respect to a predetermined reference potential. Providing a switching period;
A method of driving a liquid crystal display panel, comprising: 前記禁止信号の出力期間において制御される交流化信号の所定の基準電位を基準とする極性と同極性の信号を、前記禁止信号の出力期間において固定的に出力させる工程を更に備えたことを特徴とする請求項３に記載の液晶表示パネルの駆動方法。The method further comprises a step of fixedly outputting a signal having the same polarity as a reference with respect to a predetermined reference potential of the alternating signal controlled in the prohibition signal output period in the prohibition signal output period. The method for driving a liquid crystal display panel according to claim 3. 請求項１または請求項２に記載の液晶表示パネルの駆動装置と前記液晶表示パネルとを備えたことを特徴とする液晶表示装置。A liquid crystal display device comprising the liquid crystal display panel driving device according to claim 1 and the liquid crystal display panel. 前記２端子型非線形素子は、ＭＩＭ（Metal Insulator Metal）駆動素子からなることを特徴とする請求項５に記載の液晶表示装置。The liquid crystal display device according to claim 5, wherein the two-terminal nonlinear element includes a MIM (Metal Insulator Metal) driving element. 請求項５又は６に記載の液晶表示装置を備えたことを特徴とする電子機器。An electronic apparatus comprising the liquid crystal display device according to claim 5.
JP34162297A 1997-12-11 1997-12-11 Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus Expired - Fee Related JP3661379B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34162297A JP3661379B2 (en) 1997-12-11 1997-12-11 Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34162297A JP3661379B2 (en) 1997-12-11 1997-12-11 Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JPH11174411A JPH11174411A (en) 1999-07-02
JP3661379B2 true JP3661379B2 (en) 2005-06-15

Family

ID=18347517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34162297A Expired - Fee Related JP3661379B2 (en) 1997-12-11 1997-12-11 Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP3661379B2 (en)

Also Published As

Publication number Publication date
JPH11174411A (en) 1999-07-02

Similar Documents

Publication Publication Date Title
US7034816B2 (en) System and method for driving a display device
TW548471B (en) Driving apparatus of liquid crystal panel and liquid crystal apparatus
TW550413B (en) Method for driving display apparatus, driving circuit, display apparatus and electronic machine
JP3925016B2 (en) Display device driving method, driving circuit thereof, display device, and electronic apparatus
US7932885B2 (en) Electro-optical device and electronic apparatus with dummy data lines operated substantially simultaneously
US7495650B2 (en) Electro-optical device and electronic apparatus
JP2006163358A (en) Electrooptical device, method of driving same, and electronic apparatus
JP3713922B2 (en) Driving device for liquid crystal display device, liquid crystal display device, electronic apparatus, and driving method for liquid crystal display device
JP3689781B2 (en) Driving method of liquid crystal device, liquid crystal device and electronic apparatus
US6940484B2 (en) Systems and methods for driving a display device
JP4683679B2 (en) Driving method of liquid crystal display device
US7439967B2 (en) Electro-optical device, driving circuit thereof, driving method thereof, and electronic apparatus using electro-optical device
JP2003044015A (en) Electro-optical device and electronic equipment
JP3767127B2 (en) Liquid crystal display panel driving device, liquid crystal display device, and electronic apparatus
JP3661379B2 (en) Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus
JP3658958B2 (en) Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus
JP3832138B2 (en) LIQUID CRYSTAL DISPLAY DEVICE DRIVE DEVICE, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JPH11326870A (en) Driving method of liquid crystal panel, drive unit thereof, liquid crystal display device, and electronic equipment
JP3658952B2 (en) Liquid crystal display device drive voltage adjustment method, liquid crystal display panel drive device, liquid crystal display device, liquid crystal display device drive voltage adjustment device, and electronic apparatus
JP3677969B2 (en) Liquid crystal display panel driving device, liquid crystal display device, and electronic apparatus
JP3661373B2 (en) Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus
JP2000172233A (en) Liquid crystal display device, driving method therefor, and electronic equipment provided therewith
JP3677998B2 (en) Display adjustment method for liquid crystal display device, liquid crystal display device and electronic apparatus
JP3570109B2 (en) Voltage setting method, display device and electronic device
JP3210385B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees