JP3658958B2 - Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus - Google Patents

Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus Download PDF

Info

Publication number
JP3658958B2
JP3658958B2 JP35181197A JP35181197A JP3658958B2 JP 3658958 B2 JP3658958 B2 JP 3658958B2 JP 35181197 A JP35181197 A JP 35181197A JP 35181197 A JP35181197 A JP 35181197A JP 3658958 B2 JP3658958 B2 JP 3658958B2
Authority
JP
Japan
Prior art keywords
period
signal
liquid crystal
data
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35181197A
Other languages
Japanese (ja)
Other versions
JPH11183875A (en
Inventor
公尊 須澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP35181197A priority Critical patent/JP3658958B2/en
Publication of JPH11183875A publication Critical patent/JPH11183875A/en
Application granted granted Critical
Publication of JP3658958B2 publication Critical patent/JP3658958B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示パネルの駆動装置、液晶表示装置及び電子機器の技術分野に属し、特に、ＭＩＭ（Metal Insulator Metal）駆動素子等の双方向ダイオード特性を有する２端子型非線形素子を用いたアクティブマトリクス駆動方式の液晶表示パネルの駆動装置、駆動方法、該駆動装置を備えた液晶表示装置（液晶表示モジュール）及び該液晶表示装置を備えた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、アクティブマトリクス駆動方式の液晶表示パネルとしては、ＴＦＴ（薄膜トランジスタ）駆動素子を用いたものの他に、ＭＩＭ駆動素子等の双方向ダイオード特性を有する２端子型非線形素子を用いたものがある。ＭＩＭ駆動素子等は、急峻なしきい値を持つため、従来の単純マトリクス駆動方式と比較すると画素間におけるクロストークの問題が少ない点で有利であり、ＴＦＴ駆動素子と比較すると、素子構成や製造工程が比較的簡易な点で有利である。
【０００３】
この種のＭＩＭ駆動素子等を用いた液晶表示パネルは、小さなＭＩＭ駆動素子等と、一方向のみに設けられた配線だけが光の遮蔽部分となるのため、開口率を大きくすることが可能であり、明るい表示に有利である。従って、コンピュータ等により生成された画像データあるいは文字・記号データ等を表示したり、更にはテレビ信号またはビデオ信号に基づいてテレビ映像またはビデオ映像を表示する液晶表示装置に好適に用いることができる。
【０００４】
例えば、ＮＴＳＣ方式の映像信号の場合には、走査線の２６２．５本分に相当する１フィールドの期間のうち、走査線の２０本分相当する期間は垂直帰線消去期間であり、有効表示期間は走査線の２４２．５本分に相当する期間である。従って、２４０×２４０の画素数を有する液晶表示パネルを用いた場合でも、最初の走査線の１本分と、最後の走査線の１．５本分の期間を除いた期間を実際の表示期間とすることにより、１フィールドの映像表示が可能である。
【０００５】
しかしながら、実際の表示期間における最初の１水平走査期間と最後の１水平走査期間には、垂直帰線が表示されることがあり、受像の際に画面が非常に見にくくなることがあった。また、ビデオ信号の再生時において、早送りや巻き戻しが行われると、水平同期信号の周期が短くなるためにデータ信号が抜け、表示領域が縮小される。従って、当該表示領域外の領域には表示データとは無関係のデータが表示されることになる。
【０００６】
そこで、従来は、有効表示期間の最初の１水平走査期間と最後の１水平走査期間をデータマスク期間に設定し、当該データマスク期間においてはデータ信号をマスクして、黒色に表示させることが行われていた。また、ビデオ信号の再生時においても、早送りや巻き戻しが行われる際には、前記表示領域外の領域をデータマスク期間に設定し、黒色に表示させることが行われていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、前記従来の手法によれば、前記データマスク期間の次の水平走査期間におけるデータ信号が、白色を表示させるデータ信号であった場合には、更にその後の水平走査期間において中間調を表示させるデータ信号が供給されると、その水平走査期間に走査信号が供給される走査線上の画素においては、設定した値の中間調が得られないという問題があった。
【０００８】
これは、前記データマスク期間と次の水平走査期間において、同極性の電圧がデータ線を介して液晶に印加されるためである。
【０００９】
液晶表示パネルを駆動する場合には、液晶の劣化を防ぐために１水平走査期間毎にデータ信号の極性を反転させる交流駆動が行われている。従って、黒色を表示させるデータがＨｉｇｈレベルのデータであり、前記データマスク期間において、当該データが正極性でデータ線に供給されたとすると、次の水平走査期間には、白色を表示させるＬｏｗレベルのデータが、極性を反転させられてＨｉｇｈレベルのデータとしてデータ線に供給される。
【００１０】
つまり、上述の場合には、データ線に２水平走査期間に渡ってＨｉｇｈレベルの信号が供給されたことになる。
【００１１】
一方、有効表示期間が開始される前の垂直帰線期間においては、出力されるデータの状態は不定であり、また、液晶表示パネルの走査信号線には走査信号が供給されない。従って、 ＭＩＭ駆動素子等の非線形素子はオン状態になることはない。しかしながら、液晶表示パネルのデータ信号線には、何らかのレベルの信号が供給されており、液晶層はデータ信号線を介してＨｉｇｈレベルあるいはＬｏｗレベル側に所定の電位に充電されることになる。
【００１２】
その結果、垂直帰線期間において液晶層が例えばＨｉｇｈレベル側に充電された状態において、上述のようにデータマスク期間とその後の水平走査期間で連続してＨｉｇｈレベルのデータ信号がデータ信号線に供給されると、液晶層の電位はＨｉｇｈレベル側の所定の高い電位となる。
【００１３】
従って、更にその後の水平走査期間において、中間調を表示するパルス幅変調されたデータ信号がデータ信号線に供給された場合には、前記所定の高い電位の液晶層からの漏れ電流が流入し、所望の中間調が得られないという問題があった。そして、この漏れ電流は、液晶層及びＭＩＭ駆動素子等の非線形素子の有する抵抗分の影響により、液晶表示パネルのデータ信号供給端子から遠ざかる程減少する。従って、上述のように２４０ラインの走査信号線を有する液晶表示パネルにおいては、同一の階調を有するデータ信号に対しても、走査信号線の上下でコントラストが異なるという問題があった。
【００１４】
本発明は上述した問題点に鑑みなされたものであり、垂直帰線等による画面の乱れを防止しつつ、均一なコントラストで表示を行うことの可能な、ＭＩＭ駆動素子等の双方向ダイオード特性を有する２端子型非線形素子を用いたアクティブマトリクス駆動方式の液晶表示パネルの駆動装置、駆動方法、該駆動装置を備えた液晶表示装置及び該液晶表示装置を備えた電子機器を提供することを課題とする。
【００１５】
【解決を解決するための手段】
請求項１に記載の液晶表示パネルの駆動装置は上記課題を解決するために、一対の基板と、該一対の基板間に挟持された液晶と、一方の基板に設けられた複数のデータ線と、他方の基板に設けられた複数の走査線と、前記データ線と前記走査線との間に直列接続された２端子型非線形素子及び前記液晶とからなる複数の画素とを備えた液晶表示パネルの駆動装置であって、走査信号を前記複数の走査線に、少なくとも一行毎に水平同期信号に同期するタイミングで所定の基準電位を基準とする極性を交互に反転させつつ時分割で供給する走査信号駆動手段と、データ信号を前記複数のデータ線に、前記走査信号駆動手段による前記走査信号の供給タイミングに同期させて所定の基準電位を基準とする極性を交互に反転させながら供給するデータ信号駆動手段と、水平同期信号を計数する計数手段と、前記計数手段の計数値に基づいて、１垂直走査期間から少なくとも垂直帰線期間を除いた有効表示期間の開始後の所定の水平走査期間に相当する第１の期間と、当該有効表示期間の終了前の所定の水平走査期間に相当する第２の期間に、データマスク信号を出力するデータ制御手段と、前記データマスク信号に基づいて、前記画素における透過率を低下させる所定の信号レベルに固定して前記データ信号を出力させるデータマスク手段とを備え、前記データ制御手段は、前記第１の期間の開始前、及び前記第２の期間の終了後の全期間を表示領域外データマスク期間として、データマスク信号を出力することを特徴とする。
【００１６】
請求項１に記載の液晶表示パネルの駆動装置によれば、走査信号駆動手段により、走査信号が水平同期信号に同期して前記複数の走査線に少なくとも一行毎に所定の基準電位を基準とする極性を交互に反転させながら時分割で供給される。一方、前記複数のデータ線に対しても、データ信号駆動手段により、前記走査信号の供給タイミングに同期して所定の基準電位を基準とする極性を交互に反転させながらデータ信号が供給され、走査信号が供給された走査線とデータ信号が供給されたデータ線との交点に相当する画素領域の２端子型非線形素子が、オン状態またはオフ状態となり、当該画素領域の液晶に対する電流供給のスイッチングが行われる。このようにして、全ての画素領域において、データ信号に応じた映像の表示が行われる。
【００１７】
以上のような映像の表示は、１垂直走査期間内における垂直帰線期間が終了した後の有効表示期間内にて行われることになるが、有効表示期間の開始直後の水平走査期間においては、垂直帰線が表示され易い。また、ビデオ信号の再生時における早送りあるいは巻き戻し時においては、表示領域が縮小され、当該表示領域外の領域にて不要な信号が表示されることになる。
【００１８】
そこで、データ制御手段において、計数手段による水平同期信号の計数値に基づいて、有効表示期間の開始後の所定の水平走査期間に相当する第１の期間と、当該有効表示期間の終了前の所定の水平走査期間に相当する第２の期間とを認識し、当該第１の期間と第２の期間に、データマスク信号を出力させる。例えば、通常のテレビ信号については有効表示期間の開始後の１または２水平走査期間、及び有効表示期間の終了直前の１または２水平走査期間において、また、ビデオ信号の再生時においては、必要に応じて更に多くの水平走査期間においてデータマスク信号を出力させる。
【００１９】
その結果、データマスク手段により、前記データマスク信号に応じてデータ信号が所定の信号レベルに固定して出力され、画素における透過率を低下させる。従って、前記第１の期間及び第２の期間においては、上述のような垂直帰線あるいは不要な信号が画面に表示されることがない。
【００２０】
また、前記データ制御手段は、前記第１の期間の開始前、及び前記第２の期間の終了後の全期間を表示領域外データマスク期間として、データマスク信号を出力する。従って、データマスク手段により、所定の信号レベルに固定された信号が表示領域外データマスク期間においてデータ線に供給されることになるが、この信号は１水平期間毎に所定の基準電位を基準とする極性が反転して供給される。その結果、前記表示領域外データマスク期間においては、前記極性が交互に反転する電圧がデータ線を介して液晶に印加されることになり、液晶を所定の一方向の極性の電位に充電させることがない。
【００２１】
一方、前記有効表示期間の開始後に、前記データマスク期間において画素における透過率を低下させる前記極性の電圧が液晶に印加され、その後の水平走査期間に、前記透過率を上昇させる前記極性の電圧が前記極性を反転させられて液晶に印加されると、少なくとも２水平走査期間において同極性の電圧が液晶に印加されることになるが、
前記有効表示期間の開始前までにおいては、上述のように液晶に対する充電が行われないので、前記の少なくとも２水平走査期間においては、液晶の電位は漏れ電流を生じさせる程には充電されず、他の画素領域における液晶に悪影響を与えない。
【００２２】
以上のように、本発明の液晶表示パネルの駆動装置によれば、垂直帰線等の不要な表示を確実に防止しつつ、均一なコントラストで表示が行われることになる。
【００２３】
請求項２に記載の液晶表示パネルの駆動装置は前記課題を解決するために、前記請求項１に記載の駆動装置において、前記表示領域外データマスク期間が、１水平走査期間の偶数倍の期間に設定されていることを特徴とする。
【００２４】
請求項２に記載の液晶表示パネルの駆動装置によれば、前記表示領域外データマスク期間が、１水平走査期間の偶数倍の期間に設定されているため、データマスク手段により信号レベルが固定されたデータ信号は、前記極性の反転が必ず偶数回行われることになるので、前記表示領域外データマスク期間の全期間を通して液晶に印加される電圧は相殺されることになり、前記表示領域外データマスク期間において液晶の電位状態を変化させない。従って、有効表示期間の開始直後及び終了直前において、連続して同極性の電圧が液晶に印加されたとしても、漏れ電流を生じさせず、コントラストの不均一化を防ぐ。
【００２５】
請求項３に記載の液晶表示パネルの駆動方法は、上記課題を解決するために、一対の基板と、該一対の基板間に挟持された液晶と、一方の基板に設けられた複数のデータ線と、他方の基板に設けられた複数の走査線と、前記データ線と前記走査線との間に直列接続された２端子型非線形素子及び前記液晶とからなる複数の画素とを備えた液晶表示パネルの駆動方法であって、走査信号を前記複数の走査線に、少なくとも一行毎に水平同期信号に同期するタイミングで所定の基準電位を基準とする極性を交互に反転させつつ時分割で供給する工程と、データ信号を前記複数のデータ線に、前記走査信号の供給タイミングに同期させて所定の基準電位を基準とする極性を交互に反転させながら供給する工程と、水平同期信号を計数する工程と、前記水平同期信号の計数値に基づいて、１垂直走査期間から少なくとも垂直帰線期間を除いた有効表示期間の開始後の所定の水平走査期間に相当する第１の期間と、当該有効表示期間の終了前の所定の水平走査期間に相当する第２の期間に、データマスク信号を出力すると共に、前記第１の期間の開始前、及び前記第２の期間の終了後の全期間を表示領域外データマスク期間として、データマスク信号を出力する工程と、前記データマスク信号に基づいて、前記画素における透過率を低下させる所定の信号レベルに固定して前記データ信号を出力させる工程とを備えたことを特徴とする。
【００２６】
請求項３に記載の液晶表示パネルの駆動方法によれば、走査信号が水平同期信号に同期して前記複数の走査線に少なくとも一行毎に所定の基準電位を基準とする極性を交互に反転させながら時分割で供給されると共に、前記複数のデータ線に対しても、前記走査信号の供給タイミングに同期して所定の基準電位を基準とする極性を交互に反転させながらデータ信号が供給される。その結果、走査信号が供給された走査線とデータ信号が供給されたデータ線との交点に相当する画素領域の２端子型非線形素子がオン状態またはオフ状態となり、当該画素領域の液晶に対する電流供給のスイッチングが行われる。このようにして、全ての画素領域において、データ信号に応じた映像の表示が行われる。
【００２７】
以上のような映像の表示は、１垂直走査期間内における垂直帰線期間が終了した後の有効表示期間内にて行われることになるが、有効表示期間の開始直後の水平走査期間においては、垂直帰線が表示され易い。また、ビデオ信号の再生時における早送りあるいは巻き戻し時においては、表示領域が縮小され、当該表示領域外の領域にて不要な信号が表示されることになる。
【００２８】
そこで、水平同期信号の計数値に基づいて、有効表示期間の開始後の所定の水平走査期間に相当する第１の期間と、当該有効表示期間の終了前の所定の水平走査期間に相当する第２の期間とを認識し、当該第１の期間と第２の期間に、データマスク信号を出力させる。例えば、通常のテレビ信号については有効表示期間の開始後の１または２水平走査期間、及び有効表示期間の終了直前の１または２水平走査期間において、また、ビデオ信号の再生時においては、必要に応じて更に多くの水平走査期間においてデータマスク信号を出力させる。
【００２９】
その結果、前記データマスク信号に応じてデータ信号が所定の信号レベルに固定して出力され、画素における透過率を低下させる。従って、前記第１の期間及び第２の期間においては、上述のような垂直帰線あるいは不要な信号が画面に表示されることがない。
【００３０】
また、前記第１の期間の開始前、及び前記第２の期間の終了後の全期間を表示領域外データマスク期間として、データマスク信号を出力する。従って、所定の信号レベルに固定された信号が表示領域外データマスク期間においてデータ線に供給されることになるが、この信号は１水平期間毎に所定の基準電位を基準とする極性が反転して供給される。その結果、前記表示領域外データマスク期間においては、前記極性が交互に反転する電圧がデータ線を介して液晶に印加されることになり、液晶を所定の一方向の極性の電位に充電させることがない。
【００３１】
一方、前記有効表示期間の開始後に、前記データマスク期間において画素における透過率を低下させる前記極性の電圧が液晶に印加され、その後の水平走査期間に、前記透過率を上昇させる前記極性の電圧が前記極性を反転させられて液晶に印加されると、少なくとも２水平走査期間において同極性の電圧が液晶に印加されることになるが、前記有効表示期間の開始前までにおいては、上述のように液晶に対する充電が行われないので、前記の少なくとも２水平走査期間においては、液晶の電位は漏れ電流を生じさせる程には充電されず、他の画素領域における液晶に悪影響を与えない。
【００３２】
以上のように、本発明の液晶表示パネルの駆動方法によれば、垂直帰線等の不要な表示を確実に防止しつつ、均一なコントラストで表示が行われることになる。
【００３３】
請求項４に記載の液晶表示パネルの駆動方法は、上記課題を解決するために、前記請求項３に記載の液晶表示パネルの駆動方法において、前記表示領域外データマスク期間が、１水平走査期間の偶数倍の期間に設定されていることを特徴とする。
【００３４】
請求項４に記載の液晶表示パネルの駆動方法によれば、前記表示領域外データマスク期間が、１水平走査期間の偶数倍の期間に設定されているため、データマスク信号に基づいて信号レベルが固定されたデータ信号は、所定の基準電位を基準とする極性の反転が必ず偶数回行われることになるので、前記表示領域外データマスク期間の全期間を通して液晶に印加される電圧は相殺されることになり、前記表示領域外データマスク期間において液晶の電位状態を変化させない。従って、有効表示期間の開始直後及び終了直前において、連続して同極性の電圧が液晶に印加されたとしても、漏れ電流を生じさせず、コントラストの不均一化を防ぐ。
【００３５】
請求項５に記載の液晶表示装置は前記課題を解決するために請求項１または請求項２に記載の液晶表示パネルの駆動装置と前記液晶表示パネルとを備えたことを特徴とする。
【００３６】
請求項５に記載の液晶表示装置（液晶表示モジュール）によれば、液晶表示パネルは、特に２端子型非線形素子を備えているが、上述した本願発明の駆動装置により、上述したデータマスク処理が行われ、コントラストの不均一化を抑えつつ、垂直帰線等の不要な信号の表示を確実に防ぐことができる。
【００３７】
請求項６に記載の液晶表示装置は上記課題を解決するために請求項５に記載の液晶表示装置において、前記２端子型非線形素子は、ＭＩＭ（Metal Insulator Metal）駆動素子を備えたことを特徴とする。
【００３８】
請求項６に記載の液晶表示装置によれば、液晶表示パネルは、特にＭＩＭ駆動素子を備えているが、上述した本願発明の駆動装置により、上述したデータマスク処理が行われ、コントラストの不均一化を抑えつつ、垂直帰線等の不要な信号の表示を確実に表示することができる。
【００３９】
請求項７に記載の電子機器は上記課題を解決するために請求項５又は６に記載の液晶表示装置を備えたことを特徴とする。
【００４０】
請求項７に記載の電子機器によれば、電子機器は、上述した本願発明の液晶表示装置を備えており、比較的簡易な構成によりコントラストの不均一化を抑えつつ、垂直帰線等の不要な信号の表示を確実に防ぐことができる。
【００４１】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００４２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４３】
（ＭＩＭ駆動素子）
図１は、本発明の実施の形態である液晶表示装置を構成する液晶表示パネルに備えられる２端子型非線形素子の一例としてのＭＩＭ駆動素子を画素電極と共に模式的に示す平面図であり、図２は、図１のＡ−Ａ断面図である。尚、図２におては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４４】
図１及び図２において、ＭＩＭ駆動素子２０は、第１基板の一例を構成するＭＩＭアレイ基板３０上に形成された絶縁膜３１を下地として、その上に形成されており、絶縁膜３１の側から順に第１金属膜２２、絶縁層２４及び第２金属膜２６から構成され、ＭＩＭ構造（Metal Insulator Metal構造）を持つ。そして、２端子型のＭＩＭ駆動素子２０の第１金属膜２２は、一方の端子としてＭＩＭアレイ基板３０上に形成された走査線１２に接続されており、第２金属膜２６は、他方の端子として画素電極３４に接続されている。尚、走査線１２に代えてデータ線（図６参照）をＭＩＭアレイ基板３０上に形成し、画素電極３４に接続してもよい。
【００４５】
ＭＩＭアレイ基板３０は、例えばガラス、プラスチックなどの絶縁性及び透明性を有する基板からなる。
【００４６】
下地をなす絶縁膜３１は、例えば酸化タンタルからなる。但し、絶縁膜３１は、第２金属膜２６の堆積後等に行われる熱処理により第１金属膜２２が下地から剥離しないこと及び下地から第１金属膜２２に不純物が拡散しないことを主目的として形成されるものである。従って、ＭＩＭアレイ基板３０を、例えば石英基板等のように耐熱性や純度に優れた基板から構成すること等により、これらの剥離や不純物の拡散が問題とならない場合には、絶縁膜３１は省略することができる。
【００４７】
第１金属膜２２は、導電性の金属薄膜からなり、例えば、タンタル単体又はタンタル合金からなる。若しくは、タンタル単体又はタンタル合金を主成分として、これに例えば、タングステン、クロム、モリブデン、レニウム、イットリウム、ランタン、ディスプロリウムなどの周期率表で第６、第７又は第８族に属する元素を添加してもよい。この場合、添加する元素としては、タングステンが好ましく、その含有割合は、例えば０．１〜６原子％が好ましい。
【００４８】
絶縁膜２４は、例えば化成液中で第１金属膜２２の表面に陽極酸化により形成された酸化膜からなる。
【００４９】
第２金属膜２６は、導電性の金属薄膜からなり、例えば、クロム単体又はクロム合金からなる。
【００５０】
画素電極３４は、例えばＩＴＯ（Indium Tin Oxide）膜等の、透明導電膜からなる。
【００５１】
また、図３の断面図に示すように、上述の第２金属膜及び画素電極は、同一のＩＴＯ膜等からなる透明導電膜３６から構成されてもよい。このような構成を持つＭＩＭ駆動素子２０’は、製造の際に、第２金属膜及び画素電極を同一の製造工程により形成できる利点がある。尚、図３において図２と同様の構成要素には同一参照符号を付し、その説明は省略する。
【００５２】
更にまた、図４の平面図及び図５のＢ−Ｂ断面図に示すように、ＭＩＭ駆動素子４０は、所謂バック・ツー・バック（Back To Back）構造、即ち第１のＭＩＭ駆動素子４０ａと第２のＭＩＭ駆動素子４０ｂとを極性を反対にして直列に接続した構造を持つように構成されてもよい。尚、図４及び図５において図１及び図２と同様の構成要素には同一参照符号を付し、その説明は省略する。
【００５３】
図４及び図５において、第１のＭＩＭ駆動素子４０ａは、ＭＩＭアレイ基板３０上に形成された絶縁膜３１を下地として、この上に順に形成されたタンタル等からなる第１金属膜４２、陽極酸化膜等からなる絶縁膜４４及びクロム等からなる第２金属膜４６ａから構成されている。他方、第２のＭＩＭ駆動素子４０ｂは、ＭＩＭアレイ基板３０上に形成された絶縁膜３１を下地として、この上に順に形成された第１金属膜４２、絶縁膜４４及び第１金属膜４６ａから離間した第２金属膜４６ｂから構成されている。
【００５４】
第１のＭＩＭ駆動素子４０ａの第２金属膜４６ａは、走査線４８に接続され、第２のＭＩＭ駆動素子４０ｂの第２金属膜４６ｂは、ＩＴＯ膜等からなる画素電極４５に接続されている。従って、走査信号は、走査線４８から第１及び第２のＭＩＭ駆動素子４０ａ及び４０ｂを介して画素電極４５に供給される。尚、走査線４８に代えてデータ線（図６参照）をＭＩＭアレイ基板３０上に形成し、第１のＭＩＭ駆動素子４０ａの第２金属膜４６ａに接続するように構成してもよい。
【００５５】
この図４及び図５に示した例では、絶縁膜４４は、図１及び図２に示した例における絶縁膜２４に比べて膜厚が小さく、例えば半分程度の膜厚に設定されている。
【００５６】
以上、２端子型非線形素子としてＭＩＭ駆動素子の幾つかの例について説明したが、ＺｎＯ（酸化亜鉛）バリスタ、ＭＳＩ（Metal Semi-Insulator）駆動素子、ＲＤ（Ring Diode）などの双方向ダイオード特性を有する２端子型非線形素子を本実施の形態のアクティブマトリクス駆動方式の液晶表示パネルに適用可能である。
【００５７】
（液晶表示パネル）
次に、上述のＭＩＭ駆動素子２０を用いたアクティブマトリクス駆動方式の液晶表示パネルの実施の形態について図６及び図７を参照して説明する。尚、図６は、本実施の形態における液晶表示パネルを駆動回路と共に示した等価回路図であり、図７は、本実施の形態における液晶表示パネルを模式的に示す部分破断斜視図である。
【００５８】
図６において、液晶表示パネル１０は、ＭＩＭアレイ基板３０又はその対向基板上に配列された複数の走査線１２が走査信号駆動回路１００に接続されており、ＭＩＭアレイ基板３０又はその対向基板上に配列された複数のデータ線１４がデータ信号駆動回路１１０に接続されている。また、前記走査信号駆動回路１００及び前記データ信号駆動回路１１０には、これらの駆動回路に対して必要な信号を出力する駆動制御回路１２０が接続されている。尚、走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０は、図１及び図２に示したＭＩＭアレイ基板３０又はその対向基板上に形成されていてもよく、この場合には、駆動回路を含んだ液晶表示装置（液晶表示モジュール）となる。或いは、走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０は、液晶表示パネルとは独立したＩＣから構成され、所定の配線を経て走査線１２やデータ線１４に接続されてもよく、この場合には、駆動回路を含まない液晶表示装置（液晶表示パネル）となる。
【００５９】
各画素領域１６において、走査線１２は、ＭＩＭ駆動素子２０の一方の端子に接続されており（図１参照）、データ線１４は、液晶層１８及び図１に示した画素電極３４を介してＭＩＭ駆動素子２０の他方の端子に接続されている。従って、各画素領域１６に対応する走査線１２に走査信号が供給され、データ線１４に当該画素領域をオン状態とするデータ信号が供給されると、当該画素領域におけるＭＩＭ駆動素子２０にＭＩＭ駆動素子２０の閾値電圧以上の電圧が印加され、ＭＩＭ駆動素子２０がオン状態となる。そして、ＭＩＭ駆動素子２０を介して、画素電極３４及びデータ線１４間にある液晶層１８に駆動電圧が印加される。
【００６０】
尚、走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０をＭＩＭアレイ基板３０上に設けると、ＭＩＭ駆動素子２０についての薄膜形成プロセスと走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０についての薄膜形成プロセスとを同時に行える利点がある。但し、例えばＴＡＢ（テープオートメイテッドボンディング）方式で実装された走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０を含むＬＳＩに、ＭＩＭアレイ基板３０の周辺部に設けられた異方性導電フィルムを介して走査線１２及びデータ線１４を接続する構成を採れば、液晶表示パネル１０の製造がより容易となる。また、前述のＬＳＩをＭＩＭアレイ基板３０及びその対向基板上に異方性導電フィルムを介して直接実装するＣＯＧ（チップオングラス）方式を用いて、走査線１２及びデータ線１４と接続する構成を採ることもできる。
【００６１】
図７において、液晶表示パネル１０は、ＭＩＭアレイ基板３０と、これに対向配置される透明な第２基板の一例を構成する対向基板３２とを備えている。対向基板３２は、例えばガラス基板からなる。ＭＩＭアレイ基板３０には、マトリクス状に複数の透明な画素電極３４が設けられている。複数の画素電極３４は、所定のＸ方向に沿って夫々延びておりＸ方向に直交するＹ方向に配列された複数の走査線１２に夫々接続されている。画素電極３４、ＭＩＭ駆動素子２０、走査線１２等の液晶に面する側には、例えばポリイミド薄膜などの有機薄膜からなりラビング処理等の所定の配向処理が施された配向膜が設けられている。
【００６２】
他方、対向基板３２には、Ｙ方向に沿って夫々延びておりＸ方向に短冊状に配列された複数のデータ線１４が設けられている。データ線１４の下側には、例えばポリイミド薄膜などの有機薄膜からなりラビング処理等の所定の配向処理が施された配向膜が設けられている。この場合データ線１４は、少なくとも画素電極３４と対向する部分については、ＩＴＯ膜等の透明導電膜から形成される。但し、データ線１４に代えて走査線１２を対向基板３２の側に形成する場合には、走査線１２がＩＴＯ膜等の透明導電膜から形成される。
【００６３】
対向基板３２には、液晶表示パネル１０の用途に応じて、例えばストライプ状、モザイク状、トライアングル状等に配列された色材膜からなるカラーフィルタが設けられてもよく、更に、例えばクロムやニッケルなどの金属材料やカーボンやチタンをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられていてもよい。このようなカラーフィルタやブラックマトリクスにより、一つの液晶表示パネルによるカラー表示を可能としたり、コントラストの向上や色材の混色防止などにより、高品位の画像を表示できるようになる。
【００６４】
このように構成され、画素電極３４とデータ線１４とが対面するように配置されたＭＩＭアレイ基板３０と対向基板３２との間には、対向基板３２の周辺に沿って配置されるシール剤により囲まれた空間に液晶が封入され、液晶層１８（図６参照）が形成される。液晶層１８は、画素電極３４及びデータ線１４からの電界が印加されていない状態で前述の配向膜により所定の配向状態を採る。液晶層１８は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール剤は、両基板３０及び３２をそれらの周辺で張り合わせるための接着剤であり、両基板間の距離を所定値とするためのスペーサが混入されている。
【００６５】
図６において、走査信号駆動回路１００がパルス的にＭＩＭ駆動素子２０に所定電圧の走査信号を順次送るのに合わせて、データ信号駆動回路１１０は表示信号の階調レベルに応じたパルス幅を有するデータ信号をデータ線１４に順次送る。図７において、このように画素電極３４及びデータ線１４に電圧が印加されると、この画素電極３４とデータ線１４とに挟まれた部分における液晶層の配向状態が、ＭＩＭ駆動素子２０を介して印加される駆動電圧により変化し、ノーマリーホワイトモードであれば、駆動電圧が印加された状態で入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、駆動電圧が印加された状態で入射光がこの液晶部分を通過可能とされ、全体として液晶表示パネル１０からは表示信号に応じたコントラストを持つ光が出射する。
【００６６】
また、図１から図７には示されていないが、対向基板３２の投射光が入射する側及びＭＩＭアレイ基板３０の投射光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、ＤＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００６７】
次に、図６に示した走査信号駆動回路１００及びデータ信号駆動回路１１０並びに駆動制御回路１２０の第１の実施の形態における構成及び動作について図８から図１０を参照して説明する。
【００６８】
先ず、走査信号駆動手段の一例を構成する走査信号駆動回路１００は、図８に示すように、後述する駆動制御回路１２０から出力される走査側クロック信号ＹＳＣＬに同期して、走査線端子Ｙ１〜Ｙｉに対して所定の順序で走査信号発生用のパルス信号を出力するシフトレジスタ１０４を有している。
【００６９】
また、シフトレジスタ１０４の次段には、出力コントロール回路１０６が設けられている。この出力コントロール回路１０６は、前記シフトレジスタ１０４からのパルス信号の立ち上がりに同期して走査信号を出力する回路であり、種々の制御信号に基づいて、各走査線端子毎の走査信号の出力の可否、及び選択期間と非選択期間における走査信号の電圧値を制御している。
【００７０】
また、走査信号は、液晶の劣化を防止するために、１走査線毎に所定電位を基準とした極性を反転させる必要がある。そこで、駆動制御回路１２０から交流化信号ＦＲＹを入力し、走査信号をオン状態にする期間（以下、選択期間とする）における走査信号の電位（以下、選択電位とする）を、交流化信号ＦＲＹの信号レベルに応じて切り換えている。交流化信号ＦＲＹは、クロック信号ＹＳＣＬの立ち上がりに同期して信号の極性が交互に反転するパルス状信号であり、出力コントロール回路１０６だけでなく、 ＬＣＤドライバー出力電圧選択回路１０５に接続される。ＬＣＤドライバー出力電圧選択回路１０５においては、交流化信号ＦＲＹの信号レベルに基づいて選択電位の極性が選択され、交流化信号ＦＲＹの信号レベルがＨｉｇｈレベルの場合に、選択電位の極性として負極性が選択され、交流化信号ＦＲＹの信号レベルがＬｏｗレベルの場合に、選択電位の極性として正極性が選択される。より具体的には、交流化信号ＦＲＹと逆位相の選択電位信号がＬＣＤドライバー出力電圧選択回路１０５から出力される。そして、出力コントロール回路１０６においては、シフトレジスタ１０４から出力されるパルス信号の立ち上がりで選択電位信号の極性と等しい極性の信号が出力され、交流化信号ＦＲＹの立ち下がりで逆極性の信号が出力される。従って、選択期間を示すシフトレジスタ１０４からのパルス信号の出力期間において、選択電位の極性を示すパルス信号が出力コントロール回路１０６から出力されることになる。また、シフトレジスタ１０４から出力されるパルス信号がシフトされるタイミング、即ち選択期間の切り換えタイミングと、交流化信号ＦＲＹの極性の切り換えタイミングとは同期しているため、隣り合う走査線の選択電位の極性は、互いに異なることになる。更に、本実施形態では、走査線数は奇数に設定されているため、ある一つの走査線に着目すると、次のフィールドにおけるその走査線の選択期間の交流化信号ＦＲＹの極性は、前のフィールドにおけるその走査線の選択期間の交流化信号ＦＲＹの極性と必ず異なることになる。従って、各走査線における選択電位の極性は、各フィールドごとに切り換えられることになる。
【００７１】
以上のようにして、各走査線ごとに出力コントロール回路１０６から出力されるパルス信号は、レベルシフタ１０７によってロジック系電位レベルから液晶駆動系電位レベルにレベルがシフトされ、ＬＣＤドライバー１０８に出力される。
【００７２】
ＬＣＤドライバー１０８には、走査信号の選択期間及び非選択期間における電位レベルを決定するＶ０，Ｖ１，Ｖ４，Ｖ５の４値の電圧が印加されており、上述した出力コントロール回路から出力されるパルス信号の極性が負極性の場合には、負極性の選択電位であるＶ５が選択され、また、前記パルス信号の極性が正極性の場合には、正極性の電位であるＶ０が選択される。そして、これらの電位を有し前記パルス信号と同形状の走査信号が各走査信号出力端子Ｙ１〜Ｙｉから出力されることになる。また、選択電位としてＶ５が選択された場合には、非選択期間においてはＶ１の電位が選択され、選択電位としてＶ０が選択された場合には、非選択期間の電位としてＶ４が選択される。
【００７３】
以上のようにして、走査線駆動回路１００の走査信号出力端子Ｙ１〜Ｙｉから図９に示すような走査信号が出力されることになる。尚、駆動方式に応じて、走査信号を走査線１２に一行毎に時分割で供給してもよいし、例えば３行毎などの複数の行毎に時分割で供給するようにしてもよい。
【００７４】
次に、データ信号駆動回路１１０の構成を図１０に基づいて説明する。図１０に示すように、データ信号駆動回路１１０においては、第１ラッチ１１２が備えられており、後述する駆動制御回路１２０から出力される階調データＤＡ０〜ＤＡ５が、この第１ラッチ１１２に各データ線ごとにラッチされる。階調データＤＡ０〜ＤＡ５は、各データ線のデータとしてシリアル出力されるように構成されており、駆動制御回路１２０から出力されるデータ側クロック信号ＸＳＣＬに同期してシフトレジスタ１１１から出力されるシフトパルスが、ラッチのタイミングを形成している。このようにして第１ラッチ１１２にラッチされた階調データＤＡ０〜ＤＡ５は、駆動制御回路１２０から出力されるラッチパルスＬＰの立ち下がりで第２ラッチ１１３にラッチされ、デコーダ１１５に出力される。
【００７５】
デコーダ１１５は、階調データＤＡ０〜ＤＡ５に応じたパルス幅を有するパルス信号を出力する回路であり、このパルス信号の出力はグレースケールコントロール１１４からの分周信号に同期して行われる。グレースケールコントロール１１４は、駆動制御回路１２０から出力される階調発生基本クロックＧＣＰを分周する回路であり、この分周されたクロック信号をデコーダ１１５に入力し、階調データＤＡ０〜ＤＡ５により表される６ビットのデータを、デコーダ１１５において前記分周されたクロック信号に基づいてカウントすることにより、階調データに応じたパルス幅の階調データ信号が得られる。この階調データ信号は正極性で出力され、例えばグレースケール値が最大の６３の場合には、 Ｈｉｇｈレベルの期間が前記分周されたクロック信号の６３倍の期間となるパルス幅を有する階調データ信号として出力されることになる。そして、この階調データ信号と、駆動制御回路１２０から出力される交流化信号ＦＲＸとの排他的論理和の論理演算を行って、その結果をＮＯＴ回路により反転することにより、最終的にデコーダ１１５から出力される表示データ信号を得ている。この交流化信号ＦＲＸは、ラッチパルスＬＰの立ち下がりに同期して極性を交互に反転させるパルス信号であり、前記論理演算の結果、交流化信号ＦＲＸがＨｉｇｈレベルの期間においては階調データ信号と同極性の信号を表示データ信号として出力し、交流化信号ＦＲＸがＬｏｗレベルの期間においては階調データ信号と逆極性の信号を表示データ信号として出力する。従って、ラッチパルスＬＰが水平同期信号に同期して出力される毎に前記交流化信号ＦＲＸの極性が反転され、その度に前記階調データ信号は極性が反転されるので、結局、表示データ信号は一走査線ごとに極性が反転させられた信号となる。つまり、階調データ信号が最高値のグレースケールを有するデータに基づく信号である場合には、表示データ信号は交流化信号ＦＲＸに同期して前述した走査信号と同様に所定電位を基準とした極性が反転するパルス信号となる。
【００７６】
そして、デコーダ１１５により出力される表示データ信号は、レベルシフタ１１６によりロジック系の電位レベルから液晶駆動系の電位レベルに変換され、ＬＣＤドライバー１１７により、各データ信号出力端子Ｘ１〜Ｘｊから出力されることになる。
【００７７】
次に、以上のような走査信号駆動回路１００及びデータ信号駆動回路１１０を制御するための駆動制御回路１２０の構成を図１１に基づいて説明する。
【００７８】
駆動制御回路１２０には、図１１に示すように、基本タイミング作成部１２１が備えられており、基本タイミング作成部１２１は、コンポジット信号から分離される垂直同期信号及び水平同期信号と内部のクロック信号とをＰＬＬ１２７により同期させ、駆動制御回路１２０内で使用する各種のタイミング信号を作成する。
【００７９】
例えば、駆動制御回路１２０に備えられたＡ／Ｄコントロール部１２２にクロック信号を出力することにより、 Ａ／Ｄコントロール部１２２からはＡ／Ｄ変換用のクロック信号が出力され、前記コンポジット信号から抽出されたアナログの映像データが、前記クロック信号に同期してＡ／Ｄコンバータ１２６により６ビットのデジタルデータにＡ／Ｄ変換される。そして、このデジタルデータは、データラッチ部１２４に出力され、前記基本タイミング作成部１２１から出力されるストローブ信号により、データラッチ部１２４にラッチされる。
【００８０】
一方、駆動制御回路１２０には、上述した走査信号駆動回路１００及びデータ信号駆動回路１１０に対する各種の制御信号を出力する駆動回路コントロール部１２３が備えられている。そして、前記基本タイミング作成部１２１は、垂直同期信号及び水平同期信号に同期して、前記各種の制御信号を出力する。具体的には、水平同期信号に同期させてデータ信号駆動回路１１０に対するラッチパルスＬＰを出力し、また、このラッチパルスＬＰに同期させてデータ信号駆動回路１１０に対するクロック信号ＸＳＣＬ及び走査信号駆動回路１００に対するクロック信号ＹＳＣＬを出力する。更には、データ信号駆動回路１１０に対するグレイスケールコントロール用のクロック信号ＧＣＰを出力する。
【００８１】
また、前記データラッチ部１２４にラッチされたデータは階調データＤＡ０〜ＤＡ５としてデータ信号駆動回路１１０に出力されるが、後述するデータマスク期間においては、駆動回路コントロール部１２３からデータマスク信号を出力し、ＯＲ回路１２５によりデータのマスクを行うように構成されている。詳しくは後述する。
【００８２】
以上のような駆動制御回路１２０により出力される制御信号、及び走査信号駆動回路１００とデータ信号駆動回路１１０による出力される走査信号波形及びデータ信号の波形の例を図１２に示す。なお、図１２の例では、階調データはグレースケールが最高値のデータであり、データ信号駆動回路１１０のデコーダ１１５より１水平走査期間中Ｈｉｇｈレベルを維持して出力されるデータである。つまり、ノーマリーホワイトモードでは画素を最低輝度とするデータであり、ノーマリーブラックモードでは画素を最高輝度とするデータである。
【００８３】
また、図１２に示す画素電位とは、データ線と走査線を介して液晶層１８とＭＩＭ駆動素子２０の両端に印加される電圧により生じる電位であり、液晶電位とは、液晶層１８の充電による電位である。
【００８４】
データ線と走査線を介して液晶層１８とＭＩＭ駆動素子２０の両端に図１２に示すような波形の電圧が印加されると、各データ線と各走査線の交点に相当する各画素領域はＭＩＭ駆動素子２０の閾値との関係で選択期間にのみオン状態となるように構成されている。つまり、各画素領域においては、選択期間の前後の水平走査期間における印加電圧が、ＭＩＭ駆動素子２０の閾値よりも低い電圧に設定されているので、選択期間以外にオン状態になることがない。
【００８５】
次に、以上のような本実施形態の液晶表示パネルにおけるデータマスク処理について説明する。
【００８６】
本実施形態の液晶表示パネルは、上述したように走査線数が２４０本であり、ＮＴＳＣ方式で出力される映像信号を表示することができる。ＮＴＳＣ方式においては、走査線が５２５本であり、１フィールドの走査線数は図１３（Ａ）に示すように、２６５．２本となる。そして、走査線の２０本分に相当する期間は、垂直帰線期間とされているため、走査線の２４２．５本に相当する期間を有効表示期間とすることができる。そこで、本実施形態では、液晶表示パネルの２４０本の走査線数によって表示を行うため、図１３（Ａ）に示すように、走査線の２２本目から２６１本目に相当する期間を有効表示期間としている。
【００８７】
しかし、この有効表示期間において表示を行うと、走査線の２２本目に相当する期間、及び走査線の２６１本目に相当する期間に、垂直帰線が表示され易くなり、見にくい画面となる。
【００８８】
そこで、本実施形態では、図１４に示すように、画面の上下１本ずつに黒の線が表示されるように、データをマスクする構成となっている。
【００８９】
そして、このデータマスク期間に連続する走査線の２６２本目から次の偶数フィールドの２８４本目までの期間、走査線の５２５本目から次の奇数フィールドの走査線の２１本目までの期間を、表示領域外データマスク期間とし、図１３（Ｂ）に示すようにＨｉｇｈレベル信号のデータマスク信号を出力するように構成した。つまり、本実施形態においては、図１３（Ａ）に示すように、表示期間以外の期間は全て表示領域外データマスク期間となっている。
【００９０】
このようなデータマスク信号の出力は、図１６に示すように構成された駆動回路コントロール部１２３によって行われる。なお、図１６には、図１１に示す駆動回路コントロール部におけるデータマスク処理に関係する部分のみの構成を概略的に示してある。
【００９１】
図１６に示すように、駆動回路コントロール部１２３には、垂直同期信号をカウントする垂直カウンタ１３０と、水平同期信号をカウントする水平カウンタ１３１と、データマスク信号を発生するデータマスク信号発生回路が備えられている。垂直カウンタ１３０は、コンポジット信号から分離される垂直同期信号をカウントし、２つの垂直同期信号をカウントする毎に水平カウンタ１３１のカウント値をクリアする。一方、水平カウンタ１３１は、コンポジット信号から分離される水平同期信号をカウントし、例えば図１３（Ａ）の場合には、カウント値が５２４になるタイミングでパルス信号をデータマスク発生回路１３２に対して出力する。また、カウント値が２３になるタイミング、更に、カウント値が２６１になるタイミングで、パルス信号をデータマスク発生回路１３２に対して出力する。データマスク発生回路１３２は、初期状態でＨｉｇｈレベルのデータマスク信号を出力すると共に、前記水平カウンタ１３１からパルス信号が出力される毎に、データマスク信号の極性を反転させるように構成されている。従って、図１３（Ｂ）に示すような、データマスク信号が得られる。このデータマスク信号は、ＯＲ回路１２５に出力され、データマスク信号がＨｉｇｈレベルの期間は、データ入力に拘わらず、データ信号駆動回路１１０へ出力されるデータは、常にＨｉｇｈレベルの信号となる。
【００９２】
以上のようにして表示領域外データマスク期間にＨｉｇｈレベルのデータマスク信号が出力されると、データ信号駆動回路１１０からデータ線に出力されるデータ信号は、図１５（Ａ）に示すように、１水平走査期間毎に極性が反転される信号となる。従って、表示領域外データマスク期間中においては、液晶層１８にデータ線を介してＨｉｇｈレベルの電圧とＬｏｗレベルの電圧が均等に印加されることになり、液晶層１８に対する充電は行われないことになる。その結果、有効表示期間が開始される最初の１水平走査期間におけるデータマスク処理による黒色表示データの書き込みと、その次の水平走査期間における白色表示データの書き込みが行われ、液晶層１８に２水平走査期間に渡ってＨｉｇｈレベルの電圧が印加された場合でも、これらの表示データが書き込まれた画素領域からの漏れ電流は生じない。
【００９３】
これに対し、従来の方式による場合には、図１３（Ｃ）に示すに示すようにデータマスク期間は有効表示期間内にのみ設けられており、有効表示期間の終了後においても本実施形態のようにデータのマスク処理は行われないので、有効表示期間の終了後から次の有効表示期間の開始までの期間においてデータ線に出力されるデータ不定である。少なくとも本実施形態のように表示領域外データマスク期間の全領域において同一のレベルのデータが維持されることはないと思われる。従って、例えば図１５（Ｂ）に示すように、極性及び電圧値の一定しないデータがデータ線に供給されたとすると、液晶層１８はＨｉｇｈレベルあるいはＬｏｗレベルのいずれかの電位に充電されることになる。例えば、有効表示期間の開始直前において、 Ｈｉｇｈレベル側に充電されたとすると、有効表示期間の開始後に、黒色表示データと白色表示データが連続して２水平走査期間に渡ってデータに供給されると、液晶層１８の電位は所定の高電位まで上昇し、前記データが書き込まれた画素領域から、他の画素領域に対して漏れ電流が生じる。従って、白色表示データの書き込み後に中間調表示データが下記まれた場合には、前記漏れ電流の影響により、所望の中間値表示が行われない。また、前記漏れ電流は、図１４に示す下方の走査線側に行く程少なくなるため、同じ中間調表示データであっても前記下方の走査線側の画素領域は前記漏れ電流の影響を受けない。その結果、図１４に示す上方の走査線と下方の走査線とでコントラストに差が生じることになる。特に、同一データが複数フレームに渡って繰り返し書き込まれる場合には、前記漏れ電流の影響は大きくなり、益々コントラストの差が生じることになる。
【００９４】
これに対し、本実施形態の構成では、上述したように表示領域外データマスク期間においては液晶層１８が充電されないので、同一データが複数フレームに渡って繰り返し書き込まれても、漏れ電流は発生せず、コントラストは均一な状態に維持される。
【００９５】
以上のように、本実施形態によれば、有効表示期間におけるデータマスク処理により垂直帰線等の不要な表示を確実に防止しつつ、表示領域外データマスク期間におけるデータマスク処理によりコントラストの不均一化を確実に防止することができる。
【００９６】
尚、本実施形態においては、表示領域外データマスク期間を走査線の２２．５本分の期間に設定したが、有効表示期間におけるいずれかのデータマスク期間を走査線の１．５本分の期間に設定することにより、表示領域外データマスク期間を走査線の２２本分の期間に設定すれば、 Ｈｉｇｈレベルの電圧印加期間とＬｏｗレベルの電圧印加期間が必ず等しくなり、表示領域外データマスク期間における液晶層１８の充電量を正確に０にすることができる。このように、表示領域外データマスク期間を走査線の偶数本分に設定することにより、コントラストをより一層均一にすることが可能である。
【００９７】
また、本実施形態では、有効表示期間におけるデータマスク期間を、図１４に示すように、画面上の上下の走査線分の期間に設定した例について説明したが、必要に応じて適宜増加させることも可能である。例えば、ビデオ信号の再生処理における早送りあるいは巻き戻し時においては、有効表示期間におけるデータマスク期間を長くすることにより、不要な信号の表示を確実に防止することができる。
【００９８】
尚、以上説明した液晶表示パネル１０は、例えばカラー液晶プロジェクタに適用される場合には、３つの液晶表示パネル１０がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになるので、対向基板３２上にカラーフィルタを設ける必要はない。他方、液晶表示パネル１０は、例えば直視型や反射型のカラー液晶テレビに適用される場合には、画素電極３４に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板３２上に形成してもよい。
【００９９】
液晶表示パネル１０において、ＭＩＭアレイ基板３０側における液晶分子の配向不良を抑制するために、画素電極３４、ＭＩＭ駆動素子２０、走査線１２等の全面に平坦化膜をスピンコート等で塗布してもよく、又はＣＭＰ処理を施してもよい。
【０１００】
また、以上の実施の形態では、所謂“４値駆動法”に基づいて、時間的又は空間的な平均化を行うようにしたが、本発明によれば、例えば特開平２−１２５２２５号公報等に開示された充放電駆動法に基づいて同様に時間的又は空間的な平均化を行うことも可能である。
【０１０１】
更に、液晶表示パネル１０においては、一例として液晶層１８をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶表示パネルの高輝度化や低消費電力化の利点が得られる。更に、画素電極３４をＡｌ等の反射率の高い金属膜から構成することにより、液晶表示パネル１０を反射型液晶表示装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶表示パネル１０においては、液晶層に対し垂直な電界（縦電界）を印加するように対向基板３２の側にデータ線１４を設けているが、液晶層に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極３４を夫々構成する（即ち、対向基板３２の側には縦電界発生用の電極を設けることなく、ＭＩＭアレイ基板３０の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【０１０２】
（電子機器）
次に、以上詳細に説明した液晶表示パネル１０、走査信号駆動回路１００及びデータ信号駆動回路１１０を備えた電子機器の実施の形態について図１７から図２１を参照して説明する。
【０１０３】
先ず図１７に、このように液晶表示パネル１０等を備えた電子機器の概略構成を示す。
【０１０４】
図１７において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、前述の走査信号駆動回路１００及びデータ信号駆動回路１１０を含む駆動回路１００４、前述の液晶表示パネル１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、同調回路等を含み、クロック発生回路１００８からのクロックに基いて、所定フォーマットのビデオ信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロックに基いて入力された表示情報から前述の６ビットの６４階調のデジタル信号DATA（Ｄ０〜Ｄ５）を順次生成し、クロックCLKと共に駆動回路１００４に出力する。駆動回路１００４は、走査信号駆動回路１００及びデータ信号駆動回路１１０によって前述の駆動方法により液晶表示パネル１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶表示パネル１０を構成するＭＩＭアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１０５】
次に図１８及び図１９に、このように構成された電子機器の具体例を夫々示す。
【０１０６】
図１８において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＭＩＭアレイ基板上に搭載された液晶表示パネル１０を含む液晶表示モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１０Ｒ、１０Ｇ及び１０Ｂとして用いた投射型プロジェクタとして構成されている。液晶プロジェクタ１１００では、白色光源のランプユニット１１０２から投射光が発せられると、ライトガイド１１０４の内部で、複数のミラー１１０６を介して、２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１０Ｒ、１０Ｇ及び１０Ｂに夫々導かれる。そして、ライトバルブ１０Ｒ、１０Ｇ及び１０Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投写レンズ１１１４を介してスクリーンなどにカラー画像として投写される。
【０１０７】
図１９において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶表示パネル１０がトップカバーケース１２０６内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１０８】
図２０において、電子機器の他の例たるページャ１３００は、金属フレーム１３０２内に前述の駆動回路１００４がＭＩＭアレイ基板上に搭載されて液晶表示モジュールをなす液晶表示パネル１０が、バックライト１３０６ａを含むライトガイド１３０６、回路基板１３０８、第１及び第２のシールド板１３１０及び１３１２、二つの弾性導電体１３１４及び１３１６、並びにフィルムキャリアテープ１３１８と共に収容されている。この例の場合、前述の表示情報処理回路１００２（図１８参照）は、回路基板１３０８に搭載してもよく、液晶表示パネル１０のＭＩＭアレイ基板上に搭載してもよい。更に、前述の駆動回路１００４を回路基板１３０８上に搭載することも可能である。
【０１０９】
尚、図２０に示す例はページャであるので、回路基板１３０８等が設けられている。しかしながら、駆動回路１００４や更に表示情報処理回路１００２を搭載して液晶表示モジュールをなす液晶表示パネル１０の場合には、金属フレーム１３０２内に液晶表示パネル１０を固定したものを液晶表示装置として、或いはこれに加えてライトガイド１３０６を組み込んだバックライト式の液晶表示装置として、生産、販売、使用等することも可能である。
【０１１０】
また図２１に示すように、駆動回路１００４や表示情報処理回路１００２を搭載しない液晶表示パネル１０の場合には、駆動回路１００４や表示情報処理回路１００２を含むＩＣ１３２４がポリイミドテープ１３２２上に実装されたＴＣＰ（Tape Carrier Package）１３２０に、ＭＩＭアレイ基板３０の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶表示装置として、生産、販売、使用等することも可能である。
【０１１１】
以上図１８から図２１を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１７に示した電子機器の例として挙げられる。
【０１１２】
以上説明したように、本実施の形態によれば、比較的簡易な構成を持ち、垂直帰線等の不要な信号の表示を確実に防止しつつ、コントラストを均一にして良好な表示を行うことのできる液晶表示装置を備えた各種の電子機器を実現できる。
【０１１３】
【発明の効果】
本発明によれば、走査信号の供給タイミングに同期させて交互に極性を反転させながらデータ信号をデータ線に出力すると共に、１垂直走査期間から少なくとも垂直帰線期間を除いた有効表示期間の開始後の所定の水平走査期間に相当する第１の期間と、当該有効表示期間の終了前の所定の水平走査期間に相当する第２の期間と、前記第１の期間の開始前、及び前記第２の期間の終了後の全期間に、画素における透過率を低下させる所定の信号レベルに固定して前記データ信号を出力させるようにしたので、有効表示期間の開始後に同極性の電圧が複数の水平走査期間に渡って連続して液晶に印加されたとしても、当該液晶が設けられた画素領域から他の画素領域に対して漏れ電流を生じさせることがなく、垂直帰線等の不要な表示を確実に防止しつつ、均一なコントラストで良好な表示を行うことができる。
【図面の簡単な説明】
【図１】 本発明による液晶表示パネルの実施の形態に備えられるＭＩＭ駆動素子の一例を画素電極と共に示す平面図である。
【図２】 図１のＡ−Ａ断面図である。
【図３】 液晶表示パネルの実施の形態に備えられるＭＩＭ駆動素子の他の例を示す断面図である。
【図４】 液晶表示パネルの実施の形態に備えられるＭＩＭ駆動素子の更に他の例を画素電極と共に示す平面図である。
【図５】 図４のＢ−Ｂ断面図である。
【図６】 液晶表示パネルの実施の形態を構成する回路を示す等価回路図である。
【図７】 液晶表示パネルの実施の形態を模式的に示す部分破断斜視図である。
【図８】 本発明による走査信号駆動回路の一実施形態を示すブロック図である。
【図９】 図８の走査信号駆動回路による動作を示すタイミングチャートである。
【図１０】 本発明によるデータ信号駆動回路の一実施形態を示すブロック図である。
【図１１】 本発明による駆動制御回路の一実施形態示すブロック図である。
【図１２】 本発明の駆動装置による動作を示すタイミングチャートである。
【図１３】 （Ａ）は本発明の駆動装置に入力される映像データ及び同期信号を含むコンポジット信号上に、本発明の駆動装置において規定された各種の期間のタイミングを示したタイミングチャート、（Ｂ）は（Ａ）のコンポジット信号に対する本発明の駆動装置におけるデータマスク信号のタイミングを示すタイミングチャート、（Ｃ）は本発明と対比される比較例におけるデータマスク信号のタイミングを示すタイミングチャートである。
【図１４】 本発明によるデータマスク処理が行われた際の液晶表示パネルの画面状態を示す模式図である。
【図１５】 （Ａ）は本発明の表示領域外データマスク期間から有効表示期間にかけてのデータ信号の極性を示すタイミングチャート、（Ｂ）は本発明と対比される比較例における有効表示期間の前から有効表示期間にかけてのデータ信号の極性を示すタイミングチャートである。
【図１６】 本発明の駆動制御回路の駆動回路コントロール部におけるデータマスク処理に係わる部分の概略構成を示すブロック図である。
【図１７】 本発明による電子機器の実施の形態を示すブロック図である。
【図１８】 電子機器の一例としての液晶プロジェクタを示す断面図である。
【図１９】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図２０】 電子機器の一例としてのページャを示す分解斜視図である。
【図２１】 電子機器の一例としてのＴＣＰを用いた液晶表示装置を示す斜視図である。
【符号の説明】
１０…液晶表示パネル
１２、４８…走査線
１４…データ線
１８…液晶層
２０、２０’、４０ａ、４０ｂ…ＭＩＭ駆動素子
３０…ＭＩＭアレイ基板
３２…対向基板
３４、４５…画素電極
１００…走査線駆動回路
１１０…データ線駆動回路
１２０…駆動制御回路
１２３…駆動コントロール部
１３２…データマスク信号発生回路
１１００…液晶プロジェクタ
１２００…パーソナルコンピュータ
１３００…ページャ[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of liquid crystal display panel driving devices, liquid crystal display devices, and electronic equipment, and in particular, active using two-terminal nonlinear elements having bidirectional diode characteristics such as MIM (Metal Insulator Metal) driving elements. The present invention belongs to a technical field of a matrix driving type liquid crystal display panel driving device, a driving method, a liquid crystal display device (liquid crystal display module) including the driving device, and an electronic apparatus including the liquid crystal display device.
[0002]
[Prior art]
Conventionally, as an active matrix liquid crystal display panel, there is a liquid crystal display panel using a two-terminal type non-linear element having bidirectional diode characteristics such as an MIM driving element in addition to a TFT (thin film transistor) driving element. MIM driving elements and the like have steep thresholds, and are therefore advantageous in that there are fewer problems of crosstalk between pixels compared to the conventional simple matrix driving system. Compared to TFT driving elements, the element configuration and manufacturing process are advantageous. Is advantageous in that it is relatively simple.
[0003]
A liquid crystal display panel using this type of MIM drive element or the like can increase the aperture ratio because only a small MIM drive element or the like and a wiring provided only in one direction serve as a light shielding portion. Yes, it is advantageous for bright display. Therefore, it can be suitably used for a liquid crystal display device that displays image data or character / symbol data generated by a computer or the like, and further displays a television image or a video image based on a television signal or a video signal.
[0004]
For example, in the case of an NTSC video signal, out of one field period corresponding to 262.5 scanning lines, a period corresponding to 20 scanning lines is a vertical blanking period, and effective display is performed. The period is a period corresponding to 242.5 scanning lines. Therefore, even when a liquid crystal display panel having 240 × 240 pixels is used, the period excluding the period of one of the first scanning lines and the period of 1.5 of the last scanning lines is the actual display period. By doing so, one-field video display is possible.
[0005]
However, a vertical blanking may be displayed during the first one horizontal scanning period and the last one horizontal scanning period in the actual display period, and the screen may be very difficult to see during image reception. Also, when fast-forwarding or rewinding is performed during video signal playback, the period of the horizontal synchronizing signal is shortened, so that the data signal is lost and the display area is reduced. Therefore, data unrelated to the display data is displayed in the area outside the display area.
[0006]
Therefore, conventionally, the first one horizontal scanning period and the last one horizontal scanning period of the effective display period are set as the data mask period, and the data signal is masked and displayed in black in the data mask period. It was broken. Further, even during playback of a video signal, when fast forward or rewind is performed, an area outside the display area is set as a data mask period and displayed in black.
[0007]
[Problems to be solved by the invention]
However, according to the conventional method, when the data signal in the horizontal scanning period next to the data mask period is a data signal for displaying white, a halftone is displayed in the subsequent horizontal scanning period. When a data signal is supplied, there is a problem that a halftone of a set value cannot be obtained in a pixel on a scanning line to which a scanning signal is supplied during the horizontal scanning period.
[0008]
This is because a voltage having the same polarity is applied to the liquid crystal via the data line in the data mask period and the next horizontal scanning period.
[0009]
When driving a liquid crystal display panel, AC driving is performed to invert the polarity of the data signal every horizontal scanning period in order to prevent deterioration of the liquid crystal. Therefore, if the data for displaying black is high level data, and the data is supplied to the data line with positive polarity in the data mask period, the low level data for displaying white is displayed in the next horizontal scanning period. The polarity of the data is inverted and supplied to the data line as high level data.
[0010]
That is, in the above-described case, a high level signal is supplied to the data line over two horizontal scanning periods.
[0011]
On the other hand, in the vertical blanking period before the effective display period is started, the state of the output data is indefinite, and the scanning signal is not supplied to the scanning signal line of the liquid crystal display panel. Therefore, non-linear elements such as MIM driving elements are not turned on. However, a signal of a certain level is supplied to the data signal line of the liquid crystal display panel, and the liquid crystal layer is charged to a predetermined potential on the High level or Low level side via the data signal line.
[0012]
As a result, in the state where the liquid crystal layer is charged to, for example, the high level side in the vertical blanking period, the high level data signal is continuously supplied to the data signal line in the data mask period and the subsequent horizontal scanning period as described above. Then, the potential of the liquid crystal layer becomes a predetermined high potential on the High level side.
[0013]
Therefore, in the subsequent horizontal scanning period, when a data signal that has been subjected to pulse width modulation for displaying a halftone is supplied to the data signal line, a leakage current flows from the liquid crystal layer having the predetermined high potential, There was a problem that a desired halftone could not be obtained. The leakage current decreases as the distance from the data signal supply terminal of the liquid crystal display panel increases due to the resistance of the liquid crystal layer and the non-linear elements such as the MIM driving element. Therefore, in the liquid crystal display panel having 240 scanning signal lines as described above, there is a problem that the contrast is different between the upper and lower sides of the scanning signal line even for a data signal having the same gradation.
[0014]
The present invention has been made in view of the above-described problems, and has a bidirectional diode characteristic such as an MIM driving element capable of performing display with uniform contrast while preventing screen disturbance due to vertical blanking or the like. PROBLEM TO BE SOLVED: To provide an active matrix driving type liquid crystal display panel driving device, a driving method, a liquid crystal display device including the driving device, and an electronic apparatus including the liquid crystal display device using a two-terminal nonlinear element having To do.
[0015]
[Means for solving the problem]
In order to solve the above problems, a driving device for a liquid crystal display panel according to claim 1 includes a pair of substrates, a liquid crystal sandwiched between the pair of substrates, and a plurality of data lines provided on one substrate. A liquid crystal display panel comprising: a plurality of scanning lines provided on the other substrate; and a plurality of pixels comprising a two-terminal nonlinear element and the liquid crystal connected in series between the data lines and the scanning lines The scanning device supplies scanning signals to the plurality of scanning lines in a time-division manner while alternately inverting the polarity based on a predetermined reference potential at a timing synchronized with the horizontal synchronizing signal at least for each row. Data driving means and data supplied to the plurality of data lines while alternately inverting the polarity with reference to a predetermined reference potential in synchronization with the supply timing of the scanning signal by the scanning signal driving means. A predetermined horizontal scanning period after the start of an effective display period excluding at least a vertical blanking period from one vertical scanning period based on a count value of the signal driving means, a horizontal synchronizing signal, and a count value of the counting means Data control means for outputting a data mask signal in a first period corresponding to the second period corresponding to a predetermined horizontal scanning period before the end of the effective display period, and based on the data mask signal, Data mask means for outputting the data signal with the signal level fixed to reduce the transmittance in the pixel, and the data control means before the start of the first period and the second period The data mask signal is output with the entire period after the end of the period being the data mask period outside the display area.
[0016]
According to the driving device of the liquid crystal display panel according to claim 1, the scanning signal is driven by the scanning signal driving means based on a predetermined reference potential at least for each row in the plurality of scanning lines in synchronization with the horizontal synchronizing signal. Supplied in a time-sharing manner with the polarity reversed alternately. On the other hand, the data signal is supplied to the plurality of data lines by the data signal driving means while alternately inverting the polarity based on a predetermined reference potential in synchronization with the supply timing of the scan signal. The two-terminal nonlinear element in the pixel region corresponding to the intersection of the scanning line to which the signal is supplied and the data line to which the data signal is supplied is turned on or off, and switching of current supply to the liquid crystal in the pixel region is performed. Done. In this way, video display according to the data signal is performed in all the pixel regions.
[0017]
The video display as described above is performed in the effective display period after the vertical blanking period in one vertical scanning period ends. In the horizontal scanning period immediately after the start of the effective display period, A vertical blanking is easy to display. Further, when fast-forwarding or rewinding during reproduction of a video signal, the display area is reduced, and an unnecessary signal is displayed in an area outside the display area.
[0018]
Therefore, in the data control means, based on the count value of the horizontal synchronizing signal by the counting means, a first period corresponding to a predetermined horizontal scanning period after the start of the effective display period and a predetermined period before the end of the effective display period. The second period corresponding to the horizontal scanning period is recognized, and the data mask signal is output in the first period and the second period. For example, for a normal television signal, it is necessary in one or two horizontal scanning periods after the start of the effective display period, and in one or two horizontal scanning periods immediately before the end of the effective display period, and when reproducing a video signal. Accordingly, the data mask signal is output in more horizontal scanning periods.
[0019]
As a result, the data mask means outputs a data signal fixed at a predetermined signal level in accordance with the data mask signal, thereby reducing the transmittance of the pixel. Therefore, in the first period and the second period, the above-described vertical blanking or unnecessary signal is not displayed on the screen.
[0020]
The data control means outputs a data mask signal with the entire period before the start of the first period and after the end of the second period as the out-of-display area data mask period. Therefore, the data mask means supplies a signal fixed to a predetermined signal level to the data line in the data mask period outside the display area. This signal is based on a predetermined reference potential every horizontal period. The polarity to be reversed is supplied. As a result, in the data mask period outside the display area, a voltage whose polarity is alternately inverted is applied to the liquid crystal through the data line, and the liquid crystal is charged to a potential having a polarity in a predetermined direction. There is no.
[0021]
On the other hand, after the start of the effective display period, the voltage of the polarity that decreases the transmittance in the pixel in the data mask period is applied to the liquid crystal, and the voltage of the polarity that increases the transmittance in the subsequent horizontal scanning period. When the polarity is reversed and applied to the liquid crystal, a voltage having the same polarity is applied to the liquid crystal in at least two horizontal scanning periods.
Until the start of the effective display period, the liquid crystal is not charged as described above. Therefore, in the at least two horizontal scanning periods, the potential of the liquid crystal is not charged to the extent that a leakage current is generated. The liquid crystal in other pixel regions is not adversely affected.
[0022]
As described above, according to the liquid crystal display panel driving device of the present invention, display is performed with uniform contrast while reliably preventing unnecessary display such as vertical blanking.
[0023]
The liquid crystal display panel driving device according to claim 2, in order to solve the problem, in the driving device according to claim 1, the data mask period outside the display area is a period that is an even multiple of one horizontal scanning period. It is characterized by being set to.
[0024]
According to the driving device for a liquid crystal display panel according to claim 2, since the data mask period outside the display area is set to an even multiple of one horizontal scanning period, the signal level is fixed by the data mask means. Since the polarity of the data signal is always inverted evenly, the voltage applied to the liquid crystal is canceled throughout the entire data mask period outside the display area. The potential state of the liquid crystal is not changed during the mask period. Therefore, even if a voltage having the same polarity is continuously applied to the liquid crystal immediately after the start of the effective display period and immediately before the end of the effective display period, no leakage current is generated, and non-uniform contrast is prevented.
[0025]
According to a third aspect of the present invention, there is provided a driving method for a liquid crystal display panel, wherein a pair of substrates, a liquid crystal sandwiched between the pair of substrates, and a plurality of data lines provided on the one substrate are provided. And a plurality of scanning lines provided on the other substrate, and a plurality of pixels including a two-terminal nonlinear element and the liquid crystal connected in series between the data lines and the scanning lines A panel driving method, wherein a scanning signal is supplied to the plurality of scanning lines in a time-division manner while alternately inverting a polarity based on a predetermined reference potential at a timing synchronized with a horizontal synchronizing signal at least for each row. A step of supplying a data signal to the plurality of data lines in synchronization with a supply timing of the scanning signal while alternately inverting a polarity based on a predetermined reference potential, and a step of counting a horizontal synchronization signal And before Based on the count value of the horizontal synchronization signal, a first period corresponding to a predetermined horizontal scanning period after the start of an effective display period excluding at least the vertical blanking period from one vertical scanning period, and the end of the effective display period A data mask signal is output in a second period corresponding to the previous predetermined horizontal scanning period, and all the periods before the start of the first period and after the end of the second period are displayed as data outside the display area. The mask period includes a step of outputting a data mask signal, and a step of outputting the data signal while being fixed to a predetermined signal level for reducing the transmittance of the pixel based on the data mask signal. Features.
[0026]
According to the method for driving a liquid crystal display panel according to claim 3, a polarity of a scanning signal is alternately inverted at least for each row in the plurality of scanning lines in synchronization with a horizontal synchronizing signal. While being supplied in a time-sharing manner, the data signal is also supplied to the plurality of data lines while alternately inverting the polarity with reference to a predetermined reference potential in synchronization with the supply timing of the scanning signal. . As a result, the two-terminal nonlinear element in the pixel region corresponding to the intersection of the scanning line supplied with the scanning signal and the data line supplied with the data signal is turned on or off, and current is supplied to the liquid crystal in the pixel region. Switching is performed. In this way, video display according to the data signal is performed in all the pixel regions.
[0027]
The video display as described above is performed in the effective display period after the vertical blanking period in one vertical scanning period ends. In the horizontal scanning period immediately after the start of the effective display period, A vertical blanking is easy to display. Further, when fast-forwarding or rewinding during reproduction of a video signal, the display area is reduced, and an unnecessary signal is displayed in an area outside the display area.
[0028]
Therefore, based on the count value of the horizontal synchronization signal, the first period corresponding to a predetermined horizontal scanning period after the start of the effective display period and the first horizontal scanning period corresponding to the predetermined horizontal scanning period before the end of the effective display period. 2 is recognized, and a data mask signal is output in the first period and the second period. For example, for a normal television signal, it is necessary in one or two horizontal scanning periods after the start of the effective display period, and in one or two horizontal scanning periods immediately before the end of the effective display period, and when reproducing a video signal. Accordingly, the data mask signal is output in more horizontal scanning periods.
[0029]
As a result, the data signal is fixed and output at a predetermined signal level according to the data mask signal, and the transmittance of the pixel is lowered. Therefore, in the first period and the second period, the above-described vertical blanking or unnecessary signal is not displayed on the screen.
[0030]
Further, the data mask signal is output with the entire period before the start of the first period and after the end of the second period as the data mask period outside the display area. Therefore, a signal fixed to a predetermined signal level is supplied to the data line in the data mask period outside the display area. This signal is inverted in polarity with respect to a predetermined reference potential every horizontal period. Supplied. As a result, in the data mask period outside the display area, a voltage whose polarity is alternately inverted is applied to the liquid crystal through the data line, and the liquid crystal is charged to a potential having a polarity in a predetermined direction. There is no.
[0031]
On the other hand, after the start of the effective display period, the voltage of the polarity that decreases the transmittance in the pixel in the data mask period is applied to the liquid crystal, and the voltage of the polarity that increases the transmittance in the subsequent horizontal scanning period. When the polarity is reversed and applied to the liquid crystal, a voltage having the same polarity is applied to the liquid crystal in at least two horizontal scanning periods. However, before the start of the effective display period, as described above. Since the liquid crystal is not charged, the liquid crystal potential is not charged to the extent that a leakage current is generated in the at least two horizontal scanning periods, and the liquid crystal in other pixel regions is not adversely affected.
[0032]
As described above, according to the driving method of the liquid crystal display panel of the present invention, display is performed with uniform contrast while reliably preventing unnecessary display such as vertical blanking.
[0033]
The liquid crystal display panel drive method according to claim 4 is the liquid crystal display panel drive method according to claim 3, wherein the data mask period outside the display area is one horizontal scanning period. It is characterized by being set to an even multiple of the period.
[0034]
According to the driving method of the liquid crystal display panel according to claim 4, since the data mask period outside the display area is set to an even multiple of one horizontal scanning period, the signal level is based on the data mask signal. In the fixed data signal, polarity inversion with reference to a predetermined reference potential is always performed even times, so that the voltage applied to the liquid crystal is canceled throughout the entire data mask period outside the display area. In other words, the potential state of the liquid crystal is not changed in the data mask period outside the display area. Therefore, even if a voltage having the same polarity is continuously applied to the liquid crystal immediately after the start of the effective display period and immediately before the end of the effective display period, no leakage current is generated, and non-uniform contrast is prevented.
[0035]
According to a fifth aspect of the present invention, there is provided a liquid crystal display device including the liquid crystal display panel driving device according to the first or second aspect and the liquid crystal display panel in order to solve the above-described problem.
[0036]
According to the liquid crystal display device (liquid crystal display module) according to claim 5, the liquid crystal display panel particularly includes the two-terminal nonlinear element. However, the above-described data mask processing is performed by the driving device of the present invention described above. As a result, unnecessary signal display such as vertical blanking can be reliably prevented while suppressing non-uniform contrast.
[0037]
In order to solve the above problem, the liquid crystal display device according to claim 6 is the liquid crystal display device according to claim 5, wherein the two-terminal nonlinear element includes a MIM (Metal Insulator Metal) driving element. And
[0038]
According to the liquid crystal display device of the sixth aspect, the liquid crystal display panel particularly includes the MIM driving element. However, the above-described data mask processing is performed by the above-described driving device of the present invention, and the contrast is not uniform. It is possible to reliably display an unnecessary signal such as a vertical blanking while suppressing the conversion.
[0039]
According to a seventh aspect of the present invention, there is provided an electronic apparatus including the liquid crystal display device according to the fifth or sixth aspect in order to solve the above-described problem.
[0040]
According to the electronic device of the seventh aspect, the electronic device includes the above-described liquid crystal display device of the present invention, and the vertical retrace is not necessary while suppressing the non-uniformity of the contrast with a relatively simple configuration. It is possible to reliably prevent the display of a signal.
[0041]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0042]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0043]
(MIM drive element)
FIG. 1 is a plan view schematically showing an MIM driving element as an example of a two-terminal nonlinear element provided in a liquid crystal display panel constituting a liquid crystal display device according to an embodiment of the present invention, together with a pixel electrode. 2 is a cross-sectional view taken along the line AA in FIG. In FIG. 2, the scales of the layers and members are different for each layer and each member so that each layer and each member can be recognized on the drawing.
[0044]
1 and 2, the MIM driving element 20 is formed on an insulating film 31 formed on an MIM array substrate 30 constituting an example of the first substrate, and is formed on the insulating film 31 side. The first metal film 22, the insulating layer 24, and the second metal film 26 are sequentially formed to have an MIM structure (Metal Insulator Metal structure). The first metal film 22 of the two-terminal type MIM driving element 20 is connected to the scanning line 12 formed on the MIM array substrate 30 as one terminal, and the second metal film 26 is connected to the other terminal. Connected to the pixel electrode 34. Instead of the scanning lines 12, data lines (see FIG. 6) may be formed on the MIM array substrate 30 and connected to the pixel electrodes.
[0045]
The MIM array substrate 30 is made of an insulating and transparent substrate such as glass or plastic.
[0046]
The insulating film 31 that forms the base is made of, for example, tantalum oxide. However, the main purpose of the insulating film 31 is to prevent the first metal film 22 from being peeled off from the base and to prevent impurities from diffusing from the base into the first metal film 22 by heat treatment performed after the second metal film 26 is deposited. Is formed. Therefore, when the MIM array substrate 30 is made of a substrate having excellent heat resistance and purity, such as a quartz substrate, for example, if the separation or diffusion of impurities is not a problem, the insulating film 31 is omitted. can do.
[0047]
The first metal film 22 is made of a conductive metal thin film, for example, tantalum alone or a tantalum alloy. Alternatively, tantalum alone or a tantalum alloy as a main component, for example, an element belonging to Group 6, 7 or 8 in a periodic rate table such as tungsten, chromium, molybdenum, rhenium, yttrium, lanthanum, dysprolium, etc. It may be added. In this case, the element to be added is preferably tungsten, and the content ratio is preferably, for example, 0.1 to 6 atomic%.
[0048]
The insulating film 24 is made of, for example, an oxide film formed by anodic oxidation on the surface of the first metal film 22 in the chemical liquid.
[0049]
The second metal film 26 is made of a conductive metal thin film, for example, chromium alone or a chromium alloy.
[0050]
The pixel electrode 34 is made of a transparent conductive film such as an ITO (Indium Tin Oxide) film.
[0051]
As shown in the cross-sectional view of FIG. 3, the second metal film and the pixel electrode described above may be composed of a transparent conductive film 36 made of the same ITO film or the like. The MIM driving element 20 ′ having such a configuration has an advantage that the second metal film and the pixel electrode can be formed by the same manufacturing process at the time of manufacturing. In FIG. 3, the same components as those in FIG. 2 are denoted by the same reference numerals, and the description thereof is omitted.
[0052]
Furthermore, as shown in the plan view of FIG. 4 and the BB cross-sectional view of FIG. 5, the MIM driving element 40 has a so-called back-to-back structure, that is, a first MIM driving element 40a. The second MIM driving element 40b may be configured to have a structure in which the polarity is reversed and connected in series. In FIG. 4 and FIG. 5, the same components as those in FIG. 1 and FIG.
[0053]
4 and 5, the first MIM driving element 40a includes a first metal film 42 made of tantalum or the like formed in order on an insulating film 31 formed on the MIM array substrate 30, and an anode. The insulating film 44 is made of an oxide film or the like, and the second metal film 46a is made of chromium or the like. On the other hand, the second MIM drive element 40b is based on the insulating film 31 formed on the MIM array substrate 30, and the first metal film 42, the insulating film 44, and the first metal film 46a are sequentially formed thereon. The second metal film 46b is spaced apart.
[0054]
The second metal film 46a of the first MIM driving element 40a is connected to the scanning line 48, and the second metal film 46b of the second MIM driving element 40b is connected to the pixel electrode 45 made of an ITO film or the like. . Accordingly, the scanning signal is supplied from the scanning line 48 to the pixel electrode 45 via the first and second MIM driving elements 40a and 40b. Instead of the scanning lines 48, data lines (see FIG. 6) may be formed on the MIM array substrate 30 and connected to the second metal film 46a of the first MIM driving element 40a.
[0055]
In the example shown in FIGS. 4 and 5, the insulating film 44 is smaller than the insulating film 24 in the example shown in FIGS. 1 and 2, and is set to, for example, about half the film thickness.
[0056]
As described above, several examples of the MIM driving element as the two-terminal type non-linear element have been described. The two-terminal nonlinear element having the above can be applied to the active matrix driving liquid crystal display panel of this embodiment.
[0057]
(LCD panel)
Next, an embodiment of an active matrix driving type liquid crystal display panel using the above-described MIM driving element 20 will be described with reference to FIGS. FIG. 6 is an equivalent circuit diagram showing the liquid crystal display panel according to the present embodiment together with the drive circuit, and FIG. 7 is a partially broken perspective view schematically showing the liquid crystal display panel according to the present embodiment.
[0058]
In FIG. 6, the liquid crystal display panel 10 has a plurality of scanning lines 12 arranged on the MIM array substrate 30 or its counter substrate connected to the scanning signal drive circuit 100, and is on the MIM array substrate 30 or its counter substrate. A plurality of arranged data lines 14 are connected to the data signal driving circuit 110. The scanning signal driving circuit 100 and the data signal driving circuit 110 are connected to a driving control circuit 120 that outputs necessary signals to these driving circuits. The scanning signal drive circuit 100, the data signal drive circuit 110, and the drive control circuit 120 may be formed on the MIM array substrate 30 shown in FIGS. 1 and 2 or its opposite substrate. In this case, A liquid crystal display device (liquid crystal display module) including a drive circuit is obtained. Alternatively, the scanning signal driving circuit 100, the data signal driving circuit 110, and the driving control circuit 120 may be configured by an IC independent of the liquid crystal display panel, and may be connected to the scanning lines 12 and the data lines 14 through predetermined wirings. In this case, the liquid crystal display device (liquid crystal display panel) does not include a driving circuit.
[0059]
In each pixel region 16, the scanning line 12 is connected to one terminal of the MIM driving element 20 (see FIG. 1), and the data line 14 is connected to the liquid crystal layer 18 and the pixel electrode 34 shown in FIG. The other terminal of the MIM driving element 20 is connected. Accordingly, when a scanning signal is supplied to the scanning line 12 corresponding to each pixel region 16 and a data signal for turning on the pixel region is supplied to the data line 14, MIM driving is performed on the MIM driving element 20 in the pixel region. A voltage equal to or higher than the threshold voltage of the element 20 is applied, and the MIM driving element 20 is turned on. A driving voltage is applied to the liquid crystal layer 18 between the pixel electrode 34 and the data line 14 via the MIM driving element 20.
[0060]
When the scanning signal driving circuit 100, the data signal driving circuit 110, and the driving control circuit 120 are provided on the MIM array substrate 30, the thin film formation process for the MIM driving element 20, the scanning signal driving circuit 100, the data signal driving circuit 110, and the like. There is an advantage that the thin film formation process for the drive control circuit 120 can be performed simultaneously. However, for example, anisotropy provided in the peripheral portion of the MIM array substrate 30 in an LSI including the scanning signal drive circuit 100, the data signal drive circuit 110, and the drive control circuit 120 mounted by a TAB (tape automated bonding) method. If the structure which connects the scanning line 12 and the data line 14 via a conductive film is taken, manufacture of the liquid crystal display panel 10 will become easier. In addition, a configuration in which the above-described LSI is connected to the scanning lines 12 and the data lines 14 by using a COG (chip on glass) system in which the LSI is directly mounted on the MIM array substrate 30 and the opposite substrate via an anisotropic conductive film. It can also be taken.
[0061]
In FIG. 7, the liquid crystal display panel 10 includes an MIM array substrate 30 and a counter substrate 32 that constitutes an example of a transparent second substrate disposed to face the MIM array substrate 30. The counter substrate 32 is made of, for example, a glass substrate. The MIM array substrate 30 is provided with a plurality of transparent pixel electrodes 34 in a matrix. The plurality of pixel electrodes 34 extend along a predetermined X direction, and are connected to the plurality of scanning lines 12 arranged in the Y direction orthogonal to the X direction. An alignment film made of an organic thin film such as a polyimide thin film and subjected to a predetermined alignment process such as a rubbing process is provided on the side facing the liquid crystal such as the pixel electrode 34, the MIM driving element 20, and the scanning line 12. .
[0062]
On the other hand, the counter substrate 32 is provided with a plurality of data lines 14 extending in the Y direction and arranged in a strip shape in the X direction. An alignment film made of an organic thin film such as a polyimide thin film and subjected to a predetermined alignment process such as a rubbing process is provided below the data line 14. In this case, the data line 14 is formed of a transparent conductive film such as an ITO film at least at a portion facing the pixel electrode 34. However, when the scanning line 12 is formed on the counter substrate 32 instead of the data line 14, the scanning line 12 is formed of a transparent conductive film such as an ITO film.
[0063]
Depending on the application of the liquid crystal display panel 10, the counter substrate 32 may be provided with a color filter made of a color material film arranged in, for example, a stripe shape, a mosaic shape, or a triangle shape. A black matrix such as resin black in which carbon or titanium is dispersed in a photoresist may be provided. With such a color filter or black matrix, it is possible to display a color image on a single liquid crystal display panel, or to display a high-quality image by improving contrast or preventing color mixture of color materials.
[0064]
Between the MIM array substrate 30 and the counter substrate 32 configured as described above and arranged so that the pixel electrode 34 and the data line 14 face each other, a sealant disposed along the periphery of the counter substrate 32 is used. Liquid crystal is sealed in the enclosed space, and a liquid crystal layer 18 (see FIG. 6) is formed. The liquid crystal layer 18 adopts a predetermined alignment state by the alignment film described above in a state where the electric field from the pixel electrode 34 and the data line 14 is not applied. The liquid crystal layer 18 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing agent is an adhesive for bonding the substrates 30 and 32 around them, and a spacer for mixing the distance between the substrates with a predetermined value is mixed therein.
[0065]
In FIG. 6, the data signal driving circuit 110 has a pulse width corresponding to the gradation level of the display signal as the scanning signal driving circuit 100 sequentially sends a scanning signal of a predetermined voltage to the MIM driving element 20 in a pulse manner. Data signals are sequentially sent to the data line 14. In FIG. 7, when a voltage is applied to the pixel electrode 34 and the data line 14 in this way, the alignment state of the liquid crystal layer in the portion sandwiched between the pixel electrode 34 and the data line 14 is passed through the MIM driving element 20. In the normally white mode, the incident light cannot pass through the liquid crystal portion when the drive voltage is applied. In the normally black mode, the drive voltage is In the applied state, incident light can pass through the liquid crystal portion, and light having a contrast corresponding to a display signal is emitted from the liquid crystal display panel 10 as a whole.
[0066]
Although not shown in FIGS. 1 to 7, for example, a TN (twisted nematic) mode, respectively, is provided on the side on which the projection light of the counter substrate 32 is incident and on the side of the MIM array substrate 30 on which the projection light is emitted. Depending on the operation mode such as STN (super TN) mode, DSTN (double-STN) mode, or normally white mode / normally black mode, a polarizing film, retardation film, polarizing plate, etc. are arranged in a predetermined direction. Is done.
[0067]
Next, the configuration and operation of the scanning signal drive circuit 100, the data signal drive circuit 110, and the drive control circuit 120 shown in FIG. 6 in the first embodiment will be described with reference to FIGS.
[0068]
First, as shown in FIG. 8, the scanning signal driving circuit 100 that constitutes an example of the scanning signal driving means synchronizes with the scanning clock signal YSCL output from the drive control circuit 120 described later. The shift register 104 outputs a pulse signal for generating a scanning signal in a predetermined order with respect to Yi.
[0069]
Further, an output control circuit 106 is provided at the next stage of the shift register 104. The output control circuit 106 outputs a scanning signal in synchronization with the rising edge of the pulse signal from the shift register 104, and whether or not the scanning signal can be output for each scanning line terminal based on various control signals. The voltage value of the scanning signal in the selection period and the non-selection period is controlled.
[0070]
Further, the scanning signal needs to be inverted in polarity with respect to a predetermined potential for each scanning line in order to prevent deterioration of the liquid crystal. Therefore, the AC signal FRY is input from the drive control circuit 120, and the potential of the scanning signal (hereinafter referred to as the selection potential) in the period during which the scanning signal is turned on (hereinafter referred to as the selection period) is determined as the AC signal FRY. Is switched according to the signal level. The AC signal FRY is a pulse signal whose signal polarity is alternately inverted in synchronization with the rising edge of the clock signal YSCL, and is connected not only to the output control circuit 106 but also to the LCD driver output voltage selection circuit 105. In the LCD driver output voltage selection circuit 105, the polarity of the selection potential is selected based on the signal level of the AC signal FRY. When the signal level of the AC signal FRY is High level, the polarity of the selection potential is negative. When the AC signal FRY is selected and the signal level is Low, the positive polarity is selected as the polarity of the selection potential. More specifically, a selection potential signal having a phase opposite to that of the alternating signal FRY is output from the LCD driver output voltage selection circuit 105. In the output control circuit 106, a signal having the same polarity as the polarity of the selection potential signal is output at the rising edge of the pulse signal output from the shift register 104, and a signal having a reverse polarity is output at the falling edge of the alternating signal FRY. The Therefore, the pulse signal indicating the polarity of the selection potential is output from the output control circuit 106 during the output period of the pulse signal from the shift register 104 indicating the selection period. In addition, since the timing at which the pulse signal output from the shift register 104 is shifted, that is, the switching timing of the selection period is synchronized with the switching timing of the polarity of the AC signal FRY, the selection potential of the adjacent scanning line is changed. The polarities will be different from each other. Further, in this embodiment, since the number of scanning lines is set to an odd number, when attention is paid to one scanning line, the polarity of the alternating signal FRY in the selection period of the scanning line in the next field is the previous field. The polarity of the alternating signal FRY during the scanning line selection period in FIG. Therefore, the polarity of the selection potential in each scanning line is switched for each field.
[0071]
As described above, the level of the pulse signal output from the output control circuit 106 for each scanning line is shifted from the logic system potential level to the liquid crystal driving system potential level by the level shifter 107 and output to the LCD driver 108.
[0072]
The LCD driver 108 is applied with four voltage values V0, V1, V4, and V5 that determine potential levels in the scanning signal selection period and non-selection period, and the pulse signal output from the output control circuit described above. When the polarity is negative, V5, which is a negative selection potential, is selected. When the polarity of the pulse signal is positive, V0, which is a positive potential, is selected. A scanning signal having these potentials and having the same shape as the pulse signal is output from each of the scanning signal output terminals Y1 to Yi. Further, when V5 is selected as the selection potential, the potential of V1 is selected in the non-selection period, and when V0 is selected as the selection potential, V4 is selected as the potential of the non-selection period.
[0073]
As described above, scanning signals as shown in FIG. 9 are output from the scanning signal output terminals Y1 to Yi of the scanning line driving circuit 100. Depending on the driving method, the scanning signal may be supplied to the scanning line 12 in a time-sharing manner for each row, or may be supplied in a time-sharing manner for each of a plurality of rows such as every three rows.
[0074]
Next, the configuration of the data signal driving circuit 110 will be described with reference to FIG. As shown in FIG. 10, the data signal driving circuit 110 includes a first latch 112, and gradation data DA <b> 0 to DA <b> 5 output from a driving control circuit 120 described later is stored in the first latch 112. Latched for each data line. The gradation data DA0 to DA5 are configured to be serially output as data of each data line, and the shift data output from the shift register 111 in synchronization with the data-side clock signal XSCL output from the drive control circuit 120. The pulses form the latch timing. The grayscale data DA0 to DA5 latched by the first latch 112 in this way is latched by the second latch 113 at the falling edge of the latch pulse LP output from the drive control circuit 120 and output to the decoder 115.
[0075]
The decoder 115 is a circuit that outputs a pulse signal having a pulse width corresponding to the gradation data DA0 to DA5, and the output of this pulse signal is performed in synchronization with the frequency-divided signal from the gray scale control 114. The grayscale control 114 is a circuit that divides the gradation generation basic clock GCP output from the drive control circuit 120. The divided clock signal is input to the decoder 115 and is represented by gradation data DA0 to DA5. The 6-bit data is counted based on the frequency-divided clock signal in the decoder 115, thereby obtaining a gradation data signal having a pulse width corresponding to the gradation data. This gradation data signal is output with a positive polarity. For example, when the gray scale value is 63, which is the maximum, the gradation having a pulse width in which the High level period is 63 times as long as the divided clock signal. It will be output as a data signal. Then, a logical operation of an exclusive OR of this gradation data signal and the AC signal FRX output from the drive control circuit 120 is performed, and the result is inverted by a NOT circuit, so that the decoder 115 finally becomes. The display data signal output from is obtained. The alternating signal FRX is a pulse signal that alternately inverts the polarity in synchronization with the falling edge of the latch pulse LP. As a result of the logical operation, the alternating signal FRX and the grayscale data signal are output during a period in which the alternating signal FRX is at a high level. A signal having the same polarity is output as a display data signal, and a signal having a polarity opposite to that of the gradation data signal is output as a display data signal during a period in which the AC signal FRX is at a low level. Accordingly, every time the latch pulse LP is output in synchronization with the horizontal synchronizing signal, the polarity of the AC signal FRX is inverted, and the polarity of the gradation data signal is inverted each time. Becomes a signal whose polarity is inverted for each scanning line. That is, when the gradation data signal is a signal based on the data having the highest gray scale, the display data signal has a polarity based on a predetermined potential in synchronization with the alternating signal FRX as described above. Becomes a pulse signal that is inverted.
[0076]
The display data signal output from the decoder 115 is converted from the logic system potential level to the liquid crystal drive system potential level by the level shifter 116, and output from the data signal output terminals X1 to Xj by the LCD driver 117. become.
[0077]
Next, the configuration of the drive control circuit 120 for controlling the scanning signal drive circuit 100 and the data signal drive circuit 110 as described above will be described with reference to FIG.
[0078]
As shown in FIG. 11, the drive control circuit 120 includes a basic timing generator 121. The basic timing generator 121 includes a vertical synchronization signal and a horizontal synchronization signal separated from the composite signal, and an internal clock signal. Are synchronized by the PLL 127, and various timing signals used in the drive control circuit 120 are generated.
[0079]
For example, by outputting a clock signal to the A / D control unit 122 provided in the drive control circuit 120, an A / D conversion clock signal is output from the A / D control unit 122 and extracted from the composite signal. The analog video data thus obtained is A / D converted into 6-bit digital data by the A / D converter 126 in synchronization with the clock signal. The digital data is output to the data latch unit 124 and is latched in the data latch unit 124 by the strobe signal output from the basic timing generation unit 121.
[0080]
On the other hand, the drive control circuit 120 is provided with a drive circuit control unit 123 that outputs various control signals for the scanning signal drive circuit 100 and the data signal drive circuit 110 described above. The basic timing generator 121 outputs the various control signals in synchronization with the vertical synchronization signal and the horizontal synchronization signal. Specifically, the latch pulse LP for the data signal driving circuit 110 is output in synchronization with the horizontal synchronizing signal, and the clock signal XSCL and the scanning signal driving circuit 100 for the data signal driving circuit 110 are synchronized with the latch pulse LP. The clock signal YSCL is output. Furthermore, a clock signal GCP for gray scale control for the data signal driving circuit 110 is output.
[0081]
The data latched by the data latch unit 124 is output to the data signal driving circuit 110 as gradation data DA0 to DA5. In the data mask period described later, a data mask signal is output from the driving circuit control unit 123. The OR circuit 125 masks data. Details will be described later.
[0082]
FIG. 12 shows an example of the control signal output by the drive control circuit 120 as described above, and the waveform of the scan signal and the data signal output by the scan signal drive circuit 100 and the data signal drive circuit 110. In the example of FIG. 12, the grayscale data is data having the highest grayscale value, and is data output from the decoder 115 of the data signal driving circuit 110 while maintaining a high level during one horizontal scanning period. That is, in the normally white mode, the data has the lowest luminance, and in the normally black mode, the data has the highest luminance.
[0083]
The pixel potential shown in FIG. 12 is a potential generated by a voltage applied to both ends of the liquid crystal layer 18 and the MIM driving element 20 via the data line and the scanning line, and the liquid crystal potential is a charge of the liquid crystal layer 18. Is the potential.
[0084]
When a voltage having a waveform as shown in FIG. 12 is applied to both ends of the liquid crystal layer 18 and the MIM driving element 20 via the data line and the scanning line, each pixel region corresponding to the intersection of each data line and each scanning line is obtained. It is configured to be turned on only during the selection period in relation to the threshold value of the MIM driving element 20. That is, in each pixel region, the applied voltage in the horizontal scanning period before and after the selection period is set to a voltage lower than the threshold value of the MIM driving element 20, so that it is not turned on except during the selection period.
[0085]
Next, data mask processing in the liquid crystal display panel of the present embodiment as described above will be described.
[0086]
As described above, the liquid crystal display panel of the present embodiment has 240 scanning lines and can display a video signal output in the NTSC system. In the NTSC system, the number of scanning lines is 525, and the number of scanning lines in one field is 265.2 as shown in FIG. Since a period corresponding to 20 scanning lines is a vertical blanking period, a period corresponding to 242.5 scanning lines can be set as an effective display period. Therefore, in this embodiment, since display is performed with the number of 240 scanning lines of the liquid crystal display panel, a period corresponding to the 22nd to 261st scanning lines is set as an effective display period as shown in FIG. Yes.
[0087]
However, if display is performed during this effective display period, a vertical blanking is easily displayed in a period corresponding to the 22nd scanning line and a period corresponding to the 261st scanning line, resulting in a screen that is difficult to see.
[0088]
Therefore, in the present embodiment, as shown in FIG. 14, the data is masked so that black lines are displayed at the top and bottom of the screen.
[0089]
Then, the period from the 262th scanning line to the 284th in the next even field, and the period from the 525th scanning line to the 21st scanning line in the next odd field, which are consecutive in the data mask period, are outside the display area. A data mask period is set, and a high level signal data mask signal is output as shown in FIG. That is, in the present embodiment, as shown in FIG. 13A, all the periods other than the display period are data mask periods outside the display area.
[0090]
The output of such a data mask signal is performed by the drive circuit control unit 123 configured as shown in FIG. FIG. 16 schematically shows only the configuration related to the data mask process in the drive circuit control unit shown in FIG.
[0091]
As shown in FIG. 16, the drive circuit control unit 123 includes a vertical counter 130 that counts vertical synchronization signals, a horizontal counter 131 that counts horizontal synchronization signals, and a data mask signal generation circuit that generates data mask signals. It has been. The vertical counter 130 counts the vertical synchronization signal separated from the composite signal, and clears the count value of the horizontal counter 131 each time two vertical synchronization signals are counted. On the other hand, the horizontal counter 131 counts the horizontal synchronizing signal separated from the composite signal. For example, in the case of FIG. 13A, the pulse signal is sent to the data mask generating circuit 132 at the timing when the count value becomes 524. Output. In addition, a pulse signal is output to the data mask generation circuit 132 at a timing when the count value becomes 23 and further at a timing when the count value becomes 261. The data mask generating circuit 132 is configured to output a high level data mask signal in the initial state and invert the polarity of the data mask signal each time a pulse signal is output from the horizontal counter 131. Therefore, a data mask signal as shown in FIG. 13B is obtained. The data mask signal is output to the OR circuit 125, and during the period when the data mask signal is at the high level, the data output to the data signal driving circuit 110 is always a high level signal regardless of the data input.
[0092]
When a high level data mask signal is output in the data mask period outside the display area as described above, the data signal output from the data signal driving circuit 110 to the data line is as shown in FIG. This is a signal whose polarity is inverted every horizontal scanning period. Therefore, during the out-of-display area data mask period, a high level voltage and a low level voltage are equally applied to the liquid crystal layer 18 via the data line, and the liquid crystal layer 18 is not charged. become. As a result, the black display data is written by the data mask process in the first horizontal scanning period in which the effective display period is started, and the white display data is written in the next horizontal scanning period. Even when a high-level voltage is applied over the scanning period, no leakage current occurs from the pixel region in which these display data are written.
[0093]
On the other hand, in the case of the conventional method, as shown in FIG. 13C, the data mask period is provided only within the effective display period, and even after the end of the effective display period, Thus, since the data masking process is not performed, the data output to the data line is indefinite during the period from the end of the effective display period to the start of the next effective display period. It is unlikely that the same level of data is maintained in all areas in the data mask period outside the display area, at least as in this embodiment. Therefore, for example, as shown in FIG. 15B, if data with a non-constant polarity and voltage value is supplied to the data line, the liquid crystal layer 18 is charged to a potential of either a high level or a low level. Become. For example, assuming that the battery is charged to the high level immediately before the start of the effective display period, the black display data and the white display data are continuously supplied to the data for two horizontal scanning periods after the start of the effective display period. The potential of the liquid crystal layer 18 rises to a predetermined high potential, and a leakage current is generated from the pixel area where the data is written to other pixel areas. Therefore, when halftone display data is written below after the white display data is written, the desired intermediate value display is not performed due to the influence of the leakage current. Further, since the leakage current decreases toward the lower scanning line side shown in FIG. 14, the pixel region on the lower scanning line side is not affected by the leakage current even with the same halftone display data. . As a result, there is a difference in contrast between the upper scanning line and the lower scanning line shown in FIG. In particular, when the same data is repeatedly written over a plurality of frames, the influence of the leakage current is increased and a difference in contrast is more and more generated.
[0094]
On the other hand, in the configuration of the present embodiment, the liquid crystal layer 18 is not charged in the data mask period outside the display area as described above, so that even if the same data is repeatedly written over a plurality of frames, no leakage current is generated. Instead, the contrast is maintained in a uniform state.
[0095]
As described above, according to the present embodiment, non-uniform contrast is achieved by the data mask process in the data mask period outside the display area while reliably preventing unnecessary display such as vertical blanking by the data mask process in the effective display period. Can be reliably prevented.
[0096]
In this embodiment, the data mask period outside the display area is set to a period corresponding to 22.5 scanning lines. However, any data mask period in the effective display period is equivalent to 1.5 scanning lines. When the data mask period outside the display area is set to a period corresponding to 22 scanning lines by setting the period, the High level voltage application period and the Low level voltage application period are always equal, and the data mask outside the display area is masked. The amount of charge of the liquid crystal layer 18 during the period can be exactly zero. Thus, the contrast can be made even more uniform by setting the data mask period outside the display area to an even number of scanning lines.
[0097]
In this embodiment, the example in which the data mask period in the effective display period is set to the period of the upper and lower scanning lines on the screen as shown in FIG. 14 has been described. However, the data mask period may be increased as necessary. Is also possible. For example, at the time of fast-forwarding or rewinding in the video signal reproduction process, it is possible to reliably prevent unnecessary signals from being displayed by increasing the data mask period in the effective display period.
[0098]
When the liquid crystal display panel 10 described above is applied to, for example, a color liquid crystal projector, the three liquid crystal display panels 10 are used as RGB light valves, and each panel is for RGB color separation. Since each color light separated through the dichroic mirror is incident as incident light, it is not necessary to provide a color filter on the counter substrate 32. On the other hand, when the liquid crystal display panel 10 is applied to, for example, a direct-view or reflective color liquid crystal television, an RGB color filter is formed on a counter substrate 32 together with its protective film in a predetermined region facing the pixel electrode 34. It may be formed.
[0099]
In the liquid crystal display panel 10, a planarizing film is applied to the entire surface of the pixel electrode 34, the MIM driving element 20, the scanning line 12, etc. by spin coating or the like in order to suppress alignment defects of liquid crystal molecules on the MIM array substrate 30 side. Alternatively, a CMP process may be performed.
[0100]
In the above embodiment, temporal or spatial averaging is performed based on the so-called “four-value driving method”. However, according to the present invention, for example, Japanese Patent Laid-Open No. 2-125225, etc. Similarly, temporal or spatial averaging may be performed based on the charge / discharge driving method disclosed in the above.
[0101]
Further, in the liquid crystal display panel 10, the liquid crystal layer 18 is made of nematic liquid crystal as an example. However, if polymer dispersed liquid crystal in which liquid crystal is dispersed as fine particles in a polymer is used, the alignment film and polarizing film described above are used. Further, there is no need for a polarizing plate or the like, and the advantages of high brightness and low power consumption of the liquid crystal display panel can be obtained by increasing the light utilization efficiency. Further, by forming the pixel electrode 34 from a metal film having a high reflectance such as Al, when the liquid crystal display panel 10 is applied to a reflection type liquid crystal display device, the liquid crystal molecules are substantially vertically aligned in the state where no voltage is applied. Also, SH (super homeotropic) type liquid crystal may be used. Furthermore, in the liquid crystal display panel 10, the data line 14 is provided on the counter substrate 32 side so as to apply an electric field (vertical electric field) perpendicular to the liquid crystal layer, but an electric field (lateral electric field) parallel to the liquid crystal layer is provided. ) Is applied to each pixel electrode 34 from the pair of electrodes for generating the horizontal electric field (that is, the electrode for generating the vertical electric field is not provided on the counter substrate 32 side, and the MIM array substrate 30 side is provided). It is also possible to provide an electrode for generating a transverse electric field. Using a horizontal electric field in this way is more advantageous in widening the viewing angle than using a vertical electric field. In addition, the present embodiment can be applied to various liquid crystal materials (liquid crystal phases), operation modes, liquid crystal alignments, driving methods, and the like.
[0102]
(Electronics)
Next, an embodiment of an electronic apparatus including the liquid crystal display panel 10, the scanning signal driving circuit 100, and the data signal driving circuit 110 described in detail above will be described with reference to FIGS.
[0103]
First, FIG. 17 shows a schematic configuration of an electronic apparatus including the liquid crystal display panel 10 and the like as described above.
[0104]
In FIG. 17, an electronic device includes a display information output source 1000, a display information processing circuit 1002, a driving circuit 1004 including the scanning signal driving circuit 100 and the data signal driving circuit 110, the liquid crystal display panel 10 and a clock generation circuit 1008. In addition, a power supply circuit 1010 is provided. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit, and the like. Based on a clock from the clock generation circuit 1008, a video signal of a predetermined format, etc. The display information is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and display information input based on a clock. The above-described 6-bit 64-gradation digital signal DATA (D0 to D5) is sequentially generated and output to the drive circuit 1004 together with the clock CLK. The driving circuit 1004 drives the liquid crystal display panel 10 by the scanning signal driving circuit 100 and the data signal driving circuit 110 by the driving method described above. The power supply circuit 1010 supplies predetermined power to the above-described circuits. The drive circuit 1004 may be mounted on the MIM array substrate constituting the liquid crystal display panel 10, and in addition to this, the display information processing circuit 1002 may be mounted.
[0105]
Next, FIGS. 18 and 19 show specific examples of the electronic apparatus configured as described above.
[0106]
In FIG. 18, a liquid crystal projector 1100 as an example of an electronic device prepares three liquid crystal display modules including the liquid crystal display panel 10 in which the above-described drive circuit 1004 is mounted on an MIM array substrate, and each of the RGB light valves 10R. It is configured as a projection type projector used as 10G and 10B. In the liquid crystal projector 1100, when projection light is emitted from the lamp unit 1102 of the white light source, light corresponding to the three primary colors of RGB is provided by the two dichroic mirrors 1108 through the plurality of mirrors 1106 inside the light guide 1104. Divided into components R, G, and B, they are led to light valves 10R, 10G, and 10B corresponding to the respective colors. The light components corresponding to the three primary colors modulated by the light valves 10R, 10G, and 10B are synthesized again by the dichroic prism 1112, and then projected as a color image on the screen or the like via the projection lens 1114.
[0107]
In FIG. 19, a laptop personal computer 1200, which is another example of an electronic device, includes the above-described liquid crystal display panel 10 in a top cover case 1206, and further houses a CPU, a memory, a modem, and the like and a keyboard. A main body 1204 in which 1202 is incorporated is provided.
[0108]
In FIG. 20, a pager 1300 as another example of an electronic apparatus includes a backlight 1306a in a liquid crystal display panel 10 in which the drive circuit 1004 is mounted on a MIM array substrate in a metal frame 1302 to form a liquid crystal display module. A light guide 1306, a circuit board 1308, first and second shield plates 1310 and 1312, two elastic conductors 1314 and 1316, and a film carrier tape 1318 are accommodated. In this example, the aforementioned display information processing circuit 1002 (see FIG. 18) may be mounted on the circuit board 1308 or on the MIM array substrate of the liquid crystal display panel 10. Further, the above-described drive circuit 1004 can be mounted on the circuit board 1308.
[0109]
20 is a pager, a circuit board 1308 and the like are provided. However, in the case of the liquid crystal display panel 10 in which the driving circuit 1004 and the display information processing circuit 1002 are mounted to form a liquid crystal display module, a liquid crystal display device in which the liquid crystal display panel 10 is fixed in a metal frame 1302 is used. In addition, a backlight type liquid crystal display device incorporating a light guide 1306 can be produced, sold, used, or the like.
[0110]
Further, as shown in FIG. 21, in the case of the liquid crystal display panel 10 in which the driving circuit 1004 and the display information processing circuit 1002 are not mounted, an IC 1324 including the driving circuit 1004 and the display information processing circuit 1002 is mounted on the polyimide tape 1322. It is physically and electrically connected to a TCP (Tape Carrier Package) 1320 via an anisotropic conductive film provided on the periphery of the MIM array substrate 30 to produce, sell, use, etc. as a liquid crystal display device It is also possible.
[0111]
In addition to the electronic devices described above with reference to FIGS. 18 to 21, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, a workstation, a mobile phone A video phone, a POS terminal, a device equipped with a touch panel, and the like are examples of the electronic device shown in FIG.
[0112]
As described above, according to the present embodiment, it has a relatively simple configuration, and can reliably prevent display of unnecessary signals such as vertical blanking, and perform good display with uniform contrast. Various electronic devices including a liquid crystal display device that can be used can be realized.
[0113]
【The invention's effect】
According to the present invention, the data signal is output to the data line while the polarity is alternately inverted in synchronization with the supply timing of the scanning signal, and at the same time, the effective display period is started by excluding at least the vertical blanking period from one vertical scanning period. A first period corresponding to a later predetermined horizontal scanning period, a second period corresponding to a predetermined horizontal scanning period before the end of the effective display period, the start of the first period, and the first period Since the data signal is output while being fixed to a predetermined signal level that reduces the transmittance in the pixel in the entire period after the end of the period 2, a plurality of voltages having the same polarity are output after the start of the effective display period. Even if the liquid crystal is continuously applied to the liquid crystal over the horizontal scanning period, no leakage current is generated from the pixel area where the liquid crystal is provided to the other pixel areas, and unnecessary display such as vertical blanking is performed. Surely Sealed while, it is possible to perform good display with uniform contrast.
[Brief description of the drawings]
FIG. 1 is a plan view showing an example of an MIM driving element provided in an embodiment of a liquid crystal display panel according to the present invention together with a pixel electrode.
FIG. 2 is a cross-sectional view taken along the line AA of FIG.
FIG. 3 is a cross-sectional view showing another example of the MIM driving element provided in the embodiment of the liquid crystal display panel.
FIG. 4 is a plan view showing still another example of the MIM driving element provided in the embodiment of the liquid crystal display panel together with the pixel electrode.
5 is a cross-sectional view taken along the line BB in FIG.
FIG. 6 is an equivalent circuit diagram showing a circuit constituting the embodiment of the liquid crystal display panel.
FIG. 7 is a partially broken perspective view schematically showing an embodiment of a liquid crystal display panel.
FIG. 8 is a block diagram showing an embodiment of a scanning signal driving circuit according to the present invention.
9 is a timing chart showing an operation by the scanning signal driving circuit of FIG.
FIG. 10 is a block diagram showing an embodiment of a data signal driving circuit according to the present invention.
FIG. 11 is a block diagram showing an embodiment of a drive control circuit according to the present invention.
FIG. 12 is a timing chart showing an operation by the driving apparatus of the present invention.
FIG. 13A is a timing chart showing timings of various periods defined in the driving device of the present invention on a composite signal including video data and a synchronization signal input to the driving device of the present invention; (B) is a timing chart showing the timing of the data mask signal in the driving apparatus of the present invention with respect to the composite signal of (A), and (C) is a timing chart showing the timing of the data mask signal in the comparative example compared with the present invention. .
FIG. 14 is a schematic diagram showing a screen state of a liquid crystal display panel when data mask processing according to the present invention is performed.
15A is a timing chart showing the polarity of a data signal from the data mask period outside the display area to the effective display period according to the present invention, and FIG. 15B is a diagram before the effective display period in the comparative example compared with the present invention. 6 is a timing chart showing the polarity of the data signal from the effective display period to the effective display period.
FIG. 16 is a block diagram showing a schematic configuration of a portion related to data mask processing in a drive circuit control unit of the drive control circuit of the present invention;
FIG. 17 is a block diagram showing an embodiment of an electronic device according to the present invention.
FIG. 18 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
FIG. 19 is a front view showing a personal computer as another example of an electronic apparatus.
FIG. 20 is an exploded perspective view showing a pager as an example of an electronic apparatus.
FIG. 21 is a perspective view showing a liquid crystal display device using TCP as an example of an electronic apparatus.
[Explanation of symbols]
10 ... Liquid crystal display panel
12, 48 ... scan lines
14 ... Data line
18 ... Liquid crystal layer
20, 20 ', 40a, 40b ... MIM drive element
30 ... MIM array substrate
32 ... Counter substrate
34, 45 ... Pixel electrodes
100: Scanning line driving circuit
110: Data line driving circuit
120 ... Drive control circuit
123 ... Drive control unit
132... Data mask signal generation circuit
1100 ... Liquid crystal projector
1200 ... personal computer
1300 ... Pager

Claims (7)

一対の基板と、該一対の基板間に挟持された液晶と、一方の基板に設けられた複数のデータ線と、他方の基板に設けられた複数の走査線と、前記データ線と前記走査線との間に直列接続された２端子型非線形素子及び前記液晶とからなる複数の画素とを備えた液晶表示パネルの駆動装置であって、
走査信号を前記複数の走査線に、少なくとも一行毎に水平同期信号に同期するタイミングで所定の基準電位を基準とする極性を交互に反転させつつ時分割で供給する走査信号駆動手段と、
データ信号を前記複数のデータ線に、前記走査信号駆動手段による前記走査信号の供給タイミングに同期させて所定の基準電位を基準とする極性を交互に反転させながら供給するデータ信号駆動手段と、
水平同期信号を計数する計数手段と、
前記計数手段の計数値に基づいて、１垂直走査期間から少なくとも垂直帰線期間を除いた有効表示期間の開始後の所定の水平走査期間に相当する第１の期間と、当該有効表示期間の終了前の所定の水平走査期間に相当する第２の期間に、データマスク信号を出力するデータ制御手段と、
前記データマスク信号に基づいて、前記画素における透過率を低下させる所定の信号レベルに固定して前記データ信号を出力させるデータマスク手段とを備え、
前記データ制御手段は、前記第１の期間の開始前、及び前記第２の期間の終了後の全期間を表示領域外データマスク期間として、データマスク信号を出力する、
ことを特徴とする液晶表示パネルの駆動装置。A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of data lines provided on one substrate, a plurality of scanning lines provided on the other substrate, the data lines and the scanning lines A device for driving a liquid crystal display panel comprising a two-terminal nonlinear element connected in series with each other and a plurality of pixels comprising the liquid crystal,
A scanning signal driving means for supplying a scanning signal to the plurality of scanning lines in a time-division manner while alternately inverting a polarity based on a predetermined reference potential at a timing synchronized with a horizontal synchronizing signal at least for each row;
Data signal driving means for supplying a data signal to the plurality of data lines while alternately inverting the polarity based on a predetermined reference potential in synchronization with the supply timing of the scanning signal by the scanning signal driving means;
Counting means for counting horizontal synchronization signals;
Based on the count value of the counting means, a first period corresponding to a predetermined horizontal scanning period after the start of an effective display period excluding at least a vertical blanking period from one vertical scanning period, and the end of the effective display period Data control means for outputting a data mask signal in a second period corresponding to the previous predetermined horizontal scanning period;
Data mask means for outputting the data signal while being fixed to a predetermined signal level for reducing the transmittance of the pixel based on the data mask signal;
The data control means outputs a data mask signal with the entire period before the start of the first period and after the end of the second period as a data mask period outside the display area;
A drive device for a liquid crystal display panel. 前記表示領域外データマスク期間は、１水平走査期間の偶数倍の期間に設定されていることを特徴とする請求項１に記載の液晶表示パネルの駆動装置。2. The liquid crystal display panel driving device according to claim 1, wherein the data mask period outside the display area is set to an even multiple of one horizontal scanning period. 一対の基板と、該一対の基板間に挟持された液晶と、一方の基板に設けられた複数のデータ線と、他方の基板に設けられた複数の走査線と、前記データ線と前記走査線との間に直列接続された２端子型非線形素子及び前記液晶とからなる複数の画素とを備えた液晶表示パネルの駆動方法であって、
走査信号を前記複数の走査線に、少なくとも一行毎に水平同期信号に同期するタイミングで所定の基準電位を基準とする極性を交互に反転させつつ時分割で供給する工程と、
データ信号を前記複数のデータ線に、前記走査信号の供給タイミングに同期させて所定の基準電位を基準とする極性を交互に反転させながら供給する工程と、
水平同期信号を計数する工程と、
前記水平同期信号の計数値に基づいて、１垂直走査期間から少なくとも垂直帰線期間を除いた有効表示期間の開始後の所定の水平走査期間に相当する第１の期間と、当該有効表示期間の終了前の所定の水平走査期間に相当する第２の期間に、データマスク信号を出力すると共に、前記第１の期間の開始前、及び前記第２の期間の終了後の全期間を表示領域外データマスク期間として、データマスク信号を出力する工程と、
前記データマスク信号に基づいて、前記画素における透過率を低下させる所定の信号レベルに固定して前記データ信号を出力させる工程と、
を備えたことを特徴とする液晶表示パネルの駆動方法。A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of data lines provided on one substrate, a plurality of scanning lines provided on the other substrate, the data lines and the scanning lines A liquid crystal display panel comprising a two-terminal type non-linear element connected in series and a plurality of pixels composed of the liquid crystal,
Supplying a scanning signal to the plurality of scanning lines in a time-division manner while alternately inverting a polarity based on a predetermined reference potential at a timing synchronized with a horizontal synchronizing signal at least for each row;
Supplying the data signal to the plurality of data lines while alternately inverting the polarity with reference to a predetermined reference potential in synchronization with the supply timing of the scanning signal;
Counting the horizontal synchronization signal;
Based on the count value of the horizontal synchronization signal, a first period corresponding to a predetermined horizontal scanning period after the start of an effective display period excluding at least a vertical blanking period from one vertical scanning period, and the effective display period A data mask signal is output in a second period corresponding to a predetermined horizontal scanning period before the end, and all periods before the start of the first period and after the end of the second period are out of the display area. A step of outputting a data mask signal as a data mask period;
Based on the data mask signal, outputting the data signal while fixing the signal level to a predetermined signal level that reduces the transmittance of the pixel;
A method of driving a liquid crystal display panel, comprising: 前記表示領域外データマスク期間は、１水平走査期間の偶数倍の期間に設定されていることを特徴とする請求項３に記載の液晶表示パネルの駆動方法。4. The method of driving a liquid crystal display panel according to claim 3, wherein the out-of-display area data mask period is set to an even multiple of one horizontal scanning period. 請求項１または請求項２に記載の液晶表示パネルの駆動装置と前記液晶表示パネルとを備えたことを特徴とする液晶表示装置。A liquid crystal display device comprising the liquid crystal display panel driving device according to claim 1 and the liquid crystal display panel. 前記２端子型非線形素子は、ＭＩＭ（Metal Insulator Metal）駆動素子からなることを特徴とする請求項５に記載の液晶表示装置。The liquid crystal display device according to claim 5, wherein the two-terminal nonlinear element includes a MIM (Metal Insulator Metal) driving element. 請求項５又は６に記載の液晶表示装置を備えたことを特徴とする電子機器。An electronic apparatus comprising the liquid crystal display device according to claim 5.
JP35181197A 1997-12-19 1997-12-19 Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus Expired - Fee Related JP3658958B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35181197A JP3658958B2 (en) 1997-12-19 1997-12-19 Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35181197A JP3658958B2 (en) 1997-12-19 1997-12-19 Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JPH11183875A JPH11183875A (en) 1999-07-09
JP3658958B2 true JP3658958B2 (en) 2005-06-15

Family

ID=18419771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35181197A Expired - Fee Related JP3658958B2 (en) 1997-12-19 1997-12-19 Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP3658958B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI419571B (en) * 2009-07-03 2013-12-11 Acer Inc Effective display cycle judgment device and its judgment method, resolution judgment system and judgment method thereof

Also Published As

Publication number Publication date
JPH11183875A (en) 1999-07-09

Similar Documents

Publication Publication Date Title
US7034816B2 (en) System and method for driving a display device
JP3968931B2 (en) Display device driving method, driving circuit thereof, display device, and electronic apparatus
TW548471B (en) Driving apparatus of liquid crystal panel and liquid crystal apparatus
JP4297100B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP3925016B2 (en) Display device driving method, driving circuit thereof, display device, and electronic apparatus
US7196697B2 (en) Display device, drive circuit thereof, driving method therefor, and electronic equipment
JP4501952B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP3713922B2 (en) Driving device for liquid crystal display device, liquid crystal display device, electronic apparatus, and driving method for liquid crystal display device
US6674422B2 (en) Method for driving electro-optical panel, data line driving circuit thereof, electro-optical apparatus, and electronic equipment
JP3689781B2 (en) Driving method of liquid crystal device, liquid crystal device and electronic apparatus
US6940484B2 (en) Systems and methods for driving a display device
JP2003044015A (en) Electro-optical device and electronic equipment
JP2005099524A (en) Electro-optical device, driving circuit and driving method therefor, and electronic equipment
JP3658958B2 (en) Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus
JP3767127B2 (en) Liquid crystal display panel driving device, liquid crystal display device, and electronic apparatus
JP3832138B2 (en) LIQUID CRYSTAL DISPLAY DEVICE DRIVE DEVICE, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JPH11326870A (en) Driving method of liquid crystal panel, drive unit thereof, liquid crystal display device, and electronic equipment
JP3658952B2 (en) Liquid crystal display device drive voltage adjustment method, liquid crystal display panel drive device, liquid crystal display device, liquid crystal display device drive voltage adjustment device, and electronic apparatus
JP3661379B2 (en) Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus
JP3677969B2 (en) Liquid crystal display panel driving device, liquid crystal display device, and electronic apparatus
JP2000172233A (en) Liquid crystal display device, driving method therefor, and electronic equipment provided therewith
JP3677998B2 (en) Display adjustment method for liquid crystal display device, liquid crystal display device and electronic apparatus
JP3888076B2 (en) Electro-optical device driving method, electro-optical device driving device, electro-optical device, and electronic apparatus
JP3661373B2 (en) Liquid crystal display panel driving device, driving method, liquid crystal display device, and electronic apparatus
JP3570109B2 (en) Voltage setting method, display device and electronic device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees