JP3660273B2 - Display device - Google Patents

Description

【００４８】
また、最も圧縮後のデータ量が大きくなるのは、Ｒ０〜Ｒ７、Ｇ０〜Ｇ７、Ｂ０〜Ｂ７のデータの“０”、“１”の発生確率が均等に近くなる画面となる。このとき、それぞれの符号の存在率と符号長は次の表２のとおりとなる。なお、表２中において、Ｘは０又は１を意味するものとする。この場合の圧縮後のデータ量は３８５１０ビットとなる。
【００４９】
【表２】

【００５０】
以上より、圧縮データは１６１４〜３８５１０ビットとなる。圧縮後のデータはバッファメモリ８に格納される。そして、圧縮後のデータ量の情報がビットレート演算部９に出力される。
【００５１】
ビットレート演算部９は、制御信号に基づいてスタートパルス間の時間を計算し、１ラインの水平周波数を演算する。そして、データ圧縮部７から送られてきた圧縮データのデータ量、および、駆動データ生成部２とソース駆動手段３との間の信号線の数から、クロック周波数が算出される。
【００５２】
クロック周波数は、クロック周波数＝（水平周波数）×（圧縮データのデータ量（Ｂｉｔ））／（信号線の数）という演算によって求められる。本実施形態の場合、１ラインの周期が９３．７５０ｋＨｚ、信号線の数を２０本とすると、データ量が１６１４〜３８５１０ビットとなるので、クロック周波数は、７．５６６ＭＨｚ〜１８０．５１６ＭＨｚの間の値をとることになる。このようにして求められたクロック周波数がクロック生成部１０に伝送される。
【００５３】
クロック生成部１０は、ビットレート演算部１４より送られてきたクロック周波数に合わせてクロックを生成する。このとき、ＥＭＩの低減を図るために、クロックに変調をかける。ただし、変調の結果１ラインのクロック数が減少しないようにする。そして、生成したクロックを変調データ生成部１１に出力する。
【００５４】
変調データ生成部１１は、クロック生成部１０で生成されたクロックを使用して、バッファメモリ８に格納された圧縮データを読み出す。このとき、バッファメモリ８の書き込みのクロックと読み出しのクロックとが異なることになる。したがって、バッファメモリ８は書き込みと読み出しとが別のクロックで行える構成とする必要がある。そして、変調データ生成部１１は、クロック生成部１０で生成したクロックと、それに同期した圧縮データとを、ソース駆動手段３に出力する。
【００５５】
ソース駆動手段３は、駆動データ生成部２より送られてきた圧縮データを受け取る。まず、データ伸長部１３は、入力された圧縮データに対して、データ圧縮部において行われた符号化の逆の手順を行うことによって復号伸長する。これにより、圧縮データが、ＳＳＰ，ＬＳ，Ｒ０〜Ｒ７，Ｇ０〜Ｇ７，Ｂ０〜Ｂ７のデータに戻される。そして、これらのデータがソースバッファ１４に向けて出力される。
【００５６】
ソースバッファ１４は、スタートパルスＳＳＰに基づいて、各ソースラインに印加する電圧の情報をソースライン毎に保存していく。１ライン分のデータを保存した後に入力されるラッチパルスＬＳのタイミングで、保存されているデータとラッチパルスとがソース電圧生成部１５に出力される。
【００５７】
ソース電圧生成部１５は、ソースバッファ１４から送られてくる情報に基づいて、各ソースラインに供給する電圧を生成し、液晶表示パネル５の各ソースラインに供給する。また、ソースバッファから、次のラッチパルスＬＳが、送られてくるまで、その電位を維持する機能を持つ。
【００５８】
一方、駆動データ生成部２におけるゲート信号生成部１２は、ソース電圧生成部１５からのＬＳの出力タイミングに同期して、ゲート駆動手段４を駆動させる制御信号を生成し、ゲート駆動手段４に対して出力する。この制御信号は、画像データの同期信号に基づいて、切り替え後のソースラインの出力によって表示されるラインのゲートラインをゲート駆動手段４が駆動できるような信号となっている。
【００５９】
ゲート駆動手段４は、駆動データ生成部２から送られてきた制御信号に基づいて、液晶表示パネル５のゲートラインに電圧を印加する。これにより、１ラインの表示が行われる。
【００６０】
以上のような処理により、１ラインの表示を行う事ができ、これを画面の全ての水平ラインで繰り返すことによって画面全体の表示を行う事ができる。なお、データを１ラインごとに圧縮伸長しているのは、画面の輝度を均一にするためである。これは、１ラインの時間＝液晶の充電時間となっており、充電時間が異なると液晶に充電されている電位が変わり、輝度が変わるので画面の輝度均一性が損なわれてしまうからである。
【００６１】
しかしながら、データの圧縮伸長に関する処理は、１ライン（水平ライン）ごとに行わなければならないものではなく、以下に示すように、所定のデータブロック毎に処理を行ってもよい。
【００６２】
例えば、１水平ライン内のデータが過大な場合、データを１水平ライン内で複数のデータブロックに分割して処理を行う方が効率的になる。これは、処理するデータ量が増加すると、処理のための遅延時間も増大するので、処理を行うハードの規模を大きくする必要が生じるからである。
【００６３】
また、１水平ライン内のデータが過少な場合、複数の水平ラインに含まれるデータを１つのデータブロックとして処理するほうが効率的になる。これは、１つのデータブロックに含まれるデータの数が少なすぎる場合には、圧縮率の変化が小さくなり、効率が悪くなるからである。
【００６４】
また、大きな液晶モジュールの場合、左側半分と右側半分とを独立して処理している場合や、上下に基板を配置して、奇数と偶数とのデータを独立して処理している場合がある。このように、１水平ラインがハード的に分割される場合は、それぞれに対応するデータブロックに分けて処理を行わざるを得ないことになる。
【００６５】
このようなシーケンスによって、データ圧縮を行った上でデータ伝送を行うと、駆動データ生成部２からソース駆動手段３…に到る経路におけるデータ転送量を減らす事ができる。本実施形態では、伝送周波数が２０２．５ＭＨｚから７．５６６ＭＨｚ〜１８０．５１６ＭＨｚへと遅くなり、伝送線路が２６本から２０本へ減少するので、その分、不要輻射が低減する事ができる。低減量は、計算上では、伝送周波数が平均値である９４．０４１ＭＨｚであると仮定すると、パワーは周波数の自乗に比例するので６．７ｄＢ程度減少し、伝送線路の減少によって１．１ｄＢ程度減少する。また、各ライン間の転送情報量の差分だけ駆動周波数が拡散されるので、伝送周波数の定数倍の周波数で不要輻射量のピークも減少する。また、配線面積を減らす事ができるので、基板等の駆動部品を小型化することができる。
【００６６】
〔実施の形態２〕
本発明の実施の他の形態について図５ないし図７に基づいて説明すれば、以下のとおりである。なお、前記した実施の形態１で説明した構成と同様の機能を有する構成には、同一の符号を付記し、その説明を省略する。
【００６７】
本実施形態に係る液晶表示装置（表示装置）１は、実施の形態１と同様に、例えば、画像データをデジタル化するためのビデオボードを介して外部情報処理装置と接続されており、図５に示すように、駆動データ生成部１６、ソース駆動手段１７…、ゲート駆動手段４…、および液晶表示パネル（表示パネル）５を備えた構成となっている。すなわち、本実施形態に係る液晶表示装置１は、実施の形態１において図２で示した構成と同様の構成となっており、異なる点としては、駆動データ生成部およびソース駆動手段の内部構成が異なっている点である。
【００６８】
駆動データ生成部１６は、図６に示すように、ソース信号生成部１８、ＥＸＯＲ変換部（単位ビット列選択手段）１９、極性変換部（極性反転選択手段）２０、ゲート信号生成部２１を備えた構成となっている。
【００６９】
ソース信号生成部１８は、画像データからソース駆動手段１７を動作させるための制御信号を作成する回路である。このソース信号生成部１８によって作成された制御信号は、ＥＸＯＲ変換部１９に出力される。
【００７０】
ＥＸＯＲ変換部１９は、各信号線毎に、制御信号をそのままの状態で伝送する場合と、信号と行列（０１０１０１０１０１０１…）との排他的論理和をとった場合との信号の変化数を比較する回路である。そして、このＥＸＯＲ変換部１９は、上記の比較の結果、変化点の少ないほうの信号と選択情報とを極性変換部２０に出力する。
【００７１】
極性変換部２０は、伝送で使用する信号線すべてを監視し、各クロックで信号をそのまま伝送した場合と、信号の極性を反転した場合との比較を行う回路である。この極性変換部２０において変化点が少ないと判断された方の信号と、その選択情報とが、ソース駆動手段１７に出力される。
【００７２】
ゲート信号生成部２１は、表示データに基づいて、ゲート駆動手段４を制御するための制御信号を生成する回路である。このゲート信号生成部２１は、制御信号とクロックとをゲート駆動手段４に出力する。
【００７３】
ソース駆動手段１７は、図７に示すように、極性復号部２２、ＥＸＯＲ復号部２３、ソースバッファ２４、およびソース電圧生成部２５を備えた構成となっている。
【００７４】
極性復号部２２は、駆動データ生成部１６から送られてきたデータに対して、そのデータに含まれる極性情報をもとに復号を行う回路である。この極性復号部２２において復号されたデータが、ＥＸＯＲ復号部２３に出力される。
【００７５】
ＥＸＯＲ復号部２３は、極性復号部２２のデータに含まれる排他的論理和情報をもとに復号を行う回路である。このＥＸＯＲ復号部２３において復号されたデータは、ソースバッファ２４に出力される。
【００７６】
ソースバッファ２４は、ＥＸＯＲ復号部２３から送られてきた１ライン分のデータを一時的に保存する回路である。そして、このソースバッファ２４は、制御信号に基づいて、データをソース電圧生成部２５に出力する。
【００７７】
ソース電圧生成部２５は、液晶表示パネル５のソースラインに、液晶駆動のために印加する電圧を生成する回路である。
【００７８】
本実施形態の液晶表示装置１は、上記のように構成されることで、駆動データ生成部１６とソース駆動手段１７…との間の伝送データにおける変化点を減少させることが可能となっている。これにより、不要輻射の発生源となる電圧変化を減少させることができ、不要輻射を低減することができる。以下では、本液晶表示装置の表示動作について、より具体的に説明する。
【００７９】
本実施形態の具体例として、８ビットＵＸＧＡフレーム周波数７５Ｈｚの液晶表示装置を考える。ＶＥＳＡ規格に基づくと、この液晶表示装置は次のような仕様、すなわち、
階調ビット数 各色８ビット
水平ピクセル数 １６００ピクセル
垂直ピクセル数 １２００ピクセル
ピクセルクロック ２０２．５ＭＨｚ
水平周波数 ９３．７５０ｋＨｚ（２１６０ピクセル）
垂直周波数 ７５．０００Ｈｚ（１２５０ライン）
となる。
【００８０】
本実施形態の液晶表示装置１における表示動作は、次のようなシーケンスで行われる。まず、画像データが液晶表示装置１に入力される。この画像データは、まず駆動データ生成部１６に入力される。
【００８１】
駆動データ生成部１６では、入力された画像データが、まずソース信号生成部１８に入力される。ソース信号生成部１８は、入力された画像データに基づいて、ソース駆動手段１７におけるソースバッファ２４およびソース電圧生成部２５を制御するために、１ラインのデータの走査開始を示すスタートパルスＳＳＰ、および、出力している電圧をソースバッファ２４に記録している電圧値に切り替えるタイミングを示すラッチパルスＬＳの制御信号と、各画素のデータとに変換する。
【００８２】
８ビットカラーの液晶表示装置の場合、ソース信号生成部１８から出力されるデータは、ＳＳＰ（１ビット）、ＬＳ（１ビット）、Ｒ０〜Ｒ７（赤のデータ，８ビット）、Ｇ０〜Ｇ７（緑のデータ，８ビット）、およびＢ０〜Ｂ７（青のデータ，８ビット）の合計２６ビットで構成される駆動データとなる。このように変換されたデータがＥＸＯＲ変換部１９に出力される。
【００８３】
ＥＸＯＲ変換部１９は、駆動データ生成部１６とソース駆動手段１７…との間の伝送信号のうち、各ピクセルの情報をあらわすＲ０〜Ｒ７、Ｇ０〜Ｇ７、Ｂ０〜Ｂ７の信号ラインのそれぞれについて処理を行う。
【００８４】
まず、１本の信号ラインの特定の区間（例えば１ライン分、１つのソース駆動手段分等）のデータのビット変化数（０→１又は１→０に変化した回数）をカウントする。次に同じデータの各ビットに対して、“０１０１０１０１０１…”というような０と１が交互に並ぶデータとの排他的論理和を計算する。そして計算結果のビット変化数をカウントし、ビット変化数の比較を行う。
【００８５】
例えば、“１００１０１１００００１０１００００１００１１００”というデータ数列を仮定する。このデータの変化点は１３である。このデータ数列と“０１０１０１０１０１０１０１０１０１０１０１０１０”の排他的論理和を計算すると、“１１００００１１０１０００００１０１１１００１１０”となり、このときの変化点は１１となる。結果、排他的論理和を取ったほうが変化点が少なくなるので、排他的論理和を取ったほうが選択される。
【００８６】
この演算で選択された数列の変化点の最大値は、データ数の２分の１となる。１ラインのピクセル数が１６００の場合、通常の伝送では最大１６００の変化点が発生するのに対し、上記のような方法によれば、最大８００の変化点しか発生しないことになる。そして、このようにして選択された、変化数の少ないほうのデータと、その変換情報とが極性変換部２０に出力される。
【００８７】
なお、以上では、１本の信号ラインの特定の区間のデータ、すなわち、単位ビット列に対して、“０１０１０１０１０１…”というような０と１が交互に並ぶビット列との排他的論理和を施して符号化単位ビット列を算出する構成となっている。ここで、上記のような“０１０１０１０１０１…”というビット列ではなく、“１０１０１０１０１０…”というビット列を用いてもかまわない。
【００８８】
また、単位ビット列に対して、さらに、０と１との数が同数となる任意のビット列との排他的論理和を施して符号化単位ビット列を算出し、最も変化数が少なくなるものを伝送データとして選択するようにしてもよい。この場合、変化数をさらに小さくすることが可能となる場合が生じることになる。
【００８９】
なお、変化数の比較を行う手段としては、コンパレータなどを用いることができる。
【００９０】
極性変換部２０は、駆動データ生成部１６とソース駆動手段１７…との間の伝送信号のうち、各ピクセルの情報をあらわすＲ０〜Ｒ７、Ｇ０〜Ｇ７、Ｂ０〜Ｂ７の信号の、各クロックでのビット変化数をカウントする。極性を反転した場合は、（データビット数）−（ビットの変化数）が変化数となる。
【００９１】
例えば、あるラインのｎ番目のピクセル信号が（Ｒ０〜Ｒ７，Ｇ０〜Ｇ７，Ｂ０〜Ｂ７）＝（１００１０１１００００１０１００００１００１１０）であり、ｎ−１番目のピクセル信号の出力が（Ｒ０〜Ｒ７，Ｇ０〜Ｇ７，Ｂ０〜Ｂ７）＝（００１０１１００００１０１００００１００１１０１）とすると変化点は１４個となる。ｎ番目の信号は極性反転した場合、（ＲＯ〜Ｒ７，ＧＯ〜Ｇ７，ＢＯ〜Ｂ７）＝（０１１０１００１１１１０１０１１１１０１１００１）となる。このときの変化点は１０個となる。結果、極性反転するほうが選択される。
【００９２】
この演算での変化点の最大値はピクセル信号のビット数の２分の１となる。つまり、通常の伝送では２４ビットの信号に対して２４個の変化点が発生するのに対し、上記の方法によれば、最大１２個しか変化点が発生しないことになる。そして、変化点の少ないほうの信号と極性反転の情報とがソース駆動手段１７に出力される。
【００９３】
ソース駆動手段１７は、駆動データ生成部１６より送られてきたデータを受け取る。まず、極性復号部２２は、駆動データ生成部１６より送られてきたデータから極性反転の情報を抽出して、その情報をもとに、極性反転がかかっている部分を元に戻す。そして、極性復号部２２において元に戻したデータがＥＸＯＲ復号部２３に出力される。
【００９４】
ＥＸＯＲ復号部２３は、入力されたデータから排他的論理和情報を抽出して、その情報をもとに、排他的論理和がかかっている信号ラインのデータに、“０１０１０１０１０１…”と符号化に使用したものと同じデータとの排他的論理和を計算し、ＳＳＰ，ＬＳ，Ｒ０〜Ｒ７，Ｇ０〜Ｇ７，Ｂ０〜Ｂ７の情報に戻す。戻されたデータはソースバッファ２４に出力される。
【００９５】
ソースバッファ２４は、スタートパルスＳＳＰに基づき、各ソースラインに印加する電圧の情報をソースライン毎に保存していく。そして、１ライン分のデータを保存した後に入力されるラッチパルスＬＳのタイミングで、保存されているデータとラッチパルスとがソース電圧生成部２５に出力される。
【００９６】
ソース電圧生成部２５は、ソースバッファ２４から送られてくる情報に基づいて、各ソースラインに供給する電圧を生成し、液晶表示パネル５のソースラインに供給する。また、ソースバッファ２４から、次のラッチパルスＬＳが送られてくるまで、その電位を維持する機能を持つ。
【００９７】
一方、駆動データ生成部１６におけるゲート信号生成部２１は、ソース電圧生成部２５からのＬＳの出力タイミングに同期して、ゲート駆動手段４を駆動させる制御信号を生成し、ゲート駆動手段４に対して出力する。この制御信号は、画像データの同期信号に基づいて、切り替え後のソースラインの出力によって表示されるラインのゲートラインをゲート駆動手段４が駆動できるような信号となっている。
【００９８】
ゲート駆動手段４は、駆動データ生成部１６から送られてきた制御信号に基づいて、液晶表示パネル５のゲートラインに電圧を印加する。これにより、１ラインの表示が行われる。
【００９９】
以上のような処理により、１ラインの表示を行うことができ、これを画面のすべての水平ラインで繰り返すことによって画面全体の表示を行うことができる。このようなシーケンスによって伝送を行うと、駆動データ生成部１６からソース駆動手段１７…に到る経路における伝送データの変化点数を減らすことができる。本実施形態では、ＥＸＯＲ変換部１９による処理で最大変化点数を２分の１に、極性変換部２０による処理でさらに最大変化点数を２分の１に減らすことができるため、最大変化点数が４分の１となる。最大変化点数が４分の１となると最大不要輻射量は約６ｄＢ減少する。
【０１００】
〔実施の形態３〕
本発明の実施の他の形態について図８ないし図１０に基づいて説明すれば、以下のとおりである。なお、前記した各実施の形態で説明した構成と同様の機能を有する構成には、同一の符号を付記し、その説明を省略する。
【０１０１】
本実施形態に係る液晶表示装置（表示装置）１は、実施の形態１および２と同様に、例えば、画像データをデジタル化するためのビデオボードを介して外部情報処理装置と接続されており、図８に示すように、駆動データ生成部２６、ソース駆動手段２７…、ゲート駆動手段４…、および液晶表示パネル（表示パネル）５を備えた構成となっている。すなわち、本実施形態に係る液晶表示装置１は、実施の形態１において図２で示した構成、ならびに、実施の形態２において図５で示した構成と同様の構成となっており、異なる点としては、駆動データ生成部およびソース駆動手段の内部構成が異なっている点である。
【０１０２】
駆動データ生成部２６は、図８に示すように、ソース信号生成部２８、ＥＸＯＲ１変換部（単位ビット列選択手段）２９、ＥＸＯＲ２変換部（符号化選択手段）３０、ゲート信号生成部３１を備えた構成となっている。
【０１０３】
ソース信号生成部２８は、画像データからソース駆動手段２７を動作させるための制御信号を作成する回路である。このソース信号生成部２８によって作成された制御信号は、ＥＸＯＲ１変換部２９に出力される。
【０１０４】
ＥＸＯＲ１変換部２９は、各信号線毎に、制御信号そのままの状態で伝送する場合と、信号と行列（０１０１０１０１０１０１…）との排他的論理和をとった場合との信号の変化数を比較する回路である。そして、このＥＸＯＲ１変換部２９は、上記の比較の結果、変化点の少ないほうの信号と選択情報とをＥＸＯＲ２変換部３０に出力する。
【０１０５】
ＥＸＯＲ２変換部３０は、伝送で使用する信号線すべてを監視し、各クロックで、信号に対してＥＸＯＲ２参照信号（２分の１が“０”で残り２分の１が“１”）との排他的論理和を計算した場合と、信号に対してＥＸＯＲ２参照信号の極性を反転した信号との排他的論理和を計算した場合との比較を行う回路である。そして、このＥＸＯＲ２変換部３０は、上記の比較の結果、変化点の少ないほうの信号と選択情報とをソース駆動手段２７に出力する。なお、このＥＸＯＲ１変換部２９およびＥＸＯＲ２変換部３０は、変化点を抽出することができる構成であれば、かならずしもＥＸＯＲ回路である必要はなく、例えばコンパレータなどによっても実現することができる。
【０１０６】
ゲート信号生成部３１は、表示データに基づいて、ゲート駆動手段４を制御するための制御信号を生成する回路である。このゲート信号生成部３１は、制御信号とクロックとをゲート駆動手段４に出力する。
【０１０７】
ソース駆動手段２７は、図１０に示すように、ＥＸＯＲ２復号部３２、ＥＸＯＲ１復号部３３、ソースバッファ３４、およびソース電圧生成部３５を備えた構成となっている。
【０１０８】
ＥＸＯＲ２復号部３２は、駆動データ生成部２６から送られてきたデータに対して、そのデータに含まれる、ＥＸＯＲ２変換部３０において付加された排他的論理和情報をもとに復号を行う回路である。このＥＸＯＲ２復号部３２において復号されたデータがＥＸＯＲ１復号部３３に出力される。
【０１０９】
ＥＸＯＲ１復号部３３は、ＥＸＯＲ２復号部３２から入力されるデータに含まれる、ＥＸＯＲ１変換部２９において付加された排他的論理和情報をもとに復号を行う回路である。このＥＸＯＲ１復号部３３において復号されたデータがソースバッファ３４に出力される。
【０１１０】
ソースバッファ３４は、ＥＸＯＲ１復号部３３から送られてきた１ライン分のデータを一時的に保存する回路である。そして、このソースバッファ３４は、制御信号に基づいて、データをソース電圧生成部３５に出力する。
【０１１１】
ソース電圧生成部３５は、液晶表示パネル５のソースラインに、液晶駆動のために印加する電圧を生成する回路である。
【０１１２】
本実施形態の液晶表示装置１は、上記のように構成されることで、駆動データ生成部２６とソース駆動手段２７…との間の伝送データにおける変化点を減少させることが可能となっている。これにより、不要輻射の発生源となる電圧変化を減少させることができ、不要輻射を低減させることができる。以下では、本液晶表示装置の表示動作について、より具体的に説明する。
【０１１３】
本実施形態の具体例として、８ビットＵＸＧＡフレーム周波数７５Ｈｚの液晶表示装置を考える。ＶＥＳＡ規格に基づくと、この液晶表示装置は次のような仕様、すなわち、
階調ビット数 各色８ビット
水平ピクセル数 １６００ピクセル
垂直ピクセル数 １２００ピクセル
ピクセルクロック ２０２．５ＭＨｚ
水平周波数 ９３．７５０ｋＨｚ（２１６０ピクセル）
垂直周波数 ７５．０００Ｈｚ（１２５０ライン）
となる。
【０１１４】
本実施形態の液晶表示装置１における表示動作は、次のようなシーケンスで行われる。まず、画像データが液晶表示装置１に入力される。この画像データは、まず駆動データ生成部２６に入力される。
【０１１５】
駆動データ生成部２６では、入力された画像データが、まずソース信号生成部２８に入力される。ソース信号生成部２８は、入力された画像データに基づいて、ソース駆動手段２７におけるソースバッファ３４およびソース電圧生成部３５を制御するために、１ラインのデータの走査開始を示すスタートパルスＳＳＰ、および、出力している電圧をソースバッファ３４に記録している電圧値に切り替えるタイミングを示すラッチパルスＬＳの制御信号と、各画素のデータとに変換する。
【０１１６】
８ビットカラーの液晶表示装置の場合、ソース信号生成部２８から出力されるデータは、ＳＳＰ（１ビット）、ＬＳ（１ビット）、Ｒ０〜Ｒ７（赤のデータ，８ビット）、Ｇ０〜Ｇ７（緑のデータ，８ビット）、およびＢ０〜Ｂ７（青のデータ，８ビット）の合計２６ビットで構成される駆動データとなる。このように変換されたデータがＥＸＯＲ１変換部２９に出力される。
【０１１７】
ＥＸＯＲ１変換部２９は、駆動データ生成部２６とソース駆動手段２７…との間の伝送信号のうち、各ピクセルの情報をあらわすＲ０〜Ｒ７、Ｇ０〜Ｇ７、Ｂ０〜Ｂ７の信号ラインのそれぞれについて処理を行う。
【０１１８】
まず、１本の信号ラインの特定の区間（例えば１ライン分、１つのソース駆動手段分等）のデータのビット変化数（０→１又は１→０に変化した回数）をカウントする。次に同じデータの各ビットに対して、“０１０１０１０１０１…”というような０と１が交互に並ぶデータとの排他的論理和を計算する。そして計算結果のビット変化数をカウントし、ビット変化数の比較を行う。
【０１１９】
例えば、“１００１０１１００００１０１００００１００１１００”というデータ数列を仮定する。このデータの変化点は１３である。このデータ数列と“０１０１０１０１０１０１０１０１０１０１０１０１０”の排他的論理和を計算すると、“１１１００００１１０１０００００１０１１１００１１０”となり、このときの変化点は１１となる。結果、排他的論理和を取ったほうが変化点が少なくなるので、排他的論理和を取ったほうが選択される。
【０１２０】
この演算で選択された数列の変化点の最大値は、データ数の２分の１となる。１ラインのピクセル数が１６００の場合、通常の伝送では最大１６００の変化点が発生するのに対し、上記のような方法によれば、最大８００の変化点しか発生しないことになる。そして、このようにして選択された、変化数の少ないほうのデータと、その変換情報とがＥＸＯＲ２変換部３０に出力される。
【０１２１】
なお、以上では、１本の信号ラインの特定の区間のデータ、すなわち、単位ビット列に対して、“０１０１０１０１０１…”というような０と１が交互に並ぶビット列との排他的論理和を施して符号化単位ビット列を算出する構成となっている。ここで、上記のような“０１０１０１０１０１…”というビット列ではなく、“１０１０１０１０１０…”というビット列を用いてもかまわない。
【０１２２】
また、単位ビット列に対して、さらに、０と１との数が同数となる任意のビット列との排他的論理和を施して符号化単位ビット列を算出し、最も変化数が少なくなるものを伝送データとして選択するようにしてもよい。この場合、変化数をさらに小さくすることが可能となる場合が生じることになる。
【０１２３】
なお、変化数の比較を行う手段としては、コンパレータなどを用いることができる。
【０１２４】
ＥＸＯＲ２変換部３０は、駆動データ生成部２６とソース駆動手段２７…との間の伝送信号のうち、各ピクセルの情報をあらわすＲ０〜Ｒ７、Ｇ０〜Ｇ７、Ｂ０〜Ｂ７の信号とＥＸＯＲ２参照信号との排他的論理和の計算結果と、信号とＥＸＯＲ２参照信号の極性を反転した信号との排他的論理和の計算結果との、それぞれの各クロックにおけるビット変化数をカウントし、ビット変化数の比較を行う。
【０１２５】
例えば、参照信号が（Ｒ０〜Ｒ７，Ｇ０〜Ｇ７，Ｂ０〜Ｂ７）＝（０１０１０１０１０１０１０１０１０１０１０１０１）であり、あるラインのｎ番目のピクセル信号が（Ｒ０〜Ｒ７，Ｇ０〜Ｇ７，Ｂ０〜Ｂ７）＝（１００１０１１００００１０１００００１００１１０）であり、ｎ−１番目のピクセル信号の出力が（Ｒ０〜Ｒ７，Ｇ０〜Ｇ７，Ｂ０〜Ｂ７）＝（００１０１１００００１０１００００１００１１０１）とする。ＥＸＯＲ２参照信号との排他的論理和の計算結果は（１１００００１１０１０００００１０１１１００１１）となり、変化点は１６個となる。ＥＸＯＲ２参照信号を極性反転した信号との排他的論理和の計算結果は（００１１１１００１０１１１１１０１０００１１００）となり、変化点は８個となる。結果、変化点の少ない、ＥＸＯＲ２参照信号を極性反転した信号との排他的論理和が選択される。
【０１２６】
この演算での変化点の最大値はピクセル信号のビット数の２分の１となる。つまり、通常の伝送では２４ビットの信号に対して２４個の変化点が発生するのに対し、上記の方法によれば、最大１２個しか変化点が発生しないことになる。そして、変化点の少ないほうの信号と極性反転の情報とがソース駆動手段２７に出力される。
【０１２７】
なお、以上では、あるラインのｎ番目のピクセル信号、すなわち、複数の伝送路に対して同じタイミングで入力されるビットからなる並走ビット列に対して、“０１０１０１０１０１…”というような０と１が交互に並ぶビット列との排他的論理和を施して符号化並走ビット列を算出する構成となっている。ここで、上記のような“０１０１０１０１０１…”というビット列ではなく、“１０１０１０１０１０…”というビット列を用いてもかまわない。
【０１２８】
また、並走ビット列に対して、さらに、０と１との数が同数となる任意のビット列との排他的論理和を施して符号化並走ビット列を算出し、最も変化数が少なくなるものを伝送データとして選択するようにしてもよい。この場合、変化数をさらに小さくすることが可能となる場合が生じることになる。
【０１２９】
なお、変化数の比較を行う手段としては、コンパレータなどを用いることができる。
【０１３０】
ソース駆動手段２７は、駆動データ生成部２６より送られてきたデータを受け取る。まず、ＥＸＯＲ２復号部３２は、駆動データ生成部２６より送られてきたデータからＥＸＯＲ２変換部３０において付加された排他的論理和情報を抽出して、排他的論理和情報がかかっている部分を元に戻す。そして、元に戻したデータがＥＸＯＲ１復号部３３に出力される。
【０１３１】
ＥＸＯＲ１復号部３３は、入力されたデータから、ＥＸＯＲ１変換部２９において付加された排他的論理和情報を抽出する。そして、その情報をもとに排他的論理和がかかっている信号ラインのデータに対して、“０１０１０１０１０１…”と符号化に使用したものと同じデータとの排他的論理和を計算し、ＳＳＰ，ＬＳ，Ｒ０〜Ｒ７，Ｇ０〜Ｇ７，Ｂ０〜Ｂ７の情報に戻す。戻されたデータはソースバッファ３４に出力される。
【０１３２】
ソースバッファ３４は、スタートパルスＳＳＰに基づき、各ソースラインに印加する電圧の情報をソースライン毎に保存していく。そして、１ライン分のデータを保存した後に入力されるラッチパルスＬＳのタイミングで、保存されているデータとラッチパルスとがソース電圧生成部３５に出力される。
【０１３３】
ソース電圧生成部３５は、ソースバッファ３４から送られてくる情報に基づいて、各ソースラインに供給する電圧を生成し、液晶表示パネル５のソースラインに供給する。また、ソースバッファ３４から、次のラッチパルスＬＳが送られてくるまで、その電位を維持する機能を持つ。
【０１３４】
一方、駆動データ生成部２６におけるゲート信号生成部３１は、ソース電圧生成部３５からのＬＳの出力タイミングに同期して、ゲート駆動手段４を駆動させる制御信号を生成し、ゲート駆動手段４に対して出力する。この制御信号は、画像データの同期信号に基づいて、切り替え後のソースラインの出力によって表示されるラインのゲートラインをゲート駆動手段４が駆動できるような信号となっている。
【０１３５】
ゲート駆動手段４は、駆動データ生成部２６から送られてきた制御信号に基づいて、液晶表示パネル５のゲートラインに電圧を印加する。これによって、１ライン目の表示が行われる。
【０１３６】
以上のような処理により、１ラインの表示を行うことができ、これを画面の全ての水平ラインで繰り返すことによって画面全体の表示を行うことができる。このようなシーケンスによって伝送を行うと、駆動データ生成部２６からソース駆動手段２７…に到る経路における伝送データの変化点数を減らすことができる。本実施形態では、ＥＸＯＲ１変換部２９による処理で最大変化点数を２分の１に、ＥＸＯＲ２変換部３０による処理でさらに最大変化点数を２分の１に減らすことができるため、最大変化点数が４分の１となる。最大変化点数が４分の１となると最大不要輻射量は約６ｄＢ減少する。
【０１３７】
〔実施の形態４〕
本発明の実施の他の形態について図１１ないし図１３に基づいて説明すれば、以下のとおりである。なお、前記した各実施の形態で説明した構成と同様の機能を有する構成には、同一の符号を付記し、その説明を省略する。
【０１３８】
本実施形態に係る液晶表示装置（表示装置）１は、前記した各実施の形態と同様に、例えば、画像データをデジタル化するためのビデオボードを介して外部情報処理装置と接続されており、図１１に示すように、駆動データ生成部３６、ソース駆動手段３７…、ゲート駆動手段４…、および液晶表示パネル（表示パネル）５を備えた構成となっている。すなわち、本実施形態に係る液晶表示装置１は、実施の形態１において図２で示した構成などと同様の構成となっており、異なる点としては、駆動データ生成部およびソース駆動手段の内部構成が異なっている点である。
【０１３９】
駆動データ生成部３６は、図１２に示すように、ソース信号生成部３８、ＬＵＴ符号化部（データ変換手段）３９、ゲート信号生成部４０を備えた構成となっている。
【０１４０】
ソース信号生成部３８は、画像データからソース駆動手段３７を動作させるための制御信号を作成する回路である。このソース信号生成部３８によって作成された制御信号は、ＬＵＴ符号化部３９に出力される。
【０１４１】
ＬＵＴ符号化部３９は、ＬＵＴ（ルックアップテーブル）を使用して符号化を行う回路である。このＬＵＴ符号化部３９において生成された符号化データは、ソース駆動手段３７に出力される。
【０１４２】
ゲート信号生成部４０は、表示データに基づいて、ゲート駆動手段４を制御するための制御信号を生成する回路である。このゲート信号生成部３１は、制御信号とクロックとをゲート駆動手段４に出力する。
【０１４３】
ソース駆動手段３７は、図１３に示すように、ＬＵＴ復号部４１、ソースバッファ４２、ソース電圧生成部４３を備えた構成となっている。
【０１４４】
ＬＵＴ復号部４１は、駆動データ生成部３６から送られてきたデータに対して、ＬＵＴを参照することによって復号を行う回路である。このＬＵＴ復号部４１で復号されたデータは、ソースバッファ４２に出力される。
【０１４５】
ソースバッファ４２は、ＬＵＴ復号部４１から送られてきた１ライン分のデータを一時的に保存する回路である。そして、このソースバッファ４２は、制御信号に基づいて、データをソース電圧生成部４３に出力する。
【０１４６】
ソース電圧生成部４３は、液晶表示パネル５のソースラインに、液晶駆動のために印加する電圧を生成する回路である。
【０１４７】
本実施形態の液晶表示装置１は、上記のように構成されることで、データの伝送線路数の削減、および伝送周波数の低周波化により、不要輻射を低減させることができる。以下では、本液晶表示装置の表示動作について、より具体的に説明する。
【０１４８】
本実施形態の液晶表示装置１における表示動作は、次のようなシーケンスで行われる。まず、画像データが液晶表示装置１に入力される。この画像データは、まず駆動データ生成部３６に入力される。
【０１４９】
駆動データ生成部３６では、入力された画像データが、まずソース信号生成部３８に入力される。ソース信号生成部３８は、入力された画像データに基づいて、ソース駆動手段３７におけるソースバッファ４２およびソース電圧生成部４３を制御するために、１ラインのデータの走査開始を示すスタートパルスＳＳＰ、および、出力している電圧をソースバッファ４２に記録している電圧値に切り替えるタイミングを示すラッチパルスＬＳの制御信号と、各画素のデータとに変換する。
【０１５０】
８ビットカラーの液晶表示装置の場合、ソース信号生成部３８から出力されるデータは、ＳＳＰ（１ビット）、ＬＳ（１ビット）、Ｒ０〜Ｒ７（赤のデータ，８ビット）、Ｇ０〜Ｇ７（緑のデータ，８ビット）、およびＢ０〜Ｂ７（青のデータ，８ビット）の合計２６ビットで構成される駆動データとなる。このように変換されたデータがＬＵＴ符号化部３９に出力される。
【０１５１】
ＬＵＴ符号化部３９は、データに含まれる各ピクセルの表示データに対して、あらかじめ作成しておいたＬＵＴを使用して変換を行う。ここで使用するＬＵＴは、画像データが表示しようとしている色に対して、液晶表示パネル５が表現できる色の中で最も近い色に変換するテーブルとなっている。このようなＬＵＴによって変換を行うことによって、使用しない色のデータが削除され、情報が圧縮されることになる。このことについて、以下に詳しく説明する。
【０１５２】
入力された画像データの表示条件と、液晶表示パネル５の表示条件とは、階調カーブ、コントラスト等の点で異なっている。よって、画像データに忠実な表現を行うためには、画像データに対して上記のようなＬＵＴによる変換を行うことが好ましい。
【０１５３】
また、このような変換を行うことによって、複数の入力画像データの色が１つの液晶表示装置の色に割り当てられることになるので、情報量が減少することになる。具体的に説明すると、例えば、入力画像データにおける（Ｒ，Ｇ，Ｂ）＝（０，０，０），（１，０，０），（０，１，０），（０，０，１）の４つのコードが、液晶表示装置における（Ｒ，Ｇ，Ｂ）＝（０，０，０）に変換されるとすれば、コードが３つ分減少することになるので、情報量が減少されることになる。このように、情報量が減少することによって、伝送経路の周波数や伝送信号ラインを減少させることが可能となる。
【０１５４】
そして、このように変換されたデータがソース駆動手段３７に出力される。ここで、画像データは、ブラウン管ディスプレイで表示することを前提に作成されている。そのため、階調カーブがγ＝２．２と呼ばれるカーブで表現されることを前提としたデータとなっている。このカーブは、２５６階調表示可能なモニターであれば、階調ｘの輝度Ｖｘは、Ｖｘ＝（ｘ／２５５）＾２．２×（白輝度）で表される。
【０１５５】
ところが、液晶表示装置は、性能の良いものでも、黒輝度が白輝度の１／５００程度にしかならないため、黒に近い数十階調を表現することが困難となっている。黒輝度が白輝度の１／５００となる場合、グレー階調でＶ０からＶ１５までがこの領域に入ることになる。よって、これらの階調を液晶表示装置で表示する際には、液晶表示装置における黒輝度が最も近い表示状態となるので、これらの階調のデータは全て液晶表示装置における黒の符号に割り当てられる。逆にいうと、これと同数の液晶表示装置で表現可能な色が使われないことになる。
【０１５６】
また、液晶表示装置は階調変化によって色度がずれるため、このずれ分の補正を行う必要がある。このような補正を行うと、やはり、複数の色データが、液晶表示装置では同じ色で表現されることになるので、使われない符号が生じることになる。
【０１５７】
ソース駆動手段３７は、駆動データ生成部３６より送られてきたデータを受け取る。まず、ＬＵＴ復号部４１は、駆動データ生成部３６より送られてきたデータに対して、ＬＵＴ符号化部で削除したデータを付加し、入力画像データに最も近い液晶表示パネル５の色のデータに戻す。そして、戻したデータから、液晶表示パネル５の各ソースラインに印加する電圧と制御信号との情報に変換する。この情報がソースバッファ４２に出力される。
【０１５８】
ソースバッファ４２は、スタートパルスＳＳＰに基づき、各ソースラインに印加する電圧の情報をソースライン毎に保存していく。そして、１ライン分のデータが蓄積された後に入力されるラッチパルスＬＳのタイミングで、保存されているデータとソースラインに印加する電圧とを、その時点で保存されている電圧値に変更する制御信号をソース電圧生成部４３に出力する。
【０１５９】
ソース電圧生成部４３は、ソースバッファ４２から送られてくる情報に基づいて、各ソースラインに供給する電圧を生成し、液晶表示パネル５のソースラインに供給する。また、ソースバッファ４２から、次の電圧値を変更する制御信号が送られてくるまで、その電位を維持する機能を持つ。
【０１６０】
一方、駆動データ生成部３６におけるゲート信号生成部４０は、ソースバッファ４２における切り替えに同期して、ゲート駆動手段４を駆動させる制御信号を生成し、ゲート駆動手段４に対して出力する。この制御信号は、画像データの同期信号に基づいて、切り替え後のソースラインの出力によって表示されるラインのゲートラインをゲート駆動手段４が駆動できるような信号となっている。
【０１６１】
ゲート駆動手段４は、駆動データ生成部２６から送られてきた制御信号に基づいて、液晶表示パネル５のゲートラインに電圧を印加する。これによって、１ライン目の表示が行われる。
【０１６２】
以上のような処理により、１ラインの表示を行うことができ、これを画面の全ての水平ラインで繰り返すことによって画面全体の表示を行うことができる。このようなシーケンスによって伝送を行うと、駆動データ生成部２６からソース駆動手段２７…に到る経路における伝送データの情報量が減少することになるので、伝送経路の周波数や伝送信号ラインを減少させることが可能となる。
【０１６３】
〔実施の形態５〕
本発明の実施の他の形態について図１４ないし図１６に基づいて説明すれば、以下のとおりである。なお、前記した各実施の形態で説明した構成と同様の機能を有する構成には、同一の符号を付記し、その説明を省略する。
【０１６４】
本実施形態に係る液晶表示装置（表示装置）１は、前記した各実施の形態と同様に、例えば、画像データをデジタル化するためのビデオボードを介して外部情報処理装置と接続されており、図１４に示すように、駆動データ生成部４６、ソース駆動手段４７…、ゲート駆動手段４…、および液晶表示パネル（表示パネル）５を備えた構成となっている。すなわち、本実施形態に係る液晶表示装置１は、実施の形態１において図２で示した構成などと同様の構成となっており、異なる点としては、駆動データ生成部およびソース駆動手段の内部構成が異なっている点である。
【０１６５】
駆動データ生成部４６は、図１５に示すように、ソース信号生成部４８、３刺激値変換部４９、視覚モデル演算部（視覚モデル変換手段）５０、ビット配分部５１、量子化部５２、ラインメモリ５３、バッファメモリ５４、ビットレート演算部５５、クロック生成部５６、変調データ生成部５７、およびゲート信号生成部５８を備えた構成となっている。
【０１６６】
ソース信号生成部４８は、画像データからソース駆動手段４７を動作させるための制御信号を作成する回路である。このソース信号生成部４８によって作成された制御信号は、３刺激値変換部４９に出力される。
【０１６７】
３刺激値変換部４９は、各ピクセルの情報を、ＣＩＥ（国際照明委員会：Commission International de l'Eclairage ）１９３１の３刺激値Ｘ，Ｙ，Ｚに変換する。そして、変換されたデータは、視覚モデル演算部５０と量子化部５２とに出力される。
【０１６８】
視覚モデル演算部５０は、人間の目が、輝度のエッジに対する感度が強く、輝度の絶対値や色度の絶対値に対する感度が弱いという特性を有していることに基づいて、３刺激値の値に必要な精度を演算する。そして、各ピクセルで必要な情報量がビット配分部５１に出力される。
【０１６９】
ビット配分部５１は、ピクセルのデータをいくつかまとめてピクセルブロックを作り、それぞれのピクセルブロックに必要な必要ビット数を決定する。各ピクセルブロックにおける必要ビット数のデータが、量子化部５２とビットレート演算部５５とに出力される。
【０１７０】
量子化部５２は、各ピクセルブロックにおける３刺激値のスケールファクタの値を演算し、各ピクセルにおける３刺激値の値をスケールファクタで除算し、その数値を割り当てられたビット数で量子化する。そして、この量子化部５２から、制御信号、スケールファクタ、割り当てビット数、および３刺激値の量子化値が、バッファメモリ５４に出力され、３刺激値のＹの情報が、ラインメモリ５３に出力される。
【０１７１】
ラインメモリ５３は、データ保存用のメモリであり、１ライン分の３刺激値におけるＹのデータを保存する。バッファメモリ５４は、データ保存用のメモリであり、圧縮データの保存を行うメモリである。このバッファメモリ５４は、入力と出力とを別クロックで実行できる必要がある。
【０１７２】
ビットレート演算部５５は、必要ビット数のデータから伝送のビットレートを計算し、さらに、伝送する信号ラインの数からデータ転送に必要なクロック周波数を演算する回路である。このビットレート演算部５５によって算出されたクロック周波数の情報が、クロック生成部５６に出力される。
【０１７３】
クロック生成部５６は、クロック周波数の情報からクロックを生成する回路である。このクロック生成部５６において生成されたクロックは、変調データ生成部５７に伝送される。
【０１７４】
変調データ生成部５７は、ソース駆動手段４７に伝送するデータを生成する回路である。この変調データ生成部５７は、クロック生成部５６で生成されたクロックと同期して、バッファメモリ５４からデータを読み込み、このデータをソース駆動手段４７に出力する。
【０１７５】
ゲート信号生成部５８は、表示データに基づいて、ゲート駆動手段４を制御するための制御信号を生成する回路である。このゲート信号生成部５８は、制御信号とクロックとをゲート駆動手段４に出力する。
【０１７６】
ソース駆動手段４７は、図１６に示すように、逆量子化部５９、３刺激値逆変換部６０、ソースバッファ６１、およびソース電圧生成部６２を備えた構成となっている。
【０１７７】
逆量子化部４１は、駆動データ生成部４６から送られてきたデータを、３刺激値に戻す回路である。この逆量子化部４１において生成された３刺激値のデータと制御信号とは、３刺激値逆変換部６０に出力される。
【０１７８】
３刺激値逆変換部６０は、３刺激値を各ピクセルの情報に戻す回路である。この３刺激値逆変換部６０から、各ピクセルの情報と制御信号とがソースバッファ６１に出力される。
【０１７９】
ソースバッファ６１は、３刺激値逆変換部６０から送られてきた１ライン分のデータを一時的に保存する回路である。そして、このソースバッファ６１は、制御信号に基づいて、データをソース電圧生成部６２に出力する。
【０１８０】
ソース電圧生成部６２は、液晶表示パネル５のソースラインに、液晶駆動のために印加する電圧を生成する回路である。
【０１８１】
本実施形態の液晶表示装置１は、上記のように構成されることで、データの伝送線路数の削減、伝送周波数の低周波化による不要輻射の減少、および周波数が変化することによる不要輻射ピークの拡散により、不要輻射を低減させることができる。以下では、本液晶表示装置の表示動作について、より具体的に説明する。
【０１８２】
本実施形態の液晶表示装置１における表示動作は、次のようなシーケンスで行われる。まず、画像データが液晶表示装置１に入力される。この画像データは、まず駆動データ生成部４６に入力される。
【０１８３】
駆動データ生成部４６では、入力された画像データが、まずソース信号生成部４８に入力される。ソース信号生成部４８は、入力された画像データに基づいて、ソース駆動手段４７におけるソースバッファ６１およびソース電圧生成部６２を制御するために、１ラインのデータの走査開始を示すスタートパルスＳＳＰ、および、出力している電圧をソースバッファ６１に記録している電圧値に切り替えるタイミングを示すラッチパルスＬＳの制御信号と、各画素のデータとに変換する。
【０１８４】
８ビットカラーの液晶表示装置の場合、ソース信号生成部４８から出力されるデータは、ＳＳＰ（１ビット）、ＬＳ（１ビット）、Ｒ０〜Ｒ７（赤のデータ，８ビット）、Ｇ０〜Ｇ７（緑のデータ，８ビット）、およびＢ０〜Ｂ７（青のデータ，８ビット）の合計２６ビットで構成される駆動データとなる。このように変換されたデータが３刺激値変換部４９に出力される。
【０１８５】
３刺激値変換部４９は、各ピクセルのＲ，Ｇ，Ｂデータ、すなわち、各ピクセルの色度データおよび輝度データから、ＣＩＥ１９３１の３刺激値Ｘ，Ｙ，Ｚを計算する。ここで、３刺激値のＹは、輝度を表している。そして、この３刺激値変換部４９から、３刺激値Ｘ，Ｙ，Ｚと制御信号とが、視覚モデル演算部５０に送信される。なお、本実施形態では、３刺激値変換部４９において変換される３刺激値はＸ，Ｙ，Ｚとなっているが、これに限定されるものではなく、例えば、Ｘ，ｘ，ｙやＬ^* ，ａ^* ，ｂ^* などを用いても構わない。
【０１８６】
視覚モデル演算部５０は、人間の規覚モデルに基づいて、必要なビット数を計算する。この計算結果は、ビット配分部５１に出力される。以下に、この視覚モデル演算部５０における演算アルゴリズムについて説明する。
【０１８７】
人間の目は、脳の働きによって、輝度Ｙのデータの変化に関して非常に敏感な特性を持っている。この人間の目の特性に基づいて、次に示すようなアルゴリズムによって、必要ビット数が計算される。
１）Ｘ、Ｙ、Ｚの値から人間が認職することができる輝度差を求め、この値をMask_h とする。
２）Ｘ、Ｙ、Ｚの値から液晶表示装置が表示することができる輝度差を求め、この値をMask_m とする。
３）Mask_h とMask_m とを比較し、大きいほうをMask_ltとする。
４）隣接するピクセルのＹ値を比較し、Ｙ値の差がMask_lt以上ある場合は、その差が表せる桁数までを必要ビット数とする。
【０１８８】
ビット配分部５１は、各ピクセルの符号化に使用するビット数を決定する。ここで、駆動データ生成部４６とソース駆動手段４７との間で、１ラインで伝送可能なビット数を伝送許容ビット数と呼ぶことにする。ビット配分部５１は、まず、連続したピクセルをまとめてピクセルグループを作る。そして、必要ビット数に基づいて、各ピクセルグループにビットを振り分ける。各ピクセルグループに対するビットの振り分け手順としては、各ピクセルグループに対して必要ビット数を順に振り分けていき、伝送許容ビット数が無くなった時点で振り分けを終了する。
【０１８９】
以上のようにして各ピクセルグループに配分されたビット数の情報が、量子化部５２に出力される。また伝送許容ビット数の残りがビットレート演算部５５に出力される。
【０１９０】
量子化部５２は、データの量子化を行う。まず、各ピクセルグループのＸ，Ｙ，Ｚデータそれぞれの最大値を求める。その最大値からスケールファクタを計算する。つまり各ピクセルグループ毎にＸ，Ｙ，Ｚの３つのスケールファクタが設定されることになる。次に各ピクセルのＸ，Ｙ，Ｚの値を、そのピクセルが所属しているピクセルグループのスケールファクタによって正規化する。次に各ピクセルグループに振り分けられたビット数にしたがって、正規化したデータの上位からビットを取り出す。このデータを仮数ＸＹＺデータと呼ぶことにする。
【０１９１】
そして、スケールファクタ、割り当てビット数、仮数ＸＹＺデータ、および制御信号がバッファメモリ５４に保存される。また、Ｙの値を、仮数ＸＹＺデータ、およびスケールファクタで逆量子化したデータがラインメモリ５３に保存される。
【０１９２】
ラインメモリ５３は、駆動データ生成部４６から出力されるＹの値が保存されている。このデータは、次のラインの視覚モデルを計算する際に使用される。バッファメモリ５４は、伝送するデータを一時的に保管し、変調したクロックと同期させるためのキャッシュの働きをする。
【０１９３】
ビットレート演算部５５は、伝送許容ビット数の時のクロック周期と、ビット配分部５１から送られてきた残りのビット数とに基づいて、クロック周期を計算する。計算は、クロック周期＝［伝送許容ビット数の時のクロック周期］×［伝送許容ビット数］／（［伝送許容ビット数］−［残りビット数］）で求められる。このクロック周期をクロック生成部５６に伝送する。
【０１９４】
クロック生成部５６は、ビットレート演算部５５より送られてきたクロック周期に合わせてクロックを生成する。このとき、ＥＭＩの低減を図るためにクロックに変調がかけられる。ただし、変調の結果１ラインのクロック数が減少しないようにする。そして、クロック生成部５６で生成されたクロックが変調データ生成部５７に出力される。
【０１９５】
変調データ生成部５７は、クロック生成部５６で生成されたクロックを使用して、バッファメモリ５４に格納された圧縮データを読み込む。このとき、バッファメモリ５４の書き込みのクロックと読み出しのクロックとが別のものになる。よって、バッファメモリ５４は書き込みと読み出しとが別のクロックで行える構成を取る必要がある。そして、変調データ生成部５７は、クロック生成部５６で生成されたクロックと、それに同期した圧縮データとをソース駆動手段４７に出力する。
【０１９６】
ソース駆動手段４７は、駆動データ生成部４６より送られてきた圧縮データを受け取る。まず、逆量子化部５９は、圧縮データの仮数ＸＹＺデータ、スケールファクタ、および割り当てビット数から、各ピクセルのＸ，Ｙ，Ｚのデータに戻す。このＸ、Ｙ、Ｚのデータと制御信号とが、３刺激値逆変換部６０に出力される。
【０１９７】
３刺激値逆変換部６０では、各ピクセルのＸ，Ｙ，Ｚの値からＲ，Ｇ，Ｂの階調データに戻す。そして、このＲ，Ｇ，Ｂの階調データが、液晶表示パネル５の各ソースラインに印加する電圧情報にに変換されて、制御信号とともにソースバッファ６１に出力される。
【０１９８】
ソースバッファ６１は、スタートパルスＳＳＰに甚づき、各ソースラインに印加する電圧の情報をソースライン毎に保存していく。そして、１ライン分のデータが蓄積された後に入力されるラッチパルスＬＳのタイミングで、保存されているデータとソースラインに印加する電圧とを、その時点で保存されている電圧値に変更する制御信号をソース電圧生成部６２に出力する。
【０１９９】
ソース電圧生成部６２は、ソースバッファ６１から送られてくる情報に基づいて、各ソースラインに供給する電圧を生成し、液晶表示パネル５のソースラインに供給する。また、ソースバッファ６１から、次の電圧値を変更する制御信号が送られてくるまで、その電位を維持する機能を持つ。
【０２００】
一方、駆動データ生成部４６におけるゲート信号生成部５８は、ソースバッファ６１における切り替えに同期して、ゲート駆動手段４を駆動させる制御信号を生成し、ゲート駆動手段４に対して出力する。この制御信号は、画像データの同期信号に基づいて、切り替え後のソースラインの出力によって表示されるラインのゲートラインをゲート駆動手段４が駆動できるような信号となっている。
【０２０１】
ゲート駆動手段４は、駆動データ生成部４６から送られてきた制御信号に基づいて、液晶表示パネル５のゲートラインに電圧を印加する。これによって、１ライン目の表示が行われる。
【０２０２】
以上のような処理により、１ラインの表示を行うことができ、これを画面の全ての水平ラインで繰り返すことによって画面全体の表示を行うことができる。このようなシーケンスによって伝送を行うと、人間の感覚では認識できないデータを削除することによって、駆動データ生成部２６からソース駆動手段２７…に到る経路における伝送データの情報量を減少させることができる。よって、伝送経路の周波数や伝送信号ラインを減少させることが可能となる。
【０２０３】
なお、本発明に係る表示装置は、マトリクス状に配置された画素部に対してソース信号を供給するソースバスラインを駆動するソース駆動手段と、入力された画像データに基づいて、上記ソース駆動手段に伝送データを供給する駆動データ生成部とを備え、上記駆動データ生成部が、入力された画像データに対して、所定のアルゴリズムによって所定のデータブロックごとに符号化し、データブロックごとにそれぞれ異なるデータ量からなる伝送データを生成するデータ符号化手段と、上記データ符号化手段によって符号化されたデータのデータ量に応じて、各データブロックごとに上記伝送データの伝送周波数を調整する伝送周波数調整手段とを備え、上記ソース駆動手段が、上記駆動データ生成部から伝送された伝送データを上記ソース信号として復号化する復号化手段を備えている構成であってもよい。
【０２０４】
上記の構成では、まず、駆動データ生成部に画像データが入力されると、データ符号化手段によって該画像データが所定のデータブロックごとにそれぞれ異なるデータ量からなる伝送データに符号化される。そして、伝送周波数調整手段によって、各データブロックごとに、符号化されたデータのデータ量に応じて伝送周波数が調整される。このような伝送データが、駆動データ生成部からソース駆動手段に伝送され、復号化手段によって復号された後に、ソースバスラインにソース信号が供給される。すなわち、駆動データ生成部からソース駆動手段に伝送される伝送データの伝送周波数は、各データブロックごとに異なることになり、伝送周波数が分散されることになる。このように伝送周波数が分散されると、伝送周波数の定数倍で発生する不要輻射も分散されることになるので、不要輻射のピーク値を低減することが可能となる。
【０２０５】
また、本発明に係る表示装置は、上記の構成において、上記データ符号化手段における符号化で用いられるアルゴリズムが、符号化前のデータのデータ量よりも、符号化後のデータのデータ量の方が大きくなる場合を含んでいる構成としてもよい。
【０２０６】
上記の構成によれば、上記アルゴリズムが、符号化前のデータのデータ量よりも、符号化後のデータのデータ量の方が大きくなる場合を含んでいるので、伝送周波数の分散を大きくすることができる。よって、不要輻射のピーク値を効率的に低減することができる。
【０２０７】
また、本発明に係る表示装置は、上記の構成において、上記データ符号化手段における符号化で用いられるアルゴリズムが、平均すると、符号化前のデータのデータ量よりも、符号化後のデータのデータ量の方が小さくなる構成としてもよい。
【０２０８】
上記の構成によれば、上記アルゴリズムが、平均すると、符号化前のデータのデータ量よりも、符号化後のデータのデータ量の方が小さくなるので、駆動データ生成部からソース駆動手段に伝送される伝送データのデータ量を低減することができる。よって、駆動データ生成部からソース駆動手段に伝送データを伝送する伝送路を減少させることが可能となるので、不要輻射を低減することができる。また、データ量が小さくなるということは、伝送周波数が低減されることになるので、不要輻射をさらに低減することができる。ただし、厳密な意味では、データの圧縮は行っておらず、伝送周波数を下げることによって不要輻射を低減している。
【０２０９】
なお、本発明に係る表示装置は、マトリクス状に配置された画素部からなる表示パネルと、上記画素部に対してソース信号を供給するソースバスラインを駆動するソース駆動手段と、入力された画像データに基づいて、上記ソース駆動手段に伝送データを供給する駆動データ生成部とを備え、上記駆動データ生成部が、入力された画像データにおける各画素データを、上記表示パネルにおいて表現可能な色のうちで最も近い色に変換するデータ変換手段を備えている構成であってもよい。
【０２１０】
上記の構成では、まず、駆動データ生成部に画像データが入力されると、データ変換手段によって、入力された各画素データが、表示パネルにおいて表現可能な色のうちで最も近い色に変換される。ここで、表示パネルにおいて表現可能な色は、元の画素データで表現される色よりも、その範囲が狭い場合が多い。すなわち、データ変換手段によって変換されたデータは、元の画素データよりも、その情報量が少なくなることになる。そして、このように変換された伝送データが、駆動データ生成部からソース駆動手段に伝送され、ソースバスラインにソース信号が供給される。したがって、駆動データ生成部からソース駆動手段に伝送される伝送データの情報量を減少させることができるので、伝送周波数を低減することが可能となるとともに、必要とされる伝送路の数を減少させることができる。よって、不要輻射を低減することが可能となる。
【０２１１】
また、本発明に係る表示装置は、マトリクス状に配置された画素部に対してソース信号を供給するソースバスラインを駆動するソース駆動手段と、入力された画像データに基づいて、上記ソース駆動手段に伝送データを供給する駆動データ生成部とを備え、上記駆動データ生成部が、入力された画像データにおける各画素データを、表示画面上で人間がその差異を認識可能な画素値に変換する視覚モデル変換手段を備えている構成であってもよい。
【０２１２】
上記の構成では、まず、駆動データ生成部に画像データが入力されると、視覚モデル変換手段によって、入力された各画素データが、表示画面上で人間がその差異を認識可能な画素値に変換される。ここで、表示画面上で人間がその差異を認識可能な画素値は、元の画素データの画素値よりも、その範囲が狭い場合が多い。すなわち、視覚モデル変換手段によって変換されたデータは、元の画素データよりも、その情報量が少なくなることになる。そして、このように変換された伝送データが、駆動データ生成部からソース駆動手段に伝送され、ソースバスラインにソース信号が供給される。したがって、駆動データ生成部からソース駆動手段に伝送される伝送データの情報量を減少させることができるので、伝送周波数を低減することが可能となるとともに、必要とされる伝送路の数を減少させることができる。よって、不要輻射を低減することが可能となる。
【０２１３】
また、本発明に係る表示装置は、上記の構成において、上記視覚モデル変換手段が、入力される画像データにおける各画素データの輝度値を算出し、隣接する画素との輝度値の差を求め、この輝度値の差と、表示画面上で人間がその差異を認識可能な輝度値の差とを比較することによって、該画素データに必要とされる情報量が設定され、この情報量とな るような画素値に変換する構成としてもよい。
【０２１４】
人間の視覚は、輝度の変化に関して非常に敏感な特性を有している。ここで、上記の構成のように、隣接する画素との輝度値の差を考慮することによって、画素データの変換を行えば、人間が認識できない範囲で情報量を低減することができる。
【０２１５】
【発明の効果】
以上のように、本発明に係る表示装置は、マトリクス状に配置された画素部に対してソース信号を供給するソースバスラインを駆動するソース駆動手段と、入力された画像データに基づいて、上記ソース駆動手段に伝送データを供給する駆動データ生成部と、上記駆動データ生成部から上記ソース駆動手段に伝送データを伝送する複数の伝送路とを備え、上記駆動データ生成部が、入力された画像データを、上記複数の伝送路に配分するとともに、各伝送路に配分された伝送データのビット列を、所定のビット数からなる単位ビット列に分け、この単位ビット列に対して所定の論理演算を施した符号化単位ビット列を算出し、元の単位ビット列と符号化単位ビット列とを比較して、変化点の数が少ない方を伝送データとして選択する単位ビット列選択手段を備え、上記ソース駆動手段が、上記駆動データ生成部から伝送された伝送データを上記ソース信号として復号化する復号化手段を備えている構成である。
【０２１６】
これにより、各伝送路において伝送される伝送データの変化点を減少させることができるので、伝送路における信号の極性反転が減少し、不要輻射を低減することが可能となるという効果を奏する。
【０２１７】
また、本発明に係る表示装置は、上記単位ビット列選択手段において行われる所定の論理演算が、“０”と“１”とが交互に繰りかえされるビット列との排他的論理和である構成としてもよい。
【０２１８】
これにより、上記の構成による効果に加えて、選択されたビット列の変化点の最大値は、単位ビット列のビット数の２分の１となる。すなわち、各伝送路において伝送される伝送データの変化点の数の最大値を２分の１に減少させることができるので、不要輻射をさらに低減することができるという効果を奏する。
【０２１９】
また、本発明に係る表示装置は、上記駆動データ生成部が、上記複数の伝送路に対して同じタイミングで入力されるビットからなる並走ビット列と、次のタイミングで入力されるビットからなる並走ビット列との変化点の数と、上記複数の伝送路に対して同じタイミングで入力されるビットからなる並走ビット列を極性反転させた極性反転並走ビット列と、次のタイミングで入力されるビットからなる並走ビット列との変化点の数とを比較して、変化点の数が少ない方を伝送データとして選択する極性反転選択手段をさらに備えている構成としてもよい。
【０２２０】
これにより、上記の構成による効果に加えて、並走ビット列が伝送される際の各ビットの変化を減少させることが可能となる。この際に、上記のように極性反転させた極性反転ビット列との比較を行う場合、伝送データの各ビットの変化点の数の最大値を２分の１に減少させることができるので、不要輻射を大幅に低減することができるという効果を奏する。
【０２２１】
また、本発明に係る表示装置は、上記駆動データ生成部が、上記複数の伝送路に対して同じタイミングで入力されるビットからなる並走ビット列と、次のタイミングで入力されるビットからなる並走ビット列との変化点の数と、上記複数の伝送路に対して同じタイミングで入力されるビットからなる並走ビット列に対して、所定の論理演算を施した符号化並走ビット列と、次のタイミングで入力されるビットからなる並走ビット列との変化点の数とを比較して、変化点の数が少ない方を伝送データとして選択する符号化選択手段をさらに備えている構成としてもよい。
【０２２２】
これにより、上記の構成による効果に加えて、並走ビット列が伝送される際の各ビットの時間変化を減少させることが可能となるので、不要輻射をさらに低減することができるという効果を奏する。
【０２２３】
また、本発明に係る表示装置は、上記符号化選択手段において行われる所定の論理演算が、“０”と“１”とが交互に繰りかえされるビット列との排他的論理和である構成としてもよい。
【０２２４】
これにより、上記の構成による効果に加えて、並走ビット列が伝送される際の各ビットの変化点の数の最大値を２分の１に減少させることができるので、不要輻射をさらに低減することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施の一形態に係る液晶表示装置が備える駆動データ生成部の概略構成を示すブロック図である。
【図２】 上記液晶表示装置の概略構成を示すブロック図である。
【図３】 上記液晶表示装置が備えるソース駆動手段の概略構成を示すブロック図である。
【図４】 １ライン分の駆動データの概要を示すダイアグラムである。
【図５】 本発明の実施の他の形態に係る液晶表示装置の概略構成を示すブロック図である。
【図６】 上記液晶表示装置が備える駆動データ生成部の概略構成を示すブロック図である。
【図７】 上記液晶表示装置が備えるソース駆動手段の概略構成を示すブロック図である。
【図８】 本発明の実施のさらに他の形態に係る液晶表示装置の概略構成を示すブロック図である。
【図９】 上記液晶表示装置が備える駆動データ生成部の概略構成を示すブロック図である。
【図１０】 上記液晶表示装置が備えるソース駆動手段の概略構成を示すブロック図である。
【図１１】 本発明の実施のさらに他の形態に係る液晶表示装置の概略構成を示すブロック図である。
【図１２】 上記液晶表示装置が備える駆動データ生成部の概略構成を示すブロック図である。
【図１３】 上記液晶表示装置が備えるソース駆動手段の概略構成を示すブロック図である。
【図１４】 本発明の実施のさらに他の形態に係る液晶表示装置の概略構成を示すブロック図である。
【図１５】 上記液晶表示装置が備える駆動データ生成部の概略構成を示すブロック図である。
【図１６】 上記液晶表示装置が備えるソース駆動手段の概略構成を示すブロック図である。
【符号の説明】
１ 液晶表示装置
２・１６・２６・３６・４６ 駆動データ生成部
３・１７・２７・３７・４７ ソース駆動手段
４ ゲート駆動手段
５ 液晶表示パネル
６・１８・２８・３８・４８ ソース信号生成部
７ データ圧縮部（データ符号化手段）
８・５４ バッファメモリ
９・５５ ビットレート演算部（伝送周波数調整手段）
１０・５６ クロック生成部
１１・５７ 変調データ生成部
１２・２１・３１・４０・５８ ゲート信号生成部
１３ データ伸長部（復号化手段）
１４・２４・３４・４２・６１ ソースバッファ
１５・２５・３５・４３・６２ ソース電圧生成部
１９ ＥＸＯＲ変換部
２０ 極性変換部（極性反転選択手段）
２２ 極性復号部
２３ ＥＸＯＲ復号部（単位ビット列選択手段）
２９ ＥＸＯＲ１変換部（単位ビット列選択手段）
３０ ＥＸＯＲ２変換部（符号化選択手段）
３２ ＥＸＯＲ２復号部
３３ ＥＸＯＲ１復号部
３９ ＬＵＴ符号化部（データ変換手段）
４１ ＬＵＴ復号部
４９ ３刺激値変換部
５０ 視覚モデル演算部（視覚モデル変換手段）
５１ ビット配分部
５２ 量子化部
５３ ラインメモリ
５９ 逆量子化部
６０ ３刺激値逆変換部[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a matrix display device such as a liquid crystal display device.
[0002]
[Prior art]
  An active matrix type liquid crystal display device has a structure in which two glass substrates are fixed facing each other and liquid crystal is sealed in a gap therebetween. A transparent common electrode is formed on one glass substrate, a number of transparent pixel electrodes are formed in a matrix on the other glass substrate, and a circuit for individually applying a voltage to each pixel electrode is provided. Is formed.
[0003]
  This active matrix type liquid crystal display device has a pixel matrix PX (i, j) (i = 1 to m, j = 1 to n) of m rows and n columns. In order to display this pixel matrix, m source lines and n gate lines orthogonal to each other are provided, and a liquid crystal element is provided at the intersection of the source lines and the gate lines. Here, the source line and the gate line are lines for supplying a signal voltage. The source line and the gate line are connected to a source driving means for driving the source line and a gate driving means for driving the gate line, respectively.
[0004]
  Next, the operation of this active matrix type liquid crystal display device will be described. In an active matrix type liquid crystal display device, n gate lines G (j) (j = 1 to n) are sequentially scanned, and one screen image is displayed at regular frame periods (usually about 60 Hz to 85 Hz). Is called. When an image is displayed, a control signal necessary for driving, which is normally input to an input signal driving data generation unit of the liquid crystal display device, is sent to the source driving means and the gate driving means.
[0005]
  At this time, the data of each pixel is transmitted by the control signal. However, since the frame frequency is constant, if the display pixel number and the gradation depth of the panel are increased by high definition, the transmission data Will increase. Therefore, in this case, measures such as increasing the transmission frequency or increasing the number of signal wirings are taken, but this causes a problem that unnecessary radiation increases.
[0006]
  As a method for dealing with this problem, Japanese Patent Laid-Open No. 8-179265 discloses a method of compressing and transferring data. As a data compression method, for example, a compression method by serial / parallel conversion is disclosed in Japanese Patent Laid-Open No. 9-218667.
[0007]
  In order to reduce unnecessary radiation, it is also effective to reduce the signal change point of the transmission line. For example, Japanese Patent Laid-Open No. 5-334206 discloses a method of reversing the polarity as a method of reducing unnecessary radiation by examining data between parallel signal lines. This method is quite effective as a method for reducing unnecessary radiation.
[0008]
[Problems to be solved by the invention]
  However, the liquid crystal display device has increased the length of the wiring path and frame, the transmission frequency has been increased by higher definition, the transmission line has been increased by increasing the number of gradation bits by improving the color depth, etc. The amount of unnecessary radiation of the display device is further increased. Therefore, the above method has become insufficient as a measure for reducing unnecessary radiation.
[0009]
  The present invention has been made to solve the above problems, and an object of the present invention is to provide a display device capable of effectively reducing unnecessary radiation in a data signal transmission path.
[0010]
[Means for Solving the Problems]
  In order to solve the above problems, a display device according to the present invention is provided.TheSource driving means for driving a source bus line for supplying source signals to the pixel portions arranged in a trix shape, and a drive data generating section for supplying transmission data to the source driving means based on input image data And a plurality of transmission lines that transmit transmission data from the drive data generation unit to the source driving unit, and the drive data generation unit distributes the input image data to the plurality of transmission lines, A bit string of transmission data allocated to each transmission path is divided into unit bit strings each having a predetermined number of bits, and an encoded unit bit string obtained by performing a predetermined logical operation on the unit bit string is calculated. Comparing with the encoded unit bit string, the unit bit string selecting means for selecting the transmission data with the smaller number of change points is provided, and the source driving means includes The transmission data transmitted from the drive data generating unit is characterized in that it comprises a decoding means for decoding as the source signal.
[0011]
  In the above configuration, first, when image data is input to the drive data generation unit, the image data is distributed to a plurality of transmission paths, and a bit string of transmission data allocated to each transmission path is a predetermined bit. Divided into unit bit strings consisting of numbers. Then, the unit bit string selection unit calculates an encoded unit bit string obtained by performing a predetermined logical operation on the unit bit string, and compares the original unit bit string with the encoded unit bit string, so that the number of change points is small. Is selected as transmission data. Such transmission data is transmitted from the drive data generation unit to the source drive unit via each transmission path, and after being decoded by the decoding unit, a source signal is supplied to the source bus line. That is, since the change point of the transmission data transmitted in each transmission path can be reduced, the polarity inversion of the signal in the transmission path is reduced, and unnecessary radiation can be reduced.
[0012]
  In the display device according to the present invention, in the above-described configuration, the predetermined logical operation performed in the unit bit string selecting unit is an exclusive OR with a bit string in which “0” and “1” are alternately repeated. It is good also as composition which is.
[0013]
  According to the above configuration, an encoded unit bit string obtained by performing an exclusive OR with a bit string in which “0” and “1” are alternately repeated is calculated with respect to the unit bit string. The data having the smaller number of change points is selected as transmission data by comparing with the unit bit string, and the maximum value of the change points of the bit string selected in this way is half the number of bits of the unit bit string. That is, since the maximum value of the number of change points of transmission data transmitted in each transmission path can be reduced by a factor of 2, unnecessary radiation can be further reduced.
[0014]
  Further, in the display device according to the present invention, in the above configuration, the drive data generation unit is input at the following timing with a parallel running bit string composed of bits input at the same timing with respect to the plurality of transmission lines. The number of change points with the parallel bit string consisting of the same bits, the polarity inversion parallel bit string obtained by reversing the polarity of the parallel bit string consisting of bits input at the same timing to the plurality of transmission lines, and the next timing The configuration may further comprise polarity inversion selection means for comparing the number of change points with the parallel bit string composed of the bits input in (1) and selecting the smaller change point as transmission data.
[0015]
  According to the above configuration, first, the number of change points between a parallel bit string composed of bits input at the same timing with respect to a plurality of transmission lines and a parallel bit string composed of bits input at the next timing is as follows. Calculated. Furthermore, a change point between a polarity-inverted parallel bit string obtained by inverting the polarity of a parallel bit string composed of bits input at the same timing for a plurality of transmission lines and a parallel bit string composed of bits input at the next timing Is calculated. Then, the polarity inversion selection means selects the transmission data having the smaller number of change points. That is, it is possible to reduce the change of each bit when the parallel running bit string is transmitted. At this time, when comparing with the polarity-reversed bit string whose polarity is reversed as described above, the maximum value of the number of change points of each bit of the transmission data can be reduced by a factor of two. Can be greatly reduced.
[0016]
  Further, in the display device according to the present invention, in the above configuration, the drive data generation unit is input at the following timing with a parallel running bit string composed of bits input at the same timing with respect to the plurality of transmission lines. Coordinated parallel processing in which a predetermined logical operation is performed on the number of change points from the parallel bit string consisting of bits and parallel bit strings consisting of bits input at the same timing to the plurality of transmission lines. Coding selection means is further provided for comparing the number of change points between the bit string and the parallel bit string composed of bits input at the next timing, and selecting the smaller change point as transmission data. It is good also as a structure.
[0017]
  According to the above configuration, first, the number of change points between a parallel bit string composed of bits input at the same timing with respect to a plurality of transmission lines and a parallel bit string composed of bits input at the next timing is as follows. Calculated. Furthermore, an encoded parallel bit string obtained by performing a predetermined logical operation on a parallel bit string consisting of bits input at the same timing for a plurality of transmission lines, and a parallel run consisting of bits input at the next timing The number of change points with the bit string is calculated. The encoding selection means selects the transmission data having the smaller number of change points. That is, since it is possible to reduce the time change of each bit when the parallel running bit string is transmitted, unnecessary radiation can be further reduced.
[0018]
  Further, in the display device according to the present invention, in the above configuration, the predetermined logical operation performed in the encoding selection unit is an exclusive OR with a bit string in which “0” and “1” are alternately repeated. It is good also as composition which is.
[0019]
  According to the above configuration, an encoded parallel bit string obtained by performing exclusive OR with a bit string in which 0 and “1” are alternately repeated is calculated with respect to the parallel bit string. The transmission data is selected, and the maximum value of the change point of each bit when the parallel bit string selected in this way is transmitted is half the number of bits of the parallel bit string. Since the maximum value of the number of changing points of each bit when a parallel bit string is transmitted can be reduced by a factor of 2, unnecessary radiation can be further reduced..
[0020]
DETAILED DESCRIPTION OF THE INVENTION
  [Embodiment 1]
  An embodiment of the present invention will be described below with reference to FIGS.
[0021]
  The liquid crystal display device (display device) 1 according to the present embodiment is connected to an external information processing device via a video board for digitizing image data, for example, and generates drive data as shown in FIG. .., Gate driving means 4, and liquid crystal display panel (display panel) 5.
[0022]
  The drive data generation unit 2 is a circuit that generates a drive signal (drive data) for operating the source drive unit 3 and the gate drive unit 4 based on the image data input from the external information processing apparatus. . The signals generated here are output to the source driving means 3 and the gate driving means 4, respectively.
[0023]
  The source driving means 3 is a circuit that applies a voltage to a source line arranged perpendicular to the liquid crystal panel in order to drive the liquid crystal display panel 5 based on a signal from the drive data generating unit 2. The source driving unit 3 supplies a voltage based on driving data to each source line.
[0024]
  The gate driving unit 4 is a circuit that applies a voltage for driving an active matrix to gate lines arranged horizontally on the liquid crystal panel in order to drive the liquid crystal display panel 5 based on a signal from the drive data generation unit 2. . The gate driving means 3 applies a voltage to the gate line to be driven.
[0025]
  The liquid crystal display panel 5 is a circuit that operates when a voltage is applied to the source line and the gate line by the source driving means 3 and the gate driving means 5, and displays an image based on the input image data.
[0026]
  The liquid crystal display panel 5 has a structure in which two glass substrates are fixed to face each other and liquid crystal is sealed in a gap therebetween. A transparent common electrode is formed on one glass substrate, a number of transparent pixel electrodes are formed in a matrix on the other glass substrate, and a circuit for individually applying a voltage to each pixel electrode is provided. Is formed.
[0027]
  The liquid crystal display panel 5 has a pixel matrix PX (i, j) (i = 1 to m, j = 1 to n) of m rows and n columns. In order to display this pixel matrix, m source lines and n gate lines orthogonal to each other are provided, and a liquid crystal element is provided at the intersection of the source lines and the gate lines. Then, by sequentially scanning n gate lines G (j) (j = 1 to n), one-screen image display is performed at regular frame periods (usually about 60 Hz to 85 Hz).
[0028]
  As shown in FIG. 1, the drive data generation unit 2 includes a source signal generation unit 6, a data compression unit (data encoding unit) 7, a buffer memory 8, a bit rate calculation unit (transmission frequency adjustment unit) 9, and a clock generation unit. 10, a modulation data generation unit 11, and a gate signal generation unit 12.
[0029]
  The source signal generation unit 6 is a circuit that generates a signal for driving a source buffer 14 (described later) and a source voltage generation unit 15 (described later) in the source driving unit 3 based on image data. The data generated by the source signal generation unit 6 is output to the data compression unit 7.
[0030]
  The data compression unit 7 is a circuit that compresses data. The compressed data generated by the data compression unit 7 is output to the buffer memory 8 and the compression status is output to the bit rate calculation unit 9.
[0031]
  The buffer memory 8 is a circuit that temporarily stores compressed data. The compressed data temporarily stored in the buffer memory 8 is output to the modulation data generation unit 11.
[0032]
  The bit rate calculation unit 9 is a circuit that calculates a necessary frequency by calculating a bit rate necessary for transmission of compressed data based on a compression state. Information on the frequency calculated by the bit rate calculation unit 9 is output to the clock generation unit 10.
[0033]
  The clock generation unit 10 is a circuit that generates a clock for transmitting compressed data based on frequency information. The clock generated by the clock generation unit 10 is output to the modulation data generation unit 11.
[0034]
  The modulation data generation unit 11 is a circuit that generates data to be transmitted to the source driving unit 3. The modulation data generation unit 11 outputs the data read from the buffer memory to the source driving unit 3 in synchronization with the clock generated by the clock generation unit 14.
[0035]
  The gate signal generation unit 12 is a circuit that generates a control signal for controlling the gate driving unit 4 based on display data. The control signal and clock generated by the gate signal generation unit 12 are output to the gate driving means 4.
[0036]
  As shown in FIG. 3, the source driving unit 3 includes a data decompression (decoding unit), a source buffer 14, and a source voltage generation unit 15.
[0037]
  The data decompression unit 13 is a circuit that decompresses the data compressed in the drive data generation unit 2 and converts it into voltage value information and a control signal applied to each source line. Information on the voltage value generated in the data decompression unit 13 is output to the source buffer 14.
[0038]
  The source buffer 14 is a circuit that stores data for one line and outputs the data to the source voltage generation unit 15 based on a control signal. The source voltage generation unit 15 is a circuit that generates a voltage to be applied to the source line in the liquid crystal display panel 5. The voltage generated by the source voltage generator 15 is applied to each source line for driving the liquid crystal.
[0039]
  The liquid crystal display device 1 of the present embodiment is configured as described above, thereby reducing the amount of transmission data between the drive data generation unit 2 and the source drive means 3. Thereby, reduction of the number of data transmission lines, reduction of unnecessary radiation due to lowering of the transmission frequency, and diffusion of unnecessary radiation peaks due to frequency change are realized, and unnecessary radiation is reduced. Hereinafter, the display operation of the liquid crystal display device 1 will be described more specifically.
[0040]
  As a specific example of the first embodiment, a liquid crystal display device having an 8-bit UXGA frame frequency of 75 Hz is considered. Based on the VESA (The Video Electronics Standards Association) standard, this liquid crystal display device has the following specifications:
Number of gradation bits 8 bits for each color
Number of horizontal pixels 1600 pixels
Number of vertical pixels 1200 pixels
Pixel clock 202.5MHz
Horizontal frequency 93.750 kHz (2160 pixels)
Vertical frequency 75.000Hz (1250 lines)
It becomes.
[0041]
  The display operation in the liquid crystal display device 1 of the present embodiment is performed in the following sequence. First, image data is input to the liquid crystal display device 1. This image data is first input to the drive data generation unit 2.
[0042]
  In the drive data generation unit 2, the input image data is first input to the source signal generation unit 6. The source signal generator 6 controls the source buffer 14 and the source voltage generator 15 in the source driver 3 based on the input image data, and a start pulse SSP indicating the start of scanning of one line of data, and The output voltage is converted into a control signal of a latch pulse LS indicating timing for switching to a voltage value recorded in the source buffer and data of each pixel.
[0043]
  In the case of an 8-bit color liquid crystal display device, data output from the source signal generation unit 6 is SSP (1 bit), LS (1 bit), R0 to R7 (red data, 8 bits), G0 to G7 ( The driving data is composed of a total of 26 bits, ie, green data (8 bits) and B0 to B7 (blue data, 8 bits). A diagram for one line of this drive data is shown in FIG. In the figure, the reason why there is a gap between the end timing of the data of R0 to R7, G0 to G7, and B0 to B7 and the pulse timing of LS is that there is a delay of internal processing in the source driving means 3. is there. The reason why the pulse width of LS is large is that the processing time for switching data in the source voltage generation unit 15 is taken into consideration. In this embodiment, the interval between the data end timing and the LS pulse timing is 6 clocks, and the LS width is 3 clocks. The data thus converted is output to the data compression unit 7.
[0044]
  In the data compression unit 7, processing is performed with one line of data from the start pulse SSP to the latch pulse LS as one unit. In this embodiment, 26-bit data is 1600 clocks (1600 pixels) +1 clock (SSP width) +6 clocks (data-LS interval) +3 clocks (LS width) = 1610 clocks as a unit, and a total of 41860 bits of data. Will be processed. The data compression unit 7 compresses the data for one line.
[0045]
  Examples of the compression method include a one-dimensional compression method, a Huffman coding method, and an Alice metric coding method. Any compression method may be employed, and a method combining these compression methods may be employed. Also good. In the present embodiment, a case where the Huffman encoding method is used and data for one clock is encoded will be described below.
[0046]
  The Huffman coding method is a method of coding based on the presence rate of each code. First, the code with the fixed occurrence rate is the code when the SPP is “1” and the code when the LS is “1”, and the occurrence rate of the code with the SPP “1” is 1610 minutes. 1 and the rate of occurrence of codes with LS of “1” is 3/1616. In addition, since all data is “0” in 6 clocks from the end of data to LS, this code is generated with a probability of at least 6/16/16. From the above, the data amount that becomes the smallest after compression is a solid black screen composed of codes in which the data of R0 to R7, G0 to G7, and B0 to B7 are all “0”. At this time, the presence rate and code length of each code are as shown in Table 1 below. In this case, the amount of data after compression is 1614 bits.
[0047]
[Table 1]

[0048]
  Further, the data amount after compression is the largest on the screen in which the occurrence probabilities of “0” and “1” of the data of R0 to R7, G0 to G7, and B0 to B7 are nearly equal. At this time, the presence rate and code length of each code are as shown in Table 2 below. In Table 2, X means 0 or 1. In this case, the amount of data after compression is 38510 bits.
[0049]
[Table 2]

[0050]
  As described above, the compressed data is 1614 to 38510 bits. The compressed data is stored in the buffer memory 8. Then, the information on the data amount after compression is output to the bit rate calculation unit 9.
[0051]
  The bit rate calculation unit 9 calculates the time between start pulses based on the control signal, and calculates the horizontal frequency of one line. Then, the clock frequency is calculated from the amount of compressed data sent from the data compressor 7 and the number of signal lines between the drive data generator 2 and the source driver 3.
[0052]
  The clock frequency is obtained by an operation of clock frequency = (horizontal frequency) × (data amount of compressed data (Bit)) / (number of signal lines). In the case of this embodiment, if the period of one line is 93.750 kHz and the number of signal lines is 20, the data amount is 1614 to 38510 bits, so the clock frequency is between 7.566 MHz to 180.516 MHz. Will take the value. The clock frequency obtained in this way is transmitted to the clock generation unit 10.
[0053]
  The clock generation unit 10 generates a clock in accordance with the clock frequency transmitted from the bit rate calculation unit 14. At this time, the clock is modulated in order to reduce EMI. However, the number of clocks for one line is not reduced as a result of the modulation. Then, the generated clock is output to the modulation data generation unit 11.
[0054]
  The modulation data generation unit 11 reads the compressed data stored in the buffer memory 8 using the clock generated by the clock generation unit 10. At this time, the write clock and the read clock of the buffer memory 8 are different. Therefore, the buffer memory 8 needs to be configured so that writing and reading can be performed with different clocks. Then, the modulation data generation unit 11 outputs the clock generated by the clock generation unit 10 and the compressed data synchronized therewith to the source driving unit 3.
[0055]
  The source drive unit 3 receives the compressed data sent from the drive data generation unit 2. First, the data decompression unit 13 decodes and decompresses the input compressed data by performing the reverse procedure of the encoding performed in the data compression unit. As a result, the compressed data is returned to SSP, LS, R0 to R7, G0 to G7, and B0 to B7. These data are output toward the source buffer 14.
[0056]
  Based on the start pulse SSP, the source buffer 14 stores information on the voltage applied to each source line for each source line. The stored data and the latch pulse are output to the source voltage generation unit 15 at the timing of the latch pulse LS input after storing the data for one line.
[0057]
  The source voltage generator 15 generates a voltage to be supplied to each source line based on the information sent from the source buffer 14 and supplies it to each source line of the liquid crystal display panel 5. Further, it has a function of maintaining the potential until the next latch pulse LS is sent from the source buffer.
[0058]
  On the other hand, the gate signal generation unit 12 in the drive data generation unit 2 generates a control signal for driving the gate drive unit 4 in synchronization with the output timing of LS from the source voltage generation unit 15, and Output. This control signal is a signal that allows the gate drive means 4 to drive the gate line of the line displayed by the output of the source line after switching based on the synchronization signal of the image data.
[0059]
  The gate drive unit 4 applies a voltage to the gate line of the liquid crystal display panel 5 based on the control signal sent from the drive data generation unit 2. Thereby, one line is displayed.
[0060]
  Through the processing as described above, one line can be displayed, and this can be repeated for all horizontal lines on the screen to display the entire screen. The reason why the data is compressed and expanded for each line is to make the screen brightness uniform. This is because the time of one line = the charging time of the liquid crystal, and if the charging time is different, the potential charged in the liquid crystal changes and the luminance changes, so the luminance uniformity of the screen is impaired.
[0061]
  However, processing relating to data compression / decompression is not necessarily performed for each line (horizontal line), and may be performed for each predetermined data block as described below.
[0062]
  For example, when the data in one horizontal line is excessive, it is more efficient to perform processing by dividing the data into a plurality of data blocks in one horizontal line. This is because if the amount of data to be processed increases, the delay time for processing also increases, so that it is necessary to increase the scale of hardware for processing.
[0063]
  In addition, when data in one horizontal line is insufficient, it is more efficient to process data included in a plurality of horizontal lines as one data block. This is because when the number of data contained in one data block is too small, the change in the compression rate becomes small and the efficiency becomes poor.
[0064]
  In the case of a large liquid crystal module, the left half and the right half may be processed independently, or the odd and even data may be processed independently by placing substrates on the top and bottom. . As described above, when one horizontal line is divided in hardware, the processing must be divided into data blocks corresponding to the respective horizontal lines.
[0065]
  When data transmission is performed after performing data compression by such a sequence, it is possible to reduce the amount of data transferred in the path from the drive data generation unit 2 to the source drive means 3. In this embodiment, the transmission frequency is slowed from 202.5 MHz to 7.566 MHz to 180.516 MHz, and the number of transmission lines is reduced from 26 to 20. Therefore, unnecessary radiation can be reduced accordingly. If the transmission frequency is assumed to be 94.041 MHz, which is an average value, in the calculation, the power is proportional to the square of the frequency, so it is reduced by about 6.7 dB, and the transmission line is reduced by about 1.1 dB. To do. Further, since the drive frequency is spread by the difference in the amount of transfer information between each line, the peak of the unnecessary radiation amount is reduced at a frequency that is a constant multiple of the transmission frequency. In addition, since the wiring area can be reduced, driving components such as a substrate can be reduced in size.
[0066]
  [Embodiment 2]
  The following will describe another embodiment of the present invention with reference to FIGS. In addition, the same code | symbol is attached | subjected to the structure which has the function similar to the structure demonstrated in above-mentioned Embodiment 1, and the description is abbreviate | omitted.
[0067]
  The liquid crystal display device (display device) 1 according to the present embodiment is connected to an external information processing apparatus via a video board for digitizing image data, for example, as in the first embodiment. As shown, the drive data generation unit 16, source drive means 17,..., Gate drive means 4, and a liquid crystal display panel (display panel) 5 are provided. That is, the liquid crystal display device 1 according to the present embodiment has the same configuration as that shown in FIG. 2 in the first embodiment, except that the internal configuration of the drive data generation unit and the source drive means is different. It is a different point.
[0068]
  As shown in FIG. 6, the drive data generation unit 16 includes a source signal generation unit 18, an EXOR conversion unit (unit bit string selection unit) 19, a polarity conversion unit (polarity inversion selection unit) 20, and a gate signal generation unit 21. It has a configuration.
[0069]
  The source signal generation unit 18 is a circuit that creates a control signal for operating the source driving unit 17 from image data. The control signal created by the source signal generator 18 is output to the EXOR converter 19.
[0070]
  For each signal line, the EXOR conversion unit 19 compares the number of signal changes between the case where the control signal is transmitted as it is and the case where the exclusive OR of the signal and the matrix (010101010101...) Is taken. Circuit. Then, as a result of the comparison, the EXOR converter 19 outputs the signal having the smaller change point and the selection information to the polarity converter 20.
[0071]
  The polarity conversion unit 20 is a circuit that monitors all signal lines used for transmission and compares the case where the signal is transmitted as it is with each clock and the case where the polarity of the signal is inverted. The signal that has been determined by the polarity converter 20 that the number of change points is small and the selection information thereof are output to the source driving means 17.
[0072]
  The gate signal generation unit 21 is a circuit that generates a control signal for controlling the gate driving unit 4 based on display data. The gate signal generating unit 21 outputs a control signal and a clock to the gate driving unit 4.
[0073]
  As illustrated in FIG. 7, the source driving unit 17 includes a polarity decoding unit 22, an EXOR decoding unit 23, a source buffer 24, and a source voltage generation unit 25.
[0074]
  The polarity decoding unit 22 is a circuit that decodes the data sent from the drive data generation unit 16 based on the polarity information included in the data. The data decoded by the polarity decoding unit 22 is output to the EXOR decoding unit 23.
[0075]
  The EXOR decoder 23 is a circuit that performs decoding based on exclusive OR information included in the data of the polarity decoder 22. The data decoded by the EXOR decoding unit 23 is output to the source buffer 24.
[0076]
  The source buffer 24 is a circuit that temporarily stores data for one line sent from the EXOR decoding unit 23. The source buffer 24 outputs data to the source voltage generation unit 25 based on the control signal.
[0077]
  The source voltage generation unit 25 is a circuit that generates a voltage to be applied to the source line of the liquid crystal display panel 5 for driving the liquid crystal.
[0078]
  The liquid crystal display device 1 according to the present embodiment is configured as described above, so that the change points in the transmission data between the drive data generation unit 16 and the source drive means 17 can be reduced. . Thereby, the voltage change used as the generation source of unnecessary radiation can be reduced, and unnecessary radiation can be reduced. Hereinafter, the display operation of the present liquid crystal display device will be described more specifically.
[0079]
  As a specific example of this embodiment, a liquid crystal display device having an 8-bit UXGA frame frequency of 75 Hz is considered. Based on the VESA standard, this liquid crystal display device has the following specifications:
Number of gradation bits 8 bits for each color
Number of horizontal pixels 1600 pixels
Number of vertical pixels 1200 pixels
Pixel clock 202.5MHz
Horizontal frequency 93.750 kHz (2160 pixels)
Vertical frequency 75.000Hz (1250 lines)
It becomes.
[0080]
  The display operation in the liquid crystal display device 1 of the present embodiment is performed in the following sequence. First, image data is input to the liquid crystal display device 1. The image data is first input to the drive data generation unit 16.
[0081]
  In the drive data generation unit 16, the input image data is first input to the source signal generation unit 18. The source signal generator 18 controls the source buffer 24 and the source voltage generator 25 in the source driver 17 based on the input image data, and a start pulse SSP indicating the start of scanning of one line of data, and The output voltage is converted into a control signal of a latch pulse LS indicating timing for switching to a voltage value recorded in the source buffer 24 and data of each pixel.
[0082]
  In the case of an 8-bit color liquid crystal display device, the data output from the source signal generator 18 is SSP (1 bit), LS (1 bit), R0 to R7 (red data, 8 bits), G0 to G7 ( The driving data is composed of a total of 26 bits, ie, green data (8 bits) and B0 to B7 (blue data, 8 bits). The data thus converted is output to the EXOR converter 19.
[0083]
  The EXOR conversion unit 19 processes each of the signal lines R0 to R7, G0 to G7, and B0 to B7 representing the information of each pixel among the transmission signals between the drive data generation unit 16 and the source drive unit 17. I do.
[0084]
  First, the number of data bit changes (the number of times of change from 0 → 1 or 1 → 0) in a specific section of one signal line (for example, one line, one source driving means, etc.) is counted. Next, for each bit of the same data, an exclusive OR is calculated with data in which 0 and 1 are alternately arranged, such as “0101010101...”. Then, the number of bit changes in the calculation result is counted, and the number of bit changes is compared.
[0085]
  For example, a data sequence “1001011000010100001001100” is assumed. The change point of this data is 13. When the exclusive OR of this data sequence and “0101010101010101010101010” is calculated, it becomes “1100001101000001011100110”, and the change point at this time is 11. As a result, since the number of change points is smaller when exclusive OR is calculated, the exclusive OR is selected.
[0086]
  The maximum value of the change points of the number sequence selected by this calculation is half the number of data. When the number of pixels per line is 1600, a maximum of 1600 change points are generated in normal transmission, whereas according to the above method, only a maximum of 800 change points are generated. Then, the data with the smaller number of changes selected in this way and the conversion information thereof are output to the polarity converter 20.
[0087]
  In the above description, the data of a specific section of one signal line, that is, a unit bit string is subjected to exclusive OR with a bit string in which 0 and 1 are alternately arranged, such as “0101010101. It is the structure which calculates a unitization bit string. Here, instead of the bit string “0101010101...” As described above, a bit string “1010101010...” May be used.
[0088]
  Further, the unit bit string is subjected to exclusive OR with an arbitrary bit string having the same number of 0s and 1s to calculate an encoded unit bit string, and the transmission data having the smallest number of changes is transmitted. You may make it select as. In this case, the number of changes can be further reduced.
[0089]
  Note that a comparator or the like can be used as means for comparing the number of changes.
[0090]
  The polarity conversion unit 20 uses signals R0 to R7, G0 to G7, and B0 to B7 representing information of each pixel among the transmission signals between the drive data generation unit 16 and the source drive unit 17 at each clock. Count the number of bit changes. When the polarity is reversed, (number of data bits) − (number of bit changes) is the number of changes.
[0091]
  For example, the nth pixel signal of a certain line is (R0 to R7, G0 to G7, B0 to B7) = (100101100001010000100110), and the output of the n−1th pixel signal is (R0 to R7, G0 to G7, If B0 to B7) = (001011000010100001001101), there are 14 change points. When the polarity of the nth signal is inverted, (RO to R7, GO to G7, BO to B7) = (0110100111101011111011001). At this time, there are ten change points. As a result, it is selected to reverse the polarity.
[0092]
  The maximum value of the change point in this calculation is half the number of bits of the pixel signal. That is, in the normal transmission, 24 change points are generated for a 24-bit signal, whereas according to the above method, only 12 change points are generated at the maximum. Then, the signal with the smaller change point and the polarity inversion information are output to the source driving means 17.
[0093]
  The source driving means 17 receives the data sent from the driving data generating unit 16. First, the polarity decoding unit 22 extracts information on polarity inversion from the data sent from the drive data generation unit 16, and restores the portion where polarity inversion is applied based on the information. Then, the data restored in the polarity decoding unit 22 is output to the EXOR decoding unit 23.
[0094]
  The EXOR decoding unit 23 extracts exclusive OR information from the input data, and encodes “0101010101...” To the signal line data to which the exclusive OR is applied based on the extracted information. An exclusive OR with the same data as that used is calculated and returned to the information of SSP, LS, R0 to R7, G0 to G7, B0 to B7. The returned data is output to the source buffer 24.
[0095]
  Based on the start pulse SSP, the source buffer 24 stores information on the voltage applied to each source line for each source line. Then, the stored data and the latch pulse are output to the source voltage generation unit 25 at the timing of the latch pulse LS input after storing the data for one line.
[0096]
  The source voltage generator 25 generates a voltage to be supplied to each source line based on the information sent from the source buffer 24 and supplies it to the source line of the liquid crystal display panel 5. Further, it has a function of maintaining the potential until the next latch pulse LS is sent from the source buffer 24.
[0097]
  On the other hand, the gate signal generation unit 21 in the drive data generation unit 16 generates a control signal for driving the gate drive unit 4 in synchronization with the output timing of the LS from the source voltage generation unit 25, to the gate drive unit 4. Output. This control signal is a signal that allows the gate drive means 4 to drive the gate line of the line displayed by the output of the source line after switching based on the synchronization signal of the image data.
[0098]
  The gate drive unit 4 applies a voltage to the gate line of the liquid crystal display panel 5 based on the control signal sent from the drive data generation unit 16. Thereby, one line is displayed.
[0099]
  Through the processing as described above, one line can be displayed, and the entire screen can be displayed by repeating this for all horizontal lines on the screen. When transmission is performed in such a sequence, it is possible to reduce the number of transmission data change points in the path from the drive data generation unit 16 to the source drive means 17. In the present embodiment, the maximum change point can be reduced to ½ by the processing by the EXOR conversion unit 19 and the maximum change point can be further reduced to ½ by the processing by the polarity conversion unit 20. It becomes 1 / minute. When the maximum number of change points becomes a quarter, the maximum amount of unnecessary radiation decreases by about 6 dB.
[0100]
  [Embodiment 3]
  The following will describe another embodiment of the present invention with reference to FIGS. In addition, the same code | symbol is attached | subjected to the structure which has the function similar to the structure demonstrated in each above-mentioned embodiment, and the description is abbreviate | omitted.
[0101]
  The liquid crystal display device (display device) 1 according to the present embodiment is connected to an external information processing device via a video board for digitizing image data, for example, as in the first and second embodiments. As shown in FIG. 8, the drive data generation unit 26, source drive means 27..., Gate drive means 4..., And a liquid crystal display panel (display panel) 5 are provided. That is, the liquid crystal display device 1 according to the present embodiment has the same configuration as the configuration shown in FIG. 2 in the first embodiment and the configuration shown in FIG. 5 in the second embodiment. These are the differences in the internal configuration of the drive data generation unit and the source drive means.
[0102]
  As shown in FIG. 8, the drive data generation unit 26 includes a source signal generation unit 28, an EXOR1 conversion unit (unit bit string selection unit) 29, an EXOR2 conversion unit (encoding selection unit) 30, and a gate signal generation unit 31. It has a configuration.
[0103]
  The source signal generation unit 28 is a circuit that creates a control signal for operating the source driving unit 27 from image data. The control signal created by the source signal generation unit 28 is output to the EXOR1 conversion unit 29.
[0104]
  The EXOR1 conversion unit 29 is a circuit that compares the number of signal changes for each signal line when the control signal is transmitted as it is and when the exclusive OR of the signal and the matrix (010101010101...) Is taken. It is. Then, the EXOR1 conversion unit 29 outputs the signal having the smaller change point and the selection information to the EXOR2 conversion unit 30 as a result of the comparison.
[0105]
  The EXOR2 conversion unit 30 monitors all the signal lines used for transmission, and at each clock, the EXOR2 reference signal (1/2 is “0” and the remaining half is “1”) with respect to the signal. This is a circuit that compares the case where the exclusive OR is calculated with the case where the exclusive OR is calculated for a signal obtained by inverting the polarity of the EXOR2 reference signal with respect to the signal. Then, the EXOR2 conversion unit 30 outputs the signal having the smaller change point and the selection information to the source driving unit 27 as a result of the comparison. Note that the EXOR1 conversion unit 29 and the EXOR2 conversion unit 30 do not have to be EXOR circuits as long as they can extract change points, and can be realized by, for example, a comparator.
[0106]
  The gate signal generation unit 31 is a circuit that generates a control signal for controlling the gate driving unit 4 based on the display data. The gate signal generation unit 31 outputs a control signal and a clock to the gate driving unit 4.
[0107]
  As shown in FIG. 10, the source driving unit 27 includes an EXOR2 decoding unit 32, an EXOR1 decoding unit 33, a source buffer 34, and a source voltage generation unit 35.
[0108]
  The EXOR2 decoding unit 32 is a circuit that performs decoding on the data sent from the drive data generation unit 26 based on the exclusive OR information added by the EXOR2 conversion unit 30 included in the data. . The data decoded by the EXOR2 decoding unit 32 is output to the EXOR1 decoding unit 33.
[0109]
  The EXOR1 decoding unit 33 is a circuit that performs decoding based on the exclusive OR information added in the EXOR1 conversion unit 29 included in the data input from the EXOR2 decoding unit 32. The data decoded by the EXOR1 decoding unit 33 is output to the source buffer 34.
[0110]
  The source buffer 34 is a circuit that temporarily stores data for one line sent from the EXOR1 decoding unit 33. The source buffer 34 outputs data to the source voltage generation unit 35 based on the control signal.
[0111]
  The source voltage generator 35 is a circuit that generates a voltage to be applied to the source line of the liquid crystal display panel 5 for driving the liquid crystal.
[0112]
  The liquid crystal display device 1 of the present embodiment is configured as described above, so that it is possible to reduce the change points in the transmission data between the drive data generation unit 26 and the source drive means 27. . Thereby, the voltage change used as the generation source of unnecessary radiation can be reduced, and unnecessary radiation can be reduced. Hereinafter, the display operation of the present liquid crystal display device will be described more specifically.
[0113]
  As a specific example of this embodiment, a liquid crystal display device having an 8-bit UXGA frame frequency of 75 Hz is considered. Based on the VESA standard, this liquid crystal display device has the following specifications:
Number of gradation bits 8 bits for each color
Number of horizontal pixels 1600 pixels
Number of vertical pixels 1200 pixels
Pixel clock 202.5MHz
Horizontal frequency 93.750 kHz (2160 pixels)
Vertical frequency 75.000Hz (1250 lines)
It becomes.
[0114]
  The display operation in the liquid crystal display device 1 of the present embodiment is performed in the following sequence. First, image data is input to the liquid crystal display device 1. This image data is first input to the drive data generation unit 26.
[0115]
  In the drive data generation unit 26, the input image data is first input to the source signal generation unit 28. The source signal generation unit 28 controls the source buffer 34 and the source voltage generation unit 35 in the source driving unit 27 based on the input image data, and a start pulse SSP indicating the start of scanning one line of data, and The output voltage is converted into the control signal of the latch pulse LS indicating the timing for switching to the voltage value recorded in the source buffer 34 and the data of each pixel.
[0116]
  In the case of an 8-bit color liquid crystal display device, the data output from the source signal generator 28 is SSP (1 bit), LS (1 bit), R0 to R7 (red data, 8 bits), G0 to G7 ( The driving data is composed of a total of 26 bits, ie, green data (8 bits) and B0 to B7 (blue data, 8 bits). The data thus converted is output to the EXOR1 conversion unit 29.
[0117]
  The EXOR1 conversion unit 29 processes each of the signal lines R0 to R7, G0 to G7, and B0 to B7 representing the information of each pixel among the transmission signals between the drive data generation unit 26 and the source drive unit 27. I do.
[0118]
  First, the number of data bit changes (the number of times of change from 0 → 1 or 1 → 0) in a specific section of one signal line (for example, one line, one source driving means, etc.) is counted. Next, for each bit of the same data, an exclusive OR is calculated with data in which 0 and 1 are alternately arranged, such as “0101010101...”. Then, the number of bit changes in the calculation result is counted, and the number of bit changes is compared.
[0119]
  For example, a data sequence “1001011000010100001001100” is assumed. The change point of this data is 13. When the exclusive OR of this data sequence and “0101010101010101010101010” is calculated, “11100001001000001011100110” is obtained, and the change point at this time is 11. As a result, since the number of change points is smaller when exclusive OR is calculated, the exclusive OR is selected.
[0120]
  The maximum value of the change points of the number sequence selected by this calculation is half the number of data. When the number of pixels per line is 1600, a maximum of 1600 change points are generated in normal transmission, whereas according to the above method, only a maximum of 800 change points are generated. Then, the data with the smaller number of changes selected in this way and the conversion information thereof are output to the EXOR2 conversion unit 30.
[0121]
  In the above description, the data of a specific section of one signal line, that is, a unit bit string is subjected to exclusive OR with a bit string in which 0 and 1 are alternately arranged, such as “0101010101. It is the structure which calculates a unitization bit string. Here, instead of the bit string “0101010101...” As described above, a bit string “1010101010...” May be used.
[0122]
  Further, the unit bit string is subjected to exclusive OR with an arbitrary bit string having the same number of 0s and 1s to calculate an encoded unit bit string, and the transmission data having the smallest number of changes is transmitted. You may make it select as. In this case, the number of changes can be further reduced.
[0123]
  Note that a comparator or the like can be used as means for comparing the number of changes.
[0124]
  The EXOR2 conversion unit 30 includes signals R0 to R7, G0 to G7, B0 to B7, and EXOR2 reference signals representing information of each pixel among transmission signals between the drive data generation unit 26 and the source drive means 27. The number of bit changes at each clock between the calculation result of the exclusive OR of the signal and the calculation result of the exclusive OR of the signal and the signal obtained by inverting the polarity of the EXOR2 reference signal is counted, and the number of bit changes is compared. I do.
[0125]
  For example, the reference signals are (R0 to R7, G0 to G7, B0 to B7) = (010101010101010101010101101), and the nth pixel signal of a certain line is (R0 to R7, G0 to G7, B0 to B7) = (1001011000010100001001110). ) And the output of the (n−1) th pixel signal is (R0 to R7, G0 to G7, B0 to B7) = (001011000010100001001101). The calculation result of the exclusive OR with the EXOR2 reference signal is (110000110100000101110011), and there are 16 change points. The calculation result of the exclusive OR with the signal obtained by inverting the polarity of the EXOR2 reference signal is (001111001011111010001100), and there are 8 change points. As a result, the exclusive OR with the signal obtained by inverting the polarity of the EXOR2 reference signal with few change points is selected.
[0126]
  The maximum value of the change point in this calculation is half the number of bits of the pixel signal. That is, in the normal transmission, 24 change points are generated for a 24-bit signal, whereas according to the above method, only 12 change points are generated at the maximum. Then, the signal with the smaller change point and the polarity inversion information are output to the source driving means 27.
[0127]
  In the above description, 0 and 1 such as “0101010101...” Are obtained for the n-th pixel signal of a certain line, that is, a parallel bit string composed of bits input at the same timing to a plurality of transmission paths. The encoded parallel running bit string is calculated by performing exclusive OR with the alternately arranged bit strings. Here, instead of the bit string “0101010101...” As described above, a bit string “1010101010...” May be used.
[0128]
  In addition, the parallel parallel bit string is subjected to exclusive OR with an arbitrary bit string having the same number of 0s and 1s to calculate the encoded parallel bit string, and the one with the smallest number of changes is calculated. You may make it select as transmission data. In this case, the number of changes can be further reduced.
[0129]
  Note that a comparator or the like can be used as means for comparing the number of changes.
[0130]
  The source driving unit 27 receives the data sent from the driving data generating unit 26. First, the EXOR2 decoding unit 32 extracts the exclusive OR information added by the EXOR2 conversion unit 30 from the data sent from the drive data generation unit 26, and uses the portion to which the exclusive OR information is applied. Return to. Then, the restored data is output to the EXOR1 decoding unit 33.
[0131]
  The EXOR1 decoding unit 33 extracts the exclusive OR information added by the EXOR1 conversion unit 29 from the input data. Then, based on the information, the exclusive OR of “0101010101...” And the same data used for encoding is calculated for the signal line data to which the exclusive OR is applied, and SSP, The information is returned to LS, R0 to R7, G0 to G7, and B0 to B7. The returned data is output to the source buffer 34.
[0132]
  Based on the start pulse SSP, the source buffer 34 stores information on the voltage applied to each source line for each source line. Then, the stored data and the latch pulse are output to the source voltage generation unit 35 at the timing of the latch pulse LS input after storing the data for one line.
[0133]
  The source voltage generator 35 generates a voltage to be supplied to each source line based on the information sent from the source buffer 34 and supplies it to the source line of the liquid crystal display panel 5. Further, it has a function of maintaining the potential until the next latch pulse LS is sent from the source buffer 34.
[0134]
  On the other hand, the gate signal generation unit 31 in the drive data generation unit 26 generates a control signal for driving the gate drive unit 4 in synchronization with the output timing of LS from the source voltage generation unit 35, and Output. This control signal is a signal that allows the gate drive means 4 to drive the gate line of the line displayed by the output of the source line after switching based on the synchronization signal of the image data.
[0135]
  The gate drive unit 4 applies a voltage to the gate line of the liquid crystal display panel 5 based on the control signal sent from the drive data generation unit 26. As a result, the first line is displayed.
[0136]
  Through the processing as described above, one line can be displayed, and the entire screen can be displayed by repeating this for all horizontal lines on the screen. When transmission is performed in such a sequence, it is possible to reduce the number of transmission data change points in the path from the drive data generation unit 26 to the source drive means 27. In the present embodiment, the maximum change point can be reduced to ½ by the processing by the EXOR1 conversion unit 29, and the maximum change point can be further reduced to ½ by the processing by the EXOR2 conversion unit 30, so that the maximum change point is 4. It becomes 1 / minute. When the maximum number of change points becomes a quarter, the maximum amount of unnecessary radiation decreases by about 6 dB.
[0137]
  [Embodiment 4]
  The following will describe another embodiment of the present invention with reference to FIGS. In addition, the same code | symbol is attached | subjected to the structure which has the function similar to the structure demonstrated in each above-mentioned embodiment, and the description is abbreviate | omitted.
[0138]
  The liquid crystal display device (display device) 1 according to the present embodiment is connected to an external information processing device via a video board for digitizing image data, for example, as in the above-described embodiments. As shown in FIG. 11, a drive data generation unit 36, source drive means 37, gate drive means 4, and a liquid crystal display panel (display panel) 5 are provided. That is, the liquid crystal display device 1 according to the present embodiment has the same configuration as that shown in FIG. 2 in the first embodiment. The difference is the internal configuration of the drive data generation unit and the source drive means. Is a different point.
[0139]
  As shown in FIG. 12, the drive data generation unit 36 includes a source signal generation unit 38, an LUT encoding unit (data conversion means) 39, and a gate signal generation unit 40.
[0140]
  The source signal generation unit 38 is a circuit that creates a control signal for operating the source driving unit 37 from image data. The control signal created by the source signal generator 38 is output to the LUT encoder 39.
[0141]
  The LUT encoding unit 39 is a circuit that performs encoding using an LUT (look-up table). The encoded data generated in the LUT encoding unit 39 is output to the source driving unit 37.
[0142]
  The gate signal generation unit 40 is a circuit that generates a control signal for controlling the gate driving unit 4 based on display data. The gate signal generation unit 31 outputs a control signal and a clock to the gate driving unit 4.
[0143]
  As shown in FIG. 13, the source driving unit 37 includes a LUT decoding unit 41, a source buffer 42, and a source voltage generation unit 43.
[0144]
  The LUT decoder 41 is a circuit that decodes the data sent from the drive data generator 36 by referring to the LUT. The data decoded by the LUT decoding unit 41 is output to the source buffer 42.
[0145]
  The source buffer 42 is a circuit that temporarily stores data for one line sent from the LUT decoding unit 41. The source buffer 42 outputs data to the source voltage generation unit 43 based on the control signal.
[0146]
  The source voltage generation unit 43 is a circuit that generates a voltage to be applied to the source line of the liquid crystal display panel 5 for driving the liquid crystal.
[0147]
  The liquid crystal display device 1 of the present embodiment is configured as described above, so that unnecessary radiation can be reduced by reducing the number of data transmission lines and lowering the transmission frequency. Hereinafter, the display operation of the present liquid crystal display device will be described more specifically.
[0148]
  The display operation in the liquid crystal display device 1 of the present embodiment is performed in the following sequence. First, image data is input to the liquid crystal display device 1. This image data is first input to the drive data generation unit 36.
[0149]
  In the drive data generation unit 36, the input image data is first input to the source signal generation unit 38. The source signal generator 38 controls the source buffer 42 and the source voltage generator 43 in the source driver 37 based on the input image data, and a start pulse SSP indicating the start of scanning one line of data, and The output voltage is converted into a control signal of a latch pulse LS indicating timing for switching to a voltage value recorded in the source buffer 42 and data of each pixel.
[0150]
  In the case of an 8-bit color liquid crystal display device, data output from the source signal generation unit 38 is SSP (1 bit), LS (1 bit), R0 to R7 (red data, 8 bits), G0 to G7 ( The driving data is composed of a total of 26 bits, ie, green data (8 bits) and B0 to B7 (blue data, 8 bits). The converted data is output to the LUT encoding unit 39.
[0151]
  The LUT encoding unit 39 converts the display data of each pixel included in the data using an LUT created in advance. The LUT used here is a table that converts the color that the image data is intended to display into the closest color that can be expressed by the liquid crystal display panel 5. By performing conversion using such an LUT, unused color data is deleted and information is compressed. This will be described in detail below.
[0152]
  The display conditions of the input image data and the display conditions of the liquid crystal display panel 5 are different in terms of gradation curve, contrast and the like. Therefore, in order to express the image data faithfully, it is preferable to perform the conversion using the LUT as described above on the image data.
[0153]
  Also, by performing such conversion, the colors of a plurality of input image data are assigned to the colors of one liquid crystal display device, so that the amount of information is reduced. More specifically, for example, (R, G, B) = (0, 0, 0), (1, 0, 0), (0, 1, 0), (0, 0, 1) in the input image data. ) Is converted into (R, G, B) = (0, 0, 0) in the liquid crystal display device, the code is reduced by three, so the amount of information is reduced. Will be. As described above, the amount of information decreases, so that the frequency of the transmission path and the transmission signal line can be reduced.
[0154]
  Then, the data thus converted is output to the source driving means 37. Here, the image data is created on the assumption that it is displayed on a cathode ray tube display. Therefore, the data is based on the premise that the gradation curve is expressed by a curve called γ = 2.2. If the monitor can display 256 gradations, the brightness Vx of the gradation x is represented by Vx = (x / 255) ^ 2.2 × (white brightness).
[0155]
  However, even if the liquid crystal display device has good performance, the black luminance is only about 1/500 of the white luminance, so it is difficult to express tens of gradations close to black. When the black luminance is 1/500 of the white luminance, V0 to V15 are included in this region in gray gradation. Therefore, when these gradations are displayed on the liquid crystal display device, the black luminance in the liquid crystal display device is in the closest display state, and therefore all the gradation data is assigned to the black code in the liquid crystal display device. . In other words, colors that can be expressed by the same number of liquid crystal display devices are not used.
[0156]
  Further, since the chromaticity of the liquid crystal display device is shifted due to a change in gradation, it is necessary to correct the shift. If such a correction is performed, a plurality of color data is also expressed in the same color in the liquid crystal display device, and thus a code that is not used is generated.
[0157]
  The source driving unit 37 receives the data sent from the driving data generation unit 36. First, the LUT decoding unit 41 adds the data deleted by the LUT encoding unit to the data sent from the drive data generation unit 36, and makes the color data of the liquid crystal display panel 5 closest to the input image data. return. Then, the returned data is converted into information of voltage and control signal applied to each source line of the liquid crystal display panel 5. This information is output to the source buffer 42.
[0158]
  Based on the start pulse SSP, the source buffer 42 stores information on the voltage applied to each source line for each source line. Control for changing the stored data and the voltage applied to the source line to the voltage value stored at that time at the timing of the latch pulse LS input after the data for one line is accumulated. The signal is output to the source voltage generation unit 43.
[0159]
  The source voltage generation unit 43 generates a voltage to be supplied to each source line based on the information sent from the source buffer 42 and supplies it to the source line of the liquid crystal display panel 5. Further, it has a function of maintaining the potential until a control signal for changing the next voltage value is sent from the source buffer 42.
[0160]
  On the other hand, the gate signal generation unit 40 in the drive data generation unit 36 generates a control signal for driving the gate drive unit 4 in synchronization with the switching in the source buffer 42 and outputs the control signal to the gate drive unit 4. This control signal is a signal that allows the gate drive means 4 to drive the gate line of the line displayed by the output of the source line after switching based on the synchronization signal of the image data.
[0161]
  The gate drive unit 4 applies a voltage to the gate line of the liquid crystal display panel 5 based on the control signal sent from the drive data generation unit 26. As a result, the first line is displayed.
[0162]
  Through the processing as described above, one line can be displayed, and the entire screen can be displayed by repeating this for all horizontal lines on the screen. When transmission is performed according to such a sequence, the amount of information of transmission data in the path from the drive data generation unit 26 to the source drive means 27... It becomes possible.
[0163]
  [Embodiment 5]
  The following will describe another embodiment of the present invention with reference to FIGS. In addition, the same code | symbol is attached | subjected to the structure which has the function similar to the structure demonstrated in each above-mentioned embodiment, and the description is abbreviate | omitted.
[0164]
  The liquid crystal display device (display device) 1 according to the present embodiment is connected to an external information processing device via a video board for digitizing image data, for example, as in the above-described embodiments. As shown in FIG. 14, a drive data generation unit 46, source drive means 47, gate drive means 4, and a liquid crystal display panel (display panel) 5 are provided. That is, the liquid crystal display device 1 according to the present embodiment has the same configuration as that shown in FIG. 2 in the first embodiment. The difference is the internal configuration of the drive data generation unit and the source drive means. Is a different point.
[0165]
  As shown in FIG. 15, the drive data generation unit 46 includes a source signal generation unit 48, a tristimulus value conversion unit 49, a visual model calculation unit (visual model conversion means) 50, a bit distribution unit 51, a quantization unit 52, a line The memory 53, buffer memory 54, bit rate calculation unit 55, clock generation unit 56, modulation data generation unit 57, and gate signal generation unit 58 are provided.
[0166]
  The source signal generation unit 48 is a circuit that creates a control signal for operating the source driving unit 47 from image data. The control signal created by the source signal generator 48 is output to the tristimulus value converter 49.
[0167]
  The tristimulus value conversion unit 49 converts the information of each pixel into the tristimulus values X, Y, and Z of CIE (Commission International de l'Eclairage) 1931. The converted data is output to the visual model calculation unit 50 and the quantization unit 52.
[0168]
  Based on the fact that the human eye has a characteristic that the human eye has high sensitivity to the luminance edge and low sensitivity to the absolute value of luminance and the absolute value of chromaticity. Calculate the precision required for the value. Then, the amount of information necessary for each pixel is output to the bit distribution unit 51.
[0169]
  The bit distribution unit 51 collects several pieces of pixel data to create a pixel block, and determines the necessary number of bits necessary for each pixel block. Data of the required number of bits in each pixel block is output to the quantization unit 52 and the bit rate calculation unit 55.
[0170]
  The quantization unit 52 calculates the value of the scale factor of the tristimulus value in each pixel block, divides the value of the tristimulus value in each pixel by the scale factor, and quantizes the numerical value with the assigned number of bits. The quantization unit 52 outputs a control signal, a scale factor, the number of assigned bits, and a tristimulus value quantized value to the buffer memory 54, and outputs tristimulus value Y information to the line memory 53. Is done.
[0171]
  The line memory 53 is a memory for storing data, and stores Y data in the tristimulus values for one line. The buffer memory 54 is a memory for storing data, and is a memory for storing compressed data. The buffer memory 54 needs to be able to execute input and output with different clocks.
[0172]
  The bit rate calculation unit 55 is a circuit that calculates a transmission bit rate from the required number of bits of data, and further calculates a clock frequency required for data transfer from the number of signal lines to be transmitted. Information on the clock frequency calculated by the bit rate calculation unit 55 is output to the clock generation unit 56.
[0173]
  The clock generation unit 56 is a circuit that generates a clock from clock frequency information. The clock generated by the clock generation unit 56 is transmitted to the modulation data generation unit 57.
[0174]
  The modulation data generation unit 57 is a circuit that generates data to be transmitted to the source driving unit 47. The modulation data generation unit 57 reads data from the buffer memory 54 in synchronization with the clock generated by the clock generation unit 56, and outputs this data to the source driving unit 47.
[0175]
  The gate signal generation unit 58 is a circuit that generates a control signal for controlling the gate driving unit 4 based on the display data. The gate signal generator 58 outputs a control signal and a clock to the gate driving unit 4.
[0176]
  As shown in FIG. 16, the source driving unit 47 includes an inverse quantization unit 59, a tristimulus value inverse conversion unit 60, a source buffer 61, and a source voltage generation unit 62.
[0177]
  The inverse quantization unit 41 is a circuit that returns the data sent from the drive data generation unit 46 to tristimulus values. The tristimulus value data and the control signal generated by the inverse quantization unit 41 are output to the tristimulus value inverse transform unit 60.
[0178]
  The tristimulus value inverse conversion unit 60 is a circuit that returns tristimulus values to information of each pixel. From the tristimulus value inverse transform unit 60, information of each pixel and a control signal are output to the source buffer 61.
[0179]
  The source buffer 61 is a circuit that temporarily stores data for one line sent from the tristimulus value inverse converter 60. The source buffer 61 outputs data to the source voltage generator 62 based on the control signal.
[0180]
  The source voltage generator 62 is a circuit that generates a voltage to be applied to the source line of the liquid crystal display panel 5 for driving the liquid crystal.
[0181]
  The liquid crystal display device 1 of the present embodiment is configured as described above, thereby reducing the number of data transmission lines, reducing unnecessary radiation due to lower transmission frequency, and unnecessary radiation peaks due to frequency changes. Undesired radiation can be reduced by the diffusion of. Hereinafter, the display operation of the present liquid crystal display device will be described more specifically.
[0182]
  The display operation in the liquid crystal display device 1 of the present embodiment is performed in the following sequence. First, image data is input to the liquid crystal display device 1. This image data is first input to the drive data generation unit 46.
[0183]
  In the drive data generation unit 46, the input image data is first input to the source signal generation unit 48. The source signal generator 48 controls the source buffer 61 and the source voltage generator 62 in the source driver 47 based on the input image data, and a start pulse SSP indicating the start of scanning one line of data, and The output voltage is converted into a control signal of a latch pulse LS indicating timing for switching to a voltage value recorded in the source buffer 61 and data of each pixel.
[0184]
  In the case of an 8-bit color liquid crystal display device, data output from the source signal generator 48 is SSP (1 bit), LS (1 bit), R0 to R7 (red data, 8 bits), G0 to G7 ( The driving data is composed of a total of 26 bits, ie, green data (8 bits) and B0 to B7 (blue data, 8 bits). The data thus converted is output to the tristimulus value converter 49.
[0185]
  The tristimulus value conversion unit 49 calculates the tristimulus values X, Y, and Z of CIE 1931 from the R, G, and B data of each pixel, that is, the chromaticity data and luminance data of each pixel. Here, Y of the tristimulus value represents luminance. Then, the tristimulus value conversion unit 49 transmits the tristimulus values X, Y, Z and the control signal to the visual model calculation unit 50. In this embodiment, the tristimulus values converted by the tristimulus value conversion unit 49 are X, Y, and Z. However, the present invention is not limited to this, and for example, X, x, y, and L^*, A^*, B^*Etc. may be used.
[0186]
  The visual model calculation unit 50 calculates the necessary number of bits based on the human sense model. This calculation result is output to the bit distribution unit 51. Below, the calculation algorithm in this visual model calculating part 50 is demonstrated.
[0187]
  The human eye has a very sensitive characteristic with respect to changes in data of luminance Y due to the action of the brain. Based on the characteristics of the human eye, the required number of bits is calculated by the following algorithm.
1) Find the luminance difference that can be recognized by humans from the values of X, Y, and Z, and use this value as Mask._hAnd
2) The luminance difference that can be displayed by the liquid crystal display device is obtained from the values of X, Y, and Z, and this value is used as a mask._mAnd
3) Mask_hAnd Mask_mAnd the larger one is Mask_ltAnd
4) Compare the Y values of adjacent pixels, and the difference in Y values is Mask_ltIf there are more, the required number of bits is the number of digits that can represent the difference.
[0188]
  The bit distribution unit 51 determines the number of bits used for encoding each pixel. Here, the number of bits that can be transmitted in one line between the drive data generation unit 46 and the source drive unit 47 is referred to as the allowable transmission bit number. First, the bit distribution unit 51 collects continuous pixels to form a pixel group. Then, bits are allocated to each pixel group based on the required number of bits. As a bit distribution procedure for each pixel group, the necessary number of bits is allocated in order to each pixel group, and the distribution ends when the number of allowable transmission bits is exhausted.
[0189]
  Information on the number of bits allocated to each pixel group as described above is output to the quantization unit 52. Further, the remaining number of allowable transmission bits is output to the bit rate calculation unit 55.
[0190]
  The quantization unit 52 performs data quantization. First, the maximum value of each X, Y, Z data of each pixel group is obtained. The scale factor is calculated from the maximum value. That is, three scale factors of X, Y, and Z are set for each pixel group. Next, the X, Y, and Z values of each pixel are normalized by the scale factor of the pixel group to which the pixel belongs. Next, in accordance with the number of bits allocated to each pixel group, bits are extracted from the higher order of the normalized data. This data will be called mantissa XYZ data.
[0191]
  Then, the scale factor, the number of assigned bits, the mantissa XYZ data, and the control signal are stored in the buffer memory 54. Further, the mantissa XYZ data and the data obtained by dequantizing the Y value with the scale factor are stored in the line memory 53.
[0192]
  The line memory 53 stores the Y value output from the drive data generation unit 46. This data is used in calculating the visual model for the next line. The buffer memory 54 serves as a cache for temporarily storing data to be transmitted and synchronizing it with the modulated clock.
[0193]
  The bit rate calculation unit 55 calculates the clock cycle based on the clock cycle when the number of allowable transmission bits and the remaining number of bits sent from the bit distribution unit 51. The calculation is obtained by clock cycle = [clock cycle when the number of allowable transmission bits] × [number of allowable transmission bits] / ([number of allowable transmission bits] − [number of remaining bits]). This clock cycle is transmitted to the clock generator 56.
[0194]
  The clock generation unit 56 generates a clock in accordance with the clock cycle sent from the bit rate calculation unit 55. At this time, the clock is modulated in order to reduce EMI. However, the number of clocks for one line is not reduced as a result of the modulation. Then, the clock generated by the clock generation unit 56 is output to the modulation data generation unit 57.
[0195]
  The modulation data generation unit 57 reads the compressed data stored in the buffer memory 54 using the clock generated by the clock generation unit 56. At this time, the write clock and the read clock of the buffer memory 54 are different. Therefore, the buffer memory 54 needs to be configured so that writing and reading can be performed with different clocks. Then, the modulation data generation unit 57 outputs the clock generated by the clock generation unit 56 and the compressed data synchronized therewith to the source driving unit 47.
[0196]
  The source drive unit 47 receives the compressed data sent from the drive data generation unit 46. First, the inverse quantization unit 59 restores the X, Y, and Z data of each pixel from the mantissa XYZ data of the compressed data, the scale factor, and the number of assigned bits. The X, Y, and Z data and the control signal are output to the tristimulus value inverse converter 60.
[0197]
  The tristimulus value inverse conversion unit 60 returns the X, Y, and Z values of each pixel to R, G, and B gradation data. The R, G, and B gradation data is converted into voltage information to be applied to each source line of the liquid crystal display panel 5 and output to the source buffer 61 together with a control signal.
[0198]
  The source buffer 61 stores information on the voltage applied to each source line for each source line according to the start pulse SSP. Control for changing the stored data and the voltage applied to the source line to the voltage value stored at that time at the timing of the latch pulse LS input after the data for one line is accumulated. The signal is output to the source voltage generation unit 62.
[0199]
  The source voltage generation unit 62 generates a voltage to be supplied to each source line based on the information sent from the source buffer 61 and supplies it to the source line of the liquid crystal display panel 5. Further, it has a function of maintaining the potential until a control signal for changing the next voltage value is sent from the source buffer 61.
[0200]
  On the other hand, the gate signal generation unit 58 in the drive data generation unit 46 generates a control signal for driving the gate drive unit 4 in synchronization with the switching in the source buffer 61 and outputs the control signal to the gate drive unit 4. This control signal is a signal that allows the gate drive means 4 to drive the gate line of the line displayed by the output of the source line after switching based on the synchronization signal of the image data.
[0201]
  The gate drive unit 4 applies a voltage to the gate line of the liquid crystal display panel 5 based on the control signal sent from the drive data generation unit 46. As a result, the first line is displayed.
[0202]
  Through the processing as described above, one line can be displayed, and the entire screen can be displayed by repeating this for all horizontal lines on the screen. When transmission is performed in such a sequence, it is possible to reduce the amount of transmission data information in the path from the drive data generation unit 26 to the source drive means 27... By deleting data that cannot be recognized by human senses. . Therefore, the frequency of the transmission path and the transmission signal line can be reduced.
[0203]
  The display device according to the present invention includes a source driving unit that drives a source bus line that supplies a source signal to pixel units arranged in a matrix, and the source driving unit based on input image data. A drive data generation unit for supplying transmission data to the input data, wherein the drive data generation unit encodes the input image data for each predetermined data block by a predetermined algorithm, and each data block has different data Data encoding means for generating transmission data comprising a quantity, and transmission frequency adjusting means for adjusting the transmission frequency of the transmission data for each data block in accordance with the data amount of the data encoded by the data encoding means And the source driving means transmits the transmission data transmitted from the driving data generation unit to the source. Decoding means for decoding may be Configurations which comprises as No..
[0204]
  In the above configuration, first, when image data is input to the drive data generation unit, the image data is encoded by the data encoding means into transmission data having different data amounts for each predetermined data block. The transmission frequency adjusting means adjusts the transmission frequency for each data block according to the data amount of the encoded data. Such transmission data is transmitted from the drive data generation unit to the source drive means and decoded by the decoding means, and then the source signal is supplied to the source bus line. That is, the transmission frequency of the transmission data transmitted from the drive data generation unit to the source driving unit is different for each data block, and the transmission frequency is dispersed. When the transmission frequency is dispersed in this way, unnecessary radiation generated at a constant multiple of the transmission frequency is also dispersed, so that the peak value of unnecessary radiation can be reduced.
[0205]
  Further, in the display device according to the present invention, in the above configuration, the algorithm used in the encoding in the data encoding unit is greater in the amount of data after encoding than in the amount of data before encoding. It is good also as a structure including the case where becomes large.
[0206]
  According to the above configuration, since the algorithm includes a case where the data amount of the data after encoding is larger than the data amount of the data before encoding, the dispersion of the transmission frequency is increased. Can do. Therefore, the peak value of unnecessary radiation can be efficiently reduced.
[0207]
  Further, in the display device according to the present invention, in the above configuration, on average, the algorithm used in the encoding in the data encoding unit is larger than the data amount of the data before encoding. A configuration in which the amount is smaller may be adopted.
[0208]
  According to the above configuration, on average, the data amount of the data after encoding is smaller than the data amount of the data before encoding, so that the data is transmitted from the drive data generation unit to the source drive means. The amount of transmitted data can be reduced. Therefore, it is possible to reduce the number of transmission lines for transmitting transmission data from the drive data generation unit to the source drive unit, and thus it is possible to reduce unnecessary radiation. In addition, when the amount of data is reduced, the transmission frequency is reduced, so that unnecessary radiation can be further reduced. However, in a strict sense, data is not compressed, and unnecessary radiation is reduced by lowering the transmission frequency.
[0209]
  Note that a display device according to the present invention includes a display panel including pixel portions arranged in a matrix, source driving means for driving source bus lines for supplying source signals to the pixel portions, and an input image. A drive data generation unit that supplies transmission data to the source drive unit based on the data, and the drive data generation unit converts each pixel data in the input image data to a color that can be expressed on the display panel. The structure provided with the data conversion means to convert into the nearest color among them may be sufficient.
[0210]
  In the above configuration, first, when image data is input to the drive data generation unit, the input pixel data is converted to the closest color among colors that can be expressed on the display panel by the data conversion unit. . Here, the color that can be expressed in the display panel often has a narrower range than the color expressed by the original pixel data. That is, the data converted by the data conversion means has a smaller amount of information than the original pixel data. Then, the transmission data thus converted is transmitted from the drive data generation unit to the source drive means, and the source signal is supplied to the source bus line. Accordingly, since the amount of information of transmission data transmitted from the drive data generation unit to the source drive means can be reduced, it is possible to reduce the transmission frequency and reduce the number of necessary transmission lines. be able to. Therefore, unnecessary radiation can be reduced.
[0211]
  Further, the display device according to the present invention includes a source driving unit that drives a source bus line that supplies a source signal to the pixel units arranged in a matrix, and the source driving unit based on the input image data. A drive data generation unit that supplies transmission data to the display, and the drive data generation unit converts each pixel data in the input image data into a pixel value that allows a human to recognize the difference on the display screen. The structure provided with the model conversion means may be sufficient.
[0212]
  In the above configuration, first, when image data is input to the drive data generation unit, each input pixel data is converted into a pixel value by which a human can recognize the difference on the display screen by the visual model conversion means. Is done. Here, in many cases, the pixel values on which the human can recognize the difference on the display screen have a narrower range than the pixel values of the original pixel data. That is, the data converted by the visual model conversion means has a smaller amount of information than the original pixel data. Then, the transmission data thus converted is transmitted from the drive data generation unit to the source drive means, and the source signal is supplied to the source bus line. Accordingly, since the amount of information of transmission data transmitted from the drive data generation unit to the source drive means can be reduced, it is possible to reduce the transmission frequency and reduce the number of necessary transmission lines. be able to. Therefore, unnecessary radiation can be reduced.
[0213]
  Further, in the display device according to the present invention, in the above configuration, the visual model conversion unit calculates a luminance value of each pixel data in the input image data, obtains a difference in luminance value between adjacent pixels, The amount of information required for the pixel data is set by comparing the difference in luminance value with the difference in luminance value that allows a human to recognize the difference on the display screen. The pixel value may be converted to such a pixel value.
[0214]
  Human vision has a very sensitive characteristic with respect to changes in brightness. Here, as in the above configuration, if the pixel data is converted by considering the difference in luminance value between adjacent pixels, the amount of information can be reduced within a range that cannot be recognized by humans.
[0215]
【The invention's effect】
  As described above, the display device according to the present invention is, MaSource driving means for driving a source bus line for supplying source signals to the pixel portions arranged in a trix shape, and a drive data generating section for supplying transmission data to the source driving means based on input image data And a plurality of transmission lines that transmit transmission data from the drive data generation unit to the source driving unit, and the drive data generation unit distributes the input image data to the plurality of transmission lines, A bit string of transmission data allocated to each transmission path is divided into unit bit strings each having a predetermined number of bits, and an encoded unit bit string obtained by performing a predetermined logical operation on the unit bit string is calculated. Comparing with the encoded unit bit string, the unit bit string selecting means for selecting the transmission data with the smaller number of change points is provided, and the source driving means includes The transmission data transmitted from the drive data generating unit is configured to includes a decoding means for decoding as the source signal.
[0216]
  Thereby, since the change point of the transmission data transmitted in each transmission path can be reduced, there is an effect that the polarity inversion of the signal in the transmission path is reduced and unnecessary radiation can be reduced.
[0217]
  The display device according to the present invention may be configured such that the predetermined logical operation performed in the unit bit string selecting means is an exclusive OR with a bit string in which “0” and “1” are alternately repeated. Good.
[0218]
  Thereby, in addition to the effect by the above configuration, the maximum value of the change point of the selected bit string is ½ of the number of bits of the unit bit string. That is, since the maximum value of the number of change points of transmission data transmitted in each transmission path can be reduced by a factor of 2, unwanted radiation can be further reduced.
[0219]
  In the display device according to the present invention, the drive data generation unit may include a parallel bit string including bits input at the same timing and a parallel input bit including bits input at the next timing. The number of change points from the running bit string, the polarity-inverted parallel bit string obtained by inverting the polarity of the parallel bit string that is input at the same timing to the plurality of transmission lines, and the bit that is input at the next timing Comparing the number of change points with the parallel running bit string, the configuration may further include polarity inversion selection means for selecting the smaller change point as transmission data.
[0220]
  Thereby, in addition to the effect by said structure, it becomes possible to reduce the change of each bit at the time of parallel bit string transmission. At this time, when comparing with the polarity-reversed bit string whose polarity is reversed as described above, the maximum value of the number of change points of each bit of the transmission data can be reduced by a factor of two. The effect that it can reduce significantly is produced.
[0221]
  In the display device according to the present invention, the drive data generation unit may include a parallel bit string including bits input at the same timing and a parallel input bit including bits input at the next timing. An encoded parallel bit string obtained by performing a predetermined logical operation on the parallel bit string consisting of bits input at the same timing to the plurality of transmission lines, It may be configured to further include an encoding selection unit that compares the number of change points with a parallel bit string made up of bits input at the timing and selects the smaller change point as transmission data.
[0222]
  Thereby, in addition to the effect by the above-described configuration, it is possible to reduce the time change of each bit when the parallel bit string is transmitted, so that it is possible to further reduce unnecessary radiation.
[0223]
  Further, the display device according to the present invention may be configured such that the predetermined logical operation performed in the encoding selection unit is an exclusive OR with a bit string in which “0” and “1” are alternately repeated. Good.
[0224]
  Thereby, in addition to the effect by the above configuration, the maximum value of the number of changing points of each bit when the parallel bit string is transmitted can be reduced by a factor of 2, thereby further reducing unnecessary radiation. It has the effect of being able to.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a schematic configuration of a drive data generation unit included in a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a schematic configuration of the liquid crystal display device.
FIG. 3 is a block diagram showing a schematic configuration of source driving means provided in the liquid crystal display device.
FIG. 4 is a diagram showing an outline of drive data for one line.
FIG. 5 is a block diagram showing a schematic configuration of a liquid crystal display device according to another embodiment of the present invention.
FIG. 6 is a block diagram illustrating a schematic configuration of a drive data generation unit included in the liquid crystal display device.
FIG. 7 is a block diagram showing a schematic configuration of source driving means provided in the liquid crystal display device.
FIG. 8 is a block diagram showing a schematic configuration of a liquid crystal display device according to still another embodiment of the present invention.
FIG. 9 is a block diagram illustrating a schematic configuration of a drive data generation unit included in the liquid crystal display device.
FIG. 10 is a block diagram showing a schematic configuration of source driving means provided in the liquid crystal display device.
FIG. 11 is a block diagram showing a schematic configuration of a liquid crystal display device according to still another embodiment of the present invention.
FIG. 12 is a block diagram illustrating a schematic configuration of a drive data generation unit included in the liquid crystal display device.
FIG. 13 is a block diagram showing a schematic configuration of source driving means provided in the liquid crystal display device.
FIG. 14 is a block diagram showing a schematic configuration of a liquid crystal display device according to still another embodiment of the present invention.
FIG. 15 is a block diagram illustrating a schematic configuration of a drive data generation unit included in the liquid crystal display device.
FIG. 16 is a block diagram showing a schematic configuration of source driving means provided in the liquid crystal display device.
[Explanation of symbols]
  1 Liquid crystal display device
  2 ・ 16 ・ 26 ・ 36 ・ 46 Drive data generator
  3.17.27.37.47 Source drive means
  4 Gate drive means
  5 LCD panel
  6.18.28.38.48 Source signal generator
  7 Data compression unit (data encoding means)
  8.54 Buffer memory
  9.55 Bit rate calculation unit (transmission frequency adjustment means)
10.56 Clock generator
11.57 Modulation data generator
12, 21, 31, 40, 58 Gate signal generator
13 Data decompression unit (decoding means)
14, 24, 34, 42, 61 Source buffer
15, 25, 35, 43, 62 Source voltage generator
19 EXOR converter
20 Polarity converter (polarity inversion selection means)
22 Polarity decoding unit
23 EXOR decoding unit (unit bit string selection means)
29 EXOR1 conversion unit (unit bit string selection means)
30 EXOR2 conversion unit (encoding selection means)
32 EXOR2 decoding unit
33 EXOR1 decoding unit
39 LUT encoding unit (data conversion means)
41 LUT decoder
49 Tristimulus conversion unit
50 Visual model calculation unit (visual model conversion means)
51 bit allocation section
52 Quantizer
53 line memory
59 Inverse quantization part
60 Tristimulus value inverse conversion unit

Claims (5)

Source driving means for driving source bus lines for supplying source signals to pixel portions arranged in a matrix;
A drive data generation unit for supplying transmission data to the source drive means based on the input image data;
A plurality of transmission paths for transmitting transmission data from the drive data generation unit to the source drive means;
The drive data generation unit is
The input image data is distributed to the plurality of transmission lines, and the bit string of the transmission data distributed to each transmission line is divided into unit bit strings each having a predetermined number of bits, and a predetermined logic is assigned to the unit bit string. A unit bit string selection unit that calculates an encoded unit bit string that has been subjected to an operation, compares the original unit bit string and the encoded unit bit string, and selects a unit having a smaller number of change points as transmission data,
The source driving means is
A display device comprising decoding means for decoding transmission data transmitted from the drive data generation unit as the source signal. 2. The display device according to claim 1, wherein the predetermined logical operation performed in the unit bit string selecting means is an exclusive OR with a bit string in which "0" and "1" are alternately repeated. The drive data generation unit is
The number of change points between the parallel bit string composed of bits input at the same timing with respect to the plurality of transmission lines and the parallel bit string composed of bits input at the next timing, and for the plurality of transmission lines Compare the number of change points between a polarity-inverted parallel bit string that is a polarity-inverted parallel bit string that is input at the same timing and a parallel bit string that is input at the next timing, 3. A display device according to claim 1, further comprising polarity inversion selection means for selecting the transmission data having a smaller number of change points. The drive data generation unit is
The number of change points between the parallel bit string composed of bits input at the same timing with respect to the plurality of transmission lines and the parallel bit string composed of bits input at the next timing, and for the plurality of transmission lines The number of change points between an encoded parallel bit string obtained by performing a predetermined logical operation on a parallel bit string composed of bits input at the same timing and a parallel bit string composed of bits input at the next timing 4. The display device according to claim 1, further comprising: an encoding selection unit that selects, as transmission data, one having a smaller number of change points. 5. The display device according to claim 4, wherein the predetermined logical operation performed in the encoding selection means is an exclusive OR of a bit string in which “0” and “1” are alternately repeated.

Images