JP3658597B2

JP3658597B2 - Surge protector

Info

Publication number: JP3658597B2
Application number: JP33789397A
Authority: JP
Inventors: 浩雄蟻川; 昌也圓尾
Original assignee: SOC Corp
Current assignee: SOC Corp
Priority date: 1997-11-21
Filing date: 1997-11-21
Publication date: 2005-06-08
Anticipated expiration: 2017-11-21
Also published as: JPH11155232A

Description

【０００１】
【産業上の利用分野】
本発明は、雷やリアクタンス回路の開閉によるサージから、負荷回路を保護するためのサージ保護装置に関する。
【０００２】
【従来の技術】
従来のサージ保護は、保護される負荷回路の電源側に、電源線とグランド（アース）の間に、サージアブソーバを接続している。
【０００３】
【発明が解決しようとする課題】
従来のサージ保護においては、急峻な上昇率の電圧（サージ）が印加された場合、サージアブソーバが放電を開始する電圧（放電開始電圧）は、正常な電源電圧の３〜５倍になり、その大きな電圧が、放電電圧が下がるまでの間、負荷回路にかかるという問題があった。
【０００４】
本発明は、急峻な上昇率のサージが印加された場合、瞬間的に内部抵抗が非常に大きくなり、そして、サージ電圧が下がるにつれて、内部抵抗が小さくなるサージ保護装置を、サージアブソーバと負荷回路の間に、負荷回路に直列に接続して、負荷回路に大きなサージ電圧（放電開始電圧）がかからないようにすることができるサージ保護装置を提供することを目的としている。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明のサージ保護装置においては、サージアブソーバと負荷回路の間に、ＭＯＳＦＥＴ（以下、ＭＯＳ）を負荷回路に直列に接続し、サージが印加された場合、ＭＯＳのゲート電圧を変えて、瞬間的にＭＯＳの内部抵抗を高め、負荷回路に大きなサージ電圧がかからないようにするものである。
【０００６】
【実施例】
実施例を、図１により説明する。ディプレッション形Ｎ型ＭＯＳ１のドレインを電源のプラス端子Ａに接続し、ＭＯＳ１のソースを負荷回路に接続し、ＭＯＳ１のゲートを抵抗２とコンデンサー３に接続し、そして、抵抗２のＭＯＳ１のゲートに接続していない方の端をＭＯＳ１のソースに接続し、コンデンサー３のＭＯＳ１のゲートに接続していない方の端をダイオード４のアノードに接続し、ダイオード４のカソードを電源のグランド端子Ｂに接続し、負荷回路のＭＯＳ１のソースに接続していない方の端を電源のグランド端子Ｂに接続する。
【０００７】
サージアブソーバは、ＭＯＳ１より電源側である端子ＡＢ間に接続されているものとする。
【０００８】
今、端子ＡＢ間に、直流のプラスの１００Ｖの定常電圧がかかり、負荷回路に正常電流が流れているものとする。この時、ＭＯＳ１のゲート電圧（Ｖgs）は、０Ｖであり、コンデンサー３には、電源電圧からダイオード４の順方向電圧を差し引いた電圧がかかり、その電圧で充電されている。そして、ＭＯＳ１は、導通状態であり、内部抵抗は、小さい状態である。
【０００９】
次に、プラスの急峻なサージ電圧がかかり、サージアブソーバの大きな放電開始電圧が、端子ＡＢ間にかかった場合、コンデンサー３は、抵抗２とコンデンサー３の時定数により、遅れて充電されるので、端子Ａの電圧が上がり始め、ＭＯＳ１のソースの電圧（ソースとグランド間の電圧）が僅かに上がると、コンデンサー３の端子電圧（コンデンサー３のプラス端子とグランド間の電圧）は上がらないために、ＭＯＳ１のゲート電圧（Ｖgs）は、ソースの電圧の上昇分だけ下がることになる。そして、端子Ａの電圧が更に上がると、ゲート電圧（Ｖgs）はより下がる。
【００１０】
そのために、サージ電圧がかかった瞬間に、ＭＯＳ１のゲート電圧は、ＭＯＳ１のしきい電圧近くまで下がり、ＭＯＳ１の内部抵抗は、非常に大きくなる。そして、ＭＯＳ１の非常に大きな内部抵抗と負荷回路の内部抵抗の比に比例して、サージによって上昇した電圧の大部分は、ＭＯＳ１にかかり、負荷回路には、大きなサージ電圧はかからない。次に、サージ電圧がなくなると、ゲート電圧（Ｖgs）は、０Ｖになり、ＭＯＳ１は、内部抵抗の小さい導通状態に戻る。
【００１１】
従って、この実施例の回路は、負荷回路に大きなサージ電圧がかからないように、サージを防ぐことができるサージ保護装置のはたらきをする。
【００１２】
この実施例のサージ保護装置は、交流回路においても、使用することができる。交流の場合は、電源線の２線の双方に、このサージ保護装置を接続する。
今、分かり易くするために、交流線の一方の線のサージ保護装置について、説明する。グランドは、電源線の他方の線に接続することもでき、また、中性線を設けて、その中性線に接続することもできる。従って、ダイオード４のカソードは、電源線の他方の線に接続することもでき、また、グランドの中性線に接続することもできる。
【００１３】
端子ＡＢ間に、交流１００Ｖの定常電圧がかかり、負荷回路に正常電流が流れているものとする。ＭＯＳ１に対して、順方向の電圧の周期の時に、ＭＯＳ１のゲート電圧（Ｖgs）は、０Ｖであり、コンデンサー３には、電源電圧のプラスのピーク値からダイオード４の順方向電圧を差し引いた電圧がかかり、その電圧で充電される。そして、ＭＯＳ１は、順方向の電圧に対して、導通状態であり、内部抵抗は、小さい状態である。
【００１４】
コンデンサー３に、直列に、ダイオード４が接続されているので、交流の順方向の電圧の周期の時に、充電されたコンデンサー３の端子電圧（コンデンサー３のプラス端子とグランド間の電圧）は、交流の逆方向の電圧の周期になっても、放電せず、保持される。
【００１５】
従って、交流の順方向の周期において、プラスの急峻なサージ電圧がかかり、サージアブソーバの大きな放電開始電圧が、端子ＡＢ間にかかった場合、直流電源の時と同様に、コンデンサー３は、抵抗２とコンデンサー３の時定数により、遅れて充電されるので、端子Ａの電圧が上がり始め、ＭＯＳ１のソースの電圧（ソースとグランド間の電圧）が僅かに上がると、コンデンサー３の端子電圧（コンデンサー３のプラス端子とグランド間の電圧）は上がらないために、ＭＯＳ１のゲート電圧（Ｖgs）は、ソースの電圧の上昇分だけ下がることになる。そして、端子Ａの電圧が更に上がると、ゲート電圧（Ｖgs）はより下がる。
【００１６】
そのために、交流において、順方向のサージ電圧がかかった瞬間に、ＭＯＳ１のゲート電圧は、ＭＯＳ１のしきい電圧近くまで下がり、ＭＯＳ１の内部抵抗は、非常に大きくなり、負荷回路には、大きなサージ電圧はかからない。従って、図１の実施例の回路は、交流回路においても、負荷回路に大きなサージ電圧がかからないように、サージを防ぐことができるサージ保護装置のはたらきをする。
【００１７】
次に、端子ＣＢ間に、直流のマイナスの１００Ｖの定常電圧がかかり、マイナスのサージに対する保護装置の実施例を、図２により説明する。
ディプレッション形Ｐ型ＭＯＳ５のドレインを電源のマイナス端子Ｃに接続し、ＭＯＳ５のソースを負荷回路に接続し、ＭＯＳ５のゲートを抵抗２とコンデンサー３に接続し、そして、抵抗２のＭＯＳ５のゲートに接続していない方の端をＭＯＳ５のソースに接続し、コンデンサー３のＭＯＳ５のゲートに接続していない方の端をダイオード４のカソードに接続し、ダイオード４のアノードを電源のグランド端子Ｂに接続し、負荷回路のＭＯＳ５のソースに接続していない方の端を電源のグランド端子Ｂに接続する。
【００１８】
サージアブソーバは、ＭＯＳ５より電源側である端子ＣＢ間に接続されているものとする。
【００１９】
今、端子ＣＢ間に、直流のマイナスの１００Ｖの定常電圧がかかり、負荷回路に正常電流が流れているものとする。この時、ＭＯＳ５のゲート電圧（Ｖgs）は、０Ｖであり、コンデンサー３には、電源電圧からダイオード４の順方向電圧を差し引いた電圧がかかり、その電圧で充電されている。そして、ＭＯＳ５は、導通状態であり、内部抵抗は、小さい状態である。
【００２０】
次に、端子Ｃにマイナスの急峻なサージ電圧がかかり、サージアブソーバの大きな放電開始電圧が、端子ＣＢ間にかかった場合、電圧の正負は逆であるが、図１の実施例と同様に、コンデンサー３は、抵抗２とコンデンサー３の時定数により、遅れて充電されるので、端子Ｃの電圧が下がり始め、ＭＯＳ５のソースの電圧（ソースとグランド間の電圧）が僅かに下がると、ＭＯＳ５のゲート電圧（Ｖgs）は、ソースの電圧の降下分だけ上がることになる。そして、端子Ｃの電圧が更に下がると、ゲート電圧（Ｖgs）はより上がる。
【００２１】
そのために、サージ電圧がかかった瞬間に、ＭＯＳ５のゲート電圧は、ＭＯＳ５のしきい電圧近くまで上がり、ＭＯＳ５の内部抵抗は、非常に大きくなり、負荷回路には、大きなサージ電圧はかからない。そして、サージ電圧がなくなると、ゲート電圧（Ｖgs）は、０Ｖになり、ＭＯＳ５は、内部抵抗の小さい導通状態に戻り、サージ保護装置のはたらきをする。
この実施例のサージ保護装置は、交流回路においても、使用することができる。交流の場合は、電源線の２線の双方に、このサージ保護装置を接続する。
【００２２】
次に、図２の実施例の保護回路に、サージアブソーバとして、サイリスタ（ＳＣＲ）を組み込んだ実施例を、図３により説明する。
ＭＯＳ５のドレインを電源のマイナス端子Ｃに接続し、ＭＯＳ５のソースを負荷回路に接続し、ＭＯＳ５のゲートを抵抗２とコンデンサー３に接続し、そして、抵抗２のＭＯＳ５のゲートに接続していない方の端をＭＯＳ５のソースに接続し、コンデンサー３のＭＯＳ５のゲートに接続していない方の端をダイオード４のカソードに接続し、ダイオード４のアノードを電源のグランド端子Ｂに接続し、負荷回路のＭＯＳ１のソースに接続していない方の端を電源のグランド端子Ｂに接続し、ＳＣＲ６のアノードを、グランド端子Ｂに接続し、ＳＣＲ６のカソードをマイナス端子Ｃに接続し、ダイオード７のアノードをＭＯＳ５のソースに接続し、ダイオード７のカソードをコンデンサー８に接続し、コンデンサー８のダイオード７のカソードに接続していない方の端を、ダイオード９のカソードに接続し、ダイオード９のアノードを、グランド端子Ｂに接続し、ＳＣＲ６のゲートを、ダイオード７のカソードに接続する。
【００２３】
今、マイナス端子Ｃには、定電圧ではなく、信号電圧が載ったマイナス電圧がかかり、信号電流が流れているとする。コンデンサー８とダイオード９が、直列に接続しているので、コンデンサー８には、信号電圧を含むマイナスの定電圧が充電され、保持される。従って、信号電圧によって、コンデンサー８は、充放電しないために、信号電圧によって、マイナス電圧が変動しても、ＳＣＲ６のゲートに、ゲート電流は流れず、ＳＣＲ６は不導通状態である。
【００２４】
仮に、ダイオード９を接続せずに、コンデンサー８だけをＳＣＲ６のアノード・ゲート間に接続すると、信号電圧の変動によるコンデンサー８の充放電により、ＳＣＲ６はスイッチし、導通状態になることがあるので、信号線には使用できないが、コンデンサー８とダイオード９を、直列に接続することにより、信号線に使用することができる。
【００２５】
端子Ｃに、急峻な大きなマイナスのサージ電圧がかかった場合、その時間変化（ｄＶ／ｄｔ）によるコンデンサー８の変位電流が、ＳＣＲ６のゲートに流れて、ＳＣＲ６は導通状態になる。そして、ＳＣＲ６がスイッチする時、ＳＣＲ６には、ある大きさのサージ電圧がかかっているが、ＭＯＳ５は、既に内部抵抗が大きくなっているので、負荷回路にサージ電圧をかけることなく、ＳＣＲ６によって、サージ電流を流し、サージ電圧をグランド電圧に近づけることができる。
【００２６】
端子Ｃに、緩慢な大きなマイナスのサージ電圧がかかった場合、コンデンサー８からＳＣＲ６のゲート電流は流れないが、緩慢なサージ電圧によって、ＭＯＳ５の内部抵抗は大きくなり、ＭＯＳ５の両端に電位差が生じる。その電位差により、ダイオード７からゲート電流が流れて、ＳＣＲ６はスイッチし、導通状態になるので、負荷回路にサージ電圧をかけることなく、サージ電流を流し、サージ電圧をグランド電圧に近づけることができる。
【００２７】
緩慢なサージ電圧に対しては、コンデンサー８とダイオード９に並列にツェナー・ダイオードを接続し、そのツェナー・ダイオードからゲートに電流を流して、ＳＣＲ６をスイッチすることもできるが、ツェナー・ダイオードを使用すると、端子Ｃにかかる信号線の定常電圧が変わる度に、ツェナー・ダイオードを変えることが必要であるが、ダイオード７からゲート電流を流すことにより、信号線の定常電圧が変わっても使用でき、サージから負荷回路を保護することができる。
【００２８】
次に、別の実施例を図４により説明する。ディプレッション形Ｎ型ＭＯＳ１のドレインを電源のプラス端子Ａに接続し、ＭＯＳ１のソースをコイル10に接続し、コイル10のＭＯＳ１のソースに接続していない方の端を負荷回路に接続し、ＭＯＳ１のゲートをコイル10のＭＯＳ１のソースに接続していない方の端に接続し、負荷回路のコイル10に接続していない方の端を電源のマイナス（グランド）端子Ｂに接続する。
【００２９】
サージアブソーバは、ＭＯＳ１より電源側である端子ＡＢ間に接続されているものとする。
【００３０】
今、端子ＡＢ間に、直流のプラスの１００Ｖの定常電圧がかかり、負荷回路に正常電流が流れているものとする。ＭＯＳ１は、導通状態であり、内部抵抗は、小さい状態である。次に、プラスの急峻なサージ電圧がかかり、サージアブソーバの大きな放電開始電圧が、端子ＡＢ間にかかり、急に過電流が流れようとすると、コイル10の両端には、その急な電流変化を阻止しようと電圧が発生する。コイル10の両端に電圧が発生すると、発生した電圧の大きさだけ、ＭＯＳ１のゲート電圧（Ｖgs）は下がることになる。従って、コイル10の両端に、大きな電圧が発生すると、ＭＯＳ１のゲート電圧は、しきい電圧の近くまで下がる。
【００３１】
そのために、サージ電圧がかかった瞬間に、ＭＯＳ１のゲート電圧は、ＭＯＳ１のしきい電圧近くまで下がり、ＭＯＳ１の内部抵抗は、非常に大きくなるので、サージによって上昇した電圧の大部分は、ＭＯＳ１にかかり、負荷回路には、大きなサージ電圧はかからない。そして、サージ電圧がなくなると、ゲート電圧（Ｖgs）は、０Ｖになり、ＭＯＳ１は、内部抵抗の小さい導通状態に戻る。
【００３２】
従って、この実施例の回路は、負荷回路に大きなサージ電圧がかからないように、サージを防ぐことができるサージ保護装置のはたらきをする。この実施例のサージ保護装置は、図１の実施例と同様に、交流回路においても、使用することができる。交流の場合は、電源線の２線の双方に、このサージ保護装置を接続する。
【００３３】
次に、別の実施例を、図５により説明する。この実施例のサージ保護装置は、交流回路専用であり、電源線の２線の双方に、このサージ保護装置を接続する。上述と同様に、分かり易くするために、交流の電源線の一方の線のサージ保護装置について説明する。グランドは、電源線の他方の線に接続することもでき、また、中性線を設けて、その中性線に接続することもできる。従って、ダイオード18のカソードは、電源線の他方の線に接続することもでき、また、グランドの中性線に接続することもできる。
【００３４】
エンハンスメント形Ｎ型ＭＯＳ11のドレインを電源の一方の端子Ｄに接続し、ＭＯＳ11のソースを負荷回路に接続し、負荷回路のＭＯＳ11のソースに接続していない方の端を電源の他方の端子Ｅに接続し、ＭＯＳ11のゲートをダイオード15のカソードに接続し、ダイオード15のアノードを抵抗12、13に接続し、抵抗12のダイオード15のアノードに接続していない方の端をＭＯＳ11のドレインに接続し、抵抗13のダイオード15のアノードに接続していない方の端をダイオード14のカソードに接続し、ダイオード14のアノードを端子Ｅに接続し、ＭＯＳ11のゲートは、また、ツェナー・ダイオード16のカソードと、コンデンサー17に接続し、そして、ツェナー・ダイオード16のアノードは、ＭＯＳ11のソースに接続し、コンデンサー17のＭＯＳ11のゲートに接続していない方の端をダイオード18のアノードに接続し、ダイオード18のカソードを端子Ｅに接続する。
【００３５】
サージアブソーバは、ＭＯＳ11より電源側である端子ＤＥ間に接続されているものとする。
【００３６】
今、交流１００Ｖの定常電圧が、端子ＤＥ間にかかり、エンハンスメント形ＭＯＳ11にかかる時、順方向の最初の周期では、ＭＯＳ11のゲートは、抵抗12とダイオード15を通じて、ＭＯＳ11のドレインに接続しているので、ＭＯＳ11のゲート電圧（Ｖgs）は、ＭＯＳ11のドレイン電圧（Ｖds）に近い大きさになる。ＭＯＳ11のゲート電圧は、あまり大きく（高く）ないので、ＭＯＳ11の内部抵抗は少し大きい。
【００３７】
交流電圧の次の逆方向の周期では、逆方向電流が、ＭＯＳ11のソースからドレインに流れるが、ダイオード14と抵抗13、12にも流れる。そして、逆方向電流による抵抗12における電圧降下が、ＭＯＳ11の適正なゲート電圧（Ｖgs）の値（１０〜１５Ｖ）の大きさになるように、抵抗12と抵抗13の抵抗値の割合を選べば、その抵抗12における電圧降下が、ＭＯＳ11のゲート電圧（Ｖgs）として、ＭＯＳ11のゲートに充電される。また、ＭＯＳ11のゲート電圧は、ツェナー・ダイオード16のツェナー電圧より大きくならない。
【００３８】
そして、交流電圧の次の順方向の周期になっても、ＭＯＳ11のゲート電圧は、ダイオード15によって阻止されて、放電せず、保持されるので、次の順方向の周期の最初から、ＭＯＳ11のゲート電圧は、適正なゲート電圧になって、ＭＯＳ11は内部抵抗の小さい導通状態になり、その後の周期においても、その導通状態が維持される。
【００３９】
コンデンサー17には、交流の順方向の電圧の周期における負荷回路の電圧降下のピーク値に、ＭＯＳ11のゲート電圧（Ｖgs）を加えた電圧から、ダイオード15、18の順方向電圧を差し引いた電圧がかかり、その電圧で充電される。そして、コンデンサー17に、直列に、ダイオード18が接続されているので、充電されたコンデンサー17の端子電圧（コンデンサー17のプラス端子とグランド間の電圧）は、交流の逆方向の電圧の周期になっても、放電せず、保持される。
【００４０】
従って、交流の順方向の周期において、プラスの急峻なサージ電圧がかかり、サージアブソーバの大きな放電開始電圧が、端子ＤＥ間にかかった場合、コンデンサー17は、抵抗12とコンデンサー17の時定数により、遅れて充電されるので、端子Ｄの電圧が上がり始め、ＭＯＳ11のソースの電圧（ソースとグランド間の電圧）が僅かに上がると、コンデンサー17の端子電圧（コンデンサー17のプラス端子とグランド間の電圧）は上がらないために、ＭＯＳ11のゲート電圧（Ｖgs）は、ソースの電圧の上昇分だけ下がることになる。そして、端子Ｄの電圧が更に上がると、ゲート電圧（Ｖgs）はより下がる。
【００４１】
そのために、交流の順方向のサージ電圧がかかった瞬間に、ＭＯＳ11のゲート電圧は、ＭＯＳ11のしきい電圧近くまで下がり、ＭＯＳ11の内部抵抗は、非常に大きくなる。そして、ＭＯＳ11の非常に大きな内部抵抗と負荷回路の内部抵抗の比に比例して、サージによって上昇した電圧の大部分は、ＭＯＳ11にかかり、負荷回路には、大きなサージ電圧はかからない。次に、サージ電圧がなくなると、ゲート電圧は、元の電圧になり、ＭＯＳ11は、内部抵抗の小さい導通状態に戻る。
【００４２】
従って、図５の実施例の回路は、交流回路において、負荷回路に大きなサージ電圧がかからないように、サージを防ぐことができるサージ保護装置のはたらきをすることができる。
【００４３】
次に、交流回路専用の別の実施例を、図６により説明する。
この実施例は、図５の実施例の一部を変えたものであるから、図５と同じ部品は、同じ番号を付けている。
この実施例のサージ保護装置は、交流の電源線の２線の双方に、このサージ保護装置を接続する。上述と同様に、分かり易くするために、交流線の一方の線のサージ保護装置について説明する。
【００４４】
エンハンスメント形Ｎ型ＭＯＳ11のドレインを電源の一方の端子Ｄに接続し、ＭＯＳ11のソースをコイル20に接続し、コイル20のＭＯＳ11のソースに接続していない方の端を負荷回路に接続し、負荷回路のコイル20に接続していない方の端を電源の他方の端子Ｅに接続し、ＭＯＳ11のゲートをダイオード15のカソードに接続し、ダイオード15のアノードを抵抗12、13に接続し、抵抗12のダイオード15のアノードに接続していない方の端をＭＯＳ11のドレインに接続し、抵抗13のダイオード15のアノードに接続していない方の端をダイオード14のカソードに接続し、ダイオード14のアノードを端子Ｅに接続し、ＭＯＳ11のゲートは、また、ツェナー・ダイオード16のカソードと、コンデンサー19に接続し、そして、ツェナー・ダイオード16のアノードとコンデンサー19のＭＯＳ11のゲートに接続していない方の端を、コイル20のＭＯＳ11のソースに接続していない方の端に接続する。
【００４５】
サージアブソーバは、ＭＯＳ11より電源側である端子ＤＥ間に接続されているものとする。
【００４６】
今、交流１００Ｖの定常電圧が、端子ＤＥ間にかかり、エンハンスメント形ＭＯＳ11にかかる時、順方向の最初の周期では、ＭＯＳ11のゲート電圧（Ｖgs）は、ＭＯＳ11のドレイン電圧（Ｖds）に近い大きさになり、あまり大きく（高く）ないので、ＭＯＳ11の内部抵抗は少し大きい。
【００４７】
交流電圧の次の逆方向の周期では、逆方向電流による抵抗12における電圧降下が、ＭＯＳ11のゲート電圧（Ｖgs）として、ＭＯＳ11のゲートとコンデンサー19に充電される。また、ＭＯＳ11のゲート電圧は、ツェナー・ダイオード16のツェナー電圧より大きくならない。
【００４８】
そして、交流電圧の次の順方向の周期になっても、ＭＯＳ11のゲート電圧とコンデンサー19の充電電圧は、ダイオード15によって阻止されて、放電せず、保持されるので、次の順方向の周期の最初から、ＭＯＳ11のゲート電圧は、適正なゲート電圧になって、ＭＯＳ11は内部抵抗の小さい導通状態になり、その後の周期においても、その導通状態が維持される。
【００４９】
従って、交流の順方向の周期において、プラスの急峻なサージ電圧がかかり、サージアブソーバの大きな放電開始電圧が、端子ＤＥ間にかかり、急に過電流が流れようとすると、コイル20の両端には、その急な電流変化を阻止しようと電圧が発生する。
【００５０】
コイル20の両端に電圧が発生すると、発生した電圧により、ＭＯＳ11のゲート電圧は下がることになる。そして、コイル20の両端に、大きな電圧が発生すると、ＭＯＳ11のゲート電圧（Ｖgs）は、しきい電圧の近くまで下がる。
【００５１】
そのために、交流の順方向のサージ電圧がかかった瞬間に、ＭＯＳ11のゲート電圧は、ＭＯＳ11のしきい電圧近くまで下がり、ＭＯＳ11の内部抵抗は、非常に大きくなる。そして、サージによって上昇した電圧の大部分は、ＭＯＳ11にかかり、負荷回路には、大きなサージ電圧はかからない。次に、サージ電圧がなくなると、ゲート電圧は、元の電圧になり、ＭＯＳ11は、内部抵抗の小さい導通状態に戻る。
【００５２】
従って、図６の実施例の回路は、交流回路において、負荷回路に大きなサージ電圧がかからないように、サージを防ぐことができるサージ保護装置のはたらきをすることができる。
【００５３】
図５、図６の実施例は、Ｎ型ＭＯＳを使用しているが、Ｐ型ＭＯＳでも構成することができ、また、マイナスのサージ電圧を防ぐように構成することもできる。
【００５４】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載されるような効果をある。
【００５５】
急峻なサージ電圧がかかり、サージアブソーバの大きな放電開始電圧が電源端子間にかかっても、サージによって上昇した電圧の大部分は、サージ保護装置にかかり、負荷回路には、大きなサージ電圧はかからないようにすることができる。
【００５６】
緩慢なサージ電圧がかかっても、サージアブソーバが機能する前に、サージ保護装置の内部抵抗は大きくなるので、負荷回路には、大きなサージ電圧はかからないようにすることができる。
【００５７】
交流電源の逆方向の周期の電圧によって、エンハンスメント形Ｎ型ＭＯＳのゲート電圧がシュレッショルド電圧以上になるように充電し、正方向の周期に、その充電した電圧を放電せず、保持することにより、チャージポンプ等の昇圧回路を使わずに、Ｎ型ＭＯＳをハイサイドに使用できる。
【図面の簡単な説明】
【図１】サージ保護装置の実施例を示す回路図である。
【図２】サージ保護装置の実施例を示す回路図である。
【図３】サージアブソーバを組み込んだサージ保護装置の実施例を示す回路図である。
【図４】サージ保護装置の実施例を示す回路図である。
【図５】交流専用のサージ保護装置の実施例を示す回路図である。
【図６】交流専用のサージ保護装置の実施例を示す回路図である。
【符号の説明】
１、５、11 ＭＯＳ
６ＳＣＲ
２、12、13 抵抗
４、７、９、14、15、16、18 ダイオード
３、８、17、19 コンデンサー
10、20 コイル[0001]
[Industrial application fields]
The present invention relates to a surge protection device for protecting a load circuit from lightning and a surge caused by opening and closing of a reactance circuit.
[0002]
[Prior art]
In conventional surge protection, a surge absorber is connected between a power supply line and ground (earth) on the power supply side of a load circuit to be protected.
[0003]
[Problems to be solved by the invention]
In the conventional surge protection, when a voltage with a steep rise rate (surge) is applied, the voltage at which the surge absorber starts discharging (discharge start voltage) is 3 to 5 times the normal power supply voltage. There is a problem that a large voltage is applied to the load circuit until the discharge voltage decreases.
[0004]
The present invention provides a surge protection device, a surge absorber and a load circuit, in which when a surge with a steep rise rate is applied, the internal resistance instantaneously becomes very large, and the internal resistance decreases as the surge voltage decreases. It is an object of the present invention to provide a surge protection device that can be connected in series to a load circuit so that a large surge voltage (discharge start voltage) is not applied to the load circuit.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, in the surge protection device of the present invention, a MOSFET (hereinafter referred to as MOS) is connected in series with the load circuit between the surge absorber and the load circuit. By changing the gate voltage, the internal resistance of the MOS is instantaneously increased so that a large surge voltage is not applied to the load circuit.
[0006]
【Example】
An embodiment will be described with reference to FIG. The drain of the depletion type N-type MOS 1 is connected to the positive terminal A of the power source, the source of the MOS 1 is connected to the load circuit, the gate of the MOS 1 is connected to the resistor 2 and the capacitor 3, and then connected to the gate of the MOS 1 of the resistor 2 The other end of the capacitor 3 is connected to the source of the MOS1, the end of the capacitor 3 not connected to the gate of the MOS1 is connected to the anode of the diode 4, and the cathode of the diode 4 is connected to the ground terminal B of the power source. The end of the load circuit that is not connected to the source of the MOS 1 is connected to the ground terminal B of the power source.
[0007]
The surge absorber is assumed to be connected between the terminals AB on the power supply side from the MOS1.
[0008]
Now, it is assumed that a DC positive steady voltage of 100 V is applied between the terminals AB, and a normal current flows in the load circuit. At this time, the gate voltage (Vgs) of the MOS 1 is 0 V, and the capacitor 3 is charged with a voltage obtained by subtracting the forward voltage of the diode 4 from the power supply voltage, and is charged with that voltage. The MOS1 is in a conductive state and the internal resistance is small.
[0009]
Next, when a positive steep surge voltage is applied and a large discharge start voltage of the surge absorber is applied between the terminals AB, the capacitor 3 is charged with a delay due to the time constant of the resistor 2 and the capacitor 3. When the voltage at the terminal A starts to rise and the voltage at the source of the MOS 1 (the voltage between the source and the ground) rises slightly, the terminal voltage of the capacitor 3 (the voltage between the positive terminal of the capacitor 3 and the ground) does not rise. The gate voltage (Vgs) of the MOS1 is lowered by the increase of the source voltage. When the voltage at the terminal A is further increased, the gate voltage (Vgs) is further decreased.
[0010]
For this reason, at the moment when the surge voltage is applied, the gate voltage of the MOS1 drops to near the threshold voltage of the MOS1, and the internal resistance of the MOS1 becomes very large. In proportion to the ratio of the very large internal resistance of MOS1 and the internal resistance of the load circuit, most of the voltage increased by the surge is applied to MOS1, and no large surge voltage is applied to the load circuit. Next, when the surge voltage disappears, the gate voltage (Vgs) becomes 0 V, and the MOS1 returns to a conductive state with a small internal resistance.
[0011]
Therefore, the circuit of this embodiment serves as a surge protection device that can prevent a surge so that a large surge voltage is not applied to the load circuit.
[0012]
The surge protection device of this embodiment can also be used in an AC circuit. In the case of alternating current, this surge protection device is connected to both of the two power supply lines.
Now, for the sake of clarity, a surge protection device for one of the AC lines will be described. The ground can be connected to the other line of the power supply line, or a neutral line can be provided and connected to the neutral line. Therefore, the cathode of the diode 4 can be connected to the other power supply line, or can be connected to the neutral line of the ground.
[0013]
It is assumed that a steady voltage of AC 100V is applied between the terminals AB and a normal current is flowing through the load circuit. The gate voltage (Vgs) of MOS1 is 0V in the period of forward voltage with respect to MOS1, and capacitor 3 has a voltage obtained by subtracting forward voltage of diode 4 from the positive peak value of the power supply voltage. Will be charged at that voltage. The MOS 1 is in a conductive state with respect to the forward voltage, and the internal resistance is small.
[0014]
Since the diode 4 is connected in series with the capacitor 3, the terminal voltage of the capacitor 3 charged (the voltage between the positive terminal of the capacitor 3 and the ground) is AC when the period of the forward voltage is AC. Even when the voltage cycle is in the opposite direction, the discharge is maintained without being discharged.
[0015]
Therefore, when a positive steep surge voltage is applied in the forward cycle of AC and a large discharge start voltage of the surge absorber is applied between the terminals AB, the capacitor 3 has a resistance 2 as in the case of the DC power supply. And the capacitor 3 is charged with a delay, so that the voltage at the terminal A starts to rise, and when the voltage at the source of the MOS 1 (the voltage between the source and ground) rises slightly, the terminal voltage of the capacitor 3 (the capacitor 3 Therefore, the gate voltage (Vgs) of the MOS1 is lowered by the increase of the source voltage. When the voltage at the terminal A is further increased, the gate voltage (Vgs) is further decreased.
[0016]
Therefore, at the moment when a forward surge voltage is applied in alternating current, the gate voltage of MOS1 drops to near the threshold voltage of MOS1, the internal resistance of MOS1 becomes very large, and the load circuit has a large surge voltage. No voltage is applied. Therefore, the circuit of the embodiment of FIG. 1 serves as a surge protection device that can prevent a surge so that a large surge voltage is not applied to the load circuit even in an AC circuit.
[0017]
Next, a DC negative steady voltage of 100 V is applied between the terminals CB, and an embodiment of a protection device against a negative surge will be described with reference to FIG.
The drain of the depletion type P-type MOS 5 is connected to the negative terminal C of the power source, the source of the MOS 5 is connected to the load circuit, the gate of the MOS 5 is connected to the resistor 2 and the capacitor 3, and the resistor 2 is connected to the gate of the MOS 5 The other end of the capacitor 3 is connected to the source of the MOS 5, the end of the capacitor 3 not connected to the gate of the MOS 5 is connected to the cathode of the diode 4, and the anode of the diode 4 is connected to the ground terminal B of the power source. The end of the load circuit that is not connected to the source of the MOS 5 is connected to the ground terminal B of the power source.
[0018]
The surge absorber is assumed to be connected between the terminals CB on the power supply side from the MOS 5.
[0019]
Now, it is assumed that a normal DC negative voltage of 100 V is applied between the terminals CB, and a normal current is flowing in the load circuit. At this time, the gate voltage (Vgs) of the MOS 5 is 0 V, and the capacitor 3 is charged with a voltage obtained by subtracting the forward voltage of the diode 4 from the power supply voltage, and is charged with that voltage. The MOS 5 is in a conductive state and the internal resistance is in a small state.
[0020]
Next, when a negative steep surge voltage is applied to the terminal C and a large discharge start voltage of the surge absorber is applied between the terminals CB, the positive and negative voltages are reversed, but as in the embodiment of FIG. The capacitor 3 is charged with a delay due to the time constants of the resistor 2 and the capacitor 3, so that the voltage at the terminal C starts to decrease, and when the voltage at the source of the MOS 5 (the voltage between the source and ground) decreases slightly, The gate voltage (Vgs) is increased by the drop of the source voltage. When the voltage at the terminal C further decreases, the gate voltage (Vgs) increases further.
[0021]
For this reason, at the moment when the surge voltage is applied, the gate voltage of the MOS 5 rises to near the threshold voltage of the MOS 5, the internal resistance of the MOS 5 becomes very large, and a large surge voltage is not applied to the load circuit. When the surge voltage disappears, the gate voltage (Vgs) becomes 0 V, and the MOS 5 returns to a conductive state with a small internal resistance, and functions as a surge protection device.
The surge protection device of this embodiment can also be used in an AC circuit. In the case of alternating current, this surge protection device is connected to both of the two power supply lines.
[0022]
Next, an embodiment in which a thyristor (SCR) is incorporated as a surge absorber in the protection circuit of the embodiment of FIG. 2 will be described with reference to FIG.
The drain of MOS5 is connected to the negative terminal C of the power supply, the source of MOS5 is connected to the load circuit, the gate of MOS5 is connected to resistor 2 and capacitor 3, and not connected to the gate of MOS5 of resistor 2 Is connected to the source of the MOS 5, the other end of the capacitor 3 not connected to the gate of the MOS 5 is connected to the cathode of the diode 4, the anode of the diode 4 is connected to the ground terminal B of the power source, and The other end not connected to the source of the MOS 1 is connected to the ground terminal B of the power source, the anode of the SCR 6 is connected to the ground terminal B, the cathode of the SCR 6 is connected to the minus terminal C, and the anode of the diode 7 is connected to the MOS 5 The cathode of the diode 7 is connected to the capacitor 8 and the cathode of the diode 7 of the capacitor 8 The free end of the connected and connected to the cathode of the diode 9, the anode of the diode 9, connected to the ground terminal B, and the gate of SCR6, are connected to the cathode of the diode 7.
[0023]
Now, it is assumed that a minus voltage carrying a signal voltage is applied to the minus terminal C instead of a constant voltage, and a signal current flows. Since the capacitor 8 and the diode 9 are connected in series, a negative constant voltage including a signal voltage is charged and held in the capacitor 8. Therefore, since the capacitor 8 is not charged / discharged by the signal voltage, even if the negative voltage fluctuates due to the signal voltage, the gate current does not flow to the gate of the SCR 6 and the SCR 6 is in a non-conductive state.
[0024]
If only the capacitor 8 is connected between the anode and the gate of the SCR 6 without connecting the diode 9, the SCR 6 may be switched and become conductive due to charging / discharging of the capacitor 8 due to the fluctuation of the signal voltage. Although it cannot be used for the signal line, it can be used for the signal line by connecting the capacitor 8 and the diode 9 in series.
[0025]
When a sharp large negative surge voltage is applied to the terminal C, the displacement current of the capacitor 8 due to the time change (dV / dt) flows to the gate of the SCR 6 and the SCR 6 becomes conductive. When the SCR 6 switches, a certain amount of surge voltage is applied to the SCR 6, but since the internal resistance of the MOS 5 has already increased, the SCR 6 does not apply a surge voltage to the load circuit. A surge current can be passed to bring the surge voltage close to the ground voltage.
[0026]
When a slow large negative surge voltage is applied to the terminal C, the gate current of the SCR 6 does not flow from the capacitor 8, but due to the slow surge voltage, the internal resistance of the MOS 5 increases and a potential difference occurs between both ends of the MOS 5. Due to the potential difference, the gate current flows from the diode 7 and the SCR 6 switches and becomes conductive, so that the surge current can be made to flow close to the ground voltage without applying the surge voltage to the load circuit.
[0027]
For a slow surge voltage, a zener diode can be connected in parallel to the capacitor 8 and the diode 9, and current can be passed from the zener diode to the gate to switch the SCR 6, but a zener diode is used. Then, every time the steady voltage of the signal line applied to the terminal C changes, it is necessary to change the Zener diode. However, by flowing a gate current from the diode 7, it can be used even if the steady voltage of the signal line changes. The load circuit can be protected from a surge.
[0028]
Next, another embodiment will be described with reference to FIG. The drain of the depletion type N-type MOS 1 is connected to the positive terminal A of the power source, the source of the MOS 1 is connected to the coil 10, and the end of the coil 10 not connected to the source of the MOS 1 is connected to the load circuit. The gate is connected to the end of the coil 10 not connected to the source of the MOS1, and the end of the load circuit not connected to the coil 10 is connected to the negative (ground) terminal B of the power source.
[0029]
The surge absorber is assumed to be connected between the terminals AB on the power supply side from the MOS1.
[0030]
Now, it is assumed that a DC positive steady voltage of 100 V is applied between the terminals AB, and a normal current flows in the load circuit. The MOS 1 is in a conductive state and the internal resistance is small. Next, when a positive steep surge voltage is applied, a large discharge start voltage of the surge absorber is applied between the terminals AB, and if an overcurrent suddenly flows, the sudden current change occurs at both ends of the coil 10. A voltage is generated to prevent it. When a voltage is generated at both ends of the coil 10, the gate voltage (Vgs) of the MOS 1 is lowered by the magnitude of the generated voltage. Therefore, when a large voltage is generated at both ends of the coil 10, the gate voltage of the MOS 1 is lowered to near the threshold voltage.
[0031]
For this reason, at the moment when the surge voltage is applied, the gate voltage of the MOS1 drops to near the threshold voltage of the MOS1, and the internal resistance of the MOS1 becomes very large. Therefore, most of the voltage increased by the surge is applied to the MOS1. Therefore, a large surge voltage is not applied to the load circuit. When the surge voltage disappears, the gate voltage (Vgs) becomes 0 V, and the MOS1 returns to a conductive state with a small internal resistance.
[0032]
Therefore, the circuit of this embodiment serves as a surge protection device that can prevent a surge so that a large surge voltage is not applied to the load circuit. The surge protection device of this embodiment can be used in an AC circuit as in the embodiment of FIG. In the case of alternating current, this surge protection device is connected to both of the two power supply lines.
[0033]
Next, another embodiment will be described with reference to FIG. The surge protection device of this embodiment is dedicated to an AC circuit, and this surge protection device is connected to both of the two power supply lines. Similarly to the above, for the sake of easy understanding, a surge protection device for one of the AC power supply lines will be described. The ground can be connected to the other line of the power supply line, or a neutral line can be provided and connected to the neutral line. Therefore, the cathode of the diode 18 can be connected to the other power supply line, or can be connected to the neutral line of the ground.
[0034]
The drain of the enhancement type N-type MOS 11 is connected to one terminal D of the power supply, the source of the MOS 11 is connected to the load circuit, and the end not connected to the source of the MOS 11 of the load circuit is connected to the other terminal E of the power supply. Connect the gate of MOS11 to the cathode of diode 15, connect the anode of diode 15 to resistors 12 and 13, and connect the end of resistor 12 that is not connected to the anode of diode 15 to the drain of MOS11. The other end of the resistor 13 not connected to the anode of the diode 15 is connected to the cathode of the diode 14, the anode of the diode 14 is connected to the terminal E, and the gate of the MOS 11 is also connected to the cathode of the Zener diode 16. , Connected to capacitor 17, and the anode of Zener diode 16 is connected to the source of MOS11 and to the gate of MOS11 of capacitor 17 End towards not connected to the anode of the diode 18, connects the cathode of the diode 18 to the terminal E.
[0035]
The surge absorber is assumed to be connected between the terminals DE on the power supply side from the MOS 11.
[0036]
Now, when an AC 100V steady voltage is applied across the terminal DE and applied to the enhancement type MOS 11, the gate of the MOS 11 is connected to the drain of the MOS 11 through the resistor 12 and the diode 15 in the first period in the forward direction. Therefore, the gate voltage (Vgs) of the MOS 11 is close to the drain voltage (Vds) of the MOS 11. Since the gate voltage of the MOS 11 is not so high (high), the internal resistance of the MOS 11 is a little high.
[0037]
In the next reverse cycle of the AC voltage, a reverse current flows from the source to the drain of the MOS 11, but also flows through the diode 14 and the resistors 13 and 12. Then, if the ratio of the resistance values of the resistor 12 and the resistor 13 is selected so that the voltage drop in the resistor 12 due to the reverse current becomes the value of the appropriate gate voltage (Vgs) of the MOS 11 (10 to 15 V). The voltage drop in the resistor 12 is charged to the gate of the MOS 11 as the gate voltage (Vgs) of the MOS 11. Further, the gate voltage of the MOS 11 does not become larger than the Zener voltage of the Zener diode 16.
[0038]
Even when the next forward period of the AC voltage is reached, the gate voltage of the MOS 11 is blocked by the diode 15 and is not discharged and held, so that from the beginning of the next forward period, the MOS 11 The gate voltage becomes an appropriate gate voltage, and the MOS 11 becomes a conductive state with a small internal resistance, and the conductive state is maintained in the subsequent period.
[0039]
The capacitor 17 has a voltage obtained by subtracting the forward voltage of the diodes 15 and 18 from the voltage obtained by adding the gate voltage (Vgs) of the MOS 11 to the peak value of the voltage drop of the load circuit in the period of the AC forward voltage. Charged and charged at that voltage. And since the diode 18 is connected in series with the capacitor 17, the terminal voltage of the charged capacitor 17 (the voltage between the positive terminal of the capacitor 17 and the ground) becomes a cycle of the voltage in the reverse direction of the alternating current. Even if it does not discharge, it is held.
[0040]
Therefore, when a positive steep surge voltage is applied in the forward period of alternating current, and a large discharge start voltage of the surge absorber is applied between the terminals DE, the capacitor 17 depends on the time constant of the resistor 12 and the capacitor 17. Since charging is delayed, the voltage at the terminal D starts to rise, and when the source voltage of the MOS 11 (the voltage between the source and ground) rises slightly, the terminal voltage of the capacitor 17 (the voltage between the positive terminal of the capacitor 17 and the ground) ) Does not increase, the gate voltage (Vgs) of the MOS 11 decreases by the increase of the source voltage. When the voltage at the terminal D is further increased, the gate voltage (Vgs) is further decreased.
[0041]
For this reason, at the moment when an AC forward surge voltage is applied, the gate voltage of the MOS 11 drops to near the threshold voltage of the MOS 11 and the internal resistance of the MOS 11 becomes very large. In proportion to the ratio of the very large internal resistance of the MOS 11 and the internal resistance of the load circuit, most of the voltage raised by the surge is applied to the MOS 11 and no large surge voltage is applied to the load circuit. Next, when the surge voltage disappears, the gate voltage becomes the original voltage, and the MOS 11 returns to a conductive state with a small internal resistance.
[0042]
Therefore, the circuit of the embodiment of FIG. 5 can serve as a surge protection device that can prevent a surge so that a large surge voltage is not applied to the load circuit in the AC circuit.
[0043]
Next, another embodiment dedicated to an AC circuit will be described with reference to FIG.
Since this embodiment is obtained by changing a part of the embodiment of FIG. 5, the same parts as those in FIG.
In the surge protection device of this embodiment, the surge protection device is connected to both of the two AC power supply lines. Similarly to the above, for the sake of easy understanding, the surge protection device for one of the AC lines will be described.
[0044]
The drain of the enhancement type N-type MOS 11 is connected to one terminal D of the power source, the source of the MOS 11 is connected to the coil 20, and the other end of the coil 20 not connected to the source of the MOS 11 is connected to the load circuit. The other end of the circuit that is not connected to the coil 20 is connected to the other terminal E of the power supply, the gate of the MOS 11 is connected to the cathode of the diode 15, the anode of the diode 15 is connected to the resistors 12 and 13, and the resistor 12 The other end of the diode 15 that is not connected to the anode is connected to the drain of the MOS 11, the other end of the resistor 13 that is not connected to the anode of the diode 15 is connected to the cathode of the diode 14, and the anode of the diode 14 is connected Connected to terminal E, the gate of MOS11 is also connected to the cathode of zener diode 16 and capacitor 19, and to the anode and capacitor of zener diode 16. The edge of which is not connected to the gate of MOS11 Sir 19, is connected to the end of which is not connected to the source of MOS11 coil 20.
[0045]
The surge absorber is assumed to be connected between the terminals DE on the power supply side from the MOS 11.
[0046]
Now, when an AC 100V steady voltage is applied across the terminal DE and applied to the enhancement type MOS 11, the gate voltage (Vgs) of the MOS 11 is close to the drain voltage (Vds) of the MOS 11 in the first period in the forward direction. Therefore, the internal resistance of the MOS 11 is a little large.
[0047]
In the next reverse cycle of the AC voltage, the voltage drop in the resistor 12 due to the reverse current is charged to the gate of the MOS 11 and the capacitor 19 as the gate voltage (Vgs) of the MOS 11. Further, the gate voltage of the MOS 11 does not become larger than the Zener voltage of the Zener diode 16.
[0048]
Even when the next forward cycle of the AC voltage is reached, the gate voltage of the MOS 11 and the charge voltage of the capacitor 19 are blocked by the diode 15 and are not discharged and held, so the next forward cycle From the beginning, the gate voltage of the MOS 11 becomes an appropriate gate voltage, and the MOS 11 becomes a conductive state with a small internal resistance, and the conductive state is maintained in the subsequent period.
[0049]
Therefore, a positive steep surge voltage is applied in the forward period of alternating current, and a large discharge start voltage of the surge absorber is applied between the terminals DE. If an overcurrent suddenly flows, both ends of the coil 20 A voltage is generated to prevent the sudden current change.
[0050]
When a voltage is generated at both ends of the coil 20, the generated voltage lowers the gate voltage of the MOS 11. When a large voltage is generated at both ends of the coil 20, the gate voltage (Vgs) of the MOS 11 is lowered to near the threshold voltage.
[0051]
For this reason, at the moment when an AC forward surge voltage is applied, the gate voltage of the MOS 11 drops to near the threshold voltage of the MOS 11 and the internal resistance of the MOS 11 becomes very large. Most of the voltage increased by the surge is applied to the MOS 11, and a large surge voltage is not applied to the load circuit. Next, when the surge voltage disappears, the gate voltage becomes the original voltage, and the MOS 11 returns to a conductive state with a small internal resistance.
[0052]
Therefore, the circuit of the embodiment of FIG. 6 can serve as a surge protection device that can prevent a surge so that a large surge voltage is not applied to the load circuit in the AC circuit.
[0053]
5 and FIG. 6 uses an N-type MOS, but it can also be configured with a P-type MOS and can be configured to prevent a negative surge voltage.
[0054]
【The invention's effect】
Since the present invention is configured as described above, the following effects can be obtained.
[0055]
Even if a steep surge voltage is applied, and a large discharge start voltage of the surge absorber is applied between the power supply terminals, most of the voltage increased by the surge is applied to the surge protection device, so that a large surge voltage is not applied to the load circuit. Can be.
[0056]
Even if a slow surge voltage is applied, the internal resistance of the surge protection device increases before the surge absorber functions, so that a large surge voltage is not applied to the load circuit.
[0057]
By charging so that the gate voltage of the enhancement type N-type MOS is equal to or higher than the threshold voltage by the reverse cycle voltage of the AC power supply, and maintaining the charged voltage in the forward cycle without discharging it. The N-type MOS can be used on the high side without using a booster circuit such as a charge pump.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of a surge protection device.
FIG. 2 is a circuit diagram showing an embodiment of a surge protection device.
FIG. 3 is a circuit diagram showing an embodiment of a surge protection device incorporating a surge absorber.
FIG. 4 is a circuit diagram showing an embodiment of a surge protection device.
FIG. 5 is a circuit diagram showing an embodiment of a surge protection device dedicated to AC.
FIG. 6 is a circuit diagram showing an embodiment of an AC-dedicated surge protection device.
[Explanation of symbols]
1, 5, 11 MOS
6 SCR
2, 12, 13 Resistor 4, 7, 9, 14, 15, 16, 18 Diode 3, 8, 17, 19 Capacitor
10, 20 coils

Claims

A resistor (2) is connected between the gate and source of the depletion type N-type MOS (1), and a capacitor (3) and a forward diode (4) are connected between the gate of the depletion type N-type MOS (1) and the ground. ) Are connected in series, the drain of the depletion type N-type MOS (1) is the positive terminal, and the source is connected to the load circuit.

A resistor (2) is connected between the gate and source of the depletion type P-type MOS (5), and a capacitor (3) and a diode in the reverse direction (4) are connected between the gate of the depletion type P-type MOS (5) and the ground. ) In series, a depletion type P-type MOS (5) drain is a negative terminal, and the source is connected to a load circuit.

A resistor (2) is connected between the gate and source of the depletion type P-type MOS (5), and the capacitor (3) and the first diode in the reverse direction are connected between the gate of the depletion type P-type MOS (5) and the ground. (4) are connected in series, the anode of the thyristor (6) is connected to the ground, the cathode of the thyristor (6) is connected to the drain of the depletion type P-type MOS (5), and the anode of the second diode (7) was connected to the source of the depletion type P-type MOS (5), the cathode of the second diode (7) connected to the gate of the thyristor (6), between the anode and gate of the thyristor (6), a third forward A diode (9) and a capacitor (8) are connected in series, the depletion type P-type MOS (5) drain is the negative terminal, and the source is the load circuit. Surge protection device, characterized by being connected to

The source of the depletion type N-type MOS (1) is connected to one end of the coil (10), the gate of the depletion type N-type MOS (1) is connected to the other end of the coil (10), and the depletion type N-type MOS (1 ) Is a positive terminal and the other end of the coil (10) is connected to a load circuit.

The drain of the enhancement type N-type MOS (11) is connected to one terminal D of the power source, the source of the enhancement type N-type MOS (11) is connected to one end of the load circuit, and the other end of the load circuit is connected to the other side of the power source. connected to a terminal E, between the terminals DE, first resistor (12), a second resistor (13) and the reverse direction of the first diode (14) connected in series, a first resistor (12) and the second resistor between the gate connection points and enhancement mode N-type MOS (13) (11) connects the forward direction of the second diode (15), between the gate and source of the enhancement type N-type MOS (11), opposite By connecting a zener diode (16) in the direction and connecting a capacitor (17) and a third diode (18) in the forward direction in series between the gate of the enhancement type N-type MOS (11) and the terminal E , Negative voltage at terminal D, terminal E The period where the voltage of the lath is applied, charges the gate voltage to charge the gate and a capacitor (17) of enhancement type N-type MOS (11) as an enhancement type N-type MOS (11) conducts, the positive terminal D And a negative voltage applied to the terminal E, the charged gate voltage is not discharged, but is retained.

The drain of the enhancement type N-type MOS (11) is connected to one terminal D of the power supply, the source of the enhancement type N-type MOS (11) is connected to one end of the coil (20), and the other end of the coil (20) is connected. connected to one end of the load circuit, the other end of the load circuit is connected to the other terminal E of the power source, between the terminals DE, first resistor (12), a second resistor (13) and the reverse direction of the first diode ( 14) are connected in series, and a forward second diode (15) is connected between the connection point of the first resistor (12) and the second resistor (13) and the gate of the enhancement type N-type MOS (11). By connecting a Zener diode (16) and a capacitor (19) in the reverse direction in parallel between the gate of the enhancement-type N-type MOS (11) and the other end of the coil (20), the terminal D is negative. of voltage, in the period a positive voltage is applied to the terminal E, Enhan Charges the gate voltage to charge the gate and a capacitor (19) of Enha Nsumento type N-type MOS as instrument type N-type MOS (11) are closed (11), a positive voltage to the terminal D, the negative terminal E A surge protection device that retains the charged gate voltage without discharging it during a period when the voltage is applied.