JP3657901B2 - Optical disk device - Google Patents

Optical disk device Download PDF

Info

Publication number
JP3657901B2
JP3657901B2 JP2001312982A JP2001312982A JP3657901B2 JP 3657901 B2 JP3657901 B2 JP 3657901B2 JP 2001312982 A JP2001312982 A JP 2001312982A JP 2001312982 A JP2001312982 A JP 2001312982A JP 3657901 B2 JP3657901 B2 JP 3657901B2
Authority
JP
Japan
Prior art keywords
reproduction signal
signal
reproduction
equalization
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001312982A
Other languages
Japanese (ja)
Other versions
JP2003123402A (en
Inventor
裕 柏原
長作 能弾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001312982A priority Critical patent/JP3657901B2/en
Publication of JP2003123402A publication Critical patent/JP2003123402A/en
Application granted granted Critical
Publication of JP3657901B2 publication Critical patent/JP3657901B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、光ディスク装置であって、特にＰＲＭＬ方式を用いる光ディスク装置に関する。
【０００２】
【従来の技術】
最近、ＤＶＤ（Digital Versatile Disc）等の光ディスクに対する記録再生処理を行う光ディスク装置が広く普及してきており、様々な方式での開発が行われ製品化されている。例えば、光ディスク装置の記録再生処理の方式として、ＰＲＭＬ（Partial Response and Maximum Likelihood）方式があり、図１９はこの方式を用いた光ディスク装置の一般的構成を示している。
【０００３】
図１９において、光ディスクに記録された情報は、ＰＵＨ（ピックアップヘッド：Pick Up Head）を用いて微弱なアナログ信号として再生される。アナログ信号はプリアンプで増幅され十分な信号レベルとなった後、アナログのＡＦＣ（Auto Offset Controller、自動オフセット制御器、以下ＡＦＣとする）、アナログのＡＧＣ（Auto Gain Controller、自動利得制御器、以下ＡＧＣとする）でオフセットとゲインが調整され、続いて、ＡＤコンバータ（Analog to Digital Converter）でデジタル信号へ変換される。デジタル化された再生信号は、適応型等化器で誤差信号に応じて所定のＰＲ特性に近づくように等化された後、適応型ビタビ復号器で二値の復号データを得る。
【０００４】
又、図２０に適応型等化器に用いられる等化係数制御器の構成を示す。遅延器により位相調整された再生信号を遅延させるように縦続接続された４個の単位遅延素子と、これらの単位遅延素子の入出力と誤差信号との乗算を行う５個の乗算器と、乗算器の出力を各々累積加算する累積加算器と、累積加算器の出力に制御感度α（０＜α＜１）を乗じる乗算器と、乗算器の出力と等化器に設定されている現在の等化係数を加算する加算器、および現在の等化係数を保持するメモリから構成されている。
【０００５】
このように再生信号の変化に応じて等化係数を制御した等化器を適応等化器と呼び、適応等化器については、例えば、電子情報通信学会誌Ｖｏｌ.８１, Ｎｏ.５, ｐｐ.４９７-５０５（１９９８年５月）に開示されている。
【０００６】
更に図２１に適応型ビタビ復号器に用いられる参照レベル制御器の構成を示す。これにより、等化信号とビタビ復号器中のパスメモリから算出される生き残りパスとから、参照レベルを計算する。等化信号を生き残りパスを用いて、レベル毎に分割された複数のメモリに蓄積し、レベル毎にメモリに蓄積された値の平均値を求め、それを参照レベルとする。
【０００７】
次に図２２を用いて種々のＰＲ特性について説明する。図２２の（ａ）〜（ｄ）は、それぞれ記録データ、記録波形、ピット系列、再生波形を示す。図２２の（ｄ）の再生波形に対し、等化器でＰＲ（１，１）特性、ＰＲ（１，２，１）特性、ＰＲ（１，２，２，１）特性に基づく等化を行った場合の等化後の波形を図２２の（ｅ）、（ｆ）、（ｇ）にそれぞれ示す。ＰＲ（１，１）特性とは、インパルス応答が、連続する２識別点に各々１：１の割合で現れる特性をいう。ＰＲ（１，２，１）特性とは、インパルス応答が、連続する３識別点に各々１：２：１の割合で現れる特性をいう。ＰＲ（１，２，２，１）特性とは、インパルス応答が、連続する４識別点に各々１：２：２：１の割合で現れる特性をいう。図示しないが、他のＰＲ特性についても同様である。
【０００８】
図２２の（ｅ）、（ｆ）、（ｇ）に示した通り、ＰＲ（１，１）特性→ＰＲ（１，２，１）特性→ＰＲ（１，２，２，１）特性の順に等化後の波形は鈍った特性になっていることが分かる。ＰＲＭＬ方式では、再生波形の特性に近いＰＲ特性へ波形等化することにより、等化器での信号劣化成分の増加を抑制できる。
【０００９】
ＰＲＭＬ方式の再生信号処理系において、等化器の後に配置される検出器には、最尤復号器の代表的な一つであるビタビ復号器が一般に用いられる。等化器で再生波形はＰＲ（１，２，２，１）特性へ等化されたとすると、ビタビ復号器は、ＰＲ（１，２，２，１）特性を満たす全ての系列の中から等化信号のサンプル系列との誤差が最も小さい系列を選択し、選択された系列に対応する復号データを出力する。ＰＲＭＬ方式では、復号を１つのサンプル値から行なうのではなく、複数のサンプル値から行なうため、サンプル値間で相関を持たない信号劣化成分に対する耐性が強い。
【００１０】
このような光ディスク装置が扱う光ディスクでは、本来記録すべきデータの他に、ＰＬＬ（Phase Lock Loop）回路の引き込み等に利用されるＶＦＯ（Variable Frequency Oscillator、可変周波数発振器、以下、ＶＦＯとする）と呼ばれる反復パタンが記録されている。ＶＦＯのパタンとしては、００００１１１１００００１１１１…のいわゆる４Ｔ反復パタンが用いられる。記録密度が高い場合には、図２４で示すようにＶＦＯ部とデータ部とで再生信号エンベロープが異なる。
【００１１】
ところが、このように図２５の（ａ）で示す如くＶＦＯ部とデータ部とで再生信号エンベロープが異なる場合、自動ゲイン制御回路でＶＦＯ部の再生信号エンベロープを所定の振幅に増幅しようとするため、データ部開始直後の再生信号エンベロープが所定よりも大きくなり、図２５の（ｂ）に示すように識別性能の劣化を招いてしまう。
【００１２】
また、ＶＦＯ部とデータ部とでは再生信号特性が異なるため、図２５の（ｃ）に示す如く、等化係数を適応制御する場合、誤差信号のＲＭＳ（Root Mean Square）値が、ＶＦＯ部とデータ部とで大きく異なってしまう。このことは、等化係数制御の収束時間の増加や等化係数の発散を招き、更にＶＦＯ部とデータ部との再生信号特性の差は、参照レベル制御にも参照レベルの不安定性を招くという問題がある。
【００１３】
又更に、実際の再生信号には、図２６のグラフに示すようにアシンメトリと呼ばれる上下非対称性が含まれる。この場合、従来の自動ゲイン制御回路では、識別性能を最良とするレベルからずれたレベルをオフセットレベルとしてしまう。
【００１４】
【発明が解決しようとする課題】
すなわち従来の光ディスク装置においては、ＶＦＯ部とデータ部とで再生信号エンベロープが異なる場合、ＡＧＣで、ＶＦＯ部の再生信号エンベロープを所定の振幅に増幅しようとするため、データ部開始直後の再生信号エンベロープが所定よりも大きくなり、識別性能の劣化を招くという問題がある。
【００１５】
又、ＶＦＯ部とデータ部とでは再生信号特性が異なるため、等化係数を適応制御する場合、誤差信号のＲＭＳ（Root Mean Square）値が、ＶＦＯ部とデータ部とで大きく異なり、等化係数制御の収束時間の増加、あるいは、等化係数の発散を招き、ＶＦＯ部とデータ部との再生信号特性の差は、参照レベル制御にも参照レベルを不安定にするという問題がある。
【００１６】
又更に、実際の再生信号には、アシンメトリと呼ばれる上下非対称性が含まれ、従来のＡＧＣでは、識別性能を最良とするレベルからずれたレベルをオフセットレベルとしてしまうという問題がある。
【００１７】
又更に従来の光ディスク装置では、アナログのＡＦＣによるオフセット制御、アナログのＡＧＣによるゲイン制御を用いているため、デジタルによる制御値をＤＡ変換する必要があり、又、十分な高速制御を行うことができないという問題がある。
【００１８】
本発明は、再生信号の反復パタンを検出してＶＦＯ部を識別し各々の処理をホールドすることで、識別性能の劣化を抑制して動作安定性を得る光ディスク装置を提供することを目的としている。
【００１９】
【課題を解決するための手段】
本発明は、同心円状又は螺旋状の記憶領域を有する光ディスクを扱う光ディスク装置において、所定回転数で回転される光ディスク上にレーザビームを照射し、この反射波の波形パタンに応じた所定時間幅のデータ列を含む再生信号を検出する再生信号検出手段と、与えられる誤差信号に基づいて等化係数を決定し、これに応じて再生信号検出手段が出力した前記再生信号を等化する再生信号等化手段と、前記再生信号等化手段により等化された再生信号を、最尤復号器により復号化して再生信号を出力する最尤復号手段と、前記最尤復号手段が出力する再生信号が有する所定時間幅のデータ列に対応した、前記所定時間幅でのデータ列を含む理想信号を作成する理想信号作成手段と、前記再生信号等化手段から出力された再生信号が含む前記所定時間幅のデータ列と、前記理想信号作成手段が作成した理想信号が含む前記所定時間幅のデータ列とを比較して、この比較結果に基づき誤差信号を算出して前記再生信号等化手段に供給する誤差信号算出手段と、前記最尤復号手段が出力する再生信号を受け、この中に反復パタンを検出したとき停止信号を生成しこれを、前記再生信号等化手段と前記最尤復号手段と前記再生信号検出手段から再生信号を受け所定処理を施して前記再生信号等化手段に供給する処理手段との中の少なくとも一つに供給し、これにより前記停止信号が供給された手段の処理をホールドさせる反復パタン検出手段とを具備することを特徴とする光ディスク装置である。
【００２０】
本発明では、光ディスクのＶＦＯ部を検出する反復パタン検出器を設け、ＶＦＯ部検出時には、ＡＧＣ、等化係数制御、参照レベル制御等の処理をホールドすることにより識別性能の劣化を抑制することができる。また、アシンメトリが含まれた再生信号であっても、最適なオフセットレベルを計算して識別性能の劣化を抑制することができる。
【００２１】
更に本発明は、同心円状又は螺旋状の記憶領域を有する光ディスクを扱う光ディスク装置において、所定回転数で回転される光ディスク上にレーザビームを照射し、この反射波の波形パタンに応じた所定時間幅のデータ列を含む再生信号を検出する再生信号検出手段と、前記再生信号検出手段から再生信号を受けこれをデジタル信号であるデジタル再生信号にＡＤ変換するＡＤ変換手段と、与えられる誤差信号に対応して、前記ＡＤ変換手段により変換されたデジタル再生信号に関して、中心レベルの理想値からのずれ量を計算し、これをデジタル再生信号から減算するオフセット処理と、前記デジタル再生信号に関して、これの増幅器の増幅率を可変させて振幅の変動を一定範囲とするゲイン制御処理との少なくとも一方を行うデジタル処理手段と、所定の等化係数に基づいて、前記デジタル処理手段が出力した前記デジタル再生信号を等化する再生信号等化手段と、前記再生信号等化手段により等化されたデジタル再生信号を、最尤復号器により復号化してデジタル再生信号を出力する最尤復号手段と、前記最尤復号手段が出力するデジタル再生信号が有する所定時間幅のデータ列に対応した、前記所定時間幅でのデータ列を含む理想信号を作成する理想信号作成手段と、前記再生信号等化手段から出力された再生信号が含む前記所定時間幅のデータ列と、前記理想信号作成手段が作成した理想信号が含む前記所定時間幅のデータ列とを比較して、この比較結果に基づき誤差信号を算出して少なくとも前記デジタル処理手段に供給する誤差信号算出手段とを具備することを特徴とする光ディスク装置である。
【００２２】
本発明によれば、光ピックアップから与えられる再生信号をデジタルによりオフセット処理及びゲイン制御処理を施すことにより、従来のようにアナログのオフセット処理及びゲイン制御処理を行った場合に比べ、高速制御を行うことができる。更に、ＡＤ変換器の前段について、従来のアナログによるオフセット処理回路及びゲイン制御処理回路を使用することが可能なので、既成品への適用が容易となる。又、デジタル信号による制御値をオフセット処理回路及びゲイン制御処理回路に与える際にＤＡ変換を設ける必要がなくなる。
【００２３】
【発明の実施の形態】
以下、図面を用いて本発明に係るＰＲＭＬ再生信号処理装置を用いた光ディスク装置の実施形態を詳細に説明する。図１は本発明に係るＰＲＭＬ再生信号処理装置の第１の実施形態を示すブロック図、図２はＰＲＭＬ再生信号処理装置に用いられるパタン検出器を示すブロック図、図３は等化係数制御器を示すブロック図、図４は参照レベル制御器を示すブロック図、図５はオフセット制御器を示すブロック図、図６はゲイン制御器を示すブロック図である。
【００２４】
＜第１実施形態乃至第６実施形態：反復パタン識別＞
第１実施形態は、再生信号の中に反復パタンを検出することで、光ディスク内のＶＦＯ部を識別し、これに応じて再生信号の処理回路の処理を適宜ホールドすることで、データの識別性能の劣化を防止するＰＲＭＬ再生信号処理装置である。
【００２５】
図１に示された本発明に係る第１の実施形態としてのＰＲＭＬ再生信号処理装置１は、光ディスクＤの近傍に設けられる光ピックアップ１１と、ここから与えられる再生信号を適宜増幅するプリアンプ１２と、プリアンプ１２からのアナログ信号である再生信号をデジタル信号に変換するＡＤコンバータ１３とを有している。更にＡＤコンバータ１３から供給されるデジタル化された再生信号を受けオフセット処理を行うデジタル回路で構成されるＡＦＣ１４、同じくこれに接続されデジタル回路で構成されるゲイン制御を行うＡＧＣ１５、これに接続され再生信号の等化処理を行うデジタル回路として構成される適応型等化器１６、そして、これの後段としてＰＲＭＬ方式の復号器の一例として設けられる適応型ビタビ復号器１７とを有している。又更に、適応型ビタビ復号器１７からの再生信号を受け、理想信号を作成する理想信号作成回路１８、そして、理想信号作成回路８から受けた理想信号と適応型等化器１６からの再生信号とを受ける誤差信号算出器１９とを有しており、理想信号と誤差信号とはそれぞれ、ＡＦＣ１４、ＡＧＣ１５、適応型等化器１６、適応型ビタビ復号器１７に供給されるが、必ずしも全てに供給されなくとも、供給される範囲で各々の制御を安定にし、識別性能の劣化を抑制することができる。更に適応型ビタビ復号器１７からの再生信号を受けた反復パタン検出器２０からも停止信号がそれぞれ、ＡＦＣ１４、ＡＧＣ１５、適応型等化器１６、適応型ビタビ復号器１７に供給され、同様に、供給される範囲で各々の制御を安定にして識別性能の劣化を抑制するものである。
【００２６】
又更にＡＦＣ１４は、オフセット制御器２２と比較器２１とを有し、ＡＧＣ１５はゲイン制御器２４と増幅器２３とを有し、適応型等化器１６は等化係数制御器２６と等化器２５とを有し、適応型ビタビ復号器１７は参照レベル制御器２８とビタビ復号器２７とをそれぞれ有している。
【００２７】
このような構成によるＰＲＭＬ再生信号処理装置１の動作を以下に詳細に説明する。すなわち、光ディスクには、ｄ＝１のＲＬＬ符号を用いて情報が記録されている。また、ＶＦＯとして、４Ｔ繰り返し信号が記録されている。光ディスクに記録された情報は、ＰＵＨ１１を用いて微弱なアナログ信号として再生される。アナログ信号はプリアンプ１２で増幅され十分な信号レベルとなった後、ＡＤコンバータ１３でデジタル信号へ変換される。デジタル信号は、ＡＧＣ１４でゲイン制御、および、第１段のオフセット制御が行なわれる。続いて、後述する第２のオフセット制御が行なわれる。オフセット調整された再生信号は、適応型等化器１６でＰＲ（１，２，２，１）特性を満たすように等化される。等化信号から、ビタビ復号器１７により二値の復号データへと復号化される。
【００２８】
次に、理想信号作成回路１８により再生信号である復号データに基づき、理想信号を算出し、誤差信号算出器１９により理想信号と等化信号とから誤差信号を算出する。更に等化係数制御器２６では誤差信号と再生信号とを受けて、等化係数を算出する。また、参照レベル制御器２８では、誤差信号と理想信号とを受けて参照レベルを算出する。同様に、オフセット制御器２２では、誤差信号と理想信号とを受けてオフセット量を算出する。
【００２９】
ビタビ復号器１７からの復号データは反復パタン検出器２０へも送られ、反復パタン検出器２０では、復号データが４Ｔ反復パタンである場合には、停止信号を出力する。上述した等化係数制御器２６、参照レベル制御器２８、オフセット制御器２２、および、ＡＧＣ１５では、反復パタン検出器２０から停止信号が出力されている間は適応制御を停止し、直前の値をホールドする。４Ｔ反復パタン再生中は、各種適応制御を停止することにより、ＶＦＯ部とデータ部とで再生信号エンベロープが異なる場合でも、図２５で示したようなデータ部先頭でゲインがずれる現象を回避することができる。また、ＶＦＯ部とデータ部とで再生信号特性が異なる場合でも、等化係数、参照レベル、オフセット量の収束時間の増加、発散を抑制することが可能となる。
【００３０】
次に、図２に反復パタン検出器の構成の一例を示す。図２において、復号データを８×ｎ個の単位遅延素子３１で順次遅延し、８ビット毎のｎ個のデータをＡＮＤ回路３２およびＯＲ回路３３により計算する。ＡＮＤ結果とＯＲ結果につきＮＸＯＲ回路３４，３５の出力を計算すると、ｎ個のデータが全て一致していれば、ＮＸＯＲ結果は１になり、それ以外は０となる。８個のＮＸＯＲ出力につきＡＮＤ回路の計算結果により、ＡＮＤ結果を停止信号として出力する。
【００３１】
反復パタン検出器２０では、８ビット周期のパタンがｎ個以上連続して記録されている場合に、停止信号として“１”を出力し、それ以外の場合は“０”を出力する。ｎの値が小さいと、データ部に偶然出てくる反復パタンにも反応してしまう。逆に、ｎの値が大きいと、ＶＦＯ部中でエラーが発生した場合、ＶＦＯ部であるにも関わらず、各種適応制御が動作を再開してしまう。これらを考慮すると、４≦ｎ≦３２が適当な値であると言える。
【００３２】
次に、図３に等化係数制御器の構成の一例を示す。基本的な機能は図２０のものと共通した部分があるが、停止信号により誤差信号と“０”とが切り替えられる点が異なる。すなわち、等化係数制御器２６は、停止信号により誤差信号のスイッチングを制御するスイッチ素子３６と、再生信号を遅延する複数の遅延器３７及び３８と、複数の演算子３９及び累積加算器４０，そして、複数の比較器４１と記憶素子４２とを有している。
【００３３】
このような構成において、停止信号が“０”の時には、スイッチ素子３６は誤差信号側に接続され、通常の適応等化器として動作する。一方、停止信号が“１”の時には、スイッチ素子３６は接地側に接続され、等化係数がホールドされ、例えばＶＦＯ部においても動作安定性が得られる。
【００３４】
次に、図４に参照レベル制御器の構成の一例を示す。参照レベル制御器２８は、誤差信号を停止信号でスイッチングするスイッチ素子４５と、理想信号により電源電位をスイッチングするスイッチ素子４６，４７と、これにそれぞれ接続される複数のカウンタ４８及び累積加算器４９と、これらにそれぞれ接続される複数のスイッチ素子５０と、これらに接続される複数の増幅器５１と、これらに接続される複数の比較器５２と、これらにそれぞれ並列に接続される複数の記憶素子５３とを有している。
【００３５】
このような構成をもつ参照レベル制御器２８は、以下のように動作する。まず、停止信号が０の時の動作を述べる。誤差信号は、理想信号のレベルに対応してスイッチで振り分けられ、各々累積加算器４９に入力する。この時同時に各レベルの生起回数がカウンタ４８で数えられる。所定の時間毎に、レベル毎に累積加算結果を生起回数で除算し、除算結果に制御感度β（０＜β≦１）を乗算することで、更新値を求める。前回の参照レベルに更新値を加算することで、新しく参照レベルを算出する。ただし、参照レベルの初期値は各々０，１，２，３，４，５，６であり、電源投入時は、これらの値がメモリ５３に蓄えられている。参照レベルを更新する際には、カウンタ４８、および累積加算器４９をリセットする。停止信号が“１”の時、スイッチ素子４５により、誤差信号の代わりに“０”が選択される。その結果、累積加算器の値は“０”になり、参照レベルがホールドされることとなり、例えばＶＦＯ部においても動作安定性が得られる。
【００３６】
次に、図５にオフセット制御器の構成の一例を示す。オフセット制御器２２は、停止信号により誤差信号をスイッチングするスイッチ素子５７と、理想信号を受けた中心レベル検出器５５の出力によりそのスイッチングが制御されるスイッチ素子５８と、これの出力に接続される累積加算器５９とを有する。更に、中心レベル検出器５５の出力を受けるカウンタ５６と、累積加算器５９の出力をカウンタ５６の出力でスイッチングするスイッチ素子６０と、この出力を増幅する増幅器６１、更にメモリ６３に並列接続された比較器６２とを有している。
【００３７】
このような構成をもつオフセット制御器２２の動作を説明する。まず、停止信号が０の時の動作を述べる。誤差信号は、理想信号が中心レベル、つまり、レベル３の時にのみ、累積加算器５９へ送られる。この時同時に中心レベルの生起回数がカウント５６される。所定の時間毎に、累積加算値を生起回数で除算し、除算結果に制御感度γ（０＜γ≦１）を乗算することで、更新値を求める。前回のオフセット値に更新値を加算することで、新しくオフセット値を算出する。ただし、オフセット値の初期値は“０”であり、電源投入時は、“０”がメモリに蓄えられている。オフセット値を更新する際には、カウンタ５６、および累積加算器５９の値をリセットする。停止信号が“１”の時、スイッチ素子５７により、誤差信号の代わりに“０”が選択される。その結果、累積加算値は“０”になり、オフセット値がホールドされることなるため、例えばＶＦＯ部においても動作安定性が得られる。
【００３８】
これにより図５のオフセット制御器の使用によって、再生信号にアシンメトリが含まれている場合でも、最適なオフセット量が算出でき、その結果、識別性能の劣化を抑制することが可能となる。
【００３９】
以上、図４、５の比較から明らかなように、図５のオフセット制御器２２は、更新周期、更新感度、初期値を除いて、図４の参照レベル制御器２８のレベル３に対応する部分と同じである。オフセット制御器２２と参照レベル制御器２８の更新周期が同じである場合には、参照レベル制御器２８の一部をオフセット制御器２２として共用することができる。
【００４０】
更に図６にＡＧＣ回路の構成の一例を示す。すなわち、図６のＡＧＣ回路２４は、停止信号で誤差信号のスイッチングを行うスイッチ素子７４と、理想信号を受ける最小レベル検出器７２の出力によりスイッチングを行うスイッチ素子７５と、この出力を受ける累積加算器７６とを有している。更に最小レベル検出器７２の出力を受けるカウンタ７３とカウンタの出力により累積加算器７６のスイッチングを行うスイッチ素子７７とを有している。
【００４１】
同様に、停止信号で誤差信号のスイッチングを行うスイッチ素子６８と、理想信号を受ける最大レベル検出器６６の出力によりスイッチングを行うスイッチ素子６９と、この出力を受ける累積加算器７０とを有している。更に最大レベル検出器６６の出力を受けるカウンタ６７とカウンタの出力により累積加算器７０のスイッチングを行うスイッチ素子７１とを有している。
【００４２】
これら二つのスイッチ素子７１，７７の出力を比較する比較器７８と、この出力を増幅する増幅器７９、その出力とメモリ８２を経由した増幅器８０の出力とを比較する比較器８１とを有しており、この出力がゲインとして供給される。
【００４３】
このような構成を有するＡＧＣ回路２４は、以下のように動作するものである。すなわち、停止信号が“０”の時、再生信号から、オフセット値、信号振幅が計算され、これらの値を用いて、オフセット調整、ゲイン調整を行なう。停止信号が“１”の時、オフセット値、信号振幅がホールドされ、ホールドされた値でオフセット調整、ゲイン調整を行なう。これにより、例えばＶＦＯ部においても動作安定性が得られる。
【００４４】
以上説明したように、本発明に係るＰＲＭＬ再生信号処理装置では、復号データから反復パタンを検出し、反復パタン再生中は、等化係数、参照レベル、オフセットレベル、ゲインレベルをホールドすることにより、各々の制御を安定にし、識別性能の劣化を抑制することができる。
【００４５】
また、本発明に係るＰＲＭＬ再生信号処理装置では、復号データと等化信号とを用いて中心レベルのオフセット量を算出し、算出されたオフセット量を用いて、再生信号のオフセット調整をすることで、識別性能の劣化を抑制することができる。
【００４６】
上述した実施形態では、反復パタンの周期は８ビットとしたが、他の繰り返し周期にも適用することができる。
【００４７】
又、上述した実施形態では、等化係数制御、参照レベル制御、オフセット制御、ゲイン制御を行なったが、全てを同時に行う必要はなく、これらの一部だけを上述したように使用することも可能である。
【００４８】
又、上述した実施形態では、ＰＲ（１，２，２，１）特性、ｄ＝１のＲＬＬ符号の例を示したが、他のＰＲ特性、ＲＬＬ符号を使用した場合でも本発明は適用することができ、同様の作用効果を発揮することができる。
【００４９】
第２実施形態は、反復パタン検出器からの停止信号を適応型等化器のみに供給したことを特徴とするＰＲＭＬ再生信号処理装置である。図７は本発明に係るＰＲＭＬ再生信号処理装置の第２の実施形態を示すブロック図である。図７において、図１のＰＲＭＬ再生信号処理装置とは異なり、適応型ビタビ復号器に代わり、外部から理想信号や誤差信号や反復パタン検出器２０からの停止信号を受けない固定ビタビ復号器１０２が用いられており、与えられた定数により復号処理を行うものである。更に、図１の場合にデジタル回路として与えられているＡＦＣ及びＡＧＣは、アナログＡＦＣ１０６及びアナログＡＧＣ１０７として設けられており、その他の構成は共通したものである。
【００５０】
このような構成において、適応型等化器１６は、ＶＦＯ部での処理においては、反復パタン検出器２０からの停止信号を受けることで、停止信号が“０”の時には図３のスイッチ素子３６は誤差信号側に接続され、通常の適応等化器として動作する。一方、停止信号が“１”の時には、スイッチ素子３６は接地側に接続され、等化係数がホールドされることで、例えばＶＦＯ部においても動作安定性を得ることが可能である。このように、本発明に係る反復パタン検出器と停止信号の働きは必ずしも複数の処理部に供給される必要はなく、適応型等化器１６のみに働きかけるものであってもその範囲での作用効果を有するものである。
【００５１】
第３実施形態は、反復パタン検出器からの停止信号を適応型等化器及び適応型ビタビ復号器に供給したことを特徴とするＰＲＭＬ再生信号処理装置である。図８は本発明に係るＰＲＭＬ再生信号処理装置の第３の実施形態を示すブロック図である。図８が示すＰＲＭＬ再生信号処理装置は、図１のものとは異なり、図１でデジタル回路として与えられているＡＦＣ及びＡＧＣは、アナログＡＦＣ１０６及びアナログＡＧＣ１０７として設けられており、その他の構成は共通したものである。
【００５２】
このような構成においても、本発明に係る反復パタン検出器からの停止信号に応じて、適応型等化器及び適応型ビタビ復号器について、停止信号が“１”の時には、それぞれ等化係数及び参照レベルがホールドされることで、例えばＶＦＯ部においても動作安定性を得ることが可能となる。
【００５３】
第４実施形態は、反復パタン検出器からの停止信号をＡＦＣ１４及びＡＧＣ１５にのみ供給し、等化器及びビタビ復号器をそれぞれ固定型としたことを特徴とするＰＲＭＬ再生信号処理装置である。図９は本発明に係るＰＲＭＬ再生信号処理装置の第４の実施形態を示すブロック図である。図９が示すＰＲＭＬ再生信号処理装置は、図１のものとは異なり、図１では適応型として与えられていた等化器及びビタビ復号器に代わり、固定型等化器１０１と固定型ビタビ復号器１０２とが設けられており、その他の構成は共通したものである。
【００５４】
このような構成においても、本発明に係る反復パタン検出器からの停止信号に応じて、停止信号が“０”の時は、再生信号からオフセット値と信号振幅が計算され、これらの値を用いて、オフセット調整、ゲイン調整を行なう。停止信号が“１”の時は、オフセット値と信号振幅がホールドされ、ホールドされた値でオフセット調整、ゲイン調整を行なう。これにより、例えばＶＦＯ部においても動作安定性を得ることが可能となる。
【００５５】
第５実施形態は、反復パタン検出器からの停止信号をＡＦＣ１４、ＡＧＣ１５、適応型等化器に供給し、ビタビ復号器を固定型としたことを特徴とするＰＲＭＬ再生信号処理装置である。図１０は本発明に係るＰＲＭＬ再生信号処理装置の第５の実施形態を示すブロック図である。図１０が示すＰＲＭＬ再生信号処理装置は、図１のものとは異なり、図１では適応型として与えられていたビタビ復号器に代わり、固定型ビタビ復号器とが設けられており、その他の構成は共通したものである。
【００５６】
このような構成においても、第１実施形態と共通して、停止信号が与えられた処理回路について、適宜、制御値がホールドされ、ホールドされた値でオフセット調整、ゲイン調整、等化処理を行なう。これにより、例えばＶＦＯ部においても動作安定性を得ることが可能となる。
【００５７】
第６実施形態は、第１実施形態と同様に反復パタン検出器からの停止信号をＡＦＣ１４、ＡＧＣ１５、適応型等化器、適応型ビタビ復号器へと供給したＰＲＭＬ再生信号処理装置であるが、デジタル回路領域の前段にアナログＡＦＣ及びアナログＡＧＣが設けられていることを特徴としている。
【００５８】
図１１は本発明に係るＰＲＭＬ再生信号処理装置の第６の実施形態を示すブロック図である。図１１が示すＰＲＭＬ再生信号処理装置は、図１のものとは異なり、デジタル回路のＬＳＩ等で構成されるデジタル回路領域、この場合、ＡＦＣ１４以降のデジタル回路を一体として形成される領域の前段に、通常、アナログ回路のＬＳＩ等の回路として設けられるアナログ回路領域の中に、アナログＡＦＣ１０６、アナログＡＧＣ１０７を設けていることが特徴となる。すなわち、従来品として設計されたアナログＬＳＩと、新たな本発明の特徴を有するデジタルＬＳＩとを組み合わせて構成しても、動作上差し支えないため、このような構成が表れる可能性は高い。
【００５９】
このような構成においても、本発明は第１実施形態と同等の作用効果を発揮するものであり、例えば光ディスクのＶＦＯ部においても動作安定性を得ることが可能なＰＲＭＬ再生信号処理装置を提供することができる。
【００６０】
なお、この場合の従来のオフセット制御器・ゲイン制御器と本発明のオフセット制御器・ゲイン制御器とを組み合わせた図１１の構成、更に後述する図１５、図１６、図１７の構成について、以下のような仕様をもつことが好適である。
【００６１】
すなわち、従来のアナログ回路であるオフセット制御器と本発明のデジタル回路であるオフセット制御器、及び、従来のアナログ回路であるゲイン制御器と本発明のデジタル回路であるゲイン制御器の制御帯域を変えることにより、識別データの信頼性が向上する。具体的には、従来のオフセット制御器、ゲイン制御器の制御帯域を各々BWafc１,BWagc１とし、本発明のオフセット制御器、ゲイン制御器の制御帯域を各々BWafc２,BWagc２としたとき、
２＜BWafc２／BWafc１＜１０００
２＜BWagc２／BWagc１＜１０００
となるように制御帯域を決定する。これにより、識別データの信頼性を向上させることが可能となる。
【００６２】
＜第７実施形態乃至第１２実施形態：デジタルＡＦＣ・ＡＧＣ＞
第７実施形態は、本発明に係るデジタル回路で構成されたＡＦＣ及びＡＧＣを用いるＰＲＭＬ再生信号処理装置である。なお、第７実施形態以降の実施形態は、第１実施形態で必須とされた反復パタン検出器を用いるものではない。
【００６３】
図１２は本発明に係るデジタルＡＦＣ及びＡＧＣを用いたＰＲＭＬ再生信号処理装置の第７の実施形態を示すブロック図である。図１２において、第４実施形態を示した図９と基本的な構成は共通しているが、反復パタン検出器２０が設けられていないことを相違点としている。
【００６４】
このような構成により、本発明に係るデジタルＡＦＣ及びＡＧＣを設けることによって、以下のような作用効果を発揮するものである。すなわち、理想信号作成回路１８からの理想信号や、誤差信号算出器１９からの誤差信号は、デジタル信号の制御信号として与えられているため、従来のアナログ回路としてのＡＦＣ及びＡＧＣでは必要であるＤＡ変換の必要が無くなる。又更に、デジタル回路によるＡＦＣ及びＡＧＣとすることで、アナログ回路によるＡＦＣ及びＡＧＣに比べて高速処理を可能とする。又更に、本発明のデジタルＡＦＣ及びＡＧＣを従来のシステムに新たに導入する場合も、ＡＤ変換器前段にアナログ回路としてのＡＦＣ及びＡＧＣが存在するタイプのものにも適用が可能となる。
【００６５】
これにより、ＡＦＣ１４は、光ディスクからの再生信号の中心変動に追従し、出力信号のＤＣ成分がゼロになるようにオフセット量を可変制御する。更に、ＡＧＣ１５は、光ディスクからの再生信号の時々刻々と変動する振幅変動に追従し、出力信号の振幅が一定になるように増幅率を可変制御するものである。
【００６６】
第８実施形態は、同様にデジタル回路で構成されたＡＦＣ及びＡＧＣを用いるＰＲＭＬ再生信号処理装置であり、誤差信号算出器からの誤差信号をＡＦＣ及びＡＧＣに加えて適応型等化器１６にも供給する形態をとるものである。図１３はこれを示すものであり、適応型等化器１６にも誤差信号算出器からの誤差信号が供給される構造を示している。この構成においても第７実施形態と同様の作用効果を示すものである。
【００６７】
第９実施形態は、同様にデジタル回路で構成されたＡＦＣ及びＡＧＣを用いるＰＲＭＬ再生信号処理装置であり、誤差信号算出器からの誤差信号をＡＦＣ及びＡＧＣに加えて適応型等化器１６と適応型ビタビ復号器１７にも供給する形態をとるものである。図１４はこれを示すものであり、適応型等化器１６と適応型ビタビ復号器１７にも誤差信号算出器からの誤差信号が供給される構造を示しており、この構成においても第７実施形態及び第８実施形態と同様に、アナログ回路のＡＦＣ及びＡＧＣに比べて、ＤＡ変換器を不要とし高速処理を可能とする。
【００６８】
第１０実施形態は、第７実施形態に加えて、従来型のアナログＡＦＣ及びアナログＡＧＣを用いた従来品に本発明のデジタルＡＦＣ及びＡＧＣを適用させた形態を示すものである。図１５に示すこの構成においても第７実施形態等と同様に、アナログ回路のＡＦＣ及びＡＧＣに比べて、ＤＡ変換器を不要とし高速処理を可能とする。
【００６９】
第１１実施形態は、第８実施形態に加えて、従来型のアナログＡＦＣ及びアナログＡＧＣを用いた従来品に本発明のデジタルＡＦＣ及びＡＧＣを適用させた形態を示すものである。図１６に示すこの構成においても第７実施形態等と同様に、アナログ回路のＡＦＣ及びＡＧＣに比べて、ＤＡ変換器を不要とし高速処理を可能とする。
【００７０】
第１２実施形態は、第９実施形態に加えて、従来型のアナログＡＦＣ及びアナログＡＧＣを用いた従来品に本発明のデジタルＡＦＣ及びＡＧＣを適用させた形態を示すものである。図１７に示すこの構成においても第７実施形態等と同様に、アナログ回路のＡＦＣ及びＡＧＣに比べて、ＤＡ変換器を不要とし高速処理を可能とする。
【００７１】
以上、第７実施形態乃至第１２実施形態に関して、本発明に係るデジタル回路で構成されたＡＦＣ及びＡＧＣを用いることで、従来品のアナログ回路のＡＦＣ及びＡＧＣのＬＳＩ等への適用を容易とし、ＤＡ変換器を用いずにデジタル制御信号の各処理回路への供給を可能としながら、高速処理を実現するＰＲＭＬ再生信号処理装置とこれを用いた光ディスク装置を提供することができる。
【００７２】
＜本発明のＰＲＭＬ再生信号処理装置が適用される光ディスク装置＞
（基本構成）
図１８は、本発明に係るＰＲＭＬ再生信号処理装置が適用される光ディスク装置の全体の構成を示す図である。この図において、光ディスク装置Ａは光ディスクＤに対するデータ記録又はデータ再生を行うものである。上記光ディスク装置Ａは、ディスクカートリッジに収納された光ディスクＤを搬送するトレー１３２と、このトレーを駆動するモータ３３と、光ディスクＤを保持するクランパ１３４と、これにより保持された光ディスクＤを所定回転数で回転させるスピンドルモータ１３５とを有している。更に、制御部として全体の動作制御を行うＣＰＵ１４６と、この制御動作の基本的なプログラム等を格納するＲＯＭ１４７と、各制御プログラムやアプリケーションデータ等を書替可能に格納するＲＡＭ１４８とが制御バスを介して接続されている。更にこれらのＣＰＵ１４６等の制御部にそれぞれ接続されて、ピックアップＰＵの搬送を行う送りモータ１３６と、ピックアップのフォーカスやトラッキング制御を行うフォーカス／トラッキングアクチュエータドライバ／送りモータドライバ１４０、更にスピンドルモータ１３５を駆動するスピンドルモータドライバ１４１、トレーモータを駆動するトレーモータドライバ１４２がそれぞれ設けられている。
【００７３】
又更に、ピックアップＰＵに接続され検出信号を増幅するプリアンプ１２と、ピックアップＰＵとプリアンプ１２、検出信号及び記録信号を処理するためのデータ処理ユニット３、この各種処理に用いるデータを格納するためのＲＡＭ１４３が設けられている。このデータ処理ユニット３からの信号を外部装置との間で送受信するべく、インタフェース制御部１４５がＲＡＭ１４４を伴って設けられている。
【００７４】
このような光ディスク装置において、本発明では図１８に示すようなデータ処理ユニット３内に、上述した図１等のＡＦＣ１４，ＡＧＣ１５，適応型等化器１６，適応型ビタビ復号器１７，理想信号作成回路１８，誤差信号算出器１９，反復パタン検出器２０等を含めて構成することで、上述した第１実施形態乃至第１２実施形態をそれぞれ実現する光ディスク装置を可能とするものである。
【００７５】
（処理動作）
このような構成を有する本発明の実施に設けられる光ディスク装置は、以下のように光ディスクの再生処理及び記録処理を行う。すなわち、光ディスクＤが光ディスク装置Ａへ装填されると、ピックアップＰＵとデータ処理ユニット３を用いて、光ディスクＤのリードインエリアのエンボスデータゾーン内のコントロールデータゾーンに記録されている光ディスクＤの制御情報が読み取られ、ＣＰＵ１４６に供給されるようになっている。
【００７６】
本発明の光ディスク装置Ａでは、ユーザの操作による操作情報や光ディスク内のコントロールデータゾーンに記録されている光ディスクＤの制御情報、現在のステータス等に基づいて、ＣＰＵ１４６の制御下において、図示しないレーザ制御ユニットによって付勢されてレーザビームを発生する。
【００７７】
発生したレーザビームは、対物レンズ１３１により収束され、ディスクの記録領域へと照射される。これにより、光ディスクＤの記憶領域にデータが記録され（マーク列の生成：可変長のマークとマークの間隔と、可変長の各マークの長さにより光ディスクＤにデータが記録される）、或いは、格納されているデータに対応する反射波が反射されこれが検出されて、このデータの再生が行われる。
【００７８】
又、光ディスクＤが対物レンズ１３１に対向して配置されるように、この光ディスクＤは、直接或いはディスクカートリッジに収納されてトレー１３２によって装置内に搬送される。このトレー１３２を駆動するためのトレーモータ１３３が装置内に設けられている。また、装填された光ディスクＤは、クランパ１３４によって回転可能にスピンドルモータ１３５上に保持され、このスピンドルモータ１３５によって所定回転数に回転される。
【００７９】
ピックアップＰＵは、その内にレーザビームを検出する光検出器（図示せず）を有している。この光検出器は、光ディスクＤで反射されて対物レンズ１３１を介して戻されたレーザビームを検出する。光検出器からの検出信号（電流信号）は、電流／電圧変換器（Ｉ／Ｖ）で電圧信号に変換され、この信号は、プリアンプ１２及びサーボアンプ１３４に供給される。プリアンプ１２からは、ヘッダ部のデータの再生用と記録領域のデータの再生用信号がデータ処理ユニット３に出力される。
【００８０】
ここで、フォーカスずれ量を光学的に検出する方法としては、たとえば次のような非点収差法やナイフエッジ法がある。非点収差法、すなわち、光ディスクＤの光反射膜層または光反射性記録膜で反射されたレーザ光の検出光路に非点収差を発生させる光学素子（図示せず）を配置し、光検出器上に照射されるレーザ光の形状変化を検出する方法である。光検出領域は対角線状に４分割されている。各検出領域から得られる検出信号に対し、図示しないサーボシーク制御ユニット内で対角和間の差を取ってフォーカスエラー検出信号（フォーカス信号）を得る。又、ナイフエッジ法、すなわち、光ディスクＤで反射されたレーザ光に対して非対称に一部を遮光するナイフエッジを配置する方法である。光検出領域は２分割され、各検出領域から得られる検出信号間の差を取ってフォーカスエラー検出信号を得る。通常、上記非点収差法あるいはナイフエッジ法のいずれかが採用される。
【００８１】
光ディスクＤはスパイラル状または同心円状のトラックを有し、トラック上に情報が記録される。このトラックに沿って集光スポットをトレースさせて情報の再生または記録／消去を行う。安定して集光スポットをトラックに沿ってトレースさせるため、トラックと集光スポットの相対的位置ずれを光学的に検出する必要がある。
【００８２】
トラックずれ検出方法としては一般に、次の位相差検出法、プッシュプル法、ツインスポット法等がある。位相差検出（Differential Phase Detection）法、すなわち、光ディスクＤの光反射膜層または光反射性記録膜で反射されたレーザ光の光検出器上での強度分布変化を検出する。光検出領域は対角線上に４分割されている。各検出領域から得られる検出信号に対し、サーボシーク制御ユニット３９内で対角和間の位相差を取ってトラックエラー検出信号（トラッキング信号）を得る。又、プッシュプル（Push-Pull ）法、すなわちこの方法においては、光ディスクＤで反射されたレーザ光の光検出器上での強度分布変化を検出する。光検出領域は２分割され、各検出領域から得られる検出信号間の差を取ってトラックエラー検出信号を得る。又、ツインスポット（Twin-Spot ）法、すなわち、半導体レーザ素子と光ディスクＤ間の送光系に回折素子などを配置して光を複数に波面分割し、光ディスクＤ上に照射する±１次回折光の反射光量変化を検出する。再生信号検出用の光検出領域とは別に＋１次回折光の反射光量と−１次回折光の反射光量を個々に検出する光検出領域を配置し、それぞれの検出信号の差を取ってトラックエラー検出信号を得る。
【００８３】
このようなフォーカス制御及びトラック制御により、図示しないサーボシーク制御ユニットからフォーカス信号、トラッキング信号及び送り信号がフォーカス及びトラッキングアクチュエータドライバ並びに送りモータドライバ１４０に送られ、このドライバ１４０によって対物レンズ１３１がフォーカスサーボ制御され、また、トラッキングサーボ制御される。更に、アクセス信号に応じてドライバ１４０から付勢信号が送りモータ１３６に供給されピックアップＰＵが搬送制御される。
【００８４】
又、データ処理ユニット３からの制御信号でスピンドルモータドライバ１４１及びトレーモータドライバ１４２が制御され、スピンドルモータ１３５及びトレーモータ１３３が付勢され、スピンドルモータ１３５が所定回転数で回転され、トレーモータ１３３がトレーを適切に制御することとなる。
【００８５】
データ処理ユニット３に供給されたヘッダ部のデータに対応する再生信号Ｓは、ＣＰＵ１４６に供給される。これによりＣＰＵ１４６は、その再生信号Ｓによりヘッダ部のアドレスとしてのセクタ番号を判断し、アクセスする（データを記録するあるいは記録されているデータを再生する）アドレスとしてのセクタ番号との比較を行うようになっている。
【００８６】
データ処理ユニット３に供給された記録領域のデータに対応する再生信号Ｓは、ＲＡＭ１４８に必要なデータが格納され、再生信号Ｓがこのデータ処理ユニット３で処理されてインタフェース制御部１４５に供給され、例えばパーソナルコンピュータ等の外部装置に再生処理信号が供給される。
【００８７】
このような光ディスク装置Ａにおいて、上述した本発明の第１実施形態乃至第１２実施形態に係るＰＲＭＬ再生信号処理装置の特徴部分が主にデータ処理ユニット３の構成として与えられ、上述した作用効果を発揮するものである。
【００８８】
すなわち、第１実施形態乃至第６実施形態においては、反復パタン検出器２０を用いて主に光ディスクのＶＦＯ部を検出し、この間だけ各制御部の制御値をホールド処理することで、識別性能の劣化を抑制することができる。更に第７実施形態乃至第１２実施形態においては、主にＡＦＣ及びＡＧＣをデジタル回路として設けることで、ＤＡ変換器等を不要としながら高速制御処理を実現する光ディスク装置を提供するものである。
【００８９】
以上詳説した各々の実施形態により、当業者は本発明を実現することができる。しかしこれらの実施形態の様々な変形例が当業者により容易に明かであり、開示された広い意味での原理を発明的な能力をもたなくとも様々な実施形態へと適用することが可能である。このように本発明は、開示された原理と新規な特徴に矛盾しない広範な範囲に及ぶものであり、上述した実施形態に限定されるものではないことは言うまでもない。
【００９０】
【発明の効果】
以上詳述したように本発明によれば、光ディスクのＶＦＯ部を検出する反復パタン検出器を設け、ＶＦＯ部検出時には、ＡＧＣ、等化係数制御、参照レベル制御等の処理をホールドすることにより識別性能の劣化を抑制することが可能な光ディスク装置を提供することができる。
【００９１】
更に本発明によれば、光ピックアップから与えられる再生信号をデジタルによりオフセット処理及びゲイン制御処理を施すことにより、従来のようにアナログ回路のオフセット処理及びゲイン制御処理を行った場合に比べＤＡ変換等を不要として高速制御を行うことができる光ディスク装置を提供するものである。
【図面の簡単な説明】
【図１】本発明に係るＰＲＭＬ再生信号処理装置の第１の実施形態を示すブロック図。
【図２】本発明に係るＰＲＭＬ再生信号処理装置の反復パタン検出器を示すブロック図。
【図３】本発明に係るＰＲＭＬ再生信号処理装置の等化係数制御器を示すブロック図。
【図４】本発明に係るＰＲＭＬ再生信号処理装置の参照レベル制御器を示すブロック図。
【図５】本発明に係るＰＲＭＬ再生信号処理装置のオフセット制御器を示すブロック図。
【図６】本発明に係るＰＲＭＬ再生信号処理装置のゲイン制御器を示すブロック図。
【図７】本発明に係るＰＲＭＬ再生信号処理装置の第２の実施形態を示すブロック図。
【図８】本発明に係るＰＲＭＬ再生信号処理装置の第３の実施形態を示すブロック図。
【図９】本発明に係るＰＲＭＬ再生信号処理装置の第４の実施形態を示すブロック図。
【図１０】本発明に係るＰＲＭＬ再生信号処理装置の第５の実施形態を示すブロック図。
【図１１】本発明に係るＰＲＭＬ再生信号処理装置の第６の実施形態を示すブロック図。
【図１２】本発明に係るデジタルＡＦＣ及びＡＧＣを用いたＰＲＭＬ再生信号処理装置の第７の実施形態を示すブロック図。
【図１３】本発明に係るデジタルＡＦＣ及びＡＧＣを用いたＰＲＭＬ再生信号処理装置の第８の実施形態を示すブロック図。
【図１４】本発明に係るデジタルＡＦＣ及びＡＧＣを用いたＰＲＭＬ再生信号処理装置の第９の実施形態を示すブロック図。
【図１５】本発明に係るデジタルＡＦＣ及びＡＧＣを用いたＰＲＭＬ再生信号処理装置の第１０の実施形態を示すブロック図。
【図１６】本発明に係るデジタルＡＦＣ及びＡＧＣを用いたＰＲＭＬ再生信号処理装置の第１１の実施形態を示すブロック図。
【図１７】本発明に係るデジタルＡＦＣ及びＡＧＣを用いたＰＲＭＬ再生信号処理装置の第１２の実施形態を示すブロック図。
【図１８】本発明に係るＰＲＭＬ再生信号処理を用いた光ディスク装置の一実施形態を示すブロック図。
【図１９】従来のＰＲＭＬ再生信号処理装置を示すブロック図。
【図２０】従来の適応型等化器を示すブロック図。
【図２１】従来の適応型ビタビ復号器の参照レベル制御器を示すブロック図。
【図２２】ＰＲＭＬ再生信号処理装置の動作波形を示すグラフ。
【図２３】ＰＲＭＬ再生信号処理に係る等化信号、理想信号、誤差信号を示すグラフ。
【図２４】反復パタンとランダムデータとを含む再生信号エンベロープを示すグラフ。
【図２５】従来のオフセット制御、ゲイン制御後の再生信号エンベロープと誤差信号ＲＭＳ値を示すグラフ。
【図２６】従来のオフセット制御、ゲイン制御を施した後の、アシンメトリを含む再生信号を示すグラフ。
【符号の説明】
１４ … ＡＦＣ、 １５ … ＡＧＣ、 １６ … 適応型等化器
１７ … 適応型ビタビ復号器、 １８ … 理想信号作成部
１９ … 誤差信号算出器、 ２０ … 反復パタン検出器
１０１ … 固定等化器、 １０２ … 固定ビタビ復号器
１０６ … アナログＡＦＣ、 １０７ … アナログＡＧＣ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an optical disc apparatus, and more particularly to an optical disc apparatus using a PRML system.
[0002]
[Prior art]
Recently, optical disc apparatuses that perform recording and reproduction processing on optical discs such as DVDs (Digital Versatile Discs) have become widespread, and have been developed and commercialized in various ways. For example, there is a PRML (Partial Response and Maximum Likelihood) method as a recording / playback processing method of the optical disk device, and FIG. 19 shows a general configuration of the optical disk device using this method.
[0003]
In FIG. 19, information recorded on an optical disk is reproduced as a weak analog signal using a PUH (Pick Up Head). After the analog signal is amplified by a preamplifier and becomes a sufficient signal level, analog AFC (Auto Offset Controller, hereinafter referred to as AFC), analog AGC (Auto Gain Controller, hereinafter referred to as AGC) And the offset and gain are adjusted, and then converted into a digital signal by an AD converter (Analog to Digital Converter). The digitized reproduction signal is equalized by an adaptive equalizer so as to approach a predetermined PR characteristic according to an error signal, and then binary decoded data is obtained by an adaptive Viterbi decoder.
[0004]
FIG. 20 shows the configuration of an equalization coefficient controller used in the adaptive equalizer. Four unit delay elements cascaded so as to delay the reproduction signal phase-adjusted by the delay unit, five multipliers for multiplying the input / output of these unit delay elements and the error signal, and multiplication A cumulative adder that cumulatively adds the outputs of the multipliers, a multiplier that multiplies the output of the cumulative adder by the control sensitivity α (0 <α <1), and the current output that is set in the multiplier output and the equalizer. It comprises an adder that adds equalization coefficients and a memory that holds the current equalization coefficients.
[0005]
The equalizer that controls the equalization coefficient according to the change of the reproduction signal in this way is called an adaptive equalizer, and the adaptive equalizer is, for example, the Institute of Electronics, Information and Communication Engineers Vol. 81, No. 5, pp. .497-505 (May 1998).
[0006]
Further, FIG. 21 shows a configuration of a reference level controller used in the adaptive Viterbi decoder. Thus, the reference level is calculated from the equalized signal and the surviving path calculated from the path memory in the Viterbi decoder. The equalized signal is accumulated in a plurality of memories divided for each level using a survival path, an average value of values accumulated in the memory is obtained for each level, and is used as a reference level.
[0007]
Next, various PR characteristics will be described with reference to FIG. 22A to 22D show recording data, a recording waveform, a pit series, and a reproduction waveform, respectively. The reproduction waveform shown in FIG. 22D is equalized by an equalizer based on the PR (1, 1) characteristic, the PR (1, 2, 1) characteristic, and the PR (1, 2, 2, 1) characteristic. Waveforms after equalization when performed are shown in FIGS. 22 (e), 22 (f) and 22 (g), respectively. The PR (1, 1) characteristic refers to a characteristic in which an impulse response appears at a ratio of 1: 1 at two consecutive identification points. The PR (1, 2, 1) characteristic is a characteristic in which an impulse response appears at a ratio of 1: 2: 1 at three consecutive identification points. The PR (1, 2, 2, 1) characteristic is a characteristic in which an impulse response appears at a ratio of 1: 2: 2: 1 at four consecutive identification points. Although not shown, the same applies to other PR characteristics.
[0008]
As shown in (e), (f), and (g) of FIG. 22, the order of PR (1, 1) characteristics → PR (1, 2, 1) characteristics → PR (1, 2, 2, 1) characteristics. It can be seen that the waveform after equalization has a dull characteristic. In the PRML method, by increasing the waveform equal to the PR characteristic close to the reproduction waveform characteristic, an increase in the signal degradation component in the equalizer can be suppressed.
[0009]
In a PRML reproduction signal processing system, a Viterbi decoder, which is a typical maximum likelihood decoder, is generally used as a detector disposed after an equalizer. Assuming that the reproduced waveform is equalized to the PR (1, 2, 2, 1) characteristic by the equalizer, the Viterbi decoder is equal among all sequences satisfying the PR (1, 2, 2, 1) characteristic. A sequence having the smallest error from the sample sequence of the digitized signal is selected, and decoded data corresponding to the selected sequence is output. In the PRML system, since decoding is not performed from a single sample value but from a plurality of sample values, resistance to a signal degradation component having no correlation between the sample values is strong.
[0010]
In an optical disc handled by such an optical disc apparatus, in addition to data to be originally recorded, a VFO (Variable Frequency Oscillator, hereinafter referred to as VFO) used for pulling in a PLL (Phase Lock Loop) circuit, etc. A repetitive pattern called is recorded. As the VFO pattern, a so-called 4T repetitive pattern of 0000111100001111... Is used. When the recording density is high, the playback signal envelope differs between the VFO part and the data part as shown in FIG.
[0011]
However, when the reproduction signal envelope is different between the VFO part and the data part as shown in FIG. 25A, the automatic gain control circuit attempts to amplify the reproduction signal envelope of the VFO part to a predetermined amplitude. The reproduction signal envelope immediately after the start of the data portion becomes larger than a predetermined value, which causes degradation of the identification performance as shown in FIG.
[0012]
Also, since the reproduction signal characteristics are different between the VFO part and the data part, as shown in (c) of FIG. 25, when adaptively controlling the equalization coefficient, the RMS (Root Mean Square) value of the error signal is different from that of the VFO part. It differs greatly from the data part. This causes an increase in convergence time of equalization coefficient control and divergence of the equalization coefficient. Further, a difference in reproduction signal characteristics between the VFO part and the data part also causes instability of the reference level in the reference level control. There's a problem.
[0013]
Furthermore, the actual reproduction signal includes vertical asymmetry called asymmetry as shown in the graph of FIG. In this case, in the conventional automatic gain control circuit, a level deviated from the level that achieves the best discrimination performance is set as the offset level.
[0014]
[Problems to be solved by the invention]
That is, in the conventional optical disk apparatus, when the reproduction signal envelope differs between the VFO part and the data part, the AGC tries to amplify the reproduction signal envelope of the VFO part to a predetermined amplitude. Is larger than a predetermined value, and there is a problem in that the identification performance is deteriorated.
[0015]
In addition, since the reproduction signal characteristics are different between the VFO part and the data part, when adaptively controlling the equalization coefficient, the RMS (Root Mean Square) value of the error signal is greatly different between the VFO part and the data part, and the equalization coefficient The increase in control convergence time or the divergence of equalization coefficient is caused, and the difference in reproduction signal characteristics between the VFO part and the data part has a problem that the reference level becomes unstable also in the reference level control.
[0016]
Furthermore, the actual reproduction signal includes vertical asymmetry called asymmetry, and the conventional AGC has a problem that a level deviated from the level that achieves the best discrimination performance is set as the offset level.
[0017]
In addition, since the conventional optical disk apparatus uses offset control by analog AFC and gain control by analog AGC, it is necessary to convert the digital control value to DA, and sufficient high-speed control cannot be performed. There is a problem.
[0018]
An object of the present invention is to provide an optical disc apparatus that obtains operation stability by suppressing the deterioration of identification performance by detecting a repetitive pattern of a reproduction signal, identifying a VFO unit, and holding each process. .
[0019]
[Means for Solving the Problems]
The present invention relates to an optical disk apparatus that handles an optical disk having a concentric or spiral storage area, irradiates a laser beam onto an optical disk that is rotated at a predetermined rotational speed, and has a predetermined time width corresponding to the waveform pattern of the reflected wave. Reproduction signal detection means for detecting a reproduction signal including a data string, a reproduction signal for determining an equalization coefficient based on the given error signal, and equalizing the reproduction signal output by the reproduction signal detection means in accordance with this The reproduction signal equalized by the reproduction signal equalization means, the maximum likelihood decoding means for decoding the reproduction signal by the maximum likelihood decoder and outputting the reproduction signal, and the reproduction signal output by the maximum likelihood decoding means An ideal signal generating means for generating an ideal signal including a data string having the predetermined time width corresponding to a data string having a predetermined time width, and before the reproduction signal output from the reproduction signal equalizing means includes The reproduction signal equalizing means calculates the error signal based on the comparison result by comparing the data string having a predetermined time width with the data string having the predetermined time width included in the ideal signal generated by the ideal signal generating means. An error signal calculation means for supplying to the reproduction signal and a reproduction signal output from the maximum likelihood decoding means, and when a repetitive pattern is detected therein, a stop signal is generated, which is generated by the reproduction signal equalization means and the maximum likelihood decoding. And at least one of the processing means that receives the reproduction signal from the reproduction signal detection means, performs a predetermined process, and supplies the reproduction signal to the reproduction signal equalization means, whereby the stop signal is supplied. An optical disc apparatus comprising: a repetitive pattern detecting means for holding processing.
[0020]
In the present invention, an iterative pattern detector for detecting the VFO part of the optical disk is provided, and when the VFO part is detected, the degradation of the identification performance is suppressed by holding processes such as AGC, equalization coefficient control, and reference level control. it can. Further, even for a reproduction signal including asymmetry, it is possible to calculate an optimum offset level and suppress degradation of identification performance.
[0021]
Furthermore, the present invention provides an optical disk apparatus that handles an optical disk having a concentric or spiral storage area, irradiates a laser beam onto an optical disk rotated at a predetermined rotational speed, and has a predetermined time width corresponding to the waveform pattern of the reflected wave. A reproduction signal detection means for detecting a reproduction signal including a data string, an AD conversion means for receiving the reproduction signal from the reproduction signal detection means and AD-converting the reproduction signal into a digital reproduction signal as a digital signal, and corresponding error signal Then, with respect to the digital reproduction signal converted by the AD conversion means, an offset process for calculating a deviation amount from an ideal value of the center level and subtracting it from the digital reproduction signal, and an amplifier for the digital reproduction signal A digital process that performs at least one of a gain control process in which the amplitude fluctuation is varied and the amplitude fluctuation is in a certain range. A reproduction signal equalization means for equalizing the digital reproduction signal output from the digital processing means based on a predetermined equalization coefficient, and a digital reproduction signal equalized by the reproduction signal equalization means, Maximum likelihood decoding means for decoding by a maximum likelihood decoder and outputting a digital reproduction signal, and data in the predetermined time width corresponding to a data string having a predetermined time width included in the digital reproduction signal output from the maximum likelihood decoding means An ideal signal generating means for generating an ideal signal including a sequence, a data string of the predetermined time width included in the reproduced signal output from the reproduced signal equalizing means, and the ideal signal generated by the ideal signal generating means An error signal calculating unit that compares a data string having a predetermined time width, calculates an error signal based on the comparison result, and supplies the error signal to at least the digital processing unit. An optical disk device for.
[0022]
According to the present invention, the reproduction signal supplied from the optical pickup is digitally subjected to offset processing and gain control processing, thereby performing high-speed control as compared with the case where analog offset processing and gain control processing are performed as in the prior art. be able to. Furthermore, since it is possible to use a conventional analog offset processing circuit and gain control processing circuit at the front stage of the AD converter, application to an existing product becomes easy. Further, it is not necessary to provide DA conversion when the control value based on the digital signal is given to the offset processing circuit and the gain control processing circuit.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of an optical disc apparatus using a PRML reproduction signal processing apparatus according to the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of a PRML reproduction signal processing apparatus according to the present invention, FIG. 2 is a block diagram showing a pattern detector used in the PRML reproduction signal processing apparatus, and FIG. 3 is an equalization coefficient controller. 4 is a block diagram showing a reference level controller, FIG. 5 is a block diagram showing an offset controller, and FIG. 6 is a block diagram showing a gain controller.
[0024]
<First to Sixth Embodiments: Repetitive Pattern Identification>
In the first embodiment, the repetitive pattern is detected in the reproduction signal to identify the VFO section in the optical disc, and the processing of the processing circuit of the reproduction signal is appropriately held in accordance with this, so that the data identification performance This is a PRML reproduction signal processing device that prevents deterioration of the signal.
[0025]
A PRML reproduction signal processing apparatus 1 as a first embodiment according to the present invention shown in FIG. 1 includes an optical pickup 11 provided in the vicinity of an optical disc D, and a preamplifier 12 for appropriately amplifying a reproduction signal applied therefrom. And an AD converter 13 for converting a reproduction signal which is an analog signal from the preamplifier 12 into a digital signal. Further, the AFC 14 configured by a digital circuit that receives the digitized reproduction signal supplied from the AD converter 13 and performs an offset process, the AGC 15 that is connected to the digital circuit and performs gain control configured by the digital circuit, and is connected to the reproduction. An adaptive equalizer 16 configured as a digital circuit that performs signal equalization processing, and an adaptive Viterbi decoder 17 provided as an example of a PRML decoder as a subsequent stage are provided. Still further, the ideal signal generating circuit 18 that receives the reproduction signal from the adaptive Viterbi decoder 17 and generates an ideal signal, the ideal signal received from the ideal signal generation circuit 8 and the reproduction signal from the adaptive equalizer 16. The ideal signal and the error signal are supplied to the AFC 14, the AGC 15, the adaptive equalizer 16, and the adaptive Viterbi decoder 17, respectively. Even if it is not supplied, it is possible to stabilize each control within the supplied range and to suppress the degradation of the identification performance. Further, stop signals are also supplied to the AFC 14, AGC 15, adaptive equalizer 16, and adaptive Viterbi decoder 17 from the iterative pattern detector 20 that has received the reproduction signal from the adaptive Viterbi decoder 17, respectively. Each control is stabilized within the supplied range to suppress the degradation of the identification performance.
[0026]
Further, the AFC 14 has an offset controller 22 and a comparator 21, the AGC 15 has a gain controller 24 and an amplifier 23, and the adaptive equalizer 16 has an equalization coefficient controller 26 and an equalizer 25. The adaptive Viterbi decoder 17 has a reference level controller 28 and a Viterbi decoder 27, respectively.
[0027]
The operation of the PRML reproduction signal processing apparatus 1 having such a configuration will be described in detail below. That is, information is recorded on the optical disk using an RLL code of d = 1. In addition, a 4T repetition signal is recorded as VFO. Information recorded on the optical disk is reproduced as a weak analog signal using the PUH 11. The analog signal is amplified by the preamplifier 12 to a sufficient signal level, and then converted to a digital signal by the AD converter 13. The digital signal is subjected to gain control and first-stage offset control by the AGC 14. Subsequently, second offset control described later is performed. The offset-adjusted reproduction signal is equalized by the adaptive equalizer 16 so as to satisfy the PR (1, 2, 2, 1) characteristic. The equalized signal is decoded by the Viterbi decoder 17 into binary decoded data.
[0028]
Next, the ideal signal generation circuit 18 calculates an ideal signal based on the decoded data that is the reproduction signal, and the error signal calculator 19 calculates an error signal from the ideal signal and the equalized signal. Further, the equalization coefficient controller 26 receives the error signal and the reproduction signal and calculates an equalization coefficient. The reference level controller 28 receives the error signal and the ideal signal and calculates a reference level. Similarly, the offset controller 22 receives the error signal and the ideal signal and calculates an offset amount.
[0029]
The decoded data from the Viterbi decoder 17 is also sent to the iterative pattern detector 20. The iterative pattern detector 20 outputs a stop signal when the decoded data is a 4T iterative pattern. In the above-described equalization coefficient controller 26, reference level controller 28, offset controller 22, and AGC 15, the adaptive control is stopped while the stop signal is output from the iterative pattern detector 20, and the previous value is set. Hold. During 4T repetitive pattern playback, various adaptive controls are stopped to avoid the phenomenon of gain shift at the head of the data portion as shown in FIG. 25 even when the playback signal envelope differs between the VFO portion and the data portion. Can do. Further, even when the reproduction signal characteristics are different between the VFO part and the data part, it is possible to suppress an increase in convergence time and divergence of the equalization coefficient, reference level, and offset amount.
[0030]
Next, FIG. 2 shows an example of the configuration of the iterative pattern detector. In FIG. 2, decoded data is sequentially delayed by 8 × n unit delay elements 31, and n pieces of data for every 8 bits are calculated by an AND circuit 32 and an OR circuit 33. When the outputs of the NXOR circuits 34 and 35 are calculated for the AND result and the OR result, the NXOR result becomes 1 if all the n pieces of data match, and 0 otherwise. The AND result is output as a stop signal according to the calculation result of the AND circuit for eight NXOR outputs.
[0031]
The repetitive pattern detector 20 outputs “1” as a stop signal when n or more 8-bit pattern is continuously recorded, and outputs “0” in other cases. If the value of n is small, it will also react to repeated patterns that appear in the data part by chance. On the other hand, if the value of n is large, when an error occurs in the VFO unit, various adaptive controls resume their operations regardless of the VFO unit. Considering these, it can be said that 4 ≦ n ≦ 32 is an appropriate value.
[0032]
Next, FIG. 3 shows an example of the configuration of the equalization coefficient controller. The basic function is common to that of FIG. 20, except that the error signal and “0” are switched by the stop signal. That is, the equalization coefficient controller 26 includes a switch element 36 that controls switching of an error signal by a stop signal, a plurality of delay devices 37 and 38 that delay a reproduction signal, a plurality of operators 39, and a cumulative adder 40, A plurality of comparators 41 and a storage element 42 are provided.
[0033]
In such a configuration, when the stop signal is “0”, the switch element 36 is connected to the error signal side and operates as a normal adaptive equalizer. On the other hand, when the stop signal is “1”, the switch element 36 is connected to the ground side, the equalization coefficient is held, and for example, operation stability can be obtained even in the VFO section.
[0034]
Next, FIG. 4 shows an example of the configuration of the reference level controller. The reference level controller 28 includes a switch element 45 that switches an error signal using a stop signal, switch elements 46 and 47 that switch a power supply potential using an ideal signal, and a plurality of counters 48 and a cumulative adder 49 connected to the switch elements 46 and 47, respectively. A plurality of switch elements 50 connected thereto, a plurality of amplifiers 51 connected thereto, a plurality of comparators 52 connected thereto, and a plurality of storage elements connected in parallel to each of them. 53.
[0035]
The reference level controller 28 having such a configuration operates as follows. First, the operation when the stop signal is 0 will be described. The error signal is distributed by a switch corresponding to the level of the ideal signal, and is input to the cumulative adder 49. At the same time, the number of occurrences of each level is counted by the counter 48. For each predetermined time, the cumulative addition result is divided by the number of occurrences for each level, and the division value is multiplied by the control sensitivity β (0 <β ≦ 1) to obtain an updated value. A new reference level is calculated by adding the updated value to the previous reference level. However, the initial values of the reference level are 0, 1, 2, 3, 4, 5, and 6, respectively, and these values are stored in the memory 53 when the power is turned on. When updating the reference level, the counter 48 and the cumulative adder 49 are reset. When the stop signal is “1”, the switch element 45 selects “0” instead of the error signal. As a result, the value of the cumulative adder becomes “0”, and the reference level is held. For example, operation stability can be obtained also in the VFO section.
[0036]
Next, FIG. 5 shows an example of the configuration of the offset controller. The offset controller 22 is connected to a switch element 57 that switches an error signal by a stop signal, a switch element 58 whose switching is controlled by an output of a center level detector 55 that has received an ideal signal, and an output thereof. And a cumulative adder 59. Further, a counter 56 that receives the output of the center level detector 55, a switch element 60 that switches the output of the cumulative adder 59 with the output of the counter 56, an amplifier 61 that amplifies this output, and a memory 63 are connected in parallel. And a comparator 62.
[0037]
The operation of the offset controller 22 having such a configuration will be described. First, the operation when the stop signal is 0 will be described. The error signal is sent to the cumulative adder 59 only when the ideal signal is at the center level, that is, level 3. At the same time, the number of occurrences of the center level is counted 56. At every predetermined time, the cumulative addition value is divided by the number of occurrences, and the division result is multiplied by the control sensitivity γ (0 <γ ≦ 1) to obtain the updated value. A new offset value is calculated by adding the update value to the previous offset value. However, the initial value of the offset value is “0”, and “0” is stored in the memory when the power is turned on. When updating the offset value, the values of the counter 56 and the cumulative adder 59 are reset. When the stop signal is “1”, “0” is selected by the switch element 57 instead of the error signal. As a result, the cumulative addition value becomes “0” and the offset value is held, so that, for example, operation stability can be obtained even in the VFO section.
[0038]
As a result, the use of the offset controller of FIG. 5 makes it possible to calculate the optimum offset amount even when the asymmetry is included in the reproduction signal, and as a result, it is possible to suppress the degradation of the identification performance.
[0039]
4 and 5, the offset controller 22 in FIG. 5 is a portion corresponding to level 3 of the reference level controller 28 in FIG. 4 except for the update period, update sensitivity, and initial value. Is the same. When the update period of the offset controller 22 and the reference level controller 28 is the same, a part of the reference level controller 28 can be shared as the offset controller 22.
[0040]
Further, FIG. 6 shows an example of the configuration of the AGC circuit. That is, the AGC circuit 24 of FIG. 6 includes a switching element 74 that performs error signal switching with a stop signal, a switching element 75 that performs switching according to the output of the minimum level detector 72 that receives an ideal signal, and a cumulative addition that receives this output. Instrument 76. Further, a counter 73 that receives the output of the minimum level detector 72 and a switch element 77 that switches the cumulative adder 76 based on the output of the counter are provided.
[0041]
Similarly, a switching element 68 that switches an error signal using a stop signal, a switching element 69 that switches based on an output of a maximum level detector 66 that receives an ideal signal, and a cumulative adder 70 that receives this output are included. Yes. Further, a counter 67 for receiving the output of the maximum level detector 66 and a switch element 71 for switching the cumulative adder 70 by the output of the counter are provided.
[0042]
A comparator 78 that compares the outputs of the two switch elements 71 and 77, an amplifier 79 that amplifies the output, and a comparator 81 that compares the output with the output of the amplifier 80 via the memory 82 are provided. This output is supplied as a gain.
[0043]
The AGC circuit 24 having such a configuration operates as follows. That is, when the stop signal is “0”, an offset value and a signal amplitude are calculated from the reproduction signal, and offset adjustment and gain adjustment are performed using these values. When the stop signal is “1”, the offset value and the signal amplitude are held, and offset adjustment and gain adjustment are performed with the held values. Thereby, for example, operation stability can be obtained also in the VFO section.
[0044]
As described above, the PRML reproduction signal processing apparatus according to the present invention detects a repetitive pattern from decoded data, and holds the equalization coefficient, reference level, offset level, and gain level during repetitive pattern reproduction, It is possible to stabilize each control and suppress the deterioration of the identification performance.
[0045]
In the PRML reproduction signal processing apparatus according to the present invention, the offset amount of the center level is calculated using the decoded data and the equalized signal, and the offset of the reproduction signal is adjusted using the calculated offset amount. Deterioration of identification performance can be suppressed.
[0046]
In the above-described embodiment, the cycle of the repetition pattern is 8 bits, but can be applied to other repetition cycles.
[0047]
In the above-described embodiment, equalization coefficient control, reference level control, offset control, and gain control are performed. However, it is not necessary to perform all of them simultaneously, and only a part of them can be used as described above. It is.
[0048]
In the above-described embodiment, an example of an RLL code with PR (1, 2, 2, 1) characteristics and d = 1 is shown. However, the present invention is applied even when other PR characteristics and RLL codes are used. And the same effect can be exhibited.
[0049]
The second embodiment is a PRML reproduction signal processing apparatus characterized in that the stop signal from the iterative pattern detector is supplied only to the adaptive equalizer. FIG. 7 is a block diagram showing a second embodiment of the PRML reproduction signal processing apparatus according to the present invention. In FIG. 7, unlike the PRML reproduction signal processing apparatus of FIG. 1, a fixed Viterbi decoder 102 that does not receive an ideal signal, an error signal, or a stop signal from the iterative pattern detector 20 from the outside is used instead of the adaptive Viterbi decoder. It is used, and decryption processing is performed using given constants. Further, the AFC and AGC provided as digital circuits in the case of FIG. 1 are provided as the analog AFC 106 and the analog AGC 107, and the other configurations are common.
[0050]
In such a configuration, the adaptive equalizer 16 receives the stop signal from the iterative pattern detector 20 in the processing in the VFO unit, and when the stop signal is “0”, the switch element 36 of FIG. Is connected to the error signal side and operates as a normal adaptive equalizer. On the other hand, when the stop signal is “1”, the switch element 36 is connected to the ground side and the equalization coefficient is held, so that, for example, operation stability can be obtained even in the VFO section. As described above, the functions of the iterative pattern detector and the stop signal according to the present invention do not necessarily have to be supplied to a plurality of processing units. It has an effect.
[0051]
The third embodiment is a PRML reproduction signal processing apparatus in which a stop signal from an iterative pattern detector is supplied to an adaptive equalizer and an adaptive Viterbi decoder. FIG. 8 is a block diagram showing a third embodiment of the PRML reproduction signal processing apparatus according to the present invention. The PRML reproduction signal processing apparatus shown in FIG. 8 is different from that shown in FIG. 1, and the AFC and AGC provided as digital circuits in FIG. 1 are provided as analog AFC 106 and analog AGC 107, and other configurations are common. It is a thing.
[0052]
Even in such a configuration, when the stop signal is “1” for the adaptive equalizer and the adaptive Viterbi decoder in accordance with the stop signal from the iterative pattern detector according to the present invention, the equalization coefficient and By holding the reference level, it is possible to obtain operational stability even in the VFO section, for example.
[0053]
The fourth embodiment is a PRML reproduction signal processing apparatus characterized in that the stop signal from the iterative pattern detector is supplied only to the AFC 14 and the AGC 15 and the equalizer and the Viterbi decoder are fixed types. FIG. 9 is a block diagram showing a fourth embodiment of the PRML reproduction signal processing apparatus according to the present invention. The PRML playback signal processing apparatus shown in FIG. 9 is different from that shown in FIG. 1 in that a fixed equalizer 101 and a fixed Viterbi decoding are used in place of the equalizer and Viterbi decoder given in FIG. The other components are common.
[0054]
Even in such a configuration, when the stop signal is “0” in accordance with the stop signal from the iterative pattern detector according to the present invention, the offset value and the signal amplitude are calculated from the reproduction signal, and these values are used. Adjust the offset and gain. When the stop signal is “1”, the offset value and the signal amplitude are held, and offset adjustment and gain adjustment are performed with the held values. This makes it possible to obtain operational stability even in the VFO section, for example.
[0055]
The fifth embodiment is a PRML reproduction signal processing apparatus characterized in that the stop signal from the iterative pattern detector is supplied to the AFC 14, AGC 15, and adaptive equalizer, and the Viterbi decoder is a fixed type. FIG. 10 is a block diagram showing a fifth embodiment of the PRML reproduction signal processing apparatus according to the present invention. The PRML reproduction signal processing apparatus shown in FIG. 10 differs from that shown in FIG. 1 in that a fixed type Viterbi decoder is provided instead of the Viterbi decoder given as an adaptive type in FIG. Are common.
[0056]
Even in such a configuration, in common with the first embodiment, the control value is appropriately held in the processing circuit to which the stop signal is given, and the offset adjustment, gain adjustment, and equalization processing are performed with the held value. . This makes it possible to obtain operational stability even in the VFO section, for example.
[0057]
The sixth embodiment is a PRML reproduction signal processing apparatus that supplies the stop signal from the iterative pattern detector to the AFC 14, AGC 15, adaptive equalizer, and adaptive Viterbi decoder as in the first embodiment. An analog AFC and an analog AGC are provided in the preceding stage of the digital circuit area.
[0058]
FIG. 11 is a block diagram showing a sixth embodiment of the PRML reproduction signal processing apparatus according to the present invention. The PRML reproduction signal processing apparatus shown in FIG. 11 is different from that shown in FIG. 1 in the digital circuit area composed of an LSI or the like of a digital circuit, in this case, in the preceding stage of the area where the digital circuits after the AFC 14 are integrally formed. In general, an analog AFC 106 and an analog AGC 107 are provided in an analog circuit area provided as a circuit such as an LSI of an analog circuit. That is, even if an analog LSI designed as a conventional product and a digital LSI having a new feature of the present invention are combined, there is a high possibility that such a configuration will appear.
[0059]
Even in such a configuration, the present invention exhibits the same effect as the first embodiment, and provides a PRML reproduction signal processing apparatus capable of obtaining operational stability even in the VFO section of an optical disc, for example. be able to.
[0060]
In addition, about the structure of FIG. 11 which combined the conventional offset controller and gain controller in this case with the offset controller and gain controller of this invention, and also about the structure of FIG.15, FIG.16, FIG.17 mentioned later, it is the following. It is preferable to have the following specifications.
[0061]
That is, the control band of the offset controller that is the conventional analog circuit and the offset controller that is the digital circuit of the present invention, and the control band of the gain controller that is the conventional analog circuit and the gain controller that is the digital circuit of the present invention are changed. As a result, the reliability of the identification data is improved. Specifically, when the control bands of the conventional offset controller and the gain controller are BWafc1 and BWagc1, respectively, and the control bands of the offset controller and the gain controller of the present invention are BWafc2 and BWagc2, respectively,
2 <BWafc2 / BWafc1 <1000
2 <BWagc2 / BWagc1 <1000
The control band is determined so that Thereby, the reliability of identification data can be improved.
[0062]
<Seventh to Twelfth Embodiment: Digital AFC / AGC>
The seventh embodiment is a PRML reproduction signal processing device using AFC and AGC configured by a digital circuit according to the present invention. The seventh and subsequent embodiments do not use the repetitive pattern detector that is essential in the first embodiment.
[0063]
FIG. 12 is a block diagram showing a seventh embodiment of a PRML reproduction signal processing apparatus using digital AFC and AGC according to the present invention. In FIG. 12, the basic configuration is the same as that of FIG. 9 showing the fourth embodiment, but the difference is that the repetitive pattern detector 20 is not provided.
[0064]
With such a configuration, by providing the digital AFC and AGC according to the present invention, the following operational effects are exhibited. That is, the ideal signal from the ideal signal generation circuit 18 and the error signal from the error signal calculator 19 are given as control signals for the digital signal, so that DA is necessary for AFC and AGC as conventional analog circuits. No need for conversion. Furthermore, AFC and AGC using a digital circuit enables high-speed processing compared to AFC and AGC using an analog circuit. Furthermore, even when the digital AFC and AGC of the present invention are newly introduced into a conventional system, the present invention can be applied to a type in which AFC and AGC as analog circuits exist in the preceding stage of the AD converter.
[0065]
As a result, the AFC 14 follows the center fluctuation of the reproduction signal from the optical disc and variably controls the offset amount so that the DC component of the output signal becomes zero. In addition, the AGC 15 variably controls the amplification factor so as to follow the amplitude fluctuation of the reproduction signal from the optical disk which changes every moment and the amplitude of the output signal becomes constant.
[0066]
The eighth embodiment is a PRML reproduction signal processing apparatus using AFC and AGC, which is similarly configured by a digital circuit. The error signal from the error signal calculator is added to the AFC and AGC and is also applied to the adaptive equalizer 16. It takes the form of supply. FIG. 13 shows this, and shows a structure in which the error signal from the error signal calculator is also supplied to the adaptive equalizer 16. This configuration also exhibits the same effects as those of the seventh embodiment.
[0067]
The ninth embodiment is a PRML reproduction signal processing apparatus using AFC and AGC, which is similarly configured by a digital circuit. The error signal from the error signal calculator is added to the AFC and AGC, and the adaptive equalizer 16 is adapted. This is also supplied to the type Viterbi decoder 17. FIG. 14 shows this, and shows a structure in which the error signal from the error signal calculator is also supplied to the adaptive equalizer 16 and the adaptive Viterbi decoder 17, and the seventh embodiment is also implemented in this configuration. Similar to the embodiment and the eighth embodiment, a DA converter is not required and high-speed processing is possible as compared with analog circuits AFC and AGC.
[0068]
The tenth embodiment shows a form in which the digital AFC and AGC of the present invention are applied to a conventional product using a conventional analog AFC and analog AGC in addition to the seventh embodiment. In this configuration shown in FIG. 15 as well, as in the seventh embodiment, a DA converter is not required and high-speed processing is possible compared to analog circuits AFC and AGC.
[0069]
The eleventh embodiment shows a form in which the digital AFC and AGC of the present invention are applied to a conventional product using a conventional analog AFC and analog AGC in addition to the eighth embodiment. In this configuration shown in FIG. 16 as well, as in the seventh embodiment, a DA converter is not required and high-speed processing is possible as compared with analog circuits AFC and AGC.
[0070]
The twelfth embodiment shows a configuration in which the digital AFC and AGC of the present invention are applied to a conventional product using a conventional analog AFC and analog AGC in addition to the ninth embodiment. In this configuration shown in FIG. 17 as well, as in the seventh embodiment, a DA converter is not required and high-speed processing is possible as compared with analog circuits AFC and AGC.
[0071]
As described above, with respect to the seventh to twelfth embodiments, by using the AFC and AGC configured by the digital circuit according to the present invention, it is easy to apply the conventional analog circuit to the AFC and AGC LSI, etc. It is possible to provide a PRML reproduction signal processing apparatus that realizes high-speed processing and an optical disk apparatus using the same, while enabling supply of digital control signals to each processing circuit without using a DA converter.
[0072]
<Optical Disc Device to which PRML Reproduction Signal Processing Device of the Present Invention is Applied>
(Basic configuration)
FIG. 18 is a diagram showing the overall configuration of an optical disc apparatus to which the PRML reproduction signal processing apparatus according to the present invention is applied. In this figure, an optical disk apparatus A performs data recording or data reproduction for an optical disk D. The optical disc apparatus A has a tray 132 for transporting an optical disc D stored in a disc cartridge, a motor 33 for driving the tray, a clamper 134 for holding the optical disc D, and the optical disc D held thereby by a predetermined number of revolutions. And a spindle motor 135 that is rotated by the motor. Further, a CPU 146 that performs overall operation control as a control unit, a ROM 147 that stores a basic program of this control operation, and a RAM 148 that stores each control program and application data in a rewritable manner via a control bus. Connected. Further, these are connected to the control unit such as the CPU 146 to drive the feed motor 136 for transporting the pickup PU, the focus / tracking actuator driver / feed motor driver 140 for controlling the pickup focus and tracking, and the spindle motor 135. A spindle motor driver 141 for driving the tray motor and a tray motor driver 142 for driving the tray motor are provided.
[0073]
Furthermore, a preamplifier 12 connected to the pickup PU and amplifying the detection signal, the pickup PU and the preamplifier 12, a data processing unit 3 for processing the detection signal and the recording signal, and a RAM 143 for storing data used for these various processes. Is provided. In order to transmit / receive a signal from the data processing unit 3 to / from an external device, an interface control unit 145 is provided with a RAM 144.
[0074]
In such an optical disc apparatus, in the present invention, in the data processing unit 3 as shown in FIG. 18, the AFC 14, AGC 15, adaptive equalizer 16, adaptive Viterbi decoder 17, and ideal signal generation in FIG. By including the circuit 18, the error signal calculator 19, the repetitive pattern detector 20, etc., it is possible to provide an optical disc apparatus that implements the first to twelfth embodiments described above.
[0075]
(Processing operation)
The optical disk apparatus provided in the embodiment of the present invention having such a configuration performs the reproducing process and the recording process of the optical disk as follows. That is, when the optical disc D is loaded into the optical disc apparatus A, the control information of the optical disc D recorded in the control data zone in the emboss data zone of the lead-in area of the optical disc D using the pickup PU and the data processing unit 3. Is read and supplied to the CPU 146.
[0076]
In the optical disc apparatus A of the present invention, laser control (not shown) is performed under the control of the CPU 146 based on operation information by a user operation, control information of the optical disc D recorded in a control data zone in the optical disc, current status, and the like. Energized by the unit to generate a laser beam.
[0077]
The generated laser beam is converged by the objective lens 131 and irradiated onto the recording area of the disc. Thereby, data is recorded in the storage area of the optical disc D (generation of a mark sequence: data is recorded on the optical disc D by a variable-length mark-to-mark interval and the length of each variable-length mark), or The reflected wave corresponding to the stored data is reflected and detected, and the data is reproduced.
[0078]
Further, the optical disk D is stored directly or in a disk cartridge and transported into the apparatus by a tray 132 so that the optical disk D is disposed to face the objective lens 131. A tray motor 133 for driving the tray 132 is provided in the apparatus. The loaded optical disk D is rotatably held on a spindle motor 135 by a clamper 134 and is rotated at a predetermined rotational speed by the spindle motor 135.
[0079]
The pickup PU has a photodetector (not shown) for detecting the laser beam therein. This photodetector detects the laser beam reflected by the optical disc D and returned through the objective lens 131. A detection signal (current signal) from the photodetector is converted into a voltage signal by a current / voltage converter (I / V), and this signal is supplied to the preamplifier 12 and the servo amplifier 134. From the preamplifier 12, signals for reproducing data in the header portion and data for reproducing data in the recording area are output to the data processing unit 3.
[0080]
Here, as a method of optically detecting the focus shift amount, for example, there are the following astigmatism method and knife edge method. Astigmatism method, that is, an optical element (not shown) for generating astigmatism is arranged in the detection optical path of the laser beam reflected by the light reflecting film layer or the light reflecting recording film of the optical disc D, and the photodetector This is a method of detecting a change in the shape of the laser beam irradiated on the top. The light detection area is divided into four diagonal lines. A focus error detection signal (focus signal) is obtained by taking a difference between diagonal sums in a servo seek control unit (not shown) with respect to detection signals obtained from the respective detection regions. In addition, the knife edge method, that is, a method of arranging a knife edge that partially shields a laser beam reflected by the optical disk D asymmetrically. The light detection area is divided into two, and a focus error detection signal is obtained by taking a difference between detection signals obtained from the respective detection areas. Usually, either the astigmatism method or the knife edge method is employed.
[0081]
The optical disc D has a spiral or concentric track, and information is recorded on the track. Information is reproduced or recorded / erased by tracing the focused spot along the track. In order to stably trace the focused spot along the track, it is necessary to optically detect the relative positional deviation between the track and the focused spot.
[0082]
Generally, there are the following phase difference detection method, push-pull method, twin spot method, etc. as the track deviation detection method. A differential phase detection method, that is, a change in intensity distribution on the photodetector of the laser beam reflected by the light reflecting film layer or the light reflecting recording film of the optical disc D is detected. The light detection area is divided into four diagonal lines. For the detection signal obtained from each detection area, a phase difference between diagonal sums is taken in the servo seek control unit 39 to obtain a track error detection signal (tracking signal). Further, in the push-pull method, that is, in this method, a change in intensity distribution on the photodetector of the laser light reflected by the optical disk D is detected. The light detection area is divided into two, and a track error detection signal is obtained by taking a difference between detection signals obtained from the respective detection areas. In addition, a twin-spot method, that is, ± first-order diffracted light that diffracts light into a plurality of wavefronts by arranging a diffractive element in a light transmission system between a semiconductor laser element and an optical disk D and irradiates the optical disk D Changes in the amount of reflected light are detected. Separately from the light detection area for detecting the reproduction signal, a light detection area for individually detecting the reflected light amount of the + 1st order diffracted light and the reflected light amount of the −1st order diffracted light is arranged, and a track error detection signal is obtained by taking a difference between the respective detection signals Get.
[0083]
By such focus control and track control, a focus signal, a tracking signal, and a feed signal are sent from a servo seek control unit (not shown) to the focus and tracking actuator driver and the feed motor driver 140, and the objective lens 131 is moved by the driver 140 to the focus servo. Controlled and tracking servo controlled. Further, an energizing signal is supplied from the driver 140 to the feed motor 136 in accordance with the access signal, and the pickup PU is transported.
[0084]
Further, the spindle motor driver 141 and the tray motor driver 142 are controlled by the control signal from the data processing unit 3, the spindle motor 135 and the tray motor 133 are energized, the spindle motor 135 is rotated at a predetermined rotational speed, and the tray motor 133 is driven. Will properly control the tray.
[0085]
The reproduction signal S corresponding to the header data supplied to the data processing unit 3 is supplied to the CPU 146. As a result, the CPU 146 determines the sector number as the address of the header portion based on the reproduction signal S, and compares it with the sector number as the address to access (record data or reproduce recorded data). It has become.
[0086]
The reproduction signal S corresponding to the recording area data supplied to the data processing unit 3 stores necessary data in the RAM 148, and the reproduction signal S is processed by the data processing unit 3 and supplied to the interface control unit 145. For example, a reproduction processing signal is supplied to an external device such as a personal computer.
[0087]
In such an optical disc apparatus A, the characteristic part of the PRML reproduction signal processing apparatus according to the first to twelfth embodiments of the present invention described above is mainly given as the configuration of the data processing unit 3, and the above-described operational effects are obtained. It is something that demonstrates.
[0088]
In other words, in the first to sixth embodiments, the repetitive pattern detector 20 is used to mainly detect the VFO part of the optical disc, and during this time, the control value of each control part is held and the identification performance is improved. Deterioration can be suppressed. Further, in the seventh to twelfth embodiments, an optical disc apparatus that realizes high-speed control processing while providing a DA converter or the like by mainly providing AFC and AGC as digital circuits is provided.
[0089]
Those skilled in the art can implement the present invention according to the embodiments described in detail above. However, various modifications of these embodiments will be readily apparent to those skilled in the art, and the broad principles disclosed can be applied to various embodiments without inventive ability. is there. Thus, it goes without saying that the present invention covers a wide range that does not contradict the disclosed principle and novel features, and is not limited to the above-described embodiments.
[0090]
【The invention's effect】
As described above in detail, according to the present invention, an iterative pattern detector for detecting the VFO portion of the optical disk is provided, and when the VFO portion is detected, the identification is performed by holding processing such as AGC, equalization coefficient control, and reference level control. It is possible to provide an optical disc apparatus capable of suppressing performance deterioration.
[0091]
Further, according to the present invention, the reproduction signal given from the optical pickup is digitally subjected to offset processing and gain control processing, so that DA conversion or the like is performed as compared with the case where the analog circuit offset processing and gain control processing are performed as in the conventional case The present invention provides an optical disk apparatus that can perform high-speed control without using the optical disk.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of a PRML playback signal processing apparatus according to the present invention.
FIG. 2 is a block diagram showing an iterative pattern detector of the PRML reproduction signal processing apparatus according to the present invention.
FIG. 3 is a block diagram showing an equalization coefficient controller of the PRML reproduction signal processing apparatus according to the present invention.
FIG. 4 is a block diagram showing a reference level controller of the PRML reproduction signal processing apparatus according to the present invention.
FIG. 5 is a block diagram showing an offset controller of the PRML reproduction signal processing apparatus according to the present invention.
FIG. 6 is a block diagram showing a gain controller of the PRML reproduction signal processing apparatus according to the present invention.
FIG. 7 is a block diagram showing a second embodiment of the PRML reproduction signal processing apparatus according to the present invention.
FIG. 8 is a block diagram showing a third embodiment of a PRML playback signal processing apparatus according to the present invention.
FIG. 9 is a block diagram showing a fourth embodiment of a PRML playback signal processing apparatus according to the present invention.
FIG. 10 is a block diagram showing a fifth embodiment of a PRML playback signal processing apparatus according to the present invention.
FIG. 11 is a block diagram showing a sixth embodiment of a PRML playback signal processing apparatus according to the present invention.
FIG. 12 is a block diagram showing a seventh embodiment of a PRML reproduction signal processing apparatus using digital AFC and AGC according to the present invention.
FIG. 13 is a block diagram showing an eighth embodiment of a PRML playback signal processing apparatus using digital AFC and AGC according to the present invention.
FIG. 14 is a block diagram showing a ninth embodiment of a PRML playback signal processing apparatus using digital AFC and AGC according to the present invention.
FIG. 15 is a block diagram showing a tenth embodiment of a PRML reproduction signal processing apparatus using digital AFC and AGC according to the present invention.
FIG. 16 is a block diagram showing an eleventh embodiment of a PRML playback signal processing apparatus using digital AFC and AGC according to the present invention.
FIG. 17 is a block diagram showing a twelfth embodiment of a PRML playback signal processing apparatus using digital AFC and AGC according to the present invention.
FIG. 18 is a block diagram showing an embodiment of an optical disc apparatus using PRML reproduction signal processing according to the present invention.
FIG. 19 is a block diagram showing a conventional PRML reproduction signal processing apparatus.
FIG. 20 is a block diagram showing a conventional adaptive equalizer.
FIG. 21 is a block diagram showing a reference level controller of a conventional adaptive Viterbi decoder.
FIG. 22 is a graph showing operation waveforms of the PRML reproduction signal processing device.
FIG. 23 is a graph showing an equalized signal, an ideal signal, and an error signal related to PRML reproduction signal processing.
FIG. 24 is a graph showing a reproduction signal envelope including a repetitive pattern and random data.
FIG. 25 is a graph showing a reproduction signal envelope and an error signal RMS value after conventional offset control and gain control.
FIG. 26 is a graph showing a reproduction signal including asymmetry after performing conventional offset control and gain control.
[Explanation of symbols]
14 ... AFC, 15 ... AGC, 16 ... Adaptive equalizer
17 ... Adaptive Viterbi decoder, 18 ... Ideal signal generator
19: Error signal calculator, 20 ... Iterative pattern detector
101: Fixed equalizer, 102: Fixed Viterbi decoder
106 ... Analog AFC, 107 ... Analog AGC

Claims (7)

同心円状又は螺旋状の記憶領域を有する光ディスクを扱う光ディスク装置において、
所定回転数で回転される光ディスク上にレーザビームを照射し、この反射波の波形パタンに応じた所定時間幅のデータ列を含む再生信号を検出する再生信号検出手段と、
与えられる誤差信号に基づいて等化係数を決定し、これに応じて再生信号検出手段が出力した前記再生信号を等化する再生信号等化手段と、
前記再生信号等化手段により等化された再生信号を、最尤復号器により復号化して再生信号を出力する最尤復号手段と、
前記最尤復号手段が出力する再生信号が有する所定時間幅のデータ列に対応した、前記所定時間幅でのデータ列を含む理想信号を作成する理想信号作成手段と、
前記再生信号等化手段から出力された再生信号が含む前記所定時間幅のデータ列と、前記理想信号作成手段が作成した理想信号が含む前記所定時間幅のデータ列とを比較して、この比較結果に基づき誤差信号を算出して前記再生信号等化手段に供給する誤差信号算出手段と、
前記最尤復号手段が出力する再生信号を受け、この中に反復パタンを検出したとき停止信号を生成しこれを、前記再生信号等化手段と、前記最尤復号手段と、前記再生信号検出手段から再生信号を受け所定処理を施して前記再生信号等化手段に供給する処理手段と、の中の少なくとも一つに供給し、これにより前記停止信号が供給された手段が行う処理をホールドさせる反復パタン検出手段と、
を具備することを特徴とする光ディスク装置。In an optical disc apparatus handling an optical disc having a concentric or spiral storage area,
A reproduction signal detecting means for irradiating a laser beam onto an optical disk rotated at a predetermined number of revolutions and detecting a reproduction signal including a data string having a predetermined time width corresponding to the waveform pattern of the reflected wave;
A reproduction signal equalizing means for determining an equalization coefficient based on a given error signal and equalizing the reproduction signal output by the reproduction signal detecting means in response thereto;
Maximum likelihood decoding means for decoding the reproduction signal equalized by the reproduction signal equalization means and outputting a reproduction signal by decoding by a maximum likelihood decoder;
An ideal signal creating means for creating an ideal signal including a data sequence having a predetermined time width corresponding to a data sequence having a predetermined time width included in the reproduction signal output by the maximum likelihood decoding means;
This comparison is made by comparing the data string having the predetermined time width included in the reproduction signal output from the reproduction signal equalizing means with the data string having the predetermined time width included in the ideal signal generated by the ideal signal generating means. Error signal calculation means for calculating an error signal based on the result and supplying the error signal to the reproduction signal equalization means;
The reproduction signal output from the maximum likelihood decoding means is received, and when a repetitive pattern is detected, a stop signal is generated, and the reproduction signal equalization means, the maximum likelihood decoding means, and the reproduction signal detection means are generated. A process for receiving a reproduction signal from the reproduction signal and supplying the reproduction signal equalization means to the reproduction signal equalization means, and supplying the reproduction signal to at least one of the reproduction means to hold the process performed by the means to which the stop signal is supplied Pattern detection means;
An optical disc apparatus comprising: 前記処理手段は、前記再生信号等化手段により等化された再生信号に関し中心レベルの理想値からのずれ量を計算し、これを再生信号から減算するオフセット制御手段と、
前記再生信号等化手段により等化された再生信号に関し、再生信号の増幅器の増幅率を可変させて振幅の変動を一定範囲とするゲイン制御手段とを有しており、
前記反復パタン検出手段は、再生信号の中に反復パタンを検出したとき停止信号を生成しこれを、前記オフセット制御手段と前記ゲイン制御手段と前記再生信号等化手段と前記最尤復号手段との全てに供給して、各処理のそれぞれをホールドさせることを特徴とする請求項１記載の光ディスク装置。The processing means calculates an amount of deviation from the ideal value of the center level with respect to the reproduction signal equalized by the reproduction signal equalization means, and offset control means for subtracting this from the reproduction signal;
With respect to the reproduction signal equalized by the reproduction signal equalization means, it has a gain control means for varying the amplification factor of the amplifier of the reproduction signal to make the amplitude variation within a certain range,
The iterative pattern detection means generates a stop signal when a repetitive pattern is detected in the reproduction signal, and generates a stop signal from the offset control means, the gain control means, the reproduction signal equalization means, and the maximum likelihood decoding means. 2. The optical disc apparatus according to claim 1, wherein the optical disc apparatus is supplied to all and holds each processing. 前記反復パタン検出器は、前記最尤復号手段が出力する再生信号を受け、この中に反復パタンを検出すると停止信号を生成し、これを前記再生信号等化手段にのみ供給し、前記再生信号等化手段の処理をホールドさせることを特徴とする請求項１記載の光ディスク装置。  The iterative pattern detector receives a reproduction signal output from the maximum likelihood decoding means, generates a stop signal when detecting a repetition pattern therein, and supplies this to only the reproduction signal equalization means, and the reproduction signal 2. The optical disk apparatus according to claim 1, wherein the process of the equalizing means is held. 前記反復パタン検出器は、前記最尤復号手段が出力する再生信号を受け、この中に反復パタンを検出すると停止信号を生成し、これを前記再生信号等化手段と前記誤差信号算出手段とにのみ供給し、前記再生信号等化手段の処理と前記誤差信号算出手段の処理とをホールドさせることを特徴とする請求項１記載の光ディスク装置。  The iterative pattern detector receives a reproduction signal output from the maximum likelihood decoding means, and generates a stop signal when it detects a repetitive pattern in the reproduction signal, and outputs it to the reproduction signal equalization means and the error signal calculation means. 2. The optical disk apparatus according to claim 1, wherein only the signal is supplied and the processing of the reproduction signal equalizing means and the processing of the error signal calculating means are held. 前記処理手段は、前記再生信号等化手段により等化された再生信号に関し中心レベルの理想値からのずれ量を計算し、これを再生信号から減算するオフセット制御手段と、
前記再生信号等化手段により等化された再生信号に関し、再生信号の増幅器の増幅率を可変させて振幅の変動を一定範囲とするゲイン制御手段（１５）とを有しており、
前記反復パタン検出手段は、再生信号の中に反復パタンを検出したとき停止信号を生成しこれを、前記オフセット制御手段と前記ゲイン制御手段とに供給して、各処理のそれぞれをホールドさせることを特徴とする請求項１記載の光ディスク装置。The processing means calculates an amount of deviation from the ideal value of the center level with respect to the reproduction signal equalized by the reproduction signal equalization means, and offset control means for subtracting this from the reproduction signal;
The reproduction signal equalized by the reproduction signal equalization means, and gain control means (15) for varying the amplification factor of the reproduction signal amplifier to make the fluctuation of the amplitude constant.
The repetitive pattern detection means generates a stop signal when a repetitive pattern is detected in the reproduction signal, and supplies the stop signal to the offset control means and the gain control means to hold each of the processes. 2. The optical disk apparatus according to claim 1, wherein 前記処理手段は、前記再生信号等化手段により等化された再生信号に関し中心レベルの理想値からのずれ量を計算し、これを再生信号から減算するオフセット制御手段と、
前記再生信号等化手段により等化された再生信号に関し、再生信号の増幅器の増幅率を可変させて振幅の変動を一定範囲とするゲイン制御手段とを有しており、
前記反復パタン検出手段は、再生信号の中に反復パタンを検出したとき停止信号を生成しこれを、前記オフセット制御手段と前記ゲイン制御手段と前記再生信号等化手段とに供給して、各処理のそれぞれをホールドさせることを特徴とする請求項１記載の光ディスク装置。The processing means calculates an amount of deviation from the ideal value of the center level with respect to the reproduction signal equalized by the reproduction signal equalization means, and offset control means for subtracting this from the reproduction signal;
With respect to the reproduction signal equalized by the reproduction signal equalization means, it has a gain control means for varying the amplification factor of the amplifier of the reproduction signal to make the amplitude variation within a certain range,
The repetitive pattern detection means generates a stop signal when a repetitive pattern is detected in the reproduction signal, and supplies the stop signal to the offset control means, the gain control means, and the reproduction signal equalization means for each processing. 2. The optical disc apparatus according to claim 1, wherein each of the optical disc devices is held. 前記再生信号検出手段から出力されたアナログ信号としての前記再生信号に関し、アナログ処理により中心レベルの理想値からのずれ量を計算し、これを再生信号から減算するアナログオフセット制御手段と、
前記アナログオフセット制御器によりずれ量を減算されたアナログ信号としての再生信号に関し、アナログ処理により再生信号の増幅器の増幅率を可変させて振幅の変動を一定範囲とした再生信号を出力するアナログゲイン制御手段と、
前記アナログゲイン制御手段からのアナログ信号としての再生信号を受け、デジタル信号に変換し前記再生信号等化手段供給するＡＤコンバータ手段と、
を更に有することを特徴とする請求項１記載の光ディスク装置。With respect to the reproduction signal as an analog signal output from the reproduction signal detection means, an analog offset control means for calculating a deviation amount from an ideal value of the center level by analog processing and subtracting this from the reproduction signal;
Analog gain control that outputs a reproduction signal with a variation in amplitude within a certain range by varying the amplification factor of the reproduction signal amplifier by analog processing for the reproduction signal as an analog signal from which the deviation amount is subtracted by the analog offset controller Means,
AD converter means that receives a reproduction signal as an analog signal from the analog gain control means, converts it into a digital signal, and supplies the reproduction signal equalization means;
The optical disk apparatus according to claim 1, further comprising:
JP2001312982A 2001-10-10 2001-10-10 Optical disk device Expired - Fee Related JP3657901B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001312982A JP3657901B2 (en) 2001-10-10 2001-10-10 Optical disk device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001312982A JP3657901B2 (en) 2001-10-10 2001-10-10 Optical disk device

Publications (2)

Publication Number Publication Date
JP2003123402A JP2003123402A (en) 2003-04-25
JP3657901B2 true JP3657901B2 (en) 2005-06-08

Family

ID=19131544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001312982A Expired - Fee Related JP3657901B2 (en) 2001-10-10 2001-10-10 Optical disk device

Country Status (1)

Country Link
JP (1) JP3657901B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7194674B2 (en) * 2002-07-29 2007-03-20 Sharp Kabushiki Kaisha Adaptive waveform equalization for viterbi-decodable signal and signal quality evaluation of viterbi-decodable signal
EP1496512A1 (en) 2003-07-09 2005-01-12 Deutsche Thomson-Brandt Gmbh Method for adaptive bit recovery
EP1575176A1 (en) 2004-03-09 2005-09-14 Deutsche Thomson-Brandt Gmbh Arrangement for adaptive bit recovery
WO2006100981A1 (en) * 2005-03-18 2006-09-28 Nec Corporation Information recording medium, information reproducing device, and information reproducing method
WO2008004478A1 (en) 2006-07-03 2008-01-10 Nec Corporation Optical information recording/reproducing device and recording condition adjusting method
JP4871161B2 (en) 2007-02-19 2012-02-08 ルネサスエレクトロニクス株式会社 Optical disk playback device
JP5012366B2 (en) * 2007-09-26 2012-08-29 Ｔｄｋ株式会社 Reproduction signal evaluation method
WO2013011603A1 (en) * 2011-07-15 2013-01-24 日立コンシューマエレクトロニクス株式会社 Information recording medium and information reproduction device
JP2012038412A (en) * 2011-09-16 2012-02-23 Renesas Electronics Corp Optical disk reproduction device

Also Published As

Publication number Publication date
JP2003123402A (en) 2003-04-25

Similar Documents

Publication Publication Date Title
US6724706B1 (en) Digital adaptive equalizer for different quality signals
JP3786343B2 (en) Optical disk playback device
US6216249B1 (en) Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US8913475B2 (en) Data detecting device, reproducing device, and data detecting method
US7215624B2 (en) Optical disk apparatus and optical disk recording method
US7633846B2 (en) Multi-level information reproducing method, multi-level information recording medium, multi-level information waveform equalizing device, multi-level information reproducing apparatus, multi-level information recording apparatus, signal processing method, reproduced signal processing circuit and optical disk apparatus
US6577568B1 (en) Optical disk apparatus using tilt and aberration correction control system
JP3657901B2 (en) Optical disk device
JP3529767B2 (en) Information reproducing apparatus and information reproducing method
US8873358B2 (en) Skew detection method and optical disc device
US6658054B1 (en) Waveform equalizer and data reproducing apparatus using the same
US9117485B2 (en) Signal processing apparatus capable of suppressing non-linear noise component during reading optical recording medium
JP3871906B2 (en) Reproduction power control method, reproduction power control apparatus, and recording / reproduction apparatus including the same
JP3813931B2 (en) Information reproducing apparatus and information reproducing method
JP3632641B2 (en) Optical disk device
JP7236392B2 (en) Decryption device, decryption method
JP4281171B2 (en) Offset adjustment circuit and reader using the same
JP4234042B2 (en) Multi-value information recording medium, multi-value information waveform equalizer, multi-value information reproducing device
JP2000276848A (en) Waveform equalizer and reproducing device
JP3892819B2 (en) Optical disc apparatus and adaptive equalization circuit
JP2008287839A (en) Digital data reproducing unit
JP2019160370A (en) Information recording/reproducing device and information recording/reproducing method
JP2002319231A (en) Optical information recording and reproducing device
JPH1153736A (en) Optical disk device and optical disk access method
JP2002230903A (en) Information reproducing device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees