JP3651708B2 - Motor speed control device - Google Patents

Description

但し、δθは、基準信号Ｒに対して速度信号が遅れている場合を、＋、進んでいる場合を、−、としている。
【０１０４】
また、位相差δθ分のｗａｉｔ時間は、次式で与えられる。
【０１０５】
δＴ＝δθ／（２πｆｒ）・・・（３）
ここで、オフセット電圧Ｖ₀ の役割は、同期可能な回転速度の速度帯域を設定することにあり、理想的には、次式の周波数範囲で同期可能となる。
【０１０６】
ｆ₀ ＋Ｋ×Ｋθ×２π＞ｆ＞ｆ₀ −Ｋ×Ｋθ×２π・・・（４）
初期設定の後、図４に示す初期状態Ａ点でＭＰＵ２１は、スイッチ１２及びスイッチ１５を（イ）側に接続するとともに、スイッチ１７をオンする。これらのスイッチ１２、１５、１７の初期設定は、上述のように、ＭＰＵ２１により、その端子ＳＣ１及び端子ＳＣ２から出力される切換信号により行われる。
【０１０７】
これによりモータ１９は、立ち上げ電圧Ｖの一定電圧で加速され、この立ち上げ電圧Ｖは、所定速度に到達できる電圧でなければならないが、モータ１９の仕様内であれば、これに限るものではない。
【０１０８】
モータ１９が始動を開始すると、モータ１９の回転速度は、逐一エンコーダ２０により検出され、位相比較回路１１にエンコーダパルス信号Ｅとして入力されるとともに、ＭＰＵ２１及びスイッチ１２に入力される。
【０１０９】
いま、スイッチ１２は、（イ）側に接続されているので、エンコーダ２０の出力するエンコーダパルス信号Ｅは、スイッチ１２を介して、基準信号Ｒとして位相比較回路１１に入力される。
【０１１０】
したがって、モータの加速時には、位相比較回路１１にエンコーダパルス信号Ｅ及び基準信号Ｒとしてエンコーダ２０の出力する同じエンコーダパルス信号Ｅが入力されるので、位相差が発生せず、位相比較回路１１は、図４（ｃ）に示すように、０レベルの位相誤差信号Ｖθを出力し、加算器１３は、この位相誤差信号Ｖθとオフセット電圧Ｖ₀ を加算して出力するが、いま、スイッチ１５が（イ）側、すなわち、立ち上げ電圧発生回路１６側に接続されているため、加算器１３の加算出力はモータドライバ１８には、出力されずに、立ち上げ電圧発生回路１６からの立ち上げ電圧Ｖがスイッチ１７を介して速度制御信号としてモータドライバ１８に入力される。
【０１１１】
モータドライバ１８は、この速度制御信号である立ち上げ電圧Ｖに基づいてモータ１９を加減速して、回転駆動する。
【０１１２】
この加速中においては、ＭＰＵ２１は、図５に示すように、加速制御処理を行う。
【０１１３】
すなわち、ＭＰＵ２１は、モータ１９が始動すると、まず、最初のエンコーダパルス信号Ｅのエッジが立ち上がりで始まるのか、立ち下がりで始まるのかを検出し（ステップＳ１）、例えば、立ち下がりエッジで始まるとすると、カウンタ２２をスタート、すなわち、カウント動作を開始して（ステップＳ２）、次の半周期の立ち上がりエッジを検出するまで待つ（ステップＳ３）。
【０１１４】
ステップＳ３で、次の立ち上がりエッジを検出すると、ＭＰＵ２１は、カウンタ２２をストップ、すなわち、カウント動作を停止させ（ステップＳ４）、カウンタ２２のカウント値と予め内部メモりに格納されている目標速度に対応した周波数Ｔの１／２周期（Ｔ／２）に相当する値（以下、１／２周期値という。）とを比較して、一致するかどうかチェックする（ステップＳ５）。
【０１１５】
ＭＰＵ２１は、カウンタ２２のカウント値と１／２周期値とが一致すると、目標速度に到達したと判断して、出力端子Ｒの出力信号、すなわち、基準信号Ｒをハイレベル（Ｈｉｇｈ）に立ち上げ（ステップＳ６）、スイッチ１２及びスイッチ１５を（イ）側から（ロ）側に切り換える（ステップＳ７）。
【０１１６】
いま、立ち上げ開始直後であるので、目標速度に到達していないため、ステップＳ５で、カウンタ２２のカウント値と１／２周期値とが一致せず、ＭＰＵ２１は、ステップＳ８に移行して、再度、カウンタ２２のカウント動作を開始し（ステップＳ８）、次の半周期のエンコーダパルス信号Ｅの立ち下がりエッジを検出するまで待つ（ステップＳ９）。
【０１１７】
ステップＳ９で、次の立ち下がりエッジを検出すると、ＭＰＵ２１は、カウンタ２２のカウント動作を停止させ（ステップＳ１０）、これによりエンコーダパルス信号Ｅの立ち上がりエッジから立ち下がりエッジまでの半周期分の時間を測定し、カウンタ２２のカウント値と上記１／２周期値とを比較して、一致するか、すなわち、モータ１９の速度が目標速度に到達したかチェックする（ステップＳ１１）。
【０１１８】
ＭＰＵ２１は、カウンタ２２のカウント値と１／２周期値とが一致すると、目標速度に到達したと判断して、出力端子Ｒの出力信号（基準信号Ｒ）をローレベル（Ｌｏｗ）に立ち下げ（ステップＳ６）、スイッチ１２及びスイッチ１５を（イ）側から（ロ）側に切り換える（ステップＳ７）。
【０１１９】
また、ステップＳ１１で、目標速度に到達していおらず、ステップＳ１１で、カウンタ２２のカウント値と１／２周期値とが一致しないときには、ＭＰＵ２１は、ステップＳ２に移行して、上記同様の処理を行う。
【０１２０】
すなわち、ＭＰＵ２１は、エンコーダパルス信号Ｅの半周期の時間を測定し、かつ、その都度、目標速度と比較して、モータ１９が目標速度に到達したかどうか判別している（ステップＳ２〜ステップＳ５、ステップＳ８〜ステップＳ１１）。
【０１２１】
この間、モータ１９は、図４（ｄ）に示すように、立ち上げ電圧発生回路１６からの立ち上げ電圧Ｖに基づくモータドライバ１８のドライブ動作により目標速度に向かって、回転速度を上げていく。
【０１２２】
また、ＭＰＵ２１は、検出した直前のエンコーダパルス信号Ｅが立ち上がりであれば、これに応じて、出力端子Ｒの出力信号（基準信号Ｒ）をハイレベルに立ち上げ（ステップＳ６）、直前のエンコーダパルス信号Ｅが立ち下がりであれば、これに応じて、出力信号（基準信号Ｒ）をローレベルに立ち下げる（ステップＳ１２）。
【０１２３】
このようにして、半周期毎にモータ１９の速度が目標速度に到達したかチェックして、目標速度に到達すると（ステップＳ５、ステップＳ１１）、上記出力端子Ｒの出力信号（基準信号Ｒ）の立ち上げ（ステップＳ６）、あるいは、立ち下げ（ステップＳ１２）を行って、スイッチ１２及びスイッチ１５を（イ）側から（ロ）側に切り換えて、接続する（ステップＳ７）。
【０１２４】
すなわち、図４に示すように、Ａ点で初期設定を完了して、立ち上げ電圧発生回路１６からの立ち上げ電圧Ｖに基づいてモータ１９の回転を開始し、Ｂ点でモータ１９の回転速度が目標速度に到達したとすると、Ｂ点においては、いま、エンコーダパルス信号Ｅは、図４（ａ）に示すように、立ち上がりエッジであるので、ＭＰＵ２１は、これに合わせて、図４（ｂ）に示すように、出力端子Ｒからハイレベルの基準信号Ｒをスイッチ１２を介して位相比較回路１１に出力する。
【０１２５】
その後、ＭＰＵ２１は、上記（３）式に示したように、目標速度に対応する周期の１／２周期（Ｔ／２）と位相差δθから求めたδＴ時間から算出される待ち時間（ｗａｉｔ）時間（Ｔ／２−δＴ）だけ待って（ステップＳ１３）、出力端子Ｒの出力信号、すなわち、基準信号Ｒを、図４（ｂ）に示すように、反転させる（ステップＳ１４）。いま、図４では、Ｂ点で基準信号Ｒを立ち上げたので、待ち時間だけ待った後、基準信号Ｒを立ち下げる。
【０１２６】
このように、ＭＰＵ２１は、予め同期後の位相差δθを推定して基準信号Ｒの位相差δθを作製しているので、切り換え直後に、ＰＬＬ速度制御系、すなわち、位相比較回路１１において強制的に位相がロックされる。
【０１２７】
その後は、ＭＰＵ２１は、目標速度に対応する周期の１／２周期（Ｔ／２）だけ待って（ステップＳ１５）、出力信号（基準信号Ｒ）を反転させる（ステップＳ１４）。すなわち、ＭＰＵ２１は、目標速度に到達して、基準信号Ｒの位相の調整を行うと、図４に示すように、目標速度に対応した周波数の１／２周期毎に出力信号（基準信号Ｒ）を反転させて、位相比較回路１１に出力する。
【０１２８】
したがって、ＭＰＵ２１は、図４（ｂ）に示すように、Ｃ点以降は、エンコーダパルス信号Ｅに対して、−δθの位相差を持ち、目標速度に対応した周波数の基準信号Ｒを位相比較回路１１に出力する。なお、基準信号Ｒに対するエンコーダパルス信号Ｅの位相差をδθとしているので、基準信号Ｒの位相差には、−が付与される。
【０１２９】
そして、ＭＰＵ２１から上記基準信号Ｒが位相比較回路１１に入力されると、位相比較回路１１は、上述の動作処理を行って、図４（ｃ）に示すように、エンコーダパルス信号Ｅと基準信号Ｒの位相差δθに対応する位相誤差信号Ｖθを加算器１３に出力する。
【０１３０】
加算器１３は、この誤差信号Ｖθとオフセット電圧発生回路１４から供給されるオフセット電圧Ｖ₀ を加算して、スイッチ１５及びスイッチ１７を介して、モータドライバ１８に出力し、モータドライバ１８は、この加算器１３からの加算出力に基づいてモータ１９を駆動する。
【０１３１】
したがって、従来のように、エンコーダパルス信号Ｅと基準信号Ｒの位相差δθによるモータ１９の速度のオーバーシュートを、図４（ｄ）に示すように、抑制することができ、速度制御手段としての立ち上げ電圧発生回路１６からの立ち上げ電圧Ｖによるオープンループにより立ち上げを行っても、位相同期制御手段としてのＰＬＬ速度制御（位相比較回路１１）系の過渡応答特性を向上させることができる。
【０１３２】
その結果、モータ１９を速やかに目標速度に上昇させることができるとともに、目標速度に到達すると、速やかに安定させることができる。
【０１３３】
図６〜図１１は、本発明のモータ速度制御装置の第２の実施の形態を示す図であり、本実施の形態は、位相比較回路の位相比較器にＥＸＯＲ型を使用したものである。
【０１３４】
本実施の形態は、上記第１の実施の形態と同様のモータ速度制御装置に適用したものであり、本実施の形態の説明において、上記図１及び図２と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０１３５】
図６において、モータ速度制御装置４０は、位相比較回路４１、スイッチ４２、加算器１３、オフセット電圧発生回路１４、スイッチ１５、立ち上げ電圧発生回路１６、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ４３及びカウンタ２２等を備えており、上記第１の実施の形態とは、位相比較回路４１、スイッチ４２及びＭＰＵ４３が異なっている。
【０１３６】
すなわち、位相比較回路（位相同期制御手段）４１は、図７に示すように構成され、位相比較器４４、カウント信号発生器３２、スイッチ４５、カウンタ４６及びＤ／Ａ変換器３６等を備えている。
【０１３７】
位相比較器４４は、いわゆるＥＸＯＲ型の位相比較回路であり、位相比較器４４には、図８（ａ）に示すエンコーダパルス信号Ｅと、図８（ｂ）に示す基準信号Ｒが入力されている。
【０１３８】
位相比較器４４は、この入力されるエンコーダパルス信号Ｅと基準信号ＲのＥＸＯＲ（排他的論理和）を取って、図８（ｃ）に示すハイとローに切り換わる位相検出信号Ｐをスイッチ４５に出力し、スイッチ４５は、ハイの位相検出信号Ｐが入力されると、オンして、カウント信号発生器３２から入力されるカウント信号をカウンタ４６に出力する。
【０１３９】
カウント信号発生器３２は、上記第１の実施の形態と同様に、図８（ｄ）に示すように、一定の高周波数のカウント信号を発生して、スイッチ４５に出力し、スイッチ４５は、カウント信号発生器３２から入力されるカウント信号を図８（ｅ）に示すカウントＵＰ信号としてカウンタ４６に出力する。
【０１４０】
カウンタ４６は、スイッチ４５を介して入力されるカウントＵＰ信号を計数して、Ｄ／Ａ変換器３６に出力する。
【０１４１】
Ｄ／Ａ変換器３６は、カウンタ４６のカウント結果をＤ／Ａ変換して、図８（ｆ）に示す位相差に対応するアナログの位相誤差信号Ｖθとして、図７に示した加算器１３に出力する。
【０１４２】
したがって、位相比較回路４１は、図２３に示したように、位相比較範囲（動作範囲）として、０〜πの範囲を持つような特性を有するが、位相比較回路４１においては、その信号の取扱上の理由から、図９に示すように、位相差π／２における誤差信号Ｖθが０になるように、Ｄ／Ａ変換器３６にオフセットを設定している。
【０１４３】
その結果、図９からも明らかなように、同期時の位相差δθ’は、次式で与えられるような値となる。
【０１４４】
δθ’＝δθ＋π／２
また、モータ速度制御装置４０においては、フィードバック係数Ｋ、Ｋθを同じに設定しており、図２２に示した位相差δθと図９に示した位相差δθは、同じ位相差になるが、実際に同期する位相差δθ’は、π／２だけ異なる。また、位相差δθ’に相当する待ち（ｗａｉｔ）時間δＴ’は、次式のようになる。
【０１４５】

したがって、具体的な初期位相の待ち（ｗａｉｔ）時間は、（５）式を用いて計算すると、以下の式のようになる。
【０１４６】
Ｔ／２−δＴ’＝Ｔ／２−（δＴ＋Ｔ／４）＝Ｔ／４−δＴ・・・（６）
ＭＰＵ４３は、上記第１の実施の形態と同様の動作を行うが、上記待ち時間の算出等において、異なる処理を行う。
【０１４７】
また、スイッチ４２は、ＭＰＵ４３の制御下でオン／オフし、オンのとき、ＭＰＵ４３の出力端子Ｒから入力される基準信号Ｒを位相比較回路４１に出力する。
【０１４８】
次に、本実施の形態の動作を、図１０に示すフローチャートに基づいて説明する。
【０１４９】
なお、図１０の説明において、上記図５と同様の処理ステップにおいては、同一のステップナンバーを付して、その詳細な説明を省略する。
【０１５０】
モータ速度制御装置４０のＭＰＵ４３は、その加速段階での制御は、上記図５の場合と同様に行い（ステップＳ１〜Ｓ６、ステップＳ８〜Ｓ１２）、モータ１９の速度が同期速度に到達すると、スイッチ４２をオンにして（ステップＳ２１）、位相比較回路４１に基準信号Ｒを入力する。
【０１５１】
すなわち、図１１のＡ点で初期設定を完了して、立ち上げ電圧発生回路１６からの立ち上げ電圧Ｖに基づいてモータ１９の回転を開始し、Ｂ点でモータ１９の回転速度が目標速度に到達したとすると、スイッチ４２をオンにして（ステップＳ２１）、位相比較回路４１に基準信号Ｒを入力する。
【０１５２】
このとき、ＭＰＵ４３は、エンコーダパルス信号Ｅがハイレベルであると、ハイレベルの誤差信号Ｖθを、エンコーダパルス信号Ｅがローレベルであると、ローレベルの誤差信号Ｖθを、出力端子Ｒから出力する（ステップＳ６、ステップＳ１２）。
【０１５３】
その後、ＭＰＵ４３は、上記（６）式に示した初期位相分の待ち時間（Ｔ／４−δＴ）だけ待つと（ステップＳ２２）、出力端子Ｒから出力している誤差信号Ｖθを反転させ（ステップＳ１４）、位相比較回路４１の特性から、Ｔ／２だけ待って（ステップＳ１５）、スイッチ１５を（イ）側から（ロ）側に切り換える（ステップＳ２３）。
【０１５４】
すなわち、位相比較回路４１の特性からＴ／２を待つ間に始めの誤差信号Ｖθの出力がある。具体的には、図１１（ｃ）に示すように、Ｃ点で誤差信号Ｖθが出力されることになる。
【０１５５】
したがって、図１１に示すＤ点で制御系を立ち上げ電圧発生回路１６から位相比較回路４１に切り換えると、エンコーダパルス信号Ｅと基準信号Ｒがほぼ同期状態の位相差になるので、ＰＬＬ速度制御（位相比較回路４１）系において、強制的に位相がロックされる。
【０１５６】
その後、ＭＰＵ４３は、出力端子Ｒから出力する基準信号Ｒを反転させた後（ステップＳ２４）、目標速度に対応した周波数の１／２周期（Ｔ／２）待って（ステップＳ２５）、ステップＳ２４に戻って、同様に誤差信号Ｖθを反転させる（ステップＳ２４）。すなわち、その後は、ＭＰＵ４３は、目標速度の周波数の１／２周期毎に出力端子Ｒの出力信号、すなわち、基準信号Ｒを反転させる。
【０１５７】
したがって、、ＭＰＵ４３は、図１１（ｂ）に示すように、Ｄ点以降は、エンコーダパルス信号Ｅに対して、−δθ’の位相差を持ち、目標速度に対応した周波数の基準信号Ｒを出力する。
【０１５８】
その結果、図１１（ｄ）に示すように、エンコーダパルス信号Ｅと基準信号Ｒの位相差によるモータ１９の速度のオーバーシュートは低減され、一定電圧である立ち上げ電圧Ｖのオープンループで立ち上げても、ＰＬＬ速度制御系の過渡応答特性を向上させることができる。
【０１５９】
なお、上記第１の実施の形態の位相比較回路１１は、その比較範囲が−２π〜２πと広いが、過去の状態に強く左右されるメモリ（フリップフロップ）型であるので、ノイズに弱い。これに対して、本実施の形態の位相比較回路４１は、その比較範囲が０〜πと狭いが、非メモリ型であるので、ノイズに強いという特徴を有している。上記位相比較回路１１と位相比較回路４１の相違は、主にその位相比較器３１と位相比較器４４の性質による。
【０１６０】
上述のように、本発明においては、上記位相比較回路１１と位相比較器４４のいずれを用いても、十分発明の目的を達成することができる。
【０１６１】
図１２は、本発明のモータ速度制御装置の第３の実施の形態を示す図であり、本実施の形態は、上記第１の実施の形態のモータドライバの出力を電流フィードバックして、一定電流で立ち上げるものである。
【０１６２】
そこで、本実施の形態の説明において、第１の実施の形態と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０１６３】
すなわち、図１２において、モータ速度制御装置５０は、位相比較回路１１、スイッチ１２、加算器１３、オフセット電圧発生回路１４、スイッチ１５、立ち上げ電圧発生回路１６、スイッチ１７、モータドライバ１８、電流フィードバック回路５１、モータ１９、エンコーダ２０、ＭＰＵ２１及びカウンタ２２等を備えており、図１のモータ速度制御装置１０と同様の回路構成を有しているが、ただ、モータドライバ１８の出力をモータドライバ１８に電流フィードバックさせる電流フィードバック回路５１が設けられている。
【０１６４】
すなわち、本実施の形態においては、立ち上げ電圧発生回路１６と電流フィードバック回路５１を含めた回路が速度制御手段として機能する。
【０１６５】
したがって、本実施の形態のモータ速度制御装置５０においては、モータ１９が目標速度に到達するまでの加速過程において、電流フィードバック回路５１によりフィードバックされる電流に基づいてモータ１９に供給する駆動電流を一定に制御することができ、加速過程において、モータ１９を一定電流で加速制御することができる。
【０１６６】
図１３は、本発明のモータ速度制御装置の第４の実施の形態を示す図であり、本実施の形態は、上記第３の実施の形態の立ち上げ電圧発生回路の立ち上げ電圧を徐々に上昇させて滑らかな加速を行うものである。
【０１６７】
そこで、本実施の形態の説明においては、図１２のモータ速度制御装置５０と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０１６８】
図１３において、モータ速度制御装置６０は、図１２と同様の構成を相しているが、ただ、立ち上げ電圧発生回路６１が異なる。
【０１６９】
すなわち、立ち上げ電圧発生回路６１は、ＭＰＵ２１から加速命令が入力されると、予め設定された電圧上昇プログラムに基づいて、図１３中にグラフで示すように、立ち上げ電圧Ｖを徐々に上昇させる。
【０１７０】
このＭＰＵ２１からの加速命令は、その端子ＳＣ１からスイッチ１７に出力するスイッチ１７の切換信号が利用されている。
【０１７１】
また、モータ速度制御装置６０は、上記第３の実施の形態の場合と同様に、モータドライバ１８の出力が電流フィードバック回路５１によりモータドライバ１８にフィードバックされている。
【０１７２】
したがって、本実施の形態のモータ速度制御装置６０においては、ＭＰＵ２１は、モータ１９の回転が開始が指示されると、スイッチ１７及び立ち上げ電圧発生回路６１に切換信号を出力して、スイッチ１７をオンするとともに、スイッチ１５及びスイッチ１２を（イ）側に接続させ、立ち上げ電圧発生回路６１から徐々に上昇する立ち上げ電圧Ｖをスイッチ１５及びスイッチ１７を介してモータドライバ１８に出力する。
【０１７３】
モータドライバ１８は、この徐々に上昇する立ち上げ電圧Ｖに基づいてモータ１９を回転駆動するが、電流フィードバック回路５１によりモータ１９に出力する電流がフィードバックされているので、当該徐々に上昇する立ち上げ電圧Ｖに対応させて電流を徐々に上昇させることができ、モータ１９を滑らかに加速させることができる。
【０１７４】
なお、この場合、電流フィードバック回路５１を設けなくても、モータドライバ１８からモータ１９に供給する電圧を徐々に上昇させることができ、滑らかにモータ１９を加速させることができる。
【０１７５】
図１４及び図１５は、本発明のモータ速度制御装置の第５の実施の形態を示す図であり、本実施の形態は、上記第１の実施の形態において、速度制御手段として、立ち上げ電圧発生回路の代わりに周波数誤差フィードバックを適用したものである。
【０１７６】
そこで、本実施の形態の説明においては、上記第１の実施の形態と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０１７７】
図１４において、モータ速度制御装置７０は、位相比較回路１１、スイッチ１２、スイッチ７１、加算器１３、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ７２、カウンタ２２及びＤ／Ａ変換器７３等を備えており、位相比較回路１１、スイッチ１２、加算器１３、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０及びカウンタ２２は、上記第１の実施の形態と同様のものである。
【０１７８】
加算器１３には、ＭＰＵ７２からの周波数誤差フィードバック信号Ｖｆとスイッチ７１を介して位相比較回路１１からの位相誤差信号Ｖθが入力され、モータ１９が目標速度に到達するまでは、スイッチ７１がオフして、周波数誤差フィードバック信号Ｖｆのみが加算器１３に入力される。
【０１７９】
スイッチ７１は、ＭＰＵ７２の端子ＳＣ２からスイッチ１２に出力される切換信号によりオン／オフし、スイッチ１２が（イ）側から（ロ）側に切り換えられるタイミングで、オンとなる。
【０１８０】
ＭＰＵ７２には、第１の実施の形態の場合と同様に、エンコーダ２０のエンコーダパルス信号Ｅが入力されており、ＭＰＵ７２は、エンコーダパルス信号Ｅの半周期をカウンタ２２を用いてカウントして、目標速度に対応した半周期分のカウントとの誤差をＤ／Ａ変換器７３にカウンタ誤差信号として出力する。
【０１８１】
Ｄ／Ａ変換器７３は、このカウンタ誤差信号をＤ／Ａ変換して、周波数誤差フィードバック信号Ｖｆとして加算器１３に出力する。
【０１８２】
したがって、ＭＰＵ７２及びＤ／Ａ変換器７３は、検出手段としてのエンコーダ２０の出力する検出信号（エンコーダパルス信号Ｅ）と所定の基準信号である目標速度の周波数誤差信号に基づく速度信号（周波数誤差フィードバック信号Ｖｆ）を出力して、モータ１９の速度をフィードバック制御する周波数同期制御手段として機能し、加算器１３は、この周波数同期制御手段と位相同期制御手段である位相比較回路１１の出力する速度制御信号（誤差信号Ｖθ）を加算して出力する選択手段として機能する。
【０１８３】
次に、本実施の形態の動作を、図１５のフローチャートに基づいて、以下、説明する。
【０１８４】
なお、以下の説明においては、上記第１の実施の形態の図５の処理ステップと同様の処理ステップには、同一のステップナンバーを付して、その詳細な説明を省略する。
【０１８５】
ＭＰＵ７２は、モータ１９が始動すると、上記同様に、最初のエンコーダパルス信号Ｅのエッジが立ち上がりか、立ち下がりかを検出し（ステップＳ１）、立ち下がりエッジで始まるとすると、カウンタ２２のカウント動作を開始して（ステップＳ２）、次の立ち上がりエッジを検出するまで待つ（ステップＳ３）。ステップＳ３で、次の立ち上がりエッジを検出すると、ＭＰＵ２１は、カウンタ２２のカウント動作を停止させ（ステップＳ４）、カウンタ誤差信号をＤ／Ａ変換器７３に出力する（ステップＳ３１）。
【０１８６】
そして、Ｄ／Ａ変換器７３は、このカウンタ誤差信号をＤ／Ａ変換して、周波数誤差フィードバック信号Ｖｆとして加算器１３に出力し、いま、スイッチ７１はオフであるので、加算器１３は、この周波数誤差フィードバック信号Ｖｆをスイッチ１７を介してモータドライバ１８に出力する。
【０１８７】
モータドライバ１８は、周波数誤差フィードバック信号Ｖｆに基づいてモータ１９を駆動させる。
【０１８８】
次に、ＭＰＵ７２は、カウンタ２２のカウント値と予め内部メモりに格納されている目標速度に対応した周波数Ｔの１／２周期値とを比較して、一致するかどうかチェックする（ステップＳ５）。ＭＰＵ７２は、カウンタ２２のカウント値と１／２周期値とが一致すると、目標速度に到達したと判断して、出力端子Ｒの出力信号をハイレベル（Ｈｉｇｈ）に立ち上げ（ステップＳ６）、スイッチ１２を（イ）側から（ロ）側に切り換えるとともに、スイッチ７１をオンさせる（ステップＳ３３）。
【０１８９】
いま、立ち上げ開始直後であるので、目標速度に到達していないため、ステップＳ５で、カウンタ２２のカウント値と１／２周期値とが一致せず、ＭＰＵ２１は、ステップＳ８に移行して、再度、カウンタ２２のカウント動作を開始し（ステップＳ８）、次のエンコーダパルス信号Ｅの立ち下がりエッジを検出するまで待つ（ステップＳ９）。ステップＳ９で、次の立ち下がりエッジを検出すると、ＭＰＵ７２は、カウンタ２２のカウント動作を停止させ（ステップＳ１０）、上記同様に、カウンタ誤差信号をＤ／Ａ変換器７３に出力する（ステップＳ３２）。
【０１９０】
次に、ＭＰＵ７２は、エンコーダパルス信号Ｅの立ち上がりエッジから立ち下がりエッジまでの半周期分の時間を測定し、カウンタ２２のカウント値と上記１／２周期値とを比較して、一致するかチェックする（ステップＳ１１）。ＭＰＵ７２は、カウンタ２２のカウント値と１／２周期値とが一致すると、目標速度に到達したと判断して、出力端子Ｒの出力信号をローレベル（Ｌｏｗ）に立ち下げ（ステップＳ６）、スイッチ１２を（イ）側から（ロ）側に切り換えるととに、スイッチ７１をオンさせる（ステップＳ３３）。
【０１９１】
したがって、この時点で、加算器１３には、周波数誤差フィードバック信号Ｖｆと位相比較回路１１からの誤差信号Ｖθが入力され、加算器１３は、この周波数誤差フィードバック信号Ｖｆと誤差信号Ｖθを加算して、速度制御信号としてスイッチ１７を介してモータドライバ１８に出力する。
【０１９２】
また、ステップＳ１１で、目標速度に到達していおらず、ステップＳ１１で、カウンタ２２のカウント値と１／２周期値とが一致しないときには、ＭＰＵ７２は、ステップＳ２に移行して、上記同様の処理を行う。
【０１９３】
すなわち、ＭＰＵ７２は、エンコーダパルス信号Ｅの半周期の時間を測定し、かつ、カウンタ誤差をＤ／Ａ変換器７３に出力するとともに、その都度、目標速度と比較して、モータ１９が目標速度に到達したかどうか判別している（ステップＳ２〜ステップＳ４、ステップＳ３１、ステップＳ５、ステップＳ８〜ステップＳ１０、ステップＳ３２、ステップＳ１１）。
【０１９４】
この間、モータ１９は、ＭＰＵ７２からＤ／Ａ変換器７３を介して加算器１３に供給される周波数誤差フィードバック信号Ｖｆに基づいてモータドライバ１８のドライブ動作により目標速度に向かって、回転速度を上げていく。
【０１９５】
すなわち、ＭＰＵ７２は、エンコーダパルス信号Ｅの半周期をカウンタ２２によりカウントし、また、目標速度に対応した半周期分をカウントして、エンコーダパルス信号Ｅの半周期分のカウントと目標速度の半周期分のカウントとの誤差をＤ／Ａ変換器７３に出力し、Ｄ／Ａ変換器７３でＤ／Ａ変換して、周波数誤差フィードバック信号Ｖｆとして加算器１３に出力する。
【０１９６】
いま、目標速度の半周期分のカウント数をＮ₀ 、エンコーダパルス信号Ｅのカウント数をＮ_e とすると、本来の周波数誤差は、次式のようになる。
【０１９７】
１／Ｎ_e −１／Ｎ₀ ＝（Ｎ₀ −Ｎ_e ）／（Ｎ₀ ×Ｎ_e ）・・・（６）
ところが、本実施の形態においては、計算を簡単にするため、
（Ｎ₀ −Ｎ_e ）／（Ｎ₀ ×Ｎ_e ）≒Ｋ_N ×（Ｎ₀ −Ｎ_e ）・・・（７）
としている。
【０１９８】
したがって、本実施の形態においては、周波数誤差フィードバック信号Ｖｆによりモータ１９の回転速度が目標速度に収束するので、イナーシャが大きくて応答速度の遅い制御対象についても、安定して周波数同期を起こさせることができるとともに、同期後の位相差δθを持つ（本実施の形態においては、δθ＝０）基準信号Ｒを位相比較回路１１に入力しているので、制御系を切り換えた直後に位相同期に引き込まれ、モータ１９の速度がオーバーシュートすることをより一層抑制することができ、ＰＬＬ速度制御系の過渡応答特性をより一層向上させることができる。
【０１９９】
また、本実施の形態においては、モータ１９の立ち上げだけでなく、回転速度を変化させる場合においても、同様の動作を行うことにより、良好な過渡特性を得ることができる。
【０２００】
すなわち、図示しない制御手段から速度変更の命令がＭＰＵ７２に入ると、ＭＰＵ７２内で目標速度の周期Ｔの設定を変更し、次に、スイッチ７１をオフにするとともに、スイッチ１２を（イ）側に戻して、周波数誤差フィードバック信号Ｖｆだけの制御系、すなわち、周波数同期制御手段の制御系に切り換える。
【０２０１】
その後は、上記図１５のフローチャートに基づいて、上記同様に制御を行い、モータ１９の回転速度が変更後の目標速度に到達すると、上記同様に、初期位相を合わせて、位相同期制御を行う。
【０２０２】
したがって、本実施の形態は、モータ１９の回転速度を加減速して変更するような場合においても、モータ１９の回転速度の変更時の応答特性を向上させることができる。
【０２０３】
図１６は、本発明のモータ速度制御装置の第６の実施の形態を示す図であり、本実施の形態は、上記第５の実施の形態の位相比較回路１１を上記第２の実施の形態の位相比較回路４１に置き換えたものである。
【０２０４】
そこで、本実施の形態の説明においては、上記図１４、図６及び図７と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０２０５】
図１６において、モータ速度制御装置８０は、位相比較回路４１、スイッチ４２、スイッチ７１、加算器１３、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ７２、カウンタ２２及びＤ／Ａ変換器７３等を備えており、上記第５の実施の形態とは、位相比較回路４１が異なっている。
【０２０６】
すなわち、位相比較回路４１は、上述のように、図７に示したように構成され、位相比較器４４、カウント信号発生器３２、スイッチ４５、カウンタ４６及びＤ／Ａ変換器３６等を備えている。
【０２０７】
位相比較器４４は、いわゆるＥＸＯＲ型の位相比較回路であり、上記同様の処理を行って、誤差信号Ｖθをスイッチ７１を介して加算器１３に出力する。
【０２０８】
したがって、この場合、初期位相は、δθ’＝π／２でなければならず、初期位相の待ち（ｗａｉｔ）時間、すなわち、目標速度に到達したときの待ち時間は、Ｔ／４である。
【０２０９】
すなわち、本実施の形態においては、モータ１９の立ち上げ動作は、図１５のフローチャートに示した処理と同様に行われ、回転速度は、上記第５の実施の形態の場合と同様に、周波数誤差フィードバック信号Ｖｆの作用により目標速度に収束する。
【０２１０】
その後、スイッチ７１がオンすることにより、位相誤差信号Ｖθを加算器１３で加算する制御系に切り換えるが、この初期位相の待ち時間をＴ／４に設定して、上記第２の実施の形態の場合と同様にその後の処理を行う。
【０２１１】
したがって、本実施の形態によれば、非メモリ型の位相比較回路４１を使用しているので、ノイズに強く、また、周波数誤差をフィードバックしているので、位相比較範囲が広くなくて適切に動作させることができ、第５の実施の形態のようにメモリ型の位相比較回路１１を使用した場合よりも、安定した制御系を形成することができる。
【０２１２】
図１７は、本発明のモータ速度制御装置の第７の実施の形態を示す図であり、本実施の形態は、上記第５の実施の形態と同様に周波数誤差のフィードバックを行うが、周波数誤差のフィードバックをＭＰＵを介さないで行うものである。
【０２１３】
そこで、本実施の形態の説明において、図１４と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０２１４】
図１７において、モータ速度制御装置９０は、位相比較回路１１、スイッチ１２、スイッチ７１、加算器１３、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ９１、カウンタ２２、周波数同期制御回路９２及び電流フィードバック回路９３等を備えており、周波数同期制御回路９２（周波数同期制御手段）は、基準電圧発生器９４、Ｆ／Ｖ変換器９５及び電圧比較器９６等を備えている。
【０２１５】
モータ速度制御装置９０では、周波数誤差のフィードバックをＭＰＵ９１を介さないで行っているため、ＭＰＵ９１は、第１の実施の形態のＭＰＵ２１と同様の機能を備えたものである。ただ、ＭＰＵ９１の端子ＳＣ２からの切換信号がスイッチ１２とスイッチ７１入力され、スイッチ１２の切り換えタイミングでスイッチ７１がオンされる。
【０２１６】
周波数同期制御回路９２は、その基準電圧発生器９４により、基準周波数に対応する周波数の基準電位Ｖ₀ （Ｖ₀ ＝ｆｒ／Ｋ）を発生させて、電圧比較器９６に出力し、電圧比較部９６には、さらに、Ｆ／Ｖ変換器９５の出力電圧が入力されている。
【０２１７】
Ｆ／Ｖ変換器９５には、エンコーダ２０からのエンコーダパルス信号Ｅが入力され、Ｆ／Ｖ変換器９５は、エンコーダパルス信号Ｅの周波数を電圧に変換、すなわち、Ｆ／Ｖ変換して、電圧比較器９６に出力する。
【０２１８】
電圧比較器９６は、上記基準電圧発生器９４からの基準電位Ｖ₀ とＦ／Ｖ変換器９５からの電圧を比較することにより、エンコーダパルス信号Ｅと基準電位Ｖ₀ の差、すなわち、エンコーダパルス信号Ｅの周波数と基準信号の周波数の差に対応する周波数誤差信号を生成して、加算器１３に出力する。
【０２１９】
また、モータ速度制御装置９０には、電流フィードバック回路９３が設けられておりこの電流フィードバック回路９３は、図１２あるいは図１３に示した電流フィードバック回路５１と同様であり、モータドライバ１８によりモータ１９を一定電流で加速制御するためのものである。
【０２２０】
そして、モータ速度制御装置９０では、位相比較回路１１がメモリ型であるため、初期位相の待ち（ｗａｉｔ）時間は、Ｔ／２である。
【０２２１】
したがって、上記第６の実施の形態と同様に、周波数誤差をフィードバックしているので、位相比較範囲が広くなくても適切に速度制御を行うことができ、安定した制御系を形成することができるとともに、周波数誤差フィードバックループをＭＰＵ９１を介さないで行っているので、ＭＰＵ９１の負担を軽減することができる。
【０２２２】
また、本実施の形態は、制御切換時の初期位相に着目したもので、周波数同期制御手段（速度制御手段）としての周波数同期制御回路９２を、ＭＰＵ９１から切り離して、別回路としても、適切に処理することができる。
【０２２３】
また、本実施の形態においては、エンコーダパルス信号Ｅの周波数と基準周波数の周波数差に基づいて、周波数誤差フィードバック処理を行っているが、周波数誤差フィードバック処理は、これに限るものではなく、例えば、回転速度に対して、いわゆるＰＩ制御、あるいは、ＰＩＤ制御を行うことにより、回転速度を目標速度に到達させてもよい。
【０２２４】
図１８は、本発明のモータ速度制御装置及びモータ速度制御方法の第８の実施の形態を示す図であり、本実施の形態は、周波数誤差フィードバックによりモータ回転速度を目標速度に向かって加減速するとともに、目標速度に到達すると、目標速度に設定した基準電圧と位相誤差信号との加算信号による位相同期制御に切り換えるものである。
【０２２５】
本実施の形態の説明において、上記図１、図６、あるいは、図１４と同様の構成部分については、同一の符号を付して、その詳細な説明を省略する。
【０２２６】
図１８において、モータ速度制御装置１００は、位相比較回路４１、スイッチ１２、加算器１３、Ｄ／Ａ変換器１０２、スイッチ１５、１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ１０１、カウンタ２２及びＤ／Ａ変換器７３等を備えている。
【０２２７】
モータ速度制御装置１００では、図６に示したメモリ型の位相比較回路４１が使用されており、位相比較回路４１は、エンコーダパルス信号Ｅとスイッチ１２を介して入力されるエンコーダパルス信号Ｅ自身、あるいは、ＭＰＵ１０１から入力される基準信号Ｒの位相を比較して、誤差信号Ｖθを加算器１３に出力する。
【０２２８】
ＭＰＵ１０１は、目標速度に対応したディジタル出力をＤ／Ａ変換器１０２に出力し、Ｄ／Ａ変換器１０２は、このディジタル出力をＤ／Ａ変換して、目標速度に対応した基準電圧Ｖ₀ を加算器１３に出力する。
【０２２９】
また、ＭＰＵ１０１は、エンコーダパルス信号Ｅの半周期をカウンタ２２によりカウントするとともに、目標速度に対応した半周期分をカウントして、エンコーダパルス信号Ｅの半周期分のカウントと目標速度の半周期分のカウントとの誤差をＤ／Ａ変換器７３に出力し、Ｄ／Ａ変換器７３でＤ／Ａ変換して、周波数誤差フィードバック信号Ｖｆとしてスイッチ１５に出力する。
【０２３０】
本実施の形態においては、加減速時、スイッチ１２及びスイッチ１５を（イ）側に接続し、ＭＰＵ１０１からＤ／Ａ変換器７３を介してスイッチ１５に入力される周波数誤差フィードバック信号Ｖｆによりモータ１９を目標速度へ加減速制御する。すなわち、モータ速度制御装置１００は、加減速時においては、周波数誤差同期制御によりモータ１０の加減速制御を行って、モータ１０を目標速度に加減速する。
【０２３１】
モータ１９の回転速度が目標速度に到達すると、スイッチ１２及びスイッチ１５を（ロ）側に切り換え、位相比較回路４１の出力する位相誤差信号ＶθとＭＰＵ１０１からＤ／Ａ変換器１０２を介して出力する目標速度に対応した基準電圧Ｖ₀ を加算器１３で加算して、この加算結果に基づいて、モータ１９の回転制御を行う。
【０２３２】
そして、基準電圧Ｖ₀ を用い、位相比較回路４１としてメモリ型を使用しているので、位相差δθは、δθ＝０であり、初期位相の待ち（ｗａｉｔ）時間は、Ｔ／２である。
【０２３３】
このように、本実施の形態においては、ＰＬＬ制御が位相同期状態に引き込もうとするとき、位相誤差信号Ｖθにより周波数を微妙に変えることができ、位相をずらして、位相同期を実現することができる。
【０２３４】
このとき、周波数は、微妙ではあるが、変化するので、制御対象（モータ１９）の特性やフィードバックゲインによっては、無視できない程度の大きさで周波数誤差信号が発生することがあり、位相同期制御を不安定にする。
【０２３５】
このような場合は、本実施の形態のように、基準電圧Ｖ₀ を設けて、位相同期過程では、周波数誤差フィードバック信号Ｖｆを切り離すことにより、対応することができる。
【０２３６】
また、本実施の形態によれば、ＭＰＵ１０１内の目標速度を変えることで、容易にモータ１９の回転速度を変えることができ、目標速度が変化するモータ１９の制御にも適用することができる。
【０２３７】
さらに、本実施の形態においては、メモリ型の位相比較回路４１を使用しているが、非メモリ型のものにも容易に変更することができる。
【０２３８】
図１９〜図２１は、本発明のモータ速度制御装置の第９の実施の形態を示す図であり、本実施の形態は、周波数誤差信号に基づくフィードバック制御により目標速度まで加減速して、モータの回転速度が目標速度に到達したときに、位相同期制御に制御系を切り換えるとともに、モータドライバに供給する制御信号が連続になるようにするものである。
【０２３９】
本実施の形態においては、位相比較回路としてメモり型のものを使用しているので、本実施の形態の説明においては、上記図１及び図２と同様の構成部分については、同一の符号を付して、その詳細な説明を省略する。
【０２４０】
図１９において、モータ速度制御装置１１０は、位相比較回路１１、スイッチ１２、加算器１３、スイッチ１５、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ１１１、カウンタ２２、Ｄ／Ａ変換器１１２、制御信号発生器１１３、Ｆ／Ｖ変換器１１４及びＡ／Ｄ変換器１１５等を備えている。
【０２４１】
位相比較回路１１は、上記図１及び図２に示したものと同様のメモリ型であり、図２０（ａ）に示すようなエンコーダパルス信号Ｅと図２０（ｂ）に示すような基準信号Ｒから位相誤差信号Ｖθを生成して、加算器１３に出力する。
【０２４２】
加算器１３は、これらの位相誤差信号Ｖθと基準電圧Ｖ₀ を加算して、加算信号をスイッチ１５に出力する。
【０２４３】
ＭＰＵ１１１は、目標速度に対応したディジタル出力をＤ／Ａ変換器１１２に出力し、Ｄ／Ａ変換器１１２は、このディジタル出力をＤ／Ａ変換して、目標速度に対応した基準電圧Ｖ₀ を加算器１３及び制御信号発生器１１３に出力する。
【０２４４】
Ｆ／Ｖ変換器１１４には、エンコーダ２０からのエンコーダパルス信号Ｅが入力され、Ｆ／Ｖ変換器１１４は、このエンコーダパルス信号Ｅの周波数を電圧信号に変換して、制御信号発生器１１３に出力する。
【０２４５】
制御信号発生器１１３は、ＰＩ方式あるいはＰＩＤ方式の制御信号発生器であり、このＦ／Ｖ変換器１１４から入力される電圧信号と、Ｄ／Ａ変換器１１２を介してＭＰＵ１１１から入力される基準電圧Ｖ₀ に基づいて、図２０（ｄ）に示すような速度制御信号を発生して、スイッチ１５に出力する。すなわち、制御信号発生器１１３は、Ｆ／Ｖ変換器１１４から入力される電圧信号と基準電位Ｖ₀ の差に対応する速度制御信号を生成する。
【０２４６】
スイッチ１５は、上記各実施の形態と同様に、ＭＰＵ６によりその動作が制御され、モータ１９が目標速度に到達するまでは、（イ）側に接続されて、モータ１９が目標速度に到達して、所定の待ち時間経過すると、（ロ）側に切り換えられる。
【０２４７】
スイッチ１５からの出力は、スイッチ１７を介してモータドライバ１８に入力されるとともに、Ａ／Ｄ変換器１１５にも入力され、Ａ／Ｄ変換器１１５は、このモータドライバ１８に供給されるアナログの信号をディジタル変換して、ＭＰＵ１１１に出力する。
【０２４８】
したがって、上記Ｄ／Ａ変換器１１２、制御信号発生器１１３及びＦ／Ｖ変換器１１４は、所定の基準信号としての基準電位Ｖ₀ と検出手段としてのエンコーダ２０の検出信号であるエンコーダパルス信号Ｅの周波数誤差信号に基づく速度制御信号を出力する周波数同期制御手段として機能する。
【０２４９】
そして、ＭＰＵ１１１は、この速度制御信号をＡ／Ｄ変換器１１５を介して取り込んで、モータ１０の速度が目標速度に到達した後で、加算器１３から出力される速度制御信号が連続したものとなるように、基準信号を設定して、出力端子Ｒから出力する。
【０２５０】
位相比較回路１１は、モータ１０の回転速度が目標速度に達すると、スイッチが（ロ）側に切り換えられて、上記ＭＰＵ１１からの基準信号が基準信号Ｒとして入力されるので、この基準信号Ｒとエンコーダパルス信号Ｅから、図２０（ｃ）に示す誤差信号Ｖθを生成して、加算器１３に出力し、加算器１３は、この誤差信号Ｖθと基準電位Ｖ₀ を加算して、図２０（ｄ）に示す速度制御信号をスイッチ１５、１７を介してモータドライバ１８に出力する。
【０２５１】
したがって、モータドライバ１８に供給される速度制御信号は、図２０（ｄ）に示すように、連続したものとなる。
【０２５２】
次に、本実施の形態の動作を、図２１に示すフローチャートに基づいて、以下説明する。
【０２５３】
なお、図２１において、上記図５と同様の処理ステップには、同一のステップナンバーを付して、その詳細な説明を省略する。
【０２５４】
モータ速度制御装置１１０のＭＰＵ１１１は、加速段階での制御は、上記図５の場合と同様に行い（ステップＳ１〜Ｓ６、ステップＳ８〜Ｓ１２）、モータ１９の速度が同期速度に到達すると、スイッチ４２をオンにして（ステップＳ２１）、位相比較回路４１に基準信号Ｒを入力する。
【０２５５】
すなわち、図２０のＡ点で、スイッチ１２及びスイッチ１５を（イ）側に接続し、スイッチ１７をオンにして、初期設定を完了すると、制御信号発生器１１３からの速度制御信号に基づいてモータ１９の回転を開始し、Ｂ点でモータ１９の回転速度が目標速度に到達すると、出力端子Ｒから出力する基準信号Ｒをエンコーダパルス信号Ｅがハイレベルであるか、ローレベルであるかに応じて、ハイレベルあるいはローレベルに設定して、出力する（ステップＳ６、ステップＳ１２）。
【０２５６】
その後、ＭＰＵ４３は、Ａ／Ｄ変換器１１５を介して取り込（ステップＳ４１）、初期位相δθ及び待ち（ｗａｉｔ）時間δＴを算出して（ステップＳ４２）、スイッチ１２及びスイッチ１５を（ロ）側に切り換える（ステップＳ４３）。これにより、位相比較回路１１の出力する誤差信号ＶθとＭＰＵ１１１の出力する基準電位Ｖ₀ を加算器１３で加算した加算出力が、スイッチ１５及びスイッチ１７を介して、速度制御信号としてモータドライバ１８に供給され、モータドライバ１８は、この速度制御信号により速度制御を開始する。
【０２５７】
その後、ＭＰＵ１１１は、初期位相分の待ち時間（Ｔ／２−δＴ）だけ待つと（ステップＳ４４）、図２０（ｂ）に示すように、出力端子Ｒから出力している基準信号Ｒを反転させ（ステップＳ１４）、目標速度に対応した周波数の１／２周期（Ｔ／２）待って（ステップＳ１５）、図２０のＤ点において、出力信号（基準信号Ｒ）を反転させる処理を順次繰り返す（ステップＳ１４）。すなわち、ＭＰＵ１１１は、目標速度に到達して、基準信号Ｒの位相の調整を行うと、図２０に示すように、目標速度に対応した周波数の１／２周期毎に基準信号Ｒを反転させて、位相比較回路１１に出力する。
【０２５８】
したがって、ＭＰＵ１１１は、図２０（ｂ）に示すように、Ｄ点以降は、エンコーダパルス信号Ｅと同期し、目標速度に対応した周波数の基準信号Ｒを位相比較回路１１に出力する。
【０２５９】
そして、ＭＰＵ１１１から上記基準信号Ｒが位相比較回路１１に入力されると、位相比較回路１１は、上述の動作処理を行って、図４（ｃ）に示すように、エンコーダパルス信号Ｅと基準信号Ｒの位相差に対応する位相誤差信号Ｖθを加算器１３に出力する。
【０２６０】
加算器１３は、この誤差信号ＶθとＤ／Ａ変換器１１２を介してＭＰＵ１１１から供給されるオフセット電圧Ｖ₀ を加算して、スイッチ１５及びスイッチ１７を介して、モータドライバ１８に出力し、モータドライバ１８は、この加算器１３からの加算出力に基づいてモータ１９を駆動する。
【０２６１】
そして、図２０（ｄ）に示すように、速度制御信号は、モータ１９の回転速度が目標速度に近づくと、モータ１９の回転を抑制する方向に反転するが、上述のように、モータ１９の回転が目標速度に到達した時点で、この速度制御信号が連続するように、制御系の切り換えが行われるので、制御量の連続性が保たれ、速度制御系の過渡応答特性を大幅に向上させることができる。
【０２６２】
したがって、エンコーダパルス信号Ｅと基準信号Ｒの位相差によるモータ１９の速度のオーバーシュートを、図４（ｄ）に示すように、抑制することができ、位相同期制御手段としてのＰＬＬ速度制御（位相比較回路１１）系の過渡応答特性を向上させることができる。
【０２６３】
その結果、目標速度に安定するまでの時間を大幅に短縮させることができるとともに、速度制御系を安定させることができる。
【０２６４】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２６５】
例えば、上記第１の実施の形態から第４の実施の形態においては、モータ１９の回転速度が目標速度に到達したとき、目標速度に対応した周波数で、かつ、エンコーダパルス信号Ｅの位相同期後の位相差と同じ位相差を有した基準信号Ｒを生成して、位相比較回路１１あるいは位相比較回路４１に供給するようにしているが、このとき、初期位相差が位相同期手段である位相比較回路１１あるいは位相比較回路４１の動作範囲の中心になるように基準信号Ｒを生成して、供給するようにしてもよい
この場合、ハード的構成は、上記各実施の形態と同様であるが、ただ、各ＭＰＵは初期位相差δθが全て動作範囲の中心にくるように、初期位相の待ち（ｗａｉｔ）時間を決定する。
【０２６６】
すなわち、図１あるいは図２に示したメモリ型の位相比較回路１１においては、δθ＝０、すなわち、待ち時間をＴ／２に決定し、図６あるいは図７に示した非メモリ型の位相比較回路４１においては、δθ’＝π／２、すなわち、待ち時間をＴ／４に決定する。
【０２６７】
具体的には、例えば、第２の実施の形態においては、図９に示したように、最終的に位相同期して安定するのは、安定点として示した位相差δθ’の点であり、モータ１９の回転速度が目標速度に到達して、制御系を位相比較回路４１に切り換えた直後では、第２の実施の形態においては、位相差がδθ’であるので、安定点に引き込み易い。
【０２６８】
ところが、モータ１９の負荷のイナーシャが大きい場合など、応答が遅い場合には、直に安定点に収束するとは限らず、安定点の回りを振動しながら収束する。当然のことながら、振動の振り幅は、制御系を切り換えた直後が最も大きい。すなわち、図９のように安定点が位相比較範囲の端にある場合、振り幅によっては、位相比較範囲を外れるおそれがあり、位相比較範囲を外れると、一旦大きく位相をくずしてから同期するので、同期するまでに、かえって長く時間を要することとなる。
【０２６９】
そこで、上述のように、初期位相差が位相同期手段である位相比較回路１１あるいは位相比較回路４１の動作範囲の中心になる位相タイミングで基準信号Ｒを生成して、供給すると、位相比較範囲の中心から同期過程が開始されるので、位相比較範囲を外れることを防止することができ、より一層確実に、かつ、速やかに安定させることができる。
【０２７０】
また、初期位相の設定を単純化することができ、制御手段であるＭＰＵを簡単に構成することができる。
【０２７１】
上記第５の実施の形態から第９の実施の形態においては、周波数誤差をフィードバックしており、あるいは、基準電位Ｖ₀ を目標速度に対応させている効果により、すでに初期位相が、位相比較回路１１あるいは位相比較回路４１の動作範囲の中心に存在しており、上記効果を有している。
【０２７２】
【発明の効果】
請求項１記載の発明のモータ速度制御装置によれば、
速度信号と基準信号の位相差に基づく速度制御系の過渡応答特性を大幅に向上させることができ、目標速度に安定するまでの時間を短縮することができるとともに、速度制御系を安定化させることができる。
【０２７３】
請求項２記載の発明のモータ速度制御装置によれば、
速度制御系全体の構成を簡単なものとすることができ、ハード的に回路を組み込む場合には、回路構成が簡単なものとなり、コストを低減させることができ、また、ソフト的に構成する場合には、ソフト処理が簡単になり、計算処理等の負荷を小さくして、処理速度を向上させることができる。
【０２７４】
また、モータ駆動系のイナーシャ等が小さく、位相同期過程の応答が速い系では、上記速度制御手段から位相同期制御手段への制御系の切換時の不安定性が少なくなっているので、従来、速度フィードバックループにより加減速していた制御系をオープンループ制御手段により、モータの加減速を行うことができ、適用範囲を広げることができる。
【図面の簡単な説明】
【図１】本発明のモータ速度制御装置の第１の実施の形態を適用したモータ速度制御装置の回路構成図。
【図２】図１の位相比較回路の詳細な回路構成図。
【図３】図１のモータ速度制御装置の各部の信号のタイミング図。
【図４】図１及び図２の位相比較回路の各部の信号のタイミング図
【図５】図１のモータ速度制御装置によるモータの速度制御処理を示すフローチャート。
【図６】本発明のモータ速度制御装置の第２の実施の形態を適用したモータ速度制御装置の回路構成図。
【図７】図６の位相比較回路の詳細な回路構成図。
【図８】図６のモータ速度制御装置の各部の信号のタイミング図。
【図９】図６のモータ速度制御装置の位相比較回路の動作特性図。
【図１０】図６のモータ速度制御装置によるモータの速度制御処理を示すフローチャート。
【図１１】図６及び図７の位相比較回路の各部の信号のタイミング図
【図１２】本発明のモータ速度制御装置の第３の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１３】本発明のモータ速度制御装置の第４の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１４】本発明のモータ速度制御装置の第５の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１５】図１４のモータ速度制御装置によるモータの速度制御処理を示すフローチャート。
【図１６】本発明のモータ速度制御装置の第６の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１７】本発明のモータ速度制御装置の第７の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１８】本発明のモータ速度制御装置の第８の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１９】本発明のモータ速度制御装置の第９の実施の形態を適用したモータ速度制御装置の回路構成図。
【図２０】図１９の位相比較回路の各部の信号のタイミング図
【図２１】図１９のモータ速度制御装置によるモータの速度制御処理を示すフローチャート。
【図２２】メモリ型の位相比較回路の動作特性図。
【図２３】非メモリ型の位相比較回路の動作特性図。
【図２４】従来のＰＬＬ制御系を用いたモータ速度制御装置の回路構成図。
【図２５】図２４のモータドライバへの入力電圧とエンコーダの出力するエンコーダパルス信号の周波数との関係を示す図。
【符号の説明】
１０ モータ速度制御装置
１１ 位相比較回路
１２、１５、１７、３３、３４ スイッチ
１３ 加算器
１４ オフセット電圧発生回路
１６ 立ち上げ電圧発生回路
１８ モータドライバ
１９ モータ
２０ エンコーダ
２１ ＭＰＵ
２２、３５ カウンタ
３１ 位相比較器
３２ カウント信号発生器
３６ Ｄ／Ａ変換器
４０ モータ速度制御装置
４１ 位相比較回路
４２、４５ スイッチ
４３ ＭＰＵ
４４ 位相比較器
４６ カウンタ
５０ モータ速度制御装置
５１ 電流フィードバック回路
６０ モータ速度制御装置
６１ 立ち上げ電圧発生回路
７０ モータ速度制御装置
７１ スイッチ
７２ ＭＰＵ
７３ Ｄ／Ａ変換器
８０ モータ速度制御装置
９０ モータ速度制御装置
９１ ＭＰＵ
９２ 周波数同期制御回路
９３ 電流フィードバック回路
９４ 基準電圧発生回路
９５ Ｆ／Ｖ変換器
９６ 電圧比較器
１００ モータ速度制御装置
１０１ ＭＰＵ
１０２ Ｄ／Ａ変換器
１１０ モータ速度制御装置
１１１ ＭＰＵ
１１２ Ｄ／Ａ変換器
１１３ 制御信号発生器
１１４ Ｆ／Ｖ変換器
１１５ Ａ／Ｄ変換器
Ｒ 基準信号
Ｅ エンコーダパルス信号
Ｖθ 誤差信号
δθ 位相差[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a motor speed control device, and more particularly, to a motor speed control device that controls a target speed quickly and stably.
[0002]
[Prior art]
Conventionally, a so-called phase synchronization control system (PLL control system) is known as a motor speed control system. This PLL (Phase Locked Loop) control system is based on a reference signal having a constant frequency and a motor speed. A phase difference between a proportional speed signal such as an encoder pulse and the like is detected by a phase comparator, and a control amount (for example, voltage) proportional to the phase difference is fed back to control the speed of the motor. .
[0003]
However, if the motor is controlled only by PLL control, constant torque acceleration cannot be performed, and not only the acceleration / deceleration time becomes long, but depending on the phase comparator used, an integer multiple or integer of the frequency of the reference signal There is a problem that the phase is locked even at a frequency of 1 / minute and the target speed cannot be controlled appropriately.
[0004]
Therefore, a conventional general motor control method uses a control method that feeds back a frequency error of an encoder that detects the rotational speed of the motor.
[0005]
Specifically, frequency / voltage conversion (F / V conversion) is performed on the detection signal of the encoder, and this F / V converted voltage is compared with the voltage corresponding to the target speed, and analog servo speed control for feedback is performed. It is used in combination with PLL control.
[0006]
According to this control method, in the frequency synchronization process, that is, in the process until the motor speed reaches the target speed, the gain is set by the PLL control method so that the feedback amount of the frequency error control method is increased, and the speed is increased. The frequency error control method accelerates or decelerates to the target speed. After that, in the phase synchronization process, the output of the frequency error control method becomes constant, so the feedback amount of the PLL control method becomes relatively large, and the phase synchronization state That is, the phase lock state is entered.
[0007]
Conventionally, there is a motor speed control method for switching a control system between a frequency synchronization process and a phase synchronization process. In other words, in the motor speed control, the frequency error control method can be controlled appropriately in the frequency synchronization process, and the PLL control method can be controlled appropriately in the phase synchronization process. Control.
[0008]
However, in general, the phase of the reference signal and the speed signal (that is, the encoder signal) is not limited to each other, and in the control method for switching the control system, the phase of the reference signal and the phase of the speed signal immediately after switching to the PLL control method. However, if this phase difference is present, the phase synchronization may not be completed quickly depending on the phase difference, the response will be slow, and it will take time to stabilize to the target speed. There was a problem that it took.
[0009]
As a solution to this problem, a DC motor speed control device described in Japanese Patent Application Laid-Open No. 5-29276 has been proposed.
[0010]
The DC motor speed control device includes a means for accelerating the motor, a first control means for controlling the speed of the motor based on a phase error signal between the detected speed signal of the motor and a reference signal, and the speed signal. Means for controlling the speed of the motor based on a frequency error signal with respect to a reference signal, means for accelerating the motor speed by means for accelerating the motor, and accelerating the motor when the target speed is reached. When the motor speed reaches the target speed in the direct current motor speed control apparatus that switches from the control by the addition signal of the output signals of the first and second control means to the control by only the output signal of the first control means. The first control means is characterized in that a signal having a phase in phase with the speed signal and corresponding to a target speed is input as a reference signal. That.
[0011]
That is, when the motor speed reaches the target speed, control by the addition signal of the outputs of the first control means (referred to as phase feedback means) and the second control means (referred to as frequency feedback means), or In addition to switching to control by only the phase feedback means, the phase shift difference becomes 0 by inputting a signal having a phase that matches the speed signal (encoder signal) and having a frequency corresponding to the target speed as a reference signal, The purpose is to promptly complete phase synchronization and promptly respond.
[0012]
[Problems to be solved by the invention]
However, such a conventional motor speed control device is still insufficient to quickly solve the transient response characteristic based on the phase difference between the speed signal and the reference signal after reaching the target arrival speed. There was a problem that it still took time to stabilize the target speed.
[0013]
That is, the condition described in the claims of Japanese Patent Laid-Open No. 5-29276 is as follows: “When the motor speed reaches the target speed, the phase of the speed signal coincides with the first control means, In the embodiment, when the phase of the encoder pulse is advanced with respect to the reference frequency signal, the phase advance corresponding to the phase difference is requested. When a signal is output and the phase is delayed, by using a phase comparison circuit that outputs a similar phase delay signal, the phase comparison range becomes a range of −2π to 2π as shown in FIG. It is assumed that the phase of the reference signal and the speed signal coincide, that is, the phase difference becomes 0, and phase synchronization is completed.
[0014]
However, for example, when an EXOR (EXclusive OR) type phase comparator is used as the phase comparison circuit, the phase comparison range is in the range of 0 to π and the phase difference is 0 as shown in FIG. The point becomes a singular point. As a result, the motor control becomes unstable.
[0015]
That is, the DC motor speed control device described in Japanese Patent Application Laid-Open No. 5-292767 is a technique that can be achieved only by using a phase comparison circuit as described in the embodiments.
[0016]
For example, when a PLL control system as shown in FIG. 24 is considered, the phase comparison circuit 1 includes a reference signal R and a speed signal V that detects the rotational speed of the motor 3 from the encoder 2._EIs input, and the phase comparison circuit 1 receives the reference signal R and the speed signal V_EAnd an error signal Vθ corresponding to the phase difference δθ is output to the adder 5 through the filter 4. The adder 5 has an offset voltage V₀The adder 5 adds the offset voltage V to the error signal Vθ.₀Is added to the input control voltage V (V = V₀+ Vθ) is output to the motor driver 6. The motor driver 6 drives the motor 3 based on the input control voltage V.
[0017]
In order to simplify the explanation, the input control voltage V inputted to the motor driver 6 and the speed signal V outputted from the encoder 2 are now explained._EAssuming that there is a linear relationship as shown in FIG. 25 with the frequency fv, the phase comparison circuit 1 has the characteristics shown in FIG.
[0018]
Here, fr is the frequency of the reference signal R, and as can be seen from FIG. 25, the offset voltage V₀The frequency corresponding to₀Then, in the phase synchronization state, there is a steady deviation of the phase difference δθ such that the following equation holds.
[0019]
f₀= K × V₀
Vθ = Kθ × δθ
fr = K × (V₀+ Vθ) = f₀+ K × Kθ × δθ (1)
That is, normally, the phase synchronization is performed with the phase difference δθ, and the phase difference δθ₀It varies depending on the others.
[0020]
However, in the above-mentioned Japanese Patent Application Laid-Open No. 5-29276, it is described as if phase synchronization is completed with a phase difference of 0. In practice, however, the first control means and the second control described in this publication are described. The steady-state phase difference δθ cannot be the same between the control by the addition signal of the output signals of the means and the control of only the output signal of the first control means.
[0021]
That is, in the case of the control by the addition signal, the signal of the frequency feedback means (first control means) is the offset voltage V in FIG.₀The offset voltage V₀Fr≈f₀Therefore, the phase is synchronized around δθ≈0.
[0022]
In the case of control only by the first control means, V₀Therefore, as can be seen from the above equation (1), the phase is synchronized in the vicinity of δθ≈fr / (K × Kθ).
[0023]
The offset voltage V₀In the case where a control system for adding the values separately is incorporated, the steady-state deviation, that is, the phase difference δθ is further different.
[0024]
As described above, depending on the steady-state deviation (phase difference δθ) at the time of synchronization, setting the phase difference δθ to 0 when switching between the first control means and the second control means reverses rather than speeding up the response. It may cause the response to become unstable and slow down the phase synchronization.
[0025]
Therefore, in the DC motor speed control device described in the above Japanese Patent Laid-Open No. 5-29276, in order to quickly solve the transient response characteristic based on the phase difference between the speed signal and the reference signal after reaching the target speed. However, it was still insufficient, and there was a problem that it still took time to stabilize to the target speed.
[0026]
Therefore, in the invention according to claim 1, when the speed of the motor reaches the target speed, the control system is switched to the phase synchronization control means to perform the motor speed control, and the phase synchronization control means corresponds to the target speed. By inputting a reference signal with the same frequency and the same phase difference as the speed signal after phase synchronization, the transient response characteristics of the speed control system based on the phase difference between the speed signal and the reference signal are greatly improved. Thus, an object of the present invention is to provide a motor speed control device capable of reducing the time until the target speed is stabilized and stabilizing the speed control system.
[0027]
The invention according to claim 2 is to provide a motor speed control device that simplifies the configuration of the entire speed control system by performing open loop control until the motor reaches the target speed in the case of claim 1. It is said.
[0035]
[Means for Solving the Problems]
  The motor speed control device according to the first aspect of the present invention comprises:
  Detecting means for detecting the speed of the motor and outputting it as a speed signal;
  A speed control signal based on a phase error signal between the speed signal output from the detection means and a predetermined reference signal is output.HelpPhase synchronization control means,
  A speed control means for outputting a predetermined speed control signal and accelerating / decelerating the motor;
  Selection means for selectively selecting and outputting the speed control signal output from the phase synchronization control means and the speed control signal output from the speed control means;
  From the selection meansoutputIsBeliefDrive means for driving the motor based on the number,
With
  PreviousSelection methodIs,During acceleration / deceleration of the motor,Select the speed control signal output by the speed control meansShiWhen the motor speed reaches a predetermined target speed, the speed control signal output by the phase synchronization control means is selected.In the motor speed control device that outputs to the drive means,
  The phase synchronization control means is an EXOR type phase comparison circuit, and inputs a speed signal output from the detection means and a reference signal having a phase difference after phase synchronization estimated in advance to the EXOR type phase comparison circuit. Do.
[0036]
Here, the detection means may be any one as long as it can appropriately detect the rotation speed of the motor and appropriately output a speed signal such as a pulse corresponding to the speed. An encoder or the like is used.
[0037]
The phase synchronization control means outputs the speed control signal to the drive means based on the phase error signal between the speed signal output from the detection means and a predetermined reference signal, thereby controlling the speed of the motor. Is a speed signal corresponding to the target speed, for example.
[0038]
For example, a switch or the like can be used as the selection unit, but it goes without saying that the selection unit is not limited to this.
[0040]
According to the above configuration, the transient response characteristic of the speed control system based on the phase difference between the speed signal and the reference signal can be greatly improved, the time until the target speed is stabilized can be shortened, and the speed control can be performed. The system can be stabilized.
[0041]
In this case, for example, as described in claim 2,
The speed control means is
The motor may be subjected to acceleration / deceleration control by open loop control that outputs a constant voltage, a constant current, or a preset control signal as the speed control signal.
[0042]
According to the above configuration, the configuration of the entire speed control system can be simplified, and when a circuit is incorporated in hardware, the circuit configuration is simplified, and the cost can be reduced. In the case of a software configuration, the software processing becomes simple, the load of calculation processing and the like can be reduced, and the processing speed can be improved.
[0043]
In addition, in a system in which the inertia of the motor drive system is small and the response of the phase synchronization process is fast, the instability at the time of switching the control system from the speed control means to the phase synchronization control means is reduced. The control system that has been accelerated and decelerated by the feedback loop can be accelerated and decelerated by the open loop control means, and the applicable range can be expanded.
[0066]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the accompanying drawings.
[0067]
The embodiments described below are preferred embodiments of the present invention, and thus various technically preferable limitations are given. However, the scope of the present invention is not limited to the following description. As long as there is no description which limits, it is not restricted to these aspects.
[0068]
1 to 5 are diagrams showing a first embodiment of a motor speed control device according to the present invention. In this embodiment, the motor is accelerated / decelerated at a constant voltage until the motor reaches a target speed. To do.
[0069]
FIG. 1 is a circuit configuration diagram of a motor speed control apparatus to which the first embodiment of the motor speed control apparatus of the present invention is applied.
[0070]
In FIG. 1, a motor speed control device 10 includes a phase comparison circuit 11, a switch 12, an adder 13, an offset voltage generation circuit 14, a switch 15, a rise voltage generation circuit 16, a switch 17, a motor driver 18, a motor 19, and an encoder. 20, an MPU (Micro Processing Unit) 21, a counter 22, and the like are used to control the speed of a motor used in, for example, a facsimile machine, a copying machine, or a printer.
[0071]
The MPU (control means) 21 comprehensively controls each part of the motor speed control device 10, a terminal SC 1 that outputs a switching signal of the switch 17, a terminal SC 2 that outputs a switching signal of the switch 12 and the switch 15, and a reference signal R Is output to the phase comparison circuit 11 via the switch 12.
[0072]
The switch 12 and the switch (switching means) 15 operate under the control of the MPU 21 and are connected to the (a) side until the motor 19 reaches a predetermined speed. When the motor 19 reaches the predetermined speed, (b) Switched to the side.
[0073]
The switch 17 is turned on when a switching signal for rotating the motor 19 is input from the MPU 21 and turned off when a switching signal for stopping is input.
[0074]
The encoder (detection means) 20 detects the rotational speed of the motor 19 and outputs an encoder pulse signal E corresponding to the rotational speed to the MPU 21, the switch 12 and the phase comparison circuit 11.
[0075]
The counter 22 is used for detecting the rotational speed of the motor 19 based on the encoder pulse signal E from the encoder 20 and generating a reference signal R corresponding to the target speed of the motor 19 instructed by a main control means (not shown). Counter.
[0076]
The MPU 21 uses the counter 22 based on the encoder pulse signal E from the encoder 20 to detect the rotational speed of the motor 19 and compares the detected rotational speed of the motor 19 with the target speed. Determine whether the rotation has reached the target speed.
[0077]
When the rotational speed of the motor 19 reaches the target speed, the MPU 21 outputs a switching signal to the switch 12 and the switch 15 to switch the switch 12 and the switch 15 from the (A) side to the (B) side.
[0078]
Further, the MPU 21 predicts the phase difference δθ of the reference signal with respect to the speed signal at the time of synchronization from the target speed, has the phase difference δθ with respect to the encoder pulse signal E, and has a reference signal having a frequency corresponding to the target speed. And is output as a reference signal R from the R terminal to the phase comparison circuit 11 via the switch 12. The speed detection operation and signal generation operation will be described in detail later.
[0079]
The phase comparison circuit (phase synchronization control means) 11 has a circuit configuration as shown in FIG. 2, and includes a phase comparator 31, a count signal generator 32, switches 33 and 34, a counter 35, and a D / A converter 36. Etc.
[0080]
The encoder pulse signal E and the reference signal R are input to the phase comparator 31. The reference signal R input to the phase comparator 31 is the switch 12 until the rotational speed of the motor 19 reaches the target speed. Is the encoder pulse signal E. Then, when the rotational speed of the motor 19 reaches the target speed, the switch 12 is switched to the (B) side, so that it is the reference signal from the MPU 21.
[0081]
The phase comparator 31 compares the phases of the encoder pulse signal E and the reference signal R, and outputs an advance signal or a delay signal to the corresponding switches 33 and 34. That is, when the phase of the encoder pulse signal E is advanced with respect to the reference signal R, the phase comparator 31 outputs a phase advance signal corresponding to the phase difference to the switch 33, and the encoder pulse with respect to the reference signal R. When the phase of the signal E is delayed, a phase delay signal corresponding to the phase difference is output to the switch 34.
[0082]
Specifically, the phase comparator 31 compares the reference signal R shown in FIG. 3A and the encoder pulse signal E shown in FIG. 3B. Now, in FIG. Since the phase has advanced from the reference signal R, a phase advance signal that is at a low level only during the period corresponding to the width of the phase difference is output to the switch 33 as shown in FIG. At this time, since the phase of the encoder pulse signal E is advanced, the phase lag signal remains in the high level state as shown in FIG.
[0083]
The switch 33 and the switch 34 are turned on / off by the advance signal or the delay signal from the phase comparator 31. When the low level advance signal or the delay signal is input, the switch 33 and the switch 34 are turned on and the count signal generator 32 is turned on. Is output to the counter 35.
[0084]
As shown in FIG. 3E, the count signal generator 32 generates a constant high-frequency count signal and outputs it to the switch 33 and the switch 34.
[0085]
The count signal output from the count signal generator 32 is input to the counter 35 as the count UP signal or the count DOWN signal via the switch 33 or the switch 34 only when the switch 33 or the switch 34 is turned on. .
[0086]
In FIG. 3, since the phase of the encoder pulse signal E is ahead of the reference signal R, a low level advance signal is output to the switch 33 and the switch 33 is turned on, as shown in FIG. Then, as shown in FIG. 3F, the counter 35 receives the count UP signal as a pulse train of the count signal only during the period when the advance signal is on. At this time, the count DOWN signal maintains the 0 level as shown in FIG.
[0087]
The counter 35 sequentially counts up or down the number of pulse trains of the count UP signal or the count DOWN signal input from the switch 33 or the switch 34 and outputs it to the D / A converter 36. As shown in FIG. 3H, the D / A converter 36 performs D / A (digital-analog) conversion of the count result of the counter 35 to cope with the phase difference between the encoder pulse signal E and the reference signal R. The analog phase error signal Vθ is output to the adder 13 shown in FIG.
[0088]
That is, when the phase of the encoder pulse signal E is ahead of the reference signal R, the phase comparison circuit 11 outputs a phase advance signal corresponding to the phase difference from the phase comparator 31 to the switch 33. The count signal output from the count signal generator 32 is input to the counter 35 via the switch 33 as a count up signal. When the count UP signal is input as a pulse train of the count signal corresponding to the phase advance, the counter 35 counts up the count signal and outputs the count result to the D / A converter 36. D / A converts the count result of the counter 35 and outputs it to the adder 13 shown in FIG. 1 as an analog phase error signal Vθ corresponding to the phase difference.
[0089]
Further, when the phase of the encoder pulse signal E is delayed from the reference signal R, the phase comparison circuit 11 outputs a phase delay signal corresponding to the phase difference from the phase comparator 31 to the switch 34. The count signal output from the count signal generator 32 is input to the counter 35 via the switch 34 as a count DOWN signal. When the count DOWN signal is input as a pulse train of the count signal corresponding to the phase lag, the counter 35 counts down the count signal and sends the count result to the D / A converter 36, contrary to the case of the count UP signal. The D / A converter 36 D / A converts the count result of the counter 35 and outputs it to the adder 13 shown in FIG. 1 as an analog phase error signal Vθ corresponding to the phase difference.
[0090]
That is, as described above, the phase comparison circuit 11 detects the phase difference between the encoder pulse signal E and the reference signal R, generates an analog phase error signal Vθ corresponding to the phase difference, and outputs it to the adder 13. To do.
[0091]
The function of the phase comparator 31 of the phase comparison circuit 11 may be performed by the MPU 21, and a CR active filter may be used instead of the D / A converter 36.
[0092]
The offset voltage generation circuit (speed control means) 14 has a predetermined offset voltage V₀Is output to the adder 13.
[0093]
The adder 13 receives the offset voltage V input from the offset voltage generation circuit 14.₀And the phase error signal Vθ input from the phase comparison circuit 11 are added, and the addition output is output to the motor driver 18 via the switch 15 and the switch 17.
[0094]
The switch 15 (selection means) receives the addition output of the adder 13 and the rise voltage V of the rise voltage generation circuit 16, and the switch 15 generates the addition output and rise voltage of the adder 13. One of the rising voltages V of the circuit 16 is alternatively selected and output as a speed control signal to the motor driver 18 via the switch 17.
[0095]
The motor driver (driving means) 18 drives the motor 19 to rotate based on a speed control signal input via the switch 17.
[0096]
Next, the operation will be described.
[0097]
First, when a command for rotating a motor is issued from a control device (not shown), the MPU 21 performs initial setting.
[0098]
That is, in the initial state, as shown in FIG. 4, the MPU 21 connects the switch 12 and the switch 15 to the (A) side at the point A, turns on the switch 17, and completes the initial setting. Generates an error signal Vθ from the encoder pulse signal E and the reference signal R and outputs the error signal Vθ to the adder 13.
[0099]
4 is a diagram showing the waveforms of the respective parts in FIG. 1. FIG. 4A shows the encoder pulse signal E, FIG. 4B shows the reference signal R input to the phase comparison circuit 11, ( c) is an error signal Vθ output from the phase comparison circuit 11, and (d) is the rotational speed of the motor 19.
[0100]
First, when a motor rotation command is issued from a main controller (not shown), the MPU 21 sets a wait time corresponding to the phase difference δθ at the time of synchronization, specifically, the phase difference δθ from the target speed.
[0101]
The phase comparison circuit 11 is a flip-flop type having the characteristics shown in FIG. 22 as described above, and the phase comparison range (operation range) is −2π to 2π.
[0102]
Therefore, the phase difference δθ after synchronization can be considered in the same manner as in the case shown in FIG. 25, and is given by the following equation.
[0103]

However, δθ is defined as + when the speed signal is delayed with respect to the reference signal R, and − when it is advanced.
[0104]
The wait time corresponding to the phase difference δθ is given by the following equation.
[0105]
δT = δθ / (2πfr) (3)
Where the offset voltage V₀The role of is to set the speed band of the rotational speed that can be synchronized, and ideally, synchronization is possible within the frequency range of the following equation.
[0106]
f₀+ K × Kθ × 2π> f> f₀−K × Kθ × 2π (4)
After the initial setting, the MPU 21 connects the switches 12 and 15 to the (A) side and turns on the switch 17 at the initial state A shown in FIG. As described above, the initial setting of these switches 12, 15, and 17 is performed by the MPU 21 using the switching signals output from the terminals SC1 and SC2.
[0107]
As a result, the motor 19 is accelerated at a constant voltage of the startup voltage V. The startup voltage V must be a voltage that can reach a predetermined speed. Absent.
[0108]
When the motor 19 starts to start, the rotational speed of the motor 19 is detected by the encoder 20 one by one, and is input to the phase comparison circuit 11 as an encoder pulse signal E, and is also input to the MPU 21 and the switch 12.
[0109]
Since the switch 12 is now connected to the (A) side, the encoder pulse signal E output from the encoder 20 is input to the phase comparison circuit 11 as the reference signal R via the switch 12.
[0110]
Accordingly, when the motor is accelerated, the same encoder pulse signal E output from the encoder 20 is input as the encoder pulse signal E and the reference signal R to the phase comparison circuit 11, so that no phase difference occurs, and the phase comparison circuit 11 As shown in FIG. 4C, the phase error signal Vθ of 0 level is output, and the adder 13 outputs the phase error signal Vθ and the offset voltage V₀However, since the switch 15 is connected to the (a) side, that is, the rising voltage generation circuit 16 side, the addition output of the adder 13 is not output to the motor driver 18. In addition, the rising voltage V from the rising voltage generation circuit 16 is input to the motor driver 18 as a speed control signal via the switch 17.
[0111]
The motor driver 18 accelerates and decelerates the motor 19 based on the start-up voltage V that is the speed control signal, and rotationally drives it.
[0112]
During this acceleration, the MPU 21 performs an acceleration control process as shown in FIG.
[0113]
That is, when the motor 19 starts, the MPU 21 first detects whether the edge of the first encoder pulse signal E starts at the rising edge or the falling edge (step S1). For example, if the MPU 21 starts at the falling edge, The counter 22 is started, that is, the count operation is started (step S2), and the process waits until the rising edge of the next half cycle is detected (step S3).
[0114]
When detecting the next rising edge in step S3, the MPU 21 stops the counter 22, that is, stops the count operation (step S4), and sets the count value of the counter 22 and the target speed stored in the internal memory in advance. A value corresponding to a half cycle (T / 2) of the corresponding frequency T (hereinafter referred to as a half cycle value) is compared to check whether they match (step S5).
[0115]
When the count value of the counter 22 matches the 1/2 cycle value, the MPU 21 determines that the target speed has been reached, and raises the output signal of the output terminal R, that is, the reference signal R to high level (High). (Step S6), the switch 12 and the switch 15 are switched from the (A) side to the (B) side (Step S7).
[0116]
Since it is just after start-up, the target speed has not been reached, so in step S5, the count value of the counter 22 does not match the 1/2 cycle value, and the MPU 21 proceeds to step S8, The counter 22 starts counting again (step S8), and waits until the falling edge of the encoder pulse signal E in the next half cycle is detected (step S9).
[0117]
When the next falling edge is detected in step S9, the MPU 21 stops the counting operation of the counter 22 (step S10), and thereby, the time corresponding to a half cycle from the rising edge to the falling edge of the encoder pulse signal E is obtained. Measurement is performed, and the count value of the counter 22 is compared with the ½ cycle value to check whether they match, that is, whether the speed of the motor 19 has reached the target speed (step S11).
[0118]
When the count value of the counter 22 matches the 1/2 cycle value, the MPU 21 determines that the target speed has been reached and falls the output signal (reference signal R) of the output terminal R to a low level (Low) ( In step S6), the switch 12 and the switch 15 are switched from the (a) side to the (b) side (step S7).
[0119]
If the target speed has not been reached in step S11 and the count value of the counter 22 does not match the half cycle value in step S11, the MPU 21 proceeds to step S2 and performs the same processing as described above. I do.
[0120]
That is, the MPU 21 measures the time of the half cycle of the encoder pulse signal E and compares with the target speed each time to determine whether or not the motor 19 has reached the target speed (steps S2 to S5). Step S8 to Step S11).
[0121]
During this time, as shown in FIG. 4D, the motor 19 increases the rotational speed toward the target speed by the drive operation of the motor driver 18 based on the rising voltage V from the rising voltage generating circuit 16.
[0122]
Also, if the immediately preceding encoder pulse signal E detected is rising, the MPU 21 raises the output signal (reference signal R) of the output terminal R to a high level accordingly (step S6), and the immediately preceding encoder pulse If the signal E falls, the output signal (reference signal R) is lowered to a low level accordingly (step S12).
[0123]
In this way, it is checked whether the speed of the motor 19 has reached the target speed every half cycle, and when the target speed is reached (step S5, step S11), the output signal (reference signal R) of the output terminal R is The switch 12 and the switch 15 are switched from the (A) side to the (B) side and connected (Step S7) by starting up (Step S6) or falling (Step S12).
[0124]
That is, as shown in FIG. 4, the initial setting is completed at point A, the rotation of the motor 19 is started based on the rising voltage V from the rising voltage generation circuit 16, and the rotation speed of the motor 19 is determined at point B. 4B, at point B, the encoder pulse signal E is now a rising edge as shown in FIG. 4A, so the MPU 21 adjusts to FIG. ), A high-level reference signal R is output from the output terminal R to the phase comparison circuit 11 via the switch 12.
[0125]
Thereafter, as shown in the above equation (3), the MPU 21 waits (wait) calculated from δT time obtained from ½ period (T / 2) of the period corresponding to the target speed and the phase difference δθ. After waiting for time (T / 2−δT) (step S13), the output signal of the output terminal R, that is, the reference signal R is inverted as shown in FIG. 4B (step S14). In FIG. 4, since the reference signal R is raised at the point B, the reference signal R is lowered after waiting for a waiting time.
[0126]
As described above, since the MPU 21 preliminarily estimates the phase difference δθ after synchronization and creates the phase difference δθ of the reference signal R, the PLL speed control system, that is, the phase comparison circuit 11 forcibly immediately after switching. The phase is locked.
[0127]
Thereafter, the MPU 21 waits for a half cycle (T / 2) of the cycle corresponding to the target speed (step S15), and inverts the output signal (reference signal R) (step S14). That is, when the MPU 21 reaches the target speed and adjusts the phase of the reference signal R, as shown in FIG. 4, the output signal (reference signal R) is output every 1/2 period of the frequency corresponding to the target speed. Is output to the phase comparison circuit 11.
[0128]
Therefore, as shown in FIG. 4B, the MPU 21 has a phase difference of −δθ with respect to the encoder pulse signal E after the point C, and outputs a reference signal R having a frequency corresponding to the target speed to the phase comparison circuit. 11 is output. Since the phase difference of the encoder pulse signal E with respect to the reference signal R is δθ, − is added to the phase difference of the reference signal R.
[0129]
When the reference signal R is input from the MPU 21 to the phase comparison circuit 11, the phase comparison circuit 11 performs the above-described operation process, and as shown in FIG. 4C, the encoder pulse signal E and the reference signal A phase error signal Vθ corresponding to the phase difference δθ of R is output to the adder 13.
[0130]
The adder 13 receives the error signal Vθ and the offset voltage V supplied from the offset voltage generation circuit 14.₀Are added to the motor driver 18 via the switch 15 and the switch 17, and the motor driver 18 drives the motor 19 based on the addition output from the adder 13.
[0131]
Therefore, as in the prior art, the overshoot of the speed of the motor 19 due to the phase difference δθ between the encoder pulse signal E and the reference signal R can be suppressed as shown in FIG. Even if startup is performed by an open loop using the startup voltage V from the startup voltage generation circuit 16, the transient response characteristics of the PLL speed control (phase comparison circuit 11) system as the phase synchronization control means can be improved.
[0132]
As a result, the motor 19 can be quickly raised to the target speed, and can be quickly stabilized when the target speed is reached.
[0133]
6 to 11 are diagrams showing a second embodiment of the motor speed control device of the present invention. In this embodiment, an EXOR type is used for the phase comparator of the phase comparison circuit.
[0134]
This embodiment is applied to a motor speed control device similar to that of the first embodiment. In the description of this embodiment, the same components as those in FIGS. 1 and 2 are the same. The detailed description is abbreviate | omitted.
[0135]
In FIG. 6, the motor speed control device 40 includes a phase comparison circuit 41, a switch 42, an adder 13, an offset voltage generation circuit 14, a switch 15, a rising voltage generation circuit 16, a switch 17, a motor driver 18, a motor 19, and an encoder. 20, the MPU 43, the counter 22 and the like, and the phase comparison circuit 41, the switch 42, and the MPU 43 are different from the first embodiment.
[0136]
That is, the phase comparison circuit (phase synchronization control means) 41 is configured as shown in FIG. 7, and includes a phase comparator 44, a count signal generator 32, a switch 45, a counter 46, a D / A converter 36, and the like. Yes.
[0137]
The phase comparator 44 is a so-called EXOR type phase comparison circuit. The phase comparator 44 receives an encoder pulse signal E shown in FIG. 8A and a reference signal R shown in FIG. 8B. Yes.
[0138]
The phase comparator 44 takes an EXOR (exclusive OR) of the input encoder pulse signal E and the reference signal R, and switches the phase detection signal P that switches between high and low shown in FIG. The switch 45 is turned on when the high phase detection signal P is inputted, and outputs the count signal inputted from the count signal generator 32 to the counter 46.
[0139]
As in the first embodiment, the count signal generator 32 generates a constant high-frequency count signal and outputs it to the switch 45, as shown in FIG. The count signal input from the count signal generator 32 is output to the counter 46 as a count UP signal shown in FIG.
[0140]
The counter 46 counts the count UP signal input via the switch 45 and outputs it to the D / A converter 36.
[0141]
The D / A converter 36 performs D / A conversion on the count result of the counter 46 to obtain an analog phase error signal Vθ corresponding to the phase difference shown in FIG. 8F, to the adder 13 shown in FIG. Output.
[0142]
Therefore, as shown in FIG. 23, the phase comparison circuit 41 has characteristics such that the phase comparison range (operation range) has a range of 0 to π. For the above reasons, as shown in FIG. 9, an offset is set in the D / A converter 36 so that the error signal Vθ at the phase difference π / 2 becomes zero.
[0143]
As a result, as is clear from FIG. 9, the phase difference δθ ′ at the time of synchronization is a value given by the following equation.
[0144]
δθ ′ = δθ + π / 2
Further, in the motor speed control device 40, the feedback coefficients K and Kθ are set to be the same, and the phase difference δθ shown in FIG. 22 and the phase difference δθ shown in FIG. The phase difference δθ ′ synchronized with is different by π / 2. A wait time δT ′ corresponding to the phase difference δθ ′ is expressed by the following equation.
[0145]

Therefore, when a specific initial phase wait time is calculated using the equation (5), the following equation is obtained.
[0146]
T / 2−δT ′ = T / 2− (δT + T / 4) = T / 4−δT (6)
The MPU 43 performs the same operation as in the first embodiment, but performs different processing in the calculation of the waiting time.
[0147]
The switch 42 is turned on / off under the control of the MPU 43, and outputs the reference signal R input from the output terminal R of the MPU 43 to the phase comparison circuit 41 when turned on.
[0148]
Next, the operation of the present embodiment will be described based on the flowchart shown in FIG.
[0149]
In the description of FIG. 10, the same processing steps as those in FIG. 5 are given the same step numbers, and detailed description thereof is omitted.
[0150]
The MPU 43 of the motor speed control device 40 performs control in the acceleration stage in the same manner as in FIG. 5 (steps S1 to S6 and steps S8 to S12). When the speed of the motor 19 reaches the synchronous speed, the switch 42 is turned on (step S21), and the reference signal R is input to the phase comparison circuit 41.
[0151]
That is, the initial setting is completed at point A in FIG. 11, the rotation of the motor 19 is started based on the rising voltage V from the rising voltage generation circuit 16, and the rotation speed of the motor 19 becomes the target speed at point B. If it has been reached, the switch 42 is turned on (step S21), and the reference signal R is input to the phase comparison circuit 41.
[0152]
At this time, the MPU 43 outputs a high level error signal Vθ from the output terminal R when the encoder pulse signal E is high level, and a low level error signal Vθ when the encoder pulse signal E is low level. (Step S6, Step S12).
[0153]
After that, when the MPU 43 waits for the initial phase waiting time (T / 4-δT) shown in the above equation (6) (step S22), the MPU 43 inverts the error signal Vθ output from the output terminal R (step S22). S14) From the characteristic of the phase comparison circuit 41, after waiting for T / 2 (step S15), the switch 15 is switched from the (A) side to the (B) side (step S23).
[0154]
That is, the first error signal Vθ is output while waiting for T / 2 due to the characteristics of the phase comparison circuit 41. Specifically, as shown in FIG. 11C, the error signal Vθ is output at point C.
[0155]
Therefore, when the control system is started up at point D shown in FIG. 11 and switched from the voltage generation circuit 16 to the phase comparison circuit 41, the encoder pulse signal E and the reference signal R become substantially in phase with each other. In the phase comparison circuit 41) system, the phase is forcibly locked.
[0156]
Thereafter, the MPU 43 inverts the reference signal R output from the output terminal R (step S24), waits for a half cycle (T / 2) of the frequency corresponding to the target speed (step S25), and then proceeds to step S24. Returning, the error signal Vθ is similarly reversed (step S24). That is, after that, the MPU 43 inverts the output signal of the output terminal R, that is, the reference signal R every half cycle of the frequency of the target speed.
[0157]
Accordingly, as shown in FIG. 11B, the MPU 43 outputs a reference signal R having a phase difference of −δθ ′ with respect to the encoder pulse signal E and a frequency corresponding to the target speed after the point D. To do.
[0158]
As a result, as shown in FIG. 11D, the overshoot of the speed of the motor 19 due to the phase difference between the encoder pulse signal E and the reference signal R is reduced, and the start-up is started in an open loop of the start-up voltage V which is a constant voltage. However, the transient response characteristic of the PLL speed control system can be improved.
[0159]
The phase comparison circuit 11 according to the first embodiment has a wide comparison range of −2π to 2π, but is a memory (flip-flop) type that is strongly influenced by the past state, and is therefore vulnerable to noise. On the other hand, the phase comparison circuit 41 of the present embodiment has a feature that it is resistant to noise because it has a narrow comparison range of 0 to π but is a non-memory type. The difference between the phase comparison circuit 11 and the phase comparison circuit 41 is mainly due to the nature of the phase comparator 31 and the phase comparator 44.
[0160]
As described above, in the present invention, the object of the present invention can be sufficiently achieved by using either the phase comparison circuit 11 or the phase comparator 44.
[0161]
FIG. 12 is a diagram showing a third embodiment of the motor speed control device of the present invention. In this embodiment, the output of the motor driver of the first embodiment is fed back as a constant current. It will be launched in
[0162]
Therefore, in the description of the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0163]
That is, in FIG. 12, the motor speed control device 50 includes a phase comparison circuit 11, a switch 12, an adder 13, an offset voltage generation circuit 14, a switch 15, a rising voltage generation circuit 16, a switch 17, a motor driver 18, and a current feedback. The circuit includes a circuit 51, a motor 19, an encoder 20, an MPU 21, a counter 22, and the like, and has a circuit configuration similar to that of the motor speed control device 10 of FIG. A current feedback circuit 51 for feeding back current is provided.
[0164]
That is, in the present embodiment, a circuit including the rising voltage generation circuit 16 and the current feedback circuit 51 functions as a speed control unit.
[0165]
Therefore, in the motor speed control device 50 of the present embodiment, the drive current supplied to the motor 19 is constant based on the current fed back by the current feedback circuit 51 in the acceleration process until the motor 19 reaches the target speed. In the acceleration process, the motor 19 can be controlled at a constant current.
[0166]
FIG. 13 is a diagram showing a fourth embodiment of the motor speed control device according to the present invention. In this embodiment, the rise voltage of the rise voltage generation circuit of the third embodiment is gradually increased. It is raised to perform smooth acceleration.
[0167]
Therefore, in the description of the present embodiment, the same components as those of the motor speed control device 50 of FIG. 12 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0168]
In FIG. 13, the motor speed control device 60 has the same configuration as that in FIG. 12, but the rising voltage generation circuit 61 is different.
[0169]
That is, when an acceleration command is input from the MPU 21, the rising voltage generation circuit 61 gradually increases the rising voltage V as shown by a graph in FIG. 13 based on a preset voltage increase program. .
[0170]
The acceleration command from the MPU 21 uses the switch 17 switching signal output from the terminal SC1 to the switch 17.
[0171]
Further, in the motor speed control device 60, the output of the motor driver 18 is fed back to the motor driver 18 by the current feedback circuit 51, as in the case of the third embodiment.
[0172]
Therefore, in the motor speed control device 60 of the present embodiment, when the MPU 21 is instructed to start the rotation of the motor 19, the MPU 21 outputs a switching signal to the switch 17 and the start-up voltage generation circuit 61, and the switch 17 is turned on. At the same time, the switch 15 and the switch 12 are connected to the (A) side, and the rising voltage V gradually rising from the rising voltage generating circuit 61 is output to the motor driver 18 via the switch 15 and the switch 17.
[0173]
The motor driver 18 drives and rotates the motor 19 based on the gradually rising start-up voltage V. However, since the current output to the motor 19 is fed back by the current feedback circuit 51, the gradually rising start-up is performed. The current can be gradually increased according to the voltage V, and the motor 19 can be smoothly accelerated.
[0174]
In this case, even if the current feedback circuit 51 is not provided, the voltage supplied from the motor driver 18 to the motor 19 can be gradually increased, and the motor 19 can be smoothly accelerated.
[0175]
FIG. 14 and FIG. 15 are diagrams showing a fifth embodiment of the motor speed control device of the present invention. In this embodiment, the rising voltage is used as the speed control means in the first embodiment. Instead of the generation circuit, frequency error feedback is applied.
[0176]
Therefore, in the description of the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0177]
14, the motor speed control device 70 includes a phase comparison circuit 11, a switch 12, a switch 71, an adder 13, a switch 17, a motor driver 18, a motor 19, an encoder 20, an MPU 72, a counter 22, and a D / A converter 73. The phase comparison circuit 11, the switch 12, the adder 13, the switch 17, the motor driver 18, the motor 19, the encoder 20, and the counter 22 are the same as those in the first embodiment.
[0178]
The adder 13 receives the frequency error feedback signal Vf from the MPU 72 and the phase error signal Vθ from the phase comparison circuit 11 via the switch 71, and the switch 71 is turned off until the motor 19 reaches the target speed. Thus, only the frequency error feedback signal Vf is input to the adder 13.
[0179]
The switch 71 is turned on / off by a switching signal output from the terminal SC2 of the MPU 72 to the switch 12, and is turned on when the switch 12 is switched from the (A) side to the (B) side.
[0180]
As in the first embodiment, the MPU 72 receives the encoder pulse signal E of the encoder 20, and the MPU 72 counts the half cycle of the encoder pulse signal E using the counter 22, An error from the half-cycle count corresponding to the speed is output to the D / A converter 73 as a counter error signal.
[0181]
The D / A converter 73 D / A converts this counter error signal and outputs it to the adder 13 as a frequency error feedback signal Vf.
[0182]
Therefore, the MPU 72 and the D / A converter 73 have a speed signal (frequency error feedback) based on the detection signal (encoder pulse signal E) output from the encoder 20 as the detection means and the frequency error signal of the target speed that is a predetermined reference signal. Function as frequency synchronization control means for feedback control of the speed of the motor 19 by outputting the signal Vf). The adder 13 controls the speed output from the phase comparison circuit 11 which is the frequency synchronization control means and the phase synchronization control means. It functions as a selection means for adding and outputting a signal (error signal Vθ).
[0183]
Next, the operation of the present embodiment will be described below based on the flowchart of FIG.
[0184]
In the following description, the same step numbers are assigned to the same processing steps as those in FIG. 5 of the first embodiment, and detailed description thereof is omitted.
[0185]
When the motor 19 starts, the MPU 72 detects whether the edge of the first encoder pulse signal E rises or falls (step S1), and starts the counting operation of the counter 22 when it starts with the falling edge. Start (step S2) and wait until the next rising edge is detected (step S3). When the next rising edge is detected in step S3, the MPU 21 stops the counting operation of the counter 22 (step S4), and outputs a counter error signal to the D / A converter 73 (step S31).
[0186]
The D / A converter 73 performs D / A conversion on the counter error signal and outputs it to the adder 13 as a frequency error feedback signal Vf. Since the switch 71 is now off, the adder 13 This frequency error feedback signal Vf is output to the motor driver 18 via the switch 17.
[0187]
The motor driver 18 drives the motor 19 based on the frequency error feedback signal Vf.
[0188]
Next, the MPU 72 compares the count value of the counter 22 with the 1/2 period value of the frequency T corresponding to the target speed stored in advance in the internal memory, and checks whether they match (step S5). . When the count value of the counter 22 matches the 1/2 cycle value, the MPU 72 determines that the target speed has been reached, raises the output signal at the output terminal R to high level (High) (step S6), and switches 12 is switched from the (a) side to the (b) side, and the switch 71 is turned on (step S33).
[0189]
Since it is just after start-up, the target speed has not been reached, so in step S5, the count value of the counter 22 does not match the 1/2 cycle value, and the MPU 21 proceeds to step S8, The counter 22 starts counting again (step S8), and waits until the falling edge of the next encoder pulse signal E is detected (step S9). When the next falling edge is detected in step S9, the MPU 72 stops the counting operation of the counter 22 (step S10), and outputs a counter error signal to the D / A converter 73 as described above (step S32). .
[0190]
Next, the MPU 72 measures the time of a half cycle from the rising edge to the falling edge of the encoder pulse signal E, compares the count value of the counter 22 with the above half cycle value, and checks whether they match. (Step S11). When the count value of the counter 22 matches the 1/2 cycle value, the MPU 72 determines that the target speed has been reached, falls the output signal at the output terminal R to low level (Step S6), and switches When the switch 12 is switched from the (i) side to the (b) side, the switch 71 is turned on (step S33).
[0191]
Therefore, at this time, the frequency error feedback signal Vf and the error signal Vθ from the phase comparison circuit 11 are input to the adder 13, and the adder 13 adds the frequency error feedback signal Vf and the error signal Vθ. The speed control signal is output to the motor driver 18 via the switch 17.
[0192]
If the target speed has not been reached in step S11 and the count value of the counter 22 does not match the 1/2 cycle value in step S11, the MPU 72 proceeds to step S2 and performs the same processing as described above. I do.
[0193]
That is, the MPU 72 measures the half-cycle time of the encoder pulse signal E and outputs a counter error to the D / A converter 73. In each case, the motor 19 is compared with the target speed to reach the target speed. It is determined whether or not it has been reached (step S2 to step S4, step S31, step S5, step S8 to step S10, step S32, step S11).
[0194]
During this time, the motor 19 increases the rotational speed toward the target speed by the drive operation of the motor driver 18 based on the frequency error feedback signal Vf supplied from the MPU 72 to the adder 13 via the D / A converter 73. Go.
[0195]
That is, the MPU 72 counts the half cycle of the encoder pulse signal E by the counter 22, counts the half cycle corresponding to the target speed, and counts the half cycle of the encoder pulse signal E and the half cycle of the target speed. The error from the minute count is output to the D / A converter 73, D / A converted by the D / A converter 73, and output to the adder 13 as the frequency error feedback signal Vf.
[0196]
Now, the number of counts for the half cycle of the target speed is N₀The encoder pulse signal E count is N_eThen, the original frequency error is as follows.
[0197]
1 / N_e-1 / N₀= (N₀-N_e) / (N₀× N_e(6)
However, in this embodiment, in order to simplify the calculation,
(N₀-N_e) / (N₀× N_e) ≒ K_N× (N₀-N_e) ... (7)
It is said.
[0198]
Therefore, in the present embodiment, since the rotational speed of the motor 19 converges to the target speed by the frequency error feedback signal Vf, it is possible to stably cause frequency synchronization even for a controlled object having a large inertia and a slow response speed. Since the reference signal R having the phase difference δθ after synchronization (δθ = 0 in the present embodiment) is input to the phase comparison circuit 11, it is pulled into phase synchronization immediately after switching the control system. Thus, the overshoot of the speed of the motor 19 can be further suppressed, and the transient response characteristics of the PLL speed control system can be further improved.
[0199]
In the present embodiment, not only the motor 19 is started up but also when the rotational speed is changed, a good transient characteristic can be obtained by performing the same operation.
[0200]
That is, when a speed change command from the control means (not shown) enters the MPU 72, the setting of the target speed cycle T is changed in the MPU 72. Next, the switch 71 is turned off and the switch 12 is set to the (A) side. Returning, the control system is switched to the control system of only the frequency error feedback signal Vf, that is, the control system of the frequency synchronization control means.
[0201]
Thereafter, the control is performed in the same manner as described above based on the flowchart of FIG. 15, and when the rotation speed of the motor 19 reaches the changed target speed, the phase synchronization control is performed in the same manner as described above in accordance with the initial phase.
[0202]
Therefore, this embodiment can improve the response characteristics when changing the rotational speed of the motor 19 even when the rotational speed of the motor 19 is changed by accelerating / decelerating.
[0203]
FIG. 16 is a diagram showing a sixth embodiment of the motor speed control device according to the present invention. In this embodiment, the phase comparison circuit 11 of the fifth embodiment is replaced with the second embodiment. The phase comparison circuit 41 is replaced.
[0204]
Therefore, in the description of the present embodiment, the same components as those in FIGS. 14, 6 and 7 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0205]
In FIG. 16, the motor speed control device 80 includes a phase comparison circuit 41, a switch 42, a switch 71, an adder 13, a switch 17, a motor driver 18, a motor 19, an encoder 20, an MPU 72, a counter 22, and a D / A converter 73. Etc., and the phase comparison circuit 41 is different from that of the fifth embodiment.
[0206]
That is, the phase comparison circuit 41 is configured as shown in FIG. 7 as described above, and includes the phase comparator 44, the count signal generator 32, the switch 45, the counter 46, the D / A converter 36, and the like. Yes.
[0207]
The phase comparator 44 is a so-called EXOR type phase comparison circuit, performs the same processing as described above, and outputs the error signal Vθ to the adder 13 via the switch 71.
[0208]
Therefore, in this case, the initial phase must be δθ ′ = π / 2, and the wait time of the initial phase, that is, the waiting time when the target speed is reached is T / 4.
[0209]
That is, in the present embodiment, the start-up operation of the motor 19 is performed in the same manner as the process shown in the flowchart of FIG. 15, and the rotational speed is the frequency error as in the case of the fifth embodiment. The target speed is converged by the action of the feedback signal Vf.
[0210]
Thereafter, when the switch 71 is turned on, the control system switches to a control system that adds the phase error signal Vθ by the adder 13. The waiting time of this initial phase is set to T / 4, and the second embodiment is changed. Subsequent processing is performed as in the case.
[0211]
Therefore, according to the present embodiment, since the non-memory type phase comparison circuit 41 is used, it is resistant to noise and the frequency error is fed back, so that the phase comparison range is not wide and it operates properly. Thus, a more stable control system can be formed than when the memory type phase comparison circuit 11 is used as in the fifth embodiment.
[0212]
FIG. 17 is a diagram showing a seventh embodiment of the motor speed control device according to the present invention. In this embodiment, the frequency error is fed back as in the fifth embodiment. This feedback is performed without going through the MPU.
[0213]
Therefore, in the description of the present embodiment, the same components as those in FIG. 14 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0214]
In FIG. 17, a motor speed control device 90 includes a phase comparison circuit 11, a switch 12, a switch 71, an adder 13, a switch 17, a motor driver 18, a motor 19, an encoder 20, an MPU 91, a counter 22, a frequency synchronization control circuit 92, and A frequency feedback control circuit 92 (frequency synchronization control means) includes a reference voltage generator 94, an F / V converter 95, a voltage comparator 96, and the like.
[0215]
In the motor speed control device 90, the feedback of the frequency error is performed without passing through the MPU 91. Therefore, the MPU 91 has the same function as the MPU 21 of the first embodiment. However, the switching signal from the terminal SC2 of the MPU 91 is input to the switch 12 and the switch 71, and the switch 71 is turned on at the switching timing of the switch 12.
[0216]
The frequency synchronization control circuit 92 uses the reference voltage generator 94 to generate a reference potential V having a frequency corresponding to the reference frequency.₀(V₀= Fr / K) is generated and output to the voltage comparator 96, and the output voltage of the F / V converter 95 is further input to the voltage comparator 96.
[0217]
The encoder pulse signal E from the encoder 20 is input to the F / V converter 95, and the F / V converter 95 converts the frequency of the encoder pulse signal E into a voltage, that is, F / V converts the voltage. Output to the comparator 96.
[0218]
The voltage comparator 96 is a reference potential V from the reference voltage generator 94.₀And the voltage from the F / V converter 95 are compared to determine the encoder pulse signal E and the reference potential V₀, That is, the frequency error signal corresponding to the difference between the frequency of the encoder pulse signal E and the frequency of the reference signal is generated and output to the adder 13.
[0219]
The motor speed control device 90 is provided with a current feedback circuit 93, which is the same as the current feedback circuit 51 shown in FIG. 12 or FIG. This is for acceleration control with a constant current.
[0220]
In the motor speed control device 90, since the phase comparison circuit 11 is a memory type, the initial phase wait time is T / 2.
[0221]
Therefore, as in the sixth embodiment, since the frequency error is fed back, speed control can be performed appropriately even if the phase comparison range is not wide, and a stable control system can be formed. In addition, since the frequency error feedback loop is performed without the MPU 91, the burden on the MPU 91 can be reduced.
[0222]
Further, the present embodiment focuses on the initial phase at the time of control switching, and the frequency synchronization control circuit 92 as the frequency synchronization control means (speed control means) is separated from the MPU 91 and can be appropriately used as a separate circuit. Can be processed.
[0223]
Further, in the present embodiment, the frequency error feedback processing is performed based on the frequency difference between the frequency of the encoder pulse signal E and the reference frequency. However, the frequency error feedback processing is not limited to this, for example, The rotational speed may be made to reach the target speed by performing so-called PI control or PID control on the rotational speed.
[0224]
FIG. 18 is a diagram showing an eighth embodiment of the motor speed control device and motor speed control method according to the present invention. In this embodiment, the motor rotational speed is accelerated or decelerated toward the target speed by frequency error feedback. At the same time, when the target speed is reached, the control is switched to the phase synchronization control based on the addition signal of the reference voltage set to the target speed and the phase error signal.
[0225]
In the description of this embodiment, the same components as those in FIG. 1, FIG. 6, or FIG. 14 are given the same reference numerals, and detailed descriptions thereof are omitted.
[0226]
In FIG. 18, the motor speed control device 100 includes a phase comparison circuit 41, a switch 12, an adder 13, a D / A converter 102, switches 15, 17, a motor driver 18, a motor 19, an encoder 20, an MPU 101, a counter 22, and A D / A converter 73 and the like are provided.
[0227]
In the motor speed control device 100, the memory type phase comparison circuit 41 shown in FIG. 6 is used. The phase comparison circuit 41 includes the encoder pulse signal E and the encoder pulse signal E itself input via the switch 12, Alternatively, the phase of the reference signal R input from the MPU 101 is compared, and the error signal Vθ is output to the adder 13.
[0228]
The MPU 101 outputs a digital output corresponding to the target speed to the D / A converter 102, and the D / A converter 102 D / A converts this digital output to obtain a reference voltage V corresponding to the target speed.₀Is output to the adder 13.
[0229]
Further, the MPU 101 counts the half cycle of the encoder pulse signal E by the counter 22, and also counts the half cycle corresponding to the target speed, and counts the half cycle of the encoder pulse signal E and the half cycle of the target speed. Is output to the D / A converter 73, D / A converted by the D / A converter 73, and output to the switch 15 as a frequency error feedback signal Vf.
[0230]
In this embodiment, at the time of acceleration / deceleration, the switch 12 and the switch 15 are connected to the (A) side, and the motor 19 is received by the frequency error feedback signal Vf input from the MPU 101 to the switch 15 via the D / A converter 73. Acceleration / deceleration control to the target speed. That is, at the time of acceleration / deceleration, the motor speed control device 100 performs acceleration / deceleration control of the motor 10 by frequency error synchronous control to accelerate / decelerate the motor 10 to the target speed.
[0231]
When the rotational speed of the motor 19 reaches the target speed, the switch 12 and the switch 15 are switched to the (B) side, and are output from the phase error signal Vθ output from the phase comparison circuit 41 and the MPU 101 via the D / A converter 102. Reference voltage V corresponding to the target speed₀Are added by the adder 13, and the rotation of the motor 19 is controlled based on the addition result.
[0232]
And the reference voltage V₀Since the phase comparison circuit 41 uses a memory type, the phase difference δθ is δθ = 0, and the initial phase wait time is T / 2.
[0233]
As described above, in the present embodiment, when the PLL control is to be brought into the phase synchronization state, the frequency can be slightly changed by the phase error signal Vθ, and the phase synchronization can be realized by shifting the phase. .
[0234]
At this time, although the frequency is subtle, it changes. Therefore, depending on the characteristics of the control target (motor 19) and the feedback gain, a frequency error signal may be generated with a magnitude that cannot be ignored. Make it unstable.
[0235]
In such a case, as in the present embodiment, the reference voltage V₀In the phase synchronization process, the frequency error feedback signal Vf can be separated to cope with it.
[0236]
Further, according to the present embodiment, the rotational speed of the motor 19 can be easily changed by changing the target speed in the MPU 101, and can be applied to the control of the motor 19 in which the target speed changes.
[0237]
Furthermore, in the present embodiment, the memory type phase comparison circuit 41 is used, but it can be easily changed to a non-memory type.
[0238]
FIGS. 19 to 21 are views showing a ninth embodiment of the motor speed control device of the present invention. In this embodiment, the motor speed is accelerated and decelerated to the target speed by feedback control based on the frequency error signal, and the motor is controlled. When the rotation speed reaches the target speed, the control system is switched to phase-synchronized control and the control signal supplied to the motor driver is continuous.
[0239]
In this embodiment, a memory type is used as the phase comparison circuit. Therefore, in the description of this embodiment, the same components as those in FIG. 1 and FIG. A detailed description thereof will be omitted.
[0240]
19, the motor speed control device 110 includes a phase comparison circuit 11, a switch 12, an adder 13, a switch 15, a switch 17, a motor driver 18, a motor 19, an encoder 20, an MPU 111, a counter 22, and a D / A converter 112. A control signal generator 113, an F / V converter 114, an A / D converter 115, and the like.
[0241]
The phase comparison circuit 11 is a memory type similar to that shown in FIGS. 1 and 2, and an encoder pulse signal E as shown in FIG. 20 (a) and a reference signal R as shown in FIG. 20 (b). Is used to generate a phase error signal Vθ and output it to the adder 13.
[0242]
The adder 13 receives the phase error signal Vθ and the reference voltage V₀And the addition signal is output to the switch 15.
[0243]
The MPU 111 outputs a digital output corresponding to the target speed to the D / A converter 112, and the D / A converter 112 performs D / A conversion on the digital output, and a reference voltage V corresponding to the target speed.₀Is output to the adder 13 and the control signal generator 113.
[0244]
The encoder pulse signal E from the encoder 20 is input to the F / V converter 114, and the F / V converter 114 converts the frequency of the encoder pulse signal E into a voltage signal and sends it to the control signal generator 113. Output.
[0245]
The control signal generator 113 is a PI or PID control signal generator, and a voltage signal input from the F / V converter 114 and a reference input from the MPU 111 via the D / A converter 112. Voltage V₀Based on the above, a speed control signal as shown in FIG. 20 (d) is generated and output to the switch 15. That is, the control signal generator 113 receives the voltage signal input from the F / V converter 114 and the reference potential V.₀A speed control signal corresponding to the difference is generated.
[0246]
As in the above embodiments, the switch 15 is controlled by the MPU 6 and is connected to (a) until the motor 19 reaches the target speed, so that the motor 19 reaches the target speed. When a predetermined waiting time elapses, the mode is switched to the (B) side.
[0247]
The output from the switch 15 is input to the motor driver 18 via the switch 17 and also input to the A / D converter 115, and the A / D converter 115 receives the analog signal supplied to the motor driver 18. The signal is digitally converted and output to the MPU 111.
[0248]
Therefore, the D / A converter 112, the control signal generator 113, and the F / V converter 114 have a reference potential V as a predetermined reference signal.₀And a frequency synchronization control means for outputting a speed control signal based on the frequency error signal of the encoder pulse signal E which is a detection signal of the encoder 20 as the detection means.
[0249]
The MPU 111 takes in this speed control signal via the A / D converter 115, and after the speed of the motor 10 reaches the target speed, the speed control signal output from the adder 13 is continuous. Thus, a reference signal is set and output from the output terminal R.
[0250]
When the rotational speed of the motor 10 reaches the target speed, the phase comparison circuit 11 switches the switch to the (B) side, and the reference signal from the MPU 11 is input as the reference signal R. An error signal Vθ shown in FIG. 20C is generated from the encoder pulse signal E, and is output to the adder 13. The adder 13 outputs the error signal Vθ and the reference potential V.₀And the speed control signal shown in FIG. 20D is output to the motor driver 18 via the switches 15 and 17.
[0251]
Therefore, the speed control signal supplied to the motor driver 18 is continuous as shown in FIG.
[0252]
Next, the operation of the present embodiment will be described below based on the flowchart shown in FIG.
[0253]
In FIG. 21, the same processing steps as those in FIG. 5 are given the same step numbers, and detailed descriptions thereof are omitted.
[0254]
The MPU 111 of the motor speed control device 110 performs the control in the acceleration stage in the same manner as in FIG. 5 (steps S1 to S6, steps S8 to S12), and when the speed of the motor 19 reaches the synchronous speed, the switch 42 Is turned on (step S21), and the reference signal R is input to the phase comparison circuit 41.
[0255]
That is, at point A in FIG. 20, when the switch 12 and the switch 15 are connected to the (A) side, the switch 17 is turned on, and the initial setting is completed, the motor is based on the speed control signal from the control signal generator 113. When rotation of the motor 19 starts and the rotational speed of the motor 19 reaches the target speed at point B, the reference signal R output from the output terminal R is determined according to whether the encoder pulse signal E is at high level or low level. Then, the high level or the low level is set and output (step S6, step S12).
[0256]
Thereafter, the MPU 43 takes in via the A / D converter 115 (step S41), calculates the initial phase δθ and the wait time δT (step S42), and sets the switch 12 and the switch 15 to the (B) side. (Step S43). As a result, the error signal Vθ output from the phase comparison circuit 11 and the reference potential V output from the MPU 111.₀Is added to the motor driver 18 as a speed control signal via the switch 15 and the switch 17, and the motor driver 18 starts speed control by this speed control signal.
[0257]
Thereafter, when the MPU 111 waits for a waiting time (T / 2−δT) corresponding to the initial phase (step S44), the reference signal R output from the output terminal R is inverted as shown in FIG. (Step S14), after waiting for a half period (T / 2) of the frequency corresponding to the target speed (Step S15), the process of inverting the output signal (reference signal R) at point D in FIG. Step S14). That is, when the MPU 111 reaches the target speed and adjusts the phase of the reference signal R, as shown in FIG. 20, the MPU 111 inverts the reference signal R every half cycle of the frequency corresponding to the target speed. And output to the phase comparison circuit 11.
[0258]
Therefore, as shown in FIG. 20B, the MPU 111 outputs a reference signal R having a frequency corresponding to the target speed to the phase comparison circuit 11 in synchronization with the encoder pulse signal E after the point D.
[0259]
When the reference signal R is input from the MPU 111 to the phase comparison circuit 11, the phase comparison circuit 11 performs the above-described operation process, and as shown in FIG. 4C, the encoder pulse signal E and the reference signal. A phase error signal Vθ corresponding to the phase difference of R is output to the adder 13.
[0260]
The adder 13 uses the error signal Vθ and the offset voltage V supplied from the MPU 111 via the D / A converter 112.₀Are added to the motor driver 18 via the switch 15 and the switch 17, and the motor driver 18 drives the motor 19 based on the addition output from the adder 13.
[0261]
As shown in FIG. 20D, the speed control signal is reversed in a direction to suppress the rotation of the motor 19 when the rotation speed of the motor 19 approaches the target speed. When the rotation reaches the target speed, the control system is switched so that this speed control signal continues, so the continuity of the controlled variable is maintained and the transient response characteristics of the speed control system are greatly improved. be able to.
[0262]
Therefore, the overshoot of the speed of the motor 19 due to the phase difference between the encoder pulse signal E and the reference signal R can be suppressed as shown in FIG. 4D, and the PLL speed control (phase The transient response characteristic of the comparison circuit 11) system can be improved.
[0263]
As a result, the time until the target speed is stabilized can be greatly shortened, and the speed control system can be stabilized.
[0264]
The invention made by the present inventor has been specifically described based on the preferred embodiments. However, the present invention is not limited to the above, and various modifications can be made without departing from the scope of the invention. Needless to say.
[0265]
For example, in the first to fourth embodiments, when the rotational speed of the motor 19 reaches the target speed, the frequency corresponds to the target speed and the phase of the encoder pulse signal E is synchronized. The reference signal R having the same phase difference as the phase difference is generated and supplied to the phase comparison circuit 11 or the phase comparison circuit 41. At this time, the initial phase difference is a phase comparison means that is a phase synchronization means. The reference signal R may be generated and supplied so as to be at the center of the operation range of the circuit 11 or the phase comparison circuit 41.
In this case, the hardware configuration is the same as that in each of the above embodiments, but each MPU determines the initial phase wait time so that the initial phase difference δθ is all in the center of the operating range. .
[0266]
That is, in the memory type phase comparison circuit 11 shown in FIG. 1 or FIG. 2, δθ = 0, that is, the waiting time is determined as T / 2, and the non-memory type phase comparison circuit shown in FIG. 6 or FIG. In the circuit 41, δθ ′ = π / 2, that is, the waiting time is determined as T / 4.
[0267]
Specifically, for example, in the second embodiment, as shown in FIG. 9, what is finally stabilized in phase synchronization is the point of the phase difference δθ ′ shown as a stable point, Immediately after the rotational speed of the motor 19 reaches the target speed and the control system is switched to the phase comparison circuit 41, the phase difference is δθ ′ in the second embodiment, and therefore, it is easy to pull in the stable point.
[0268]
However, when the response is slow, such as when the load inertia of the motor 19 is large, the motor 19 does not always converge to the stable point but converges while vibrating around the stable point. Naturally, the amplitude of vibration is greatest immediately after switching the control system. That is, when the stable point is at the end of the phase comparison range as shown in FIG. 9, there is a possibility that the phase comparison range may be outside depending on the swing width. It takes a long time to synchronize.
[0269]
Therefore, as described above, when the reference signal R is generated and supplied at the phase timing at which the initial phase difference becomes the center of the operation range of the phase comparison circuit 11 or the phase comparison circuit 41 as the phase synchronization means, Since the synchronization process is started from the center, it is possible to prevent out of the phase comparison range, and it is possible to stabilize more reliably and quickly.
[0270]
Further, the setting of the initial phase can be simplified, and the MPU as the control means can be easily configured.
[0271]
In the fifth to ninth embodiments, the frequency error is fed back or the reference potential V₀The initial phase already exists in the center of the operation range of the phase comparison circuit 11 or the phase comparison circuit 41 due to the effect of corresponding to the target speed.
[0272]
【The invention's effect】
According to the motor speed control device of the invention of claim 1,
The transient response characteristics of the speed control system based on the phase difference between the speed signal and the reference signal can be greatly improved, the time to stabilize at the target speed can be shortened, and the speed control system can be stabilized. Can do.
[0273]
According to the motor speed control device of the invention described in claim 2,
When the entire speed control system can be simplified and the circuit is built in hardware, the circuit configuration is simplified, the cost can be reduced, and the software is configured. Therefore, the software processing becomes simple, the load of calculation processing and the like can be reduced, and the processing speed can be improved.
[0274]
In addition, in a system in which the inertia of the motor drive system is small and the response of the phase synchronization process is fast, the instability at the time of switching the control system from the speed control means to the phase synchronization control means is reduced. The control system that has been accelerated and decelerated by the feedback loop can be accelerated and decelerated by the open loop control means, and the applicable range can be expanded.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of a motor speed control device to which a first embodiment of a motor speed control device of the present invention is applied.
FIG. 2 is a detailed circuit configuration diagram of the phase comparison circuit of FIG. 1;
FIG. 3 is a timing diagram of signals at various parts of the motor speed control device of FIG. 1;
FIG. 4 is a timing diagram of signals at various parts of the phase comparison circuit of FIGS. 1 and 2;
FIG. 5 is a flowchart showing motor speed control processing by the motor speed control device of FIG. 1;
FIG. 6 is a circuit configuration diagram of a motor speed control device to which a second embodiment of the motor speed control device of the present invention is applied.
7 is a detailed circuit configuration diagram of the phase comparison circuit of FIG. 6;
8 is a timing diagram of signals at various parts of the motor speed control device of FIG. 6. FIG.
9 is an operation characteristic diagram of a phase comparison circuit of the motor speed control device of FIG. 6;
10 is a flowchart showing motor speed control processing by the motor speed control device of FIG. 6;
11 is a timing diagram of signals at various parts of the phase comparison circuit of FIGS. 6 and 7. FIG.
FIG. 12 is a circuit configuration diagram of a motor speed control device to which a third embodiment of the motor speed control device of the present invention is applied.
FIG. 13 is a circuit configuration diagram of a motor speed control device to which a fourth embodiment of the motor speed control device of the present invention is applied.
FIG. 14 is a circuit configuration diagram of a motor speed control apparatus to which a fifth embodiment of the motor speed control apparatus of the present invention is applied.
15 is a flowchart showing motor speed control processing by the motor speed control device of FIG. 14;
FIG. 16 is a circuit configuration diagram of a motor speed control device to which a sixth embodiment of the motor speed control device of the present invention is applied;
FIG. 17 is a circuit configuration diagram of a motor speed control device to which a seventh embodiment of the motor speed control device of the present invention is applied.
FIG. 18 is a circuit configuration diagram of a motor speed control device to which an eighth embodiment of the motor speed control device of the present invention is applied.
FIG. 19 is a circuit configuration diagram of a motor speed control device to which a ninth embodiment of a motor speed control device of the present invention is applied.
20 is a timing diagram of signals at various parts of the phase comparison circuit of FIG. 19;
FIG. 21 is a flowchart showing motor speed control processing by the motor speed control device of FIG. 19;
FIG. 22 is an operation characteristic diagram of a memory type phase comparison circuit;
FIG. 23 is an operation characteristic diagram of a non-memory type phase comparison circuit;
FIG. 24 is a circuit configuration diagram of a motor speed control device using a conventional PLL control system.
25 is a diagram showing the relationship between the input voltage to the motor driver of FIG. 24 and the frequency of the encoder pulse signal output from the encoder.
[Explanation of symbols]
10 Motor speed control device
11 Phase comparison circuit
12, 15, 17, 33, 34 switch
13 Adder
14 Offset voltage generator
16 Start-up voltage generator
18 Motor driver
19 Motor
20 Encoder
21 MPU
22, 35 counter
31 Phase comparator
32 count signal generator
36 D / A converter
40 Motor speed control device
41 Phase comparison circuit
42, 45 switch
43 MPU
44 Phase comparator
46 counter
50 Motor speed control device
51 Current feedback circuit
60 Motor speed control device
61 Start-up voltage generator
70 Motor speed control device
71 switch
72 MPU
73 D / A converter
80 Motor speed control device
90 Motor speed control device
91 MPU
92 Frequency synchronization control circuit
93 Current feedback circuit
94 Reference voltage generator
95 F / V converter
96 Voltage comparator
100 Motor speed control device
101 MPU
102 D / A converter
110 Motor speed control device
111 MPU
112 D / A converter
113 Control signal generator
114 F / V converter
115 A / D converter
R reference signal
E Encoder pulse signal
Vθ error signal
δθ phase difference

Claims (2)

Detecting means for detecting the speed of the motor and outputting it as a speed signal;
A phase synchronization control means you Outputs a speed control signal based on the phase error signal between the output speed signal and a predetermined reference signal of said detecting means,
A speed control means for outputting a predetermined speed control signal and accelerating / decelerating the motor;
Selection means for selectively selecting and outputting the speed control signal output from the phase synchronization control means and the speed control signal output from the speed control means;
Driving means for driving the motor based on the signal that will be output from the selection means,
With
Before Symbol selection means, during acceleration or deceleration of the motor, selecting the speed control signal output from said speed control means, the speed of the motor reaches a predetermined target speed, and outputs of the phase synchronization control means the In a motor speed control device that selects a speed control signal and outputs it to the drive means,
The phase synchronization control means is an EXOR type phase comparison circuit, and inputs a speed signal output from the detection means and a reference signal having a phase difference after phase synchronization estimated in advance to the EXOR type phase comparison circuit. A motor speed control device. The speed control means is
2. The motor speed according to claim 1, wherein the motor speed is controlled by open loop control that outputs a constant voltage, a constant current, or a preset control signal as the speed control signal. Control device.

Images