JP3642704B2

JP3642704B2 - Solar cell and manufacturing method thereof

Info

Publication number: JP3642704B2
Application number: JP24738699A
Authority: JP
Inventors: 研三川野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-09-01
Filing date: 1999-09-01
Publication date: 2005-04-27
Anticipated expiration: 2019-09-01
Also published as: JP2001077380A

Description

【０００１】
【発明の属する技術分野】
本発明は太陽電池及びその製造方法に関し、より詳しくは、太陽電池セルが直列あるいは並列に接続された太陽電池モジュールにおいて、日蔭が生じた太陽電池セルに発生するＰＮ接合部の破壊を低減する太陽電池及びその製造方法に関する。
【０００２】
【従来の技術】
近年、太陽光エネルギーを直接利用できる太陽電池として、結晶系シリコン太陽電池、非結晶系シリコン太陽電池などの各種の太陽電池が知られている。
太陽光エネルギーにより所望の出力電流および出力電圧を得る太陽光電源システムとして、複数の太陽電池セルを直列あるいは並列に接続した太陽電池モジュールが用いられる。
また、太陽電池の光電変換効率、生産性の向上、信頼性の向上、低コスト化、多目的利用化など多くの実用化研究も活発に進められている。
【０００３】
しかしながら、宇宙用に利用される太陽電池モジュールは、例えば、衛星の姿勢制御中に、衛星本体の一部あるいはアンテナ等構造物により太陽光が部分的に遮られることがある。また、同様に、地上用に利用される太陽電池モジュールは、例えば、隣接した建築物、鳥類の糞などの付着により太陽光が部分的に遮られることがある。
【０００４】
太陽光が部分的に遮られた太陽電池モジュールの太陽電池セルは、太陽光が照射された他の太陽電池セルによって発電された電圧が逆バイアス方向に印加されるという現象が発生する。
この逆バイアス方向に印加される電圧（逆バイアス電圧）が太陽電池セルの逆耐電圧を超えると、ＰＮ接合部が破壊され、太陽電池セルに大電流が流れ、結果的に太陽電池モジュール全体の出力特性が低下する原因になる。
【０００５】
よって、太陽光電源システムは、この逆バイアス電圧の印加による太陽電池セルのＰＮ接合部の破壊を防止するため、個々の太陽電池セルまたは太陽電池モジュールごとに逆バイアス電圧をバイパスするバイパスダイオードを外付けした太陽電池セルが使用されている。
【０００６】
また、特開平３−２６９５６８号公報の記載によれば、日蔭になった太陽電池セルに印加される逆バイアス電圧をバイパスするためのツェナーダイオードを集積した太陽電池が提案されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、バイパスダイオードを外付けした太陽電池セルからなる太陽電池モジュールは、外付け付けダイオード部品及び製造工程数の増加により基板上に形成される太陽電池セルの実装密度が低下し、製造コストも高くなるなどの問題があった。
また、特開平３−２６９５６８号公報の記載の太陽電池は、高濃度の不純物拡散層により形成されたＰＮ接合部を有するツェナーダイオードを集積しているため、この不純物拡散層のばらつきにより逆バイアス電圧をバイパスするときの電流特性が不均一になり結果的に太陽電池モジュールの出力特性の安定化を妨げる原因となる。
【０００８】
本発明は以上の事情を考慮してなされたものであり、例えば、日蔭になった太陽電池セルに印加される逆バイアス電圧を均一な電流特性のＭＯＳ型トランジスタを介してバイパスすることにより、太陽電池セルの光電変換効率を減らすことなく、太陽電池の出力特性の安定化、高性能化に寄与する太陽電池モジュール及びその製造方法を提供する。
【０００９】
【課題を解決するための手段】
本発明は、第１導電型半導体基板及びその受光面側に形成された第１の第２導電型領域からなる太陽電池セルと、第１の第２導電型半導体領域と所定の距離で対向し且つ第１導電型半導体基板の電位と同電位になるように形成された第２の第２導電型半導体領域、第１の第２導電型半導体領域と第２の第２導電型半導体領域間に位置する第１導電型半導体基板の表面に形成された絶縁膜及びその絶縁膜の表面に第１または第２の第２導電型半導体領域の電位と同電位になるよう形成されたゲート電極からなるＭＯＳ型トランジスタとから構成されたことを特徴とする太陽電池である。
【００１０】
本発明によれば、太陽電池セルにＭＯＳ（Metal-Oxide-Semiconductor）型トランジスタを集積したことにより、日蔭になった太陽電池セルに印加される逆バイアス電圧を均一な電流特性のＭＯＳ型トランジスタを介してバイパスすることができるので、太陽電池セルの光電変換効率を減らすことなく、太陽電池の出力特性の安定化、高性能化が可能になる。
また、太陽電池の製造工程とＭＯＳ型トランジスタの製造工程は基本的に同じであり、製造工程を変更することがないので、太陽電池の生産性の低下を防止することができる。
【００１１】
本発明の別の観点によれば、太陽電池セルとＭＯＳ型トランジスタとからなる太陽電池の製造方法であって、第１導電型半導体基板及びその受光面側に形成された第１の第２導電型領域からなる太陽電池セルを形成し、第１の第２導電型半導体領域と所定の距離で対向し且つ第１導電型半導体基板の電位と同電位になるように形成された複数の第２の第２導電型半導体領域、第１の第２導電型半導体領域と第２の第２導電型半導体領域間に位置する第１導電型半導体基板の表面に形成された絶縁膜及びその絶縁膜の表面に第１または第２の第２導電型半導体領域の電位と同電位になるよう形成されたゲート電極からなるＭＯＳ型トランジスタを形成したことを特徴とする太陽電池の製造方法が提供される。
【００１２】
前記太陽電池セルは、前記第１の第２導電型半導体領域のうち無反射形状に形成した受光面を含み、前記ＭＯＳ型トランジスタは、前記第１の第２導電型半導体領域のうち一部平坦にした領域を含む構成にしてもよい。
この構成によれば、太陽電池セルの受光面に入射する光量を増加させて、高出力の光電変換が可能になる。
【００１３】
前記絶縁膜をＣＶＤ法により第１の第２導電型半導体領域と第２の第２導電型半導体領域間に位置する第１導電型半導体基板の表面に形成した構成にしてもよい。
この構成によれば、均一な厚さ、質の絶縁膜を形成することができる。
【００１４】
多結晶シリコン、非晶質シリコン及び導電性を示す透明の不純物添加剤からなる透明の導電電極配線材を用いて、前記ゲート電極をＣＶＤ法により前記絶縁膜の表面に形成された構成にしてもよい。
この構成によれば、太陽電池セルの受光面に入射する光量を増加させて、高出力の光電変換が可能になる。
【００１５】
導電電極配線材を用いて、前記太陽電池セルの電流経路を前記絶縁膜の表面に形成した構成にしてもよい。
この構成によれば、太陽電池セルに印加された逆バイアス電圧を電流経路にバイパスすることができる。
【００１６】
前記第１と第２の第２導電型半導体領域を互いに対向する所定長さの櫛形状に形成した構成にしてもよい。
この構成によれば、チャンネル電流が流れる部分の有効長を増やすことができるので、逆バイパス電流が充分に流れ、逆バイアス電圧の上昇を効果的に抑制できる。
【００１７】
前記ＭＯＳ型トランジスタは、前記太陽電池セルの周辺部に連続的に形成された構成にしてもよい。
この構成によれば、太陽電池セルの受光面を大きくして太陽電池セルの光電出力を増大することができる。
【００１８】
前記ＭＯＳ型トランジスタは、前記太陽電池セルの任意の位置に形成された構成にしてもよい。
この構成によれば、太陽電池セルの受光面を大きくして太陽電池セルの光電出力を増大することができ、且つＭＯＳ型トランジスタを平均して有効に動作させることができる。
【００１９】
【発明の実施の形態】
以下、図に示す実施例に基づいて本発明を詳述する。なお、本発明はこれによって限定されるものではない。
【００２０】
図１は本発明の一実施例である太陽電池の平面構造を示す図である。図１において、１はＰ型シリコン基板（第１導電型半導体基板）、２はＰ型シリコン基板１上に形成された第１のＮ⁺型拡散領域（第１の第２導電型半導体領域）、２'はＰ型シリコン基板１上に形成された第２のＮ⁺型拡散領域（第２の第２導電型半導体領域）、３'はＰ型シリコン基板１上に形成されたＰ⁺型拡散領域（コンタクト領域）、５は第１のＮ⁺型拡散領域２と第２のＮ⁺型拡散領域２'間に位置するＰ型シリコン基板１の表面に形成された酸化膜（絶縁膜）、７はＮchＭＯＳ型トランジスタのゲート電極となるＮ側電極、７'はＮ側電極、２２'はＮ側電極７'と電気的に接続するためのコンタクト窓を示す。
【００２１】
太陽電池セルは、Ｐ型シリコン基板１（第１導電型半導体基板）と第１のＮ⁺型拡散領域２（第１の第２導電型半導体領域）を基本構成としている。
ＮchＭＯＳ型トランジスタは、第１のＮ⁺型拡散領域２をドレイン領域、第２のＮ⁺型拡散領域２'をソース領域、Ｎ側電極７をゲート電極として構成している。また、ゲート電極の電位はドレイン領域の電位と同電位になるよう形成されている。
【００２２】
図２は本発明の―実施例である太陽電池の断面構造を示す図である。図２において、図１と同じ構成要素には同符号を記す。
１はＰ型シリコン基板（第１導電型半導体基板）、２はＰ型シリコン基板１上に形成された受光面となる第１のＮ⁺型拡散領域（第１の第２導電型半導体領域）、２'はＰ型シリコン基板１上に形成された第２のＮ⁺型拡散領域（第２の第２導電型半導体領域）、３はＰ型シリコン基板の裏面上に形成されたＰ⁺型拡散領域、３'はＰ型シリコン基板１上に形成されたＰ⁺型拡散領域、４はＰ⁺型拡散領域３の裏面の部分的に形成された酸化膜（絶縁膜）、５は第１のＮ⁺型拡散領域２と第２のＮ⁺型拡散領域２'間に位置するＰ型シリコン基板１の表面に形成された酸化膜（絶縁膜）、６は第１のＮ⁺型拡散領域２及び第２のＮ⁺型拡散領域２'に形成された熱酸化膜、７はＮ側電極（ゲート電極）、７'はＮ側電極（電流経路）、８はＰ⁺型拡散領域３に形成されたＰ側電極、９は反射防止膜、２２'はＮ側電極７'と電気的に接続するためのコンタクト窓を示す。
【００２３】
図２（ａ）は、図１の（Ａ）―（Ａ'）の断面構造を示し、図２（ｂ）は、図１の（Ｂ）―（Ｂ'）の断面構造を示す。
図１と同様に、太陽電池セルは、Ｐ型シリコン基板１と第１のＮ⁺型拡散領域２を基本構成とし、Ｐ型シリコン基板１と第１のＮ⁺型拡散領域２はＰＮ接合している。ＮchＭＯＳ型トランジスタは、第１のＮ⁺型拡散領域２をドレイン領域、第２のＮ⁺型拡散領域２'をソース領域、Ｎ側電極７をゲート電極として構成される。
【００２４】
図３は本発明の太陽電池の基本構成とその等価回路を示す図である。図３（ａ）は太陽電池の基本構成を示す。図３（ａ）に示すように、太陽電池セルは、Ｐ型シリコン基板１と受光面となる第１のＮ⁺型拡散領域２を基本構成とし、Ｐ型シリコン基板１と第１のＮ⁺型拡散領域２はＰＮ接合している。
図１及び図２と同様に、ＮchＭＯＳ型トランジスタは、第１のＮ⁺型拡散領域２をドレイン領域、第２のＮ⁺型拡散領域２'をソース領域、Ｎ側電極７をゲート電極Ｇとして構成している。また、ゲート電極Ｇはドレイン領域Ｄの電位、ソース領域ＳはＰ型シリコン基板の電位にそれぞれ固定されている。
【００２５】
図３（ｂ）は太陽電池の等価回路を示す。図３（ｂ）に示すように、太陽電池セルＳＣにＮchＭＯＳ型トランジスタＭＴが並列に接続され、ソース領域Ｓは太陽電池セルＳＣのＰ型シリコン基板１に接続され、ドレイン領域Ｄは太陽電池ＳＣのＮ⁺型拡散領域２に接続され、ゲート電極Ｇはドレイン領域Ｄに接続されている。
【００２６】
図４はＭＯＳ型トランジスタのＩr―Ｖr特性を示す図である。Ｖrはゲート電極の入力電圧を示し、Ｉrは入力電圧Ｖrに対する出力電流（チャネル電流）を示し、ＶthはＭＯＳ型トランジスタがオン動作を開始する閾値電圧を示す。
【００２７】
例えば、図３（ａ）に示す太陽電池セルＳＣの受光部が日蔭に入り、第１のＮ⁺型拡散領域２に正電位、Ｐ型シリコン基板１に負電位となる逆バイアス電圧Ｖrが印加されたとする。このとき、ゲート電極Ｇの電位はＰ型シリコン基板１より高くなり、ＭＯＳ型トランジスタの閾値電圧Ｖth（ゲート電極下のＰ型シリコン基板１の表面反転電圧）を超えると、ドレイン領域２及びソース領域２'間のＰ型シリコン基板表面にチャネル層が形成され、図４のＩr―Ｖr特性に示すチャネル電流Ｉrが流れる。
即ち、図３（ｂ）に示す逆バイアス電流Ｉrがドレイン領域Ｄとソース領域Ｓ間を流れることにより逆バイアス電圧Ｖrの上昇を抑制し、太陽電池セルのＰＮ接合部の破壊を防ぐことができる。
【００２８】
図５は本発明の一実施例である太陽電池の製造方法を示す図である。図５において、
図５（ａ）の工程では、所望の厚みのＰ型シリコン基板１の表面に酸化雰囲気にて、例えば、２００〜４００ｎｍの熱酸化膜（マスク）を形成した後、後工程で受光面としてＮ⁺型拡散領域を形成するための主面に高濃度のＰ⁺型拡散領域である基板コンタクト領域３'を形成するため、周知のフォトリソグラフィ技術により選択的に熱酸化膜を除去する。このとき、Ｐ型シリコン基板１の裏面の熱酸化膜も同時に除去する。
【００２９】
図５（ｂ）の工程では、Ｐ型シリコン基板１の両面にＢＢｒ₃等により１×１０²⁰ｃｍ^-3程度の高濃度のＰ⁺型拡散領域３'及び３を形成する。図５（ａ）の工程で形成した熱酸化膜は、Ｐ⁺型拡散領域を形成するマスクとして用いられ、Ｐ⁺型拡散領域の形成後に全面除去する。
【００３０】
図５（ｃ）の工程では、Ｐ型シリコン基板１の両面にＣＶＤ法（Chemical Vapor Deposition：化学気相成長法）等により４００ｎｍ前後の酸化膜４及び５を形成した後、受光面側のＮ⁺型拡散領域を形成するための領域の酸化膜５を、周知のフォトリソグラフィ技術及びエッチング技術を用いて除去した後、ＰＯＣｌ₃等により１×１０¹⁹ｃｍ^-3程度の第１のＮ⁺型拡散領域２及び第２のＮ⁺型拡散領域２'を形成する。
【００３１】
図５（ｄ）の工程では、Ｎ⁺型拡散領域２及び２'の表面に、２０ｎｍ程度の薄い熱酸化膜６を形成した後、Ｐ型シリコン基板１の裏面にＰ側電極８と電気的に接続するためのコンタクト窓２１を形成し、さらに受光面側のＮ⁺型拡散領域２の表面にＮ側電極７と電気的に接続するためのコンタクト窓２２を形成する。
【００３２】
また、図１に示すように、Ｎ⁺型拡散領域２'の表面にＮ側電極７'と電気的に接続するためのコンタクト窓２２'を形成する。
以降、周知の技術を用いてＮ側電極７及びＰ側電極８を形成する。このとき、Ｎ側電極７は、図２に示すように、第１のＮ⁺型拡散領域２の一部と第２のＮ型型拡散領域２'を覆うように形成する。さらに、Ｎ⁺型拡散領域２'と高濃度のＰ⁺型拡散領域３‘とを覆うＮ側電極７'を形成する。また、その後、受光面側に反射防止膜９を形成し、太陽電池セルに逆バイアス電圧をバイパスするＮchＭＯＳ型トランジスタを集積した太陽電池の最終形状を得る。
【００３３】
図３（ａ）に示すように、第１のＮ⁺型拡散領域２の大部分である受光面を無反射形状にし、ＮchＭＯＳ型トランジスタの領域を平坦な形状にすることにより、太陽電池セルの受光面に入射する光量を増加させて、高出力の光電変換が可能な太陽電池を製造することができる。
【００３４】
多結晶シリコン、非晶質シリコン、導電性を示す不純物添加剤からなる透明な導電電極配線材料を用いて、図２に示すような、第１のＮ⁺型拡散領域２の一部の上のみを覆うＮ側電極７（ゲート電極）をＣＶＤ法により形成してもよい。
この構成により、第１のＮ⁺型拡散領域２の受光面に光が届き、高出力の光電変換が可能となる。
【００３５】
導電電極配線材を用いて、絶縁膜５の表面に太陽電池セルの電流経路を形成してもよい。絶縁膜５上の電流経路は他の導電電極配線材料でもよい。
この構成により、逆バイアス電流を電流経路にバイパスすることができる。
この電流経路は太陽電池セルの光起電力を収集するＮ側電極７'（コレクター電極）として機能する。
【００３６】
図６は本発明の別の実施例である太陽電池の平面構造を示す図である。図６において、図１と同じ構成要素には同符号を記す。また、図６に示すように、第１と第２のＮ⁺型拡散領域を互いに対向する櫛型形状に形成してもよい。
この構成により、チャンネル電流の流れる部分の有効長を増やすことができ、逆バイパス電流Ｉrが充分に流れ、逆バイアス電圧Ｖrの上昇を効果的に抑制できる。
【００３７】
図７は本発明の太陽電池セルの受光領域に対するＭＯＳ型トランジスタ領域のレイアウト例を示す図である。図７（ａ）に示すように、太陽電池の受光領域１０の周辺部に連続的にＭＯＳ型トランジスタ領域１１を形成することにより、太陽電池セルの有効受光領域を大きく取ることが可能となり、太陽電池セルの出力が増大する。
【００３８】
また、図７（ｂ）に示すように、ＭＯＳ型トランジスタ領域１１を太陽電池の受光領域の任意の位置に不連続に形成することも可能である。これにより多くのポイントで逆バイアス電圧のバイパス機能が働き、日蔭になつたセル部分からＭＯＳ型トランジスタ領域１１までの距離が長くならないため、さらにＰＮ接合部の破壊が起こりにくくなる。
【００３９】
【発明の効果】
本発明によれば、太陽電池セルにＭＯＳ型トランジスタを集積したことにより、日蔭になった太陽電池セルに印加される逆バイアス電圧を均一な電流特性のＭＯＳ型トランジスタを介してバイパスすることができるので、太陽電池セルの光電変換効率を減らすことなく、太陽電池の出力特性の安定化、高性能化が可能になる。
また、太陽電池の製造工程とＭＯＳ型トランジスタの製造工程は基本的に同じであり、製造工程を変更することがないので、太陽電池の生産性の低下を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施例である太陽電池の平面構造を示す図である。
【図２】本発明の―実施例である太陽電池の断面構造を示す図である。
【図３】本発明の太陽電池の基本構成とその等価回路を示す図である。
【図４】ＭＯＳ型トランジスタのＩr―Ｖr特性を示す図である。
【図５】本発明の一実施例である太陽電池の製造方法を示す図である。
【図６】本発明の別の実施例である太陽電池の平面構造を示す図である。
【図７】本発明の太陽電池セルの受光領域に対するＭＯＳ型トランジスタ領域のレイアウト例を示す図である。
【各部の説明】
１Ｐ型シリコン基板（第１導電型半導体基板）
２第１のＮ⁺型拡散領域（第１の第２導電型半導体領域）
２' 第２のＮ⁺型拡散領域（第２の第２導電型半導体領域）
３Ｐ⁺型拡散領域
３' Ｐ⁺型拡散領域
４酸化膜（絶縁膜）
５酸化膜（絶縁膜）
６熱酸化膜
７Ｎ側電極（ゲート電極）
７' Ｎ側電極（電流経路）
８Ｐ側電極
９反射防止膜
１０太陽電池の受光領域
１１ＭＯＳ型トランジスタ領域
２１コンタクト窓
２２コンタクト窓
２２' コンタクト窓[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solar battery and a method for manufacturing the same, and more specifically, in a solar battery module in which solar battery cells are connected in series or in parallel, the destruction of a PN junction portion generated in a solar battery cell in which sunlight has occurred is reduced. The present invention relates to a solar cell and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, various types of solar cells such as crystalline silicon solar cells and amorphous silicon solar cells are known as solar cells that can directly use solar energy.
As a solar power supply system that obtains a desired output current and output voltage by solar energy, a solar battery module in which a plurality of solar battery cells are connected in series or in parallel is used.
In addition, many practical researches such as photoelectric conversion efficiency, productivity improvement, reliability improvement, cost reduction, and multipurpose use of solar cells are being actively promoted.
[0003]
However, in a solar cell module used for space, for example, sunlight may be partially blocked by a part of the satellite body or a structure such as an antenna during the attitude control of the satellite. Similarly, in solar cell modules used for the ground, sunlight may be partially blocked due to adhesion of, for example, an adjacent building or bird droppings.
[0004]
In the solar battery module of the solar battery module in which sunlight is partially blocked, a phenomenon occurs in which a voltage generated by another solar battery cell irradiated with sunlight is applied in the reverse bias direction.
When the voltage applied in the reverse bias direction (reverse bias voltage) exceeds the reverse withstand voltage of the solar battery cell, the PN junction is destroyed, and a large current flows through the solar battery cell, resulting in the entire solar battery module. This will cause the output characteristics to deteriorate.
[0005]
Therefore, in order to prevent the breakdown of the PN junction of the solar battery cell due to the application of the reverse bias voltage, the solar power supply system removes a bypass diode that bypasses the reverse bias voltage for each individual solar battery cell or solar battery module. The attached solar cells are used.
[0006]
Japanese Patent Laid-Open No. 3-269568 proposes a solar battery in which Zener diodes are integrated to bypass a reverse bias voltage applied to a solar battery cell that is sunlit.
[0007]
[Problems to be solved by the invention]
However, a solar cell module composed of solar cells with external bypass diodes is attached, and the mounting density of the solar cells formed on the substrate is reduced due to an increase in the number of externally attached diode components and manufacturing processes, and the manufacturing cost is high. There were problems such as becoming.
Moreover, since the solar cell described in Japanese Patent Laid-Open No. 3-269568 is integrated with Zener diodes having PN junctions formed by high-concentration impurity diffusion layers, the reverse bias voltage is caused by variations in the impurity diffusion layers. The current characteristic when bypassing becomes uneven, and as a result, the output characteristic of the solar cell module is prevented from being stabilized.
[0008]
The present invention has been made in view of the above circumstances, for example, by bypassing a reverse bias voltage applied to a solar cell that has become a sunflower through a MOS transistor with uniform current characteristics, Provided are a solar cell module that contributes to stabilization of output characteristics and high performance of a solar cell without reducing the photoelectric conversion efficiency of the solar cell, and a method for manufacturing the solar cell module.
[0009]
[Means for Solving the Problems]
The present invention is directed to a first conductive semiconductor substrate and a solar battery cell formed of a first second conductive type region formed on the light receiving surface thereof, and opposed to the first second conductive semiconductor region at a predetermined distance. And a second second conductivity type semiconductor region formed so as to have the same potential as that of the first conductivity type semiconductor substrate, and between the first second conductivity type semiconductor region and the second second conductivity type semiconductor region. An insulating film formed on the surface of the first conductive type semiconductor substrate located and a gate electrode formed on the surface of the insulating film so as to have the same potential as that of the first or second second conductive type semiconductor region. A solar cell comprising a MOS transistor.
[0010]
According to the present invention, the MOS (Metal-Oxide-Semiconductor) type transistor is integrated in the solar battery cell, so that the reverse bias voltage applied to the solar battery cell having a uniform current characteristic can be obtained. Therefore, the output characteristics of the solar battery can be stabilized and the performance can be improved without reducing the photoelectric conversion efficiency of the solar battery cell.
Moreover, since the manufacturing process of a solar cell and the manufacturing process of a MOS transistor are basically the same and the manufacturing process is not changed, it is possible to prevent a decrease in productivity of the solar cell.
[0011]
According to another aspect of the present invention, there is provided a method for manufacturing a solar cell comprising a solar cell and a MOS transistor, the first conductivity type semiconductor substrate and a first second conductivity formed on the light receiving surface side thereof. A plurality of second cells formed so as to face the first second conductivity type semiconductor region at a predetermined distance and to have the same potential as the potential of the first conductivity type semiconductor substrate. The second conductive type semiconductor region, the insulating film formed on the surface of the first conductive type semiconductor substrate located between the first second conductive type semiconductor region and the second second conductive type semiconductor region, and the insulating film There is provided a method for manufacturing a solar cell, characterized in that a MOS transistor comprising a gate electrode formed to have the same potential as that of the first or second second conductivity type semiconductor region is formed on the surface.
[0012]
The solar cell includes a light receiving surface formed in a non-reflective shape in the first second conductive semiconductor region, and the MOS transistor is partially flat in the first second conductive semiconductor region. You may make it the structure containing the made area.
According to this configuration, the amount of light incident on the light receiving surface of the solar battery cell is increased, and high-power photoelectric conversion can be performed.
[0013]
The insulating film may be formed on the surface of the first conductivity type semiconductor substrate located between the first second conductivity type semiconductor region and the second second conductivity type semiconductor region by a CVD method.
According to this configuration, an insulating film having a uniform thickness and quality can be formed.
[0014]
The gate electrode is formed on the surface of the insulating film by a CVD method using a transparent conductive electrode wiring material made of polycrystalline silicon, amorphous silicon, and a transparent impurity additive exhibiting conductivity. Good.
According to this configuration, the amount of light incident on the light receiving surface of the solar battery cell is increased, and high-power photoelectric conversion can be performed.
[0015]
You may make it the structure which formed the electric current path of the said photovoltaic cell in the surface of the said insulating film using the conductive electrode wiring material.
According to this configuration, the reverse bias voltage applied to the solar battery cell can be bypassed to the current path.
[0016]
The first and second second conductivity type semiconductor regions may be formed in a comb shape having a predetermined length facing each other.
According to this configuration, since the effective length of the portion through which the channel current flows can be increased, the reverse bypass current sufficiently flows and the increase of the reverse bias voltage can be effectively suppressed.
[0017]
The MOS transistor may be formed continuously in the periphery of the solar battery cell.
According to this structure, the photoelectric output of a photovoltaic cell can be increased by increasing the light receiving surface of the photovoltaic cell.
[0018]
The MOS transistor may be configured to be formed at an arbitrary position of the solar battery cell.
According to this configuration, the light receiving surface of the solar battery cell can be increased to increase the photoelectric output of the solar battery cell, and the MOS transistors can be operated effectively on average.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail based on the embodiments shown in the drawings. In addition, this invention is not limited by this.
[0020]
FIG. 1 is a diagram showing a planar structure of a solar cell according to an embodiment of the present invention. In FIG. 1, 1 is a P-type silicon substrate (first conductivity type semiconductor substrate), 2 is a first N ⁺ type diffusion region (first second conductivity type semiconductor region) formed on the P-type silicon substrate 1. Reference numeral 2 ′ denotes a second N ⁺ type diffusion region (second second conductivity type semiconductor region) formed on the P type silicon substrate 1, and 3 ′ denotes a P ⁺ type formed on the P type silicon substrate 1. A diffusion region (contact region) 5 is an oxide film (insulating film) formed on the surface of the P-type silicon substrate 1 located between the first N ⁺ -type diffusion region 2 and the second N ⁺ -type diffusion region 2 ′. , 7 is an N-side electrode serving as a gate electrode of the Nch MOS transistor, 7 ′ is an N-side electrode, and 22 ′ is a contact window for electrical connection with the N-side electrode 7 ′.
[0021]
The solar cell has a P-type silicon substrate 1 (first conductivity type semiconductor substrate) and a first N ⁺ type diffusion region 2 (first second conductivity type semiconductor region) as a basic configuration.
The NchMOS type transistor is configured by using the first N ⁺ type diffusion region 2 as a drain region, the second N ⁺ type diffusion region 2 ′ as a source region, and the N-side electrode 7 as a gate electrode. Further, the gate electrode is formed to have the same potential as the drain region.
[0022]
FIG. 2 is a diagram showing a cross-sectional structure of a solar cell which is an embodiment of the present invention. In FIG. 2, the same components as those in FIG.
Reference numeral 1 denotes a P-type silicon substrate (first conductivity type semiconductor substrate), and 2 denotes a first N ⁺ type diffusion region (first second conductivity type semiconductor region) serving as a light receiving surface formed on the P-type silicon substrate 1. 2 ′ is a second N ⁺ type diffusion region (second second conductivity type semiconductor region) formed on the P type silicon substrate 1, and 3 is a P ⁺ type formed on the back surface of the P type silicon substrate. Diffusion region, 3 'is a P ⁺ type diffusion region formed on the P type silicon substrate 1, 4 is an oxide film (insulating film) partially formed on the back surface of the P ⁺ type diffusion region 3, and 5 is a first An oxide film (insulating film) formed on the surface of the P-type silicon substrate 1 located between the N ⁺ -type diffusion region 2 and the second N ⁺ -type diffusion region 2 ′, 6 is the first N ⁺ -type diffusion region 2 and the second N ⁺ -type diffusion region 2 ′, a thermal oxide film 7, an N-side electrode (gate electrode), 7 ′ an N-side electrode (current path), and 8 a P ⁺ -type diffusion region 3 P-side electrode formed on the substrate 9, 9 is an antireflection film, 22 ′ is a contact window for electrical connection with the N-side electrode 7 ′.
[0023]
2A shows a cross-sectional structure taken along lines (A)-(A ′) in FIG. 1, and FIG. 2B shows a cross-sectional structure taken along lines (B)-(B ′) in FIG.
As in FIG. 1, the solar cell has a P-type silicon substrate 1 and a first N ⁺ -type diffusion region 2 as a basic configuration, and the P-type silicon substrate 1 and the first N ⁺ -type diffusion region 2 are PN-junctioned. ing. The NchMOS type transistor is configured using the first N ⁺ type diffusion region 2 as a drain region, the second N ⁺ type diffusion region 2 ′ as a source region, and the N-side electrode 7 as a gate electrode.
[0024]
FIG. 3 is a diagram showing the basic configuration of the solar cell of the present invention and its equivalent circuit. FIG. 3A shows the basic configuration of the solar cell. As shown in FIG. 3A, the solar cell has a P-type silicon substrate 1 and a first N ⁺ type diffusion region 2 serving as a light receiving surface as a basic configuration, and the P-type silicon substrate 1 and the first N ^{+ type.} The mold diffusion region 2 is a PN junction.
Similar to FIGS. 1 and 2, the Nch MOS transistor has the first N ⁺ -type diffusion region 2 as the drain region, the second N ⁺ -type diffusion region 2 ′ as the source region, and the N-side electrode 7 as the gate electrode G. It is composed. The gate electrode G is fixed at the potential of the drain region D, and the source region S is fixed at the potential of the P-type silicon substrate.
[0025]
FIG. 3B shows an equivalent circuit of the solar cell. As shown in FIG. 3B, an Nch MOS transistor MT is connected in parallel to the solar cell SC, the source region S is connected to the P-type silicon substrate 1 of the solar cell SC, and the drain region D is the solar cell SC. is connected to the N ⁺ -type diffusion region 2, the gate electrode G is connected to the drain region D.
[0026]
FIG. 4 is a graph showing Ir-Vr characteristics of a MOS transistor. Vr represents an input voltage of the gate electrode, Ir represents an output current (channel current) with respect to the input voltage Vr, and Vth represents a threshold voltage at which the MOS transistor starts an on operation.
[0027]
For example, the light receiving portion of the solar battery cell SC shown in FIG. 3A enters the sun, and the reverse bias voltage Vr that has a positive potential in the first N ⁺ -type diffusion region 2 and a negative potential in the P-type silicon substrate 1 is generated. Suppose that it is applied. At this time, the potential of the gate electrode G becomes higher than that of the P-type silicon substrate 1 and exceeds the threshold voltage Vth of the MOS transistor (the surface inversion voltage of the P-type silicon substrate 1 below the gate electrode). A channel layer is formed on the surface of the P-type silicon substrate between 2 ′, and a channel current Ir shown in the Ir-Vr characteristic of FIG. 4 flows.
That is, when the reverse bias current Ir shown in FIG. 3B flows between the drain region D and the source region S, an increase in the reverse bias voltage Vr can be suppressed and destruction of the PN junction portion of the solar battery cell can be prevented. .
[0028]
FIG. 5 is a diagram showing a method for manufacturing a solar cell according to one embodiment of the present invention. In FIG.
5A, after a thermal oxide film (mask) of, for example, 200 to 400 nm is formed on the surface of the P-type silicon substrate 1 having a desired thickness in an oxidizing atmosphere, N is used as a light receiving surface in a subsequent process. ^In order to form the substrate contact region 3 ′ which is a high concentration P ⁺ type diffusion region on the main surface for forming the ⁺ type diffusion region, the thermal oxide film is selectively removed by a well-known photolithography technique. At this time, the thermal oxide film on the back surface of the P-type silicon substrate 1 is also removed.
[0029]
5B, high-concentration P ⁺ type diffusion regions 3 ′ and 3 of about 1 × 10 ²⁰ cm ⁻³ are formed on both sides of the P type silicon substrate 1 with BBr ₃ or the like. Thermal oxide film formed in the step of FIG. 5 (a), it is used as a mask to form the P ⁺ -type diffusion region is entirely removed after the formation of the P ⁺ -type diffusion region.
[0030]
5C, oxide films 4 and 5 having a thickness of about 400 nm are formed on both surfaces of the P-type silicon substrate 1 by CVD (Chemical Vapor Deposition) or the like, and then N on the light receiving surface side. The oxide film 5 in the region for forming the ⁺ type diffusion region is removed by using a well-known photolithography technique and etching technique, and then the first N ⁺ type of about 1 × 10 ¹⁹ cm ⁻³ by POCl ₃ or the like. A diffusion region 2 and a second N ⁺ type diffusion region 2 ′ are formed.
[0031]
In the step of FIG. 5D, a thin thermal oxide film 6 of about 20 nm is formed on the surfaces of the N ⁺ -type diffusion regions 2 and 2 ′, and then the P-side electrode 8 is electrically connected to the back surface of the P-type silicon substrate 1. A contact window 21 for connecting to the N-side electrode 7 is formed on the surface of the N ⁺ diffusion region 2 on the light receiving surface side.
[0032]
In addition, as shown in FIG. 1, a contact window 22 ′ for electrically connecting to the N-side electrode 7 ′ is formed on the surface of the N ⁺ -type diffusion region 2 ′.
Thereafter, the N-side electrode 7 and the P-side electrode 8 are formed using a known technique. At this time, the N-side electrode 7 is formed so as to cover a part of the first N ⁺ -type diffusion region 2 and the second N-type diffusion region 2 ′, as shown in FIG. Further, an N-side electrode 7 ′ covering the N ⁺ -type diffusion region 2 ′ and the high concentration P ⁺ -type diffusion region 3 ′ is formed. Thereafter, an antireflection film 9 is formed on the light receiving surface side, and the final shape of the solar cell in which NchMOS transistors that bypass the reverse bias voltage are integrated in the solar cell is obtained.
[0033]
As shown in FIG. 3A, the light-receiving surface, which is the majority of the first N ⁺ -type diffusion region 2, is made non-reflective, and the region of the Nch MOS transistor is made flat so that the solar cell A solar cell capable of high-power photoelectric conversion can be manufactured by increasing the amount of light incident on the light-receiving surface.
[0034]
Using only a transparent conductive electrode wiring material made of polycrystalline silicon, amorphous silicon, and an impurity additive showing conductivity, only a part of the first N ⁺ -type diffusion region 2 as shown in FIG. An N-side electrode 7 (gate electrode) covering the surface may be formed by a CVD method.
With this configuration, light reaches the light receiving surface of the first N ⁺ -type diffusion region 2 and high-power photoelectric conversion becomes possible.
[0035]
You may form the current path of a photovoltaic cell in the surface of the insulating film 5 using a conductive electrode wiring material. The current path on the insulating film 5 may be another conductive electrode wiring material.
With this configuration, the reverse bias current can be bypassed to the current path.
This current path functions as an N-side electrode 7 ′ (collector electrode) that collects photovoltaic power of the solar battery cell.
[0036]
FIG. 6 is a diagram showing a planar structure of a solar cell which is another embodiment of the present invention. In FIG. 6, the same components as those in FIG. Further, as shown in FIG. 6, the first and second N ⁺ -type diffusion regions may be formed in a comb shape facing each other.
With this configuration, the effective length of the portion through which the channel current flows can be increased, the reverse bypass current Ir can sufficiently flow, and the increase in the reverse bias voltage Vr can be effectively suppressed.
[0037]
FIG. 7 is a diagram showing a layout example of the MOS transistor region with respect to the light receiving region of the solar battery cell of the present invention. As shown in FIG. 7 (a), by continuously forming the MOS type transistor region 11 in the periphery of the light receiving region 10 of the solar cell, it becomes possible to increase the effective light receiving region of the solar cell, The output of the battery cell increases.
[0038]
Further, as shown in FIG. 7B, the MOS transistor region 11 can be discontinuously formed at an arbitrary position in the light receiving region of the solar cell. As a result, the reverse bias voltage bypass function works at many points, and the distance from the sun-lit cell portion to the MOS transistor region 11 does not increase, so that the PN junction portion is further less likely to be destroyed.
[0039]
【The invention's effect】
According to the present invention, by integrating MOS transistors in solar cells, it is possible to bypass the reverse bias voltage applied to the solar cells that have become sunlit through the MOS transistors having uniform current characteristics. Therefore, the output characteristics of the solar cell can be stabilized and the performance can be improved without reducing the photoelectric conversion efficiency of the solar cell.
Moreover, since the manufacturing process of a solar cell and the manufacturing process of a MOS transistor are basically the same and the manufacturing process is not changed, it is possible to prevent a decrease in productivity of the solar cell.
[Brief description of the drawings]
FIG. 1 is a diagram showing a planar structure of a solar cell according to an embodiment of the present invention.
FIG. 2 is a diagram showing a cross-sectional structure of a solar cell that is an example of the present invention.
FIG. 3 is a diagram showing a basic configuration and an equivalent circuit of a solar cell of the present invention.
FIG. 4 is a graph showing Ir-Vr characteristics of a MOS transistor.
FIG. 5 is a diagram showing a method for manufacturing a solar cell according to an embodiment of the present invention.
FIG. 6 is a diagram showing a planar structure of a solar cell which is another embodiment of the present invention.
FIG. 7 is a diagram showing a layout example of a MOS transistor region with respect to a light receiving region of a solar battery cell of the present invention.
[Description of each part]
1 P-type silicon substrate (first conductivity type semiconductor substrate)
2 First N ⁺ -type diffusion region (first second conductivity type semiconductor region)
2 ′ Second N ⁺ type diffusion region (second second conductivity type semiconductor region)
3 P ⁺ type diffusion region 3 ′ P ⁺ type diffusion region 4 Oxide film (insulating film)
5 Oxide film (insulating film)
6 Thermal oxide film 7 N side electrode (gate electrode)
7 'N-side electrode (current path)
8 P side electrode 9 Antireflection film 10 Light receiving region 11 of solar cell MOS type transistor region 21 Contact window 22 Contact window 22 ′ Contact window

Claims

A first conductive type semiconductor substrate and a solar cell composed of a first second conductive type region formed on the light receiving surface side thereof, facing the first second conductive type semiconductor region at a predetermined distance and a first conductive type A second second-conductivity-type semiconductor region formed so as to have the same potential as that of the first-type semiconductor substrate; A MOS transistor comprising an insulating film formed on the surface of a conductive semiconductor substrate and a gate electrode formed on the surface of the insulating film so as to have the same potential as that of the first or second second conductive semiconductor region; A solar cell comprising:

The solar cell includes a light receiving surface formed in a non-reflective shape in the first second conductive semiconductor region, and the MOS transistor is partially flat in the first second conductive semiconductor region. The solar cell according to claim 1, further comprising:

2. The insulating film is formed on a surface of a first conductivity type semiconductor substrate located between a first second conductivity type semiconductor region and a second second conductivity type semiconductor region by a CVD method. Solar cells.

The gate electrode is formed on the surface of the insulating film by a CVD method using a transparent conductive electrode wiring material made of polycrystalline silicon, amorphous silicon, and a conductive impurity additive. 1. The solar cell according to 1.

The solar cell according to claim 1, wherein a current path of the solar battery cell is formed on a surface of the insulating film using a conductive electrode wiring material.

2. The solar cell according to claim 1, wherein the first and second second conductive type semiconductor regions are formed in a comb shape having a predetermined length facing each other.

The solar cell according to claim 1, wherein the MOS transistor is continuously formed in a peripheral portion of the solar battery cell.

The solar cell according to claim 1, wherein the MOS transistor is formed at an arbitrary position of the solar cell.

A method for manufacturing a solar cell comprising a solar cell and a MOS transistor, wherein a solar cell comprising a first conductivity type semiconductor substrate and a first second conductivity type region formed on the light receiving surface side thereof is formed. A second second-conductivity-type semiconductor region formed to be opposite to the first second-conductivity-type semiconductor region at a predetermined distance and to have the same potential as that of the first-conductivity-type semiconductor substrate; An insulating film formed on the surface of the first conductive type semiconductor substrate located between the two conductive type semiconductor region and the second second conductive type semiconductor region, and the first or second second conductive type on the surface of the insulating film A method for manufacturing a solar cell, comprising forming a MOS transistor comprising a gate electrode formed to have the same potential as that of a semiconductor region.