JP3642698B2

JP3642698B2 - Weighted round robin circuit

Info

Publication number: JP3642698B2
Application number: JP8543199A
Authority: JP
Inventors: 孝昌鈴木; 和海小口
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-03-29
Filing date: 1999-03-29
Publication date: 2005-04-27
Anticipated expiration: 2019-03-29
Also published as: JP2000278272A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＡＴＭ（Asynchronous Transfer Mode：非同期転送モード）セルを伝送する装置において、複数のサービスクラスを実現するウエイテッドラウンドロビン（Weighted Round-Robin）回路に関する。
【０００２】
【従来の技術】
図７は、信学技法TECHNICAL REPORT OF IEICE SSE96-95(1996-10）「ＡＢＲ、ＵＢＲクラスに対するスケジューリング方式の評価」に示されたウエイテッドラウンドロビンを説明するための図である。図７には、例えばそれぞれ異なるサービスに対応して設けられ、対応したサービスのセルを内部のセルバッファに蓄積するセルバッファ回路１，２と、セルバッファ回路１，２を制御し、ウエイテッドラウンドロビンの規則に従ってセルを出力するセル出力回路３とが示されている。
【０００３】
ウエイテッドラウンドロビンの規則では、セルバッファ回路１，２にセルが有るか無いかを、例えばセルバッファ回路１から検索し、セルがあった場合はそのセルバッファ回路１のセルを出力し、セルが無かった場合は次のセルバッファ回路２にセルがあるか無いかを検索し、セルがあった場合はそのセルバッファ回路２のセルを出力するものである。また、この規則では、セルバッファ回路１にセルがあった場合、次のセル時間での検索は、次のセルバッファ回路２から開始し、セルが無かった場合は、その次の、つまり最初に戻ってセルバッファ回路１の検索を行う。なお、１セル時間の間に次のセル出力のためにラウンドロビンを行いセルバッファ回路を選択することになる。更に、この規則では、各セルバッファ回路に対しウエイトを設定し、１セル出力する毎に対応するセルバッファ回路のウエイト値を１つずつ減算し、ウエイトを全て消費したセルバッファ回路は初期化によりウエイト値が回復されるまで選択されないようにする。
【０００４】
図７では、セルバッファ回路１のウエイトを２とし、セルバッファ回路２のウエイトを１とした場合を例示している。また、図７には図示されていないが、セルバッファ回路１，２それぞれに対応しカウントダウンを行うカウンタが設けられており、上記ウエイトはカウンタの初期値に反映される。つまり、セルバッファ回路１対応のカウンタの初期値は２、セルバッファ回路２対応のカウンタの初期値は１となる。また、セルバッファ回路１には、Ａ１からＡ６のセルが蓄積され、セルバッファ回路２にはＢ１からＢ３のセルが蓄積されているものとしている。この図７の例を用いて従来のウエイテッドラウンドロビン回路の動作について説明する。
【０００５】
セル出力回路３は、最初、セルバッファ回路１からセルが蓄積されているかを検索する。この例の場合、セルが蓄積されているので、セルバッファ回路１はＡ１を出力する。そして、セルバッファ回路１に対応するカウンタのカウント値を１減算して１にする。次に出力するセルは、ウエイテッドラウンドロビンの規則に従うとセルバッファ回路２に蓄積されているＢ１になる。このとき、セルバッファ回路２に対応するカウンタのカウント値を１減算して０にする。ウエイテットラウンドロビンの規則では、カウント値が０になったセルバッファ回路からはセルを出力させない。よって、次に出力するセルはセルバッファ回路１に蓄積されているＡ２となる。このとき、セルバッファ回路１に対応するカウンタの値を１減算して０にする。ウエイテッドラウンドロビンの規則では、全てのセルバッファ回路１，２においてカウント値が０またはセルバッファにセルが蓄積されていない状態になると、全てのカウンタのカウント値を初期値に戻すので、セルバッファ回路１に対応するカウンタのカウント値は初期状態の２となり、セルバッファ回路２に対応するカウンタのカウント値は初期状態の１となる。このようにして初期状態に戻ると、これ以降は上記と同様に動作してセルＡ３，Ｂ２，Ａ４，Ａ５，Ｂ３，Ａ６が順次出力される。
【０００６】
図７に示した例では、セル出力回路３から出力されているセルに関して、セルバッファ回路１から出力されたセル数とセルバッファ回路２から出力されたセル数の比が２対１になっており、これは、ウエイトの比に等しい。このように、ウエイテッドラウンドロビン回路では、ウエイトに比例してセルを出力することができ、サービス毎にウエイトを変えて使用すれば、サービスに優先度を持たせることができる。
【０００７】
図８にウエイテッドラウンドロビン回路のサービス例を示す。図８には、前述したセルバッファ回路１，２それぞれに対応させて接続された端末４，５が示されている。各端末４，５は、対応するセルバッファ回路１，２にセルを送ることになるが、この構成においてウエイト比を図７と同様に２対１にしておけば、端末４，５の各出力セルを１本の伝送路に多重するとき、端末４は端末５よりも倍のセルを出力することができ、より高速のサービスを受けていることになる。
【０００８】
ところで、前述したように、従来のウエイテッドラウンドロビン回路では、ウエイトを減算するカウンタを各セルバッファ回路に対応させて設けておく必要がある。従って、セルバッファ回路が増えた場合、これに比例してカウンタも増やす必要がある。セルバッファ回路が数個程度であれば、個別にカウンタを用意すれば良いが、セルバッファ回路を例えばコネクション毎に用意するような場合であってコネクション数が多い場合には、カウンタ数もこれに応じて多く用意する必要がある。このように、多数のカウンタを用意する必要がある場合は、メモリを使用してカウンタを構成することが一般的である。
【０００９】
図９は、従来からあるメモリを使用したカウンタの構成を示した図である。図９には、カウント値を記憶するカウントメモリ６と、カウント値を１ずつ減算する減算回路７とが示されている。カウントメモリ６は、Ｎ個のセルバッファ回路に対応させて＃１から＃Ｎまでカウント値をそれぞれ記憶している。次に、このカウントメモリ６を用いた動作について説明する。
【００１０】
例えば、＃２の内容をカウントダウンしたいときは、アドレスを＃２のアドレスとし、カウントメモリ６から＃２の値を読み出し、この値から減算回路７で１減算し、再び＃２のアドレスに書き込む。このように構成すれば、カウントメモリ６と減算回路７という規模の小さい構成でＮ個のカウンタを得ることができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、ウエイテッドラウンドロビン回路では、全てのセルバッファ回路についてに対応するカウンタの値が０またはセルが蓄積されていない場合には全カウント値を一斉に初期値に戻す必要があるが、メモリでカウンタを構成するウエイテッドラウンドロビン回路では、カウンタ値を初期値に戻すためには１カウンタ（１アドレス）ずつ初期値を書き込んでいかなければならない。このため、カウンタ数が多くなると各カウンタへの初期値の書込み処理が次のセル時間の開始までに終了しない場合が発生する。例えば、ラウンドロビンを行いセルバッファ回路を選択するために必要な時間をα、カウント値を初期化するために必要な時間をβとすると、ウエイテッドラウンドロビン回路として正常に動作するためには、
α＋β＜１セル時間
という条件を満たす必要がある。例えば、１５０Ｍｂ／ｓ回線にセルを出力する場合、１セル時間は約２．７μ秒の固定時間となるが、セルバッファ回路数が増えればβが増えることになるので、そのセルバッファ回路数によっては上記条件式を満たすことができなくなってしまう。これにより、多数のセルバッファ回路を搭載するＡＴＭセルを伝送する装置には、メモリでカウンタを構成するウエイテッドラウンドロビン回路を使用できないという問題があった。
【００１２】
本発明は以上のような問題を解決するためになされたものであり、その目的は、メモリを使用してカウンタを構成した場合でもセルバッファ回路の数に関係なく使用することのできるウエイテッドラウンドロビン回路を提供することにある。
【００１３】
【課題を解決するための手段】
以上のような目的を達成するために、本発明に係るウエイテッドラウンドロビン回路は、複数のセルバッファ回路と、前記セルバッファ回路それぞれに対応して設けられたセル有無フラグを送出する複数のセル有無フラグ送出回路と、前記セルバッファ回路それぞれに対応して設けられたウエイト有無フラグを送出する複数のウエイト有無フラグ送出回路と、前記セルバッファ回路それぞれに対応して設けられたカウント初期化フラグを送出する複数のカウント初期化フラグ送出回路と、各セルバッファ回路に対応するウエイト値を記憶するウエイトメモリと、各セルバッファ回路に対応するカウント値を記憶するカウントメモリと、セル出力回路とを有し、セルを受信するとそのセルに対応する前記セルバッファ回路に当該セルが書き込まれ、前記セル有無フラグ送出回路は対応するセルバッファ回路のセルの有無を記憶し、前記セル出力回路は全てのセル有無フラグ、ウエイト有無フラグ及びカウント初期化フラグの状態を入力し、前記セルバッファ回路内にセルがありかつウエイトがあるか、または前記セルバッファ回路内にセルがありかつカウント初期化フラグが有意の前記セルバッファ回路に対し、ラウンドロビンにより１つの前記セルバッファ回路を選択し、該セルバッファ回路からセルを出力し、また各セルバッファ回路全てについて、対応するセル有無フラグが前記セルバッファ回路内にセルが無いことを示しているか、またはウエイトフラグがウエイトが無いことを示している場合、全てのカウント初期化フラグを有意にし、前記セルバッファ回路に対応するカウント初期化フラグが無意の場合、出力するセルに対応する前記カウントメモリ内のカウント値を１減算し、減算した結果カウント値が０になったときは、ウエイトフラグをウエイトが無い状態にし、前記セルバッファ回路に対応するカウント初期化フラグが有意の場合、出力するセルに対応するカウント値を対応する前記ウエイトメモリ内のウエイト値とし、該ウエイト値から１を減算した値を対応するカウントメモリ内のカウント値とし、また対応するウエイトフラグをウエイトがある状態にするものである。
【００１４】
他の発明に係るウエイテッドラウンドロビン回路は、複数のセルバッファ回路と、前記セルバッファ回路それぞれに対応して設けられたセル有無フラグを送出する複数のセル有無フラグ送出回路と、前記セルバッファ回路それぞれに対応して設けられたウエイト有無フラグを送出する複数のウエイト有無フラグ送出回路と、前記セルバッファ回路それぞれに対応して設けられたカウント初期化フラグを送出する複数のカウント初期化フラグ送出回路と、各セルバッファ回路に対応するウエイト値を記憶するウエイトメモリと、各セルバッファ回路に対応するカウント値を記憶するカウントメモリと、セル出力回路とを有し、セルを受信するとそのセルに対応する前記セルバッファ回路にセルが書き込まれ、前記セル有無フラグ送出回路は対応する前記セルバッファ回路のセルの有無を記憶し、前記セル出力回路は全てのセル有無フラグ、ウエイト有無フラグ及びカウント初期化フラグの状態を入力し、前記セルバッファ回路内にセルがありかつウエイトがあるか、または前記セルバッファ回路内にセルがありかつカウント初期化フラグが有意の前記セルバッファ回路に対し、ラウンドロビンにより１つの前記セルバッファ回路を選択し、該セルバッファ回路からセルを出力し、また前記各セルバッファ回路全てについて、対応するセル有無フラグが前記セルバッファ回路内にセルが無いことを示しているか、またはウエイトフラグがウエイトが無いことを示している場合、全てのカウント初期化フラグを有意にし、前記セルバッファ回路に対応するカウント初期化フラグが無意の場合、出力するセルに対応する前記カウントメモリ内のカウント値を１加算し、加算した結果カウント値が対応する前記ウエイトメモリのウエイト値と等しくになったときは、ウエイトフラグをウエイトが無い状態にし、前記セルバッファ回路に対応するカウント初期化フラグが有意の場合、出力するセルに対応する前記カウントメモリ内のカウント値を０とし、０に１を加算した値を対応する前記カウントメモリのカウント値とし、また対応するウエイトフラグをウエイトがある状態にするものである。
【００１５】
【発明の実施の形態】
以下、図面に基づいて、本発明の好適な実施の形態について説明する。
【００１６】
実施の形態１．
図１は、本発明に係るウエイテッドラウンドロビン回路の一実施の形態を示したブロック構成図である。図１には、３つのセルバッファ回路１０，２０，３０と各セルバッファ回路１０，２０，３０に対応させてセル有無フラグ送出回路１１，２１，３１、ウエイト有無フラグ送出回路１２，２２，３２及びカウント初期化フラグ送出回路１３，２３，３３がそれぞれ設けられている。また、各セルバッファ回路１０，２０，３０の優先度を表すウエイトが予め設定されているウエイトメモリ４１と、各セルバッファ回路１０，２０，３０のカウント値を保持するカウントメモリ４２とが示されている。このカウント値は、各セルバッファ回路１０，２０，３０のウエイトを初期値とし、該当するセルバッファ回路１０，２０，３０からセルが送出される度に減算される。更に、ウエイテッドラウンドロビン制御を行うセル出力回路４３が示されている。なお、セル出力回路４３が行うウエイテッドラウンドロビン制御の一つに、１セル時間内においてウエイテッドラウンドロビンの規則に従ってラウンドロビンを行うことで次のセル時間におけるセル出力のためにセルバッファ回路１０，２０，３０を選択し、その選択したセルバッファ回路１０，２０，３０からのセルを送出する処理が含まれる。
【００１７】
前述したセル有無フラグ送出回路１１，２１，３１は、対応するセルバッファ回路１０，２０，３０にセルが蓄積されているときには無意のセル有無フラグを、蓄積されているセルがないときには有意のセル有無フラグをセル出力回路４３へ送出する。ウエイト有無フラグ送出回路１２，２２，３２は、セル出力回路４３の制御に従い有意又は無意のウエイト有無フラグを送出する。具体的にいうと、カウントメモリ４２の対応するカウント値が減算された結果０になったときに、セル出力回路４３の制御に応じて有意のウエイト有無フラグを送出し、カウントメモリ４２の対応するカウント値が０でなくなったときにセル出力回路４３の制御に応じて無意のウエイト有無フラグを送出する。カウント初期化フラグ送出回路１３，２３，３３は、セル出力回路４３の制御に従い有意又は無意のカウント初期化フラグを送出する。具体的にいうと、同じセル時間内において必要に応じてウエイト有無フラグの値が切り替わった後、全てのセルバッファ回路１０，２０，３０においてセルバッファ回路１０，２０，３０それぞれに対応したセル有無フラグ又はウエイト有無フラグのいずれか一方または両方が有意であるときに全てのカウント初期化フラグ送出回路１３，２３，３３は揃って有意のカウント初期化フラグを送出する。つまり、カウント初期化フラグは、全部同時に無意から有意に切り替わる。また、セルバッファ回路１０，２０，３０がセルを送出した際に対応するカウント初期化フラグが有意であれば、無意のカウント初期化フラグに切り替えて送出する。
【００１８】
なお、本実施の形態における各回路１１〜３１，１２〜３２，１３〜３３は、フリップフロップ回路で実現するものとし、有意をＨｉｇｈ信号「Ｈ」、無意をＬｏｗ信号「Ｌ」で表すことにする。もちろん、フリップフロップ以外の回路で構成してもよいし、有意と無意を表す「Ｈ」と「Ｌ」を逆にしてもよい。また、本実施の形態では、便宜上、３つのセルバッファ回路１０，２０，３０を有する構成を例にして説明するが、２つでもよいしより多くのセルバッファ回路を設けるようにしてもよい。また、本実施の形態では、図９に示したカウンタをそのまま使用することができる。
【００１９】
以上の構成を有する本実施の形態において特徴的なことは、各セルバッファ回路１０，２０，３０に各回路１１〜３１，１２〜３２，１３〜３３を対応させて設け、後述するように各フラグの値の切替制御を行うことでカウントメモリ４２のカウント値を全て一斉に初期化しなくてもウエイテッドラウンドロビン制御を正常に行うことができるようにしたことである。これにより、カウントメモリ４２にカウント値を保持するようにしても多数のセルバッファ回路を搭載することができるようになる。
【００２０】
図２は、本実施の形態におけるウエイテッドラウンドロビン回路の動作を説明するときの初期状態の例を示した図である。図２に示した初期状態においてセルバッファ回路１０，２０，３０に蓄積されているセルを示す。図２によると、セルバッファ回路１０にはＡ１，Ａ２，Ａ３，Ａ４のセルが蓄積され、セルバッファ回路２０にはＢ１のセルが蓄積され、セルバッファ回路３０にはＣ１，Ｃ２，Ｃ３のセルが蓄積されているものとする。また、セルバッファ回路１０，２０，３０のウエイトは、それぞれ３，２，２としている。また、初期状態およびウエイトを元に戻したとき、ラウンドロビンはセルバッファ回路１０から始まり、セルバッファ回路２０、次にセルバッファ回路３０と昇順に回すものとして説明する。なお、セル入力をせず、対応するセル有無フラグをセルが無い状態（有意）に固定し、ウエイト有無フラグをカウント値が０の状態（有意）に固定し、カウント初期化フラグを無意に固定すれば、そのセルバッファ回路は、ラウンドロビンの対象に含まれないようにすることができる。また、カウントメモリ４２のセルバッファ回路１０，２０，３０に対応する各アドレスにＣＰＵ等からウエイト値３，２，２を初期値として予め設定しておく。更に、ウエイトメモリ４１のセルバッファ回路１０，２０，３０に対応する各アドレスにもそれぞれ３，２，２を予め設定しておく。
【００２１】
図３は、実施の形態１におけるウエイテッドラウンドロビン回路の動作に応じて遷移するセル数、カウント値及び各フラグの状態を示した図である。図３におけるセル時刻１〜９は、それぞれ１セル時間に相当する。本実施の形態では、セル時刻１〜８ではどのセルバッファ回路１０，２０，３０にもセルは入力されず、セル時刻９にてセルバッファ回路２０にセルが入力されるものとして説明する。
【００２２】
図４は、本実施の形態において１セル時間内に行われるセル出力回路４３の処理フローを示した図である。セル出力回路４３は、前回のウエイテッドラウンドロビンで出力することに決まったセルを１セル時間の最初から出力し、ウエイテッドラウンドロビン終了後、次セル時刻で出力するセルを該当するセルバッファ回路１０，２０，３０から入力する処理を開始するとともに、以下の動作を順次行う。
【００２３】
（１）現セル時刻で出力するセルに対応するウエイト有無フラグの設定処理
（２）カウント初期化フラグの設定処理
（３）ウエイテッドラウンドロビン
（４）次回出力するセルに対応するカウントメモリ４２からのカウント値の読出処理、または次回出力するセルに対応するウエイトメモリ４１からのウエイトの読出処理
（５）（４）で読み出したカウント値の１減算処理
（６）現セル時刻で出力するセルに対応するカウント値のカウントメモリ４２への書込処理
上記（１）におけるウエイト有無フラグの設定は、前述したように前セル時刻で行った（５）の処理結果が０以外のときセル有無フラグはセルが有る状態「Ｌ」にし、（５）の処理結果が０のときセル有無フラグはセルが無い状態「Ｈ」にする。
【００２４】
上記（２）におけるカウント初期化フラグの設定では、前述したように全てのセルバッファ回路１０，２０，３０においてセルバッファ回路１０，２０，３０それぞれに対応したセル有無フラグ又はウエイト有無フラグのいずれか一方または両方が有意であるときに全て揃って有意「Ｈ」にする。また、セルバッファ回路１０，２０，３０がセルを送出した際に有意であれば無意「Ｌ」にする。
【００２５】
上記（３）においてウエイテッドラウンドロビンの選択の対象となるのは、セルが蓄積されており（セル有無フラグが無意「Ｌ」）、かつウエイト有無フラグがウエイトが有る状態「Ｌ」を示しているか、あるいはカウント初期化フラグが有意「Ｈ」のセルバッファ回路１０，２０，３０である。以下、図３に基づき詳細な動作を説明する。なお、便宜上、以降の説明では、各回路１１〜３１，１２〜３２，１３〜３３が送出する各フラグに符号をつけることにする。
【００２６】
セル時刻１において、セル有無フラグ１１、２１、３１は、それぞれ「Ｌ」なので、各セルバッファ回路１０，２０，３０にセルが蓄積されていることを示している。また、ウエイト有無フラグ１２、２２、３２は、それぞれ「Ｌ」なので、各セルバッファ回路１０，２０，３０とも消費されていないウエイトが存在することを示している。よって、全てのセルバッファ回路１０，２０，３０ともラウンドロビンの対象となる。セル時刻１は初期状態なので、セル出力回路４３はセルバッファ回路１０を選択し、次のセル時刻２でセルＡ１を出力する準備をする。
【００２７】
セル時刻２において、セル出力回路４３はセルＡ１を出力する。これによりバッファ回路１０内のセル数は３となる。セル出力回路４３は、カウントメモリ４２の対応するアドレス内のカウント値を３から１を減算した値２とする。また、セル出力回路４３は、ウエイテッドラウンドロビンを行って次のセル出力のためにセルバッファ回路を選択する。ここでは、セル時刻１とウエイテッドラウンドロビンの対象となるセルバッファ回路に変更はないため、セルバッファ回路２０を選択し、セルＢ１をセル時刻３で出力する準備をする。セル時刻２においてその他の値に関して変更は無い。
【００２８】
セル時刻３において、セル出力回路４３はセルＢ１を出力する。これによりセルバッファ回路２０内のセル数は０となる。セル出力回路４３はカウントメモリ４２の対応するアドレス内のカウント値を２から１を減算した値１とする。また、セルバッファ回路２０にセルが無くなったので、セルバッファ回路２０はセル有無フラグ２１の値を有意「Ｈ」とし、セルが無い状態とする。この状態でセル出力回路４３はラウンドロビンを行うが、セル有無フラグ２１の状態からセルバッファ回路２０にセルが無いことを認識できるので、セルバッファ回路２０をウエイテッドラウンドロビンの対象から除外する。セル時刻２ではセルバッファ回路２０を選択したので、セル時刻３ではセルバッファ回路３０を選択してセル時刻４でセルＣ１を出力する準備をする。
【００２９】
セル時刻４において、セル出力回路４３はセルＣ１を出力する。これによりセルバッファ回路３０内のセル数は２となる。セル出力回路４３はカウントメモリ４２の対応するアドレス内のカウント値を２から１を減算した値１とする。その他の値に関して変更は無い。この状態でセル出力回路４３はウエイテッドラウンドロビンを行い、セルバッファ回路１０を選択しセル時刻５でセルＡ２を出力する準備をする。
【００３０】
セル時刻５において、セル出力回路４３はセルＡ２を出力する。これによりセルバッファ回路１０内のセル数は２となる。セル出力回路４３はカウントメモリ４２の対応するアドレス内のカウント値を２から１を減算した値１とする。その他の値に関して変更は無い。この状態でセル出力回路４３はウエイテッドラウンドロビンを行うが、セル有無フラグ２１の値がセルが無いことを示しているため、セルバッファ回路３０を選択しセル時刻６でセルＣ２を出力する準備をする。
【００３１】
セル時刻６において、セル出力回路４３はセルＣ２を出力する。これによりセルバッファ回路３０内のセル数は１となる。セル出力回路４３は、カウントメモリ４２の対応するアドレス内のカウント値を１から１を減算した値０とする。カウント値が０となったことで、セル出力回路４３はウエイト有無フラグ３２の値をウエイト無し状態を表す有意「Ｈ」とする。その他の値に関して変更は無い。この状態でセル出力回路４３はウエイテッドラウンドロビンを行いセルバッファ回路１０を選択しセル時刻７でセルＡ３を出力する準備をする。
【００３２】
セル時刻７において、セル出力回路４３はセルＡ３を出力する。これによりセルバッファ回路１０内のセル数は１となる。セル出力回路４３はカウントメモリ４２の対応するアドレス内のカウント値を１から１を減算した値０とする。カウント値が０となったことで、セル出力回路４３はウエイト有無フラグ１２の値をウエイト無し状態を表す有意「Ｈ」とする。この結果、カウント初期化フラグ１３，２３，３３を有意する前述した条件が満たされるので、セル出力回路４３は全カウント初期化フラグ１３，２３，３３を有意「Ｈ」とする。次に、セル出力回路４３は、この状態でウエイテッドラウンドロビンを行うが、カウント初期化フラグ１３，２３，３３が有意な場合、ウエイト有無フラグ１２，２２，３２に関係なく対応したセル有無フラグ１１，２１，３１にセルがあることを示しているセルバッファ回路１０，２０，３０をラウンドロビンの対象とするが、このセル時刻７のようにカウント初期化フラグ１３，２３，３３が全て有意であるときには、本実施の形態ではラウンドロビンの選択も初期化することとし、セルバッファ回路１０からラウンドロビンの選択を始める。このとき、セルバッファ回路１０にはセルが蓄積されているため、セル出力回路４３はセルバッファ回路１０を選択し、セル時刻８でセルＡ４を出力する準備をする。
【００３３】
セル時刻８において、セル出力回路４３はセルＡ４を出力する。これによりセルバッファ回路１０内のセル数は０となる。セル出力回路４３はカウント初期化フラグ１３が当該セル時刻８の開始時に有意であったので、ウエイトメモリ４１に設定されている対応するアドレス内のウエイト値３をカウント値の初期値として読み出し、その３から１を減算した値２をカウントメモリ４２の対応するアドレスにセルバッファ回路１０のカウント値として書き込む。また、セルバッファ回路１０はセル有無フラグ１１をセルが無い状態「Ｈ」とする。セル出力回路４３はウエイト有無フラグ１２をウエイトの有る状態「Ｌ」にし、更にカウント初期化フラグ１３を無意「Ｌ」にする。続けて、セル出力回路４３はウエイテッドラウンドロビンを行うが、セル有無フラグ２１がセルの無い状態「Ｈ」を示しているので、セルバッファ回路２０を選択せず、セルバッファ回路３０を選択してセルＣ３を出力する準備を始める。
【００３４】
セル時刻９において、セル出力回路４３はセルＣ３を出力する。これによりセルバッファ回路３０内のセル数は０となる。セル出力回路４３はカウント初期化フラグ３３が当該セル時刻９の開始時に有意であったので、ウエイトメモリ４１に設定されている対応するアドレス内のウエイト値２をカウント値の初期値として読み出し、その２から１を減算した値１をカウントメモリ４２の対応するアドレスにセルバッファ回路３０のカウント値として書き込む。また、セルバッファ回路３０はセル有無フラグ３１をセルが無い状態「Ｈ」とし、ウエイト有無フラグ３２をウエイトの有る状態「Ｌ」にし、更にカウント初期化フラグ３３を無意「Ｌ」にする。
【００３５】
ここで、セル時刻９においてセルバッファ回路２０にセルＢ２が入力されたとすると、セルバッファ回路２０内のセル数は１となり、セル有無フラグ２１はセルが有る状態「Ｌ」となる。これは説明を簡略化にするためであり、もしこの状態でセルが入力されないと、セル出力回路４３はセル時刻９でもカウント初期化フラグ１３，２３，３３を有意にすることになる。セル出力回路４３はセル時刻９においてもウエイテッドラウンドロビンを行う。この場合、セルバッファ回路２０を選択して、入力されたセルＢ２を出力する準備を行う。
【００３６】
以上のように、本実施の形態では動作するが、従来においてもセル時刻７においてウエイトメモリ４１の各ウエイト値を読み出し、カウントメモリ４２の各カウント値に書き込む動作を行えば、本実施の形態と同様のウエイテットラウンドロビン動作は可能である。しかしながら、セルバッファ回路数が増え、読出処理又は書込処理を行うウエイト値／カウント値の数が増えると１セル時間内で全ての読出／書込処理ができなくなる。本実施の形態では、セル時刻７において全てのカウント初期化フラグ１３，２３，３３を有意にし、セル時刻８，９において説明したように出力するセルに対応するウエイトメモリ４１のウエイト値を読み出し、１を減算してカウントメモリ４２内の対応するアドレスに書き込んでいるため、１セル時間に１回の読出／書込動作を行えばよい。これにより、セルバッファ回路数が多くなっても対応することができる。
【００３７】
実施の形態２．
上記実施の形態１では、セル出力回路４３はカウント初期化フラグが有意でない状態でセルを出力する場合、対応するカウントメモリ４２のカウント値を１減算し、カウント初期化フラグが有意な状態でセルを出力する場合、対応するカウント値をウエイトメモリ４１の対応するアドレスのウエイト値とし、このウエイト値から１を減算した値をカウントメモリ４２に書き込み、またカウント値が０になった場合にウエイト有無フラグをウエイトが無い状態「Ｈ」にした。
【００３８】
本実施の形態におけるセル出力回路４３は、カウント初期化フラグが有意でない状態でセルを出力する場合、対応するカウントメモリ４２の対応するカウント値を１加算し、カウント初期化フラグが有意な状態でセルを出力する場合、初期値として０をカウント値とし、その０に１を加算した値をカウントメモリ４２の対応するアドレスに設定し、またカウント値とウエイトメモリ４１内の対応するアドレスのウエイト値とが等しくなったときに当該ウエイト有無フラグをウエイトが無い状態「Ｈ」にするようにした。すなわち、カウントメモリ４２の各カウント値を、実施の形態１では初期値をウエイト値として減算していたのを、本実施の形態では初期値を０として加算するようにした。なお、本実施の形態のメモリを使用しカウントアップを行うカウンタは、図９において１減算する減算回路を１加算する加算回路に変えることで構成することができる。
【００３９】
本実施の形態におけるブロック構成は、図１と同じである。また、実施の形態１の図３及び図４に相当するフラグ値等の遷移及びセル出力回路４３の処理フローを図５及び図６に示す。以下、セルバッファ回路１０，２０，３０の初期状態を図２と同じものとして、本実施の形態の動作について説明する。なお、初期状態においてウエイトメモリ４１のセルバッファ回路１０，２０，３０に対応する各アドレスには、実施の形態１と同様にＣＰＵ等からそれぞれ３，２，２が予め設定されているものとする。ただ、カウントメモリ４２のセルバッファ回路１０，２０，３０に対応する各アドレスには、それぞれ０，０，０を初期値として予め設定しておく。その他の前提条件については実施の形態１と同様である。また、実施の形態１と同様にセル時刻１〜８ではどのセルバッファ回路１０，２０，３０にもセルは入力されず、セル時刻９にてセルバッファ回路２０にセルが入力されるものとして説明する。
【００４０】
セル出力回路４３は、前回のウエイテッドラウンドロビンで出力することに決まったセルを１セル時間の最初から出力し、ウエイテッドラウンドロビン終了後、次セル時刻で出力するセルを該当するセルバッファ回路１０，２０，３０から入力する処理を開始するとともに、以下の動作を順次行う。
【００４１】
（１）現セル時刻で出力するセルに対応するカウント値とウエイトメモリ４１の対応するウエイト値との比較処理と、対応するウエイト有無フラグの設定処理
（２）カウント初期化フラグの設定処理
（３）ウエイテッドラウンドロビン
（４）次回出力するセルに対応するカウントメモリ４２からのカウント値の読出処理、またはカウント値として０を使用する処理
（５）（４）で読み出したカウント値の１加算処理
（６）現セル時刻で出力するセルに対応するカウント値のカウントメモリ４２への書込処理
上記（１）において直前のセル時刻の（５）の処理結果とウエイトメモリ４１の対応するウエイト値が一致していたら、対応するウエイト有無フラグをウエイトが無い状態「Ｈ」にし、一致していなかったらウエイトがある状態「Ｌ」にする。なお、上記（２）、（３）に関しては実施の形態１と同様である。
【００４２】
セル時刻１において、セル有無フラグ１１、２１、３１は、それぞれ「Ｌ」なので、各セルバッファ回路１０，２０，３０にセルが蓄積されていることを示している。また、ウエイト有無フラグ１２、２２、３２は、それぞれ「Ｌ」なので、各セルバッファ回路１０，２０，３０とも消費されていないウエイトが存在することを示している。よって、全てのセルバッファ回路１０，２０，３０ともラウンドロビンの対象となる。セル時刻１は初期状態なので、セル出力回路４３はセルバッファ回路１０を選択し、次のセル時刻２でセルＡ１を出力する準備をする。
【００４３】
セル時刻２において、セル出力回路４３はセルＡ１を出力する。これによりバッファ回路１０内のセル数は３となる。セル出力回路４３は、カウントメモリ４２の対応するアドレス内のカウント値を０に１を加算した値１とする。セル出力回路４３は、このカウント値とウエイトメモリ４１の対応するアドレス内のウエイト値を読み出して一致するかを確認する。この場合、一致しないのでウエイト有無フラグ１２の値はウエイトが有る状態である「Ｌ」のままとする。この後、セル出力回路４３は、ウエイテッドラウンドロビンを行って次のセル出力のためにセルバッファ回路を選択する。ここでは、セル時刻１とウエイテッドラウンドロビンの対象となるセルバッファ回路に変更はないため、セルバッファ回路２０を選択し、セルＢ１をセル時刻３で出力する準備をする。セル時刻２においてその他の値に関して変更は無い。
【００４４】
セル時刻３において、セル出力回路４３はセルＢ１を出力する。これによりセルバッファ回路２０内のセル数は０となる。セル出力回路４３はカウントメモリ４２の対応するアドレス内のカウント値を０に１を加算した値１とする。セル出力回路４３は、このカウント値とウエイトメモリ４１の対応するアドレス内のウエイト値を読み出して一致するかを確認する。この場合、一致しないのでウエイト有無フラグ２２の値はウエイトが有る状態である「Ｌ」のままとする。また、セルバッファ回路２０にセルが無くなったので、セルバッファ回路２０はセル有無フラグ２１の値を有意「Ｈ」とし、セルが無い状態とする。この状態でセル出力回路４３はラウンドロビンを行うが、セル有無フラグ２１の状態からセルバッファ回路２０にセルが無いことを認識できるので、セルバッファ回路２０をウエイテッドラウンドロビンの対象から除外する。セル時刻２ではセルバッファ回路２０を選択したので、セル時刻３ではセルバッファ回路３０を選択してセル時刻４でセルＣ１を出力する準備をする。
【００４５】
セル時刻４において、セル出力回路４３はセルＣ１を出力する。これによりセルバッファ回路３０内のセル数は２となる。セル出力回路４３はカウントメモリ４２の対応するアドレス内のカウント値を０に１を加算した値１とする。セル出力回路４３は、このカウント値とウエイトメモリ４１の対応するアドレス内のウエイト値を読み出して一致するかを確認する。この場合、一致しないのでウエイト有無フラグ３２の値はウエイトが有る状態である「Ｌ」のままとする。その他の値に関して変更は無い。この状態でセル出力回路４３はウエイテッドラウンドロビンを行い、セルバッファ回路１０を選択しセル時刻５でセルＡ２を出力する準備をする。
【００４６】
セル時刻５において、セル出力回路４３はセルＡ２を出力する。これによりセルバッファ回路１０内のセル数は２となる。セル出力回路４３はカウントメモリ４２の対応するアドレス内のカウント値を１に１を加算した値２とする。セル出力回路４３は、このカウント値とウエイトメモリ４１の対応するアドレス内のウエイト値を読み出して一致するかを確認する。この場合、一致しないのでウエイト有無フラグ１２の値はウエイトが有る状態である「Ｌ」のままとする。その他の値に関して変更は無い。この状態でセル出力回路４３はウエイテッドラウンドロビンを行うが、セル有無フラグ２１の値がセルが無いことを示しているため、セルバッファ回路３０を選択しセル時刻６でセルＣ２を出力する準備をする。
【００４７】
セル時刻６において、セル出力回路４３はセルＣ２を出力する。これによりセルバッファ回路３０内のセル数は１となる。セル出力回路４３は、カウントメモリ４２の対応するアドレス内のカウント値を１に１を加算した値２とする。セル出力回路４３は、このカウント値とウエイトメモリ４１の対応するアドレス内のウエイト値を読み出して一致するかを確認する。この場合、一致しているので、セル出力回路４３は、ウエイトが無い状態であると認識し、ウエイト有無フラグ３２の値をウエイト無し状態を表す有意「Ｈ」とする。その他の値に関して変更は無い。この状態でセル出力回路４３はウエイテッドラウンドロビンを行いセルバッファ回路１０を選択しセル時刻７でセルＡ３を出力する準備をする。
【００４８】
セル時刻７において、セル出力回路４３はセルＡ３を出力する。これによりセルバッファ回路１０内のセル数は１となる。セル出力回路４３はカウントメモリ４２の対応するアドレス内のカウント値を２に１を加算した値３とする。セル出力回路４３は、このカウント値とウエイトメモリ４１の対応するアドレス内のウエイト値を読み出して一致するかを確認する。この場合、一致するので、セル出力回路４３はウエイト有無フラグ１２の値をウエイト無し状態を表す有意「Ｈ」とする。この結果、カウント初期化フラグ１３，２３，３３を有意する前述した条件が満たされるので、セル出力回路４３は全カウント初期化フラグ１３，２３，３３を有意「Ｈ」とする。次に、セル出力回路４３は、この状態でウエイテッドラウンドロビンを行うが、カウント初期化フラグ１３，２３，３３が有意な場合、ウエイト有無フラグ１２，２２，３２に関係なく対応したセル有無フラグ１１，２１，３１がセルがあることを示しているセルバッファ回路１０，２０，３０をラウンドロビンの対象とするが、このセル時刻７のようにカウント初期化フラグ１３，２３，３３が全て有意であるときには、本実施の形態ではラウンドロビンの選択も初期化することとし、セルバッファ回路１０からラウンドロビンの選択を始める。このとき、セルバッファ回路１０にはセルが蓄積されているため、セル出力回路４３はセルバッファ回路１０を選択し、セル時刻８でセルＡ４を出力する準備をする。
【００４９】
セル時刻８において、セル出力回路４３はセルＡ４を出力する。これによりセルバッファ回路１０内のセル数は０となる。セル出力回路４３はカウント初期化フラグ１３が当該セル時刻８の開始時に有意であったので、カウントメモリ４２の対応するアドレス内のカウント値を初期化つまり初期値０として、この０に１を加算してカウントメモリ４２の対応するアドレスにセルバッファ回路１０のカウント値として書き込む。セル出力回路４３は、このカウント値とウエイトメモリ４１の対応するアドレス内のウエイト値を読み出して一致するかを確認する。この場合、一致しないのでウエイト有無フラグ１２の値をウエイトが有る状態「Ｌ」にする。また、セルバッファ回路１０はセル有無フラグ１１をセルが無い状態「Ｈ」とする。更にカウント初期化フラグ１３を無意「Ｌ」にする。続けて、セル出力回路４３はウエイテッドラウンドロビンを行うが、セル有無フラグ２１がセルの無い状態「Ｈ」を示しているので、セルバッファ回路２０を選択せず、セルバッファ回路３０を選択してセルＣ３を出力する準備を始める。
【００５０】
セル時刻９において、セル出力回路４３はセルＣ３を出力する。これによりセルバッファ回路３０内のセル数は０となる。セル出力回路４３はカウント初期化フラグ３３が当該セル時刻９の開始時に有意であったので、カウントメモリ４２の対応するアドレス内のカウント値を初期化つまり初期値０として、この０に１を加算してカウントメモリ４２の対応するアドレスにセルバッファ回路１０のカウント値として書き込む。セル出力回路４３は、このカウント値とウエイトメモリ４１の対応するアドレス内のウエイト値を読み出して一致するかを確認する。この場合、一致しないのでウエイト有無フラグ３２の値をウエイトが有る状態「Ｌ」にする。また、セルバッファ回路３０はセル有無フラグ３１をセルが無い状態「Ｈ」とする。更に、セル出力回路４３は、カウント初期化フラグ３３を無意「Ｌ」にする。
【００５１】
ここで、セル時刻９においてセルバッファ回路２０にセルＢ２が入力されたとすると、セルバッファ回路２０内のセル数は１となり、セル有無フラグ２１はセルが有る状態「Ｌ」となる。これは説明を簡略化にするためであり、もしこの状態でセルが入力されないと、セル出力回路４３はセル時刻９でもカウント初期化フラグ１３，２３，３３を有意にすることになる。セル出力回路４３はセル時刻９においてもウエイテッドラウンドロビンを行う。この場合、セルバッファ回路２０を選択して、入力されたセルＢ２を出力する準備を行う。
【００５２】
以上のように、本実施の形態によれば、カウントメモリ４２のカウント値の減算、加算という動作上の相違はあるものの、上記実施の形態１と同様の効果を奏することができる。
【００５３】
【発明の効果】
本発明によれば、全てのセルバッファ回路において蓄積されたセルが無いかまたはウエイトが無い状態のときに、全てのカウンタを一斉に初期化するのではなくセル出力のために選択されたセルバッファ回路に対応したカウンタのみを初期化すればよいので、メモリを使用してカウンタを構成する場合においても搭載したセルバッファ回路の数に関係なく１セル時間内でウエイテッドラウンドロビン制御を確実に行うことができる。すなわち、多数のセルバッファ回路を搭載する場合でもカウンタとしてメモリを使用することができる。
【図面の簡単な説明】
【図１】本発明に係るウエイテッドラウンドロビン回路の一実施の形態を示したブロック構成図である。
【図２】実施の形態１におけるウエイテッドラウンドロビン回路の動作を説明するときの初期状態の例を示した図である。
【図３】実施の形態１におけるウエイテッドラウンドロビン回路の動作に応じて遷移するセル数、カウント値及び各フラグの状態を示した図である。
【図４】実施の形態１において１セル時間内に行われる処理フローを示した図である。
【図５】実施の形態２におけるウエイテッドラウンドロビン回路の動作に応じて遷移するセル数、カウント値及び各フラグの状態を示した図である。
【図６】実施の形態２において１セル時間内に行われる処理フローを示した図である。
【図７】従来のウエイテッドラウンドロビン回路を示した構成図である。
【図８】従来のウエイテッドラウンドロビン回路を適用したサービスの例を示した図である。
【図９】メモリを使用したカウンタの構成を示した図である。
【符号の説明】
７減算回路、１０，２０，３０セルバッファ回路、１１，２１，３１セル有無フラグ送出回路、１２，２２，３２ウエイト有無フラグ送出回路、１３，２３，３３カウント初期化フラグ送出回路、４１ウエイトメモリ、４２カウントメモリ、４３セル出力回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a weighted round-robin circuit for realizing a plurality of service classes in an apparatus for transmitting ATM (Asynchronous Transfer Mode) cells.
[0002]
[Prior art]
FIG. 7 is a diagram for explaining the weighted round robin shown in “Technical Report of IEICE SSE96-95 (1996-10)“ Evaluation of Scheduling Method for ABR and UBR Classes ””. In FIG. 7, for example, the cell buffer circuits 1 and 2 that are provided corresponding to different services and store the cells of the corresponding service in the internal cell buffer, the cell buffer circuits 1 and 2 are controlled, and the weighted round A cell output circuit 3 that outputs cells according to Robin's rule is shown.
[0003]
According to the weighted round robin rule, for example, the cell buffer circuit 1 is searched for whether or not there is a cell in the cell buffer circuits 1 and 2. If there is a cell, the cell of the cell buffer circuit 1 is output, and the cell If there is no cell, the next cell buffer circuit 2 is searched for whether or not there is a cell. If there is a cell, the cell of the cell buffer circuit 2 is output. Also, according to this rule, when there is a cell in the cell buffer circuit 1, the search at the next cell time starts from the next cell buffer circuit 2, and when there is no cell, the next, that is, first, Returning, the cell buffer circuit 1 is searched. Note that a round-robin is performed for the next cell output during one cell time, and the cell buffer circuit is selected. Furthermore, according to this rule, a weight is set for each cell buffer circuit, and each time a cell is output, the corresponding cell buffer circuit's wait value is subtracted one by one. It is not selected until the weight value is recovered.
[0004]
FIG. 7 illustrates the case where the weight of the cell buffer circuit 1 is 2 and the weight of the cell buffer circuit 2 is 1. Although not shown in FIG. 7, counters for counting down are provided corresponding to the cell buffer circuits 1 and 2, respectively, and the weight is reflected in the initial value of the counter. That is, the initial value of the counter corresponding to the cell buffer circuit 1 is 2, and the initial value of the counter corresponding to the cell buffer circuit 2 is 1. The cell buffer circuit 1 stores cells A1 to A6, and the cell buffer circuit 2 stores cells B1 to B3. The operation of the conventional weighted round robin circuit will be described using the example of FIG.
[0005]
The cell output circuit 3 first searches the cell buffer circuit 1 to see if cells are stored. In this example, since the cells are accumulated, the cell buffer circuit 1 outputs A1. Then, 1 is subtracted from the count value of the counter corresponding to the cell buffer circuit 1 to be 1. The cell to be output next becomes B1 stored in the cell buffer circuit 2 in accordance with the weighted round robin rule. At this time, the count value of the counter corresponding to the cell buffer circuit 2 is decremented by 1 to 0. According to the weight round robin rule, cells are not output from the cell buffer circuit whose count value is zero. Therefore, the next output cell is A2 stored in the cell buffer circuit 1. At this time, the counter value corresponding to the cell buffer circuit 1 is decremented by 1 to 0. According to the weighted round robin rule, when the count value is 0 in all the cell buffer circuits 1 and 2 or no cells are accumulated in the cell buffer, the count values of all the counters are reset to the initial values. The count value of the counter corresponding to the circuit 1 is 2 in the initial state, and the count value of the counter corresponding to the cell buffer circuit 2 is 1 in the initial state. After returning to the initial state in this way, the operation thereafter is performed in the same manner as described above, and the cells A3, B2, A4, A5, B3, and A6 are sequentially output.
[0006]
In the example shown in FIG. 7, the ratio of the number of cells output from the cell buffer circuit 1 to the number of cells output from the cell buffer circuit 2 is 2: 1 for the cells output from the cell output circuit 3. Which is equal to the weight ratio. Thus, in the weighted round robin circuit, cells can be output in proportion to the weight, and if the weight is changed for each service, the priority can be given to the service.
[0007]
FIG. 8 shows a service example of the weighted round robin circuit. FIG. 8 shows terminals 4 and 5 connected to the cell buffer circuits 1 and 2 described above. Each terminal 4 and 5 sends a cell to the corresponding cell buffer circuit 1 and 2, but in this configuration, if the weight ratio is 2 to 1 as in FIG. When cells are multiplexed on a single transmission line, the terminal 4 can output twice as many cells as the terminal 5 and is receiving a higher speed service.
[0008]
As described above, in the conventional weighted round robin circuit, it is necessary to provide a counter for subtracting the weight in correspondence with each cell buffer circuit. Therefore, if the number of cell buffer circuits increases, the counter needs to be increased in proportion to this. If the number of cell buffer circuits is several, a counter may be prepared individually. However, for example, when the cell buffer circuit is prepared for each connection and the number of connections is large, the number of counters is also increased. It is necessary to prepare as many as possible. Thus, when it is necessary to prepare a large number of counters, it is common to configure the counters using a memory.
[0009]
FIG. 9 is a diagram showing a configuration of a counter using a conventional memory. FIG. 9 shows a count memory 6 for storing the count value and a subtraction circuit 7 for subtracting the count value by one. The count memory 6 stores count values from # 1 to #N in correspondence with N cell buffer circuits. Next, an operation using the count memory 6 will be described.
[0010]
For example, when it is desired to count down the contents of # 2, the address is set to # 2, the value of # 2 is read from the count memory 6, 1 is subtracted from this value by the subtracting circuit 7, and it is written again to the address of # 2. With this configuration, N counters can be obtained with a small-scale configuration of the count memory 6 and the subtraction circuit 7.
[0011]
[Problems to be solved by the invention]
However, in the weighted round robin circuit, it is necessary to reset all count values to the initial value all at once when the values of the counters corresponding to all the cell buffer circuits are 0 or no cells are accumulated. In the weighted round robin circuit constituting the counter, in order to return the counter value to the initial value, the initial value must be written by one counter (one address). For this reason, when the number of counters increases, the initial value writing process to each counter may not be completed by the start of the next cell time. For example, if the time required to perform round robin and select the cell buffer circuit is α, and the time required to initialize the count value is β, in order to operate normally as a weighted round robin circuit,
α + β <1 cell time
It is necessary to satisfy the condition. For example, when a cell is output to a 150 Mb / s line, one cell time is a fixed time of about 2.7 μsec. However, as the number of cell buffer circuits increases, β increases. Cannot satisfy the above conditional expression. As a result, there is a problem that a weighted round robin circuit that constitutes a counter with a memory cannot be used in a device that transmits ATM cells equipped with a large number of cell buffer circuits.
[0012]
The present invention has been made to solve the above-described problems, and its object is to provide a weighted round that can be used regardless of the number of cell buffer circuits even when a counter is configured using a memory. It is to provide a robin circuit.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, a weighted round robin circuit according to the present invention includes a plurality of cell buffer circuits and a plurality of cells that transmit a cell presence / absence flag provided corresponding to each of the cell buffer circuits. Presence / absence flag transmission circuit, a plurality of wait presence / absence flag transmission circuits for transmitting wait presence / absence flags provided corresponding to the cell buffer circuits, and a count initialization flag provided for the cell buffer circuits, respectively. A plurality of count initialization flag transmission circuits to be transmitted, a wait memory for storing a wait value corresponding to each cell buffer circuit, a count memory for storing a count value corresponding to each cell buffer circuit, and a cell output circuit. When a cell is received, the cell is written into the cell buffer circuit corresponding to the cell. The cell presence / absence flag sending circuit stores the presence / absence of cells in the corresponding cell buffer circuit, and the cell output circuit inputs the states of all cell presence / absence flags, wait presence / absence flags, and count initialization flags, and the cell buffer circuit A cell buffer circuit is selected by round-robin for the cell buffer circuit having a cell in the cell buffer and having a wait, or a cell in the cell buffer circuit and the count initialization flag is significant, Cells are output from the cell buffer circuit, and for all the cell buffer circuits, the corresponding cell presence / absence flag indicates that there is no cell in the cell buffer circuit, or the wait flag indicates that there is no wait. In this case, all count initialization flags are made significant, and the count corresponding to the cell buffer circuit is set. If the count initialization flag is insignificant, the count value in the count memory corresponding to the cell to be output is decremented by 1. When the count value becomes 0 as a result of the subtraction, the wait flag is set to a state with no wait. When the count initialization flag corresponding to the cell buffer circuit is significant, the count value corresponding to the output cell is set as the wait value in the corresponding wait memory, and the value obtained by subtracting 1 from the wait value is stored in the corresponding count memory. And the corresponding wait flag is set to a state in which there is a weight.
[0014]
A weighted round robin circuit according to another invention includes a plurality of cell buffer circuits, a plurality of cell presence / absence flag sending circuits for sending cell presence / absence flags provided corresponding to each of the cell buffer circuits, and the cell buffer circuit A plurality of wait presence / absence flag sending circuits for sending wait presence / absence flags provided in correspondence to each of them, and a plurality of count initialization flag sending circuits for sending count initialization flags provided in correspondence with the cell buffer circuits, respectively. And a weight memory for storing a weight value corresponding to each cell buffer circuit, a count memory for storing a count value corresponding to each cell buffer circuit, and a cell output circuit, and corresponding to the cell upon receiving a cell The cell is written to the cell buffer circuit, and the cell presence / absence flag sending circuit is compatible. The cell output circuit stores the presence / absence of cells in the cell buffer circuit, and the cell output circuit inputs the states of all cell presence / absence flags, wait presence / absence flags, and count initialization flags. If there is a cell in the cell buffer circuit and the cell buffer circuit has a significant count initialization flag, one cell buffer circuit is selected by round robin and a cell is output from the cell buffer circuit. In addition, for all the cell buffer circuits, if the corresponding cell presence flag indicates that there is no cell in the cell buffer circuit, or if the wait flag indicates that there is no wait, all count initializations are performed. If the flag is significant and the count initialization flag corresponding to the cell buffer circuit is 1 is added to the count value in the count memory corresponding to the cell to be output, and when the added count value becomes equal to the wait value in the corresponding wait memory, the wait flag is set to a state in which there is no wait. When the count initialization flag corresponding to the cell buffer circuit is significant, the count value in the count memory corresponding to the cell to be output is set to 0, and the value obtained by adding 1 to 0 is set as the count value of the corresponding count memory. In addition, the corresponding weight flag is set to a state where there is a weight.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[0016]
Embodiment 1 FIG.
FIG. 1 is a block diagram showing an embodiment of a weighted round robin circuit according to the present invention. In FIG. 1, three cell buffer circuits 10, 20, 30, cell presence / absence flag transmission circuits 11, 21, 31, and wait presence / absence flag transmission circuits 12, 22, 32 are associated with the cell buffer circuits 10, 20, 30. And count initialization flag sending circuits 13, 23, and 33 are provided. Also shown are a weight memory 41 in which weights indicating the priorities of the cell buffer circuits 10, 20, and 30 are set in advance, and a count memory 42 that holds the count values of the cell buffer circuits 10, 20, and 30. ing. This count value is subtracted every time a cell is transmitted from the corresponding cell buffer circuit 10, 20, 30 with the weight of each cell buffer circuit 10, 20, 30 as an initial value. Further, a cell output circuit 43 that performs weighted round robin control is shown. Note that one of the weighted round robin controls performed by the cell output circuit 43 is that the cell buffer circuit 10 for cell output in the next cell time by performing round robin in accordance with the weighted round robin rule within one cell time. , 20, and 30 and processing for transmitting cells from the selected cell buffer circuits 10, 20, and 30 is included.
[0017]
The above-described cell presence / absence flag sending circuits 11, 21, and 31 indicate an inadvertent cell presence / absence flag when cells are stored in the corresponding cell buffer circuits 10, 20, and 30, and significant cells when no cells are stored. A presence / absence flag is sent to the cell output circuit 43. The wait presence / absence flag sending circuits 12, 22, and 32 send a significant / unintentional wait presence / absence flag according to the control of the cell output circuit 43. Specifically, when the count value corresponding to the count memory 42 is subtracted to 0, a significant wait presence / absence flag is transmitted according to the control of the cell output circuit 43, and the count memory 42 corresponds. When the count value is no longer 0, an unexpected wait presence / absence flag is sent according to the control of the cell output circuit 43. The count initialization flag sending circuits 13, 23, 33 send a significant or unintentional count initialization flag according to the control of the cell output circuit 43. Specifically, after the value of the wait presence / absence flag is switched as necessary within the same cell time, all the cell buffer circuits 10, 20, and 30 each have a cell presence / absence corresponding to the cell buffer circuit 10, 20, 30. When either one or both of the flag and the weight presence / absence flag are significant, all the count initialization flag transmission circuits 13, 23, and 33 all transmit a significant count initialization flag. That is, the count initialization flags are all switched from involuntary to significant at the same time. Further, if the count initialization flag corresponding to the cell buffer circuit 10, 20, 30 sending the cell is significant, the cell buffer circuit 10, 20, 30 switches to the unexpected count initialization flag and sends it.
[0018]
Each of the circuits 11 to 31, 12 to 32, and 13 to 33 in the present embodiment is realized by a flip-flop circuit, and the significant signal is represented by a high signal “H” and the insignificance is represented by a low signal “L”. To do. Of course, a circuit other than a flip-flop may be used, and “H” and “L” representing significance and insignia may be reversed. In the present embodiment, for the sake of convenience, a configuration having three cell buffer circuits 10, 20, and 30 will be described as an example. However, two or more cell buffer circuits may be provided. In this embodiment, the counter shown in FIG. 9 can be used as it is.
[0019]
What is characteristic in the present embodiment having the above-described configuration is that each of the cell buffer circuits 10, 20, and 30 is provided in correspondence with each of the circuits 11 to 31, 12 to 32, and 13 to 33. By performing the flag value switching control, the weighted round-robin control can be normally performed without all the count values of the count memory 42 being initialized all at once. Thereby, even if the count value is held in the count memory 42, a large number of cell buffer circuits can be mounted.
[0020]
FIG. 2 is a diagram showing an example of an initial state when the operation of the weighted round robin circuit in the present embodiment is described. The cells stored in the cell buffer circuits 10, 20, and 30 in the initial state shown in FIG. Referring to FIG. 2, the cell buffer circuit 10 stores A1, A2, A3, and A4 cells, the cell buffer circuit 20 stores B1 cells, and the cell buffer circuit 30 stores C1, C2, and C3 cells. Is accumulated. The weights of the cell buffer circuits 10, 20, and 30 are 3, 2, and 2, respectively. Further, the description will be made assuming that when the initial state and the weight are restored, the round robin starts from the cell buffer circuit 10 and turns in the ascending order of the cell buffer circuit 20 and then the cell buffer circuit 30. No cell input, the corresponding cell presence / absence flag is fixed to a state where there is no cell (significant), the weight presence / absence flag is fixed to a state where the count value is 0 (significant), and the count initialization flag is fixed arbitrarily. In this case, the cell buffer circuit can be prevented from being included in the round robin target. Further, wait values 3, 2, and 2 are set in advance as initial values from the CPU or the like to the addresses corresponding to the cell buffer circuits 10, 20, and 30 of the count memory 42, respectively. Further, 3, 2, and 2 are set in advance for the addresses corresponding to the cell buffer circuits 10, 20, and 30 of the wait memory 41, respectively.
[0021]
FIG. 3 is a diagram illustrating the number of cells that transition according to the operation of the weighted round robin circuit according to the first embodiment, the count value, and the state of each flag. Cell times 1 to 9 in FIG. 3 each correspond to one cell time. In the present embodiment, it is assumed that no cell is input to any of the cell buffer circuits 10, 20, 30 at cell times 1 to 8 and a cell is input to the cell buffer circuit 20 at cell time 9.
[0022]
FIG. 4 is a diagram showing a processing flow of the cell output circuit 43 performed within one cell time in the present embodiment. The cell output circuit 43 outputs a cell determined to be output in the previous weighted round robin from the beginning of one cell time, and after completion of the weighted round robin, the cell output circuit 43 outputs a cell output at the next cell time. The process of inputting from 10, 20, and 30 is started and the following operations are sequentially performed.
[0023]
(1) Processing for setting a wait presence / absence flag corresponding to a cell output at the current cell time
(2) Count initialization flag setting process
(3) Weighted round robin
(4) Count value reading processing from the count memory 42 corresponding to the cell to be output next time, or weight reading processing from the weight memory 41 corresponding to the cell to be output next time
(5) 1 subtraction processing of the count value read in (4)
(6) Write processing of the count value corresponding to the cell output at the current cell time to the count memory 42
As described above, the wait presence / absence flag in (1) is set to “L” when there is a cell when the processing result in (5) performed at the previous cell time is other than 0, and When the processing result is 0, the cell presence / absence flag is set to “H” where there is no cell.
[0024]
In the setting of the count initialization flag in (2) above, as described above, in all the cell buffer circuits 10, 20, 30, either the cell presence flag or the wait presence flag corresponding to each of the cell buffer circuits 10, 20, 30 is selected. When one or both are significant, all are set to significant “H”. Further, if the cell buffer circuit 10, 20, 30 sends a cell, it is set to “L” if it is significant.
[0025]
In the above (3), the weighted round robin selection target indicates a state “L” in which cells are accumulated (cell presence / absence flag is unintentional “L”) and the weight presence / absence flag is weighted. Or the cell buffer circuits 10, 20, and 30 having a count initialization flag of significant “H”. The detailed operation will be described below with reference to FIG. For convenience, in the following description, each flag sent by each circuit 11 to 31, 12 to 32, and 13 to 33 is given a code.
[0026]
Since the cell presence / absence flags 11, 21, and 31 are “L” at the cell time 1, it indicates that cells are accumulated in the cell buffer circuits 10, 20, and 30, respectively. Since the wait presence / absence flags 12, 22, and 32 are "L", it indicates that there is a wait that is not consumed by each of the cell buffer circuits 10, 20, and 30. Therefore, all cell buffer circuits 10, 20, and 30 are subject to round robin. Since the cell time 1 is in the initial state, the cell output circuit 43 selects the cell buffer circuit 10 and prepares to output the cell A1 at the next cell time 2.
[0027]
At cell time 2, the cell output circuit 43 outputs the cell A1. As a result, the number of cells in the buffer circuit 10 becomes three. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 2 obtained by subtracting 1 from 3. The cell output circuit 43 performs a weighted round robin to select a cell buffer circuit for the next cell output. Here, since there is no change in the cell buffer circuit subject to cell time 1 and weighted round robin, the cell buffer circuit 20 is selected and preparation is made to output cell B1 at cell time 3. There is no change in other values at cell time 2.
[0028]
At cell time 3, the cell output circuit 43 outputs the cell B1. As a result, the number of cells in the cell buffer circuit 20 becomes zero. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 1 obtained by subtracting 1 from 2. In addition, since there are no cells in the cell buffer circuit 20, the cell buffer circuit 20 sets the value of the cell presence / absence flag 21 to a significant “H”, and there is no cell. In this state, the cell output circuit 43 performs round robin, but since the cell buffer circuit 20 can recognize that there is no cell from the state of the cell presence / absence flag 21, the cell buffer circuit 20 is excluded from the weighted round robin. Since the cell buffer circuit 20 is selected at the cell time 2, the cell buffer circuit 30 is selected at the cell time 3 and preparation is made for outputting the cell C 1 at the cell time 4.
[0029]
At cell time 4, the cell output circuit 43 outputs the cell C1. As a result, the number of cells in the cell buffer circuit 30 becomes two. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 1 obtained by subtracting 1 from 2. There is no change regarding other values. In this state, the cell output circuit 43 performs weighted round robin, selects the cell buffer circuit 10, and prepares to output the cell A2 at the cell time 5.
[0030]
At cell time 5, the cell output circuit 43 outputs the cell A2. As a result, the number of cells in the cell buffer circuit 10 becomes two. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 1 obtained by subtracting 1 from 2. There is no change regarding other values. In this state, the cell output circuit 43 performs weighted round robin, but since the value of the cell presence / absence flag 21 indicates that there is no cell, the cell buffer circuit 30 is selected and preparation for outputting the cell C2 at the cell time 6 is performed. do.
[0031]
At cell time 6, the cell output circuit 43 outputs the cell C2. As a result, the number of cells in the cell buffer circuit 30 becomes one. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 0 obtained by subtracting 1 from 1. When the count value becomes 0, the cell output circuit 43 sets the value of the wait presence / absence flag 32 to a significant “H” indicating a no-wait state. There is no change regarding other values. In this state, the cell output circuit 43 performs weighted round robin, selects the cell buffer circuit 10, and prepares to output the cell A3 at the cell time 7.
[0032]
At cell time 7, the cell output circuit 43 outputs the cell A3. As a result, the number of cells in the cell buffer circuit 10 becomes one. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 0 obtained by subtracting 1 from 1. When the count value becomes 0, the cell output circuit 43 sets the value of the wait presence / absence flag 12 to a significant “H” indicating a no-wait state. As a result, the above-described condition that makes the count initialization flags 13, 23, and 33 significant is satisfied, so that the cell output circuit 43 sets all the count initialization flags 13, 23, and 33 to significant “H”. Next, the cell output circuit 43 performs weighted round robin in this state. When the count initialization flags 13, 23, and 33 are significant, the corresponding cell presence / absence flags regardless of the wait presence / absence flags 12, 22, and 32. The cell buffer circuits 10, 20, and 30 indicating that there are cells in 11, 21, and 31 are targets of round robin, but the count initialization flags 13, 23, and 33 are all significant as in this cell time 7. In this embodiment, the round robin selection is also initialized in the present embodiment, and the round robin selection is started from the cell buffer circuit 10. At this time, since cells are stored in the cell buffer circuit 10, the cell output circuit 43 selects the cell buffer circuit 10 and prepares to output the cell A4 at the cell time 8.
[0033]
At cell time 8, the cell output circuit 43 outputs the cell A4. As a result, the number of cells in the cell buffer circuit 10 becomes zero. Since the count initialization flag 13 is significant at the start of the cell time 8, the cell output circuit 43 reads the wait value 3 in the corresponding address set in the wait memory 41 as the initial value of the count value. A value 2 obtained by subtracting 1 from 3 is written as a count value of the cell buffer circuit 10 in a corresponding address of the count memory 42. Further, the cell buffer circuit 10 sets the cell presence / absence flag 11 to “H” in which there is no cell. The cell output circuit 43 sets the wait presence / absence flag 12 to the wait state “L”, and further sets the count initialization flag 13 to “L”. Subsequently, the cell output circuit 43 performs weighted round robin. However, since the cell presence / absence flag 21 indicates the state “H” where there is no cell, the cell buffer circuit 30 is selected without selecting the cell buffer circuit 20. To start preparation for outputting the cell C3.
[0034]
At cell time 9, the cell output circuit 43 outputs the cell C3. As a result, the number of cells in the cell buffer circuit 30 becomes zero. Since the count initialization flag 33 is significant at the start of the cell time 9, the cell output circuit 43 reads the wait value 2 in the corresponding address set in the wait memory 41 as the initial value of the count value. A value 1 obtained by subtracting 1 from 2 is written as a count value of the cell buffer circuit 30 in a corresponding address of the count memory 42. In addition, the cell buffer circuit 30 sets the cell presence / absence flag 31 to “H” in which there is no cell, sets the wait presence / absence flag 32 to “L” with a wait, and further sets the count initialization flag 33 to “L”.
[0035]
Here, if the cell B2 is input to the cell buffer circuit 20 at the cell time 9, the number of cells in the cell buffer circuit 20 is 1, and the cell presence / absence flag 21 is in a state “L” where there is a cell. This is for simplifying the explanation. If no cell is input in this state, the cell output circuit 43 makes the count initialization flags 13, 23, 33 significant even at the cell time 9. The cell output circuit 43 performs weighted round robin even at the cell time 9. In this case, the cell buffer circuit 20 is selected to prepare for outputting the input cell B2.
[0036]
As described above, although this embodiment operates, conventionally, if each wait value of the wait memory 41 is read and written to each count value of the count memory 42 at the cell time 7, the operation of the present embodiment is the same as the present embodiment. A similar weighted round robin operation is possible. However, if the number of cell buffer circuits increases and the number of wait values / count values for performing read processing or write processing increases, all read / write processing cannot be performed within one cell time. In the present embodiment, all the count initialization flags 13, 23, 33 are made significant at the cell time 7, and the weight value of the weight memory 41 corresponding to the cell to be output is read as described at the cell times 8, 9, Since 1 is subtracted and written to the corresponding address in the count memory 42, the read / write operation may be performed once per cell time. As a result, it is possible to cope with an increase in the number of cell buffer circuits.
[0037]
Embodiment 2. FIG.
In the first embodiment, when the cell output circuit 43 outputs a cell with the count initialization flag not significant, the cell output circuit 43 subtracts 1 from the count value of the corresponding count memory 42 and the cell with the count initialization flag significant. Is output, the corresponding count value is set as the wait value of the corresponding address in the wait memory 41, and a value obtained by subtracting 1 from this wait value is written to the count memory 42. When the count value becomes 0, the presence or absence of wait The flag is set to “H” with no weight.
[0038]
When the cell output circuit 43 according to the present embodiment outputs a cell in a state where the count initialization flag is not significant, the cell output circuit 43 adds 1 to the corresponding count value of the corresponding count memory 42, and the count initialization flag is significant. When a cell is output, 0 is set as an initial value as a count value, a value obtained by adding 1 to 0 is set as a corresponding address in the count memory 42, and the count value and the wait value of the corresponding address in the wait memory 41 are set. Is set to “H” when there is no weight. That is, each count value in the count memory 42 is subtracted with the initial value as the weight value in the first embodiment, but is added with the initial value as 0 in the present embodiment. Note that the counter that performs the count-up using the memory of this embodiment can be configured by changing the subtracting circuit that subtracts 1 in FIG.
[0039]
The block configuration in the present embodiment is the same as in FIG. Further, the transition of the flag value and the like corresponding to FIGS. 3 and 4 of the first embodiment and the processing flow of the cell output circuit 43 are shown in FIGS. Hereinafter, the operation of the present embodiment will be described assuming that the initial state of the cell buffer circuits 10, 20, and 30 is the same as that in FIG. In the initial state, the addresses corresponding to the cell buffer circuits 10, 20, and 30 of the wait memory 41 are set in advance to 3, 2, and 2, respectively, from the CPU and the like as in the first embodiment. . However, 0, 0, and 0 are set in advance as initial values for the addresses corresponding to the cell buffer circuits 10, 20, and 30 of the count memory 42, respectively. Other preconditions are the same as those in the first embodiment. Similarly to the first embodiment, it is assumed that no cell is input to any of the cell buffer circuits 10, 20, and 30 at cell times 1 to 8, and a cell is input to the cell buffer circuit 20 at cell time 9. To do.
[0040]
The cell output circuit 43 outputs a cell determined to be output in the previous weighted round robin from the beginning of one cell time, and after completion of the weighted round robin, the cell output circuit 43 outputs a cell output at the next cell time. The process of inputting from 10, 20, and 30 is started and the following operations are sequentially performed.
[0041]
(1) Comparison processing between the count value corresponding to the cell output at the current cell time and the corresponding wait value in the wait memory 41, and the corresponding wait presence / absence flag setting processing
(2) Count initialization flag setting process
(3) Weighted round robin
(4) Processing for reading count value from count memory 42 corresponding to cell to be output next time, or processing using 0 as count value
(5) 1 addition processing of count value read in (4)
(6) Write processing of the count value corresponding to the cell output at the current cell time to the count memory 42
In the above (1), if the processing result of (5) at the immediately preceding cell time and the corresponding wait value in the weight memory 41 match, the corresponding wait presence / absence flag is set to “H” with no wait and does not match. Then, the state where there is a weight is set to “L”. The above (2) and (3) are the same as those in the first embodiment.
[0042]
Since the cell presence / absence flags 11, 21, and 31 are “L” at the cell time 1, it indicates that cells are accumulated in the cell buffer circuits 10, 20, and 30, respectively. Since the wait presence / absence flags 12, 22, and 32 are "L", it indicates that there is a wait that is not consumed by each of the cell buffer circuits 10, 20, and 30. Therefore, all cell buffer circuits 10, 20, and 30 are subject to round robin. Since the cell time 1 is in the initial state, the cell output circuit 43 selects the cell buffer circuit 10 and prepares to output the cell A1 at the next cell time 2.
[0043]
At cell time 2, the cell output circuit 43 outputs the cell A1. As a result, the number of cells in the buffer circuit 10 becomes three. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 1 obtained by adding 1 to 0. The cell output circuit 43 reads the count value and the wait value in the corresponding address of the wait memory 41 to confirm whether they match. In this case, since they do not match, the value of the wait presence / absence flag 12 remains “L” in a state where there is a wait. Thereafter, the cell output circuit 43 performs a weighted round robin and selects a cell buffer circuit for the next cell output. Here, since there is no change in the cell buffer circuit subject to cell time 1 and weighted round robin, the cell buffer circuit 20 is selected and preparation is made to output cell B1 at cell time 3. There is no change in other values at cell time 2.
[0044]
At cell time 3, the cell output circuit 43 outputs the cell B1. As a result, the number of cells in the cell buffer circuit 20 becomes zero. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 1 obtained by adding 1 to 0. The cell output circuit 43 reads the count value and the wait value in the corresponding address of the wait memory 41 to confirm whether they match. In this case, since there is no coincidence, the value of the weight presence / absence flag 22 remains “L”, which is a state where there is a weight. In addition, since there are no cells in the cell buffer circuit 20, the cell buffer circuit 20 sets the value of the cell presence / absence flag 21 to a significant “H”, and there is no cell. In this state, the cell output circuit 43 performs round robin, but since the cell buffer circuit 20 can recognize that there is no cell from the state of the cell presence / absence flag 21, the cell buffer circuit 20 is excluded from the weighted round robin. Since the cell buffer circuit 20 is selected at the cell time 2, the cell buffer circuit 30 is selected at the cell time 3 and preparation is made for outputting the cell C 1 at the cell time 4.
[0045]
At cell time 4, the cell output circuit 43 outputs the cell C1. As a result, the number of cells in the cell buffer circuit 30 becomes two. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 1 obtained by adding 1 to 0. The cell output circuit 43 reads the count value and the wait value in the corresponding address of the wait memory 41 to confirm whether they match. In this case, since there is no coincidence, the value of the wait presence / absence flag 32 remains “L” in a state where there is a wait. There is no change regarding other values. In this state, the cell output circuit 43 performs weighted round robin, selects the cell buffer circuit 10, and prepares to output the cell A2 at the cell time 5.
[0046]
At cell time 5, the cell output circuit 43 outputs the cell A2. As a result, the number of cells in the cell buffer circuit 10 becomes two. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 2 obtained by adding 1 to 1. The cell output circuit 43 reads the count value and the wait value in the corresponding address of the wait memory 41 to confirm whether they match. In this case, since they do not match, the value of the wait presence / absence flag 12 remains “L” in a state where there is a wait. There is no change regarding other values. In this state, the cell output circuit 43 performs weighted round robin. However, since the value of the cell presence / absence flag 21 indicates that there is no cell, preparation is made to select the cell buffer circuit 30 and output the cell C2 at the cell time 6. do.
[0047]
At cell time 6, the cell output circuit 43 outputs the cell C2. As a result, the number of cells in the cell buffer circuit 30 becomes one. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 2 obtained by adding 1 to 1. The cell output circuit 43 reads the count value and the wait value in the corresponding address of the wait memory 41 to confirm whether they match. In this case, since they match, the cell output circuit 43 recognizes that there is no wait state, and sets the value of the wait presence / absence flag 32 to a significant “H” indicating the no-wait state. There is no change regarding other values. In this state, the cell output circuit 43 performs weighted round robin, selects the cell buffer circuit 10, and prepares to output the cell A3 at the cell time 7.
[0048]
At cell time 7, the cell output circuit 43 outputs the cell A3. As a result, the number of cells in the cell buffer circuit 10 becomes one. The cell output circuit 43 sets the count value in the corresponding address of the count memory 42 to a value 3 obtained by adding 1 to 2. The cell output circuit 43 reads the count value and the wait value in the corresponding address of the wait memory 41 to confirm whether they match. In this case, since they match, the cell output circuit 43 sets the value of the wait presence / absence flag 12 to a significant “H” indicating a no-wait state. As a result, the above-described condition for making the count initialization flags 13, 23, and 33 significant is satisfied, so that the cell output circuit 43 sets all the count initialization flags 13, 23, and 33 to significant “H”. Next, the cell output circuit 43 performs weighted round robin in this state. When the count initialization flags 13, 23, and 33 are significant, the corresponding cell presence / absence flags regardless of the wait presence / absence flags 12, 22, and 32. The cell buffer circuits 10, 20, and 30 in which cells 11, 21, and 31 indicate that there are cells are subject to round robin, but the count initialization flags 13, 23, and 33 are all significant as in this cell time 7. In this embodiment, the round robin selection is also initialized in the present embodiment, and the round robin selection is started from the cell buffer circuit 10. At this time, since cells are stored in the cell buffer circuit 10, the cell output circuit 43 selects the cell buffer circuit 10 and prepares to output the cell A4 at the cell time 8.
[0049]
At cell time 8, the cell output circuit 43 outputs the cell A4. As a result, the number of cells in the cell buffer circuit 10 becomes zero. The cell output circuit 43 initializes the count value in the corresponding address of the count memory 42, that is, sets the initial value 0, since the count initialization flag 13 is significant at the start of the cell time 8, and adds 1 to this 0. Then, the count value of the cell buffer circuit 10 is written to the corresponding address of the count memory 42. The cell output circuit 43 reads the count value and the wait value in the corresponding address of the wait memory 41 to confirm whether they match. In this case, since there is no coincidence, the value of the wait presence / absence flag 12 is set to the state “L” where there is a wait. Further, the cell buffer circuit 10 sets the cell presence / absence flag 11 to “H” in which there is no cell. Further, the count initialization flag 13 is set to “L” unexpectedly. Subsequently, the cell output circuit 43 performs weighted round robin. However, since the cell presence / absence flag 21 indicates the state “H” where there is no cell, the cell buffer circuit 30 is selected without selecting the cell buffer circuit 20. To start preparation for outputting the cell C3.
[0050]
At cell time 9, the cell output circuit 43 outputs the cell C3. As a result, the number of cells in the cell buffer circuit 30 becomes zero. The cell output circuit 43 initializes the count value in the corresponding address of the count memory 42, that is, sets the initial value 0 because the count initialization flag 33 is significant at the start of the cell time 9, and adds 1 to this 0. Then, the count value of the cell buffer circuit 10 is written to the corresponding address of the count memory 42. The cell output circuit 43 reads the count value and the wait value in the corresponding address of the wait memory 41 to confirm whether they match. In this case, since there is no coincidence, the value of the wait presence / absence flag 32 is set to a state “L” where there is a wait. Further, the cell buffer circuit 30 sets the cell presence / absence flag 31 to “H” in which there is no cell. Further, the cell output circuit 43 sets the count initialization flag 33 to “L”.
[0051]
Here, if the cell B2 is input to the cell buffer circuit 20 at the cell time 9, the number of cells in the cell buffer circuit 20 is 1, and the cell presence / absence flag 21 is in a state “L” where there is a cell. This is for simplifying the explanation. If no cell is input in this state, the cell output circuit 43 makes the count initialization flags 13, 23, 33 significant even at the cell time 9. The cell output circuit 43 performs weighted round robin even at the cell time 9. In this case, the cell buffer circuit 20 is selected to prepare for outputting the input cell B2.
[0052]
As described above, according to the present embodiment, although there is an operational difference between subtraction and addition of the count value of the count memory 42, the same effect as in the first embodiment can be obtained.
[0053]
【The invention's effect】
According to the present invention, when there is no cell accumulated in all cell buffer circuits or no wait state, the cell buffer selected for cell output is selected instead of simultaneously initializing all counters. Since only the counter corresponding to the circuit needs to be initialized, weighted round robin control is reliably performed within one cell time regardless of the number of cell buffer circuits mounted even when the counter is configured using a memory. be able to. That is, even when a large number of cell buffer circuits are mounted, the memory can be used as a counter.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a weighted round robin circuit according to the present invention.
FIG. 2 is a diagram showing an example of an initial state when describing the operation of the weighted round robin circuit according to the first embodiment;
FIG. 3 is a diagram illustrating the number of cells that transition according to the operation of the weighted round robin circuit according to the first embodiment, the count value, and the state of each flag.
FIG. 4 is a diagram showing a processing flow performed within one cell time in the first embodiment.
FIG. 5 is a diagram illustrating the number of cells that change according to the operation of the weighted round robin circuit according to the second embodiment, the count value, and the state of each flag.
FIG. 6 is a diagram showing a processing flow performed within one cell time in the second embodiment.
FIG. 7 is a block diagram showing a conventional weighted round robin circuit.
FIG. 8 is a diagram showing an example of a service to which a conventional weighted round robin circuit is applied.
FIG. 9 is a diagram showing a configuration of a counter using a memory.
[Explanation of symbols]
7 Subtraction circuit 10, 20, 30 Cell buffer circuit, 11, 21, 31 Cell presence / absence flag transmission circuit, 12, 22, 32 Wait presence / absence flag transmission circuit, 13, 23, 33 Count initialization flag transmission circuit, 41 Wait memory 42 count memory, 43 cell output circuit.

Claims

A plurality of cell buffer circuits;
A plurality of cell presence / absence flag sending circuits for sending a cell presence / absence flag provided corresponding to each of the cell buffer circuits;
A plurality of wait presence / absence flag sending circuits for sending a wait presence / absence flag provided corresponding to each of the cell buffer circuits;
A plurality of count initialization flag sending circuits for sending count initialization flags provided corresponding to each of the cell buffer circuits;
A wait memory for storing a wait value corresponding to each cell buffer circuit;
A count memory for storing a count value corresponding to each cell buffer circuit;
A cell output circuit;
Have
When a cell is received, the cell is written into the cell buffer circuit corresponding to the cell, the cell presence / absence flag sending circuit stores the presence / absence of cells in the corresponding cell buffer circuit, and the cell output circuit stores all cell presence / absence flags. The state of the wait presence flag and the count initialization flag is input, and there is a cell in the cell buffer circuit and there is a wait, or there is a cell in the cell buffer circuit and the count initialization flag is significant. For the buffer circuit, one cell buffer circuit is selected by round robin, a cell is output from the cell buffer circuit, and for each cell buffer circuit, a corresponding cell presence flag is displayed in the cell buffer circuit. If there is no weight or the weight flag indicates that there is no weight When all count initialization flags are significant and the count initialization flag corresponding to the cell buffer circuit is insignificant, the count value in the count memory corresponding to the cell to be output is decremented by 1, and the result of subtraction When 0 becomes 0, the wait flag is set to a state in which there is no wait, and if the count initialization flag corresponding to the cell buffer circuit is significant, the count value corresponding to the output cell is set to the wait in the wait memory. A weighted round-robin circuit characterized in that a value obtained by subtracting 1 from the weight value is used as a count value in a corresponding count memory, and a corresponding wait flag is set to a state where there is a weight.

A plurality of cell buffer circuits;
A plurality of cell presence / absence flag sending circuits for sending a cell presence / absence flag provided corresponding to each of the cell buffer circuits;
A plurality of wait presence / absence flag sending circuits for sending a wait presence / absence flag provided corresponding to each of the cell buffer circuits;
A plurality of count initialization flag sending circuits for sending count initialization flags provided corresponding to each of the cell buffer circuits;
A wait memory for storing a wait value corresponding to each cell buffer circuit;
A count memory for storing a count value corresponding to each cell buffer circuit;
A cell output circuit;
Have
When a cell is received, the cell is written into the cell buffer circuit corresponding to the cell, the cell presence / absence flag sending circuit stores the presence / absence of a cell in the corresponding cell buffer circuit, and the cell output circuit stores all the cell presence / absence flags. The state of the wait presence flag and the count initialization flag is input, and there is a cell in the cell buffer circuit and there is a wait, or there is a cell in the cell buffer circuit and the count initialization flag is significant. For the buffer circuit, one cell buffer circuit is selected by round robin, a cell is output from the cell buffer circuit, and for each of the cell buffer circuits, a corresponding cell presence / absence flag is stored in the cell buffer circuit. Indicates that there is no wait, or the wait flag indicates that there is no wait If all count initialization flags are significant, and the count initialization flag corresponding to the cell buffer circuit is insignificant, the count value in the count memory corresponding to the cell to be output is incremented by 1, and the result of the addition is counted. When the value becomes equal to the wait value of the corresponding wait memory, the wait flag is set to a state in which there is no wait, and if the count initialization flag corresponding to the cell buffer circuit is significant, the corresponding to the cell to be output A weighted round robin circuit characterized in that the count value in the count memory is set to 0, the value obtained by adding 1 to 0 is set to the count value of the corresponding count memory, and the corresponding wait flag is set to a wait state. .