JP3637770B2 - Digital demodulator - Google Patents

Digital demodulator Download PDF

Info

Publication number
JP3637770B2
JP3637770B2 JP13945998A JP13945998A JP3637770B2 JP 3637770 B2 JP3637770 B2 JP 3637770B2 JP 13945998 A JP13945998 A JP 13945998A JP 13945998 A JP13945998 A JP 13945998A JP 3637770 B2 JP3637770 B2 JP 3637770B2
Authority
JP
Japan
Prior art keywords
circuit
output
filter
digital demodulator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13945998A
Other languages
Japanese (ja)
Other versions
JPH11331292A (en
Inventor
伸弘 可児
英也 北村
浩一 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP13945998A priority Critical patent/JP3637770B2/en
Publication of JPH11331292A publication Critical patent/JPH11331292A/en
Application granted granted Critical
Publication of JP3637770B2 publication Critical patent/JP3637770B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、CATV等に使用されるディジタル復調装置に関するものである。
【0002】
【従来の技術】
以下、従来のディジタル復調装置について説明する。
【0003】
従来のディジタル復調装置は、図6に示すように入力端子2に接続されたチューナ部1と、このチューナ部1と接続された復調部8とで構成されていた。この復調部8は、チューナ部1の出力が接続されたSAWフィルタ3と、このSAWフィルタ3の出力に接続された検波回路4と、この検波回路4の出力に接続されたベースバンドフィルタ5と、このベースバンドフィルタ5の出力に接続された比較器6と、この比較器6の出力に接続された出力端子7とで構成されていた。
【0004】
そしてこの場合、入力端子2に入力される各ディジタル変調信号の帯域は、図7(a)に示すように非常に広いものであり、6MHz帯域8aに3チャンネル程度挿入されるのが普通であった。したがって、SAWフィルタ3では隣のチャンネルのレベルを十分に落とすことができ、その影響が排除されるので、検波回路4で歪みを生じることは無かった。
【0005】
【発明が解決しようとする課題】
しかしながら、このような従来の構成では、近年のように同一帯域中に多チャンネルの信号を送信したいという要望が高まってきている中、図7(b)に示すように6MHzの帯域8aに例えば60チャンネルという多チャンネルを伝送すると、どうしてもSAWフィルタ3では隣接するディジタル信号を落としきれず、この落としきれなかった隣接チャンネルの信号が検波回路4で歪みとなり、結果的に復調回路の誤りにつながるといった問題があった。
【0006】
本発明は、このような問題点を解決するもので、たとえ狭い帯域に多チャンネルが送られてきても、誤りを生じることなく復調するディジタル復調装置を提供することを目的としたものである。
【0007】
【課題を解決するための手段】
この目的を達成するために本発明のディジタル復調装置は、検波回路とベースバンドフィルタの間に増幅回路を挿入すると共に、前記検波回路の入力は前記増幅回路の増幅度を補完する程度に小さくしたディジタル復調装置としたものである。
【0008】
これにより、たとえ狭い帯域に多チャンネルが送られてきても、誤りを生じることなく復調できる。
【0009】
【発明の実施の形態】
本発明の請求項1に記載の発明は、1MHzあたり1チャンネル以上のディジタル変調信号が入力される入力端子に接続されたチューナ部と、このチューナ部の出力が接続された復調部とから成り、前記復調部は、前記チューナ部の出力が接続されたSAWフィルタと、このSAWフィルタの出力が接続された検波回路と、この検波回路の出力が供給されるベースバンドフィルタと、このベースバンドフィルタの出力が接続された比較回路と、この比較回路の出力が接続された出力端子とを備え、前記検波回路と前記ベースバンドフィルタの間に増幅回路を挿入すると共に、前記検波回路の入力は前記増幅回路の増幅度を補完する程度に小さくしたディジタル復調装置としたものであり、このように検波回路の入力は増幅回路の増幅度を補完する程度に小さくすることにより、たとえ狭い帯域に多チャンネルが送られてきても、入力レベルが低いので、検波回路で歪みを生じることがない。また、検波回路の後には増幅器を設けているため、全体としてのレベルが落ちることもなく、誤りなく復調することができる。
【0010】
請求項2に記載の発明のベースバンドフィルタは、ローパスフィルタの出力に位相補正回路を接続した請求項1に記載のディジタル復調装置であり、このように位相補正回路をいれているため、復調された信号の位相が補正されて誤りなく復調することができる。
【0011】
請求項3に記載の発明のローパスフィルタは、ベッセルタイプあるいはバタワースタイプとした請求項2に記載のものであり、このようにベッセルタイプあるいはバタワースタイプのフィルタを使用することにより、復調された信号の位相の変動を抑え、結果として誤りなく復調することができる。
【0012】
請求項4に記載の発明は、位相補正回路出力に第2のローパスフィルタを接続すると共に、この第2のローパスフィルタはチェビシェフタイプとした請求項2に記載のものであり、このようにチェビシェフタイプのローパスフィルタを入れることにより十分な減衰量を確保することができ、隣接の信号を十分に落とすことができる。
【0013】
請求項5に記載の発明は、SAWフィルタと検波回路との間にアッテネータを挿入した請求項1に記載のディジタル復調装置であり、このようにアッテネータを挿入したことにより、検波回路への入力が小さくなり、検波回路で歪むことはない。
【0014】
請求項6に記載の発明は、SAWフィルタに近接させて検波回路を配置した請求項1に記載のディジタル復調装置であり、このようにSAWフィルタに近づけて検波回路を配置することにより、その間でノイズが入ることは少なくなるので、誤りを生じることを防いでいる。
【0015】
請求項7に記載の発明のチューナ部は、入力端子と、この入力端子に入力された信号が供給されるAGC増幅回路と、このAGC増幅回路の出力が一方の入力に供給されると共に、他方の入力には局部発振回路の出力が接続された混合回路と、この混合回路の出力が供給される出力端子とを備え、前記入力端子と前記AGC増幅回路との間にアッテネータを挿入した請求項1に記載のディジタル復調装置であり、このようにアッテネータを挿入しているので、AGC増幅回路で隣接信号により歪むことはない。
【0016】
請求項8に記載の発明は、チューナ部の混合回路の出力と出力端子の間に局部発振回路の信号を阻止するローパスフィルタを設けた請求項7に記載のディジタル復調装置であり、局部発振回路の信号が復調部に漏れることを抑えている。
【0017】
請求項9に記載の発明は、チューナ部の混合回路とローパスフィルタとの間に中間周波数増幅回路を設けた請求項7に記載のディジタル復調装置であり、中間周波数増幅回路を設けたことにより、混合回路に入る入力レベルを小さくすることができ、混合回路での歪みを小さくすることができる。
【0018】
請求項10に記載の発明は、チューナ部のベースバンドフィルタの出力にAGC検波回路を設け、このAGC検波回路の出力でチューナ部のAGC増幅回路の増幅度を制御する請求項7に記載のディジタル復調装置であり、ベースバンドフィルタの出力にAGC検波回路を設けているので、隣接妨害があったとしても、ベースバンドフィルタで取り除かれるため、その影響を受けることなくAGC電圧を制御することができる。
【0019】
以下、本発明の実施の形態について、図面を用いて説明する。
図1は本発明のディジタル復調装置のブロック図を示している。図1において、11は入力端子12に接続されたチューナ部であり、この入力端子12には、18MHzから42MHzのQPSK変調された信号が注入される。この信号の情報量にあたる伝送レートは、128kbpsで、帯域制限の度合いをきめるロールオフファクタは0.3であるため、この信号の帯域は約83kHzとなる。本システムでは、図7の(b)のように6MHzの帯域8に100kHzステップ間隔で60波の信号を伝送している。そのため、前記チューナ部11は100kHzステップごとに選局できることが必要で、本実施の形態におけるディジタル復調装置の場合、20kHzステップで選局できるように図5のPLL回路39で設定している。前記チューナ部11の出力38は、SAWフィルタ13に接続される。このSAWフィルタ13は、希望信号の上側、下側の隣接チャンネルを通すことは構わないが、その隣々接チャンネルを落とすことが重要である。これは、隣接チャンネルとその隣の隣々接チャンネル間での3次歪みが帯域内(希望信号内)に入り込まないようにするためである。また、帯域内の遅延特性を良くするために、SAWフィルタ13の入出力端子には、信号ラインと直列に0.22uHのコイルを、また、各入出力とグランド間に320pF(220pFと100pFをパラレルに接続)のコンデンサを用いて遅延補正をしている。
【0020】
そして、このSAWフィルタ13には、アッテネータ14が接続される。このアッテネータ14は、SAWフィルタ13の平行出力間にコンデンサと抵抗を設けることにより構成し、約4分の1の増幅度にしている。このアッテネータ14の出力は、I,Q検波器15に接続される。またこのアッテネータ14は、SAWフィルタ13とI,Q検波器15の整合を良くする働きもしている。更に、多チャンネル化に対応するためには、他のチャンネルを誤って受信しないように狭い周波数範囲でのI,Q検波が必要であるため、このI,Q検波器15には水晶発振子を用いた局部発振回路21を設けている。この局部発振回路21は、入力される周波数に追従するように周波数を可変することができる。そして、この水晶発振子を用いることにより、可変できる周波数範囲を狭くすると共に、温度などによる周波数変動を抑え、隣のチャンネルを誤って受信することを防いでいる。
【0021】
このI,Q検波器15の出力は、約4倍の増幅度を有する増幅回路16に接続され、その出力は、ベースバンドフィルタ17に接続される。この増幅回路16はオペアンプで構成されており、増幅度はボリュームを使って、10分の1から20倍程度まで可変できるようになっており、I,Q信号のレベルバランスをとる働きも兼ねている。前記ベースバンドフィルタ17の出力は、比較器18に接続され、この比較器18の出力は、出力端子19に接続される。なお、ここでI,Q検波器15から出力端子19までは、2系統、すなわちI系統とQ系統とがそれぞれ直列に接続されているが、ここでは、まとめて1つのものとして説明している。
【0022】
また、20はベースバンドフィルタ17の出力に接続されたAGC検波回路であり、その検波出力はチューナ部11に接続される。このAGC検波回路20には、サーミスタ抵抗を使って、温度によりAGC検波回路20の出力レベルが変化しないようにしている。また、ここで、重要なことはSAWフィルタ13とI,Q検波器15の間の配線を短くすることである。ここを長くすると、ここのレベルが低いためノイズがのりやすくなる。
【0023】
つぎにベースバンドフィルタ17について説明する。ベースバンドフィルタ17は図2に示すように入力端子21と出力端子22の間に7段のオペアンプで構成されている。そのうちの3段23a,23b,23cでローパスフィルタを構成している。このローパスフィルタは、バイカットa型ローパスフィルタのベッセルタイプを使用している。これは、減衰量を犠牲にしても位相特性を良化させるためこのタイプのものを使用している。つぎにこのローパスフィルタの後に、24a,24bの2段の位相補正回路を用いている。これにより、ベースバンドフィルタ全体の位相の良化をしている。そのつぎには、約10倍の増幅回路25を設け、そのあとに、第2のローパスフィルタ26を接続している。このローパスフィルタ26は、チェビシェフタイプを用い減衰量を十分にとるようにしている。しかし、このタイプのフィルタは遅延特性が悪いため、カットオフをやや高めにし、(正規のカットオフ32kHzに対し、50kHz程度にしている。)遅延特性の影響を少なくして使用している。これにより、70kHz以上の減衰量を確保している。このフィルタの減衰特性を図3に示し、位相特性を図4に示す。
【0024】
図3において、横軸が周波数で、縦軸が減衰特性を示している。希望信号は、0Hzから約41kHzまでを通るが、実際、電力量が多いのは30kHz付近までであるため、30kHz以上では、減衰しているが特性に大きな影響を与えることはない。また、隣接が入る70kHz付近では、約60dB以上の減衰量を確保している。
【0025】
図4において(a)は、ベッセルタイプを用いた位相補正後のベースバンドフィルタの位相特性であり、本実施の形態の遅延特性である(増幅回路25とローパスフィルタ26を含む)。また(b)は、ベッセルタイプを用いた位相補正前のベースバンドフィルタの位相特性(増幅回路25とローパスフィルタ26は含まない)である。更に(c)は、チェビシェフタイプを用いた位相補正前のベースバンドフィルタの位相特性(増幅回路25とローパスフィルタ26は含まない)である。
【0026】
以下、図4の説明を行う。図4の(a),(b),(c)共に、横軸は周波数で、縦軸が遅延である。この縦軸の遅延は、その値自体は問題ないが、帯域内で変動しないように設計する必要がある。本実施の形態の場合、伝送レートが128kbpsであるため、周波数50に示すように約36kHzまで遅延を一定に保つことが大切である。遅延の望ましい値は、伝送レートが128kbpsの場合、約2.2usecであり、実際の特性は、図4(a)で周波数0Hzから36kHz間の遅延変動で示され、51に示すように約2usecとなっている。なお、この値は、遅延補正前のベッセルタイプを用いたフィルタ(b)では、52に示すように約11usec。遅延補正前のチェビシェフタイプを用いたフィルタ(c)では、53に示すように約52usecとなっている。以上の結果より、遅延補正が必要で、フィルタには、ベッセルタイプを使う必要がある。なお、前記したように、チェビシェフタイプを用いたローパスフィルタ26では、カットオフをローパスフィルタ23より18kHz高い周波数に合わせ設計し、遅延の特性を抑えている。
【0027】
つぎにチューナ部11について説明する。チューナ部11は図5に示すように、入力端子12に接続される約6dBアッテネータ30と、このアッテネータ30の出力に接続された同調フィルタ31と、この同調フィルタ31の出力に接続されたAGC増幅回路32と、このAGC増幅回路32の出力に接続された第2の同調フィルタ33と、この第2の同調フィルタ33の出力が一方の入力に接続されると共に、他方の入力には、局部発振回路34の出力が接続された混合回路35と、この混合回路35の出力が接続された中間周波増幅回路36と、この中間周波増幅回路36の出力に接続されたローパスフィルタ37と、このローパスフィルタ37の出力に接続された出力端子38で構成されている。
【0028】
この出力端子38は、図1に示すSAWフィルタ13の入力に接続される。また、局部発振回路34はPLL回路39がループ接続され、インターフェイス40からのデータで選局周波数を確定している。また、AGC増幅回路32のレベル制御端子41は、図1のAGC検波回路20の出力に接続されている。
【0029】
以下、チューナ部11の動作について説明する。図7(b)に示すように、6MHz帯域8の間にQPSK変調された60波の信号(1波が希望信号で、残りの59波は妨害信号)が入力端子12から入力され、アッテネータ30に入る。アッテネータ30は、約6dBの減衰量を持ち、妨害波も含めた全体のレベルが6dB下がる。これにより、隣接妨害入力時においてもAGC増幅回路32で歪みの発生が起こらない。
【0030】
アッテネータ30を通ったQPSK変調信号は、同調フィルタ31に入り、ここで希望波から約4MHz以上離れた妨害信号が減衰される。AGC増幅回路32では、約マイナス40dBから約プラス20dB程度の増幅度を持ち、AGC増幅回路32のレベル制御端子41からのAGC電圧により、入力レベルが45dBuVから65dBuVまで変化しても出力レベルは常に一定に保たれている。
【0031】
第2の同調フィルタ33は、狭帯域特性を確保するために複同調回路で構成されている。ここで希望波から約2MHz以上離れた妨害信号が減衰される。また、この同調フィルタ33は10dB以上の損失を伴うが、これがかえって、混合回路35への入力を下げる働きをしている。
【0032】
混合回路35では、入力される18MHzから42MHzのQPSK変調された信号を45MHzの中間周波数に変換する働きをしている。中間周波増幅器36は、歪みに強く、増幅度の高い素子を採用している。この増幅度は約30dBであり、アッテネータ30から混合回路35までのトータルの増幅度より大きくしている。これにより、AGC増幅回路32のレベル制御端子41からのAGC電圧が、AGC増幅回路32の増幅度を抑えた設定にできるため、混合回路35での歪みを抑えることができる。
【0033】
ローパスフィルタ37は、局部発振回路34から発生する周波数の成分を抑える働きをしている。これは、局部発振回路34の周波数成分が他の不要周波数成分と混ざり合うことにより、必要帯域に不要雑音成分として現れないようにするためである。
【0034】
以上のように本実施の形態によれば、たとえ妨害信号が入力されても、チューナ部、検波回路で歪むことがないため、誤りを発生することなく復調することができる。
【0035】
なお、本実施の形態では、変調方式をQPSK方式としたが、QAM,QPR,BPSK変調方式で変調されたものを復調する場合においても同様な効果が得られる。
【0036】
【発明の効果】
以上のように本発明によれば、検波回路とベースバンドフィルタの間に増幅回路を挿入すると共に、前記検波回路の入力は前記増幅回路の増幅度を補完する程度に小さくしたディジタル復調装置としたので、このように検波回路の入力は増幅回路の増幅度を補完する程度に小さくすることにより、たとえ狭い帯域に多チャンネルが送られてきても、入力レベルが低いので、検波回路で歪みを生じることがない。また、検波回路の後には増幅器を設けているため、全体としてのレベルが落ちることもなく、誤りを生じることなくディジタル復調することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態によるディジタル復調装置のブロック図
【図2】同、ディジタル復調装置に使われるベースバンドフィルタのブロック図
【図3】同、ベースバンドフィルタの減衰特性図
【図4】(a)は、同位相補正後のベッセルタイプの遅延特性図
(b)は、同位相補正前のベッセルタイプの遅延特性図
(c)は、同位相補正前のチェビシェフタイプの遅延特性図
【図5】同、ディジタル復調装置に使われるチューナ部のブロック図
【図6】従来のディジタル復調装置のブロック図
【図7】(a)は、帯域内にチャンネルが少ない場合のディジタル復調信号の伝送形態図
(b)は、帯域内にチャンネルが多い場合のディジタル復調信号の伝送形態図
【符号の説明】
11 チューナ部
12 入力端子
13 SAWフィルタ
14 アッテネータ
15 I,Q検波器
16 増幅回路
17 ベースバンドフィルタ
18 比較器
19 出力端子
20 AGC検波回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a digital demodulator used for CATV and the like.
[0002]
[Prior art]
A conventional digital demodulator will be described below.
[0003]
As shown in FIG. 6, the conventional digital demodulator is composed of a tuner unit 1 connected to the input terminal 2 and a demodulator unit 8 connected to the tuner unit 1. The demodulation unit 8 includes a SAW filter 3 to which the output of the tuner unit 1 is connected, a detection circuit 4 connected to the output of the SAW filter 3, and a baseband filter 5 connected to the output of the detection circuit 4 The comparator 6 is connected to the output of the baseband filter 5, and the output terminal 7 is connected to the output of the comparator 6.
[0004]
In this case, the band of each digital modulation signal input to the input terminal 2 is very wide as shown in FIG. 7A, and it is normal to insert about 3 channels in the 6 MHz band 8a. It was. Therefore, the SAW filter 3 can sufficiently reduce the level of the adjacent channel, and the influence is eliminated. Therefore, the detection circuit 4 has no distortion.
[0005]
[Problems to be solved by the invention]
However, in such a conventional configuration, there is an increasing demand for transmitting a multi-channel signal in the same band as in recent years. As shown in FIG. When a multi-channel channel is transmitted, the adjacent digital signal cannot be dropped by the SAW filter 3 inevitably, and the signal of the adjacent channel that could not be dropped is distorted by the detection circuit 4, resulting in a demodulation circuit error. was there.
[0006]
An object of the present invention is to provide a digital demodulator capable of demodulating without causing an error even when multiple channels are transmitted in a narrow band.
[0007]
[Means for Solving the Problems]
In order to achieve this object, the digital demodulator of the present invention has an amplifier circuit inserted between the detector circuit and the baseband filter, and the input of the detector circuit is made small enough to complement the amplification degree of the amplifier circuit. This is a digital demodulator.
[0008]
As a result, even if multiple channels are transmitted in a narrow band, demodulation can be performed without causing an error.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
The invention according to claim 1 of the present invention comprises a tuner unit connected to an input terminal to which a digital modulation signal of 1 channel or more per 1 MHz is input, and a demodulator unit to which an output of the tuner unit is connected, The demodulation unit includes a SAW filter to which the output of the tuner unit is connected, a detection circuit to which the output of the SAW filter is connected, a baseband filter to which an output of the detection circuit is supplied, and a baseband filter A comparator circuit to which an output is connected; and an output terminal to which an output of the comparator circuit is connected; an amplifier circuit is inserted between the detector circuit and the baseband filter; and an input of the detector circuit is the amplifier This is a digital demodulator that is small enough to complement the amplification level of the circuit. Thus, the input of the detection circuit complements the amplification level of the amplification circuit. By decreasing the extent that, even if have multi-channel is sent to even narrow band, because of the low input level, does not create distortion in the detector circuit. In addition, since an amplifier is provided after the detection circuit, the overall level does not drop, and demodulation can be performed without error.
[0010]
A baseband filter according to a second aspect of the present invention is the digital demodulator according to the first aspect in which the phase correction circuit is connected to the output of the low-pass filter. Since the phase correction circuit is included in this way, the baseband filter is demodulated. The phase of the received signal is corrected and can be demodulated without error.
[0011]
The low-pass filter according to the third aspect of the present invention is the low-pass filter according to the second aspect, which is a Bessel type or a Butterworth type. Thus, by using a Bessel type or Butterworth type filter, Phase fluctuation can be suppressed, and as a result, demodulation can be performed without error.
[0012]
According to a fourth aspect of the present invention, a second low-pass filter is connected to the phase correction circuit output, and the second low-pass filter is a Chebyshev type. By inserting a low-pass filter, a sufficient amount of attenuation can be secured, and adjacent signals can be sufficiently dropped.
[0013]
The invention described in claim 5 is the digital demodulator according to claim 1 in which an attenuator is inserted between the SAW filter and the detector circuit. By inserting the attenuator in this way, the input to the detector circuit is reduced. It will be smaller and will not be distorted by the detector circuit.
[0014]
The invention according to claim 6 is the digital demodulator according to claim 1 in which the detector circuit is arranged close to the SAW filter, and the detector circuit is arranged close to the SAW filter in this manner. Since noises are less likely to occur, errors are prevented.
[0015]
According to a seventh aspect of the present invention, there is provided a tuner unit comprising: an input terminal; an AGC amplifier circuit to which a signal input to the input terminal is supplied; an output of the AGC amplifier circuit is supplied to one input; And an output terminal to which the output of the mixing circuit is supplied, and an attenuator is inserted between the input terminal and the AGC amplifier circuit. 1 and the attenuator is inserted in this manner, the AGC amplifier circuit does not distort the adjacent signal.
[0016]
The invention according to claim 8 is the digital demodulator according to claim 7, wherein the low-pass filter for blocking the signal of the local oscillation circuit is provided between the output of the mixing circuit of the tuner section and the output terminal. Is prevented from leaking to the demodulator.
[0017]
The invention described in claim 9 is the digital demodulator according to claim 7, wherein the intermediate frequency amplifier circuit is provided between the mixer circuit of the tuner section and the low pass filter, and the intermediate frequency amplifier circuit is provided. The input level entering the mixing circuit can be reduced, and distortion in the mixing circuit can be reduced.
[0018]
According to a tenth aspect of the present invention, an AGC detection circuit is provided at the output of the baseband filter of the tuner section, and the amplification degree of the AGC amplification circuit of the tuner section is controlled by the output of the AGC detection circuit. Since it is a demodulator and an AGC detection circuit is provided at the output of the baseband filter, even if there is an adjacent interference, it is removed by the baseband filter, so that it is possible to control the AGC voltage without being affected by it. .
[0019]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a block diagram of a digital demodulator of the present invention. In FIG. 1, reference numeral 11 denotes a tuner connected to an input terminal 12, and a QPSK modulated signal of 18 MHz to 42 MHz is injected into this input terminal 12. The transmission rate corresponding to the information amount of this signal is 128 kbps, and the roll-off factor that determines the degree of band limitation is 0.3. Therefore, the band of this signal is about 83 kHz. In this system, as shown in FIG. 7B, 60-wave signals are transmitted in a 6 MHz band 8 at 100 kHz step intervals. Therefore, the tuner unit 11 needs to be able to select a channel at every 100 kHz step. In the case of the digital demodulator according to the present embodiment, the tuner circuit 11 is set by the PLL circuit 39 of FIG. 5 so that the channel can be selected at a 20 kHz step. The output 38 of the tuner unit 11 is connected to the SAW filter 13. The SAW filter 13 may pass adjacent channels above and below the desired signal, but it is important to drop the adjacent channel. This is to prevent third-order distortion between the adjacent channel and the adjacent adjacent channel from entering the band (desired signal). In order to improve the delay characteristics in the band, the input / output terminal of the SAW filter 13 has a 0.22 uH coil in series with the signal line, and 320 pF (220 pF and 100 pF between each input / output and the ground). The delay is corrected using a capacitor connected in parallel.
[0020]
An attenuator 14 is connected to the SAW filter 13. The attenuator 14 is configured by providing a capacitor and a resistor between the parallel outputs of the SAW filter 13, and has an amplification factor of about ¼. The output of the attenuator 14 is connected to the I and Q detector 15. The attenuator 14 also functions to improve the matching between the SAW filter 13 and the I / Q detector 15. Furthermore, in order to cope with the increase in the number of channels, I and Q detection in a narrow frequency range is necessary so that other channels are not received by mistake. Therefore, a crystal oscillator is provided in the I and Q detector 15. The local oscillation circuit 21 used is provided. The local oscillation circuit 21 can vary the frequency so as to follow the input frequency. By using this crystal oscillator, the frequency range that can be varied is narrowed, frequency fluctuations due to temperature and the like are suppressed, and erroneous reception of the adjacent channel is prevented.
[0021]
The output of the I and Q detector 15 is connected to an amplifier circuit 16 having an amplification factor of about 4 times, and its output is connected to a baseband filter 17. The amplifier circuit 16 is composed of an operational amplifier, and the amplification degree can be varied from 1/10 to 20 times by using a volume, and also serves to balance the level of the I and Q signals. Yes. The output of the baseband filter 17 is connected to a comparator 18, and the output of the comparator 18 is connected to an output terminal 19. Here, from the I and Q detector 15 to the output terminal 19, two systems, that is, the I system and the Q system are connected in series, respectively, but here they are described as one unit. .
[0022]
Reference numeral 20 denotes an AGC detection circuit connected to the output of the baseband filter 17, and the detection output is connected to the tuner unit 11. The AGC detection circuit 20 uses a thermistor resistor so that the output level of the AGC detection circuit 20 does not change with temperature. Here, what is important is to shorten the wiring between the SAW filter 13 and the I / Q detector 15. If this area is lengthened, noise is likely to be applied because the level here is low.
[0023]
Next, the baseband filter 17 will be described. As shown in FIG. 2, the baseband filter 17 includes a seven-stage operational amplifier between the input terminal 21 and the output terminal 22. Of these, the three stages 23a, 23b, and 23c constitute a low-pass filter. This low-pass filter uses a Bessel type of bi-cut a-type low-pass filter. This type is used in order to improve the phase characteristics at the expense of attenuation. Next, after this low-pass filter, a two-stage phase correction circuit of 24a and 24b is used. Thereby, the phase of the whole baseband filter is improved. Next, an amplification circuit 25 of about 10 times is provided, and then a second low-pass filter 26 is connected. The low-pass filter 26 is of a Chebyshev type and has a sufficient attenuation. However, since this type of filter has a poor delay characteristic, it is used with a slightly higher cut-off (less than the normal cut-off of 32 kHz, about 50 kHz) with less influence of the delay characteristic. Thereby, the attenuation amount of 70 kHz or more is ensured. The attenuation characteristic of this filter is shown in FIG. 3, and the phase characteristic is shown in FIG.
[0024]
In FIG. 3, the horizontal axis represents frequency and the vertical axis represents attenuation characteristics. The desired signal passes from 0 Hz to about 41 kHz. Actually, the amount of electric power is large up to around 30 kHz. Therefore, the desired signal is attenuated at 30 kHz or more, but the characteristic is not greatly affected. In addition, an attenuation of about 60 dB or more is secured in the vicinity of 70 kHz where the adjoining enters.
[0025]
4A shows the phase characteristics of the baseband filter after phase correction using the Bessel type, which is the delay characteristics of the present embodiment (including the amplifier circuit 25 and the low-pass filter 26). (B) shows the phase characteristics of the baseband filter using the Bessel type before phase correction (the amplifier circuit 25 and the low-pass filter 26 are not included). Further, (c) is a phase characteristic of the baseband filter using the Chebyshev type before phase correction (the amplifier circuit 25 and the low-pass filter 26 are not included).
[0026]
Hereinafter, the description of FIG. 4 will be given. In FIGS. 4A, 4B, and 4C, the horizontal axis represents frequency and the vertical axis represents delay. The delay on the vertical axis has no problem with the value itself, but must be designed so as not to fluctuate within the band. In this embodiment, since the transmission rate is 128 kbps, it is important to keep the delay constant up to about 36 kHz as shown by the frequency 50. The desired value of the delay is about 2.2 usec when the transmission rate is 128 kbps, and the actual characteristics are shown by the delay variation between the frequency 0 Hz and 36 kHz in FIG. It has become. This value is about 11 usec as shown by 52 in the filter (b) using the Bessel type before delay correction. In the filter (c) using the Chebyshev type before delay correction, as indicated by 53, it is about 52 usec. From the above results, delay correction is necessary, and it is necessary to use a Bessel type filter. As described above, in the low-pass filter 26 using the Chebyshev type, the cutoff is designed in accordance with a frequency 18 kHz higher than that of the low-pass filter 23 to suppress delay characteristics.
[0027]
Next, the tuner unit 11 will be described. As shown in FIG. 5, the tuner unit 11 includes an approximately 6 dB attenuator 30 connected to the input terminal 12, a tuning filter 31 connected to the output of the attenuator 30, and an AGC amplification connected to the output of the tuning filter 31. A circuit 32, a second tuning filter 33 connected to the output of the AGC amplifier circuit 32, and an output of the second tuning filter 33 is connected to one input, and the other input has a local oscillation A mixing circuit 35 to which the output of the circuit 34 is connected, an intermediate frequency amplifying circuit 36 to which the output of the mixing circuit 35 is connected, a low pass filter 37 connected to the output of the intermediate frequency amplifying circuit 36, and the low pass filter The output terminal 38 is connected to 37 outputs.
[0028]
The output terminal 38 is connected to the input of the SAW filter 13 shown in FIG. Further, the local oscillation circuit 34 is connected to the PLL circuit 39 in a loop, and the channel selection frequency is determined by data from the interface 40. The level control terminal 41 of the AGC amplifier circuit 32 is connected to the output of the AGC detection circuit 20 of FIG.
[0029]
Hereinafter, the operation of the tuner unit 11 will be described. As shown in FIG. 7B, a 60-wave signal (one wave is a desired signal and the remaining 59 waves are interference signals) that are QPSK modulated during the 6 MHz band 8 is input from the input terminal 12, and the attenuator 30. to go into. The attenuator 30 has an attenuation of about 6 dB, and the entire level including the interference wave is reduced by 6 dB. Thus, no distortion occurs in the AGC amplifier circuit 32 even when adjacent interference is input.
[0030]
The QPSK modulated signal that has passed through the attenuator 30 enters the tuning filter 31, where the interference signal that is about 4 MHz or more away from the desired wave is attenuated. The AGC amplifier circuit 32 has an amplification degree of about minus 40 dB to about plus 20 dB, and the output level is always maintained even when the input level changes from 45 dBuV to 65 dBuV due to the AGC voltage from the level control terminal 41 of the AGC amplifier circuit 32. It is kept constant.
[0031]
The second tuning filter 33 is composed of a double tuning circuit in order to ensure a narrow band characteristic. Here, the interference signal separated from the desired wave by about 2 MHz or more is attenuated. The tuning filter 33 has a loss of 10 dB or more. On the other hand, the tuning filter 33 serves to lower the input to the mixing circuit 35.
[0032]
The mixing circuit 35 serves to convert an input 18 MHz to 42 MHz QPSK modulated signal to an intermediate frequency of 45 MHz. The intermediate frequency amplifier 36 employs an element that is resistant to distortion and has a high degree of amplification. This amplification degree is about 30 dB, which is larger than the total amplification degree from the attenuator 30 to the mixing circuit 35. Thereby, since the AGC voltage from the level control terminal 41 of the AGC amplifier circuit 32 can be set to suppress the amplification degree of the AGC amplifier circuit 32, distortion in the mixing circuit 35 can be suppressed.
[0033]
The low-pass filter 37 functions to suppress a frequency component generated from the local oscillation circuit 34. This is to prevent the frequency component of the local oscillation circuit 34 from appearing as an unnecessary noise component in the necessary band by mixing with other unnecessary frequency components.
[0034]
As described above, according to the present embodiment, even if an interference signal is input, it is not distorted by the tuner unit and the detection circuit, so that it can be demodulated without causing an error.
[0035]
In this embodiment, the modulation method is the QPSK method, but the same effect can be obtained when demodulating a signal modulated by the QAM, QPR, or BPSK modulation method.
[0036]
【The invention's effect】
As described above, according to the present invention, a digital demodulator is provided in which an amplifier circuit is inserted between the detector circuit and the baseband filter, and the input of the detector circuit is made small enough to complement the amplification degree of the amplifier circuit. Therefore, by making the input of the detection circuit small enough to complement the amplification degree of the amplification circuit in this way, even if multiple channels are sent to a narrow band, the input level is low, so distortion occurs in the detection circuit. There is nothing. In addition, since an amplifier is provided after the detection circuit, it is possible to perform digital demodulation without causing an error and without reducing the overall level.
[Brief description of the drawings]
1 is a block diagram of a digital demodulator according to an embodiment of the present invention. FIG. 2 is a block diagram of a baseband filter used in the digital demodulator. FIG. 3 is an attenuation characteristic diagram of the baseband filter. 4A is a Bessel type delay characteristic diagram after phase correction (b) is a Bessel type delay characteristic diagram before phase correction (c) is a Chebyshev type delay characteristic diagram before phase correction. 5 is a block diagram of a tuner unit used in the digital demodulator. FIG. 6 is a block diagram of a conventional digital demodulator. FIG. 7A is a diagram of a digital demodulated signal when there are few channels in the band. Transmission diagram (b) is a diagram of digital demodulated signal transmission when there are many channels in the band.
DESCRIPTION OF SYMBOLS 11 Tuner part 12 Input terminal 13 SAW filter 14 Attenuator 15 I, Q detector 16 Amplifier circuit 17 Baseband filter 18 Comparator 19 Output terminal 20 AGC detector circuit

Claims (10)

1MHzあたり1チャンネル以上のディジタル変調信号が入力される入力端子に接続されたチューナ部と、このチューナ部の出力が接続された復調部とから成り、前記復調部は、前記チューナ部の出力が接続された表面弾性波(以下SAWという)フィルタと、このSAWフィルタの出力が接続された検波回路と、この検波回路の出力が供給されるベースバンドフィルタと、このベースバンドフィルタの出力が接続された比較回路と、この比較回路の出力が接続された出力端子とを備え、前記検波回路と前記ベースバンドフィルタの間に増幅回路を挿入すると共に、前記検波回路の入力は前記増幅回路の増幅度を補完する程度に小さくしたディジタル復調装置。A tuner unit connected to an input terminal to which a digital modulation signal of 1 channel or more per 1 MHz is input and a demodulator unit to which an output of the tuner unit is connected. The demodulator unit is connected to an output of the tuner unit. Surface acoustic wave (hereinafter referred to as SAW) filter, a detection circuit to which the output of the SAW filter is connected, a baseband filter to which the output of the detection circuit is supplied, and an output of the baseband filter are connected A comparator circuit and an output terminal to which the output of the comparator circuit is connected, and an amplifier circuit is inserted between the detector circuit and the baseband filter, and the input of the detector circuit determines the amplification factor of the amplifier circuit. Digital demodulator that is small enough to complement. ベースバンドフィルタは、ローパスフィルタの出力に位相補正回路を接続した請求項1に記載のディジタル復調装置。The digital demodulator according to claim 1, wherein the baseband filter has a phase correction circuit connected to an output of the low-pass filter. ローパスフィルタは、ベッセルタイプあるいはバタワースタイプとした請求項2に記載のディジタル復調装置。The digital demodulator according to claim 2, wherein the low-pass filter is a Bessel type or a Butterworth type. 位相補正回路出力に第2のローパスフィルタを接続すると共に、この第2のローパスフィルタはチェビシェフタイプとした請求項2に記載のディジタル復調装置。3. The digital demodulator according to claim 2, wherein a second low-pass filter is connected to the output of the phase correction circuit, and the second low-pass filter is a Chebyshev type. SAWフィルタと検波回路との間にアッテネータを挿入した請求項1に記載のディジタル復調装置。The digital demodulator according to claim 1, wherein an attenuator is inserted between the SAW filter and the detection circuit. SAWフィルタに近接させて検波回路を配置した請求項1に記載のディジタル復調装置。The digital demodulator according to claim 1, wherein a detector circuit is arranged close to the SAW filter. チューナ部は入力端子と、この入力端子に入力された信号が供給されるAGC増幅回路と、このAGC増幅回路の出力が一方の入力に供給されると共に、他方の入力には局部発振回路の出力が接続された混合回路と、この混合回路の出力が供給される出力端子とを備え、前記入力端子と前記AGC増幅回路との間にアッテネータを挿入した請求項1に記載のディジタル復調装置。The tuner unit has an input terminal, an AGC amplifier circuit to which a signal input to the input terminal is supplied, an output of the AGC amplifier circuit is supplied to one input, and the other input is an output of the local oscillation circuit. The digital demodulator according to claim 1, further comprising: a mixing circuit connected to each other; an output terminal to which an output of the mixing circuit is supplied; and an attenuator inserted between the input terminal and the AGC amplifier circuit. チューナ部の混合回路の出力と出力端子の間に局部発振回路の信号を阻止するローパスフィルタを設けた請求項7に記載のディジタル復調装置。8. The digital demodulator according to claim 7, wherein a low pass filter for blocking a signal of the local oscillation circuit is provided between the output of the mixing circuit of the tuner section and the output terminal. チューナ部の混合回路とローパスフィルタとの間に中間周波数増幅回路を設けた請求項7に記載のディジタル復調装置。8. The digital demodulator according to claim 7, wherein an intermediate frequency amplifier circuit is provided between the mixing circuit of the tuner section and the low pass filter. ベースバンドフィルタの出力にAGC検波回路を設け、このAGC検波回路の出力でチューナ部のAGC増幅回路の増幅度を制御する請求項7に記載のディジタル復調装置。8. The digital demodulator according to claim 7, wherein an AGC detection circuit is provided at the output of the baseband filter, and the amplification degree of the AGC amplifier circuit of the tuner unit is controlled by the output of the AGC detection circuit.
JP13945998A 1998-05-21 1998-05-21 Digital demodulator Expired - Fee Related JP3637770B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13945998A JP3637770B2 (en) 1998-05-21 1998-05-21 Digital demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13945998A JP3637770B2 (en) 1998-05-21 1998-05-21 Digital demodulator

Publications (2)

Publication Number Publication Date
JPH11331292A JPH11331292A (en) 1999-11-30
JP3637770B2 true JP3637770B2 (en) 2005-04-13

Family

ID=15245723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13945998A Expired - Fee Related JP3637770B2 (en) 1998-05-21 1998-05-21 Digital demodulator

Country Status (1)

Country Link
JP (1) JP3637770B2 (en)

Also Published As

Publication number Publication date
JPH11331292A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
KR100257475B1 (en) Automatic gain control apparatus for a digital television signal receiver
EP0363205B1 (en) FM tuner having phase locked loop FM demodulation circuit
JPH1093367A (en) Receiver
JP4561154B2 (en) High frequency equipment
JP3229846B2 (en) How to reduce carrier recovery time in high definition television receivers.
JP3637770B2 (en) Digital demodulator
KR100382434B1 (en) Device that has a digital signal processing network
JP3562967B2 (en) QPSK modulated signal receiving unit
KR100707876B1 (en) A polyphase receiver, an integrated receiver, and an integrated transceiver
US4249038A (en) Stereo decoder with 19KHz-pilot suppression and improved oscillator phase locking
KR19990060480A (en) Digital residual sideband demodulation device
US7280616B2 (en) Optimizing a filter bandwidth in a digital receiver
JP2000324186A (en) Device and method for reception
US4580284A (en) Pilot tone cancelling circuit for AM stereo decoder
US20080253485A1 (en) Broadcast receiving apparatus and method for receiving broadcast signal
JP2924198B2 (en) CS broadcast receiver
US7366233B1 (en) Assembly for measurement demodulation and modulation error detection of a digitally modulated receive signal
KR100438068B1 (en) Frequency and Phase Locked Loop system of digital repeater and receiver
JPH07326980A (en) Receiver for mobile communication
KR20010042028A (en) Demodulator circuits
JPH11205204A (en) Demoduiator
US9325441B2 (en) Signal reception multi-tuner system and corresponding method
JP3804093B2 (en) Receiver
JP2001332992A (en) Filter circuit, receiver and signal-filtering method
JP2007088880A (en) Tuner

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040106

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050103

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees