JP3633889B2

JP3633889B2 - Amplifier circuit with level shift circuit

Info

Publication number: JP3633889B2
Application number: JP2001213780A
Authority: JP
Inventors: 篤峯岸
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 2000-09-29
Filing date: 2001-07-13
Publication date: 2005-03-30
Anticipated expiration: 2021-07-13
Also published as: JP2002176322A

Description

【０００１】
【発明の属する技術分野】
この発明は、例えば、オシロスコープのような計測機器の増幅回路に用いて好適なレベルシフト回路付き増幅回路に関する。
【０００２】
【従来の技術】
オシロスコープでは、計測して波形表示する対象は、直流から高周波信号帯域までの広帯域にわたる。また、最近のオシロスコープでは、数１００ＭＨｚ〜数ＧＨｚの信号を扱う必要があるため、高速性も要求されている。オシロスコープに用いられる増幅回路は、通常、ＩＣ（半導体集積回路）化されるが、上述の広帯域および高速性の要求を満足するものとされている。
【０００３】
ところで、半導体集積回路プロセスにおいては、高速性を達成するためには周波数特性の優れているＮＰＮトランジスタを使って設計するのが望ましい。
【０００４】
ＩＣ内部では、増幅回路は一般的に差動増幅回路で構成されるが、ＮＰＮトランジスタのみを使って多段の増幅回路を構成すると、出力電位が次第に正方向にシフトしてしまうという問題点があった。
【０００５】
図３は、差動増幅回路を２段、カスケードに接続（縦続接続）した増幅回路１５０の構成を説明するための図である。この図３において、１０１，１０２および２０１，２０２は、それぞれ、エミッタ接地差動増幅回路１００および２００を構成するＮＰＮトランジスタである。１０３，１０４および２０３，２０４は、それぞれ、差動増幅回路１００および２００の負荷抵抗、１０５，１０６および２０５，２０６は、それぞれ、差動増幅回路１００および２００のエミッタ負帰還抵抗、１０７および２０７は、それぞれ、差動増幅回路１００および２００の定電流源である。そして、１５１は、増幅回路１５０の差動入力端子、１５２は増幅回路１５０の差動出力端子である。
【０００６】
差動増幅回路１００および２００において、負荷抵抗１０５，１０６および２０５，２０６の一端側は、それぞれ正電源ＶＣＣに接続され、負荷抵抗１０５，１０６および２０５，２０６の他端側は、それぞれＮＰＮトランジスタ１０１，１０２および２０１，２０２のコレクタに接続されている。
【０００７】
また、定電流源１０７，２０７の一端は、それぞれ負電源ＶＥＥに接続され、定電流源１０７，２０７の他端は、エミッタ負帰還抵抗１０３と１０４との接続中点およびエミッタ負帰還抵抗２０３と２０４との接続中点に接続されている。
【０００８】
そして、ＮＰＮトランジスタ１０１，１０２のコレクタ（差動増幅回路１００の出力端）は、それぞれＮＰＮトランジスタ２０１，２０２のベース（差動増幅回路２００の入力端）に接続されている。
【０００９】
上記のような構成のカスケード２段接続差動増幅回路からなる増幅回路１５０においては、差動入力端子１５１の対の入力で同相に変化する電圧Ｖｉｎ（ｃｏｍｍｏｎ）と、出力端子１５２の対の出力で同相に変化する電圧Ｖｏｕｔ（ｃｏｍｍｏｎ）との関係は、
Ｖｏｕｔ（ｃｏｍｍｏｎ）＞Ｖｉｎ（ｃｏｍｍｏｎ）
となる。以下、この明細書において、差動入力および差動出力において、同相に変化する電圧をコモンモード電圧という。
【００１０】
上述したオシロスコープなどの計測装置のような、直流から高周波までの広帯域アプリケーションにおいては、出力端子１５２のコモンモード電圧Ｖｏｕｔ（ｃｏｍｍｏｎ）は、０Ｖ付近であることが望ましく、このような出力端子１５２でのコモンモード電圧の上昇の問題を改善する必要がある。
【００１１】
例えば、図４に示すように、増幅回路１５０の２段目の差動増幅回路を、ＰＮＰトランジスタ２０８、２０９で構成された差動増幅回路２００Ｐとするようにすれば、入力端子１５１のコモンモード電圧Ｖｉｎ（ｃｏｍｍｏｎ）と、出力端子１５２のコモンモード電圧Ｖｏｕｔ（ｃｏｍｍｏｎ）とをほぼ同電位にすることができる。
【００１２】
しかし、この図４の構成の場合には、一般に高周波特性に劣るＰＮＰトランジスタを用いて２段目の差動増幅回路２００Ｐを構成しているので、増幅回路１５０全体の高速性が損なわれるという欠点がある。
【００１３】
そこで、オシロスコープなどの計測機器のように、高速で、かつ、直流から高周波までの広帯域アプリケーションに用いることができる増幅回路を構成する場合には、図３に示すようなＮＰＮトランジスで各段の差動増幅回路１００、２００を構成すると共に、出力端子１５２のコモンモード電圧を０Ｖ付近にレベルシフトするレベルシフト回路を、増幅回路１５０の差動出力端子１５２の後に接続するようにしている。
【００１４】
図５は、増幅回路１５０にレベルシフト回路が付加された増幅回路１６０の一例を説明するための図で、図３と同一の構成要素には同一の符号を付してある。
【００１５】
図５において、３００はレベルシフト回路であり、その差動出力端子１５３が、この例の場合の増幅回路１５０の差動出力端子となる。このレベルシフト回路３００は、ＮＰＮトランジスタ３０１，３０２と、直列にｎ段接続されたダイオード群３０３，３０４、定電流源３０５，３０６とからなる。
【００１６】
レベルシフト回路３００のＮＰＮトランジスタ３０１，３０２のベースは、最終段の差動増幅回路２００のＮＰＮトランジスタ２０１，２０２のコレクタ、つまり、出力端子１５２に接続され、ＮＰＮトランジスタ３０１，３０２のコレクタは、正電源ＶＣＣに接続され、ＮＰＮトランジスタ３０１，３０２のエミッタは、直列にｎ段接続されたダイオード群３０３，３０４の一端（アノード側）に接続されている。ダイオード群３０３，３０４の他端（カソード側）は、定電流源３０５，３０６の一端に接続され、定電流源３０５，３０６の他端は負電源ＶＥＥに接続されている。
【００１７】
そして、この例の場合の増幅回路１６０の差動出力端子１６２は、ダイオード群３０３，３０４のそれぞれの他端（カソード側）から出力信号を取り出している。
【００１８】
図５の構成において、レベルシフト回路３００の電圧シフト量Ｖｓｆｔは、ＮＰＮトランジスタ３０１，３０２のベース−エミッタ間電圧をＶｂｅ、直列接続されたダイオード群３０３，３０４のダイオード１個あたりのアノード−カソード間電圧（ダイオードの順方向電圧）をＶｆとすると、次のように表される。
【００１９】
Ｖｓｆｔ＝Ｖｂｅ＋ｎ×Ｖｆ
したがって、必要とするレベルシフト量に応じて、ダイオード群３０３，３０４におけるダイオードの直列接続数ｎを選べばよい。
【００２０】
しかし、従来使われてきた上述のようなレベルシフト回路３００では、温度変化によって、ＮＰＮトランジスタ３０１，３０２のベース−エミッタ間電圧Ｖｂｅおよびダイオードの順方向電圧Ｖｆが変化するため、レベルシフト量を一定に保てないという欠点があった。
【００２１】
例えばＶｂｅ＝Ｖｆ＝０．７Ｖ、ｎ＝５とすると、レベルシフト量Ｖｓｆｔ＝４．２Ｖとなるが、ＶｂｅおよびＶｆの温度変化として、例えばその代表的な値−２ｍＶ／℃があった場合、１００℃の温度変化で、１．２Ｖのレベルシフト量変化が発生してしまうことになる。
【００２２】
また、上述の図５の構成の場合、正電源ＶＣＣの電圧変動や、定電流源２０７の変動によっても、差動出力端子１６２のコモンモード電圧が変動するという欠点があった。
【００２３】
このような温度変化の影響や電源変動の影響を防いで、差動出力端子１６２のコモンモード電圧を０Ｖ付近に固定するための構成として、図６に示すような増幅回路構成が用いられてきた。図６において、図３から図５と同一の構成要素には同一の符号を付している。
【００２４】
この図６の例においては、ダイオード群３０３の他端（カソード側）とダイオード群３０４の他端（カソード側）との間、つまり、対の出力端子１６２の間には、抵抗３０７および３０８が直列に接続される。これら抵抗３０７，３０８の抵抗値は、互いに等しく、かつ、対の出力端子１６２につながる負荷抵抗に比べて十分大きな値、例えば、１ｋΩ〜数ｋΩとされる。このような大きな抵抗値にするのは、抵抗３０７、３０８が負荷として見えないようにするためである。
【００２５】
そして、抵抗３０７と抵抗３０８との接続中点３０９は演算増幅器３０の負入力端子に接続される。この例では、演算増幅器３０の正入力端子は０Ｖに設定される。演算増幅器３０の出力端子は、最終段の差動増幅回路２００の負荷抵抗２０５と負荷抵抗２０６との接続中点２０８に接続される。
【００２６】
以上のような構成においては、抵抗３０７と抵抗３０８との接続中点３０９には、差動出力端子１６２の差動出力の平均値、つまり、コモンモード電圧が発生する。そして、この接続中点３０９に得られるコモンモード電圧には、トランジスタ３０１，３０２のベース−エミッタ間電圧Ｖｂｅおよびダイオード群３０３，３０４の順方向電圧Ｖｆの温度変化分も含まれる。
【００２７】
そして、演算増幅器３０は、この接続中点３０９に得られるコモンモード電圧が、０Ｖになるように、負荷抵抗２０５と負荷抵抗２０６との接続中点２０８の電圧を制御する。
【００２８】
こうして、図６のように構成したレベルシフト回路付きの増幅回路１６０によれば、演算増幅器３０の帰還作用で、レベルシフト回路３００のレベルシフト量が温度変化しても、差動出力端子１６２のコモンモード電圧を安定化することができる。
【００２９】
【発明が解決しようとする課題】
しかしながら、図６の構成においては、増幅回路１６０の入力として、差動増幅回路１００、２００が飽和するような入力があると、差動出力端子１６２に現れる出力波形には歪みが発生するという欠点がある。
【００３０】
図７は、上述のような増幅回路に、差動増幅回路が飽和するようなパルスを入力したときの動作を示したもので、図７（Ａ）に示す波形４０１および４０２は、演算増幅器３０による帰還がない場合に差動出力端子１６２に得られる差動出力波形であり、また、図７（Ｂ）に示す波形４０３および４０４は、図６のように、演算増幅器３０による帰還がある場合に差動出力端子１６２に得られる差動出力波形である。
【００３１】
図７（Ａ）の場合には、コモンモード電圧分のシフトはあるものの、出力波形４０１の正方向の振幅と出力波形４０２の負方向の振幅との間にはアンバランスがほとんど生じていない。
【００３２】
一方、図７（Ｂ）の演算増幅器３０による帰還がある場合には、差動増幅回路が飽和したときには、差動出力波形４０３および４０４において、正方向の振幅と負方向の振幅にアンバランスが生じ、差動出力端子１６２に現れる波形４０３、４０４に歪みが生じていることがわかる。
【００３３】
この波形歪みが生じる理由は、差動増幅回路が飽和したときには、差動出力の正方向の振幅と負方向の振幅のアンバランスのため、抵抗３０７と抵抗３０８との接続中点の電圧が差動出力端子１６２のコモンモード電圧に等しくなくなるためである。すなわち、演算増幅器３０の負入力端子に入力される信号が、図７（Ｂ）の点線４０５で示すように、パルス状に変動することとなり、演算増幅器３０の応答時間の範囲で、負荷抵抗２０５および負荷抵抗２０６の接続中点の電圧が変動するために、波形歪みが発生する。
【００３４】
この現象は演算増幅器３０の開ループ利得が高いときに、より顕著になり、例えばオシロスコープでは、増幅回路１６０の入力として過大入力があった後に、数マイクロ秒のオーダで波形観測が不可能になる場合がある。
【００３５】
オシロスコープでは、パルスの立ち上がりや立ち下がり、０Ｖ近傍の波形を精細に観測する場合など、入力パルスの振幅を拡大して表示するようにする場合があり、このような場合には、増幅回路１６０の入力は、差動増幅回路１００、２００が飽和するようなものとなる。
【００３６】
したがって、オシロスコープに、このようなレベルシフト回路付き増幅回路１６０が用いられた場合、その入力として、差動増幅回路が飽和するようなものが入力されたときにも、できるだけ波形歪みが生じないようにすることは重要である。特に、ナノ秒オーダでの波形観測を行なう場合のある最近の広帯域のオシロスコープにとっては、過大入力があった後に数マイクロオーダで波形観測ができなくなるのは非常に大きな問題であり、過大入力が入った後にできるだけ速く波形観測ができるようにすることが重要である。
【００３７】
回路１６０の差動出力端子１６２の差動出力についての同様の波形歪みは、負荷抵抗２０５，２０６の抵抗値のばらつきや、抵抗３０７，３０８の抵抗値のばらつきでも発生する。これらの抵抗２０５、２０６、３０７、３０８の抵抗値にばらつきがある場合には、増幅回路１５０の差動増幅回路１００、２００が飽和しない場合にも、回路１６０の差動出力端子１６２に現れる出力波形には歪みが発生することになる。
【００３８】
以上のように、図６に示したレベルシフト回路付きの増幅回路１６０では、原理的には温度変動、電源変動等の影響によらず、出力コモンモード電圧を一定に保てるが、実際には、入力に大きな振幅が入ってきて、差動増幅回路が飽和したり、抵抗のばらつきがあったりした場合に、差動出力に波形歪みが発生するという欠点があった。
【００３９】
この発明は、以上の問題に鑑みて、増幅回路を構成する差動増幅回路の飽和時や、抵抗のばらつきによっても、波形歪みを発生しない、モノリシックＩＣ化に適した高精度なレベルシフト回路付きの増幅回路を提供することを目的とするものである。
【００４０】
【課題を解決するための手段】
上記課題を解決するために、この発明によるレベルシフト回路付き増幅回路は、
差動入力端子と差動出力端子とを備え、差動増幅回路を任意の段数、縦続接続した第１の増幅回路と、
前記第１の増幅回路の前記差動出力端子に接続され、前記第１の増幅回路の差動出力をレベルシフトして出力するための差動出力端子を備える第１のレベルシフト回路と、
前記第１の増幅回路の前記差動出力端子に最も近い差動増幅回路と等価なものであって、前記第１の増幅回路の前記差動出力端子に最も近い前記差動増幅回路と電源が共通とされる共に、所定の入力が供給される第２の増幅回路と、
前記第２の増幅回路の出力をレベルシフトする、前記第１のレベルシフト回路と等価な第２のレベルシフト回路と、
前記第２のレベルシフト回路の直流出力電圧を一定に保つように、前記差動出力端子に最も近い前記差動増幅回路および前記第２の増幅回路の電源電圧を制御する演算増幅器と
を備えることを特徴とする。
【００４１】
【作用】
上記の構成のレベルシフト回路付き増幅回路においては、第１のレベルシフト回路の電圧シフト量変動と、第２のレベルシフト回路の電圧シフト量変動とは等しくなる。したがって、直流電圧のみを出力する第２のレベルシフト回路の出力電圧を一定に保つように演算増幅器で帰還をかけることにより、第１のレベルシフト回路の出力のコモンモード電圧も一定に保つことができる。
【００４２】
さらに、第１の差動増幅回路に過大振幅が入力されて飽和した場合にも、第２の差動増幅回路および第２のレベルシフト回路には直流電圧しか現れないので、安定した帰還動作が可能になり、図７（Ｂ）のような波形歪みが発生しない。
【００４３】
【発明の実施の形態】
以下、この発明によるレベルシフト回路付き増幅回路の実施の形態を、図面を参照して説明する。
【００４４】
［第１の実施の形態］
図１は、第１の実施の形態のレベルシフト付き増幅回路１６０の回路構成を示す図で、この第１の実施の形態は、前述の例と同様に、２段の差動増幅回路１００、２００をカスケードに接続（縦続接続）した増幅回路を第１の増幅回路１５０とした場合の例であり、かつ、ＩＣ化されたものである。そして、この実施の形態では、前述の場合と同様に、差動出力端子１６２に得られる差動出力のコモンモード電圧を、０Ｖにする場合である。なお、図１において、前述の図３から図６の回路と同一の構成要素には同一の符号を付している。
【００４５】
この第１の実施の形態において、第１の増幅回路１５０は、差動増幅回路１００と差動増幅回路２００との２段の差動増幅回路からなり、差動入力端子１５１と、差動出力端子１５２とを備える。差動増幅回路２００は、差動出力端子１５２に最も近い差動増幅回路である。前述もしたように、差動増幅回路１００は、ＮＰＮトランジスタ１０１，１０２からなるエミッタ接地差動増幅回路の構成であり、また、差動増幅回路２００は、ＮＰＮトランジスタ２０１，２０２からなるエミッタ接地差動増幅回路の構成である。
【００４６】
１０５，１０６および２０５，２０６は、それぞれ、差動増幅回路１００および２００の負荷抵抗、１０７，２０７は、それぞれ、差動増幅回路１００および２００の定電流源、１０３，１０４および２０３，２０４は、それぞれ、差動増幅回路１００および２００のエミッタ負帰還抵抗である。
【００４７】
差動増幅回路１００の負荷抵抗１０５，１０６の一端側は互いに接続され、その接続点は、正電源ＶＣＣに接続される。また、負荷抵抗１０５，１０６の他端側は、ＮＰＮトランジスタ１０１，１０２のコレクタに、それぞれ接続されている。ＮＰＮトランジスタ１０１，１０２のエミッタは、エミッタ負帰還抵抗１０３，１０４を通じて互いに接続されており、それらエミッタ負帰還抵抗１０３，１０４の接続中点は、定電流源１０７の一端に接続され、定電流源１０７の他端は負電源ＶＥＥに接続されている。
【００４８】
差動増幅回路２００の負荷抵抗２０５，２０６の一端側は互いに接続され、その接続点２０８は、演算増幅器３０の出力端に接続される。負荷抵抗２０５，２０６の他端側は、ＮＰＮトランジスタ２０１，２０２のコレクタに、それぞれ接続されている。ＮＰＮトランジスタ２０１，２０２のエミッタは、エミッタ負帰還抵抗２０３，２０４を通じて互いに接続されており、それらエミッタ負帰還抵抗２０３，２０４の接続中点は、定電流源２０７の一端に接続され、定電流源２０７の他端は負電源ＶＥＥに接続されている。
【００４９】
そして、差動入力端子１５１からの差動入力は、差動増幅回路１００のＮＰＮトランジスタ１０１，１０２のベースに供給される。差動増幅回路１００のＮＰＮトランジスタ１００、１０１のコレクタは、それぞれ、差動増幅回路２００のＮＰＮトランジスタ２０１，２０２のベースに接続されている。
【００５０】
３００は第１のレベルシフト回路であり、増幅回路１６０の差動出力端子１６２と、第１の増幅回路１５０の差動出力端子１５２との間に設けられている。この第１のレベルシフト回路３００は、ＮＰＮトランジスタ３０１，３０２と、直列にｎ段接続されたダイオード群３０３，３０４、定電流源３０５，３０６とからなる。
【００５１】
第１のレベルシフト回路３００のＮＰＮトランジスタ３０１，３０２のベースは、第１の増幅回路１５０の最終段の差動増幅回路２００のＮＰＮトランジスタ２０１，２０２のコレクタに接続され、ＮＰＮトランジスタ３０１，３０２のコレクタは、正電源ＶＣＣに接続され、ＮＰＮトランジスタ３０１，３０２のエミッタは、直列にｎ段接続されたダイオード群３０３，３０４の一端（アノード側）に接続されている。ダイオード群３０３，３０４の他端（カソード側）は、定電流源３０５，３０６の一端に接続され、定電流源３０５，３０６の他端は負電源ＶＥＥに接続されている。
【００５２】
そして、増幅回路１６０の差動出力端子１６２は、ダイオード群３０３，３０４のそれぞれの他端（カソード側）から導出されている。必要とするレベルシフト量に応じて、ダイオード群３０３，３０４におけるダイオードの直列接続数ｎが選ばれる。
【００５３】
１０は、差動増幅回路２００と等価な第２の増幅回路である。この第２の増幅回路１０は、第１の増幅回路１５０の出力段の差動増幅回路２００の差動出力のコモンモード電圧と等しい電圧を得るためのものである。したがって、完璧を期すのであれば、初段の差動増幅回路１００と等価の増幅回路部分をも含むような構成とした方が良いが、縦続接続の多段の差動増幅回路では同相信号除去比（ＣＭＲＲ；ＣｏｍｍｏｎＭｏｄｅＲｅｊｅｃｔｉｏｎＲａｔｉｏ）により前段の影響はほとんど受けないので、この実施の形態のように、最終段の差動増幅回路２００に等価な第２の増幅回路１０を設けるだけで十分である。
【００５４】
第２の増幅回路１０は、この例では、ＮＰＮトランジスタ１１と、その負荷抵抗１２と、そのエミッタ負帰還抵抗１３と、定電流源１４と、直流電圧を出力する電源１５とを備えて構成されている。
【００５５】
そして、第２の増幅回路１０のＮＰＮトランジスタ１１のコレクタは、第２のレベルシフト回路２０に接続されると共に、負荷抵抗１２を通じて差動増幅回路２００の負荷抵抗２０５および２０６の接続中点に接続されている。また、ＮＰＮトランジスタ１１のエミッタは、抵抗１３を通じて定電流源１４の一端に接続され、この定電流源１４の他端は負電源ＶＥＥに接続されている。そして、ＮＰＮトランジスタ１１のベースには、直流電源１５からの固定の直流電圧が入力されている。
【００５６】
直流電源１５は、例えば、差動入力端子１５１の入力電圧が０Ｖのときに、第１の増幅回路１５０の最終段の差動増幅回路２００の差動出力に現れる、入力に対するコモンモード電圧の上昇分に相当する電圧値のものとされる。
【００５７】
そして、この第１の実施の形態では、第２の増幅回路１０を差動増幅回路２００と等価とするために、差動増幅回路２００のＮＰＮトランジスタ２０１，２０２と、第２の増幅回路１０のＮＰＮトランジスタ１１とは、ＩＣ内において同一サイズとしている。また、差動増幅回路２００の負荷抵抗２０５，２０６と、第２の増幅回路１０の負荷抵抗１２とは等しい抵抗値とし、同様に、差動増幅回路２００のエミッタ負帰還抵抗２０３，２０４と、第２の増幅回路１０のエミッタ抵抗１３とは等しい抵抗値としている。さらに、定電流源２０７と、定電流源１４の電流値の値を２：１に選んでいる。
【００５８】
したがって、差動増幅回路２００のＮＰＮトランジスタ２０１，２０２のコレクタ出力のコモンモードの電圧に関しては、第２の増幅回路１０のＮＰＮトランジスタ１１のコレクタ出力は、同等のものとなる。
【００５９】
第２の増幅回路１０は、差動増幅回路２００と同じ差動構成のものとしても良いが、そのようにした場合には、回路規模が大きくなると共に、電流が無駄に消費されるという問題がある。そして、この例では、第２の増幅回路１０では、ＮＰＮトランジスタ１１のベースへ供給される入力は、固定電圧とされて、無信号とされており、無信号時であれば、差動構成でなくとも、エミッタ接地トランジスタ増幅器は同様の動作をする。これらの点を考慮して、この実施の形態では、この第２の増幅回路１０は、差動増幅回路２００の片側と等しい構成を備えるものとされている。
【００６０】
第２のレベルシフト回路２０は、第２の増幅回路１０の出力のレベルシフトを行なうもので、第１のレベルシフト回路３００と等価に構成される。上述のように第２の増幅回路１０は差動増幅回路２００の片側の構成としたので、この第２のレベルシフト回路２０も、第１のレベルシフト回路３００の片側と等しい構成とされる。
【００６１】
この例の第２のレベルシフト回路２０は、ＮＰＮトランジスタ２１と、第１のレベルシフト回路３００のダイオード群３０３，３０４の一方と等しい数だけ直列に接続されたダイオード群２２と、定電流源２３を備えて構成されている。
【００６２】
ＮＰＮトランジスタ２１のベースは、第２の増幅回路１０のＮＰＮトランジスタ１１のコレクタに接続され、ＮＰＮトランジスタ２１のエミッタは直列にｎ段接続されたダイオード群の一端（アノード側）に接続されている。ＮＰＮトランジスタ２１のコレクタは正電源ＶＣＣに接続されている。ダイオード群２２の他端（カソード側）は、定電流源２３の一端に接続され、定電流源２３の他端側は負電源ＶＥＥに接続されている。
【００６３】
第２のレベルシフト回路２０を、第１のレベルシフト回路３００と等価とするために、この第１の実施の形態においては、ＩＣ内において、ＮＰＮトランジスタ３０１，３０２，２１は同一サイズとし、ダイオード群３０３，３０４，２２も同一サイズで直列接続数も等しくする。さらに、定電流源３０５，３０６，２３の電流値も等しく選んでいる。
【００６４】
したがって、第１のレベルシフト回路３００のＮＰＮトランジスタ３０１、３０２のベースエミッタ間電圧Ｖｂｅと、第２のレベルシフト回路２０のＮＰＮトランジスタ２１のベース−エミッタ間電圧Ｖｂｅとは等しく、また、第１のレベルシフト回路３００のダイオード群３０３，３０４と第２のレベルシフト回路２０のダイオード群２２の各ダイオードの順方向電圧Ｖｆは等しくなる。そして、第１および第２のレベルシフト回路３００および２０を、ＩＣ内の近接した位置に設けることにより、上記ベース−エミッタ間電圧Ｖｂｅおよび上記各ダイオードの順方向電圧Ｖｆの温度特性もほぼ等しくなる。
【００６５】
以上のような構成の第２のレベルシフト回路２０のダイオード群２２の他端（カソード側）は、演算増幅器３０の負入力端子に接続される。この演算増幅器３０の正入力端子は、この例では、接地されて０Ｖとされている。演算増幅器３０の出力端は、差動増幅回路２００の負荷抵抗２０５および２０６の接続中点に接続されると共に、第２の増幅回路１０の抵抗１２の一端に接続されている。
【００６６】
次に、以上のように構成した第１の実施の形態の動作について説明する。
【００６７】
すなわち、第１の増幅回路１５０の最終段の差動増幅回路２００のＮＰＮトランジスタ２０１，２０２のコレクタに得られる差動出力のコモンモード電圧のレベルシフト分は、前述の図５の例において説明したように、第１のレベルシフト回路３００により除去されるように、レベルシフトされる。
【００６８】
そして、この第１の実施の形態においては、第２のレベルシフト回路２０のダイオード群のカソード側の端部の電圧が０Ｖとなるように、演算増幅器３０による帰還制御により、差動増幅回路２００および第２の増幅回路１０の電源電圧が制御される。第２のレベルシフト回路２０のダイオード群のカソード側の端部には、第１のレベルシフト回路３００から導出される差動出力端子１６２のコモンモード電圧に対応する電圧が得られるので、上記演算増幅器３０による帰還制御により、差動出力端子１６２のコモンモード電圧は一定になるように制御されるものである。
【００６９】
すなわち、第１のレベルシフト３００のＮＰＮトランジスタ３０１，３０２のベース−エミッタ間電圧Ｖｂｅやダイオード群３０３，３０４の各ダイオードの順方向電圧Ｖｆが温度特性を持っていても、常に、差動出力端子１６２の差動出力のコモンモード電圧は一定にすることができる。
【００７０】
例えば、第１の増幅回路１５０の差動入力端子１５１の入力電圧が０Ｖのときには、第２のレベルシフト回路２０の出力電圧が０Ｖになるように、演算増幅器３０によって差動増幅回路２００および第２の増幅回路１０の電源電圧が制御される帰還がかけられることによって、第１のレベルシフト回路３００の差動出力端子１６２のコモンモード電圧も０Ｖに設定することができる。
【００７１】
そして、差動入力端子１５１に、差動増幅回路２００が飽和するような大きな振幅の入力が入ってきた場合や、負荷抵抗２０５，２０６にばらつきがある場合にも、この第１の実施の形態においては、第２の増幅回路１０では、直流成分についての増幅を行なうものであって、演算増幅器３０には、直流成分以外の信号が入力されることはないから、負荷抵抗２０５，２０６の中点電圧は直流的に保たれることになる。
【００７２】
したがって、この第１の実施の形態によれば、簡単な構成で過大入力が入力された場合や、負荷抵抗にばらつきがある場合にも、前述の図６の例の場合に説明したような波形歪みを発生しないレベルシフト回路付きの増幅回路を提供することができる。
【００７３】
そして、この第１の実施の形態によれば、演算増幅器３０の負側入力端子には、第２のレベルシフト回路２０のダイオード群２２のカソード側端の電圧を印加すれば良く、前述の図６の場合のようなコモンモード電圧取り出し用の抵抗３０７、３０８は不要である。したがって、この第１の実施の形態の増幅回路の場合には、これら抵抗３０７と３０８の抵抗値のばらつきによる波形歪みも発生しない。
【００７４】
次に、第１の実施の形態のレベルシフト回路付き増幅回路のＩＣ化回路の、より具体的な回路構成例を図２を用いて説明する。なお、図２において、図１と同一の構成要素には同一の符号を付している。
【００７５】
図２において、４０，４５，４６，４７，４８，４９，２４，２５，２６，２７は抵抗、４１，４２，４３，４４，５０，５１，５２，５３はＮＰＮトランジスタである。ＮＰＮトランジスタ４１，４２，４３，４４と、抵抗４０，４５，４６，４７，４８は、カレントミラー回路を構成している。
【００７６】
そして、ＮＰＮトランジスタ４２と抵抗４６は、差動増幅回路１００の定電流源１０７を構成するものであり、ＮＰＮトランジスタ４３と抵抗４７は、差動増幅回路２００の定電流源２０７を構成するものであり、また、ＮＰＮトランジスタ４４と抵抗４８は、第２の増幅回路１０の定電流源１４を構成するものである。
【００７７】
同様に、ＮＰＮトランジスタ５０，５１，５２，５３と、抵抗４９，５４，５５，５６，５７は、カレントミラー回路を構成している。そして、ＮＰＮトランジスタ５１と抵抗５５は、第２のレベルシフト回路２０の定電流源２３を構成するものであり、ＮＰＮトランジスタ５２と抵抗５６は、第１のレベルシフト回路２０の定電流源３０５を、ＮＰＮトランジスタ５３と抵抗５７は、第２のレベルシフト回路２０の定電流源３０６を、それぞれ構成するものである。
【００７８】
まず、カレントミラー回路の動作について説明する。ここでは簡単のため電流増幅率Ｈｆｅは無限大とする。
【００７９】
例としてＮＰＮトランジスタ４１，４２，４３，４４からなるカレントミラー回路を取り上げると、ＮＰＮトランジスタ４１のコレクタ電流Ｉｃは、抵抗４０の抵抗値をＲ４０（Ω）、抵抗４５の抵抗値をＲ４５（Ω）、ＮＰＮトランジスタ４１のベース−エミッタ間電圧をＶｂｅとすると、
Ｉｃ＝（Ｖｅｅ−Ｖｂｅ）／（Ｒ４０＋Ｒ４５）
と表される。
【００８０】
ＮＰＮトランジスタ４１，４２，４３のサイズを等しくとり、抵抗４５，４６，４７の抵抗値を等しくすると、ＮＰＮトランジスタ４１，４２，４３のベースは共通電位になっているので、抵抗４５，４６，４７には等しい電圧が印可され、その結果としてＮＰＮトランジスタ４１，４２，４３のコレクタ電流は、いずれも等しく、上式で表される値となる。
【００８１】
また、ＮＰＮトランジスタ４４のサイズを、ＮＰＮトランジスタ４１，４２，４３のサイズの１／２とし、抵抗４８の抵抗値を、抵抗４５，４６，４７の抵抗値の２倍にすると、ＮＰＮトランジスタ４４のコレクタ電流値は、ＮＰＮトランジスタ４１，４２，４３のコレクタ電流値の１／２になる。
【００８２】
ＮＰＮトランジスタ５０，５１，５２，５３からなるカレントミラー回路も同様である。
【００８３】
カレントミラー回路の均一性を高めるためには、ＮＰＮトランジスタ４１，４２，４３，４４を近接配置することと、抵抗４５，４６，４７，４８を近接配置することが必要である。
【００８４】
さらに、ＮＰＮトランジスタ４４のサイズを、ＮＰＮトランジスタ４１，４２，４３のサイズの半分にするためには、トランジスタ４１，４２，４３は、トランジスタ４４のサイズのトランジスタを２個並列に接続するのが望ましい。同様に、抵抗４８の抵抗値を、抵抗４５，４６，４７の抵抗値の２倍にするには、抵抗４８は、抵抗４５，４６，４７のサイズの抵抗を２個直列に接続するのが望ましい。
【００８５】
同様に、差動増幅回路２００および第２の増幅回路１０のＮＰＮトランジスタ２０１，２０２および１１と、負荷抵抗２０５，２０６，１２およびエミッタ負帰還抵抗２０３，２０４および１３も近接配置することによって、第１の増幅回路１５０と、第２の増幅回路１０の直流特性を等しくすることができる。
【００８６】
すなわち、差動入力端子１５１が無信号時に、ＮＰＮトランジスタ２０１，２０２および１１のコレクタ電圧は、いずれも等しくなる。
【００８７】
さらに同様に、第１および第２のレベルシフト回路３００および２０において、トランジスタ５０，５１，５２，５３および抵抗５４，５５，５６，５７からなるカレントミラー回路の各素子を近接配置すると共に、ＮＰＮトランジスタ３０１，３０２および２１と、ｎ段直列接続したダイオード群３０３，３０４および２２を近接配置することにより、第１および第２のレベルシフト回路３００および２０の直流特性も等しくすることができる。
【００８８】
すなわち、差動入力端子１５１が無信号時に、第２のレベルシフト回路２０のダイオード群２２のカソード電圧と、差動出力端子１６２のコモンモード電圧を等しくすることができるので、演算増幅器３０を用いてダイオード群２２のカソード電圧が０Ｖになるように帰還をかけることにより、差動出力端子１６２のコモンモード電圧を０Ｖに保つことができる。
【００８９】
上記作用は、差動入力端子１５１に過大入力が入って、第１の増幅回路１５０の差動増幅回路が飽和した場合でも、第２の増幅回路１０および第２のレベルシフト回路２０には影響を及ぼさないのは明らかであろう。また、負荷抵抗２０５，２０６に抵抗値のばらつきがある場合でも同様である。
【００９０】
以上説明したように、この第１の実施の形態によれば、簡単な回路で、差動出力端子のコモンモード電圧を０Ｖに設定することができ、従来の構成のように過大入力時や負荷抵抗のばらつきによって生じる波形歪みを発生しないレベルシフト回路付きの増幅回路を提供することができる。
【００９１】
［第２の実施の形態］
上述の第１の実施の形態においては、第２の増幅回路１０と差動増幅回路２００とを等価するために、また、第１および第２のレベルシフト回路３００および２０を等価とするために、それらの回路において対応するＮＰＮトランジスタのサイズ、対応する負荷抵抗の抵抗値、対応するカレントミラーの電流値は、互いに等しく設定していた。
【００９２】
しかし、この発明は、それに限定されるものではなく、対応するＮＰＮトランジスタのサイズ、対応する負荷抵抗の抵抗値、対応するカレントミラーの電流値を変化させた構成とすることも可能である。
【００９３】
例えば、この第２の実施の形態では、ＮＰＮトランジスタ４１，４２，４３に比べてＮＰＮトランジスタ４４のサイズを１／８にし、抵抗４８の値を抵抗４５，４６，４７の８倍にする。すると、第２の増幅回路１０の定電流源１４の電流値であるＮＰＮトランジスタ４４のコレクタ電流の値は、第１の増幅回路１５０の定電流源１０７および２０７の電流値の１／８に設定することができる。
【００９４】
同時に、第２の増幅回路１０の負荷抵抗１２の値を、差動増幅回路２００の負荷抵抗２０５，２０６の４倍に、また、第２の増幅回路１０のエミッタ負帰還抵抗１３の値を、差動増幅回路２００のエミッタ負帰還抵抗２０３，２０４の４倍に設定する。このようにすれば、第１の実施の形態と同様に、差動増幅回路２００のＮＰＮトランジスタ２０１，２０２および第２の増幅回路１０のＮＰＮトランジスタ１１のコレクタ電圧は等しく設定することができる。
【００９５】
さらに、ＮＰＮトランジスタ５１のサイズを、ＮＰＮトランジスタ５０，５２，５３の１／４にし、抵抗５５の抵抗値を、抵抗５４，５６，５７の４倍にし、ＮＰＮトランジスタ２１のサイズを、ＮＰＮトランジスタ３０１，３０２の１／４にし、ダイオード群２２のサイズを、ダイオード群３０３，３０４の１／４に設定する。このようにすれば、前述した第１の実施の形態と同様の効果を実現することができる。
【００９６】
この第２の実施の形態によれば、電流値を小さくできるので、回路全体の低消費電力化と、省スペース化を図ることができ、ＩＣ化回路として非常に有効である。また、省スペース化により、第２の増幅回路１０の部分および第２のレベルシフト回路２０の部分を、第１の増幅回路の差動増幅回路２００および第１のレベルシフト回路３００の近傍に配置することも容易であるので、温度特性も、それらの間で同じにすることができるようにする。
【００９７】
なお、第２の実施の形態の以上の説明では電流比を１／４に設定したが、これに限定されるものでなく、任意の値に設定できることは勿論である。なお、実際には、あまり大きな比を選ぶと、ＮＰＮトランジスタのサイズが小さくなって、精度が悪くなったり、高抵抗が必要になるなどの問題が出てくるので、適当な比を選ぶことが必要になる。
【００９８】
［他の実施の形態］
以上の実施の形態の説明では、差動出力端子１６２のコモンモード電圧は、０Ｖに設定する場合としてきたが、これに限定されるものでなく、演算増幅器３０の正入力端子を、０Ｖではない任意の電圧に設定すれば、差動出力端子１６２のコモンモード電圧も任意の値に設定できることは明らかであるろう。
【００９９】
また、以上の説明では、第１の増幅回路１５０の差動増幅回路のカスケード接続の段数は２段であったが、これに限定されるものではなく、３段以上であっても良いことは言うまでもない。
【０１００】
また、上記の説明では、トランジスタはＮＰＮ型のバイポーラジャンクショントランジスタとして説明してきたが、この発明は、電界効果型トランジスタ（ＦＥＴ）を用いて構成する場合にも適用できるものである。
【０１０１】
さらに、レベルシフト回路３００および２０は、ダイオードをｎ段直列に接続したものも用いる構成としたが、ダイオードの代りに抵抗を直列に接続して、レベルシフトするようにしたものを用いても良い。
【０１０２】
【発明の効果】
以上説明したように、この発明によれば、差動出力端子のコモンモード電圧を一定に保ちながら、増幅回路の過大入力時や、負荷抵抗ばらつきがあっても、差動出力に波形歪みを発生しないレベルシフト回路付き増幅回路を提供することが可能である。
【０１０３】
したがって、この発明による増幅回路を、オシロスコープなどの計測装置に用いた場合には、いわゆる飽和回復特性（波形を表示する表示画面からはみ出すような過大波形が入力されて増幅回路が飽和した後、どれだけ時間が経過したら測定可能な状態になるかという特性）に優れたオシロスコープを提供することができる。
【０１０４】
また、この発明によるレベルシフト回路付き増幅回路は、ＩＣ化に適しているので、小型化に適しているという利点も有する。
【図面の簡単な説明】
【図１】この発明によるレベルシフト回路付き増幅回路の第１の実施の形態を示す回路図である。
【図２】第１の実施の形態の、より具体的な回路構成を示す図である。
【図３】差動増幅回路を任意の段数、縦続接続した増幅回路の一例の回路図である。
【図４】差動増幅回路を任意の段数、縦続接続した増幅回路の他の一例の回路図である。
【図５】従来のレベルシフト回路付き増幅回路の一例を示す回路図である。
【図６】従来のレベルシフト回路付き増幅回路の他の一例を示す回路図である。
【図７】図６の従来例の場合における過大入力時の波形歪みをシミュレーションにより求めた図である。
【符号の説明】
１５０第１の増幅回路
１５１差動入力端子
１５２差動出力端子
１６０レベルシフト回路付き増幅回路
１６２差動出力端子
１００，２００差動増幅回路
１０１，１０２，２０１，２０２ＮＰＮトランジスタ
１０５，１０６，２０５，２０６負荷抵抗
１０７，２０７定電流源
３００第１のレベルシフト回路
３０１，３０２ＮＰＮトランジスタ
３０３，３０４ダイオード群
３０５，３０６定電流源
１０第２の増幅回路
１１ＮＰＮトランジスタ
１２負荷抵抗
１４定電流源
１５直流電源
２０第２のレベルシフト回路
２１ＮＰＮトランジスタ
２２ダイオード群
２３定電流源
３０演算増幅器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an amplifier circuit with a level shift circuit suitable for use in an amplifier circuit of a measuring instrument such as an oscilloscope, for example.
[0002]
[Prior art]
In an oscilloscope, the object to be measured and displayed is a wide range from DC to a high frequency signal band. Moreover, since recent oscilloscopes need to handle signals of several hundred MHz to several GHz, high speed is also required. An amplifier circuit used in an oscilloscope is normally made into an IC (semiconductor integrated circuit), but is supposed to satisfy the above-described requirements for wideband and high speed.
[0003]
By the way, in the semiconductor integrated circuit process, in order to achieve high speed, it is desirable to design using an NPN transistor having excellent frequency characteristics.
[0004]
In an IC, an amplifier circuit is generally composed of a differential amplifier circuit. However, when a multi-stage amplifier circuit is configured using only NPN transistors, there is a problem that the output potential gradually shifts in the positive direction. It was.
[0005]
FIG. 3 is a diagram for explaining a configuration of an amplifier circuit 150 in which two differential amplifier circuits are connected in cascade (cascade connection). In FIG. 3, reference numerals 101, 102, 201, and 202 denote NPN transistors that constitute the common-emitter differential amplifier circuits 100 and 200, respectively. 103, 104 and 203, 204 are load resistors of the differential amplifier circuits 100 and 200, 105, 106 and 205, 206 are emitter negative feedback resistors of the differential amplifier circuits 100 and 200, and 107 and 207 are respectively. Are constant current sources of the differential amplifier circuits 100 and 200, respectively. Reference numeral 151 denotes a differential input terminal of the amplifier circuit 150, and 152 denotes a differential output terminal of the amplifier circuit 150.
[0006]
In differential amplifier circuits 100 and 200, one end side of load resistors 105, 106, 205, and 206 is connected to positive power supply VCC, and the other end side of load resistors 105, 106, and 205, 206 is connected to NPN transistor 101, respectively. , 102 and 201, 202 are connected to the collectors.
[0007]
Also, one end of each of the constant current sources 107 and 207 is connected to the negative power source VEE, and the other end of each of the constant current sources 107 and 207 is a connection midpoint between the emitter negative feedback resistors 103 and 104 and the emitter negative feedback resistor 203. 204 is connected to the midpoint of connection with the terminal 204.
[0008]
The collectors of NPN transistors 101 and 102 (output terminals of differential amplifier circuit 100) are connected to the bases of NPN transistors 201 and 202 (input terminals of differential amplifier circuit 200), respectively.
[0009]
In the amplifier circuit 150 including the cascaded two-stage connection differential amplifier circuit configured as described above, the voltage Vin (common) that changes in phase at the input of the pair of differential input terminals 151 and the output of the pair of output terminals 152 The relationship with the voltage Vout (common) that changes in phase at
Vout (common)> Vin (common)
It becomes. Hereinafter, in this specification, a voltage that changes in phase in a differential input and a differential output is referred to as a common mode voltage.
[0010]
In a wideband application from direct current to high frequency, such as the measurement device such as the oscilloscope described above, the common mode voltage Vout (common) of the output terminal 152 is desirably around 0 V. There is a need to improve the common mode voltage rise problem.
[0011]
For example, as shown in FIG. 4, if the differential amplifier circuit at the second stage of the amplifier circuit 150 is a differential amplifier circuit 200P composed of PNP transistors 208 and 209, the common mode of the input terminal 151 is set. The voltage Vin (common) and the common mode voltage Vout (common) of the output terminal 152 can be set to substantially the same potential.
[0012]
However, in the case of the configuration shown in FIG. 4, since the second-stage differential amplifier circuit 200P is generally configured using PNP transistors that are inferior in high-frequency characteristics, the high-speed performance of the entire amplifier circuit 150 is impaired. There is.
[0013]
Therefore, when configuring an amplifier circuit that can be used for high-speed and wide-band applications from DC to high frequency, such as a measuring instrument such as an oscilloscope, an NPN transistor as shown in FIG. The dynamic amplifying circuits 100 and 200 are configured, and a level shift circuit for level-shifting the common mode voltage of the output terminal 152 to around 0 V is connected after the differential output terminal 152 of the amplifying circuit 150.
[0014]
FIG. 5 is a diagram for explaining an example of an amplifier circuit 160 in which a level shift circuit is added to the amplifier circuit 150, and the same components as those in FIG. 3 are denoted by the same reference numerals.
[0015]
In FIG. 5, reference numeral 300 denotes a level shift circuit, and its differential output terminal 153 is a differential output terminal of the amplifier circuit 150 in this example. This level shift circuit 300 includes NPN transistors 301 and 302, diode groups 303 and 304, and constant current sources 305 and 306 connected in series in n stages.
[0016]
The bases of the NPN transistors 301 and 302 of the level shift circuit 300 are connected to the collectors of the NPN transistors 201 and 202 of the final stage differential amplifier circuit 200, that is, the output terminal 152, and the collectors of the NPN transistors 301 and 302 are positive. Connected to the power supply VCC, the emitters of the NPN transistors 301 and 302 are connected to one end (anode side) of n series of diode groups 303 and 304 connected in series. The other ends (cathode side) of the diode groups 303 and 304 are connected to one ends of the constant current sources 305 and 306, and the other ends of the constant current sources 305 and 306 are connected to the negative power source VEE.
[0017]
The differential output terminal 162 of the amplifier circuit 160 in this example takes out an output signal from the other end (cathode side) of each of the diode groups 303 and 304.
[0018]
In the configuration of FIG. 5, the voltage shift amount Vsft of the level shift circuit 300 is Vbe as the base-emitter voltage of the NPN transistors 301 and 302, and between the anode and cathode per diode of the diode groups 303 and 304 connected in series. When the voltage (the forward voltage of the diode) is Vf, it is expressed as follows.
[0019]
Vsft = Vbe + n × Vf
Therefore, the number n of diodes connected in series in the diode groups 303 and 304 may be selected according to the required level shift amount.
[0020]
However, in the conventional level shift circuit 300 as described above, the base-emitter voltage Vbe of the NPN transistors 301 and 302 and the forward voltage Vf of the diode change due to temperature change, so that the level shift amount is constant. There was a disadvantage that it could not be kept.
[0021]
For example, if Vbe = Vf = 0.7V and n = 5, the level shift amount Vsft = 4.2V. However, when the temperature change of Vbe and Vf is, for example, a typical value of −2 mV / ° C., With a temperature change of 100 ° C., a 1.2 V level shift amount change occurs.
[0022]
In the case of the configuration of FIG. 5 described above, the common mode voltage of the differential output terminal 162 fluctuates due to fluctuations in the voltage of the positive power supply VCC and fluctuations in the constant current source 207.
[0023]
An amplifier circuit configuration as shown in FIG. 6 has been used as a configuration for fixing the common mode voltage of the differential output terminal 162 at around 0 V while preventing the influence of temperature change and power supply fluctuation. . In FIG. 6, the same components as those in FIGS. 3 to 5 are denoted by the same reference numerals.
[0024]
In the example of FIG. 6, resistors 307 and 308 are provided between the other end (cathode side) of the diode group 303 and the other end (cathode side) of the diode group 304, that is, between the pair of output terminals 162. Connected in series. The resistance values of the resistors 307 and 308 are equal to each other and sufficiently large compared to the load resistance connected to the pair of output terminals 162, for example, 1 kΩ to several kΩ. The reason for setting such a large resistance value is to prevent the resistors 307 and 308 from being seen as a load.
[0025]
A connection middle point 309 between the resistor 307 and the resistor 308 is connected to the negative input terminal of the operational amplifier 30. In this example, the positive input terminal of the operational amplifier 30 is set to 0V. The output terminal of the operational amplifier 30 is connected to a connection midpoint 208 between the load resistor 205 and the load resistor 206 of the final stage differential amplifier circuit 200.
[0026]
In the configuration as described above, an average value of the differential output of the differential output terminal 162, that is, a common mode voltage is generated at the connection middle point 309 between the resistor 307 and the resistor 308. The common mode voltage obtained at the connection midpoint 309 includes the temperature change of the base-emitter voltage Vbe of the transistors 301 and 302 and the forward voltage Vf of the diode groups 303 and 304.
[0027]
The operational amplifier 30 controls the voltage at the connection midpoint 208 between the load resistor 205 and the load resistor 206 so that the common mode voltage obtained at the connection midpoint 309 becomes 0V.
[0028]
Thus, according to the amplifier circuit 160 with the level shift circuit configured as shown in FIG. 6, even if the level shift amount of the level shift circuit 300 changes due to the feedback action of the operational amplifier 30, the differential output terminal 162 The common mode voltage can be stabilized.
[0029]
[Problems to be solved by the invention]
However, in the configuration of FIG. 6, if there is an input that saturates the differential amplifier circuits 100 and 200 as the input of the amplifier circuit 160, the output waveform appearing at the differential output terminal 162 is distorted. There is.
[0030]
FIG. 7 shows the operation when a pulse that saturates the differential amplifier circuit is input to the amplifier circuit as described above. The waveforms 401 and 402 shown in FIG. 7 is a differential output waveform obtained at the differential output terminal 162 when there is no feedback due to, and the waveforms 403 and 404 shown in FIG. 7B are when there is feedback due to the operational amplifier 30 as shown in FIG. 5 is a differential output waveform obtained at the differential output terminal 162.
[0031]
In the case of FIG. 7A, although there is a shift corresponding to the common mode voltage, there is almost no imbalance between the positive amplitude of the output waveform 401 and the negative amplitude of the output waveform 402.
[0032]
On the other hand, when there is feedback from the operational amplifier 30 of FIG. 7B, when the differential amplifier circuit is saturated, the differential output waveforms 403 and 404 have an imbalance between the positive amplitude and the negative amplitude. It can be seen that the waveforms 403 and 404 appearing at the differential output terminal 162 are distorted.
[0033]
The reason why this waveform distortion occurs is that when the differential amplifier circuit is saturated, the voltage at the midpoint of connection between the resistor 307 and the resistor 308 is different because of the imbalance between the positive and negative amplitudes of the differential output. This is because it is not equal to the common mode voltage of the dynamic output terminal 162. That is, the signal input to the negative input terminal of the operational amplifier 30 fluctuates in a pulse shape as indicated by a dotted line 405 in FIG. 7B, and the load resistance 205 is within the response time range of the operational amplifier 30. In addition, since the voltage at the connection midpoint of the load resistor 206 varies, waveform distortion occurs.
[0034]
This phenomenon becomes more remarkable when the open loop gain of the operational amplifier 30 is high. For example, in an oscilloscope, after an excessive input is input as the input of the amplifier circuit 160, waveform observation becomes impossible in the order of several microseconds. There is a case.
[0035]
In an oscilloscope, the amplitude of an input pulse may be enlarged and displayed, for example, when a pulse rises or falls, or when a waveform near 0 V is observed finely. The input is such that the differential amplifier circuits 100 and 200 are saturated.
[0036]
Therefore, when such an amplifier circuit 160 with a level shift circuit is used in an oscilloscope, waveform distortion will not occur as much as possible even when an input that saturates the differential amplifier circuit is input. It is important to make it. In particular, for recent broadband oscilloscopes that sometimes perform waveform observations in the order of nanoseconds, it is a very big problem that waveform observations cannot be made in a few micro-orders after an excessive input. It is important to be able to observe the waveform as soon as possible.
[0037]
A similar waveform distortion with respect to the differential output of the differential output terminal 162 of the circuit 160 also occurs due to variations in the resistance values of the load resistors 205 and 206 and variations in the resistance values of the resistors 307 and 308. If the resistance values of these resistors 205, 206, 307, and 308 vary, the output that appears at the differential output terminal 162 of the circuit 160 even when the differential amplifier circuits 100 and 200 of the amplifier circuit 150 are not saturated. The waveform will be distorted.
[0038]
As described above, in the amplifier circuit 160 with the level shift circuit shown in FIG. 6, the output common mode voltage can be kept constant regardless of the influence of temperature fluctuation, power supply fluctuation and the like in principle. When a large amplitude is input to the input and the differential amplifier circuit is saturated or there is a variation in resistance, there is a drawback in that waveform distortion occurs in the differential output.
[0039]
In view of the above problems, the present invention has a high-accuracy level shift circuit suitable for monolithic IC generation that does not generate waveform distortion even when the differential amplifier circuit constituting the amplifier circuit is saturated or due to variations in resistance. It is an object to provide an amplifier circuit.
[0040]
[Means for Solving the Problems]
In order to solve the above-described problem, an amplifier circuit with a level shift circuit according to the present invention includes:
A first amplifier circuit having a differential input terminal and a differential output terminal, the differential amplifier circuit being cascade-connected in an arbitrary number of stages;
A first level shift circuit connected to the differential output terminal of the first amplifier circuit and having a differential output terminal for level-shifting and outputting the differential output of the first amplifier circuit;
The differential amplifier circuit closest to the differential output terminal of the first amplifier circuit is equivalent to the differential amplifier circuit closest to the differential output terminal of the first amplifier circuit and a power source A second amplifier circuit that is common and is supplied with a predetermined input;
A second level shift circuit equivalent to the first level shift circuit for level shifting the output of the second amplifier circuit;
An operational amplifier for controlling the power supply voltage of the differential amplifier circuit and the second amplifier circuit closest to the differential output terminal so as to keep the DC output voltage of the second level shift circuit constant;
It is characterized by providing.
[0041]
[Action]
In the amplifier circuit with a level shift circuit configured as described above, the voltage shift amount variation of the first level shift circuit is equal to the voltage shift amount variation of the second level shift circuit. Therefore, the common mode voltage of the output of the first level shift circuit can be kept constant by applying feedback with the operational amplifier so as to keep the output voltage of the second level shift circuit that outputs only the DC voltage constant. it can.
[0042]
Further, even when an excessive amplitude is input to the first differential amplifier circuit and becomes saturated, only a DC voltage appears in the second differential amplifier circuit and the second level shift circuit, so that stable feedback operation is achieved. Thus, the waveform distortion as shown in FIG. 7B does not occur.
[0043]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of an amplifier circuit with a level shift circuit according to the present invention will be described below with reference to the drawings.
[0044]
[First Embodiment]
FIG. 1 is a diagram showing a circuit configuration of an amplifier circuit 160 with level shift according to the first embodiment. This first embodiment is similar to the above-described example in that a two-stage differential amplifier circuit 100, This is an example in which an amplifier circuit in which 200 is connected in cascade (cascade connection) is the first amplifier circuit 150, and is an IC. In this embodiment, as in the case described above, the common mode voltage of the differential output obtained at the differential output terminal 162 is set to 0V. In FIG. 1, the same components as those in the circuits shown in FIGS. 3 to 6 are denoted by the same reference numerals.
[0045]
In the first embodiment, the first amplifier circuit 150 includes a two-stage differential amplifier circuit including a differential amplifier circuit 100 and a differential amplifier circuit 200, and includes a differential input terminal 151 and a differential output. And a terminal 152. The differential amplifier circuit 200 is a differential amplifier circuit closest to the differential output terminal 152. As described above, the differential amplifier circuit 100 is configured as a grounded-emitter differential amplifier circuit including NPN transistors 101 and 102, and the differential amplifier circuit 200 includes a grounded emitter difference including NPN transistors 201 and 202. This is a configuration of a dynamic amplification circuit.
[0046]
105, 106 and 205, 206 are load resistances of the differential amplifier circuits 100 and 200, 107 and 207 are constant current sources of the differential amplifier circuits 100 and 200, respectively, 103, 104 and 203, 204 are These are the emitter negative feedback resistors of the differential amplifier circuits 100 and 200, respectively.
[0047]
One end sides of the load resistors 105 and 106 of the differential amplifier circuit 100 are connected to each other, and the connection point is connected to the positive power supply VCC. The other ends of the load resistors 105 and 106 are connected to the collectors of the NPN transistors 101 and 102, respectively. The emitters of the NPN transistors 101 and 102 are connected to each other through emitter negative feedback resistors 103 and 104. The connection midpoint of the emitter negative feedback resistors 103 and 104 is connected to one end of the constant current source 107, and the constant current source The other end of 107 is connected to a negative power source VEE.
[0048]
One end sides of the load resistors 205 and 206 of the differential amplifier circuit 200 are connected to each other, and the connection point 208 is connected to the output end of the operational amplifier 30. The other ends of the load resistors 205 and 206 are connected to the collectors of the NPN transistors 201 and 202, respectively. The emitters of the NPN transistors 201 and 202 are connected to each other through emitter negative feedback resistors 203 and 204. The connection midpoint of the emitter negative feedback resistors 203 and 204 is connected to one end of a constant current source 207, and the constant current source The other end of 207 is connected to a negative power source VEE.
[0049]
The differential input from the differential input terminal 151 is supplied to the bases of the NPN transistors 101 and 102 of the differential amplifier circuit 100. The collectors of the NPN transistors 100 and 101 of the differential amplifier circuit 100 are connected to the bases of the NPN transistors 201 and 202 of the differential amplifier circuit 200, respectively.
[0050]
Reference numeral 300 denotes a first level shift circuit, which is provided between the differential output terminal 162 of the amplifier circuit 160 and the differential output terminal 152 of the first amplifier circuit 150. The first level shift circuit 300 includes NPN transistors 301 and 302, diode groups 303 and 304 connected in series in series, and constant current sources 305 and 306.
[0051]
The bases of the NPN transistors 301 and 302 of the first level shift circuit 300 are connected to the collectors of the NPN transistors 201 and 202 of the differential amplifier circuit 200 in the final stage of the first amplifier circuit 150. The collector is connected to the positive power supply VCC, and the emitters of the NPN transistors 301 and 302 are connected to one end (anode side) of n diode groups 303 and 304 connected in series. The other ends (cathode side) of the diode groups 303 and 304 are connected to one ends of the constant current sources 305 and 306, and the other ends of the constant current sources 305 and 306 are connected to the negative power source VEE.
[0052]
The differential output terminal 162 of the amplifier circuit 160 is derived from the other end (cathode side) of each of the diode groups 303 and 304. The number n of diodes connected in series in the diode groups 303 and 304 is selected according to the required level shift amount.
[0053]
Reference numeral 10 denotes a second amplifier circuit equivalent to the differential amplifier circuit 200. The second amplifier circuit 10 is for obtaining a voltage equal to the common mode voltage of the differential output of the differential amplifier circuit 200 in the output stage of the first amplifier circuit 150. Therefore, for the sake of perfection, it is better to include an amplifier circuit equivalent to the first-stage differential amplifier circuit 100, but in a cascaded multi-stage differential amplifier circuit, the common-mode signal rejection ratio Since (CMRR; Common Mode Rejection Ratio) is hardly affected by the previous stage, it is sufficient to provide the second amplifier circuit 10 equivalent to the differential amplifier circuit 200 at the final stage as in this embodiment. .
[0054]
In this example, the second amplifier circuit 10 includes an NPN transistor 11, a load resistor 12, an emitter negative feedback resistor 13, a constant current source 14, and a power supply 15 that outputs a DC voltage. ing.
[0055]
The collector of the NPN transistor 11 of the second amplifier circuit 10 is connected to the second level shift circuit 20 and connected to the connection middle point of the load resistors 205 and 206 of the differential amplifier circuit 200 through the load resistor 12. Has been. The emitter of the NPN transistor 11 is connected to one end of a constant current source 14 through a resistor 13, and the other end of the constant current source 14 is connected to a negative power source VEE. A fixed DC voltage from the DC power supply 15 is input to the base of the NPN transistor 11.
[0056]
For example, when the input voltage of the differential input terminal 151 is 0 V, the DC power supply 15 increases the common mode voltage with respect to the input that appears in the differential output of the differential amplifier circuit 200 in the final stage of the first amplifier circuit 150. The voltage value is equivalent to minutes.
[0057]
In the first embodiment, in order to make the second amplifier circuit 10 equivalent to the differential amplifier circuit 200, the NPN transistors 201 and 202 of the differential amplifier circuit 200 and the second amplifier circuit 10 The NPN transistor 11 has the same size in the IC. Also, the load resistors 205 and 206 of the differential amplifier circuit 200 and the load resistor 12 of the second amplifier circuit 10 have the same resistance value, and similarly, the emitter negative feedback resistors 203 and 204 of the differential amplifier circuit 200, The resistance value is equal to that of the emitter resistor 13 of the second amplifier circuit 10. Further, the current values of the constant current source 207 and the constant current source 14 are selected to be 2: 1.
[0058]
Therefore, regarding the common mode voltage of the collector outputs of the NPN transistors 201 and 202 of the differential amplifier circuit 200, the collector output of the NPN transistor 11 of the second amplifier circuit 10 is equivalent.
[0059]
The second amplifier circuit 10 may have the same differential configuration as that of the differential amplifier circuit 200. However, in such a case, there is a problem that the circuit scale increases and current is wasted. is there. In this example, in the second amplifier circuit 10, the input supplied to the base of the NPN transistor 11 is a fixed voltage and no signal. If there is no signal, a differential configuration is used. Even if not, the common-emitter transistor amplifier operates in the same manner. In consideration of these points, in this embodiment, the second amplifier circuit 10 has a configuration equal to one side of the differential amplifier circuit 200.
[0060]
The second level shift circuit 20 performs a level shift of the output of the second amplifier circuit 10 and is configured equivalently to the first level shift circuit 300. As described above, since the second amplifier circuit 10 is configured on one side of the differential amplifier circuit 200, the second level shift circuit 20 is also configured to be equal to one side of the first level shift circuit 300.
[0061]
The second level shift circuit 20 of this example includes an NPN transistor 21, a diode group 22 connected in series by the same number as one of the diode groups 303 and 304 of the first level shift circuit 300, and a constant current source 23. It is configured with.
[0062]
The base of the NPN transistor 21 is connected to the collector of the NPN transistor 11 of the second amplifier circuit 10, and the emitter of the NPN transistor 21 is connected to one end (anode side) of the n-stage connected diode group. The collector of the NPN transistor 21 is connected to the positive power supply VCC. The other end (cathode side) of the diode group 22 is connected to one end of a constant current source 23, and the other end side of the constant current source 23 is connected to a negative power source VEE.
[0063]
In order to make the second level shift circuit 20 equivalent to the first level shift circuit 300, in this first embodiment, the NPN transistors 301, 302, and 21 have the same size in the IC, and diodes The groups 303, 304, and 22 have the same size and the same number of series connections. Further, the current values of the constant current sources 305, 306, and 23 are also selected to be equal.
[0064]
Therefore, the base-emitter voltage Vbe of the NPN transistors 301 and 302 of the first level shift circuit 300 is equal to the base-emitter voltage Vbe of the NPN transistor 21 of the second level shift circuit 20, and the first The forward voltages Vf of the diode groups 303 and 304 of the level shift circuit 300 and the diode groups 22 of the second level shift circuit 20 are equal. By providing the first and second level shift circuits 300 and 20 at positions close to each other in the IC, the temperature characteristics of the base-emitter voltage Vbe and the forward voltage Vf of each diode are substantially equal. .
[0065]
The other end (cathode side) of the diode group 22 of the second level shift circuit 20 configured as described above is connected to the negative input terminal of the operational amplifier 30. In this example, the positive input terminal of the operational amplifier 30 is grounded to 0V. An output terminal of the operational amplifier 30 is connected to a connection midpoint between the load resistors 205 and 206 of the differential amplifier circuit 200 and is connected to one end of the resistor 12 of the second amplifier circuit 10.
[0066]
Next, the operation of the first embodiment configured as described above will be described.
[0067]
That is, the level shift of the common mode voltage of the differential output obtained at the collectors of the NPN transistors 201 and 202 of the differential amplifier circuit 200 in the final stage of the first amplifier circuit 150 has been described in the example of FIG. Thus, the level shift is performed so as to be removed by the first level shift circuit 300.
[0068]
In this first embodiment, the differential amplifier circuit 200 is controlled by feedback control by the operational amplifier 30 so that the voltage at the cathode side end of the diode group of the second level shift circuit 20 becomes 0V. The power supply voltage of the second amplifier circuit 10 is controlled. Since the voltage corresponding to the common mode voltage of the differential output terminal 162 derived from the first level shift circuit 300 is obtained at the cathode side end of the diode group of the second level shift circuit 20, the above calculation is performed. By the feedback control by the amplifier 30, the common mode voltage of the differential output terminal 162 is controlled to be constant.
[0069]
That is, even if the base-emitter voltage Vbe of the NPN transistors 301 and 302 of the first level shift 300 and the forward voltage Vf of each diode of the diode groups 303 and 304 have temperature characteristics, the differential output terminal is always used. The common mode voltage of the 162 differential outputs can be constant.
[0070]
For example, when the input voltage of the differential input terminal 151 of the first amplifier circuit 150 is 0V, the operational amplifier 30 causes the differential amplifier circuit 200 and the first amplifier circuit 30 so that the output voltage of the second level shift circuit 20 becomes 0V. By applying feedback that controls the power supply voltage of the second amplifier circuit 10, the common mode voltage of the differential output terminal 162 of the first level shift circuit 300 can also be set to 0V.
[0071]
The first embodiment is also applied to the case where an input with a large amplitude that saturates the differential amplifier circuit 200 is input to the differential input terminal 151 or when the load resistances 205 and 206 vary. In the second amplifying circuit 10, the DC component is amplified, and no signal other than the DC component is input to the operational amplifier 30. The point voltage is maintained in a direct current.
[0072]
Therefore, according to the first embodiment, even when an excessive input is input with a simple configuration or when the load resistance varies, the waveform as described in the example of FIG. 6 is used. An amplifier circuit with a level shift circuit that does not generate distortion can be provided.
[0073]
According to the first embodiment, the voltage at the cathode side end of the diode group 22 of the second level shift circuit 20 may be applied to the negative side input terminal of the operational amplifier 30. The resistors 307 and 308 for extracting the common mode voltage as in the case of 6 are not necessary. Therefore, in the case of the amplifier circuit of the first embodiment, waveform distortion due to variations in resistance values of the resistors 307 and 308 does not occur.
[0074]
Next, a more specific circuit configuration example of the IC circuit of the amplifier circuit with level shift circuit according to the first embodiment will be described with reference to FIG. In FIG. 2, the same components as those in FIG. 1 are denoted by the same reference numerals.
[0075]
In FIG. 2, 40, 45, 46, 47, 48, 49, 24, 25, 26, and 27 are resistors, and 41, 42, 43, 44, 50, 51, 52, and 53 are NPN transistors. The NPN transistors 41, 42, 43, and 44 and the resistors 40, 45, 46, 47, and 48 constitute a current mirror circuit.
[0076]
The NPN transistor 42 and the resistor 46 constitute a constant current source 107 of the differential amplifier circuit 100, and the NPN transistor 43 and the resistor 47 constitute a constant current source 207 of the differential amplifier circuit 200. In addition, the NPN transistor 44 and the resistor 48 constitute the constant current source 14 of the second amplifier circuit 10.
[0077]
Similarly, the NPN transistors 50, 51, 52, and 53 and the resistors 49, 54, 55, 56, and 57 constitute a current mirror circuit. The NPN transistor 51 and the resistor 55 constitute the constant current source 23 of the second level shift circuit 20, and the NPN transistor 52 and the resistor 56 constitute the constant current source 305 of the first level shift circuit 20. The NPN transistor 53 and the resistor 57 constitute the constant current source 306 of the second level shift circuit 20, respectively.
[0078]
First, the operation of the current mirror circuit will be described. Here, for simplicity, the current amplification factor Hfe is infinite.
[0079]
Taking a current mirror circuit composed of NPN transistors 41, 42, 43, and 44 as an example, the collector current Ic of the NPN transistor 41 has a resistance value of the resistor 40 of R40 (Ω) and a resistance value of the resistor 45 of R45 (Ω). When the base-emitter voltage of the NPN transistor 41 is Vbe,
Ic = (Vee−Vbe) / (R40 + R45)
It is expressed.
[0080]
If the sizes of the NPN transistors 41, 42, and 43 are made equal and the resistance values of the resistors 45, 46, and 47 are made equal, the bases of the NPN transistors 41, 42, and 43 are at a common potential. Are applied with the same voltage, and as a result, the collector currents of the NPN transistors 41, 42, and 43 are all equal to the value expressed by the above equation.
[0081]
Further, when the size of the NPN transistor 44 is ½ of the size of the NPN transistors 41, 42, 43 and the resistance value of the resistor 48 is twice the resistance value of the resistors 45, 46, 47, the NPN transistor 44 The collector current value is ½ of the collector current value of the NPN transistors 41, 42, 43.
[0082]
The same applies to the current mirror circuit composed of the NPN transistors 50, 51, 52 and 53.
[0083]
In order to improve the uniformity of the current mirror circuit, it is necessary to arrange the NPN transistors 41, 42, 43, and 44 in close proximity and to arrange the resistors 45, 46, 47, and 48 in close proximity.
[0084]
Further, in order to reduce the size of the NPN transistor 44 to half the size of the NPN transistors 41, 42, and 43, it is desirable that the transistors 41, 42, and 43 have two transistors of the size of the transistor 44 connected in parallel. . Similarly, in order to make the resistance value of the resistor 48 twice the resistance value of the resistors 45, 46, 47, the resistor 48 should be connected in series with two resistors of the size of the resistors 45, 46, 47. desirable.
[0085]
Similarly, the NPN transistors 201, 202, and 11 of the differential amplifier circuit 200 and the second amplifier circuit 10, the load resistors 205, 206, and 12 and the emitter negative feedback resistors 203, 204, and 13 are also arranged close to each other, so that the first The direct current characteristics of the first amplifier circuit 150 and the second amplifier circuit 10 can be made equal.
[0086]
That is, when the differential input terminal 151 has no signal, the collector voltages of the NPN transistors 201, 202, and 11 are all equal.
[0087]
Further, similarly, in the first and second level shift circuits 300 and 20, the elements of the current mirror circuit including the transistors 50, 51, 52, 53 and the resistors 54, 55, 56, 57 are arranged close to each other, and the NPN The DC characteristics of the first and second level shift circuits 300 and 20 can be equalized by arranging the transistors 301, 302, and 21 and the n-stage series-connected diode groups 303, 304, and 22 close to each other.
[0088]
That is, when the differential input terminal 151 has no signal, the cathode voltage of the diode group 22 of the second level shift circuit 20 and the common mode voltage of the differential output terminal 162 can be made equal, so that the operational amplifier 30 is used. Thus, by applying feedback so that the cathode voltage of the diode group 22 becomes 0V, the common mode voltage of the differential output terminal 162 can be kept at 0V.
[0089]
The above operation affects the second amplifier circuit 10 and the second level shift circuit 20 even when an excessive input enters the differential input terminal 151 and the differential amplifier circuit of the first amplifier circuit 150 is saturated. It will be clear that The same applies even when the resistance values of the load resistors 205 and 206 vary.
[0090]
As described above, according to the first embodiment, the common mode voltage of the differential output terminal can be set to 0 V with a simple circuit, and when an excessive input or load is applied as in the conventional configuration. An amplifier circuit with a level shift circuit that does not generate waveform distortion caused by variation in resistance can be provided.
[0091]
[Second Embodiment]
In the first embodiment described above, in order to make the second amplifier circuit 10 and the differential amplifier circuit 200 equivalent, and to make the first and second level shift circuits 300 and 20 equivalent. In these circuits, the size of the corresponding NPN transistor, the resistance value of the corresponding load resistor, and the current value of the corresponding current mirror are set to be equal to each other.
[0092]
However, the present invention is not limited to this, and it is possible to adopt a configuration in which the size of the corresponding NPN transistor, the resistance value of the corresponding load resistor, and the current value of the corresponding current mirror are changed.
[0093]
For example, in the second embodiment, the size of the NPN transistor 44 is set to 1/8 of the NPN transistors 41, 42, and 43, and the value of the resistor 48 is set to 8 times that of the resistors 45, 46, and 47. Then, the value of the collector current of the NPN transistor 44, which is the current value of the constant current source 14 of the second amplifier circuit 10, is set to 1/8 of the current value of the constant current sources 107 and 207 of the first amplifier circuit 150. can do.
[0094]
At the same time, the value of the load resistor 12 of the second amplifier circuit 10 is set to four times the load resistors 205 and 206 of the differential amplifier circuit 200, and the value of the emitter negative feedback resistor 13 of the second amplifier circuit 10 is It is set to 4 times the emitter negative feedback resistors 203 and 204 of the differential amplifier circuit 200. In this way, the collector voltages of the NPN transistors 201 and 202 of the differential amplifier circuit 200 and the NPN transistor 11 of the second amplifier circuit 10 can be set equal to each other as in the first embodiment.
[0095]
Further, the size of the NPN transistor 51 is set to ¼ that of the NPN transistors 50, 52, and 53, the resistance value of the resistor 55 is set to four times that of the resistors 54, 56, and 57, and the size of the NPN transistor 21 is changed to the NPN transistor 301. , 302 and the size of the diode group 22 is set to ¼ of the diode groups 303 and 304. In this way, it is possible to achieve the same effect as that of the first embodiment described above.
[0096]
According to the second embodiment, since the current value can be reduced, it is possible to reduce the power consumption and the space of the entire circuit, which is very effective as an IC circuit. Further, to save space, the portion of the second amplifier circuit 10 and the portion of the second level shift circuit 20 are arranged in the vicinity of the differential amplifier circuit 200 and the first level shift circuit 300 of the first amplifier circuit. It is also easy to do so, so that the temperature characteristics can also be the same between them.
[0097]
In the above description of the second embodiment, the current ratio is set to ¼. However, the present invention is not limited to this and can be set to an arbitrary value. In fact, if a very large ratio is selected, the size of the NPN transistor will be reduced, leading to problems such as inaccuracy and the need for high resistance. I need it.
[0098]
[Other embodiments]
In the above description of the embodiment, the common mode voltage of the differential output terminal 162 has been set to 0V. However, the present invention is not limited to this, and the positive input terminal of the operational amplifier 30 is not 0V. Obviously, if the voltage is set to an arbitrary voltage, the common mode voltage of the differential output terminal 162 can also be set to an arbitrary value.
[0099]
In the above description, the number of cascade connection stages of the differential amplifier circuit of the first amplifier circuit 150 is two stages. However, the number of stages is not limited to this and may be three or more stages. Needless to say.
[0100]
In the above description, the transistor has been described as an NPN-type bipolar junction transistor, but the present invention can also be applied to a case of using a field effect transistor (FET).
[0101]
Furthermore, although the level shift circuits 300 and 20 are configured to use n-stage diodes connected in series, it is also possible to use a level shift circuit in which resistors are connected in series instead of diodes. .
[0102]
【The invention's effect】
As described above, according to the present invention, while maintaining the common mode voltage of the differential output terminal constant, waveform distortion occurs in the differential output even when the amplifier circuit is excessively input or load resistance varies. It is possible to provide an amplifier circuit with a level shift circuit that does not.
[0103]
Therefore, when the amplifier circuit according to the present invention is used in a measuring device such as an oscilloscope, a so-called saturation recovery characteristic (after an excessive waveform that protrudes from the display screen for displaying the waveform is input and the amplifier circuit is saturated) It is possible to provide an oscilloscope with excellent characteristics (whether it can be measured after a lapse of time).
[0104]
In addition, the amplifier circuit with level shift circuit according to the present invention is suitable for IC, and thus has an advantage that it is suitable for miniaturization.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of an amplifier circuit with a level shift circuit according to the present invention;
FIG. 2 is a diagram showing a more specific circuit configuration of the first embodiment.
FIG. 3 is a circuit diagram of an example of an amplifier circuit in which a differential amplifier circuit is cascade-connected at an arbitrary number of stages.
FIG. 4 is a circuit diagram of another example of an amplifier circuit in which a differential amplifier circuit is connected in an arbitrary number of stages.
FIG. 5 is a circuit diagram showing an example of a conventional amplifier circuit with a level shift circuit.
FIG. 6 is a circuit diagram showing another example of a conventional amplifier circuit with a level shift circuit.
7 is a diagram obtained by simulating the waveform distortion at the time of excessive input in the case of the conventional example of FIG.
[Explanation of symbols]
150 First amplifier circuit
151 Differential input terminal
152 Differential output terminal
160 Amplifier circuit with level shift circuit
162 Differential output terminal
100,200 differential amplifier circuit
101, 102, 201, 202 NPN transistor
105, 106, 205, 206 Load resistance
107,207 Constant current source
300 First level shift circuit
301,302 NPN transistor
303,304 Diode group
305,306 Constant current source
10 Second amplifier circuit
11 NPN transistor
12 Load resistance
14 Constant current source
15 DC power supply
20 Second level shift circuit
21 NPN transistor
22 Diode group
23 Constant current source
30 operational amplifier

Claims

A first amplifier circuit having a differential input terminal and a differential output terminal, the differential amplifier circuit being cascade-connected in an arbitrary number of stages;
A first level shift circuit connected to the differential output terminal of the first amplifier circuit and having a differential output terminal for level-shifting and outputting the differential output of the first amplifier circuit;
The differential amplifier circuit closest to the differential output terminal of the first amplifier circuit is equivalent to the differential amplifier circuit closest to the differential output terminal of the first amplifier circuit and a power source A second amplifier circuit which is made common and supplied with a predetermined DC voltage;
A second level shift circuit equivalent to the first level shift circuit for level shifting the output of the second amplifier circuit;
An operational amplifier for controlling the power supply voltage of the second amplifier circuit and the differential amplifier circuit closest to the differential output terminal so as to keep the DC output voltage of the second level shift circuit constant; An amplifier circuit with a level shift circuit characterized by the above.

In claim 1,
The second amplifier circuit is configured to be equal to the amplifier circuit on one side of the differential amplifier circuit closest to the differential output terminal of the first amplifier circuit, and the second level shift circuit includes An amplifier circuit with a level shift circuit, characterized in that it has the same configuration as one side of the first level shift circuit for level shifting the differential output.

3. The amplifier circuit with a level shift circuit according to claim 1, wherein the amplifier circuit is an IC.

In claim 3,
The transistor constituting the first amplifier circuit and the transistor constituting the second amplifier circuit are configured to have the same size, the transistor constituting the first level shift circuit, and the second level shift circuit An amplifier circuit with a level shift circuit, characterized in that the sizes of the transistors constituting the circuit are equal.

In claim 3,
The transistor constituting the second amplifier circuit is configured so that the size of the transistor constituting the first amplifier circuit is 1 / N (N is an integer of 2 or more), and the second amplifier circuit A level shift circuit characterized in that the size of a transistor constituting the level shift circuit is 1 / N (N is an integer of 2 or more) of the size of the transistor constituting the first level shift circuit. Amplification circuit with.