JP3629391B2 - Oxide film forming method and oxide film forming apparatus - Google Patents
Oxide film forming method and oxide film forming apparatus Download PDFInfo
- Publication number
- JP3629391B2 JP3629391B2 JP34901199A JP34901199A JP3629391B2 JP 3629391 B2 JP3629391 B2 JP 3629391B2 JP 34901199 A JP34901199 A JP 34901199A JP 34901199 A JP34901199 A JP 34901199A JP 3629391 B2 JP3629391 B2 JP 3629391B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- chamber
- forming
- film
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置のゲート酸化膜などの酸化膜形成方法および酸化膜形成装置に関し、特に液晶表示装置に用いられる薄膜トランジスタ(TFT:Thin Film Transistor)のゲート酸化膜の形成方法およびそのゲート酸化膜形成装置に関するものである。
【0002】
【従来の技術】
アクティブ方式の液晶表示装置のTFT等に形成されるシリコン酸化膜、例えばゲート酸化膜は、一般にプラズマCVD(Chemical Vapor Deposition)によって成膜される。このゲート酸化膜の成膜に用いられるチャンバの内壁には、上記の成膜中に、酸化物等が蓄積し、被積層物である薄膜トランジスタを汚染する。このため、例えば、累積酸化膜厚を600nmとして、その累積膜厚に達したら、チャンバ内をフッ素化合物等のガスを用いて洗浄するセルフクリーニングを行う方法が用いられている。このセルフクリーニングの後には、通常、洗浄直後の慣らし運転ともいえるチャンバシーズニングにより酸化膜を試行成膜する工程が設けられる。このセルフクリーニングにより、汚染のない清浄なTFTが形成される。
【0003】
【発明が解決しようとする課題】
しかしながら、セルフクリーニングを行った後にプラズマCVD法により酸化膜の成膜を行うと、セルフシーズニングを実施した後であっても、酸化膜の厚さが異常に薄くなる現象がある。例えば、上記のTFTのゲート酸化膜の厚さは75nmとするので、通常、20枚を1ロットとして8枚目、15枚目(または16枚目)の成膜が終了した後に、セルフクリーニングを実施する。図15は、8枚目および15枚目の成膜が終了した後にセルフクリーニングを実施した場合の、ゲート酸化膜の膜厚の推移を示す図である(このロットの平均値を100%に規格化して表示してある)。図15において、9枚目および16枚目の膜厚が異常に薄くなっている。このような、膜厚の大きな変動を防止するために1枚ごとにセルフクリーニングを実施すると、膜厚は常に図15における薄い膜厚に保たれるので、膜厚変動は抑制される。しかし、チャンバシーズニング工程とセルフクリーニングとの処理時間の合計は、長時間にわたるので、酸化膜の成膜時間がきわめて長くなり、実際の製造方法には適用することができない。
【0004】
そこで、本発明の目的は、セルフクリーニング後の酸化膜の膜厚の減少を抑制することにより膜厚変動を防止して、歩留りの低下を防止する酸化膜形成方法および酸化膜形成装置を提供することにある。
【0005】
【課題を解決するための手段】
請求項1の酸化膜形成方法は、チャンバと、このチャンバに付属して備えられるとともに、前記チャンバに対して不活性ガスの分圧が正圧に保たれている、開閉自在の隔壁によって隔てられたトランスファ室とを有する装置を用いて、前記チャンバ内に搬送されてきた被積層物の上にプラズマCVDにより酸化膜を成膜する酸化膜形成方法であって、排気をしながら、フッ素化合物を含むガスを用いて前記チャンバをセルフクリーニングするセルフクリーニング工程と、セルフクリーニング工程の後、チャンバシーズニングにおける酸化膜の成膜試行時間を時間加算から除外して、所定の成膜不実施時間をとった後に酸化膜の成膜を行う酸化膜製膜工程とを備え、上記所定の成膜不実施時間内に、前記被積層物に対して、前記チャンバと、前記トランスファ室との間を、前記隔壁の開閉を伴いながら往きかつ戻らせる往復動作を数回繰り返すことを特徴とする。
【0006】
この方法によれば、排気によりセルフクリーニングに用いたガス中の各成分の濃度は減少するので、セルフクリーニングの残存ガス、とくにフッ素が、プラズマCVD法によって成膜される酸化膜の膜厚に及ぼす影響は小さくなる。この結果、セルフクリーニング直後に成膜する酸化膜の膜厚の減少を抑制し、酸化膜の厚さ変動を限定的なものにすることが可能となる。
また、トランスファ室に送られる不活性ガスは、本来、チャンバから有毒ガスが流入しないように、チャンバに対して正圧を保つために用いられる。隔壁を開閉しながら被積層物を往復させると、不活性ガスによるパージと同じ効果を得ることができ、セルフクリーニングに用いられたガスを低減することができる。したがって、セルフクリーニング直後の数枚に成膜される酸化膜の厚さの減少を防止することが可能となる。
【0007】
本発明の酸化膜形成方法が適用されるのは、例えば、酸化膜の厚さ精度が重視される半導体装置のゲート酸化膜である場合が望ましい。とくに、大面積の酸化膜である、アクティブマトリクス方式の液晶表示装置のTFTに形成されるゲート酸化膜である場合が望ましい。これらの酸化膜は、通常、非常に薄い厚さ、例えば、75nmの厚さに高精度で形成される。したがって、厚さの変動幅の絶対値が大きいと、相対的な変動は非常に大きくなり、実用上使用できないゲート酸化膜となってしまい、歩留りを低下させる。本発明は、上記のように、セルフクリーニング直後に成膜不実施時間を設け、排気をしながらセルフクリーニングのガスを低減させる各種の方法を実施することにより、歩留り低下を防止することが可能となる。
【0008】
請求項2の酸化膜形成方法では、請求項1の酸化膜形成方法において、チャンバ内の成分の検出頻度の出力が可能な質量分析器が備えられ、そのチャンバ内のガス成分の検出頻度をモニタしながら、成膜不実施時間の終了時を定める。
【0009】
上記の方法により、オンラインでチャンバ内のガス成分の組成を知ることができるので、セルフクリーニングに用いたガスを確実に低減した後に、プラズマCVDによる酸化膜の成膜を実施することが可能となる。
【0010】
請求項3の酸化膜形成方法では、請求項1または2の酸化膜形成方法において、成膜不実施時間内に、不活性ガスによるガスパージを行う。
【0011】
この結果、セルフクリーニングに用いたガスおよびそのガスの化合物は、不活性ガスにより追い出されて減少するので、セルフクリーニングに用いたガス中のフッ素等の酸化膜の膜厚に及ぼす影響は小さくなる。なお、不活性ガスとしては、窒素、酸素、ヘリウム、アルゴン等のガスを用いることができる。
【0012】
請求項4の酸化膜形成方法では、請求項1または2の酸化膜形成方法において、成膜不実施時間内に、不活性ガスのオンオフを繰り返す断続パージを行う。
【0013】
不活性ガスパージのオンオフを繰り返すことにより、チャンバの内壁に吸着したガスを有効に追い出すことができ、酸化膜成膜時のこれらガスの悪影響を限定的なものにすることが可能となる。
【0014】
請求項5の酸化膜形成方法では、請求項1または2の酸化膜形成方法において、成膜不実施時間内に、ガスパージを行いながら、プラズマ放電のオンオフを繰り返す。
【0015】
上記の方法により、チャンバの側壁に吸着したガスを脱離させて排気することができる。この結果、セルフクリーニングに用いたガスを問題を生じないレベルにまで減少させることができ、セルフクリーニング直後に成膜される数枚の酸化膜の膜厚の減少を防止することが可能となる。
【0018】
請求項6の酸化膜形成方法は、質量分析器が取り付けられたチャンバ内に搬送されてきた被積層物の上にプラズマCVDにより酸化膜を成膜する方法であり、排気をしながら、フッ素化合物を含むガスを用いて前記チャンバをセルフクリーニングした後、質量分析器による検出頻度測定において、質量数19の成分の検出頻度が、質量数36の成分の検出頻度の所定の倍数以下にまで低下した後に、酸化膜の成膜を行う。
【0019】
上記において、質量数19の成分は、フッ素である。質量数36の成分は不明であるが、時間変動が小さいので、基準濃度として使うことができる。所定の倍数は、例えば、50倍、さらにセルフクリーニング後の膜厚減少を抑制するためには40倍、また、より一層、膜厚変動を抑制するためには30倍とすることが望ましい。また、排気を継続していれば、不活性ガスパージ、不活性ガスパージを行いながらの断続的なプラズマ放電などを実施することができる。上記の方法により、酸化膜の成膜工程において酸化膜をエッチングしてフッ化シリコンを形成するフッ素を問題を生じないレベルまで下げることができ、セルフクリーニング直後に成膜される酸化膜の厚さの減少を抑制することが可能となる。
【0020】
請求項7の酸化膜形成装置は、搬送されてきた被積層物の上に酸化膜を形成する方法に用いられる装置であって、酸化膜を被積層物の上に成膜するチャンバと、チャンバ内に搬送されてきた被積層物に酸化膜を成膜する成膜手段と、チャンバから排気する排気手段と、チャンバ内の成分の質量数を特定して、その成分の検出頻度を出力するチャンバに取り付けられた質量分析器と、質量分析器によって出力された質量数19の成分の検出頻度が、質量数36の成分の検出頻度の所定の倍数を超える間は酸化膜を成膜せず、所定の倍数以下になってから酸化膜を成膜する制御手段とを備える。
【0021】
この構成により、フッ素濃度が高い間は成膜が実施されないので、酸化膜が異常に薄くなる現象を避けることができ、歩留りを向上させることが可能となる。所定の倍数としては、50倍、さらにセルフクリーニング後の膜厚減少を抑制するためには40倍、また、より一層、膜厚変動を抑制するためには30倍とすることが望ましい。
【0022】
【発明の実施の形態】
次に、本発明の実施の形態について図面を用いて説明する。
【0023】
(実施の形態1)
本実施の形態は、アクティブマトリクス方式の液晶表示装置のTFTのゲート酸化膜を形成する方法において、排気しつつ成膜不実施時間を長くとる酸化膜形成方法である。まず、図1に示すように、ガラス基板1の表面に、下地膜2として、例えば、SiN膜、シリコン酸化膜、またはシリコン酸化膜とSiN膜とからなる2層膜をプラズマCVDにより約200nmの厚さに形成する。その後、同じく図1に示すように、アモルファスシリコン膜3を減圧CVD法またはプラズマCVD法により50nmの厚さに成膜した後、アモルファスシリコン膜を結晶化する。結晶化の方法として、例えば、エキシマレーザによるレーザ照射を用いることができる。次いで、図2に示すように、結晶化されたポリシリコン膜3をチャネル形状にパターニングする。次に、図3に示すように、ポリシリコン膜上にゲート酸化膜4をプラズマCVDにより75nmの厚さに形成する。
【0024】
このゲート酸化膜4の成膜においては、NF3ガスを用いたセルフクリーニングを8枚ごとに行った。セルフクリーニング後のチャンバシーズニングにおいて酸化膜を形成した後、ポンプ排気の状態を12分間とった。この後、図2に示す状態の被積層物を成膜室に導入して、図3に示すように、ゲート酸化膜4を成膜した。
【0025】
図4は、ロット(19枚)内の各ゲート酸化膜の厚さを成膜順位にしたがって示す図である。図4には、成膜不実施期間をとらない従来技術のゲート酸化膜の厚さを比較のために併記するが、ロット内のゲート酸化膜の厚さのばらつきは、−6%〜+4%に抑制されている。なお、4分間の排気を行うことにより、従来−11%にまで減少したセルフクリーニング直後の酸化膜の膜厚は、−7%程度の減少にまで抑制される。
【0026】
ゲート酸化膜の成膜後、ゲート電極をAl合金、Cr、Taのような金属膜をスパッタリングにより成膜し、パターニングおよびエッチング加工を行い、図5に示すように、ゲート電極8を形成する。その後、イオン注入によってソース、ドレイン領域5、6およびチャネル領域7を形成し、図6に示すように、層間絶縁膜9をプラズマCVDによって成膜した。次に、層間絶縁膜9にコンタクトホールを開口してパッドコンタクト11、12を形成した後、ソースおよびドレイン配線の膜を成膜して、配線形状13、14にパターニングした。さらに、図7に示すように、プラズマCVDによりパッシベーション膜15であるSiN膜を成膜した。
【0027】
本実施の形態において認められるように、排気をしながら成膜不実施時間を12分間とることにより、セルフクリーニング直後の数枚の酸化膜形成における酸化膜の厚さの減少は非常に抑制される。この結果、TFT製造工程における歩留りを向上させることが可能となる。
【0028】
(実施の形態2)
実施の形態1と同じように、TFTのゲート酸化膜の成膜工程において、8枚成膜する毎にチャンバのNF3ガスを用いたセルフクリーニングを実施した。その後、本実施の形態においては、チャンバシーズニングを間に挟んで、360秒間の窒素ガスパージおよび720秒間の酸素ガスパージを行った。図8は本実施の形態に用いた酸化膜形成装置の構成概要図である。本実施の形態においては、チャンバ23に質量分析器24を取り付け、チャンバ23内のガス成分の検出頻度をモニタしながら成膜した。また、質量数19のフッ素の検出頻度が質量数36の成分の検出頻度の40倍を超えない場合に限り成膜を可能とする制御手段25を質量分析器24とプラズマCVD成膜手段22との間に設けた。酸化膜は基板の上に所定の積層物を積層した被積層物21の上に成膜され、チャンバからは排気ポンプ26により排気がなされる。
【0029】
図9は比較のための従来の成膜方法における成分の検出頻度(単位時間当りのカウント数)の推移を示す図である。図9から分かるように、従来の成膜不実施時間は、チャンバシーズニングの後の60秒間である。また、図10は本実施の形態における成分の検出頻度の推移を示す図である。図9および図10において、質量数19はフッ素ガスであり、質量数85はフッ化珪素(SiF3)である。質量数33と36の成分は何か不明である。質量数36の成分はチャンバシーズニングの間以外はほぼ一定の値を保つので、相対比較の基準値に用いることができる。図11は、成膜順位Noである各基板Noにおける酸化膜の膜厚を示す図である。ロットの膜厚平均値を100%として規格化して表示してある。上記の窒素ガスおよび酸素ガスのパージにより、ゲート酸化膜の変動はきわめて良好に抑制され、基板間ばらつきは±3%の範囲内に入れることができた。図11における基板No7〜12の各ゲート酸化膜の厚さと、図9および図10の各成分の検出頻度とを対応づけると、フッ素の検出頻度が酸化膜の膜厚に大きな影響を持つことが分かる。セルフクリーニングを行った後、チャンバシーズニング時間を除いて、フッ素の検出頻度を質量数36の成分の検出頻度の50倍以下にした後に、酸化膜を成膜すれば、膜厚の減少を抑制することができる。より望ましくは、フッ素の検出頻度を質量数36の成分の検出頻度の40倍以下、さらに望ましくは30倍以下にした後に、酸化膜を成膜する。この結果、全体として膜厚変動の小さいゲート酸化膜を作製することが可能となる。なお、上記の質量数19の成分と質量数36の成分の検出頻度の比は、モル濃度比と考えることができる。
【0030】
(実施の形態3)
本実施の形態においても、液晶表示装置に用いられるTFTパネルのTFTのゲート酸化膜を作製した。酸素ガスパージの時間を変える以外は、実施の形態1と同じ工程による。本実施の形態では、セルフクリーニング後にチャンバシーズニングを実施し、その後に行う酸素ガスパージの時間を360秒間から1080秒間の間に変化させて、ゲート酸化膜を成膜した。各ロット内の各基板Noのゲート酸化膜の厚さを図12に示す。また、各ロット内のゲート酸化膜の最大値と最小値との差を図13に示すが、パージ時間の増大につれ、最大値と最小値との差が減少することが分かる。とくに、ガスパージ時間を600秒間から1080秒間に延ばした場合、最大値と最小値との差が大きく減少することが分かる。とくに、ガスパージ時間を900秒間以上とすることにより、上記の差を10nm以下にできることが分かる。なお、このガスパージ時間は、チャンバシーズニングを間に挟んで2回のガスパージを行う場合には、その2回のガスパージ時間の合計をいう。
【0031】
(実施の形態4)
本実施の形態においても、液晶表示装置に用いられるTFTパネルのTFTのゲート酸化膜を作製した。セルフクリーニング直後の最初のゲート酸化膜の成膜の際、成膜室とトランスファ室(搬送室)との間を3回往復させた。この往復に要した時間は、約10分間である。その他の工程は実施の形態1と同じ工程による。ロットの平均膜厚を100%として、各基板Noのゲート酸化膜の膜厚を図14に従来例と比較して示す。本実施の形態における各ゲート酸化膜の厚さは±3%以内に入っている。この結果から、成膜室とトランスファ室とを往復させることが、セルフクリーニング後の酸化膜の膜厚減少を抑制して、ロット内のゲート酸化膜の膜厚変動抑制に非常に有効であることが首肯できる。
【0032】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内での全ての変更を含む。
【0033】
【発明の効果】
本発明の製造方法を用いることにより、ゲート酸化膜等の高精度の膜厚制御が要求される酸化膜をプラズマCVD法を用いて成膜することができる。この製造方法は、既存の設備を用いて簡便に実施することができ、しかも、成膜時間はセルフクリーニング直後の成膜においてのみ4分間〜十数分間延長されるのみで、それ以外は成膜時間が延長することはない。この結果、簡便にゲート酸化膜等の膜厚変動を抑制することができ、歩留り向上に貢献することができる。
【図面の簡単な説明】
【図1】実施の形態1において、ガラス基板に下地膜およびアモルファスシリコン膜を成膜した段階の断面図である。
【図2】図1の状態に対して、アモルファスシリコン膜を結晶化して、トランジスタにパターニングした段階の断面図である。
【図3】図2の状態にゲート酸化膜を成膜した段階の断面図である。
【図4】実施の形態1におけるTFTのゲート酸化膜の膜厚をロット平均値を100%として、従来例と比較して示す図である。
【図5】図3の状態にゲート電極を形成し、ソース領域およびドレイン領にドーピングした段階の断面図である。
【図6】図5の状態に層間絶縁膜を形成した段階の断面図である。
【図7】図6の状態に、ソース配線およびドレイン配線を形成し、パッシベーション膜を成膜した段階の断面図である。
【図8】実施の形態2に用いた酸化膜形成装置の構成概要図である。
【図9】従来例におけるチャンバ内のガス成分の濃度推移を示す図である。
【図10】実施の形態2におけるチャンバ内のガス成分の濃度推移を示す図である。
【図11】実施の形態2におけるTFTのゲート酸化膜の膜厚をロット平均値を100%として、従来例と比較して示す図である。
【図12】実施の形態3におけるTFTのゲート酸化膜の膜厚を各ロット平均値を100%として、パージ時間ごとに示す図である。
【図13】図12に示す各ロットのゲード酸化膜の最大値と最小値との差に及ぼすガスパージ時間の影響を示す図である。
【図14】実施の形態4におけるTFTのゲート酸化膜の膜厚をロット平均値を100%として、従来例と比較して示す図である。
【図15】従来例のTFTのゲート酸化膜の膜厚をロット平均値を100%として示す図である。
【符号の説明】
1 ガラス基板、2 下地膜、3 シリコン膜、4 ゲート酸化膜、5,6 ソース、ドレイン領域、7 チャネル領域、8 ゲート電極、9 層間絶縁膜、11,12 パッドコンタクト、13,14 ソース配線,ゲート配線、15 パッシベーション膜、21 被積層物、22 プラズマCVD装置、23 チャンバ、24 質量分析器、25 制御手段、26 排気ポンプ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for forming an oxide film such as a gate oxide film of a semiconductor device and an oxide film forming apparatus, and more particularly to a method for forming a gate oxide film of a thin film transistor (TFT) used in a liquid crystal display device and the gate oxide film thereof. The present invention relates to a forming apparatus.
[0002]
[Prior art]
A silicon oxide film, such as a gate oxide film, formed on a TFT or the like of an active liquid crystal display device is generally formed by plasma CVD (Chemical Vapor Deposition). An oxide or the like accumulates on the inner wall of the chamber used for forming the gate oxide film during the film formation, and contaminates the thin film transistor that is the stack. For this reason, for example, the cumulative oxide film thickness is 600 nm, and when the cumulative film thickness is reached, a self-cleaning method is used in which the inside of the chamber is cleaned with a gas such as a fluorine compound. After this self-cleaning, there is usually provided a step of trially forming an oxide film by chamber seasoning, which can be said to be a break-in operation immediately after cleaning. By this self-cleaning, a clean TFT without contamination is formed.
[0003]
[Problems to be solved by the invention]
However, when an oxide film is formed by plasma CVD after self-cleaning, there is a phenomenon that the thickness of the oxide film becomes abnormally thin even after self-seasoning. For example, since the thickness of the gate oxide film of the TFT is set to 75 nm, the self-cleaning is usually performed after the eighth and fifteenth (or sixteenth) film formation is completed with 20 sheets as one lot. carry out. FIG. 15 is a diagram showing the transition of the thickness of the gate oxide film when self-cleaning is performed after the eighth and fifteenth films are formed (the average value of this lot is standardized to 100%). Is displayed). In FIG. 15, the ninth and sixteenth films are abnormally thin. When self-cleaning is performed for each sheet in order to prevent such a large change in film thickness, the film thickness is always kept at a thin film thickness in FIG. However, since the total processing time of the chamber seasoning process and the self-cleaning is long, the film formation time of the oxide film becomes extremely long and cannot be applied to an actual manufacturing method.
[0004]
SUMMARY OF THE INVENTION An object of the present invention is to provide an oxide film forming method and an oxide film forming apparatus that prevent a film thickness variation by suppressing a decrease in the film thickness of the oxide film after self-cleaning and prevent a decrease in yield. There is.
[0005]
[Means for Solving the Problems]
The method for forming an oxide film according to
[0006]
According to this method, since the concentration of each component in the gas used for self-cleaning is reduced by exhaust, the self-cleaning residual gas, particularly fluorine, affects the thickness of the oxide film formed by the plasma CVD method. The impact is reduced. As a result, it is possible to suppress a decrease in the thickness of the oxide film formed immediately after self-cleaning and to limit the variation in the thickness of the oxide film.
The inert gas sent to the transfer chamber is originally used to maintain a positive pressure with respect to the chamber so that no toxic gas flows from the chamber. When the stack is reciprocated while opening and closing the partition walls, the same effect as purging with an inert gas can be obtained, and the gas used for self-cleaning can be reduced. Therefore, it is possible to prevent a reduction in the thickness of the oxide film formed on several sheets immediately after self-cleaning.
[0007]
The oxide film forming method of the present invention is preferably applied to, for example, a gate oxide film of a semiconductor device where the thickness accuracy of the oxide film is important. In particular, a gate oxide film formed on a TFT of an active matrix type liquid crystal display device, which is an oxide film having a large area, is desirable. These oxide films are usually formed with high accuracy to a very thin thickness, for example, a thickness of 75 nm. Therefore, if the absolute value of the variation range of the thickness is large, the relative variation becomes very large, resulting in a gate oxide film that cannot be used practically, thereby reducing the yield. As described above, according to the present invention, it is possible to prevent a decrease in yield by providing a film non-execution time immediately after self-cleaning and implementing various methods for reducing the self-cleaning gas while exhausting. Become.
[0008]
According to a second aspect of the present invention, there is provided the oxide film forming method according to the first aspect, further comprising a mass analyzer capable of outputting the frequency of detection of the components in the chamber, and monitoring the frequency of detection of the gas components in the chamber. However, the end time of the film formation non-execution time is determined.
[0009]
Since the composition of the gas component in the chamber can be known online by the above method, it becomes possible to form an oxide film by plasma CVD after reliably reducing the gas used for self-cleaning. .
[0010]
According to a third aspect of the present invention, in the method for forming an oxide film according to the first or second aspect, a gas purge with an inert gas is performed within a film formation non-execution time.
[0011]
As a result, since the gas used for self-cleaning and the compound of the gas are driven out by the inert gas and decrease, the influence on the film thickness of the oxide film such as fluorine in the gas used for self-cleaning is reduced. As the inert gas, a gas such as nitrogen, oxygen, helium, or argon can be used.
[0012]
According to a fourth aspect of the present invention, in the method for forming an oxide film according to the first or second aspect, the intermittent purge is performed in which the inert gas is repeatedly turned on and off within the film formation non-execution time.
[0013]
By repeatedly turning on and off the inert gas purge, the gas adsorbed on the inner wall of the chamber can be effectively expelled, and the adverse effect of these gases during the formation of the oxide film can be limited.
[0014]
In the oxide film forming method of
[0015]
By the above method, the gas adsorbed on the side wall of the chamber can be desorbed and exhausted. As a result, the gas used for self-cleaning can be reduced to a level that does not cause a problem, and it is possible to prevent a reduction in the thickness of several oxide films formed immediately after self-cleaning.
[0018]
The oxide film forming method according to
[0019]
In the above, the component having a mass number of 19 is fluorine. The component of mass number 36 is unknown, but it can be used as a reference concentration because the time variation is small. The predetermined multiple is, for example, preferably 50 times, 40 times to suppress a decrease in film thickness after self-cleaning, and 30 times to further suppress film thickness variation. Further, if the evacuation is continued, an inert gas purge, an intermittent plasma discharge while performing the inert gas purge, and the like can be performed. According to the above method, the thickness of the oxide film formed immediately after self-cleaning can be reduced to a level that does not cause a problem by etching the oxide film in the oxide film forming step to form silicon fluoride. Can be suppressed.
[0020]
An apparatus for forming an oxide film according to
[0021]
With this configuration, since the film formation is not performed while the fluorine concentration is high, the phenomenon that the oxide film becomes abnormally thin can be avoided, and the yield can be improved. The predetermined multiple is desirably 50 times, 40 times to suppress a decrease in film thickness after self-cleaning, and 30 times to further suppress film thickness fluctuation.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0023]
(Embodiment 1)
The present embodiment is an oxide film forming method in which a gate oxide film of a TFT of an active matrix liquid crystal display device is formed and a film formation non-execution time is increased while exhausting. First, as shown in FIG. 1, on the surface of the
[0024]
In the formation of the
[0025]
FIG. 4 is a diagram showing the thickness of each gate oxide film in a lot (19 sheets) according to the film formation order. In FIG. 4, the thickness of the gate oxide film of the prior art that does not take the film formation non-execution period is shown for comparison, but the variation in the thickness of the gate oxide film in the lot is -6% to + 4%. Is suppressed. In addition, by performing the exhaust for 4 minutes, the film thickness of the oxide film immediately after self-cleaning, which has been reduced to 11%, is suppressed to about -7%.
[0026]
After forming the gate oxide film, a gate electrode is formed by sputtering a metal film such as an Al alloy, Cr, or Ta, and patterning and etching are performed to form the
[0027]
As is recognized in this embodiment, by reducing the film formation non-execution time to 12 minutes while evacuating, reduction of the oxide film thickness in the formation of several oxide films immediately after self-cleaning is greatly suppressed. . As a result, the yield in the TFT manufacturing process can be improved.
[0028]
(Embodiment 2)
As in the first embodiment, in the TFT gate oxide film forming process, self-cleaning using NF 3 gas in the chamber was performed every time eight films were formed. Thereafter, in this embodiment, a nitrogen gas purge for 360 seconds and an oxygen gas purge for 720 seconds are performed with the chamber seasoning in between. FIG. 8 is a schematic configuration diagram of the oxide film forming apparatus used in the present embodiment. In the present embodiment, the
[0029]
FIG. 9 is a diagram showing the transition of the component detection frequency (the number of counts per unit time) in a conventional film forming method for comparison. As can be seen from FIG. 9, the conventional film formation non-execution time is 60 seconds after the chamber seasoning. FIG. 10 is a diagram showing the transition of the component detection frequency in the present embodiment. 9 and 10, the
[0030]
(Embodiment 3)
Also in this embodiment, a TFT gate oxide film of a TFT panel used in a liquid crystal display device was produced. Except for changing the oxygen gas purge time, the same steps as in the first embodiment are used. In this embodiment, chamber seasoning is performed after self-cleaning, and the time of oxygen gas purging performed thereafter is changed from 360 seconds to 1080 seconds to form a gate oxide film. FIG. 12 shows the thickness of the gate oxide film of each substrate No in each lot. Further, FIG. 13 shows the difference between the maximum value and the minimum value of the gate oxide film in each lot, and it can be seen that the difference between the maximum value and the minimum value decreases as the purge time increases. In particular, it can be seen that when the gas purge time is extended from 600 seconds to 1080 seconds, the difference between the maximum value and the minimum value is greatly reduced. In particular, it can be seen that the above difference can be reduced to 10 nm or less by setting the gas purge time to 900 seconds or more. In addition, this gas purge time means the total of the two gas purge times, when performing two gas purges with a chamber seasoning in between.
[0031]
(Embodiment 4)
Also in this embodiment, a TFT gate oxide film of a TFT panel used in a liquid crystal display device was produced. When the first gate oxide film was formed immediately after self-cleaning, the film was reciprocated three times between the film formation chamber and the transfer chamber (transfer chamber). The time required for this round trip is about 10 minutes. Other steps are the same as those in the first embodiment. The film thickness of the gate oxide film of each substrate No is shown in FIG. The thickness of each gate oxide film in the present embodiment is within ± 3%. From this result, reciprocating between the film forming chamber and the transfer chamber is very effective in suppressing the film thickness variation of the gate oxide film in the lot by suppressing the decrease in the film thickness of the oxide film after self-cleaning. Can be confirmed.
[0032]
While the embodiments of the present invention have been described above, the embodiments of the present invention disclosed above are merely examples, and the scope of the present invention is not limited to these embodiments. The scope of the present invention is indicated by the description of the scope of claims, and further includes meanings equivalent to the description of the scope of claims and all modifications within the scope.
[0033]
【The invention's effect】
By using the manufacturing method of the present invention, an oxide film such as a gate oxide film that requires highly accurate film thickness control can be formed using a plasma CVD method. This manufacturing method can be easily implemented using existing equipment, and the film formation time is extended only for 4 to 10 minutes only in the film formation immediately after self-cleaning, and the film formation is performed otherwise. The time will not be extended. As a result, it is possible to easily suppress the film thickness variation of the gate oxide film and the like, which can contribute to the improvement of the yield.
[Brief description of the drawings]
1 is a cross-sectional view of a stage in which a base film and an amorphous silicon film are formed over a glass substrate in
FIG. 2 is a cross-sectional view of a stage where an amorphous silicon film is crystallized and patterned into a transistor with respect to the state of FIG.
3 is a cross-sectional view of a stage where a gate oxide film is formed in the state of FIG.
4 is a diagram showing a film thickness of a gate oxide film of a TFT according to the first embodiment in comparison with a conventional example with a lot average value being 100%. FIG.
5 is a cross-sectional view of a stage in which a gate electrode is formed in the state of FIG. 3 and the source region and the drain region are doped.
6 is a cross-sectional view at a stage where an interlayer insulating film is formed in the state of FIG. 5;
7 is a cross-sectional view at a stage where a source wiring and a drain wiring are formed in the state of FIG. 6 and a passivation film is formed. FIG.
8 is a schematic configuration diagram of an oxide film forming apparatus used in
FIG. 9 is a diagram showing a change in concentration of a gas component in a chamber in a conventional example.
FIG. 10 is a diagram showing a change in concentration of a gas component in a chamber in the second embodiment.
11 is a diagram showing the thickness of a gate oxide film of a TFT according to a second embodiment in comparison with a conventional example with a lot average value being 100%. FIG.
12 is a diagram showing the thickness of a gate oxide film of a TFT according to
13 is a diagram showing the influence of the gas purge time on the difference between the maximum value and the minimum value of the gate oxide film of each lot shown in FIG.
14 is a diagram showing the thickness of a gate oxide film of a TFT according to a fourth embodiment in comparison with a conventional example with a lot average value being 100%. FIG.
FIG. 15 is a diagram showing the thickness of a gate oxide film of a conventional TFT with a lot average value of 100%.
[Explanation of symbols]
1 glass substrate, 2 base film, 3 silicon film, 4 gate oxide film, 5, 6 source, drain region, 7 channel region, 8 gate electrode, 9 interlayer insulating film, 11, 12 pad contact, 13, 14 source wiring, Gate wiring, 15 passivation film, 21 stack, 22 plasma CVD apparatus, 23 chamber, 24 mass analyzer, 25 control means, 26 exhaust pump.
Claims (7)
排気をしながら、フッ素化合物を含むガスを用いて前記チャンバをセルフクリーニングするセルフクリーニング工程と、
前記セルフクリーニング工程の後、チャンバシーズニングにおける酸化膜の成膜試行時間を時間加算から除外して、所定の成膜不実施時間をとった後に、前記酸化膜の成膜を行う酸化膜製膜工程とを備え、
前記所定の成膜不実施時間内に、前記被積層物に対して、前記チャンバと、前記トランスファ室との間を、前記隔壁の開閉を伴いながら往きかつ戻らせる往復動作を数回繰り返す、酸化膜形成方法。 Using a device having a chamber and a transfer chamber provided attached to the chamber and separated by an openable / closable partition wall in which the partial pressure of the inert gas is kept positive with respect to the chamber And an oxide film forming method for forming an oxide film by plasma CVD on an object to be stacked that has been transferred into the chamber,
A self-cleaning step of self -cleaning the chamber using a gas containing a fluorine compound while exhausting;
After the self-cleaning process, to the exclusion of deposition trial time of oxide film in chamber seasoning from the temporal addition, after taking a predetermined deposition non-execution time, the oxide film forming step for forming a film of the oxide film And
Within the predetermined film formation non-execution time, the reciprocating operation of moving back and forth between the chamber and the transfer chamber with opening and closing of the partition wall is repeated several times with respect to the stack. Film forming method.
排気をしながら、フッ素化合物を含むガスを用いて前記チャンバをセルフクリーニングした後、前記質量分析器による検出頻度測定において、質量数19の成分の検出頻度が、質量数36の成分の検出頻度の所定の倍数以下にまで低下した後に、前記酸化膜の成膜を行う、酸化膜形成方法。An oxide film forming method for forming an oxide film by plasma CVD on an object to be stacked that has been transferred into a chamber to which a mass analyzer is attached,
After self-cleaning the chamber using a gas containing a fluorine compound while exhausting, in the detection frequency measurement by the mass analyzer, the detection frequency of the mass number 19 component is the detection frequency of the mass number 36 component. A method of forming an oxide film, wherein the oxide film is formed after being lowered to a predetermined multiple or less.
酸化膜を前記被積層物の上に成膜するチャンバと、
前記チャンバ内に搬送されてきた前記被積層物に酸化膜を成膜する成膜手段と、
前記チャンバから排気する排気手段と、
前記チャンバ内の成分の質量数を特定して、その成分の検出頻度を出力する前記チャンバに取り付けられた質量分析器と、
前記質量分析器によって出力された質量数19の成分の検出頻度が、質量数36の成分の検出頻度の所定の倍数を超える間は前記酸化膜を成膜せず、前記所定の倍数以下になってから前記酸化膜を成膜する制御手段とを備える酸化膜形成装置。An oxide film forming apparatus used in a method of forming an oxide film on a laminate to be conveyed,
A chamber for forming an oxide film on the stack;
A film forming means for forming an oxide film on the object to be stacked that has been transferred into the chamber;
Exhaust means for exhausting from the chamber;
A mass analyzer attached to the chamber for identifying the mass number of the component in the chamber and outputting the detection frequency of the component;
While the detection frequency of the mass number 19 component output by the mass analyzer exceeds a predetermined multiple of the detection frequency of the mass number 36 component, the oxide film is not formed and becomes the predetermined multiple or less. And a control means for forming the oxide film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34901199A JP3629391B2 (en) | 1999-12-08 | 1999-12-08 | Oxide film forming method and oxide film forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34901199A JP3629391B2 (en) | 1999-12-08 | 1999-12-08 | Oxide film forming method and oxide film forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168091A JP2001168091A (en) | 2001-06-22 |
JP3629391B2 true JP3629391B2 (en) | 2005-03-16 |
Family
ID=18400893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34901199A Expired - Fee Related JP3629391B2 (en) | 1999-12-08 | 1999-12-08 | Oxide film forming method and oxide film forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3629391B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339253A (en) * | 2005-05-31 | 2006-12-14 | Toshiba Corp | Plasma processing device and method |
CN102877041B (en) * | 2011-07-14 | 2014-11-19 | 中国科学院微电子研究所 | Film deposition method and manufacturing method of semiconductor device |
-
1999
- 1999-12-08 JP JP34901199A patent/JP3629391B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001168091A (en) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7723221B2 (en) | Stacked film patterning method and gate electrode forming method | |
US8500912B2 (en) | Plasma processing method and plasma processing apparatus | |
US7816283B2 (en) | Method of depositing a higher permittivity dielectric film | |
JP2003282591A (en) | Method for manufacturing thin-film transistor | |
JPH1187341A (en) | Film formation and film-forming apparatus | |
US6864183B2 (en) | Method for manufacturing a semiconductor device | |
US20110233550A1 (en) | Method for producing a thin film transistor, and a thin film transistor | |
US20070144557A1 (en) | Cleaning method of apparatus for depositing AI-containing metal film and AI-containing metal nitride film | |
US6020111A (en) | Method of manufacturing semiconductor device with patterned lamination of Si film and metal film | |
US7893509B2 (en) | Transistor and CVD apparatus used to deposit gate insulating film thereof | |
US20030068444A1 (en) | Method to solve particle performance of FSG layer by using UFU season film for FSG process | |
US6277736B1 (en) | Method for forming gate | |
JP3629391B2 (en) | Oxide film forming method and oxide film forming apparatus | |
JP4378806B2 (en) | CVD apparatus and substrate cleaning method thereof | |
US20080036018A1 (en) | Method of fabricating spacers and cleaning method of post-etching and semiconductor device | |
KR20050012611A (en) | Fabricating method of semiconductor device with poly/tungsten gate electrode | |
JP2003124308A (en) | Method of washing contact region of metal wiring | |
JP2002151693A (en) | Bottom gate thin-film transistor, manufacturing method thereof, etching device, and nitriding device | |
JP4007864B2 (en) | Manufacturing method of semiconductor device | |
WO2004075277A1 (en) | Method of etching, etching apparatus and process for producing semiconductor device | |
US20080214007A1 (en) | Method for removing diamond like carbon residue from a deposition/etch chamber using a plasma clean | |
JP2889191B2 (en) | Dry etching method | |
JP2000021891A (en) | Substrate processor and substrate processing method | |
JPH06302565A (en) | Plasma cleaning method for chamber | |
JP4047590B2 (en) | Thin film transistor manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |