JP3628886B2

JP3628886B2 - Analog front end

Info

Publication number: JP3628886B2
Application number: JP29173098A
Authority: JP
Inventors: 信康金川; 和男加藤; 康行小嶋; 正剛行武
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1997-10-31
Filing date: 1998-10-14
Publication date: 2005-03-16
Anticipated expiration: 2018-10-14
Also published as: JPH11196136A

Description

【０００１】
【発明の属する技術分野】
半導体素子上に形成したキャパシタ、特に高電圧を印加しても、素子を破壊せず危険電圧が二次側に通過しない高耐圧のキャパシタを用いて電気信号を伝達する絶縁カプラ或いは絶縁アンプ（以下、アイソレータと称す）に関する。
【０００２】
【従来の技術】
通信分野では、公共性の高いネットワーク設備の保護と端末の保護のために、ネットワークと端末の境界に高い絶縁性を要求しており、従来から絶縁性の高い通信用の小型トランスが使われてきた。しかし、パーソナル端末の普及発展に伴いポータブル端末用として更なる小型化軽量化が要求されており、トランスに使用する材料や構造の改良では小型化の要求に十分応えられない問題が出てきて、アイソレータの応用が検討されている。
【０００３】
また、計測，医療などの用途では、センサと信号処理回路など、信号検出部分と信号処理部分とを絶縁する必要がある場合があり、アイソレータは、このような場合に、絶縁分離手段として知られている。
【０００４】
アイソレータの小型化，高信頼化，低価格化の目的で、容量性アイソレータが開発されている。絶縁バリヤを構成する個別部品としての高耐圧のキャパシタ技術は電力用あるいはサージ保護用セラミックコンデンサが知られており、これを用いた信号伝送用の回路ブロックは容量性絶縁アンプまたは容量性絶縁カプラと呼ばれ、１９７０年代から使われている。
【０００５】
また、特開昭６２−２６０４０８号では、アナログ信号を変調したパルス信号をキャパシタにより絶縁分離された２次側へ伝送し、復号化してアナログ信号を再生してアナログ信号伝送の絶縁分離を実現している。
【０００６】
【発明が解決しようとする課題】
上記従来技術はアナログ信号をより高い周波数で変調するため、絶縁分離キャパシタの容量を約３ｐＦと小さくすることができる優れた方法である。しかし絶縁分離キャパシタを介して信号を伝送する際の電気雑音による誤り発生防止についてさらに考慮が必要である。従来技術ではアナログ信号をＰＷＭ（パルス幅変調）やＦＭ（周波数変調）などのアナログ的な変調を施して伝送していたために本質的に電気雑音の影響を受けやすかった。特開昭６２−２６０４０８号の方式では、アナログ信号だけでなく近年信号処理の主流になっているデジタル信号も同様に伝送できる可能性を有している。そこで、信号処理により雑音除去の容易なデジタル信号の伝送について、電気雑音による伝送誤り防止方法について検討する。
【０００７】
アナログ信号伝送の場合には電気雑音の影響は電気雑音の強度に比例したアナログ値の誤差として現れる。デジタル信号の伝送においては、電気雑音の強度があるしきいを超えるまでは全く影響が現れないが、電気雑音の強度があるしきいを超えると影響を受ける。夫れ夫れのビットに個別の意味を持たせている場合にはどのビットが電気雑音により誤って伝送されても影響は甚大である。また、アナログ値をデジタルに変換したデータの場合には通常ＭＳＢ（ＭｏｓｔＳｉｇｎｉｆｉｃａｎｔＢｉｔ）側のビットほど大きな影響を受ける。以上述べたように特にデジタル信号の伝送においては、あるしきい値を超えた電気雑音が発生した場合には影響が急激に増大し実用上無視できなくなる。特に絶縁分離は遠距離の信号伝送や、雷サージが予想される屋外に設置される機器に多用されるため、誘導サージによる電気雑音の強度がデジタル信号伝送に影響を与えるレベルを超える頻度は高い。
【０００８】
そこで本発明では、電気雑音による誤りの影響の少ない絶縁分離キャパシタを介した情報伝送方式を提供することを第１の目的とする。
【０００９】
信号伝送に際しての電気雑音の影響を除去するために、誤り訂正符号，ＣＲＣ（ＣｙｃｌｉｃＲｅｄｕｎｄａｎｃｙＣｏｄｅ）などの符号間のハミング距離を大きくとった冗長符号を用いることが従来から広く行われてきている。１ビット誤り訂正を可能とするためには、冗長符号間のハミング距離を３以上にしなければならない。また、冗長符号化，誤り訂正などの復号化の処理が複雑になる傾向がある。
【００１０】
そこで本発明では、より少ないハミング距離で誤り訂正が可能で、簡単に実現可能な冗長符号による伝送方式を提供することを第２の目的とする。
【００１１】
【課題を解決するための手段】
本発明は以下の構成又は方法によって上記従来技術の課題を解決し、目的を達成するものである。
【００１２】
まず第１に、入力信号を冗長符号化する冗長符号化器と、冗長符号化器によって冗長符号化された信号を復号化する復号化器と、冗長符号化器と復号化器とを電気的に絶縁すると共に冗長符号化器から復号化器へ情報を伝送するアイソレータによって信号伝送装置を構成し、１次側（アイソレータよりも伝送元側）で冗長符号（誤り検出訂正符号）化してアイソレータを介して伝送し、２次側（アイソレータよりも伝送先側）で復号化する際に誤り検出訂正を行う。これにより、冗長符号（誤り検出訂正符号）化して伝送されるので復号化する際に誤り検出訂正を行うことにより、電気的雑音に起因する伝送誤りを除去することができる。第２に、２次側の復号化器で符号化する際に伝送された符号が非符号語（冗長符号として辻褄の合わない符号）である場合には、既に復号化された信号、つまり直前の出力値を保持するように伝送装置を構成する。これによれば、より小さなハミング距離の冗長符号により誤りの影響の少ない信号伝送が可能となる。つまり、伝送された符号が非符号語である場合には、直前の出力値を保持すれば、符号間のハミング距離２の冗長符号により疑似的に誤り訂正が可能となる。伝送される信号の変化点で誤りが発生した場合には、信号伝送間隔１回分だけ、伝送された信号の変化に遅れが生じるが、信号伝送間隔を短くすれば誤り発生時の信号伝送の遅れは小さくすることができる。
【００１３】
続いて第３に、入力信号をクロック信号に同期させて変調する変調器と、変調器で変調された信号をクロックに同期して入力信号を再生する復調器と、変調器と復調器とを電気的に絶縁し、変調器から復調器へ情報を伝送するアイソレータによって信号伝送装置を構成する。これによれば、変調された入力信号がアイソレータを介して伝送され、復調されるので電気雑音を除去することができる。更に、復調器に入力されるクロック信号をアイソレータを介して変調器へ送り、このクロック信号に同期させて変調することで電気雑音の影響を受けず、変調された信号の復調に対する電気雑音の影響を大幅に軽減することができる。従って、電気雑音除去の効果のある同期検波の効果を最大限に発揮することができる。
【００１４】
第４に、入力信号をクロック信号に同期させて変調する変調器と、変調器で変調された信号をクロック信号の立ち上がりエッジ及び立ち下がりエッジで変調された信号をサンプリングする復調器と、変調器と復調器とを電気的に絶縁し、変調器から復調器へ変調された信号を伝送するアイソレータによって信号伝送装置を構成する。これによれば、デジタル的な処理により変調及び復調が実現できるので、確実な動作をする回路を容易に得ることができる。更に、復調器に入力されるクロック信号をアイソレータを介して変調器へ送り、このクロック信号に同期させて変調することで電気雑音の影響を受けず、変調された信号の復調に対する電気雑音の影響を大幅に軽減することができる。
【００１５】
第５に、クロック信号に同期させて信号を出力する信号出力装置と、信号出力装置からの信号をクロック信号によって特定の期間だけ受信する信号受信装置と、信号出力装置と信号受信装置とを電気的に絶縁すると共に信号出力装置から信号受信装置へ信号を伝送するアイソレータによって信号伝送装置を構成し、１次側で伝送すべき信号をクロック信号に同期して出力させ、２次側では、伝送された信号がクロック信号に同期して遷移するタイミングでのみ受信機能を動作させる。これによれば、２次側の伝送された信号を受信する機能は伝送された信号がクロックに同期して遷移するタイミングでのみ動作するため、クロックとは無相関にランダムに発生する電気雑音の影響を除去することができる。
【００１６】
更に、第１から第５に示した信号伝送装置を使ってモデムを構成することにより電気雑音の影響を除去できるモデムを提供することができる。
【００１７】
更に、第１から第５に示した信号伝送装置をパーソナルコンピュータ等の情報処理装置に適用することにより、外部からの電気雑音の影響を除去したモデム内蔵の情報処理装置を提供することができ、信号伝送装置から出力される信号の処理をパーソナルコンピュータのマイクロプロセッサが行うことで、パーソナルコンピュータを小型化することができる。
【００１８】
【発明の実施の形態】
以下、図にしたがって本発明の実施例を説明する。
【００１９】
図１は第１の実施例として信号を１次側（アイソレータよりも伝送元側）で冗長符号（誤り検出訂正符号）化してアイソレータを介して伝送し、２次側（アイソレータよりも伝送先側）で復号化する際に誤り検出訂正を行う構成を示したものである。伝送されるべき信号ｘは冗長符号化器６により冗長符号ｆ（ｘ）に変換されてアイソレータ５０の絶縁分離キャパシタ２を介して復号化器７へ伝送される。ここで、アイソレータ５０は冗長符号化器６と復号化器７とを電気的に絶縁し、冗長符号化器６で変換された冗長符号ｆ（ｘ）を復号化器７へ伝送するものであり、絶縁分離キャパシタ２とは、この電気的な絶縁及び冗長符号ｆ（ｘ）の伝送を行うための構成要素としてのキャパシタのことである。以下、絶縁分離キャパシタとは同様の意味で用いる。
【００２０】
復号化器７では冗長符号化されて伝送された信号ｆ（ｘ）が符号語ｆ（ｘｉ）に一致する場合には相当する原信号として推定されるｘｉを出力し、誤りが発生し信号ｆ（ｘ）が符号語ｆ（ｘｉ）に一致しない場合には、誤りを訂正して原信号として推定されるｘｉを出力する。符号語に一致する場合（符号語である場合）とは、例えば奇数パリティを扱う場合に元のデータが“０１０１０１０１”であればパリティは“１”となって“０１０１０１０１，１”が符号語となり、１の数が奇数個ある場合を意味する。符号語に一致しない場合（非符号語の場合）とは１の数が偶数個の場合を意味する。言い換えれば、得られた符号が符号化の規則にのっとった符号である場合を符号語、それ以外の場合が非符号語である。なお冗長符号（誤り検出訂正符号）としては、他にメモリ等に使用されるＳＥＣＤＥＤ
（ＳｉｎｇｌｅＥｒｒｏｒＣｏｒｒｅｃｔｉｏｎ，ＤｏｕｂｌｅＥｒｒｏｒＤｅｔｅｃｔｉｏｎ）コード，信号伝送に使用されるＣＲＣ（ＣｙｃｌｉｃＲｅｄｕｎｄａｎｔＣｏｄｅ），リードソロモン符号等が挙げられ、この場合も得られた符号が符号化の規則にのっとった符号である場合を符号語、それ以外の場合が非符号語である。以下、符号語及び非符号語を同様の意味で用いる。
【００２１】
このように第１の実施例によれば、絶縁分離キャパシタ２を介して信号を伝送する際に電気的雑音の影響で発生する伝送誤りを除去することができる。尚、ここでは絶縁分離キャパシタを用いて１次側と２次側を容量性結合したアイソレータについて説明したが、１次側と２次側をトランスを用いて誘導性結合したアイソレータ、１次側と２次側をフォトカプラを用いて光結合したアイソレータについても同様に電気的雑音の影響で発生する伝送誤りを除去することができる。
【００２２】
図２は第２の実施例として２次側で復号化する際に伝送された符号が非符号語である場合には、直前の出力値を保持する構成を示したものである。伝送されるべき信号ｘは冗長符号化器６により冗長符号ｆ（ｘ）に変換されてアイソレータ
５０の絶縁分離キャパシタ２を介して伝送される。復号化器７では冗長符号化されて伝送された信号ｆ（ｘ）が符号語ｆ（ｘｉ）ならば相当する原信号として推定されるｘｉを出力し、信号ｆ（ｘ）が何れの符号語ｆ（ｘｉ）にも相当しない場合（非符号語の場合）には、直前の出力値ｏｕｔを保持し、この直前の出力値Ｚ^−１を出力する。
【００２３】
これによれば、誤り訂正のみが可能なより小さなハミング距離の冗長符号を用い、誤り発生時に再送させれば、伝送誤りを除去することができる。たとえば、単独で誤り訂正が可能なＳＥＣＤＥＤコードでは余分な冗長ビットが必要な上に、誤り訂正のために符号をデコードしてシンドロームを生成するために比較的大規模な論理回路が必要であるが、誤り訂正のみが可能なパリティを用いればはるかに少ない冗長ビットですむ上、回路も大幅に簡略化することができる。尚、第２の実施例としてのアイソレータが１次側と２次側をトランスを用いて誘導性結合するもの、あるいは１次側と２次側をフォトカプラを用いて光結合するものであっても同様に伝送誤りを除去することができる。
【００２４】
図３は図２の構成をアイソレータ５０の詳細な構成とともに示したものである。冗長符号化器６で入力信号ｘに従って符号化された冗長符号ｆ（ｘ）はアイソレータ５０の差動出力を有するアンプ１で増幅され差動出力は絶縁分離キャパシタ２を介して２次側の差動入力および差動出力を有するアンプ４に伝送される。アンプ４の正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ５はいわばアイソレータ５０への入力信号
ｆ（ｘ）を再現する再生回路であって、この再生回路の出力は復号化器７に入力される。尚、図３に示したアイソレータ５０は図１のアイソレータ５０に適用されるものでもある。
【００２５】
図４は図３に示したアイソレータ５０の具体的な回路図を示したものである。また、図５は図４の回路の動作波形を示したものである。図４及び図５を用いてアイソレータ５０の具体的な回路の動作を説明する。１は入力信号ｂを増幅して相補な差動出力ｃ，ｃ′を出力する差動アンプである。初段はＣＭＯＳの差動アンプで構成され、基準電圧Ｖｒｅｆと入力信号ｂとの比較結果を相補な差動信号として出力する。次段（駆動段）のドライバはＣＭＯＳインバータで構成され、これにより相補な差動出力ｃ，ｃ′信号を出力する。絶縁分離キャパシタ２は１次側と２次側との絶縁耐圧を有する絶縁バリヤである。１次側及び２次側の各々の端子はそれぞれ、高電位電源（ＶＤＤ１又は、ＶＤＤ２）との間、また、低電位電源（ＶＳＳ１又は、ＶＳＳ２）との間に逆方向接続のダイオードを設け、ノイズ等によるサージを吸収するようにしている。絶縁バリヤそのものは同一半導体集積装置内に形成した高耐圧の容量（キャパシタ）を用いて構成する。３は１次側からの容量性結合により２次側の端子に微分波形を出力するために設けた微分回路を構成するための負荷抵抗である。負荷抵抗は高電位電源ＶＤＤ２と２次側の端子間を短絡するように設けられている。このため、２次側の端子は定常的には高電位電源ＶＤＤ２の電位に固定され、１次側の端子の“Ｈｉｇｈ”レベルから
“Ｌｏｗ”レベルに遷移した時に、“Ｌｏｗ”レベル側へスパイク状の微分信号を発生する。
【００２６】
アンプ４は微分信号対ｄ，ｄ′を入力して、入力信号ｂの立ち上がりエッジと立ち下がりエッジの各々を検出してワンショットパルスｅ，ｅ′を発生する遷移検出回路である。微分信号対ｄ，ｄ′を受ける入力段は相補接続をした対のＣＭＯＳ差動アンプを用いる。入力信号が定常的には同レベルとなるため、負荷はＰＭＯＳのカレントミラーで構成した。ＣＭＯＳ差動アンプは微分信号対ｄ，ｄ′に電位差が生じた（入力信号ｂが遷移した）時にのみ、その電位差に対する差動出力（個々のＣＭＯＳ差動アンプはシングルエンド出力）を出力する。よって、対のＣＭＯＳ差動アンプの出力は定常的には同一のレベルとなるため、次段のＰＭＯＳ入力のレベル変換回路の出力は入力信号が同一レベルの時に中間レベル（次段のゲートの論理しきい値付近のレベル）を出力しないように設計する必要がある。例えば、本実施例の場合は次段のフリップフロップからなるパルス復調回路をＣＭＯＳのＮＡＮＤゲートで受けるため、レベル変換回路のＭＯＳのゲート幅等は意図的に入力が同一レベルの時は“Ｈｉｇｈ”レベルが出力するように設計する。遷移検出回路であるアンプ４の出力ｅ，ｅ′は定常的には双方とも“Ｈｉｇｈ”レベルであり、入力信号ｂの遷移に対応して、立ち上がり時に一方に、また、立ち下がり時に他方に“Ｌｏｗ”レベルのワンショットパルスを発生する。ＲＳフリップフロップ５は遷移検出回路４の出力信号ｅ，ｅ′により、入力信号ｂを２次側に再生して出力信号ｆを出力するパルス復調回路を構成する。ここでは２組のＣＭＯＳ−ＮＡＮＤゲートで構成されるフリッププロップと、１組のＣＭＯＳインバータのドライバとで構成したパルス復調回路を示している。必要によりフリップフロップをリセットするための手段を盛り込むことも当業者にとっては容易である。
【００２７】
図６はモノリシックＩＣ上に形成した絶縁分離キャパシタ２を示したものである。（ａ）は平面図、及び（ｂ）は断面図を示す。ここでは、絶縁層を内層とする半導体ウエハ、例えば、ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板を用いて、絶縁バリヤでありキャパシタとして１次側と２次側との結合の働きも有する絶縁性の帯（以下、絶縁帯と称す）を形成する。絶縁帯は、一旦、溝（トレンチ）を内層された絶縁層（以下、埋込酸化膜と称す）に達するまで掘った後に、シリコン酸化膜を埋め込んで形成する。絶縁帯ａで囲まれた第１電極と、絶縁帯ｂで囲まれた第２電極との間に、絶縁層を２段直列に接続したキャパシタが形成される。更に、絶縁帯ｃにより、他の周辺回路とキャパシタ部分を分離する。
【００２８】
この絶縁分離キャパシタは、絶縁層を内層とする半導体ウエハ上に、ＣＭＯＳデバイスプロセスにトレンチ工程（溝掘り及び溝埋め）を追加することにより容易に構成することができる。
【００２９】
さらに拡張すれば、絶縁分離キャパシタだけでなく、冗長符号化器，アンプ１，アンプ４，ＲＳフリップフロップ５，復号化器７等もＣＭＯＳデバイスプロセスの同一チップ上に構成できることは言うまでもない。
【００３０】
図７は第３の実施例として信号を時間領域で冗長符号化即ち変調する際に、２次側で搬送波を生成し、２次側より１次側に搬送波をアイソレータを介して伝送し、１次側では２次側より伝送された搬送波を変調して、２次側にアイソレータを介して伝送する構成を示したものである。搬送波となるクロック信号ＣＬＫを２次側より１次側にアイソレータ５１の絶縁分離キャパシタ９を介して伝送し、１次側では変調器６０で入力信号ｘを変調し、再びアイソレータ５０の絶縁分離キャパシタ２を介して１次側より２次側に伝送する構成を示したものである。２次側では同期復調器７０により、クロック信号ＣＬＫに同期して復調して入力信号ｘを再現して出力とする。
【００３１】
図８は図７の構成においてアソイソレータ５０，５１の部分を詳細に示したものである。１次側の変調器６０で入力信号ｘを符号化した信号ｆ（ｘ）は図３と同様に差動出力を有するアンプ１で増幅され差動出力は絶縁分離キャパシタ２を介して２次側の差動入力および差動出力を有するアンプ４に伝送される。アンプ４の正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ５では入力信号ｆ（ｘ）を再現しその出力は同期復調器７０に入力される。２次側で生成されたクロック信号ＣＬＫは差動出力を有するアンプ８で増幅され差動出力は絶縁分離キャパシタ９を介して１次側の差動入力および差動出力を有するアンプ１０に伝送される。アンプ１０の正負の差動出力はＲＳフリップフロップ１１のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ１１では２次側で生成されたクロック信号ＣＬＫを再現して変調器６０に出力する。なお、アイソレータ５１の詳細な動作は図４，図５で説明したのと同じものである。このように第３の実施例によれば電気的雑音の影響で発生する伝送誤りを除去することができる。尚、第３の実施例としてのアイソレータが１次側と２次側をトランスを用いて誘導性結合するもの、あるいは１次側と２次側をフォトカプラを用いて光結合するものであっても同様に伝送誤りを除去することができる。
【００３２】
図９は第２の実施例と第３に実施例とを組み合わせた構成を示したものである。具体的には、１次側の変調器６０で入力信号ｘを符号化した冗長符号ｆ（ｘ）は図３と同様に差動出力を有するアンプ１で増幅され差動出力は絶縁分離キャパシタ２を介して２次側の差動入力および差動出力を有するアンプ４に伝送される。アンプ４の正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ５では信号ｆ（ｘ）を再現しその出力は同期復調器７０に入力される。同期復調器７０では伝送された信号ｆ（ｘ）が符号語
ｆ（ｘｉ）ならば相当する原信号として推定されるｘｉを出力し、信号ｆ（ｘ）が何れの符号語ｆ（ｘｉ）にも相当しない場合（非符号語の場合）には、直前の出力値ｏｕｔを保持即ち、Ｚ^−１ｏｕｔを出力する。なおこの場合にもアイソレータが１次側と２次側をトランスを用いて誘導性結合するもの、あるいは１次側と２次側をフォトカプラを用いて光結合するものであってもよい。
【００３３】
図１０は第４の実施例として１次側で伝送すべき信号により搬送波を位相変調して２次側にアイソレータを介して伝送し、２次側では伝送された信号を搬送波の立ち上りと立ち下がりエッジでサンプリングし、夫れ夫れの値から伝送された信号の位相を検出し、目的とする信号を得る構成を示したものである。１次側の変調器６０で入力信号ｘにしたがって位相変調した信号ｆ（ｘ）は図３と同様に差動出力を有するアンプ１で増幅され差動出力はアイソレータ５０の絶縁分離キャパシタ２を介して２次側の差動入力および差動出力を有するアンプ４に伝送される。アンプ４の正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ５では信号ｆ（ｘ）を再現しその出力は同期復調器７０に入力される。同期復調器７０ではクロック信号ＣＬＫの立ち上りエッジおよび立ち下がりエッジで信号ｆ（ｘ）をサンプリングして、信号ｆ（ｘ）の位相を弁別する。図１１に各部の信号波形を示す。図１０，図１１のように入力信号ｘが１（“Ｈｉｇｈ”）の場合には変調された信号ｆ（ｘ）が“Ｌｏｗ”→“Ｈｉｇｈ”、入力信号ｘが０（“Ｌｏｗ”）の場合には変調された信号ｆ（ｘ）が“Ｈｉｇｈ”→“Ｌｏｗ”となるように変調した場合を例に説明する。その時クロックＣＬＫの立ち上りエッジおよび立ち下がりエッジで伝送された信号ｆ（ｘ）をサンプリングした値がそれぞれ“Ｌｏｗ”，“Ｈｉｇｈ”の場合には同期復調器７０は出力ｏｕｔとして１（“Ｈｉｇｈ”）を出力し、“Ｈｉｇｈ”，“Ｌｏｗ”の場合には同期復調器７０は出力ｏｕｔとして０（“Ｌｏｗ”）を出力する。それ以外の場合には直前の出力値を保持する。
【００３４】
以上述べた構成において、伝送途中の電気雑音により図１２の破線で示すような信号ｆ（ｘ）が伝送されずに実線で示すように誤って信号ｆ（ｘ）が伝送された場合について説明する。図１２の破線の前でのサンプリング（ｓ１）では伝送された信号ｆ（ｘ）は“Ｈｉｇｈ”，“Ｌｏｗ”となっているので同期復調器７０は出力ｏｕｔとして０（“Ｌｏｗ”）を出力する。次のサンプリング（ｓ２）では“Ｌｏｗ”，“Ｌｏｗ”となっているので同期復調器７０は出力ｏｕｔとして直前の出力値、すなわち０（“Ｌｏｗ”）を出力する。次のサンプリング（ｓ３）では“Ｌｏｗ”，“Ｈｉｇｈ”となっているので同期復調器７０は出力ｏｕｔとして１（“Ｈｉｇｈ”）を出力する。このように伝送された信号ｆ（ｘ）に誤りが生じていても図１１と同様の出力ｏｕｔが得られる。
【００３５】
このように、伝送途中の電気雑音により伝送された信号ｆ（ｘ）に誤りが発生しても誤りの影響を受けずに入力信号ｘを再現することができる。また、入力信号ｘの変化点に相当するタイミングでｆ（ｘ）に誤りが発生した場合には１サンプリングの時間だけ誤差（誤り）が発生するが、入力信号ｘの変化に比較して十分高いレートでサンプリングすれば、誤差（誤り）の影響を実用上無視できるようにできる。尚、第４の実施例としてのアイソレータが１次側と２次側をトランスを用いて誘導性結合するもの、あるいは１次側と２次側をフォトカプラを用いて光結合するものであっても同様に誤りの影響を受けずに入力信号を再現することができる。
【００３６】
図１３は図１０の構成をさらに詳細に示したものである。Ｄフリップフロップ１７，１８は夫れ夫れクロックＣＬＫの立ち下がりエッジ，立ち上りエッジでｆ（ｘ）をサンプリングする。Ｄフリップフロップ１７，１８は多数決回路１９の出力をＤフリップフロップ２０でサンプリングした信号と共に多数決回路１９に入力されている。多数決回路の入力にその出力をフィードバックした回路はＣオペレータと呼ばれ、待合せ回路等に使用されている。クロックＣＬＫの立ち上りエッジ，立ち下がりエッジでのｆ（ｘ）のサンプリング値が“Ｌｏｗ”，“Ｈｉｇｈ”の場合にはＤフリップフロップ１７，１８の出力は共に“Ｈｉｇｈ”となるため、Ｄフリップフロップ２０からのフィードバック値に関わらず、同期復調器７０は出力として１（“Ｈｉｇｈ”）を出力する。これとは逆に、クロックＣＬＫの立ち上りエッジ，立ち下がりエッジでのｆ（ｘ）のサンプリング値が“Ｈｉｇｈ”，“Ｌｏｗ”の場合にはＤフリップフロップ１７，１８の出力は共に“Ｌｏｗ”となるため、Ｄフリップフロップ２０からのフィードバック値に関わらず、同期復調器７０は出力として０（“Ｌｏｗ”）を出力する。これ以外の場合、即ちクロックＣＬＫの立ち上りエッジ，立ち下がりエッジでのｆ（ｘ）のサンプリング値が“Ｈｉｇｈ”，“Ｈｉｇｈ”または “Ｌｏｗ”，“Ｌｏｗ”の場合にはＤフリップフロップ１７，１８の出力は一方が“Ｈｉｇｈ”、他方が“Ｌｏｗ”となり、多数決回路１９の出力はＤフリップフロップ２０からのフィードバック値と同じ値、つまり直前の値を保持する。なお、多数決回路１９の回路図を図１４に示す。
【００３７】
図１５は第５の実施例として１次側で伝送すべき信号をクロックに同期して出力させ、２次側では、伝送された信号がクロックに同期して遷移するタイミングでのみ受信機能を動作させる構成を示したものである。具体的には、クロック信号ＣＬＫに同期して動作し信号を出力する１次側の論理回路２１の出力信号を受ける受信器２６はタイミング回路２２により生成されたクロックＣＬＫに同期したタイミング信号により停止／活性化される。
【００３８】
また、２次側で生成されたクロック信号ＣＬＫはアイソレータ５１の絶縁分離キャパシタ９を介して１次側に伝送され、論理回路２１に入力される。本構成によれば、論理回路２１はクロックＣＬＫに同期して動作して信号を出力するため、論理回路２１の出力変化に対応したパルスがクロックＣＬＫに同期して受信器２６に入力される。そこで、受信器２６にクロックＣＬＫに同期してパルスが入力されるタイミング以外は受信器２６を停止しておけば、電気雑音により誤って動作することが無くなり電気雑音による誤動作を防止できる。尚、第５の実施例としてのアイソレータが１次側と２次側をトランスを用いて誘導性結合するもの、あるいは１次側と２次側をフォトカプラを用いて光結合するものであっても同様に電気雑音により誤って動作することが無くなり電気雑音による誤動作を防止できる。
【００３９】
図１６は第５の実施例の具体的な構成の一例を示したものである。アンプ４の入力端子をクロック信号ＣＬＫに同期して短絡したり解放して受信器２６を停止／活性化する構成を示したものである。クロック信号ＣＬＫに同期して動作し信号を出力する１次側の論理回路２１の出力信号ｂは差動出力を有するアンプ１で増幅され差動出力は絶縁分離キャパシタ２を介して２次側の差動入力および差動出力を有するアンプ４に伝送される。アンプ４の正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ５では入力信号ｆを再現する。アンプ４の差動入力ｄ，ｄ′はタイミング回路２２により生成されたクロックＣＬＫに同期したタイミング信号により制御されるスイッチ素子２３により結ばれている。つまり、スイッチ素子２３はクロックＣＬＫに同期して開閉し、閉じているときにはアンプ４の差動入力ｄ，ｄ′が短絡されるために、アンプ４の出力は現れず“Ｈｉｇｈ”レベルのままとなる。２次側で生成されたクロック信号ＣＬＫは差動出力を有するアンプ８で増幅され差動出力は絶縁分離キャパシタ９を介して１次側の差動入力および差動出力を有するアンプ
１０に伝送される。アンプ１０の正負の差動出力はＲＳフリップフロップ１１のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ１１では２次側で生成されたクロック信号ＣＬＫを再現して論理回路２１に出力する。本構成によれば、論理回路２１はクロックＣＬＫに同期して動作して信号を出力するため、アンプ４の差動入力ｄ，ｄ′には論理回路２１の出力変化に対応したパルスがクロックＣＬＫに同期して現れる。そこで、アンプ４の差動入力ｄ，ｄ′にクロックＣＬＫに同期してパルスが現れるタイミング以外はスイッチ素子２３を閉じて、ｄ，ｄ′を短絡しておけば、次段のＲＳフリップフロップ５がアンプ４の差動入力ｄ，ｄ′にのった電気雑音により誤って遷移することが無くなり、電気雑音による誤動作を防止できる。なお、スイッチ素子２３はトランジスタ等の半導体素子で実現できることは言うまでもない。
【００４０】
図１７に本構成を適用しない場合の、図１８に本構成を適用した場合の各部の信号波形を示す。各部の詳細な動作は図４，図５で説明した通りであり、本構成を用いない場合には図１７に示すようにｄ′の電気雑音によりＲＳフリップフロップ５の出力ｆに誤りが生じるが、本構成を用いた場合には図１７に示すようにｄ′に電気雑音がのってもＲＳフリップフロップ５の出力ｆに誤りが生じないことがわかる。
【００４１】
図１９は第５の実施例の他の構成を示したものである。本構成は差動入力および差動出力を有するアンプ４の差動出力と、タイミング回路２２により生成されたクロックＣＬＫに同期したタイミング信号とが論理積回路２４，２５に入力され、論理積回路２４，２５の出力がＲＳフリップフロップ５に入力される。本構成によれば、図１６と同様に論理回路２１はクロックＣＬＫに同期して動作して信号を出力するため、アンプ４の差動入力及び差動出力には論理回路２１の出力変化に対応したパルスがクロックＣＬＫに同期して現れる。そこで、アンプ４の差動出力にクロックＣＬＫに同期してパルスが現れるタイミング以外は論理積回路２４，２５によりＲＳフリップフロップ５への出力をマスクしておけば、ＲＳフリップフロップ５がアンプ４の差動入力ｄ，ｄ′にのった電気雑音により誤って遷移することが無くなり、電気雑音による誤動作を防止できる。以上、デジタル信号の絶縁伝送回路（アイソレータ）に焦点を絞って説明したが、本発明の提供するアイソレータの前にＡ／Ｄ（アナログ／デジタル）変換器を前置したり、後にＤ／Ａ（デジタル／アナログ）変換器を後置したりすることにより、アナログ信号を扱う機器に使用することができる。また、アイソレータの前にＡ／Ｄ変換器、後にＤ／Ａ変換器を接続すれば、デジタル信号を媒としてアナログ信号の絶縁伝送を可能とすることができる。以上のようにアナログ信号をデジタル信号にして絶縁伝送すれば、電気雑音の影響の無い信号伝送が可能となる。
【００４２】
次に、今まで説明した構成を適用したモデムについて説明する。
【００４３】
図２０はモデムの構成を示したものである。スイッチ２０４は直流閉結用のスイッチで、加入者回線に一定の電流を流すことにより交換機にオフフック（受話器が上げられた）状態であることを通知する。スイッチ２０１はモデムのメインスイッチで、特に交換機からの直流電源でアナログフロントエンド１００の加入者回線側を動作させる場合に、電源スイッチとなる。２線／４線変換器２０２は１組の加入者回線で送交換機とモデム間の双方向の信号を分離するためのホイットストーンブリッジで構成されるネットワークで、交換機からの受信信号に混入するモデムの送信信号を低減する機能を持つ。ホスト２０３は送信信号の変調，受信信号の復調，フィルタリング、その他必要な処理を行い、受信信号をモデム外部に出力したり、送信信号をモデム外部から入力するものでＤＳＰ（デジタル信号プロセッサ）やＭＰＵ（マイクロプロセッサ）などにより実現される。アナログフロントエンド１００は、交換機より加入者回線を介して送られてきた受信信号をデジタル化してホスト２０３（アナログフロントエンドに接続されるプロセッサ等）にデジタル信号として出力するとともに、ホスト２０３からデジタル信号として入力された信号をアナログ化してアナログ信号として加入者回線に送出するものである。このように構成したモデムは、例えば、ホスト２０３から出力される信号をコンピュータへ、またコンピュータから出力される信号をホスト２０３へ入力することにより、電話回線とコンピュータとを結ぶモデムとして使うことができる。
【００４４】
図２１はモデム２００用アナログフロントエンド１００の構成を示したものである。ホスト側より入力されたクロック信号ＣＬＫはアイソレータ５０−０の絶縁分離キャパシタ２−０を介して加入者回線側に伝送される。制御回路１０１，１０２はアイソレータ５０−１，２の絶縁分離キャパシタ２−１，２を介して制御に必要な情報（以下制御情報と呼ぶ）を交換してアナログフロントエンドの加入者回線側，ホスト側の制御をそれぞれ司どる。制御回路１０１から制御回路
１０２に送られる制御情報としては、アナログフロントエンドの加入者回線側各部の動作状態（電源ＯＮ／ＯＦＦ，エラー発生状態）や、加入者回線側から入力された各種情報などがある。また、制御回路１０２から制御回路１０１に送られる制御情報としては、動作モード（オーバーサンプリング比，各種テストモード）や、加入者回線側のスイッチ（図２０の２０１，２０４）等を制御する信号などがある。
【００４５】
制御回路１０１からの制御情報は冗長符号化器６−１により冗長符号化され、アイソレータ５０−１の絶縁分離キャパシタ２−１を介してホスト側に伝送される。伝送された制御情報は復号化器７−１により誤り訂正をされ、制御回路１０２に入力される。
【００４６】
また、制御回路１０２からの制御情報は冗長符号化器６−１により冗長符号化されアイソレータ５０−２の絶縁分離キャパシタ２−２を介して加入者回線側に伝送され制御回路１０１に入力される。
【００４７】
交換機より加入者回線を介して送られてきた受信信号は受信アンプ１０３で所定の増幅，ゲイン調整，インピーダンス整合されたのち、プリフィルタ１０４でナイキスト（サンプリング周波数の１／２）周波数以上のサンプリングにより折り返される成分が除去されて、アナログデジタルコンバータ（ＡＤＣ）１０５でデジタル化される。デジタル化された信号は冗長符号化器６−３により冗長符号化されアイソレータ５０−３の絶縁分離キャパシタ２−３を介して加入者回線側とは絶縁分離されたホスト側の領域に伝送される。ホスト側の領域では、復号化器７−３により誤り訂正をされる。オーバーサンプリング方式の場合にはさらにデジタル信号はローパスフィルタ（ＬＰＦ），デシメータ（ＤＣＭ）１０６により間引かれて、低いサンプリング周波数の信号となりホスト（アナログフロントエンドに接続されるプロセッサ等）に出力される。
【００４８】
一方送信信号は、ホストよりデジタル信号として入力され、オーバーサンプリング方式の場合にはローパスフィルタ（ＬＰＦ）インターポーレータ（ＩＮＴ）１１０により補間されてオーバーサンプリング周波数の信号となり、冗長符号化器６−４により冗長符号化されアイソレータ５０−４の絶縁分離キャパシタ２−４を介してホスト側とは絶縁分離された加入者回線側の領域に伝送される。伝送された信号は復号化器７−４により誤り訂正をされ、デジタルアナログコンバータ（ＤＡＣ）でアナログ信号に変換され、ポストフィルタ１０９で量子化雑音，イメージ雑音などの不要な信号成分を除去されて、送信アンプ１０７により加入者回線に送出される。以上述べた構成により、グランドループによる雑音の除去，ネットワーク設備の保護のためモデムには絶縁機能をＬＳＩに内蔵することができ、絶縁のためのトランスなどの外付け部品が不要なモデムを実現することができる。
【００４９】
送信，受信データの誤りは一過性のものに限られる上プロトコルにより訂正されるので、図２２に示すように冗長符号化器，復号化器を制御情報の伝送のみに用いれば、より小さな回路規模で本発明の効果を上げることができる。
【００５０】
また、図２３に示すように送信，受信データと制御情報とをマルチプレクサ
（ＭＵＸ）１１１，１１４，デマルチプレクサ（ＤＥＭＵＸ）１１２で時分割で切り替えて伝送すれば必要なアイソレータ及びアイソレータの絶縁分離キャパシタの数を削減できアナログフロントエンドのチップサイズを削減することができる。
【００５１】
図２４はパーソナルコンピュータを構成するＭＰＵ（マイクロプロセッサ）
３０１が図２０に示したホスト２０３の役割を果たす場合の構成を示したものである。パーソナルコンピュータは、キーボード３０３，ディスプレイ３０２，キーボード３０２やディスプレイ３０３の制御及びデータ処理を行うＭＰＵ３０１，アナログフロントエンド１００，２線／４線変換器２０２，スイッチ２０１，２０４から構成されている。尚、ディスプレイ３０２として液晶ディスプレイ等の薄型のものを使い、ディスプレイ３０２とキーボード３０３，ＭＰＵ３０１，メモリ（図示しない）が一体化された、いわゆるノート型のパーソナルコンピュータであってもよい。さらに、モデムとしてスイッチ２０１，２０４，２線／４線変換器２０２，アナログフロントエンド１００で構成されたものが、パーソナルコンピュータと接続できるようにしたものでも、内蔵したものでもよい。尚、スイッチ２０１，２０４，２線／４線変換器２０２，アナログフロントエンド
１００は図２０で説明したものと同様なものを用いている。このような構成において、ＭＰＵ（マイクロプロセッサ）３０１は、処理時間の一部を時分割でアナログフロントエンド１００から送られてくる信号の処理、アナログフロントエンド１００へ送る信号の処理を行う。このようにＭＰＵ３０１でホスト２０３の処理を行うようにすれば、小型化が可能であり、特に携帯型のパーソナルコンピュータに向いている。
【００５２】
以上図２１〜図２３の実施例では誤り対策として入力信号を冗長符号化する冗長符号化器と、冗長符号化器によって冗長符号化された信号を復号化する復号化器と、冗長符号化器と復号化器とを電気的に絶縁すると共に冗長符号化器から復号化器へ情報を伝送するアイソレータで構成したアナログフロントエンド、このアナログフロントエンドを適用したモデム、このモデムを適用した情報処理装置（パーソナルコンピュータ）について説明したが、他に図７で示したように入力信号をクロック信号に同期させて変調する変調器と、変調器で変調された信号をクロックに同期して入力信号を再生する復調器と、変調器と復調器とを電気的に絶縁すると共に変調器から復調器へ信号を伝送するアイソレータによって構成したアナログフロントエンド、このアナログフロントエンドを適用したモデム、このモデムを適用した情報処理装置（パーソナルコンピュータ）であっても電気的雑音に起因するデータ伝送誤りを除去することができる。
【００５３】
更に、図１５で示したようにクロック信号に同期させて信号を出力する信号出力装置（論理回路）と、信号出力装置（論理回路）からの信号をクロック信号によって特定の期間だけ受信する信号受信装置（受信装置）と、信号出力装置（論理回路）と信号受信装置（受信装置）とを電気的に絶縁すると共に信号出力装置（論理回路）から信号受信装置（受信装置）へ信号を伝送するアイソレータで構成したアナログフロントエンド、このアナログフロントエンドを適用したモデム、このモデムを適用した情報処理装置（パーソナルコンピュータ）であっても電気的雑音に起因するデータ伝送誤りを除去することができる。
【００５４】
また、以上モデムについて述べたが、モデムに限らず絶縁機能が必要なネットワーク等の通信インターフェース回路に本発明を適用できる。つまり、外部との信号の送受を行う通信インターフェースに、入力信号を冗長符号化する冗長符号化器と、冗長符号化器によって冗長符号化された信号を復号化する復号化器と、冗長符号化器と復号化器とを電気的に絶縁すると共に冗長符号化器から復号化器へ情報を伝送するアイソレータで構成した伝送装置を組み込み、この伝送装置を介して外部との間で情報交換を行うことにより電気的雑音に起因するデータ伝送誤りを除去することができる。
【００５５】
更に、伝送装置を図７で示したように入力信号をクロック信号に同期させて変調する変調器と、変調器で変調された信号をクロックに同期して入力信号を再生する復調器と、変調器と復調器とを電気的に絶縁すると共に変調器から復調器へ信号を伝送するアイソレータによって構成してもよいし、図１５で示したようにクロック信号に同期させて信号を出力する信号出力装置（論理回路）と、信号出力装置（論理回路）からの信号をクロック信号によって特定の期間だけ受信する信号受信装置（受信装置）と、信号出力装置（論理回路）と信号受信装置（受信装置）とを電気的に絶縁すると共に信号出力装置（論理回路）から信号受信装置（受信装置）へ信号を伝送するアイソレータで構成したものでもよい。
【００５６】
また、モデム，情報処理装置，通信インターフェースで用いるアイソレータは絶縁分離キャパシタで構成した容量性結合のもの、トランスで構成した誘導性結合のもの、フォトカプラで構成した光結合のもののいずれであってもよい。但し、絶縁分離キャパシタで構成した容量性結合のものが小型化に優れており、携帯型の情報処理装置（パーソナルコンピュータ）や、これに装着するモデム，通信インターフェースに向いている。
【００５７】
【発明の効果】
本発明によれば、電気雑音の混入に強く、誤り発生の少ない信号伝送ができるアイソレータを提供することができる。
【図面の簡単な説明】
【図１】第１の実施例である冗長符号化して伝送する構成を示したものである。
【図２】第２の実施例である冗長符号化して伝送する他の構成を示したものである。
【図３】図２の構成においてアイソレータの構成を具体的に示したものである。
【図４】アイソレータの詳細な構成を示したものである。
【図５】アイソレータの各部の信号波形を示したものである。
【図６】絶縁分離キャパシタの構成を示したものである。
【図７】第３の実施例である同期変調して伝送し同期復調する構成を示したものである。
【図８】図７の構成においてアイソレータの構成を具体的に示したものである。
【図９】第２の実施例と第３の実施例を組み合わせた構成を示したものである。
【図１０】第４の実施例である同期変調して伝送しクロック信号でサンプリングする同期復調との構成を示したものである。
【図１１】図１０の構成における各部の信号波形（正常時）を示したものである。
【図１２】図１０の構成における各部の信号波形（電気雑音混入時）を示したものである。
【図１３】図１０の具体的構成を示したものである。
【図１４】多数決回路の構成を示したものである。
【図１５】第５の実施例であるクロックに同期して受信器の動作を停止させる構成を示したものである。
【図１６】図１５の具体的構成を示したものである。
【図１７】図１６の構成を適用しない場合の各部の信号波形を示したものである。
【図１８】図１６の構成を適用した場合の各部の信号波形を示したものである。
【図１９】図１５の他の具体的構成を示したものである。
【図２０】モデムの構成を示したものである。
【図２１】モデム用アナログフロントエンドの構成を示したものである。
【図２２】モデム用アナログフロントエンドの他の構成を示したものである。
【図２３】モデム用アナログフロントエンドの他の構成を示したものである。
【図２４】モデムを適用したパーソナルコンピュータの構成を示したものである。
【符号の説明】
１，４…アンプ、２…絶縁分離キャパシタ、３…負荷抵抗、５…ＲＳフリップフロップ、６…冗長符号化器、７…復号化器、６０…変調器、７０…同期復調器。[0001]
BACKGROUND OF THE INVENTION
Insulating couplers or amplifiers (hereinafter referred to as “insulating couplers”) that transmit electric signals using capacitors formed on semiconductor elements, particularly high-voltage capacitors that do not destroy the elements and do not pass dangerous voltages to the secondary side even when a high voltage is applied. , Referred to as an isolator).
[0002]
[Prior art]
In the telecommunications field, high insulation is required at the boundary between the network and the terminal in order to protect highly public network equipment and terminals. Conventionally, small transformers for communication with high insulation have been used. It was. However, with the widespread development of personal terminals, further miniaturization and weight reduction is required for portable terminals, and there is a problem that improvement of materials and structure used for transformers cannot sufficiently meet the demand for miniaturization, Applications of isolators are being studied.
[0003]
In applications such as measurement and medical care, it may be necessary to insulate the signal detection part and the signal processing part, such as a sensor and a signal processing circuit. In such a case, the isolator is known as an insulation separation means. ing.
[0004]
Capacitive isolators have been developed for the purpose of miniaturization, high reliability, and low cost of isolators. High-voltage capacitor technology as an individual component that constitutes an insulation barrier is known as a ceramic capacitor for power or surge protection, and a circuit block for signal transmission using this is a capacitive insulation amplifier or capacitive insulation coupler. Called and used since the 1970s.
[0005]
In Japanese Patent Laid-Open No. 62-260408, a pulse signal obtained by modulating an analog signal is transmitted to a secondary side that is insulated and separated by a capacitor, and is decoded to reproduce the analog signal, thereby realizing insulation separation of analog signal transmission. ing.
[0006]
[Problems to be solved by the invention]
The above prior art is an excellent method capable of reducing the capacitance of the isolation capacitor to about 3 pF because the analog signal is modulated at a higher frequency. However, further consideration must be given to the prevention of errors caused by electrical noise when signals are transmitted through the isolation capacitor. In the prior art, analog signals are transmitted after being subjected to analog modulation such as PWM (pulse width modulation) or FM (frequency modulation), and thus are inherently susceptible to electrical noise. In the method disclosed in Japanese Patent Laid-Open No. Sho 62-260408, not only analog signals but also digital signals that have become the mainstream of signal processing in recent years can be transmitted in the same way. In view of this, a transmission error prevention method due to electrical noise is examined for transmission of a digital signal that can be easily removed by signal processing.
[0007]
In the case of analog signal transmission, the effect of electrical noise appears as an error in the analog value proportional to the electrical noise intensity. In the transmission of digital signals, no effect appears until the intensity of electrical noise exceeds a certain threshold, but it is affected when the intensity of electrical noise exceeds a certain threshold. In the case where each bit has an individual meaning, no matter which bit is erroneously transmitted due to electrical noise, the influence is enormous. Further, in the case of data obtained by converting an analog value into digital data, the bit on the normal MSB (Most Significant Bit) side is greatly affected. As described above, particularly in the transmission of a digital signal, when an electric noise exceeding a certain threshold value occurs, the influence increases rapidly and cannot be ignored in practice. In particular, insulation isolation is often used for signal transmission over long distances and equipment installed outdoors where lightning surges are expected, so the frequency of inductive surge electrical noise exceeding the level that affects digital signal transmission is high. .
[0008]
Accordingly, a first object of the present invention is to provide an information transmission system through an insulation isolation capacitor that is less affected by errors due to electrical noise.
[0009]
In order to remove the influence of electrical noise during signal transmission, it has been widely used to use a redundant code having a large hamming distance between codes such as an error correction code and CRC (Cyclic Redundancy Code). In order to enable 1-bit error correction, the Hamming distance between redundant codes must be 3 or more. In addition, decoding processes such as redundant encoding and error correction tend to be complicated.
[0010]
Accordingly, a second object of the present invention is to provide a transmission method using a redundant code that can be corrected with a smaller Hamming distance and can be easily realized.
[0011]
[Means for Solving the Problems]
The present invention solves the above-described problems of the prior art and achieves the object by the following configuration or method.
[0012]
First, a redundant encoder that redundantly encodes an input signal, a decoder that decodes a signal that has been redundantly encoded by the redundant encoder, and a redundant encoder and a decoder are electrically connected. The signal transmission apparatus is configured by an isolator that insulates and transmits information from the redundant encoder to the decoder, and is converted into a redundant code (error detection and correction code) on the primary side (the transmission side rather than the isolator). Error detection and correction is performed when decoding on the secondary side (decoding side rather than the isolator). Thus, since the redundant code (error detection / correction code) is transmitted, transmission error caused by electrical noise can be eliminated by performing error detection / correction when decoding. Secondly, if the code transmitted when encoding by the decoder on the secondary side is a non-code word (a code that does not match a redundant code), the signal that has already been decoded, i.e., immediately before The transmission apparatus is configured to hold the output value of. According to this, it is possible to perform signal transmission with less influence of errors by using a redundant code with a smaller Hamming distance. That is, when the transmitted code is a non-code word, if the previous output value is held, error correction can be performed in a pseudo manner with a redundant code having a Hamming distance of 2 between codes. If an error occurs at the change point of the transmitted signal, the change in the transmitted signal is delayed by one signal transmission interval. However, if the signal transmission interval is shortened, the signal transmission delay at the time of the error occurs. Can be small.
[0013]
Subsequently, thirdly, a modulator that modulates the input signal in synchronization with the clock signal, a demodulator that reproduces the input signal in synchronization with the clock modulated signal, and a modulator and a demodulator. A signal transmission apparatus is configured by an isolator that is electrically insulated and transmits information from the modulator to the demodulator. According to this, the modulated input signal is transmitted via the isolator and demodulated, so that electrical noise can be removed. Furthermore, the clock signal input to the demodulator is sent to the modulator via the isolator and modulated in synchronization with this clock signal, so that it is not affected by the electrical noise, and the influence of the electrical noise on the demodulation of the modulated signal. Can be greatly reduced. Accordingly, it is possible to maximize the effect of synchronous detection that has the effect of eliminating electrical noise.
[0014]
Fourth, a modulator that modulates an input signal in synchronization with a clock signal, a demodulator that samples a signal modulated by the modulator at a rising edge and a falling edge of the clock signal, and a modulator And the demodulator are electrically insulated, and a signal transmission device is constituted by an isolator that transmits a modulated signal from the modulator to the demodulator. According to this, since modulation and demodulation can be realized by digital processing, a circuit that operates reliably can be easily obtained. Furthermore, the clock signal input to the demodulator is sent to the modulator via the isolator and modulated in synchronization with this clock signal, so that it is not affected by the electrical noise, and the influence of the electrical noise on the demodulation of the modulated signal. Can be greatly reduced.
[0015]
Fifth, a signal output device that outputs a signal in synchronization with a clock signal, a signal reception device that receives a signal from the signal output device for a specific period using the clock signal, and a signal output device and a signal reception device that are electrically connected. The signal transmission device is configured by an isolator that insulates the signal and transmits a signal from the signal output device to the signal reception device, and a signal to be transmitted on the primary side is output in synchronization with the clock signal, and is transmitted on the secondary side. The reception function is operated only at the timing at which the received signal transitions in synchronization with the clock signal. According to this, since the function of receiving the transmitted signal on the secondary side operates only at the timing at which the transmitted signal transitions in synchronization with the clock, electrical noise that is randomly generated uncorrelated with the clock. The influence can be removed.
[0016]
Furthermore, it is possible to provide a modem that can eliminate the influence of electrical noise by configuring the modem using the first to fifth signal transmission apparatuses.
[0017]
Furthermore, by applying the signal transmission apparatus shown in the first to fifth to an information processing apparatus such as a personal computer, it is possible to provide an information processing apparatus with a built-in modem that eliminates the influence of external electric noise, The personal computer can be downsized by processing the signal output from the signal transmission device by the microprocessor of the personal computer.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0019]
FIG. 1 shows a first embodiment in which a signal is converted into a redundant code (error detection and correction code) on the primary side (source side rather than the isolator) and transmitted through the isolator, and the secondary side (destination side rather than the isolator). ) Shows a configuration for performing error detection and correction when decoding. The signal x to be transmitted is converted into a redundant code f (x) by the redundant encoder 6 and transmitted to the decoder 7 through the insulation separation capacitor 2 of the isolator 50. Here, the isolator 50 electrically isolates the redundant encoder 6 and the decoder 7 and transmits the redundant code f (x) converted by the redundant encoder 6 to the decoder 7. The isolation capacitor 2 is a capacitor as a component for performing the electrical insulation and transmission of the redundant code f (x). Hereinafter, the insulating isolation capacitor is used in the same meaning.
[0020]
The decoder 7 outputs xi estimated as a corresponding original signal when the redundantly encoded signal f (x) transmitted matches the codeword f (xi), and an error occurs and the signal f If (x) does not match the code word f (xi), the error is corrected and xi estimated as the original signal is output. When the code word matches (if it is a code word), for example, when handling odd parity, if the original data is “01010101”, the parity becomes “1” and “01010101,1” becomes the code word. This means that there is an odd number of 1s. The case where it does not match the code word (in the case of a non-code word) means the case where the number of 1 is an even number. In other words, the case where the obtained code is a code according to the encoding rule is a code word, and the other case is a non-code word. In addition, as a redundant code (error detection and correction code), SECDED used for other memories etc.
(Single Error Correction, Double Error Detection) Code, CRC (Cyclic Redundant Code) used for signal transmission, Reed-Solomon code, etc. are mentioned, and the obtained code is also a code according to the encoding rule. The case is a code word, and the other case is a non-code word. Hereinafter, a code word and a non-code word are used with the same meaning.
[0021]
As described above, according to the first embodiment, it is possible to eliminate a transmission error that occurs due to the influence of electrical noise when a signal is transmitted via the isolation capacitor 2. Although the isolator in which the primary side and the secondary side are capacitively coupled using an isolation capacitor has been described here, the primary side and the secondary side are inductively coupled using a transformer. Similarly, an isolator in which the secondary side is optically coupled using a photocoupler can remove transmission errors caused by the influence of electrical noise.
[0022]
FIG. 2 shows a configuration in which the immediately preceding output value is held when the code transmitted when decoding on the secondary side is a non-code word as the second embodiment. The signal x to be transmitted is converted into a redundant code f (x) by the redundant encoder 6 and is then isolator.
It is transmitted through 50 insulation isolation capacitors 2. The decoder 7 outputs xi estimated as a corresponding original signal if the signal f (x) transmitted after redundant coding is a codeword f (xi), and the signal f (x) is any codeword. If it does not correspond to f (xi) (in the case of a non-code word), the immediately preceding output value out is held, and the immediately preceding output value Z ^-1 Is output.
[0023]
According to this, a transmission error can be eliminated by using a redundant code with a smaller Hamming distance that allows only error correction and retransmitting it when an error occurs. For example, a SECDED code capable of error correction alone requires an extra redundant bit and requires a relatively large logic circuit to generate a syndrome by decoding the code for error correction. If parity that allows only error correction is used, far fewer redundant bits are required, and the circuit can be greatly simplified. The isolator as the second embodiment is one in which the primary side and the secondary side are inductively coupled using a transformer, or the primary side and the secondary side are optically coupled using a photocoupler. Similarly, transmission errors can be eliminated.
[0024]
FIG. 3 shows the configuration of FIG. 2 together with the detailed configuration of the isolator 50. The redundant code f (x) encoded according to the input signal x by the redundant encoder 6 is amplified by the amplifier 1 having the differential output of the isolator 50, and the differential output is supplied to the secondary side difference via the isolation capacitor 2. Transmitted to an amplifier 4 having a dynamic input and a differential output. The positive and negative differential outputs of the amplifier 4 are input to the R and S input terminals of the RS flip-flop 5, respectively. The RS flip-flop 5 is an input signal to the isolator 50.
The reproduction circuit reproduces f (x), and the output of the reproduction circuit is input to the decoder 7. The isolator 50 shown in FIG. 3 is also applied to the isolator 50 shown in FIG.
[0025]
FIG. 4 shows a specific circuit diagram of the isolator 50 shown in FIG. FIG. 5 shows operation waveforms of the circuit of FIG. A specific circuit operation of the isolator 50 will be described with reference to FIGS. 4 and 5. Reference numeral 1 denotes a differential amplifier that amplifies the input signal b and outputs complementary differential outputs c and c ′. The first stage is composed of a CMOS differential amplifier, and outputs a comparison result between the reference voltage Vref and the input signal b as a complementary differential signal. The next stage (drive stage) driver is composed of a CMOS inverter, and outputs complementary differential outputs c and c '. The isolation capacitor 2 is an insulation barrier having a withstand voltage between the primary side and the secondary side. Each of the terminals on the primary side and the secondary side is provided with a diode connected in a reverse direction between the high potential power supply (VDD1 or VDD2) and the low potential power supply (VSS1 or VSS2), respectively. It absorbs surges caused by noise. The insulation barrier itself is configured using a high voltage capacitor (capacitor) formed in the same semiconductor integrated device. Reference numeral 3 denotes a load resistor for constituting a differentiating circuit provided for outputting a differential waveform to the secondary side terminal by capacitive coupling from the primary side. The load resistor is provided so as to short-circuit between the high potential power supply VDD2 and the secondary terminal. For this reason, the secondary side terminal is steadily fixed to the potential of the high potential power supply VDD2, and is changed from the “High” level of the primary side terminal.
When transitioning to the “Low” level, a spike-like differential signal is generated toward the “Low” level.
[0026]
The amplifier 4 is a transition detection circuit that receives the differential signal pair d, d ', detects the rising edge and the falling edge of the input signal b, and generates one-shot pulses e, e'. The input stage receiving the differential signal pair d, d 'uses a pair of complementary CMOS differential amplifiers. Since the input signal is constantly at the same level, the load is composed of a PMOS current mirror. The CMOS differential amplifier outputs a differential output corresponding to the potential difference (individual CMOS differential amplifiers are single-ended outputs) only when a potential difference occurs in the differential signal pair d and d ′ (the input signal b transitions). Therefore, since the outputs of the pair of CMOS differential amplifiers are constantly at the same level, the output of the level conversion circuit of the PMOS input of the next stage is the intermediate level (the logic of the gate of the next stage when the input signal is the same level. It is necessary to design so that the level near the threshold value is not output. For example, in this embodiment, a pulse demodulating circuit comprising a flip-flop at the next stage is received by a CMOS NAND gate, so that the MOS gate width of the level conversion circuit is “High” when the input is intentionally at the same level. Design to output levels. The outputs e and e ′ of the amplifier 4 which is a transition detection circuit are both at “High” level in a steady state, and correspond to the transition of the input signal b. A low shot level one-shot pulse is generated. The RS flip-flop 5 constitutes a pulse demodulation circuit that reproduces the input signal b to the secondary side and outputs the output signal f by the output signals e and e ′ of the transition detection circuit 4. Here, a pulse demodulating circuit composed of a flip-prop composed of two sets of CMOS-NAND gates and a driver of a pair of CMOS inverters is shown. It is easy for those skilled in the art to include means for resetting the flip-flops if necessary.
[0027]
FIG. 6 shows an isolation capacitor 2 formed on a monolithic IC. (A) is a plan view, and (b) is a cross-sectional view. Here, a semiconductor wafer having an insulating layer as an inner layer, for example, an SOI (Silicon on Insulator) substrate, is used as an insulating barrier and an insulating band having a function of coupling the primary side and the secondary side as a capacitor ( (Hereinafter referred to as an insulating band). The insulating band is formed by burying a silicon oxide film after digging a trench (trench) until it reaches an inner insulating layer (hereinafter referred to as a buried oxide film). A capacitor in which two layers of insulating layers are connected in series is formed between the first electrode surrounded by the insulating band a and the second electrode surrounded by the insulating band b. Further, the capacitor portion is separated from other peripheral circuits by the insulating band c.
[0028]
This insulating isolation capacitor can be easily configured by adding a trench process (grooving and groove filling) to a CMOS device process on a semiconductor wafer having an insulating layer as an inner layer.
[0029]
If further expanded, it goes without saying that not only the insulation separation capacitor but also the redundant encoder, amplifier 1, amplifier 4, RS flip-flop 5, decoder 7 and the like can be configured on the same chip of the CMOS device process.
[0030]
FIG. 7 shows a third embodiment in which when a signal is redundantly encoded or modulated in the time domain, a carrier wave is generated on the secondary side, and the carrier wave is transmitted from the secondary side to the primary side via an isolator. On the secondary side, a configuration is shown in which a carrier wave transmitted from the secondary side is modulated and transmitted to the secondary side via an isolator. The carrier clock signal CLK is transmitted from the secondary side to the primary side via the isolation capacitor 9 of the isolator 51. On the primary side, the input signal x is modulated by the modulator 60, and again the isolation capacitor of the isolator 50. 2 shows a configuration in which the data is transmitted from the primary side to the secondary side via 2. On the secondary side, the synchronous demodulator 70 demodulates in synchronization with the clock signal CLK and reproduces the input signal x to be output.
[0031]
FIG. 8 shows the details of the isolator 50, 51 in the configuration of FIG. The signal f (x) obtained by encoding the input signal x by the primary-side modulator 60 is amplified by the amplifier 1 having a differential output as in FIG. Are transmitted to an amplifier 4 having differential inputs and differential outputs. The positive and negative differential outputs of the amplifier 4 are input to the R and S input terminals of the RS flip-flop 5, respectively. The RS flip-flop 5 reproduces the input signal f (x) and its output is input to the synchronous demodulator 70. The clock signal CLK generated on the secondary side is amplified by an amplifier 8 having a differential output, and the differential output is transmitted to an amplifier 10 having a differential input and a differential output on the primary side via an isolation capacitor 9. The The positive and negative differential outputs of the amplifier 10 are input to the R and S input terminals of the RS flip-flop 11, respectively. The RS flip-flop 11 reproduces the clock signal CLK generated on the secondary side and outputs it to the modulator 60. The detailed operation of the isolator 51 is the same as that described with reference to FIGS. As described above, according to the third embodiment, it is possible to eliminate transmission errors caused by the influence of electrical noise. The isolator according to the third embodiment is one in which the primary side and the secondary side are inductively coupled using a transformer, or the primary side and the secondary side are optically coupled using a photocoupler. Similarly, transmission errors can be eliminated.
[0032]
FIG. 9 shows a configuration in which the second embodiment and the third embodiment are combined. Specifically, the redundant code f (x) obtained by encoding the input signal x by the primary-side modulator 60 is amplified by the amplifier 1 having a differential output as in FIG. Is transmitted to an amplifier 4 having a differential input and a differential output on the secondary side. The positive and negative differential outputs of the amplifier 4 are input to the R and S input terminals of the RS flip-flop 5, respectively. The RS flip-flop 5 reproduces the signal f (x) and its output is input to the synchronous demodulator 70. In the synchronous demodulator 70, the transmitted signal f (x) is a code word.
If it is f (xi), xi estimated as the corresponding original signal is output. If the signal f (x) does not correspond to any codeword f (xi) (in the case of a non-codeword), the immediately preceding Holds the output value out, ie Z ^-1 out is output. In this case, the isolator may be one in which the primary side and the secondary side are inductively coupled using a transformer, or the primary side and the secondary side may be optically coupled using a photocoupler.
[0033]
FIG. 10 shows a fourth embodiment in which the carrier wave is phase-modulated by a signal to be transmitted on the primary side and transmitted to the secondary side via an isolator, and the transmitted signal is raised and fallen on the secondary side. It shows a configuration in which a target signal is obtained by sampling at an edge and detecting the phase of a signal transmitted from each value. The signal f (x) phase-modulated by the primary-side modulator 60 in accordance with the input signal x is amplified by the amplifier 1 having a differential output in the same manner as in FIG. 3, and the differential output is passed through the isolation capacitor 2 of the isolator 50. Are transmitted to an amplifier 4 having a differential input and a differential output on the secondary side. The positive and negative differential outputs of the amplifier 4 are input to the R and S input terminals of the RS flip-flop 5, respectively. The RS flip-flop 5 reproduces the signal f (x) and its output is input to the synchronous demodulator 70. The synchronous demodulator 70 samples the signal f (x) at the rising edge and falling edge of the clock signal CLK, and discriminates the phase of the signal f (x). FIG. 11 shows the signal waveform of each part. As shown in FIGS. 10 and 11, when the input signal x is 1 (“High”), the modulated signal f (x) is changed from “Low” to “High”, and the input signal x is 0 (“Low”). In this case, a case where the modulated signal f (x) is modulated so as to change from “High” to “Low” will be described as an example. At this time, when the values obtained by sampling the signal f (x) transmitted at the rising edge and the falling edge of the clock CLK are “Low” and “High”, the synchronous demodulator 70 outputs 1 (“High”) as the output out. In the case of “High” and “Low”, the synchronous demodulator 70 outputs 0 (“Low”) as the output out. In other cases, the previous output value is held.
[0034]
In the configuration described above, a case will be described in which a signal f (x) is erroneously transmitted as indicated by a solid line without being transmitted as indicated by a broken line in FIG. 12 due to electrical noise during transmission. . In the sampling (s1) before the broken line in FIG. 12, since the transmitted signal f (x) is “High” and “Low”, the synchronous demodulator 70 outputs 0 (“Low”) as the output out. To do. In the next sampling (s2), since it is “Low” and “Low”, the synchronous demodulator 70 outputs the previous output value, that is, 0 (“Low”) as the output out. In the next sampling (s3), since it is “Low” and “High”, the synchronous demodulator 70 outputs 1 (“High”) as the output out. Even if an error occurs in the signal f (x) transmitted in this way, an output out similar to that in FIG. 11 is obtained.
[0035]
Thus, even if an error occurs in the signal f (x) transmitted due to electrical noise during transmission, the input signal x can be reproduced without being affected by the error. In addition, when an error occurs in f (x) at a timing corresponding to the change point of the input signal x, an error (error) occurs for one sampling time, which is sufficiently higher than the change of the input signal x. By sampling at a rate, the effect of errors (errors) can be ignored in practice. The isolator according to the fourth embodiment is one in which the primary side and the secondary side are inductively coupled using a transformer, or the primary side and the secondary side are optically coupled using a photocoupler. Similarly, the input signal can be reproduced without being affected by errors.
[0036]
FIG. 13 shows the configuration of FIG. 10 in more detail. The D flip-flops 17 and 18 respectively sample f (x) at the falling edge and the rising edge of the clock CLK. The D flip-flops 17 and 18 are input to the majority circuit 19 together with a signal obtained by sampling the output of the majority circuit 19 by the D flip-flop 20. A circuit that feeds back its output to the input of the majority circuit is called a C operator, and is used in a waiting circuit or the like. When the sampling values of f (x) at the rising edge and falling edge of the clock CLK are “Low” and “High”, the outputs of the D flip-flops 17 and 18 are both “High”. Regardless of the feedback value from 20, the synchronous demodulator 70 outputs 1 (“High”) as an output. On the contrary, when the sampling value of f (x) at the rising edge and falling edge of the clock CLK is “High” and “Low”, the outputs of the D flip-flops 17 and 18 are both “Low”. Therefore, regardless of the feedback value from the D flip-flop 20, the synchronous demodulator 70 outputs 0 (“Low”) as an output. In other cases, that is, when the sampling value of f (x) at the rising edge and falling edge of the clock CLK is “High”, “High” or “Low”, “Low”, the D flip-flops 17, 18 One of the outputs is “High” and the other is “Low”, and the output of the majority circuit 19 holds the same value as the feedback value from the D flip-flop 20, that is, the immediately preceding value. A circuit diagram of the majority circuit 19 is shown in FIG.
[0037]
FIG. 15 shows a fifth embodiment in which a signal to be transmitted on the primary side is output in synchronization with the clock, and the reception function operates on the secondary side only at the timing at which the transmitted signal transitions in synchronization with the clock. The structure to be made is shown. Specifically, the receiver 26 that receives the output signal of the primary side logic circuit 21 that operates in synchronization with the clock signal CLK and outputs the signal is stopped by the timing signal synchronized with the clock CLK generated by the timing circuit 22. / Activated.
[0038]
Further, the clock signal CLK generated on the secondary side is transmitted to the primary side via the isolation capacitor 9 of the isolator 51 and input to the logic circuit 21. According to this configuration, since the logic circuit 21 operates in synchronization with the clock CLK and outputs a signal, a pulse corresponding to the output change of the logic circuit 21 is input to the receiver 26 in synchronization with the clock CLK. Therefore, if the receiver 26 is stopped except for the timing when a pulse is input to the receiver 26 in synchronization with the clock CLK, it does not operate erroneously due to electrical noise, and malfunction due to electrical noise can be prevented. The isolator according to the fifth embodiment is one in which the primary side and the secondary side are inductively coupled using a transformer, or the primary side and the secondary side are optically coupled using a photocoupler. In the same way, it is possible to prevent erroneous operation due to electrical noise by preventing erroneous operation due to electrical noise.
[0039]
FIG. 16 shows an example of a specific configuration of the fifth embodiment. The configuration in which the input terminal of the amplifier 4 is short-circuited or released in synchronization with the clock signal CLK to stop / activate the receiver 26 is shown. The output signal b of the primary side logic circuit 21 that operates in synchronization with the clock signal CLK and outputs a signal is amplified by an amplifier 1 having a differential output, and the differential output is passed through an isolation capacitor 2 on the secondary side. It is transmitted to an amplifier 4 having a differential input and a differential output. The positive and negative differential outputs of the amplifier 4 are input to the R and S input terminals of the RS flip-flop 5, respectively. The RS flip-flop 5 reproduces the input signal f. The differential inputs d and d ′ of the amplifier 4 are connected by a switch element 23 controlled by a timing signal synchronized with the clock CLK generated by the timing circuit 22. That is, the switch element 23 opens and closes in synchronization with the clock CLK. When the switch element 23 is closed, the differential inputs d and d ′ of the amplifier 4 are short-circuited, so that the output of the amplifier 4 does not appear and remains at the “High” level. Become. The clock signal CLK generated on the secondary side is amplified by an amplifier 8 having a differential output, and the differential output is an amplifier having a differential input on the primary side and a differential output via an isolation capacitor 9.
10 is transmitted. The positive and negative differential outputs of the amplifier 10 are input to the R and S input terminals of the RS flip-flop 11, respectively. The RS flip-flop 11 reproduces the clock signal CLK generated on the secondary side and outputs it to the logic circuit 21. According to this configuration, since the logic circuit 21 operates in synchronization with the clock CLK and outputs a signal, a pulse corresponding to the output change of the logic circuit 21 is applied to the differential inputs d and d ′ of the amplifier 4. Appears in sync with. Therefore, if the switch element 23 is closed and d and d 'are short-circuited except for the timing at which a pulse appears in synchronization with the clock CLK at the differential inputs d and d' of the amplifier 4, the RS flip-flop 5 in the next stage can be obtained. Can be prevented from erroneously transitioning due to electrical noise on the differential inputs d and d 'of the amplifier 4, and malfunction due to electrical noise can be prevented. Needless to say, the switch element 23 can be realized by a semiconductor element such as a transistor.
[0040]
FIG. 17 shows signal waveforms at various parts in the case where the present configuration is not applied in FIG. 17 and the present configuration is applied in FIG. The detailed operation of each part is as described with reference to FIGS. 4 and 5. When this configuration is not used, an error occurs in the output f of the RS flip-flop 5 due to the electrical noise of d ′ as shown in FIG. When this configuration is used, it can be seen that no error occurs in the output f of the RS flip-flop 5 even if electrical noise is applied to d 'as shown in FIG.
[0041]
FIG. 19 shows another configuration of the fifth embodiment. In this configuration, the differential output of the amplifier 4 having a differential input and a differential output and the timing signal synchronized with the clock CLK generated by the timing circuit 22 are input to the AND circuits 24 and 25, and the AND circuit 24 , 25 are input to the RS flip-flop 5. According to this configuration, the logic circuit 21 operates in synchronization with the clock CLK and outputs a signal in the same manner as in FIG. 16, so that the differential input and the differential output of the amplifier 4 correspond to the output change of the logic circuit 21. The generated pulse appears in synchronization with the clock CLK. Therefore, if the output to the RS flip-flop 5 is masked by the AND circuits 24 and 25 except for the timing at which a pulse appears in the differential output of the amplifier 4 in synchronization with the clock CLK, the RS flip-flop 5 is connected to the amplifier 4. It is possible to prevent erroneous transition due to electrical noise on the differential inputs d and d ', and to prevent malfunction due to electrical noise. The above description has focused on the isolated transmission circuit (isolator) for digital signals. However, an A / D (analog / digital) converter is placed in front of the isolator provided by the present invention, or D / A ( By installing a digital / analog) converter, it can be used for devices that handle analog signals. In addition, if an A / D converter is connected before the isolator and a D / A converter is connected afterwards, the analog signal can be isolated and transmitted using the digital signal as a medium. As described above, if an analog signal is converted into a digital signal and transmitted in isolation, signal transmission without the influence of electrical noise becomes possible.
[0042]
Next, a modem to which the configuration described so far is applied will be described.
[0043]
FIG. 20 shows the configuration of the modem. The switch 204 is a DC closing switch, and notifies the exchange that it is in an off-hook state (the handset is raised) by passing a constant current through the subscriber line. The switch 201 is a main switch of the modem, and is a power switch particularly when the subscriber line side of the analog front end 100 is operated with a DC power source from an exchange. A two-wire / four-wire converter 202 is a network composed of a Whitstone bridge for separating bidirectional signals between a transmission switch and a modem by a set of subscriber lines, and a modem mixed in a received signal from the switch It has a function to reduce the transmission signal. The host 203 performs modulation of the transmission signal, demodulation of the reception signal, filtering, and other necessary processing, and outputs the reception signal to the outside of the modem, or inputs the transmission signal from the outside of the modem, and is a DSP (digital signal processor) or MPU. (Microprocessor) etc. The analog front end 100 digitizes the received signal sent from the exchange via the subscriber line and outputs it as a digital signal to the host 203 (such as a processor connected to the analog front end). Is converted into an analog signal and sent to the subscriber line as an analog signal. The modem configured as described above can be used as a modem that connects a telephone line and a computer by inputting a signal output from the host 203 to the computer and a signal output from the computer to the host 203, for example. .
[0044]
FIG. 21 shows the configuration of the analog front end 100 for the modem 200. The clock signal CLK input from the host side is transmitted to the subscriber line side via the isolation capacitor 2-0 of the isolator 50-0. The control circuits 101 and 102 exchange information necessary for control (hereinafter referred to as control information) via the isolation capacitors 2-1 and 2 of the isolators 50-1 and 50-2, and exchange the information on the subscriber line side of the analog front end. Control each side. Control circuit 101 to control circuit
The control information sent to 102 includes the operation state (power ON / OFF, error occurrence state) of each part on the subscriber line side of the analog front end and various information input from the subscriber line side. The control information sent from the control circuit 102 to the control circuit 101 includes an operation mode (oversampling ratio, various test modes), signals for controlling switches on the subscriber line side (201 and 204 in FIG. 20), and the like. There is.
[0045]
The control information from the control circuit 101 is redundantly encoded by the redundant encoder 6-1 and transmitted to the host side via the isolation capacitor 2-1 of the isolator 50-1. The transmitted control information is subjected to error correction by the decoder 7-1 and input to the control circuit 102.
[0046]
Also, control information from the control circuit 102 is redundantly encoded by the redundant encoder 6-1 and transmitted to the subscriber line side via the isolation capacitor 2-2 of the isolator 50-2 and input to the control circuit 101. .
[0047]
The received signal sent from the exchange through the subscriber line is subjected to predetermined amplification, gain adjustment, and impedance matching by the receiving amplifier 103, and then the prefilter 104 performs sampling at a frequency equal to or higher than the Nyquist (1/2 sampling frequency) frequency. The folded component is removed and digitized by an analog-to-digital converter (ADC) 105. The digitized signal is redundantly encoded by the redundant encoder 6-3 and transmitted to the host-side region that is isolated from the subscriber line side through the isolation capacitor 2-3 of the isolator 50-3. . In the area on the host side, error correction is performed by the decoder 7-3. In the case of the oversampling method, the digital signal is further thinned out by a low-pass filter (LPF) and a decimator (DCM) 106 to become a low sampling frequency signal and output to a host (such as a processor connected to an analog front end). .
[0048]
On the other hand, the transmission signal is input as a digital signal from the host, and in the case of the oversampling method, the signal is interpolated by a low-pass filter (LPF) interpolator (INT) 110 to become a signal of an oversampling frequency, and the redundant encoder 6-4. And is transmitted to a region on the subscriber line side that is isolated from the host side via the isolation capacitor 2-4 of the isolator 50-4. The transmitted signal is error-corrected by a decoder 7-4, converted to an analog signal by a digital analog converter (DAC), and unnecessary signal components such as quantization noise and image noise are removed by a post filter 109. The transmission amplifier 107 sends the signal to the subscriber line. With the configuration described above, the modem can incorporate an isolation function in the LSI to eliminate noise caused by the ground loop and protect the network equipment, and realize a modem that does not require external components such as a transformer for insulation. be able to.
[0049]
Since errors in transmission and reception data are limited to transient ones and are corrected by a protocol, if a redundant encoder / decoder is used only for transmission of control information as shown in FIG. The effect of the present invention can be increased on a scale.
[0050]
Further, as shown in FIG. 23, the transmission and reception data and the control information are multiplexed.
If transmission is performed in a time division manner by (MUX) 111, 114 and demultiplexer (DEMUX) 112, the number of required isolators and the number of isolation isolation capacitors can be reduced, and the chip size of the analog front end can be reduced.
[0051]
FIG. 24 shows an MPU (microprocessor) constituting a personal computer.
The configuration in the case where 301 plays the role of the host 203 shown in FIG. 20 is shown. The personal computer includes a keyboard 303, a display 302, an MPU 301 for controlling the keyboard 302 and the display 303 and data processing, an analog front end 100, a 2-wire / 4-wire converter 202, and switches 201, 204. The display 302 may be a so-called notebook personal computer in which a thin display such as a liquid crystal display is used and the display 302, keyboard 303, MPU 301, and memory (not shown) are integrated. Further, the modem composed of the switches 201 and 204, the 2-wire / 4-wire converter 202, and the analog front end 100 may be connected to a personal computer or may be built-in. Switches 201, 204, 2-wire / 4-wire converter 202, analog front end
100 is the same as that described in FIG. In such a configuration, the MPU (microprocessor) 301 performs processing of a signal sent from the analog front end 100 and processing of a signal sent to the analog front end 100 in a time division manner for a part of the processing time. If the MPU 301 performs the processing of the host 203 in this way, the size can be reduced, and it is particularly suitable for a portable personal computer.
[0052]
21 to 23, the redundant encoder that redundantly encodes the input signal as a countermeasure against errors, the decoder that decodes the signal that has been redundantly encoded by the redundant encoder, and the redundant encoder Front end composed of an isolator that electrically isolates the decoder from the decoder and transmits information from the redundant encoder to the decoder, a modem to which the analog front end is applied, and an information processing apparatus to which the modem is applied (Personal computer) has been explained. In addition, as shown in FIG. 7, a modulator that modulates an input signal in synchronization with a clock signal and a signal modulated by the modulator are reproduced in synchronization with the clock. And an analog front end composed of an isolator that electrically isolates the modulator and the demodulator and transmits signals from the modulator to the demodulator. De, can be removed data transmission error caused by the analog front-end the applied modem, electrical noise be an information processing apparatus using this modem (personal computer).
[0053]
Further, as shown in FIG. 15, a signal output device (logic circuit) that outputs a signal in synchronization with a clock signal, and a signal reception that receives a signal from the signal output device (logic circuit) for a specific period by the clock signal. The device (reception device), the signal output device (logic circuit), and the signal reception device (reception device) are electrically insulated, and the signal is transmitted from the signal output device (logic circuit) to the signal reception device (reception device). Even an analog front end constituted by an isolator, a modem to which the analog front end is applied, and an information processing apparatus (personal computer) to which the modem is applied can eliminate data transmission errors caused by electrical noise.
[0054]
Although the modem has been described above, the present invention can be applied not only to the modem but also to a communication interface circuit such as a network that requires an insulation function. That is, a communication interface for transmitting / receiving signals to / from the outside, a redundant encoder that performs redundant encoding of an input signal, a decoder that decodes a signal that has been redundantly encoded by the redundant encoder, and redundant encoding Incorporates a transmission device composed of an isolator that electrically isolates the decoder and the decoder and transmits information from the redundant encoder to the decoder, and exchanges information with the outside through this transmission device Thus, it is possible to eliminate data transmission errors caused by electrical noise.
[0055]
Furthermore, as shown in FIG. 7, the transmission apparatus modulates the input signal in synchronization with the clock signal, modulates the signal modulated by the modulator in synchronization with the clock, and demodulates the input signal, and modulates the signal. And an isolator that electrically insulates the demodulator from the demodulator and transmits a signal from the modulator to the demodulator, or outputs a signal in synchronization with the clock signal as shown in FIG. Device (logic circuit), signal receiving device (receiving device) that receives a signal from a signal output device (logic circuit) for a specific period by a clock signal, signal output device (logic circuit), and signal receiving device (receiving device) And an isolator that transmits a signal from a signal output device (logic circuit) to a signal reception device (reception device).
[0056]
In addition, the isolator used in the modem, the information processing apparatus, and the communication interface may be any one of a capacitive coupling composed of an isolation capacitor, an inductive coupling composed of a transformer, and an optical coupling composed of a photocoupler. Good. However, a capacitive coupling composed of an isolation capacitor is excellent in miniaturization, and is suitable for a portable information processing device (personal computer), a modem attached to the information processing device, and a communication interface.
[0057]
【The invention's effect】
According to the present invention, it is possible to provide an isolator that is resistant to electrical noise and can transmit signals with less error.
[Brief description of the drawings]
FIG. 1 shows a configuration in which redundant encoding is performed according to a first embodiment.
FIG. 2 shows another configuration for redundant encoding and transmission according to the second embodiment.
FIG. 3 specifically shows the configuration of an isolator in the configuration of FIG.
FIG. 4 shows a detailed configuration of an isolator.
FIG. 5 shows signal waveforms at various parts of the isolator.
FIG. 6 shows a configuration of an isolation capacitor.
FIG. 7 shows a configuration of synchronous modulation and transmission and synchronous demodulation according to a third embodiment.
8 specifically shows the configuration of an isolator in the configuration of FIG.
FIG. 9 shows a configuration combining the second embodiment and the third embodiment.
FIG. 10 shows the configuration of a fourth embodiment of synchronous demodulation in which synchronous modulation is performed and transmission is performed and sampling is performed using a clock signal.
11 shows signal waveforms (at normal time) at various parts in the configuration of FIG.
12 shows signal waveforms (when electric noise is mixed) in each part in the configuration of FIG.
13 shows a specific configuration of FIG.
FIG. 14 shows a configuration of a majority circuit.
FIG. 15 shows a configuration for stopping the operation of a receiver in synchronization with a clock according to a fifth embodiment.
16 shows a specific configuration of FIG.
17 shows signal waveforms at various parts when the configuration of FIG. 16 is not applied.
18 shows signal waveforms at various parts when the configuration of FIG. 16 is applied.
FIG. 19 shows another specific configuration of FIG.
FIG. 20 shows a configuration of a modem.
FIG. 21 shows a configuration of an analog front end for a modem.
FIG. 22 shows another configuration of an analog front end for a modem.
FIG. 23 shows another configuration of an analog front end for a modem.
FIG. 24 shows a configuration of a personal computer to which a modem is applied.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,4 ... Amplifier, 2 ... Insulation isolation capacitor, 3 ... Load resistance, 5 ... RS flip-flop, 6 ... Redundant encoder, 7 ... Decoder, 60 ... Modulator, 70 ... Synchronous demodulator.

Claims

A first control circuit that controls one side based on a control signal; a second control circuit that inputs or outputs the control signal from outside; and controls the other side based on the control signal;
A first redundant encoder that redundantly encodes a control signal input from the first control circuit , or a second redundant encoder that redundantly encodes a control signal input from the second control circuit When,
The control signal that has been redundantly encoded by the first redundant encoder is decoded and redundantly encoded by the first decoder or the second redundant encoder that is output to the second control circuit. A second decoder for decoding the output control signal and outputting to the first control circuit ;
A first isolator that electrically isolates the one side from the other side and transmits only control information from the first redundant encoder to the first decoder, or the one side and the other A second isolator that is electrically isolated from the second redundant encoder and transmits only control information from the second redundant encoder to the second decoder ;
An analog-digital converter that converts an analog signal received from the one side into a digital signal;
A third isolator for transmitting the digital signal output from the analog-digital converter to the other side and electrically insulating one side from the other side;
A fourth isolator that transmits a digital signal received from the other side to one side and electrically insulates the one side from the other;
An analog front end having a digital-analog converter for converting the digital signal transmitted from the fourth isolator into an analog signal;

In claim 1,
The first isolator, the second isolator, the third isolator, and the fourth isolator are analog front ends each having a capacitor for capacitively coupling the one side and the other side.

In claim 1,
The first decoder and the second decoder are analog front ends that output already decoded control information when the input control information is a non-code word.

In claim 1,
The first control circuit; the second control circuit; the first redundant encoder; the second redundant encoder; the first decoder; the second decoder; An analog front end in which one isolator, the second isolator, the third isolator, the fourth isolator, the analog-digital converter, and the digital-analog converter are formed on the same semiconductor substrate.

A first control circuit for controlling one side based on a control signal;
A second control circuit that inputs or outputs a control signal from outside, and controls the other side based on the control signal;
A first redundant encoder that redundantly encodes a control signal input from the first control circuit , or a second redundant encoder that redundantly encodes a control signal input from the second control circuit When,
The control signal that has been redundantly encoded by the first redundant encoder is decoded and redundantly encoded by the first decoder or the second redundant encoder that is output to the second control circuit. A second decoder for decoding the output control signal and outputting to the first control circuit ;
A first isolator that electrically insulates the one side from the other side and transmits control information from the first redundant encoder to the first decoder, or the one side and the other side And a second isolator for transmitting control information from the second redundant encoder to the second decoder, and
An analog-digital converter that converts an analog signal received from the one side into a digital signal;
A control signal and a digital signal output from the first redundant encoder are switched in a time division manner and transmitted to the first isolator, or output from the second redundant encoder A second multiplexer that switches between a control signal and a digital signal in a time-sharing manner and transmits them to the second isolator ;
The first demultiplexer that transmits the control signal and the digital signal transmitted from the first redundant encoder, which are transmitted via the first isolator, in a time division manner, or the second isolator. A second demultiplexer that transmits the control signal and the digital signal, which are transmitted from the second redundant encoder, in a time-sharing manner, and is transmitted via the second redundant encoder ;
A digital-analog converter for converting the digital signal transmitted from the second demultiplexer into an analog signal;
The first isolator and the second isolator are analog front ends capable of transmitting control signals and transmitted / received digital signals.

In claim 5,
The first isolator and the second isolator are analog front ends each having a capacitor for capacitively coupling the one side and the other side.

In claim 5,
The first decoder and the second decoder are analog front ends that output already decoded control information when the input control information is a non-code word.

In claim 5,
The first control circuit; the second control circuit; the first redundant encoder; the second redundant encoder; the first decoder; the second decoder; 1 isolator, the second isolator, the analog-digital converter, the digital-analog converter, the first multiplexer, the second multiplexer, the first demultiplexer, and the second demultiplexer are the same. An analog front end formed on a semiconductor substrate.