JP3625588B2 - Display panel and panel type display device - Google Patents
Display panel and panel type display device Download PDFInfo
- Publication number
- JP3625588B2 JP3625588B2 JP24802696A JP24802696A JP3625588B2 JP 3625588 B2 JP3625588 B2 JP 3625588B2 JP 24802696 A JP24802696 A JP 24802696A JP 24802696 A JP24802696 A JP 24802696A JP 3625588 B2 JP3625588 B2 JP 3625588B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- display
- scan
- sustain
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、縦横に並ぶ表示素子からなるマトリクス画面を有したPDP、LCDなどの表示パネル、及びそれを用いた表示装置に関する。
【0002】
PDP(Plasma Display Panel:プラズマディスプレイパネル)は、ハイビジョン用の大画面表示デバイスとして注目されている。画面サイズが大きくなるにつれて表示のライン数が増大し、表示内容を設定するためのライン順次の画面走査の所要時間が長くなる。
【0003】
【従来の技術】
PDPは、一対の基板を微小間隙を設けて対向配置し、周囲を封止することにによって内部に放電空間を形成した自己発光型の表示パネルである。表示素子であるセルの集合によって画面(スクリーン)が構成されるマトリクス表示形式のPDPは、ライン方向(例えば画面の水平方向)に延びるV本のスキャン電極と、列方向(例えば画面の垂直方向)に延びるH本のデータ電極とを有している。Vは列方向のセル数(ライン数)であり、Hはライン方向のセル数である。特に、カラー表示に適した面放電形式のAC型PDPは、各スキャン電極とともにサステイン電極対を構成するV本の第3の電極を有している。例えば、21サイズのカラー表示用のPDPにおいて、ライン数Vは480、列数Hは1920(=640×3)である。
【0004】
マトリクス表示形式のPDPでは、表示に際してライン順次のアドレッシングが行われる。すなわち、各スキャン電極に対して順に駆動電圧を印加してV×H個のセルをライン単位にH個ずつ選択し、これと並行して、選択されたラインの表示内容に応じて各データ電極に対して選択的に駆動電圧を印加する。駆動電圧の印加されたスキャン電極とデータ電極との間でアドレス放電が生じる。AC型では、このアドレス放電によって所定の帯電状態が形成され、その後の交番極性のサステイン電圧の印加によって表示のための主放電が生じ、セルが選択的に発光する。DC型ではアドレス放電が主放電となる。
【0005】
一方、LCDにおいては、データ電極を列方向の中央で分割し、画面をライン数が同数の2つの部分画面で構成する手法が広く採用されている。画面を分割することにより、部分画面毎にライン順次の画面走査を行うことができるので、表示内容の書換えに要する時間を1/2に短縮することができる。また、従来において、部分画面どうしの境界を目立たなくするため、データ電極の分割位置を隣接する電極間で列方向にずれるように選定した電極構造が提案されている(特開昭63−18331号)。
【0006】
【発明が解決しようとする課題】
PDPにおいても、表示のライン数を増大するには、アドレッシングの長期化を避けるために画面を分割する必要がある。上述したように表示の高速化の上では、画面を2等分するのが最適である。
【0007】
しかし、現状では、PDPのスキャン電極の駆動に適合した耐圧を有する駆動回路部品(走査用ドライバIC)の出力端子数は、スキャン電極の総数より大幅に少ない。このため、必然的に複数個の走査用ドライバICを用いて駆動回路を構成しなければならない。全ての走査用ドライバICの型番を統一するのがコスト面で有利である。走査用ドライバICは、先頭番号から最終番号まで各出力端子が順番にアクティブとなるように構成されているので、全体画面を2等分した場合には、ライン数によっては、使用できない出力端子の数が多くなり、走査用ドライバICの利用率が低くなる。例えば、ライン数Vが1125本のハイビジョン用の全体画面を、ライン数がそれぞれ563、562本の第1及び第2の部分画面にほぼ2等分し、出力端子数が128(=27 )の走査用ドライバICで駆動する場合、部分画面毎に5個ずつ計10個の走査用ドライバICが必要であり、使用できない出力端子の数は計115〔(=128×5−563)+(128×5−562)〕となる。
また、2等分の場合には、画面(全体画面)を構成する部分画面どうしの境界が、全体画面の中で利用者が最も注視する中央部となり、画面分割が目立って表示品質が低下してしまう。
【0008】
本発明は、駆動回路部品の有効利用を図ることを目的としている。他の目的は画面分割を目立たなくすることである。
【0009】
【課題を解決するための手段】
データ電極を、マトリクス画面(全体画面)における列方向の中央からずれた片寄った位置で分割する。その分割位置として、スキャン電極を配列方向の一端から数えて、当該スキャン電極を駆動するための回路部品の端子数の整数倍に実質的に相当する本数番目のスキャン電極とその次のスキャン電極との間の位置を選定する。隣接するデータ電極の分割位置をずらす場合には、ずれの最大値を上述の回路部品の端子数の整数倍に実質的に相当する本数のスキャン電極間隔とする。
【0010】
分割位置を回路部品の端子数で規定することにより、使用できない端子の数を最少化することができる。分割位置を最も注視される画面中央から離すことにより、又は隣接するデータ電極の分割位置をずらすことにより、表示品質に対する画面分割の影響が軽減される。
【0011】
本明細書において、スキャン電極とは、ライン順次の選択駆動の対象となる電極である。したがって、例えばPDPにおいてマトリクス画面の列方向の両端に表示を安定させるための制御電極を設ける場合には、スキャン電極の本数は、画面仕様のライン数と制御電極として設けられたスキャン電極の数の和となる。
【0012】
請求項1の発明のパネルは、マトリクス画面の各表示要素を行単位で選択するためのスキャン電極と、前記各表示要素を列単位で選択するためのデータ電極とを有し、前記各データ電極を表示領域内で列方向に2分割することによって、分割画面における行単位の表示要素の同時選択が可能に構成された表示パネルであって、前記各データ電極が、前記表示領域の列方向の中央からずれた位置であり、且つ前記スキャン電極によって前記各表示要素を行単位で選択するための駆動回路部品の1個分の選択出力端子数をNとし、mを1以上の整数として前記スキャン電極を配列の一端側から数えたときの、(m×N)番目のスキャン電極と(m×N+1)番目のスキャン電極との間の位置で分割されているものである。
【0015】
請求項2の発明のパネルは、前記各スキャン電極と対をなす第3の電極を有したものである。
請求項3の発明の装置は、請求項1の表示パネルと、当該表示パネルの各表示要素に対して表示内容に応じて選択的に駆動電圧を印加する駆動ユニットとから構成され、当該駆動ユニットが、前記各データ電極に前記各表示要素を列単位で選択するための駆動電圧を印加する第1及び第2のデータ側駆動回路と、選択出力端子数がNの3個以上の駆動回路部品からなり、前記各スキャン電極に前記各表示要素を行単位で選択するための駆動電圧を印加するスキャン側駆動回路と、を有したものである。
【0016】
【発明の実施の形態】
図1は本発明に係るプラズマ表示装置100の構成図である。
プラズマ表示装置100は、マトリクス形式のカラー表示デバイスであるAC型のPDP1と、画面を構成する多数のセル(表示素子)を選択的に点灯させるための駆動ユニット90とからなり、壁掛け式テレビジョン受像機などとして利用される。
【0017】
PDP1は、一対のサステイン電極X,Yが平行配置された面放電形式のPDPであり、各セルにサステイン電極X,Yとアドレス電極Aとが対応する3電極構造の電極マトリクスを有している。サステイン電極X,Yは表示のライン方向に延び、一方のサステイン電極Yはアドレッシングに際してライン単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Aは、列単位にセルを選択するためのデータ電極であり、列方向に延びている。ただし、PDP1において、アドレス電極Aは、アドレッシングの高速化を図るために後述のように表示領域内で分割されており、2つの部分アドレス電極A1,A2からなる。
【0018】
駆動ユニット100は、コントローラ91、データ転送部93、Xドライバ回路94、Yドライバ回路95、及び第1及び第2のアドレスドライバ回路96,97を有している。コントローラ91には外部装置から各ピクセルの3色(R,G,B)の輝度レベルを示す多値の映像データが、各種の同期信号とともに入力される。コントローラ91は、映像データに基づいて、各セルの点灯の要否を示す2値の表示データを生成し、画像メモリ92に格納する。アドレッシングに際して、データ転送部93は、画像メモリ92から表示データを1ライン分ずつ読出し、注目ラインに対応した一方のアドレスドライバ回路96(又は97)に転送する。アドレスドライバ回路96(又は97)は、転送された表示データに応じて、各部分アドレス電極A1(又はA2)に選択的にアドレスパルスを印加する。これと並行して、Yドライバ回路95は、コントローラからの指示に従って、各サステイン電極(スキャン電極)Yにスキャンパルスを印加する。アドレッシングの後のサステイン期間において、Xドライバ回路94は全てのサステイン電極Xに共通にサステインパルスを印加し、Yドライバ回路95は全てのサステイン電極Yに共通にサステインパルスを印加する。ただし、印加はサステイン電極Xとサステイン電極Yとに対して交互に行われる。
【0019】
図2は本発明に係るPDPの内部構造を示す斜視図である。
前面側のガラス基板11の内面に、ラインL毎に一対ずつサステイン電極X,Yが配列されている。サステイン電極X,Yは、それぞれが透明導電膜41と金属膜42とからなり、AC駆動のための誘電体層17で被覆されている。誘電体層17の表面にはMgOからなる保護膜18が蒸着されている。背面側のガラス基板21の内面には、下地層22、アドレス電極A、絶縁層24、隔壁29、及びカラー表示のための3色(R,G,B)の蛍光体層28R,28G,28Bが設けられている。各隔壁29は平面視において直線状である。これら隔壁29によって放電空間30がライン方向にサブピクセル毎に区画され、且つ放電空間30の間隙寸法が一定値に規定されている。表示の1ピクセルは、ライン方向に並ぶ3つのサブピクセルからなる。隔壁29の配置パターンがストライプパターンであることから、放電空間30のうちの各列に対応した部分は、全てのラインに跨がって列方向に連続している。各列内のサブピクセルの発光色は同一である。各サブピクセルの範囲内の構造体がセルC(図3参照)である。
【0020】
PDP1では、上述のようにサブピクセルの点灯(発光)/非点灯の選択(アドレッシング)に、アドレス電極Aとサステイン電極Yとが用いられる。すなわち、h本(hはライン数)のサステイン電極Yに対してスキャンパルスを印加することによって画面走査(ライン選択)が行われ、サステイン電極Yと表示内容に応じて選択されたアドレス電極Aとの間での対向放電(アドレス放電)によって、ラインL毎に所定の帯電状態が形成される。アドレッシングの後、サステイン電極Xとサステイン電極Yとに交互に所定波高値のサステインパルスを印加すると、アドレッシングの終了時点で所定量の壁電荷が存在したセルで面放電(サステイン放電)が生じる。
【0021】
次に、本発明の特徴であるアドレス電極Aの分割位置について説明する。以下においては、有効表示領域のライン数(画面仕様のライン数)をハイビジョンに適合した1125とし、列方向における有効表示領域の両側に1本ずつ制御ラインを設けるものとする。つまり、選択駆動対象のライン数hを1127とする。なお、制御ラインは、例えば隔壁パターンに起因する不要発光の抑制に用いられる。その場合、制御ラインの各セルを非点灯とするアドレッシングが行われる。
【0022】
図3は第1実施形態に係る画面分割の模式図である。
ライン数mが1127である場合、実質的なマトリクス画面である有効表示領域ESの列方向の中央位置は、制御ラインを含めて先頭ラインから数えたときの564番目のラインである。本実施形態においては、画面中央から76ライン分ずれた位置、すなわち640番目のサステイン電極Yとその次の641番目のサステイン電極Yとの間の位置(○印で示す)で、アドレス電極が2つの部分アドレス電極A1,A2に分割されている。
【0023】
一方、Yドライバ回路95は、スキャンパルスの出力手段として計9個の同一型番のスキャンドライバ(集積回路部品)951〜959を有している。各スキャンドライバ951〜959の出力端子数Nは128であり、Yドライバ回路95における出力端子の総数は1152である。スキャンドライバ951〜959は、チップセレクト信号がアクティブのとき、クロックに同期して1番から128番の順に各出力端子からスキャンパルスを出力するように構成されている。
【0024】
合計1127本のサステイン電極Yは、先頭ラインに対応する1番目から順に、1本ずつ所定のスキャンドライバ951〜959の出力端子と接続されている。8個のスキャンドライバ951〜958においては、全ての出力端子がサステイン電極Yと接続され(使用され)、1個のスキャンドライバ959においては1番から103番までの出力端子が使用され、残りの25個の出力端子が使用されていない。出力端子の使用率は、約98(=1127/1152)%である。
【0025】
上述のアドレス電極の分割位置は、一方の部分アドレス電極A1と交差するサステイン電極Yの本数(640)が、スキャンドライバ951〜959の1個分の出力端子数Nの整数倍(図の例では5倍)となるように選定されている。つまり、使用できない出力端子の数が最小となるようにアドレス電極Aが分割されている。仮に、画面中央付近の564番目のサステイン電極Yとその次のサステイン電極Yとの間でアドレス電極Aを分割すると、上下の各部分画面に5個ずつ計10個のスキャンドライバを割り当てる必要があり、使用できない出力端子の数は153にもなる。その場合の出力端子の使用率は、88(=1127/1280)%である。
【0026】
図4は駆動方法の一例を示す印加電圧の波形図である。
1画面(シーン)の表示期間は、リセット期間TR、アドレス期間TA、及びサステイン期間TSからなる。
【0027】
リセット期間TRは、それ以前の点灯状態の影響を防ぐため、誘電体層17の帯電状態を一様にする期間である。全てのラインのサステイン電極Xに書込みパルスPWを印加し、同時に全ての部分アドレス電極A1,A2にパルスPaw(書込みパルスPWと同極性)を印加する。書込みパルスPWの立上がりに呼応して全てのラインで強い面放電が生じ、誘電体層17に一旦、壁電荷が蓄積する。しかし、書込みパルスPWの立下がりに呼応して、壁電荷によるいわゆる自己放電が生じ、誘電体層17の壁電荷が消失する。パルスPawは、背面側の壁面への壁電荷の蓄積を抑えるために印加される。
【0028】
アドレス期間TAは、ライン順次のアドレッシングを行う期間である。サステイン電極Xを接地電位に対して正電位Vaxにバイアスする。この状態で、1番目から640番目まで1ラインずつ順に各ラインを選択するとともに、1番目と641番目とを同時とするタイミングで641番目から1127番目まで1ラインずつ各ラインを選択する。そして、選択したラインのサステイン電極Yに負極性のスキャンパルスPyを印加する。つまり、コントローラ91は、スキャンドライバ951とスキャンドライバ956、スキャンドライバ952とスキャンドライバ957、スキャンドライバ953とスキャンドライバ958、スキャンドライバ954とスキャンドライバ959の各組を順にアクティブとし、その後に同時選択のできない513番目から640番目までの128本のラインに対応したスキャンドライバ955をアクティブとする。ラインの選択と同時に、点灯(発光)すべきセルに対応した部分アドレス電極A1,A2に対して、波高値Vaの正極性のアドレスパルスPaを印加する。選択されたラインにおいて、アドレスパルスPaの印加されたセルでは、部分アドレス電極A1,A2とサステイン電極Yとの間でアドレス放電が起こる。サステイン電極XがアドレスパルスPaと同極性の電位Vaxにバイアスされているので、そのバイアスでアドレスパルスPaが打ち消され、サステイン電極Xと部分アドレス電極A1,A2との間では放電は起きない。
【0029】
サステイン期間TSは、輝度を確保するためにアドレッシングによって設定された点灯状態を維持する期間である。対向放電を防止するため、全ての部分アドレス電極A1を正極性の電位(例えばVs/2)にバイアスし、最初に全てのサステイン電極Yに波高値Vsの正極性のサステインパルスPsを印加する。その後、サステイン電極Xとサステイン電極Yとに対して、交互に波高値Vsの正極性のサステインパルスPsを印加する。サステインパルスPsの印加毎に、アドレス期間TAに壁電荷を蓄積させたセルで面放電が生じる。
【0030】
本実施形態においては、1番目から487(=1127−640)番目までのサステイン電極Yと、641番目から1127番目までのサステイン電極Yとを合わせた487×2本のサステイン電極Yが同時選択の対象となり、残りの153本のサステイン電極Yが同時選択の対象外となる。アドレス期間TAは、1127本を564と563とにほぼ2等分する場合の1.13(≒640÷564)倍に若干増加するが、上述のようにスキャンドライバ951〜959を有効に使用することができる。
【0031】
図5は第2実施形態に係る画面分割の模式図である。同図において、図1〜図3に対応した構成要素には形状の差異に係わらず同一の符合を付してある。以下の各図においても同様である。
【0032】
図5の例では、出力端子数Nの4倍の512番目のサステイン電極Yと、出力端子数Nの5倍の640番目の次の641番目のサステイン電極Yとの間で、隣接したアドレス電極Aのそれぞれの分割位置が不規則にずれるように、各アドレス電極Aが2つの部分アドレス電極A1,A2に分割されている。分割位置を不規則にずらすことにより、上下の各部分画面の境界を目立たなくすることができる。
【0033】
有効表示領域ESの全体において、各アドレス電極Aの分割位置のずれの最大値は、スキャンドライバ951〜959の1個分の出力端子数Nに相当する128ライン分の距離である。すなわち、h本のラインのうちの他のラインと同時に選択することのできないラインの数は、128である。図5の例においても、図3の例と同様に図4の駆動方法を適用することができる。
【0034】
図6は第3実施形態に係る画面分割の模式図である。
図6の例では、隣接したアドレス電極Aの一方は、出力端子数Nの4倍の512番目のサステイン電極Yとその次の513番目のサステイン電極Yとの間で、他方は、出力端子数Nの5倍の640番目のサステイン電極Yとその次の641番目のサステイン電極Yとの間で、それぞれ2つの部分アドレス電極A1,A2に分割されている。すなわち、各アドレス電極Aは、出力端子数Nに対応する128ライン分だけずれるように、交互に異なる位置で分割されている。
【0035】
分割位置がずれているので、上下の各部分画面の境界が目立たない。また、分割位置が規則的であるので、PDPの製造に際してアドレス電極Aの形成状態の検査が容易である。不規則の場合には、意図的な分割と製造時の断線との区別に手間がかかる。図6の例においても、図3及び図5の例と同様に図4の駆動方法を適用することができる。
【0036】
図7はYドライバ回路の変形例の模式図である。
上述の第1〜第3の実施形態においては、スキャンドライバ951〜959の各出力端子と、各サステイン電極Yとを1対1で対応づけるものとして説明したが、スキャンドライバのドライブ能力が大きい場合には、同時に選択するサステイン電極Yの組を1つの出力端子に共通に接続することができる。
【0037】
図7において、Yドライバ回路95bは、計5個の同一型番のスキャンドライバ961〜965を有している。各スキャンドライバ961〜965の出力端子数Nは128である。
【0038】
アドレス電極Aは、図6の例と同様の位置で分割されている。図3又は図5の例と同様に分割してもよい。4個のスキャンドライバ961〜964は、1番目から512番目までのサステイン電極Y、及び641番目から1127番目までのサステイン電極Yを駆動する。1番目と641番目、2番目と642番目、…487番目と1127番目といった同時に選択する1対のサステイン電極Yは、それぞれ所定のスキャンドライバ961〜964の出力端子に共通に接続される。スキャンドライバ965は、513番目から640番目までの128本のサステイン電極Yを駆動する。
【0039】
本発明は、面放電型PDP1に限らず、対向放電型PDP、LCDなど、3個以上の駆動デバイスが必要な本数のスキャン電極を有した表示パネルに適用することができる。スキャン電極の本数h、出力端子数Nは例示の数に限定されない。ライン順次形式で表示内容を維持するためのリフレッシュ駆動を行う場合に、1ライン当たりのリフレッシュ時間を長くして輝度を高めるためにデータ電極を分割する際にも本発明は有用である。
【0040】
【発明の効果】
請求項1乃至請求項3の発明によれば、駆動回路におけるスキャン電極と接続することのできない端子の数を最少化することができる。また、画面分割を目立たなくすることができる。
【図面の簡単な説明】
【図1】本発明に係るプラズマ表示装置の構成図である。
【図2】本発明に係るPDPの内部構造を示す斜視図である。
【図3】第1実施形態に係る画面分割の模式図である。
【図4】駆動方法の一例を示す印加電圧の波形図である。
【図5】第2実施形態に係る画面分割の模式図である。
【図6】第3実施形態に係る画面分割の模式図である。
【図7】Yドライバ回路の変形例の模式図である。
【符号の説明】
1 PDP(表示パネル)
90 駆動ユニット
96 アドレスドライバ回路(第1のデータ側駆動回路)
97 アドレスドライバ回路(第2のデータ側駆動回路)
95,95b Yドライバ回路(スキャン側駆動回路)
100 プラズマ表示装置(パネル型表示装置)
951〜959 スキャンドライバ(駆動回路部品)
961〜965 スキャンドライバ(駆動回路部品)
A アドレス電極(データ電極)
A1,A2 部分アドレス電極
C セル(表示要素)
ES 有効表示領域(表示領域)
X サステイン電極(スキャン電極と対をなす第3の電極)
Y スキャン電極(サステイン電極)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display panel such as a PDP or LCD having a matrix screen composed of display elements arranged vertically and horizontally, and a display device using the same.
[0002]
2. Description of the Related Art PDP (Plasma Display Panel) has attracted attention as a large-screen display device for high vision. As the screen size increases, the number of display lines increases, and the time required for line-sequential screen scanning for setting display contents increases.
[0003]
[Prior art]
A PDP is a self-luminous display panel in which a discharge space is formed inside by arranging a pair of substrates facing each other with a minute gap and sealing the periphery. A PDP in a matrix display format, in which a screen (screen) is configured by a set of cells as display elements, has V scan electrodes extending in a line direction (for example, the horizontal direction of the screen) and a column direction (for example, a vertical direction of the screen). And H data electrodes extending in the horizontal direction. V is the number of cells in the column direction (number of lines), and H is the number of cells in the line direction. In particular, a surface discharge AC type PDP suitable for color display has V third electrodes that form a sustain electrode pair together with each scan electrode. For example, in a 21-size color display PDP, the number of lines V is 480 and the number of columns H is 1920 (= 640 × 3).
[0004]
In a PDP in a matrix display format, line sequential addressing is performed for display. That is, a drive voltage is sequentially applied to each scan electrode to select V × H cells H by line, and in parallel with this, each data electrode according to the display content of the selected line A drive voltage is selectively applied to. An address discharge is generated between the scan electrode and the data electrode to which the drive voltage is applied. In the AC type, a predetermined charged state is formed by this address discharge, and a main discharge for display is generated by the subsequent application of a sustain voltage having an alternating polarity, so that cells selectively emit light. In the DC type, the address discharge is the main discharge.
[0005]
On the other hand, in the LCD, a technique is widely adopted in which the data electrode is divided at the center in the column direction and the screen is composed of two partial screens having the same number of lines. By dividing the screen, line-sequential screen scanning can be performed for each partial screen, so that the time required for rewriting the display contents can be reduced to ½. Conventionally, in order to make the boundary between the partial screens inconspicuous, there has been proposed an electrode structure in which the division position of the data electrode is selected so as to shift in the column direction between adjacent electrodes (Japanese Patent Laid-Open No. 63-18331). ).
[0006]
[Problems to be solved by the invention]
Also in the PDP, in order to increase the number of display lines, it is necessary to divide the screen in order to avoid a prolonged addressing. As described above, in order to increase the display speed, it is optimal to divide the screen into two equal parts.
[0007]
However, in the current situation, the number of output terminals of the drive circuit components (scan driver IC) having a withstand voltage suitable for the driving of the PDP of the scan electrode is significantly less than the total number of scan electrodes. For this reason, a drive circuit must be configured using a plurality of scanning driver ICs. It is advantageous in terms of cost to unify the model numbers of all scanning driver ICs. The scanning driver IC is configured such that each output terminal is activated in order from the first number to the last number. Therefore, when the entire screen is divided into two, depending on the number of lines, output terminals that cannot be used are output. The number increases, and the utilization factor of the scanning driver IC decreases. For example, a high-definition full screen with 1125 lines is divided into approximately 1 and 2 partial screens with 563 and 562 lines, respectively, and the number of output terminals is 128 (= 2 7). When driving with a scanning driver IC, a total of 10 scanning driver ICs are required, 5 for each partial screen, and the total number of unusable output terminals is 115 [(= 128 × 5-563) + (128 × 5-562)].
In the case of two equal parts, the boundary between the partial screens constituting the screen (entire screen) is the central part most watched by the user in the entire screen, and the screen quality is noticeable and the display quality deteriorates. End up.
[0008]
The present invention is intended to be utilized effectively for driving the dynamic circuit components. Another purpose is to make the screen splitting inconspicuous.
[0009]
[Means for Solving the Problems]
The data electrodes are divided at offset positions shifted from the center in the column direction on the matrix screen (entire screen). As the division position of that, counting the scan electrode from one end of the array direction, substantially corresponds to the number-th scan electrode and the next scan electrodes to an integral multiple of the number of terminal circuit components for driving the scan electrodes Select a position between. When the division positions of adjacent data electrodes are shifted, the maximum value of the shift is set to a number of scan electrode intervals substantially corresponding to an integral multiple of the number of terminals of the circuit component described above.
[0010]
By defining the dividing position by the number of terminals of the circuit component, the number of terminals that cannot be used can be minimized. By separating the division position from the most watched screen center or by shifting the division position of the adjacent data electrode, the influence of the screen division on the display quality is reduced.
[0011]
In this specification, a scan electrode is an electrode that is subject to selective driving in line sequential order. Therefore, for example, in the case of providing control electrodes for stabilizing display at both ends in the column direction of a matrix screen in a PDP, the number of scan electrodes is equal to the number of screen specification lines and the number of scan electrodes provided as control electrodes. Become sum.
[0012]
The panel of the invention of
[0015]
A panel according to a second aspect of the present invention has a third electrode paired with each of the scan electrodes.
According to a third aspect of the present invention, there is provided an apparatus according to the first aspect, comprising: the display panel according to the first aspect; and a drive unit that selectively applies a drive voltage to each display element of the display panel according to display contents The first and second data side driving circuits for applying a driving voltage for selecting each display element to each data electrode in a column unit, and three or more driving circuit components having N selected output terminals And a scan side drive circuit that applies a drive voltage for selecting each display element in a row unit to each scan electrode.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a configuration diagram of a plasma display device 100 according to the present invention.
The plasma display device 100 includes an
[0017]
The
[0018]
The drive unit 100 includes a controller 91, a
[0019]
FIG. 2 is a perspective view showing the internal structure of the PDP according to the present invention.
A pair of sustain electrodes X and Y are arranged for each line L on the inner surface of the
[0020]
In the
[0021]
Next, the division position of the address electrode A, which is a feature of the present invention, will be described. In the following, it is assumed that the number of lines in the effective display area (the number of lines in the screen specification) is 1125 suitable for high vision, and one control line is provided on each side of the effective display area in the column direction. That is, the number h of lines to be selected and driven is set to 1127. The control line is used for suppressing unnecessary light emission caused by, for example, a partition pattern. In that case, addressing is performed to turn off each cell of the control line.
[0022]
FIG. 3 is a schematic diagram of screen division according to the first embodiment.
When the number of lines m is 1127, the center position in the column direction of the effective display area ES which is a substantial matrix screen is the 564th line when counted from the top line including the control line. In this embodiment, the address electrode is 2 at a position shifted by 76 lines from the center of the screen, that is, at a position between the 640th sustain electrode Y and the next 641st sustain electrode Y (indicated by a circle). It is divided into two partial address electrodes A1, A2.
[0023]
On the other hand, the
[0024]
A total of 1127 sustain electrodes Y are connected to output terminals of
[0025]
The address electrode division position is such that the number (640) of sustain electrodes Y intersecting one partial address electrode A1 is an integral multiple of the number N of output terminals for one of the
[0026]
FIG. 4 is a waveform diagram of an applied voltage showing an example of a driving method.
The display period of one screen (scene) includes a reset period TR, an address period TA, and a sustain period TS.
[0027]
The reset period TR is a period in which the charged state of the
[0028]
The address period TA is a period for performing line sequential addressing. The sustain electrode X is biased to the positive potential Vax with respect to the ground potential. In this state, each line is selected in order from the first line to the 640th line, and each line is selected line by line from the 641st to the 1127th line at the same time as the first and 641st lines. Then, a negative scan pulse Py is applied to the sustain electrode Y of the selected line. That is, the controller 91 sequentially activates each set of the
[0029]
The sustain period TS is a period in which the lighting state set by addressing is maintained in order to ensure luminance. In order to prevent counter discharge, all the partial address electrodes A1 are biased to a positive potential (for example, Vs / 2), and first, a positive sustain pulse Ps having a peak value Vs is applied to all the sustain electrodes Y. Thereafter, a positive sustain pulse Ps having a peak value Vs is alternately applied to the sustain electrode X and the sustain electrode Y. Each time the sustain pulse Ps is applied, a surface discharge is generated in the cell in which wall charges are accumulated in the address period TA.
[0030]
In the present embodiment, the 487 × 2 sustain electrodes Y including the first to 487 (= 1127−640) th sustain electrodes Y and the 641st to 1127th sustain electrodes Y are simultaneously selected. The remaining 153 sustain electrodes Y are excluded from simultaneous selection. The address period TA slightly increases by 1.13 (≈640 / 564) times when 1127 is divided into approximately 264 and 563, but the
[0031]
FIG. 5 is a schematic diagram of screen division according to the second embodiment. In the figure, components corresponding to those in FIGS. 1 to 3 are denoted by the same reference numerals regardless of differences in shape. The same applies to the following drawings.
[0032]
In the example of FIG. 5, the address electrode adjacent to the 512th sustain electrode Y, which is four times the number N of output terminals, and the next 640th sustain electrode Y, which is 640th, which is five times the number N of output terminals. Each address electrode A is divided into two partial address electrodes A1 and A2 so that the division positions of A are irregularly shifted. By irregularly shifting the division positions, the boundaries between the upper and lower partial screens can be made inconspicuous.
[0033]
In the entire effective display area ES, the maximum deviation of the division position of each address electrode A is a distance of 128 lines corresponding to the number N of output terminals for one of the
[0034]
FIG. 6 is a schematic diagram of screen division according to the third embodiment.
In the example of FIG. 6, one of the adjacent address electrodes A is between the 512th sustain electrode Y, which is four times the number of output terminals N, and the next 513th sustain electrode Y, and the other is the number of output terminals. Between the 640th sustain electrode Y, which is five times N, and the 641st sustain electrode Y, the second partial address electrodes A1 and A2 are divided. That is, each address electrode A is divided alternately at different positions so as to be shifted by 128 lines corresponding to the number N of output terminals.
[0035]
Since the division positions are shifted, the boundaries between the upper and lower partial screens are not noticeable. In addition, since the division positions are regular, it is easy to inspect the formation state of the address electrode A when manufacturing the PDP. In the case of irregularities, it takes time to distinguish between intentional division and disconnection during production. In the example of FIG. 6 as well, the driving method of FIG. 4 can be applied as in the examples of FIGS.
[0036]
FIG. 7 is a schematic diagram of a modified example of the Y driver circuit.
In the first to third embodiments described above, the output terminals of the
[0037]
In FIG. 7, the Y driver circuit 95b has a total of five
[0038]
The address electrode A is divided at the same position as in the example of FIG. You may divide | segment similarly to the example of FIG. 3 or FIG. The four
[0039]
The present invention can be applied not only to the surface
[0040]
【The invention's effect】
According to the first to third aspects of the invention, the number of terminals that cannot be connected to the scan electrodes in the drive circuit can be minimized. Further, the screen division can be made inconspicuous.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a plasma display device according to the present invention.
FIG. 2 is a perspective view showing an internal structure of a PDP according to the present invention.
FIG. 3 is a schematic diagram of screen division according to the first embodiment.
FIG. 4 is a waveform diagram of an applied voltage showing an example of a driving method.
FIG. 5 is a schematic diagram of screen division according to the second embodiment.
FIG. 6 is a schematic diagram of screen division according to the third embodiment.
FIG. 7 is a schematic diagram of a modified example of the Y driver circuit.
[Explanation of symbols]
1 PDP (display panel)
90 drive unit 96 address driver circuit (first data side drive circuit)
97 Address driver circuit (second data side driving circuit)
95, 95b Y driver circuit (scan side drive circuit)
100 Plasma display device (panel type display device)
951-959 Scan driver (Drive circuit components)
961-965 Scan driver (drive circuit components)
A Address electrode (data electrode)
A1, A2 Partial address electrode C cell (display element)
ES effective display area (display area)
X Sustain electrode (third electrode paired with scan electrode)
Y scan electrode (sustain electrode)
Claims (3)
前記各データ電極は、
前記表示領域の列方向の中央からずれた位置であり、且つ前記スキャン電極によって前記各表示要素を行単位で選択するための駆動回路部品の1個分の選択出力端子数をNとし、mを1以上の整数として前記スキャン電極を配列の一端側から数えたときの、(m×N)番目のスキャン電極と(m×N+1)番目のスキャン電極との間の位置で分割されている
ことを特徴とする表示パネル。A scan electrode for selecting each display element of the matrix screen in a row unit and a data electrode for selecting each display element in a column unit, and each data electrode is arranged in the column direction within the display region. A display panel configured to enable simultaneous selection of display elements in units of lines in a split screen by dividing,
Each of the data electrodes is
The number of selected output terminals for one drive circuit component for selecting each display element in a row unit by the scan electrode is N, where m is a position shifted from the center in the column direction of the display region. It is divided at a position between the (m × N) th scan electrode and the (m × N + 1) th scan electrode when the scan electrode is counted from one end side of the array as an integer of 1 or more. Characteristic display panel.
請求項1記載の表示パネル。The display panel of claim 1 Symbol placement had a third electrode forming the respective scan electrode and a counter.
前記駆動ユニットは、
前記各データ電極に、前記各表示要素を列単位で選択するための駆動電圧を印加する第1及び第2のデータ側駆動回路と、
選択出力端子数が同じ値のNである3個以上の駆動回路部品からなり、前記各スキャン電極に前記各表示要素を行単位で選択するための駆動電圧を印加するスキャン側駆動回路と、を有した
ことを特徴とするパネル型表示装置。Is composed of a display panel according to claim 1 Symbol mounting, a drive unit for selectively applying a driving voltage according to the display content to the display elements of the display panel,
The drive unit is
First and second data side driving circuits for applying a driving voltage for selecting each display element in a column unit to each data electrode;
A scan side drive circuit comprising three or more drive circuit components having the same number N of selected output terminals and applying a drive voltage for selecting each display element in a row unit to each scan electrode; A panel type display device characterized by having.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24802696A JP3625588B2 (en) | 1996-09-19 | 1996-09-19 | Display panel and panel type display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24802696A JP3625588B2 (en) | 1996-09-19 | 1996-09-19 | Display panel and panel type display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1092323A JPH1092323A (en) | 1998-04-10 |
JP3625588B2 true JP3625588B2 (en) | 2005-03-02 |
Family
ID=17172106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24802696A Expired - Fee Related JP3625588B2 (en) | 1996-09-19 | 1996-09-19 | Display panel and panel type display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3625588B2 (en) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4279432B2 (en) * | 2000-02-18 | 2009-06-17 | 株式会社ソフィア | Game machine |
JP4620712B2 (en) * | 2007-09-18 | 2011-01-26 | 株式会社ソフイア | Game machine |
JP4484948B2 (en) * | 2009-05-18 | 2010-06-16 | 株式会社ソフイア | Game machine |
JP4484946B2 (en) * | 2009-05-18 | 2010-06-16 | 株式会社ソフイア | Game machine |
JP4484947B2 (en) * | 2009-05-18 | 2010-06-16 | 株式会社ソフイア | Game machine |
JP4484949B2 (en) * | 2009-05-18 | 2010-06-16 | 株式会社ソフイア | Game machine |
JP4585616B2 (en) * | 2010-03-09 | 2010-11-24 | 株式会社ソフイア | Game machine |
JP4585624B2 (en) * | 2010-04-14 | 2010-11-24 | 株式会社ソフイア | Game machine |
JP4585619B2 (en) * | 2010-04-14 | 2010-11-24 | 株式会社ソフイア | Game machine |
JP4585625B2 (en) * | 2010-04-14 | 2010-11-24 | 株式会社ソフイア | Game machine |
JP4585620B2 (en) * | 2010-04-14 | 2010-11-24 | 株式会社ソフイア | Game machine |
JP4585623B2 (en) * | 2010-04-14 | 2010-11-24 | 株式会社ソフイア | Game machine |
JP4585621B2 (en) * | 2010-04-14 | 2010-11-24 | 株式会社ソフイア | Game machine |
JP4585618B2 (en) * | 2010-04-14 | 2010-11-24 | 株式会社ソフイア | Game machine |
JP4585622B2 (en) * | 2010-04-14 | 2010-11-24 | 株式会社ソフイア | Game machine |
JP4585617B2 (en) * | 2010-04-14 | 2010-11-24 | 株式会社ソフイア | Game machine |
-
1996
- 1996-09-19 JP JP24802696A patent/JP3625588B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1092323A (en) | 1998-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3625588B2 (en) | Display panel and panel type display device | |
JP3511495B2 (en) | Driving method and driving device for AC PDP | |
KR100657384B1 (en) | Plasma display panel and driving method thereof | |
US6727869B1 (en) | Display panel and its driving method | |
JP4158874B2 (en) | Image display method and display device | |
JP4076367B2 (en) | Plasma display panel, plasma display device, and driving method of plasma display panel | |
JP2002175761A (en) | Plasma display panel and its driving method | |
US6404411B1 (en) | Display panel driving method and discharge type display apparatus | |
US6992645B2 (en) | Method and apparatus for driving plasma display panel | |
JPH11352925A (en) | Driving method of pdp | |
US7009602B2 (en) | Method of driving plasma display panel | |
US6628251B1 (en) | Method capable of establishing a high contrast on a PDP | |
US6208082B1 (en) | Method for driving surface discharge type plasma display panel | |
JP3591971B2 (en) | AC type PDP and driving method thereof | |
KR100284341B1 (en) | Method for driving a plasma display panel | |
JP4264696B2 (en) | Driving method of plasma display panel | |
JPH11272232A (en) | Plasma device panel and device using the same | |
KR100363043B1 (en) | Plasma display panel and method of driving the same | |
KR20050006087A (en) | Plasma display device and driving method used for same | |
JPH10319900A (en) | Driving method of plasma display device | |
US6400342B2 (en) | Method of driving a plasma display panel before erase addressing | |
JP2003043990A (en) | Color image display method | |
JP4251383B2 (en) | Surface discharge type PDP and driving method | |
JP4111359B2 (en) | Gradation display method for plasma display panel | |
KR100499761B1 (en) | Plasma display panel and drive method for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040712 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Effective date: 20040915 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041130 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20071210 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081210 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091210 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20121210 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20131210 |
|
LAPS | Cancellation because of no payment of annual fees |